JP3370540B2 - 配線基板 - Google Patents

配線基板

Info

Publication number
JP3370540B2
JP3370540B2 JP1568197A JP1568197A JP3370540B2 JP 3370540 B2 JP3370540 B2 JP 3370540B2 JP 1568197 A JP1568197 A JP 1568197A JP 1568197 A JP1568197 A JP 1568197A JP 3370540 B2 JP3370540 B2 JP 3370540B2
Authority
JP
Japan
Prior art keywords
metallized metal
metal layer
metal conductor
semiconductor element
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1568197A
Other languages
English (en)
Other versions
JPH10214860A (ja
Inventor
義博 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1568197A priority Critical patent/JP3370540B2/ja
Publication of JPH10214860A publication Critical patent/JPH10214860A/ja
Application granted granted Critical
Publication of JP3370540B2 publication Critical patent/JP3370540B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子がフリ
ップチップ方式により搭載される、半導体素子を収容す
るための半導体素子収納用パッケージや混成集積回路基
板等に用いられる配線基板に関するものである。
【0002】
【従来の技術】近年、ICチップ(半導体集積回路素
子)等の半導体素子を収容するための半導体素子収納用
パッケージや混成集積回路基板等に用いられる配線基板
へ半導体素子を搭載する技術として、半田や銀ペースト
・ロウ材等の導電性接合材を用いて両者の接続用電極同
士を直接接続するいわゆるフリップチップ方式のボンデ
ィングが多用されつつある。
【0003】このフリップチップボンディング用途の配
線基板やそれを用いた半導体素子収納用パッケージの半
導体素子搭載面には、半導体素子の入出力用端子電極と
半田ボール等の導電性接合材で接合するための接続用電
極パッドとして、例えばマイクロパッド等が半導体素子
の入出力用端子電極に対応して形成されている。このよ
うな接続用電極パッドの形成に際しては、例えばセラミ
ック絶縁基板を用いる場合であれば、まずアルミナ質焼
結体等のセラミック絶縁基板を形成するためのセラミッ
クグリーンシート(セラミック生シート)に微細な孔加
工を行なって所定の貫通孔を形成し、これらの貫通孔
(スルーホール)にタングステンまたはモリブデン等の
メタライズインクをスクリーン印刷法等により埋め込ん
だ後、約1600℃で焼成して、スルーホール中に充填され
たメタライズ金属導体から成る、いわゆるヴィアホール
が形成されたセラミック絶縁基板を得る。次に、このセ
ラミック絶縁基板の表面を研磨してヴィアホールの露出
表面の平坦度を確保した後、半田との濡れ性を良好にす
るためにヴィアホールの露出表面をニッケルメッキおよ
び金メッキ等で被覆して、所望の接続用電極パッドを形
成する。
【0004】ここで、セラミック絶縁基板の焼成後にセ
ラミック表面を研磨する理由は、セラミックグリーンシ
ートに形成した微細なスルーホールにメタライズインク
を埋め込む際にその露出表面を平滑に充填することが難
しいことから、そのためにヴィアホールの露出表面と半
田ボール等との接合が不十分となって信頼性が乏しくな
るのを防ぐためである。
【0005】また、ヴィアホール中のメタライズ金属導
体の露出表面は凹凸が大きく、加えて焼成によりメタラ
イズ金属導体が収縮してヴィアホールの開口とメタライ
ズ金属導体とにより凹部が形成され、この凹部の開口が
小さくかつ奥行きが深くなる場合も多いことから、この
メタライズ金属導体の露出表面へのメッキ金属層の付き
回りをよくして所望の接続用電極パッドを形成するため
に、ヴィアホールの上面にタングステンまたはモリブデ
ン等のメタライズインクを塗布して焼成することにより
平坦な表面メタライズ金属層を形成してメタライズ金属
導体の露出表面を覆い、その凹凸を平坦化することも行
なわれている。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
ように焼成後にセラミック絶縁基板の表面を研磨する方
法によると、工程が複雑であり、かつ基板の表面汚染を
生じやすいため、ヴィアホール中のメタライズ金属導体
の上面に形成された接続用電極パッドと半田との濡れ性
を良くするためのニッケルメッキや金メッキが十分に施
せなくなったり、接続用電極パッドとこれらメッキ金属
層との密着性が不完全になったりして、半田ボール等と
の接続や半導体素子との接続が不十分なものとなり、電
子部品としての信頼性に著しく劣ることとなるという問
題点があった。また、研磨工程での取扱いによるセラミ
ックの欠け等の不具合が生じやすく、研磨時の取扱い等
によって接続用電極パッドの表面にも異物付着や金属の
酸化が発生しやすくなるため、ニッケルメッキや金メッ
キ等のメッキ欠けが生じたりメッキ金属層の密着不良が
生じたりするという問題点もあった。
【0007】さらに、半導体素子の高集積化に対応して
ヴィアホールが狭ピッチで設けられている場合には、ヴ
ィアホール上面の表面メタライズ金属層の表面積を十分
に大きくすることができず、このため焼成工程において
表面メタライズ金属層とヴィアホール中のメタライズ金
属導体との間で一方の金属層中のタングステンが他方の
金属層中のモリブデン中へ熱拡散するという現象が発生
し、タングステンが拡散していった側の金属層中にタン
グステンの痕が空孔となって残留してその金属層の機械
的強度を極めて弱いものとしてしまい、表面メタライズ
金属層とヴィアホール中のメタライズ金属導体との機械
的強度が弱くなるという問題点もあった。
【0008】本発明は上記事情に鑑み案出されたもので
あり、その目的は、フリップチップ方式で半導体素子が
搭載される配線基板およびそれを用いた半導体素子収納
用パッケージにおいて、半導体素子搭載面にヴィアホー
ルが狭ピッチで設けられている場合でもヴィアホール上
面に接続用電極パッドとしての表面メタライズ金属層を
強固に形成することができ、これにより焼成後の絶縁基
板表面の研磨を不要としてメッキ金属層の付き回り性を
確保できる、低コストで製造可能で、接続信頼性の高い
フリップチップボンディングが可能な配線基板および半
導体素子収納用パッケージを提供することにある。
【0009】
【課題を解決するための手段】本発明の配線基板は、表
面に半導体素子が搭載される搭載部を有する絶縁基板
と、この絶縁基板に形成された貫通孔に充填され、一端
が前記絶縁基板の搭載部表面に導出されるメタライズ金
属導体と、前記絶縁基板の搭載部表面に前記半導体素子
の端子電極に対応して形成され、前記メタライズ金属導
体の一端に接続された表面メタライズ金属層とを具備す
る配線基板において、前記メタライズ金属導体および表
面メタライズ金属層がそれぞれタングステンおよびモリ
ブデンから成り、かつ、タングステンおよびモリブデン
の合計含有量に対するモリブデン含有率を前記メタライ
ズ金属導体中でX重量%、前記表面メタライズ金属層中
でY重量%としたときに下記式を満足するとともに、前
記表面メタライズ金属層は、厚みが5μm以上30μm以
下であり、メッキ金属層の付き回り性および導電性接合
材との接合が良好な平滑性を有していることを特徴とす
るものである。 X−20≦Y≦X+20、0≦X≦100、0≦Y≦100 ただし、(X=0,Y=0)および(X=100,Y=10
0)は除く。
【0010】また本発明の配線基板は、上記構成におい
て、前記表面メタライズ金属層が、前記メタライズ金属
導体の一端にそのメタライズ金属導体の一端の露出面積
の80%以上の面積で接続されていることを特徴とするも
のである。
【0011】本発明の配線基板によれば、絶縁基板の半
導体素子搭載部表面にメタライズ金属導体の一端に接続
された表面メタライズ金属層を半導体素子の端子電極に
対応して形成し、その厚みを5μm以上30μm以下とし
たことから、絶縁基板の焼成後に基板表面を研磨するこ
となく半導体素子との接続用電極パッドとして実質的に
十分な平滑性を得ることができ、半田や銀ペースト・ロ
ウ材等の導電性接合材との接合を極めて良好なものとす
ることができるとともに、メッキ金属層の良好な付き回
り性を確保することができる。
【0012】また本発明の配線基板によれば、メタライ
ズ金属導体および表面メタライズ金属層がそれぞれタン
グステン(W)およびモリブデン(Mo)から成り、か
つ、タングステンおよびモリブデンの合計含有量に対す
るモリブデン含有率を前記メタライズ金属導体中でX重
量%、前記表面メタライズ金属層中でY重量%としたと
きに、X−20≦Y≦X+20、0≦X≦100、0≦Y≦100
(ただし、(X=0,Y=0)および(X=100,Y=1
00)は除く)を満足するものとしたことから、焼成工程
において表面メタライズ金属層とメタライズ金属導体と
の間でタングステン含有率(モリブデン含有率)の大き
な差に起因して一方の金属材料中のタングステンが他方
の金属材料中のモリブデン中へ熱拡散するという現象が
発生しなくなり、従ってタングステンが拡散していった
側の金属材料中にタングステンの痕が空孔となって残留
してその金属材料の機械的強度を弱いものとすることが
なくなって、表面メタライズ金属層とメタライズ金属導
体とを高い機械的強度で接合することができ、機械的に
も電気的にも良好な特性を有する所望の接続用電極パッ
ドを形成することができるものとなる。
【0013】また、本発明の配線基板によれば、前記表
面メタライズ金属層が、前記メタライズ金属導体の一端
にそのメタライズ金属導体の一端の露出面積の80%以上
の面積で接続されている場合、メタライズ金属導体の露
出された一端に対する表面メタライズ金属層による被覆
が十分なものとなって、接続用電極パッドとしての表面
メタライズ金属層へのメッキ金属層の付き回り性が十分
に確保されて良好な密着性が得られるとともに、上述の
タングステンの熱拡散による空孔の発生とそれに伴う劣
化とをより一層効果的に抑制できるものとなる。
【0014】以上の結果、フリップチップ方式で半導体
素子が搭載される配線基板およびそれを用いた半導体素
子収納用パッケージにおいて、半導体素子搭載面にヴィ
アホールが狭ピッチで設けられている場合でもヴィアホ
ール上面に接続用電極パッドとしての表面メタライズ金
属層を強固に形成することができ、これにより焼成後の
絶縁基板表面の研磨を不要としてメッキ金属層の付き回
り性を確保できる、低コストで製造可能で、接続信頼性
の高いフリップチップボンディングが可能な配線基板お
よび半導体素子収納用パッケージを提供することができ
る。
【0015】
【発明の実施の形態】以下、本発明を添付図面に基づき
詳細に説明する。図1は本発明の配線基板の実施の形態
の一例を示す部分断面図である。同図の1は配線基板、
7は半導体集積回路素子等の半導体素子を示し、同図で
は配線基板1の搭載部における部分断面図を示してい
る。この配線基板1において2はセラミック絶縁材料等
から成る絶縁基板であり、3は絶縁基板1に形成された
貫通孔に充填され、一端が絶縁基板1の搭載部表面に導
出されるメタライズ金属導体、4は絶縁基板1の搭載部
表面に半導体素子7の表面に配設された入出力用の端子
電極8に対応して形成され、メタライズ金属導体3の一
端に接続された表面メタライズ金属層である。5は表面
メタライズ金属層4の表面に被着形成されたNi−Au
メッキ等から成るメッキ金属層であり、これら表面メタ
ライズ配線層4とメッキ金属層5とにより接続用電極パ
ッド6が形成されている。そして、半導体素子7は配線
基板1の搭載部に搭載され、配線基板1の接続用電極パ
ッド6と半導体素子7の端子電極8とが、半田ボールや
銀ペースト・ロウ材等から成る導電性接合材9により接
合されるとともに電気的に接続されている。
【0016】本発明の配線基板においては、メタライズ
金属導体3および表面メタライズ金属層4がそれぞれタ
ングステンおよびモリブデンから成り、かつ、タングス
テンおよびモリブデンの合計含有量に対するモリブデン
含有率、すなわち{モリブデン含有量/(モリブデン含
有量+タングステン含有量)}×100(重量%)の値を
メタライズ金属導体3中でX重量%、表面メタライズ金
属層4中でY重量%としたときに、X−20≦Y≦X+2
0、0≦X≦100、0≦Y≦100(ただし、(X=0,Y
=0)および(X=100,Y=100)は除く)を満足する
ものとしたことを特徴とするものである。この両者Xお
よびYの関係を図2に線図で示す。
【0017】図2の線図において横軸はX重量%、縦軸
はY重量%を示し、斜線を施した領域Aは上記式を満足
する範囲を示している。この範囲Aは(X,Y)の座標
で表したときに(0,0)および(20,0)、(100 ,
80)、(100 ,100 )、(80,100 )、(0,20)で結
ばれる領域の内部であり、各座標を結ぶ直線上は含ま
れ、(0,0)および(100 ,100 )の2点は除かれ
る。
【0018】さらに、X重量%およびY重量%がX−10
≦Y≦X+10、0≦X≦100 、0≦Y≦100 (ただし、
(X=0,Y=0)および(X=100 ,Y=100 )は除
く)を満足するものとした場合には、タングステンの熱
拡散による空孔の発生とそれに伴う機械的強度の劣化を
さらに有効に抑制することができ、より好ましいものと
なる。
【0019】絶縁基板2は酸化アルミニウム質焼結体や
ムライト質焼結体・窒化アルミニウム質焼結体・酸化珪
素質焼結体・ガラスセラミックス焼結体等の電気絶縁材
料から成り、例えば酸化アルミニウム質焼結体から成る
場合は酸化アルミニウム・酸化珪素・酸化マグネシウム
・酸化カルシウム等の原料粉末に適当な有機バインダ・
溶剤・可塑剤・分散剤等を添加混合して泥漿物を作ると
ともにこの泥漿物を従来周知のドクターブレード法等の
シート成形法を採用してシート状のセラミックグリーン
シートとなし、しかる後、所定のセラミックグリーンシ
ートに適当な打ち抜き加工を施すとともにこれを複数枚
積層し、約1600℃の温度で焼成することによって製作さ
れる。
【0020】また絶縁基板2にはその上面に半導体素子
7が搭載される搭載部を有しており、この搭載部に半導
体素子7の端子電極8が導電性接合材9を介して接続用
電極パッド6に接続されるとともに、半導体素子7と絶
縁基板2との隙間に樹脂等を注入して、いわゆるアンダ
ーフィルを形成して接着固定される。
【0021】メタライズ金属導体3は、タングステンお
よびモリブデンの高融点金属粉末から成り,これらの粉
末を上記組成で混合したものに適当な有機バインダ・溶
剤・可塑剤等を添加混合して得た金属ペースト(メタラ
イズインク)を絶縁基板2と成るセラミックグリーンシ
ートに所定パターンで設けられた貫通孔に印刷塗布して
充填しておき、これをセラミックグリーンシートと同時
に焼成することによって、絶縁基板2の内部や下面・側
面に被着形成された配線導体層と接続されるとともに、
その一端が絶縁基板2の搭載部表面の所定位置に所定パ
ターンに導出されて形成される。
【0022】なお、メタライズ金属導体3を形成するた
めのメタライズインクには、本発明の範囲内のタングス
テンおよびモリブデンとともに、絶縁基板2との熱膨張
係数を合わせるため等の目的で種々のガラス成分やセラ
ミック成分等を添加してもよい。
【0023】また、このメタライズ金属導体3の断面形
状は円形が一般的であるが、その他にも楕円形や三角形
・四角形等の異形のものであっても差し支えない。
【0024】表面メタライズ金属層4は、タングステン
およびモリブデンの高融点金属粉末を上記組成で混合し
た上述のメタライズ金属導体3と同様のメタライズイン
クを用いて、絶縁基板2の搭載部となるセラミックグリ
ーンシートのメタライズ金属導体3となるメタライズイ
ンクが充填された貫通孔の表面に半導体素子7の端子電
極8に対応して、またメタライズ金属導体3の一端の露
出面積の80%以上の面積で接続されるように、印刷塗布
されて形成される。これにより、絶縁基板2の焼成後に
絶縁基板2表面を研磨することなく半導体素子7との接
続用電極パッド6として実質的に十分な平滑性を得るこ
とができ、半田や銀ペースト・ロウ材等から成る導電性
接合材9との接合を極めて良好な接続用電極パッド6を
形成することができるとともに、接続用電極パッド6に
メッキ金属層5を被着形成する場合にも良好なメッキ付
き回り性を確保することができる。
【0025】この表面メタライズ金属層4の形状も円形
が一般的であるが、メタライズ金属導体2の一端の露出
表面と80%以上の面積で接続されており、隣接する接続
用電極パッド6同士が短絡しなければ、楕円形や三角形
・四角形・不定形等の異形のものであっても差し支えな
い。
【0026】また、この表面メタライズ金属層4の厚み
は5μm以上とすることが好ましく、この厚みが5μm
未満の場合にはメタライズ金属導体3の一端の露出表面
の凹凸の影響により表面メタライズ金属層4の表面も凹
凸形状を示すものとなり、メッキ金属層5の付き回り性
を良好なものとするのに十分な程度に平坦な表面メタラ
イズ金属層4を得ることが困難となる傾向がある。
【0027】一方、表面メタライズ金属層4の厚みは30
μm以下とすることが好ましく、この厚みが30μmを超
える場合には焼成時の熱応力のために表面メタライズ金
属層4が剥がれやすくなる傾向がある。
【0028】なお、表面メタライズ金属層4の面積のメ
タライズ金属導体3の一端の露出面積に対する比率の上
限は特にないが、この比率が4倍(400 %)を超える
と、半導体素子7の高集積化に伴って端子電極8が高密
度に配設され、それに応じて接続用電極パッド6も高密
度に配設された場合に、隣接する接続用電極パッド6間
での短絡が発生しやすくなる危険性が高まるため、表面
メタライズ金属層4の面積はメタライズ金属導体3の一
端の露出面積に対して4倍(400 %)以下とすることが
好ましい。
【0029】表面メタライズ金属層4の表面には、その
露出表面に酸化腐食を防止しつつ導電性接合材9との接
合を容易かつ強固とするために、耐蝕性および導電性接
合材9との接合性に優れる金属から成るメッキ金属層5
を、表面メタライズ金属層4を被覆するように被着形成
しておくことが好ましい。
【0030】このようなメッキ金属層5には、例えばニ
ッケル(Ni)メッキ層と金(Au)メッキ層とを積層
したものやNi−Auメッキ層・銅(Cu)メッキ層・
Niメッキ層とCuメッキ層とを積層したもの、更に錫
(Sn)メッキ層やSn−鉛(Pb)メッキ層を積層し
たもの等が用いられ、これらのメッキ層の被着形成には
従来周知の無電解メッキ法や電解メッキ法等が採用され
る。
【0031】導電性接合材9は、配線基板1の搭載部に
搭載された半導体素子7の端子電極8と、配線基板1の
表面に配設された接続用電極パッド6とを機械的に接合
するとともに電気的に接続するものであり、一般的には
SnとPbとの共晶半田や、Pbを主成分としSnや銀
(Ag)を添加したいわゆる高温半田等の半田材から成
る半田ボール、あるいはAu−Snなどの低融点ロウ材
等から成るボール形状のものが使用される。
【0032】また、その接続用電極パッド6との取着あ
るいは接続用電極パッド6および端子電極8との接合
は、例えば、ベルト式連続炉によるいわゆるリフロー方
式の加熱やヒーターブロックまたはヒーターチップによ
る加熱方式を利用したいわゆるフリップチップボンダー
等によって行なわれる。
【0033】
【実施例】次に、本発明の配線基板について実験例に基
づき説明する。
【0034】絶縁基板2として酸化アルミニウム質焼結
体を用い、その一端が半導体素子7の搭載部に導出され
た、表1に示した直径および金属材料組成の断面が円形
のメタライズ金属導体3と、そのメタライズ金属導体3
の一端を覆うように接続され、半導体素子7の端子電極
8に対応して形成された、表1に示した直径および金属
材料組成の表面メタライズ金属層4とから成る接続用電
極パッド6を形成した。
【0035】このとき、メタライズ金属導体3の断面の
面積に対する表面メタライズ金属層4の面積の比率を接
続面積(%)とした。
【0036】次に、それぞれの表面メタライズ金属層4
の表面に3〜6μmのNiメッキおよび0.03〜0.10μm
のAuメッキを施して、表1および表2に示す試料番号
1〜50の配線基板試料を得た。
【0037】次に、これらの各配線基板試料の接続用電
極パッド6それぞれ100 個分に、導電性接合材9として
Sn:Pb=63:37の共晶半田から成る直径180 μmの
半田ボールを用いて、半田メッキした厚さ1mmの銅板
を約200 ℃で融着させ、その後、配線基板および銅板に
引張り試験用の治具をエポキシ樹脂で取り付け、垂直方
向の外力を加え、各配線基板試料について接続用電極パ
ッド6と導電性接合材9との接合の破断強度および破断
モードを観察した。
【0038】破断強度は、引張り試験の実測値をパッド
数(100 個)で割り、1パッド当たりの平均強度(g/
パッド)として求めた。
【0039】また、破断モードは、破断を生じた半田ボ
ールについて、半田ボールの内部で破断したものは良、
その他の部分(表面メタライズ金属層4内やメッキ金属
層5の界面等)で破断したものを不良としてカウント
し、その不良率(%)として求めた。そして、その評価
基準は、1パッドでも半田以外での破断を生じた試料を
不良とした。これらの結果を表1および表2に示す。な
お、表1および表2において*印を付した試料番号のも
のは本発明の範囲外のものを示している。
【0040】
【表1】
【0041】
【表2】
【0042】表1および表2の結果において試料番号2
〜5、7〜16、33〜50により分かるように、タングステ
ンおよびモリブデンから成るメタライズ金属導体3と表
面メタライズ金属層4との組成範囲を上述の範囲内とし
たことで、破断強度が130.1g/パッド以上と大きく、
破断モードも不良率が0%となっていることから、本発
明の配線基板によれば接続用電極パッド6の接合信頼性
が向上したことが確認できた。
【0043】また、試料番号34および39、44、48により
分かるように、メタライズ金属導体3の一端と表面メタ
ライズ金属層4との接続面積がメタライズ金属導体3の
一端の露出面積の80%以上であれば、破断強度が140.2
g/パッド以上となり、破断モードも不良率が0%とな
っていることから、接続用電極パッド6の接合信頼性が
さらに向上するものとなることが確認できた。
【0044】他方、試料番号18〜32のようにX−20≦Y
≦X+20の範囲外の場合は、破断強度が120.2 g/パッ
ド以下であり、破断モードも不良率が5%以上となり、
本発明の配線基板に対して接続用電極パッドの接合信頼
性に劣ることが分かる。
【0045】なお、試料番号1、6および17について
は、破断強度および破断モードとも問題ないが、表面メ
タライズ金属層へのメッキ金属層の密着不良が見られ、
実用的ではない傾向が見られた。
【0046】また、試料番号42は表面メタライズ金属層
4の面積がメタライズ金属導体3の露出面積の4倍を超
えた例であり、この場合は破断強度および破断モードと
も問題はなかったが、フリップチップボンディングの目
的からして隣接する接続用電極パッド6間での短絡が発
生しやすいものであった。
【0047】なお、表1および表2の例ではメタライズ
金属導体3の断面形状および表面メタライズ金属層4の
形状が円形の場合を示したが、これらの形状が前述のよ
うな異形のものであっても同様の結果が得られた。
【0048】本発明は以上の例に限定されるものではな
く、本発明の要旨を逸脱しない範囲で変更や改良を加え
ることは何ら差し支えない。例えば、メタライズ金属と
絶縁基板のセラミックとの接合性をさらに向上させる目
的で、メタライズ金属中にマンガン(Mn)・ニオブ
(Nb)・チタン(Ti)・タンタル(Ta)等のいわ
ゆる活性金属を微量添加してもよい。
【0049】
【発明の効果】本発明の配線基板によれば、絶縁基板の
搭載部表面にメタライズ金属導体の一端に接続された表
面メタライズ金属層を半導体素子の端子電極に対応して
形成し、その厚みを5μm以上30μm以下としたことか
ら、絶縁基板の焼成後に基板表面を研磨することなく接
続用電極パッドとして実質的に十分な平滑性を得ること
ができ、導電性接合材との接合を極めて良好なものとす
ることができるとともに、メッキ金属層の良好な付き回
り性を確保することができた。
【0050】また本発明の配線基板によれば、それぞれ
タングステンおよびモリブデンから成るメタライズ金属
導体および表面メタライズ金属層について、タングステ
ンおよびモリブデンの合計含有量に対するモリブデン含
有率を前記メタライズ金属導体中でX重量%、前記表面
メタライズ金属層中でY重量%としたときに、X−20≦
Y≦X+20、0≦X≦100、0≦Y≦100(ただし、(X
=0,Y=0)および(X=100,Y=100)は除く)を
満足するものとしたことから、焼成工程において表面メ
タライズ金属層とメタライズ金属導体との間でタングス
テン含有率(モリブデン含有率)の大きな差に起因して
一方の金属材料中のタングステンが他方の金属材料中の
モリブデン中へ熱拡散するという現象が発生しなくな
り、従ってタングステンが拡散していった側の金属材料
中にタングステンの痕が空孔となって残留してその金属
材料の機械的強度を弱いものとすることがなくなって、
表面メタライズ金属層とメタライズ金属導体とを高い機
械的強度で接合することができ、機械的にも電気的にも
良好な特性を有する所望の接続用電極パッドを形成する
ことができた。
【0051】また、本発明の配線基板によれば、前記表
面メタライズ金属層が、前記メタライズ金属導体の一端
にそのメタライズ金属導体の一端の露出面積の80%以上
の面積で接続されている場合、メタライズ金属導体の露
出された一端に対する表面メタライズ金属層による被覆
が十分なものとなって、接続用電極パッドとしての表面
メタライズ金属層へのメッキ金属層の付き回り性が十分
に確保されて良好な密着性が得られるとともに、上述の
タングステンの熱拡散による空孔の発生とそれに伴う劣
化とをより一層効果的に抑制できた。
【0052】以上の結果、フリップチップ方式で半導体
素子が搭載される配線基板およびそれを用いた半導体素
子収納用パッケージにおいて、半導体素子搭載面にヴィ
アホールが狭ピッチで設けられている場合でもヴィアホ
ール上面に接続用電極パッドとしての表面メタライズ金
属層を強固に形成することができ、これにより焼成後の
絶縁基板表面の研磨を不要としてメッキ金属層の付き回
り性を確保できる、低コストで製造可能で、接続信頼性
の高いフリップチップボンディングが可能な配線基板お
よび半導体素子収納用パッケージを提供することができ
た。
【図面の簡単な説明】
【図1】本発明の配線基板の実施の形態の一例を示す部
分断面図である。
【図2】本発明の配線基板におけるメタライズ金属導体
と表面メタライズ金属層とのモリブデン含有率の関係を
示す線図である。
【符号の説明】
1・・・・・配線基板 2・・・・・絶縁基板 3・・・・・メタライズ金属導体 4・・・・・表面メタライズ金属層 7・・・・・半導体素子 8・・・・・端子電極 9・・・・・導電性接合材

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面に半導体素子が搭載される搭載部を
    有する絶縁基板と、該絶縁基板に形成された貫通孔に充
    填され、一端が前記絶縁基板の搭載部表面に導出される
    メタライズ金属導体と、前記絶縁基板の搭載部表面に前
    記半導体素子の端子電極に対応して形成され、前記メタ
    ライズ金属導体の一端に接続された表面メタライズ金属
    層とを具備する配線基板において、前記メタライズ金属
    導体および表面メタライズ金属層がそれぞれタングステ
    ンおよびモリブデンから成り、かつ、タングステンおよ
    びモリブデンの合計含有量に対するモリブデン含有率を
    前記メタライズ金属導体中でX重量%、前記表面メタラ
    イズ金属層中でY重量%としたときに下記式を満足する
    とともに、前記表面メタライズ金属層は、厚みが5μm
    以上30μm以下であり、メッキ金属層の付き回り性お
    よび導電性接合材との接合が良好な平滑性を有している
    ことを特徴とする配線基板。 X−20≦Y≦X+20、0≦X≦100、0≦Y≦100 ただし、(X=0,Y=0)および(X=100,Y=
    100)は除く。
  2. 【請求項2】 前記表面メタライズ金属層が、前記メタ
    ライズ金属導体の一端に該メタライズ金属導体の一端の
    露出面積の80%以上の面積で接続されていることを特
    徴とする請求項1記載の配線基板。
JP1568197A 1997-01-29 1997-01-29 配線基板 Expired - Fee Related JP3370540B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1568197A JP3370540B2 (ja) 1997-01-29 1997-01-29 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1568197A JP3370540B2 (ja) 1997-01-29 1997-01-29 配線基板

Publications (2)

Publication Number Publication Date
JPH10214860A JPH10214860A (ja) 1998-08-11
JP3370540B2 true JP3370540B2 (ja) 2003-01-27

Family

ID=11895504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1568197A Expired - Fee Related JP3370540B2 (ja) 1997-01-29 1997-01-29 配線基板

Country Status (1)

Country Link
JP (1) JP3370540B2 (ja)

Also Published As

Publication number Publication date
JPH10214860A (ja) 1998-08-11

Similar Documents

Publication Publication Date Title
KR20030070075A (ko) 땜납 박 및 반도체 장치 및 전자 장치
JP5293185B2 (ja) 電子部品の製造方法
JP2009200067A (ja) 半導体チップおよび半導体装置
JP3347578B2 (ja) 配線基板
JP3370540B2 (ja) 配線基板
JP2013065807A (ja) 配線基板およびはんだバンプ付き配線基板ならびに半導体装置
JP2003249598A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3495773B2 (ja) 回路基板
JP3372769B2 (ja) 半導体素子収納用パッケージ
JP3420469B2 (ja) 配線基板
JP3744678B2 (ja) 配線基板の実装構造
JP3024506B2 (ja) Siチップとパッケージの接続方法
JP4044801B2 (ja) 配線基板
JP3532049B2 (ja) 半導体装置と回路基板との接続構造
JP4105928B2 (ja) リードピン付き配線基板
JP3623686B2 (ja) 配線基板の製造方法
JP2003133656A (ja) 半導体素子の実装構造
JP3502759B2 (ja) 半導体素子の実装構造、並びに配線基板の実装構造
JP5058071B2 (ja) 電子部品搭載用基板
JP2001267734A (ja) 電子部品の実装構造およびこの実装構造に用いられる電子部品構成体
JP3583018B2 (ja) セラミック配線基板
JPH108005A (ja) 異方性導電接着剤
JP2006237268A (ja) 配線基板
JP3692215B2 (ja) 配線基板の実装構造
JP3854177B2 (ja) 半導体素子搭載用配線基板およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071115

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131115

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees