JPH10232819A - メモリ制御装置およびメモリアクセス方法 - Google Patents
メモリ制御装置およびメモリアクセス方法Info
- Publication number
- JPH10232819A JPH10232819A JP3576497A JP3576497A JPH10232819A JP H10232819 A JPH10232819 A JP H10232819A JP 3576497 A JP3576497 A JP 3576497A JP 3576497 A JP3576497 A JP 3576497A JP H10232819 A JPH10232819 A JP H10232819A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- shared memory
- processor
- area
- shared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 動作するアプリケーション毎に、共有メモリ
を使用する各プロセッサモジュールを格納するための割
り当てを変更することである。 【解決手段】 実行するアプリケーション切り替え毎
に、メモリコントローラが各プロセッサモジュールが使
用する共有メモリCM内の各メモリ領域へのアドレス情
報を共有メモリCMのコンフィグレジスタ1内に切り換
え登録する構成を特徴とする。
を使用する各プロセッサモジュールを格納するための割
り当てを変更することである。 【解決手段】 実行するアプリケーション切り替え毎
に、メモリコントローラが各プロセッサモジュールが使
用する共有メモリCM内の各メモリ領域へのアドレス情
報を共有メモリCMのコンフィグレジスタ1内に切り換
え登録する構成を特徴とする。
Description
【0001】
【発明の属する技術分野】本発明は、複数のプロセッサ
モジュールが共通のメモリを介してデータ処理可能なメ
モリ制御装置およびメモリアクセス方法に関するもので
ある。
モジュールが共通のメモリを介してデータ処理可能なメ
モリ制御装置およびメモリアクセス方法に関するもので
ある。
【0002】
【従来の技術】従来、複数のプロセッサモジュールが共
通のメモリに接続する共有メモリを備えるデータ処理装
置は、図4に示すように構成されている。
通のメモリに接続する共有メモリを備えるデータ処理装
置は、図4に示すように構成されている。
【0003】図4は、従来のデータ処理装置の構成を説
明する概略ブロック図であり、共有メモリ型のマルチプ
ロセッサシステムの場合に対応する。
明する概略ブロック図であり、共有メモリ型のマルチプ
ロセッサシステムの場合に対応する。
【0004】図において、複数のプロセッサモジュール
PA,PB,PCはメモリコントローラMCを介し共有
メモリCMに接続している。
PA,PB,PCはメモリコントローラMCを介し共有
メモリCMに接続している。
【0005】共有メモリCMは主に、各プロセッサモジ
ュールPA,PB,PCのプログラムロードのためのプ
ログラム領域,プロセッサモジュールPA,PB,PC
間のコマンド/レスポンスおよび画像データなどのi/
f領域,各プロセッサモジュールの画像処理などに用い
るワーク領域などとして使用される。
ュールPA,PB,PCのプログラムロードのためのプ
ログラム領域,プロセッサモジュールPA,PB,PC
間のコマンド/レスポンスおよび画像データなどのi/
f領域,各プロセッサモジュールの画像処理などに用い
るワーク領域などとして使用される。
【0006】図5は、図4に示した共有メモリCMのメ
モリマップを説明する図であり、プロセッサPAがマス
タプロセッサ、プロセッサPB,PCがサブプロセッサ
として構成した場合のメモリマップに対応する。
モリマップを説明する図であり、プロセッサPAがマス
タプロセッサ、プロセッサPB,PCがサブプロセッサ
として構成した場合のメモリマップに対応する。
【0007】図5に示すように、マスタプロセッサとし
てのプロセッサAは共有メモリCMのアドレス「000
000H」に、プロセッサPBのプログラムを、アドレ
ス「020000H」にプロセッサPCのプログラムを
アップロードする。
てのプロセッサAは共有メモリCMのアドレス「000
000H」に、プロセッサPBのプログラムを、アドレ
ス「020000H」にプロセッサPCのプログラムを
アップロードする。
【0008】サブプロセッサとしてのプロセッサPB,
PCは、あらかじめ決められた共有メモリCMのアドレ
ス「000000H」,「020000H」からプログ
ラムをダウンロードし起動する。また、各プロセッサモ
ジュールはアドレス「080000H」,「0A000
0H」,「0C0000H」をコマンド/レスポンスな
どのi/f領域として用い、アドレス「100000
H」を画像i/f領域として用いている。また、オプシ
ョンメモリを増設した場合、画像i/f領域の延長をさ
せ、さらに大きな画像データを扱う目的として用いられ
ることが多い。
PCは、あらかじめ決められた共有メモリCMのアドレ
ス「000000H」,「020000H」からプログ
ラムをダウンロードし起動する。また、各プロセッサモ
ジュールはアドレス「080000H」,「0A000
0H」,「0C0000H」をコマンド/レスポンスな
どのi/f領域として用い、アドレス「100000
H」を画像i/f領域として用いている。また、オプシ
ョンメモリを増設した場合、画像i/f領域の延長をさ
せ、さらに大きな画像データを扱う目的として用いられ
ることが多い。
【0009】
【発明が解決しようとする課題】しかしながら、図5に
示すようなあらかじめ決められたメモリマップでは、各
プロセッサモジュールは、割り当てられた分割領域内で
データ処理を行わなくてはならず、プログラムの変更な
どが容易に行えない場合がある。
示すようなあらかじめ決められたメモリマップでは、各
プロセッサモジュールは、割り当てられた分割領域内で
データ処理を行わなくてはならず、プログラムの変更な
どが容易に行えない場合がある。
【0010】また、複数のアプリケーションを切り替え
可能なシステムにおいては、アプリケーションによって
は不要なサブプロセッサ、およびそれに関連するメモリ
領域が発生するにも関わらず、メモリ領域の割り当てを
容易に変更することができず、共有メモリCMを有効に
活用することができないといった問題点があった。
可能なシステムにおいては、アプリケーションによって
は不要なサブプロセッサ、およびそれに関連するメモリ
領域が発生するにも関わらず、メモリ領域の割り当てを
容易に変更することができず、共有メモリCMを有効に
活用することができないといった問題点があった。
【0011】本発明は、上記の問題点を解消するために
なされたもので、本発明の目的は、システムの起動時に
共有メモリのメモリ領域を、マスタプロセッサが実行す
べきプロセッサモジュールが一意に決定し、各サブプロ
セッサはそれに従い共有メモリにアクセスすることによ
り、メモリの割り当てを適宜切り換え、効率的な共有メ
モリの活用を実現できるメモリ制御装置およびメモリア
クセス方法を提供することである。
なされたもので、本発明の目的は、システムの起動時に
共有メモリのメモリ領域を、マスタプロセッサが実行す
べきプロセッサモジュールが一意に決定し、各サブプロ
セッサはそれに従い共有メモリにアクセスすることによ
り、メモリの割り当てを適宜切り換え、効率的な共有メ
モリの活用を実現できるメモリ制御装置およびメモリア
クセス方法を提供することである。
【0012】
【課題を解決するための手段】本発明に係る第1の発明
は、複数のプロセッサが実行すべき各プロセッサモジュ
ールを記憶可能な共有メモリへのアクセスを制御するメ
モリ制御装置であって、実行するアプリケーション切り
替え毎に、各プロセッサモジュールが使用する前記共有
メモリ内の各メモリ領域へのアドレス情報を前記共有メ
モリ内に切り換え登録する制御手段を設けたものであ
る。
は、複数のプロセッサが実行すべき各プロセッサモジュ
ールを記憶可能な共有メモリへのアクセスを制御するメ
モリ制御装置であって、実行するアプリケーション切り
替え毎に、各プロセッサモジュールが使用する前記共有
メモリ内の各メモリ領域へのアドレス情報を前記共有メ
モリ内に切り換え登録する制御手段を設けたものであ
る。
【0013】本発明に係る第2の発明は、マスタプロセ
ッサが実行すべきプロセッサモジュールにより前記共有
メモリ内の各メモリ領域へのアドレス情報を一意に決定
するものである。
ッサが実行すべきプロセッサモジュールにより前記共有
メモリ内の各メモリ領域へのアドレス情報を一意に決定
するものである。
【0014】本発明に係る第3の発明は、複数のプロセ
ッサモジュールを記憶可能な共有メモリへのアクセスを
制御するメモリアクセス方法であって、実行するアプリ
ケーション切り替え毎に、各プロセッサモジュールが使
用する前記共有メモリ内の各メモリ領域へのアドレス情
報を切り換え登録し、該登録されたアドレス情報に基づ
いて各プロセッサモジュールが前記共有メモリ内の各メ
モリ領域へアクセスするものである。
ッサモジュールを記憶可能な共有メモリへのアクセスを
制御するメモリアクセス方法であって、実行するアプリ
ケーション切り替え毎に、各プロセッサモジュールが使
用する前記共有メモリ内の各メモリ領域へのアドレス情
報を切り換え登録し、該登録されたアドレス情報に基づ
いて各プロセッサモジュールが前記共有メモリ内の各メ
モリ領域へアクセスするものである。
【0015】
〔第1実施形態〕図1は、本発明の第1実施形態を示す
メモリ制御装置が管理する共有メモリのメモリマップを
示す図であり、図4に示したデータ処理装置に共有メモ
リを備える場合に対応する。
メモリ制御装置が管理する共有メモリのメモリマップを
示す図であり、図4に示したデータ処理装置に共有メモ
リを備える場合に対応する。
【0016】図において、1はコンフィグレジスタ(Co
nfigration-Register )で、図4に示した共有メモリC
M上の各メモリ領域のアドレスを格納する領域であり、
図4に示したマスタプロセッサPAからの指示に基づい
て各領域へのアドレスデータが書き込まれる。2〜7は
各プロセッサモジュール間で使用するメモリ領域であ
る。
nfigration-Register )で、図4に示した共有メモリC
M上の各メモリ領域のアドレスを格納する領域であり、
図4に示したマスタプロセッサPAからの指示に基づい
て各領域へのアドレスデータが書き込まれる。2〜7は
各プロセッサモジュール間で使用するメモリ領域であ
る。
【0017】なお、コンフィグレジスタ1は、各メモリ
領域の先頭アドレスを指し示すポインタ1−A〜1−F
を備えている。
領域の先頭アドレスを指し示すポインタ1−A〜1−F
を備えている。
【0018】先ず、メモリコントローラMCは、例えば
図4に示したマスタとなるプロセッサPAからの指示に
基づいてコンフィグレジスタ1に共有メモリCM上で使
用する各メモリ領域の先頭を示すプログラムアドレスポ
インタ1−A〜1−Fを書き込む。また、サブプロセッ
サとしてのプロセッサPB,PCが、マスタプロセッサ
としてのプロセッサPAにより共有メモリCM上にアッ
プロードするプログラムデータで動作する場合、マスタ
となるプロセッサPAはコンフィグレジスタ1に書き込
んだサブのプロセッサPB,PCのプログラムアドレス
ポインタ1−B,1−Cの指し示すメモリ領域2,3に
プログラムデータをアップロードする。
図4に示したマスタとなるプロセッサPAからの指示に
基づいてコンフィグレジスタ1に共有メモリCM上で使
用する各メモリ領域の先頭を示すプログラムアドレスポ
インタ1−A〜1−Fを書き込む。また、サブプロセッ
サとしてのプロセッサPB,PCが、マスタプロセッサ
としてのプロセッサPAにより共有メモリCM上にアッ
プロードするプログラムデータで動作する場合、マスタ
となるプロセッサPAはコンフィグレジスタ1に書き込
んだサブのプロセッサPB,PCのプログラムアドレス
ポインタ1−B,1−Cの指し示すメモリ領域2,3に
プログラムデータをアップロードする。
【0019】以上のマッピング作業が終了後、メモリコ
ントローラMCはサブプロセッサPB,PCを起動させ
る。サブのプロセッサPB,PCはあらかじめ決められ
たコンフィグレジスタ1のプログラムアドレスポインタ
1−A〜1−Fを確認し、その指し示すアドレスA,B
よりプログラムのダウンロードを行う。そして、システ
ム動作に必要な共有メモリCM上のメモリ領域をコンフ
ィグレジスタ1のアドレスポインタ1−B〜1−Fで確
認し、各プロセッサモジュール間の通信が行われ、シス
テム全体が起動する。
ントローラMCはサブプロセッサPB,PCを起動させ
る。サブのプロセッサPB,PCはあらかじめ決められ
たコンフィグレジスタ1のプログラムアドレスポインタ
1−A〜1−Fを確認し、その指し示すアドレスA,B
よりプログラムのダウンロードを行う。そして、システ
ム動作に必要な共有メモリCM上のメモリ領域をコンフ
ィグレジスタ1のアドレスポインタ1−B〜1−Fで確
認し、各プロセッサモジュール間の通信が行われ、シス
テム全体が起動する。
【0020】〔第2実施形態〕図2は、本発明の第2実
施形態を示すメモリ制御装置が管理する共有メモリのメ
モリマップを示す図であり、図4に示したデータ処理装
置に共有メモリを備える場合に対応する。本実施形態
は、プロセッサモジュールCを必要としないアプリケー
ションの場合のメモリ領域の設定例である。
施形態を示すメモリ制御装置が管理する共有メモリのメ
モリマップを示す図であり、図4に示したデータ処理装
置に共有メモリを備える場合に対応する。本実施形態
は、プロセッサモジュールCを必要としないアプリケー
ションの場合のメモリ領域の設定例である。
【0021】図において、11はコンフィグレジスタ
(Configration-Register )で、図4に示した共有メモ
リCM上の各メモリ領域のアドレスを格納する領域であ
る。12〜14は各プロセッサモジュール間で使用する
メモリ領域である。
(Configration-Register )で、図4に示した共有メモ
リCM上の各メモリ領域のアドレスを格納する領域であ
る。12〜14は各プロセッサモジュール間で使用する
メモリ領域である。
【0022】なお、コンフィグレジスタ11は、各メモ
リ領域の先頭アドレスを指し示すポインタ11−A〜1
1−Cを備えている。
リ領域の先頭アドレスを指し示すポインタ11−A〜1
1−Cを備えている。
【0023】例えば図4に示したサブのプロセッサPC
はシステム動作中はマスタのプロセッサPAによってリ
セットをかけられ、共有メモリCMにはアクセスできな
い状態に保たれる。そのため、サブのプロセッサPCの
プログラム領域およびサブプロセッサPCに関わるi/
f領域は不要となるためメモリマップから削除される。
はシステム動作中はマスタのプロセッサPAによってリ
セットをかけられ、共有メモリCMにはアクセスできな
い状態に保たれる。そのため、サブのプロセッサPCの
プログラム領域およびサブプロセッサPCに関わるi/
f領域は不要となるためメモリマップから削除される。
【0024】マスタのプロセッサPAはコンフィグレジ
スタ11にこのアプリケーション用の各メモリ領域のポ
インタデータを書き込んだ後、サブのプロセッサPBを
起動する。サブプロセッサPBはあらかじめ決められた
コンフィグレジスタ11のプログラムアドレスポインタ
を確認し、その指し示すアドレスよりプログラムのダウ
ンロードを行う。そして、システム動作に必要な共有メ
モリCM上のメモリ領域をコンフィグレジスタ11のプ
ログラムアドレスポインタ11−A〜11−Cで確認
し、各プロセッサモジュール間の通信が行われ、システ
ム全体が起動する。この場合、不要となるメモリ領域を
削除することで、プロセッサPBのプログラム領域や画
像処理用の領域を増やすことが可能となる。
スタ11にこのアプリケーション用の各メモリ領域のポ
インタデータを書き込んだ後、サブのプロセッサPBを
起動する。サブプロセッサPBはあらかじめ決められた
コンフィグレジスタ11のプログラムアドレスポインタ
を確認し、その指し示すアドレスよりプログラムのダウ
ンロードを行う。そして、システム動作に必要な共有メ
モリCM上のメモリ領域をコンフィグレジスタ11のプ
ログラムアドレスポインタ11−A〜11−Cで確認
し、各プロセッサモジュール間の通信が行われ、システ
ム全体が起動する。この場合、不要となるメモリ領域を
削除することで、プロセッサPBのプログラム領域や画
像処理用の領域を増やすことが可能となる。
【0025】これにより、従来であれば、アプリケーシ
ョンの内容に依存することなくプロセッサPB,PCの
プログラムアドレスポインタ1−B,1−Cの指し示す
メモリ領域2,3を確保していたメモリマップを、プロ
セッサPC用の領域のメモリ容量をワークエリアとして
マッピング可能となり、あたかも共有メモリの容量が増
設されたと実質的に同じ状態となり、一定容量の共有メ
モリを有効的に使用することができる。
ョンの内容に依存することなくプロセッサPB,PCの
プログラムアドレスポインタ1−B,1−Cの指し示す
メモリ領域2,3を確保していたメモリマップを、プロ
セッサPC用の領域のメモリ容量をワークエリアとして
マッピング可能となり、あたかも共有メモリの容量が増
設されたと実質的に同じ状態となり、一定容量の共有メ
モリを有効的に使用することができる。
【0026】以下、各実施形態の特徴的な構成について
図1,図2,図3等を参照して説明する。図3は本発明
に係るメモリアクセス方法を説明するフローチャートで
あり、(1)〜(3)は各ステップを示す。
図1,図2,図3等を参照して説明する。図3は本発明
に係るメモリアクセス方法を説明するフローチャートで
あり、(1)〜(3)は各ステップを示す。
【0027】上記のように構成されたメモリアクセス制
御装置において、すなわち、複数のプロセッサが実行す
べき各プロセッサモジュールを記憶可能な共有メモリC
Mへのアクセスを制御するメモリ制御装置において、実
行するアプリケーション切り替え毎に、制御手段(メモ
リコントローラMC)が各プロセッサモジュール(各プ
ロセッサPA〜PCから供給される)が使用する前記共
有メモリCM内の各メモリ領域へのアドレス情報を前記
共有メモリCM内のコンフィグレジスタ1,11に切り
換え登録する。
御装置において、すなわち、複数のプロセッサが実行す
べき各プロセッサモジュールを記憶可能な共有メモリC
Mへのアクセスを制御するメモリ制御装置において、実
行するアプリケーション切り替え毎に、制御手段(メモ
リコントローラMC)が各プロセッサモジュール(各プ
ロセッサPA〜PCから供給される)が使用する前記共
有メモリCM内の各メモリ領域へのアドレス情報を前記
共有メモリCM内のコンフィグレジスタ1,11に切り
換え登録する。
【0028】また、マスタとなるプロセッサPAが実行
すべきプロセッサモジュールにより前記共有メモリCM
内の各メモリ領域へのアドレス情報を一意に決定するも
のである。
すべきプロセッサモジュールにより前記共有メモリCM
内の各メモリ領域へのアドレス情報を一意に決定するも
のである。
【0029】さらに、複数のプロセッサモジュールを記
憶可能な共有メモリCMへのアクセスを制御するメモリ
アクセス方法であって、実行するアプリケーション切り
替え毎に(1)、各プロセッサモジュールが使用する前
記共有メモリCM内の各メモリ領域へのアドレス情報を
切り換え登録し(2)、該登録されたアドレス情報に基
づいて各プロセッサモジュールが前記共有メモリCM内
の各メモリ領域へアクセスする(3)。
憶可能な共有メモリCMへのアクセスを制御するメモリ
アクセス方法であって、実行するアプリケーション切り
替え毎に(1)、各プロセッサモジュールが使用する前
記共有メモリCM内の各メモリ領域へのアドレス情報を
切り換え登録し(2)、該登録されたアドレス情報に基
づいて各プロセッサモジュールが前記共有メモリCM内
の各メモリ領域へアクセスする(3)。
【0030】これにより、アプリケーションの動作で不
要なプロセッサモジュールに対するメモリ領域を他のプ
ロセッサモジュール用のメモリや他のワークメモリに割
り当てることが可能となり、有限な共有メモリ資源を有
効に活用することができる。
要なプロセッサモジュールに対するメモリ領域を他のプ
ロセッサモジュール用のメモリや他のワークメモリに割
り当てることが可能となり、有限な共有メモリ資源を有
効に活用することができる。
【0031】
【発明の効果】以上説明したように、本発明に係る第1
の発明によれば、複数のプロセッサが実行すべき各プロ
セッサモジュールを記憶可能な共有メモリへのアクセス
を制御するメモリ制御装置であって、実行するアプリケ
ーション切り替え毎に、各プロセッサモジュールが使用
する前記共有メモリ内の各メモリ領域へのアドレス情報
を前記共有メモリ内に切り換え登録する制御手段を設け
たので、動作するアプリケーション毎に、共有メモリを
使用する各プロセッサモジュールを格納するための割り
当てを変更することができ、アプリケーションの切り換
え毎に、有限な共有メモリを有効活用することができ
る。
の発明によれば、複数のプロセッサが実行すべき各プロ
セッサモジュールを記憶可能な共有メモリへのアクセス
を制御するメモリ制御装置であって、実行するアプリケ
ーション切り替え毎に、各プロセッサモジュールが使用
する前記共有メモリ内の各メモリ領域へのアドレス情報
を前記共有メモリ内に切り換え登録する制御手段を設け
たので、動作するアプリケーション毎に、共有メモリを
使用する各プロセッサモジュールを格納するための割り
当てを変更することができ、アプリケーションの切り換
え毎に、有限な共有メモリを有効活用することができ
る。
【0032】第2の発明によれば、動作させるアプリケ
ーションによっては、あたかもメモリ資源を拡張したと
のと同等のメモリを利用することができ、データ処理効
率を格段に向上できる。第3の発明によれば複数のプロ
セッサモジュールを記憶可能な共有メモリへのアクセス
を制御するメモリアクセス方法であって、実行するアプ
リケーション切り替え毎に、各プロセッサモジュールが
使用する前記共有メモリ内の各メモリ領域へのアドレス
情報を切り換え登録し、該登録されたアドレス情報に基
づいて各プロセッサモジュールが前記共有メモリ内の各
メモリ領域へアクセスするので動作するアプリケーショ
ン毎に、共有メモリを使用する各プロセッサモジュール
を格納するための割り当てを変更することができ、アプ
リケーションの切り換え毎に、有限な共有メモリを有効
活用することができる。等の効果を奏する。
ーションによっては、あたかもメモリ資源を拡張したと
のと同等のメモリを利用することができ、データ処理効
率を格段に向上できる。第3の発明によれば複数のプロ
セッサモジュールを記憶可能な共有メモリへのアクセス
を制御するメモリアクセス方法であって、実行するアプ
リケーション切り替え毎に、各プロセッサモジュールが
使用する前記共有メモリ内の各メモリ領域へのアドレス
情報を切り換え登録し、該登録されたアドレス情報に基
づいて各プロセッサモジュールが前記共有メモリ内の各
メモリ領域へアクセスするので動作するアプリケーショ
ン毎に、共有メモリを使用する各プロセッサモジュール
を格納するための割り当てを変更することができ、アプ
リケーションの切り換え毎に、有限な共有メモリを有効
活用することができる。等の効果を奏する。
【図1】本発明の第1実施形態を示すメモリ制御装置が
管理する共有メモリのメモリマップを示す図である。
管理する共有メモリのメモリマップを示す図である。
【図2】本発明の第2実施形態を示すメモリ制御装置が
管理する共有メモリのメモリマップを示す図である。
管理する共有メモリのメモリマップを示す図である。
【図3】本発明に係るメモリアクセス方法を説明するフ
ローチャートである。
ローチャートである。
【図4】従来のデータ処理装置の構成を説明する概略ブ
ロック図である。
ロック図である。
【図5】図4に示した共有メモリのメモリマップを説明
する図である。
する図である。
PA プロセッサ PB プロセッサ PC プロセッサ MC メモリコントローラ CM 共有メモリ
Claims (3)
- 【請求項1】 複数のプロセッサが実行すべき各プロセ
ッサモジュールを記憶可能な共有メモリへのアクセスを
制御するメモリ制御装置であって、 実行するアプリケーション切り替え毎に、各プロセッサ
モジュールが使用する前記共有メモリ内の各メモリ領域
へのアドレス情報を前記共有メモリ内に切り換え登録す
る制御手段を設けたことを特徴とするメモリ制御装置。 - 【請求項2】 マスタプロセッサが実行すべきプロセッ
サモジュールにより前記共有メモリ内の各メモリ領域へ
のアドレス情報を一意に決定することを特徴とする請求
項1記載のメモリ制御装置。 - 【請求項3】 複数のプロセッサモジュールを記憶可能
な共有メモリへのアクセスを制御するメモリアクセス方
法であって、 実行するアプリケーション切り替え毎に、各プロセッサ
モジュールが使用する前記共有メモリ内の各メモリ領域
へのアドレス情報を切り換え登録し、 該登録されたアドレス情報に基づいて各プロセッサモジ
ュールが前記共有メモリ内の各メモリ領域へアクセスす
ることを特徴とするメモリアクセス方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3576497A JPH10232819A (ja) | 1997-02-20 | 1997-02-20 | メモリ制御装置およびメモリアクセス方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3576497A JPH10232819A (ja) | 1997-02-20 | 1997-02-20 | メモリ制御装置およびメモリアクセス方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10232819A true JPH10232819A (ja) | 1998-09-02 |
Family
ID=12450934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3576497A Pending JPH10232819A (ja) | 1997-02-20 | 1997-02-20 | メモリ制御装置およびメモリアクセス方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10232819A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012122182A3 (en) * | 2011-03-07 | 2013-01-31 | Micron Technology, Inc. | Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers |
US10838886B2 (en) | 2011-04-19 | 2020-11-17 | Micron Technology, Inc. | Channel depth adjustment in memory systems |
-
1997
- 1997-02-20 JP JP3576497A patent/JPH10232819A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012122182A3 (en) * | 2011-03-07 | 2013-01-31 | Micron Technology, Inc. | Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers |
US8892844B2 (en) | 2011-03-07 | 2014-11-18 | Micron Technology, Inc. | Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers |
US9933972B2 (en) | 2011-03-07 | 2018-04-03 | Micron Technology, Inc. | Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers |
US10162557B2 (en) | 2011-03-07 | 2018-12-25 | Micron Technology, Inc. | Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers |
US10838886B2 (en) | 2011-04-19 | 2020-11-17 | Micron Technology, Inc. | Channel depth adjustment in memory systems |
US11580039B2 (en) | 2011-04-19 | 2023-02-14 | Micron Technology, Inc. | Channel depth adjustment in memory systems |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0798663A (ja) | 非同期i/o制御方式 | |
JPH10232819A (ja) | メモリ制御装置およびメモリアクセス方法 | |
JPH0554009A (ja) | プログラムロード方式 | |
JPH1027097A (ja) | フラッシュromのデータ書換え方法および装置 | |
JPH091871A (ja) | 印刷装置および印刷装置の描画制御方法 | |
JPH0240760A (ja) | 情報処理装置 | |
JP3442972B2 (ja) | 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 | |
JPS6376041A (ja) | 複数ポ−トに対するデ−タのリ−ド,ライト方式 | |
JPH0844570A (ja) | プログラム実行システム及び方法 | |
JPS6248871B2 (ja) | ||
JPH05216747A (ja) | メモリカード搭載型情報処理装置 | |
JPH05197406A (ja) | 自動機械等の制御装置 | |
JPH0520243A (ja) | データ処理システム | |
JPS59127153A (ja) | プログラム・ロ−デイング処理方式 | |
JPH11306077A (ja) | メモリ管理方法 | |
JPH05324128A (ja) | コンピュータ初期化方式 | |
JP2002024159A (ja) | 制御装置 | |
JP2000311249A (ja) | グラフィック処理装置とそのグラフィックコマンド処理方法 | |
JPH06342412A (ja) | 入出力装置の制御プログラムの自動パッチ方式 | |
JPH03158943A (ja) | バッファ記憶・転送方式 | |
JPH04199445A (ja) | マイクロプログラムロード制御方式 | |
JPH0646383B2 (ja) | 入出力装置の初期設定方法 | |
JPH0713922A (ja) | データ伝送システム | |
JPH0566992A (ja) | Eepromのデータアクセス方式 | |
JPH04195454A (ja) | マイクロコンピュータ装置 |