JPH10229211A - Photoelectric conversion device and its manufacturing method - Google Patents
Photoelectric conversion device and its manufacturing methodInfo
- Publication number
- JPH10229211A JPH10229211A JP9033565A JP3356597A JPH10229211A JP H10229211 A JPH10229211 A JP H10229211A JP 9033565 A JP9033565 A JP 9033565A JP 3356597 A JP3356597 A JP 3356597A JP H10229211 A JPH10229211 A JP H10229211A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- passivation film
- substrate
- chip
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は結晶性シリコン光電
変換装置に関する。The present invention relates to a crystalline silicon photoelectric conversion device.
【０００２】[0002]
【従来の技術】光電変換素子の出力電流を高めるために
は、入射光により発生した少数キャリヤを電流収集端子
まで効率よく導く必要がある。なかでも太陽電池のよう
に自己バイアスで動作する光電変換装置や、光電変換素
子のチップサイズが小さく表面や端面の影響が大きい光
電変換装置では、少数キャリヤが電流収集端子に到達す
る前に再結合で消滅することを避けなければならない。2. Description of the Related Art In order to increase the output current of a photoelectric conversion element, it is necessary to efficiently guide minority carriers generated by incident light to a current collecting terminal. In particular, in a photoelectric conversion device that operates with self-bias such as a solar cell, or a photoelectric conversion device with a small chip size of a photoelectric conversion element and a large influence of the surface or end face, the minority carrier is recombined before reaching the current collection terminal. Must be avoided.
【０００３】特に、単結晶シリコンや多結晶シリコンの
基板を用いた結晶性シリコン光電変換装置において、切
り出した光電変換素子チップ端面での少数キャリヤ再結
合損失を抑える工夫が必要である。In particular, in a crystalline silicon photoelectric conversion device using a single-crystal silicon or polycrystalline silicon substrate, it is necessary to take measures to suppress minority carrier recombination loss at the end face of the cut-out photoelectric conversion element chip.
【０００４】図２に示すように、光電変換素子の作製で
は、一導電型結晶性シリコン基板１に接合型光電変換素
子の単位素子領域１２を符号２、３の領域に不純物拡散
などを行って形成した後、エッチングやダイシングなど
の方法で、この基板から拡散などによって端部に形成さ
れた不要な低抵抗導電部１１を分離したり、単位素子領
域１２を分離して少なくとも１つの光電変換素子チップ
にチップ化する。従来は、このチップ化工程後は、その
チップ端面を機械的または化学的な処理により滑らかに
する程度であった。As shown in FIG. 2, in manufacturing a photoelectric conversion element, a unit element region 12 of a junction type photoelectric conversion element is formed on a crystalline silicon substrate 1 of one conductivity type by diffusing impurities into regions indicated by reference numerals 2 and 3. After the formation, the unnecessary low-resistance conductive portion 11 formed at the end portion is separated from the substrate by diffusion or the like by etching or dicing, or the unit element region 12 is separated to form at least one photoelectric conversion element. Chip into chips. Conventionally, after this chip-forming step, the end face of the chip is smoothed by mechanical or chemical treatment.
【０００５】しかし、このような端面では少数キャリヤ
の再結合が大きい。このような端面の影響については、
例えば「プログレス・イン・フォトボルタイックス」、
１９９６年、第４号、３３５−３３６ページに記載され
ているように、光電変換効率が端面の構造に大きく依存
することが実験およびコンピュータ解析により確かめら
れており、その回避方法としてはチップサイズを大きく
して、素子の実質的な光電変換部から素子端を遠ざける
ことにより、端面の影響を低減する方法が述べられてい
る。However, the recombination of minority carriers is large at such an end face. Regarding the effect of such an end face,
For example, "Progress in Photovoltaics",
As described in 1996, No. 4, pp. 335-336, it has been confirmed by experiment and computer analysis that the photoelectric conversion efficiency greatly depends on the structure of the end face. A method is described in which the influence of the end face is reduced by increasing the size of the element and moving the element end away from a substantial photoelectric conversion portion of the element.
【０００６】[0006]
【発明が解決しようとする課題】光電変換素子を単独で
使用する場合は、上記従来技術に記載されているチップ
サイズを大きくする方法を用いることにより、素子端面
でのキャリヤ再結合の影響をある程度抑えることが出来
る。しかし、複数個の光電変換素子をアレイ状に配置し
たモジュールを構成する場合には、素子端面に余分なス
ペースを確保することは困難である。また、素子単体で
使用する場合も、素子面積をなるべく低減することによ
り、光電変換効率の向上やコスト低減を図る必要があ
る。When the photoelectric conversion element is used alone, the influence of carrier recombination at the element end face can be reduced to some extent by using the method of increasing the chip size described in the above prior art. Can be suppressed. However, when configuring a module in which a plurality of photoelectric conversion elements are arranged in an array, it is difficult to secure an extra space on the element end surface. Also, when using the element alone, it is necessary to improve the photoelectric conversion efficiency and reduce the cost by reducing the element area as much as possible.
【０００７】[0007]
【課題を解決するための手段】光電変換素子チップの基
板部分の端面を、これに接っする誘電体からなるパッシ
ベーション膜で被覆する。この被覆は、例えば、チップ
化工程後に、チップの基板部分の少なくとも露出端面に
接するようにパッシベーション膜を形成することにより
成される。An end face of a substrate portion of a photoelectric conversion element chip is covered with a passivation film made of a dielectric material in contact with the end face. This coating is performed, for example, by forming a passivation film so as to be in contact with at least the exposed end face of the substrate portion of the chip after the chip forming step.
【０００８】[0008]
【発明の実施の形態】本発明の実施の形態を、図１を用
いて説明する。まず、基板１に拡散工程によって基板１
と反対の導電型を持つ第１の半導体層２を形成し、次に
裏面に基板と同じ導電型を持つ第２の半導体層３を形成
する（図１（ａ））。この基板１から１個以上の光電変
換素子チップを取り出すために、単位素子領域１２の分
離面１０に沿ってダイシングソーやレーザーカッターな
どを用いて光電変換素子チップ基板１４を分離する（図
１（ｂ））。次に分離した光電変換素子チップの少なく
とも基板部分１４の露出端面７に誘電体膜からなる第１
のパッシベーション膜４を形成する（図１（c））。次
に表面電極５と裏面電極６を形成する（図１（ｄ））。
これにより、端面が露出している場合に比べて、漏えい
電流が格段に減少し光電変換素子の出力電流、電圧が共
に向上するため、光電変換素子の光電変換効率の向上が
図れる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG. First, the substrate 1 is diffused into the substrate 1 by a diffusion process.
A first semiconductor layer 2 having the opposite conductivity type to that of the substrate is formed, and then a second semiconductor layer 3 having the same conductivity type as the substrate is formed on the back surface (FIG. 1A). In order to take out one or more photoelectric conversion element chips from the substrate 1, the photoelectric conversion element chip substrate 14 is separated along the separation surface 10 of the unit element region 12 using a dicing saw or a laser cutter (FIG. b)). Next, a first dielectric film is formed on at least the exposed end face 7 of the substrate portion 14 of the separated photoelectric conversion element chip.
Is formed (FIG. 1 (c)). Next, a front surface electrode 5 and a back surface electrode 6 are formed (FIG. 1D).
As a result, compared to the case where the end face is exposed, the leakage current is remarkably reduced and the output current and the voltage of the photoelectric conversion element are both improved, so that the photoelectric conversion efficiency of the photoelectric conversion element can be improved.
【０００９】また、第１のパッシベーション膜４が１×
１０12／ｃｍ2以上の界面電荷密度を持つようにその材
料や形成条件を選択することにより、露出端面７での少
数キャリヤ密度を低減し、キャリヤ再結合を更に低減す
ることができる。しかし、この場合、ダイシングソーや
レーザーカッターなどの機械的加工法で切断すると、露
出端面７に凹凸面や劈開面などが形成され、これから基
板内面に向かって結晶欠陥が多数形成される。このた
め、露出端面７に第１のパッシベーション膜４を形成す
る前に化学エッチング法により数ミクロン〜数十ミクロ
ンの深さでエッチングを行うことが望ましい。The first passivation film 4 is 1 ×
By selecting the material and forming conditions so as to have an interface charge density of 10 12 / cm 2 or more, the minority carrier density at the exposed end face 7 can be reduced, and the carrier recombination can be further reduced. However, in this case, when cut by a mechanical processing method such as a dicing saw or a laser cutter, an uneven surface or a cleavage surface is formed on the exposed end face 7, and a number of crystal defects are formed toward the inner surface of the substrate. For this reason, it is desirable to perform etching to a depth of several microns to several tens of microns by a chemical etching method before forming the first passivation film 4 on the exposed end face 7.
【００１０】また、図３に示す様に、基板１の端部に電
気導電度が基板１の１０倍以上ある不要な低抵抗導電層
１１が形成される場合には、低抵抗導電層１１による第
１の半導体層２と第２の半導体層３の間でのリーク電流
が増大し、光電変換効率の低下をまねくので、チップ化
工程において低抵抗導電層１１を除去しなければならな
い。この場合においても、上記方法と同様の方法で分離
面１０に沿って低抵抗導電層１１を除去し、これによっ
て形成された露出端面７を第１のパッシベーション膜４
で覆うことにより、端面７でのキャリヤ再結合を抑制し
光電変換効率を向上することが出来る。As shown in FIG. 3, when an unnecessary low-resistance conductive layer 11 having an electric conductivity of 10 times or more that of the substrate 1 is formed at the end of the substrate 1, the low-resistance conductive layer 11 is used. Since the leakage current between the first semiconductor layer 2 and the second semiconductor layer 3 increases, which leads to a decrease in photoelectric conversion efficiency, the low-resistance conductive layer 11 must be removed in a chip forming step. Also in this case, the low resistance conductive layer 11 is removed along the separation surface 10 by the same method as described above, and the exposed end face 7 formed by this is replaced with the first passivation film 4.
By covering with, carrier recombination at the end face 7 can be suppressed and the photoelectric conversion efficiency can be improved.
【００１１】また、パッシベートした構造としては、図
４（ａ）に示すような、光電変換素子チップの表面、裏
面、および端面全てに第１のパッシベーション膜４を形
成することにより、これらの面をパッシベートした構造
に加え次のようなものがある。すなわち、同図（ｂ）に
示すように、光電変換素子チップの表面および裏面に、
チップ化前にあらかじめ熱酸化法や熱ＣＶＤ法、さらに
はプラズマＣＶＤ法などによりシリコン酸化膜などを形
成することにより、チップの表面および裏面のパッシベ
ーション８、９を行い、更にチップ化工程後に全面をパ
ッシベーション膜でパッシベートした構造、同図（ｃ）
に示すように、光電変換素子チップの表面および裏面
に、チップ化前にあらかじめ熱酸化法や熱ＣＶＤ法、さ
らにはプラズマＣＶＤ法などにより反射防止膜を兼ねた
シリコン酸化膜やチタンナイトライド膜やシリコンナイ
トライド膜やフッ化マグネシュウム膜などの単層または
多層の第３のパッシベーション膜８および第４のパッシ
ベーション膜９を形成することにより、チップ化基板の
表面および裏面のパッシベーションを行い、光電変換素
子チップの端面を、チップ化工程後に第１のパッシベー
ション膜でパッシベートした構造、同図（ｄ）に示すよ
うに、光電変換素子チップの表面および裏面に、チップ
化前にあらかじめ熱酸化法や熱ＣＶＤ法、さらにはプラ
ズマＣＶＤ法などによりシリコン酸化膜やシリコンナイ
トライド膜などを形成することにより、チップ化基板の
表面および裏面のパッシベーション８、９を行い、更に
その表面と端面を、チップ化工程後に第１のパッシベー
ション膜でパッシベートした構造などがあり、これらに
おいても、光電変換素子チップの基板部分１４の露出端
面７が第１のパッシベーション膜４でパッシベートされ
ていることにより、チップ端面でのキャリヤ再結合を抑
制し光電変換効率を向上することが出来る。The passivated structure is such that the first passivation film 4 is formed on all of the front, back and end faces of the photoelectric conversion element chip as shown in FIG. In addition to the passivated structure, there are the following. That is, as shown in FIG.
Before chip formation, a silicon oxide film or the like is formed in advance by a thermal oxidation method, a thermal CVD method, or a plasma CVD method, etc., so that passivation 8 and 9 are performed on the front and back surfaces of the chip. Structure (c) in the same figure, passivated with a passivation film
As shown in FIG. 1, a silicon oxide film or a titanium nitride film which also serves as an anti-reflection film by a thermal oxidation method, a thermal CVD method, or a plasma CVD method before forming the chip on the front and back surfaces of the photoelectric conversion element chip. By forming a single-layer or multi-layer third passivation film 8 and a fourth passivation film 9 such as a silicon nitride film and a magnesium fluoride film, passivation is performed on the front and back surfaces of the chip-formed substrate, and the photoelectric conversion element is formed. A structure in which the end surface of the chip is passivated with a first passivation film after the chip formation step. As shown in FIG. 4D, a thermal oxidation method or a thermal CVD method is applied to the front and back surfaces of the photoelectric conversion element chip before chip formation. Silicon oxide film and silicon nitride film by plasma CVD method. Thus, there is a structure in which passivation 8 and 9 are performed on the front and back surfaces of the chip-formed substrate, and the front surface and the end surface are passivated with a first passivation film after the chip-forming process. Since the exposed end face 7 of the substrate portion 14 of the chip is passivated by the first passivation film 4, carrier recombination at the chip end face can be suppressed, and the photoelectric conversion efficiency can be improved.
【００１２】また、第１のパッシベーション膜とチップ
の基板部分１４の露出端面７との界面での界面準位密度
が大きい場合には、第１のパッシベーション膜と露出端
面７との界面での固定電荷によるキャリヤ再結合防止効
果が十分に発揮されない。この場合は、第１のパッシベ
ーション膜と露出端面７との間に、露出端面７との界面
での界面準位密度が第１のパッシベーション膜の場合よ
り小さい、第２のパッシベーション膜を挿入することに
より、第１のパッシベーション膜の持つ固定電荷による
キャリヤ再結合防止効果が十分に発揮され、光電変換効
率を向上することが出来る。この場合、第２のパッシベ
ーション膜の厚みは２０ｎｍ以下に、望ましくは１０ｎ
ｍ以下にすることにより、また、更に望ましくは、第２
のパッシベーション膜と露出端面７との界面での界面準
位密度を１×１０12/ｃｍ2以下とすることにより第１の
パッシベーション膜の固定電荷によるパッシベーション
効果を更に有効に発揮することが出来る。When the interface state density at the interface between the first passivation film and the exposed end face 7 of the substrate portion 14 of the chip is large, fixing at the interface between the first passivation film and the exposed end face 7 is performed. The effect of preventing carrier recombination due to charges is not sufficiently exhibited. In this case, a second passivation film whose interface state density at the interface with the exposed end face 7 is smaller than that of the first passivation film is inserted between the first passivation film and the exposed end face 7. Thereby, the effect of preventing carrier recombination due to the fixed charges of the first passivation film is sufficiently exhibited, and the photoelectric conversion efficiency can be improved. In this case, the thickness of the second passivation film is 20 nm or less, preferably 10 n
m, and more desirably, the second
By setting the interface state density at the interface between the passivation film and the exposed end face 7 to 1 × 10 12 / cm 2 or less, the passivation effect due to the fixed charges of the first passivation film can be more effectively exerted.
【００１３】このような構造としては、図４（ｅ）に示
すように、光電変換素子チップの表面および裏面に、チ
ップ化前にあらかじめ基板１の表面または裏面に熱酸化
法や熱ＣＶＤ法、さらにはプラズマＣＶＤ法などにより
シリコン酸化膜などを形成することにより、チップの表
面および裏面のパッシベーション８、９を行い、これを
チップ化した後に、チップ端面に、第２のパッシベーシ
ョン膜１３を形成し、その上から全面に第１のパッシベ
ーション膜４を形成した構造、図４（ｆ）に示すよう
に、チップ化後に、チップの全面に第２のパッシベーシ
ョン膜１３を形成し、その上から全面に第１のパッシベ
ーション膜４を形成することによりこれらの面をパッシ
ベートした構造等がある。As shown in FIG. 4E, a thermal oxidation method or a thermal CVD method is applied to the front or back surface of the substrate 1 before chipping, as shown in FIG. Further, passivation 8 and 9 are performed on the front and back surfaces of the chip by forming a silicon oxide film or the like by a plasma CVD method or the like. After forming the chips into chips, a second passivation film 13 is formed on the end surface of the chip. 4A, a structure in which a first passivation film 4 is formed over the entire surface, as shown in FIG. 4F, after chip formation, a second passivation film 13 is formed over the entire surface of the chip, and over the entire surface. There is a structure in which these surfaces are passivated by forming the first passivation film 4.
【００１４】次に、光電変換素子チップの裏面にのみ第
１の半導体層２および第２の半導体層３を有する構造に
ついて説明する。図５（ａ）に示すような、光電変換素
子チップの全面に第１のパッシベーション膜４を形成す
ることにより、これらの面をパッシベートした構造に加
え、同図（ｂ）に示すように、光電変換素子チップの表
面および裏面に、チップ化前にあらかじめ熱酸化法や熱
ＣＶＤ法、さらにはプラズマＣＶＤ法などによりシリコ
ン酸化膜などを形成することによりパッシベーション
８、９を行い、更にチップ化工程後に全面を第１のパッ
シベーション膜４でパッシベートした構造、同図（ｃ）
に示すように、光電変換素子チップの表面および裏面
に、チップ化前に熱酸化法や熱ＣＶＤ法、さらにはプラ
ズマＣＶＤ法などにより反射防止膜を兼ねたシリコン酸
化膜やチタンナイトライド膜やシリコンナイトライド膜
やフッ化マグネシュウム膜などの単層または多層の第３
のパッシベーション膜８および第４のパッシベーション
膜９を形成することによりパッシベーションを行い、光
電変換素子チップの端面を、チップ化工程後に第１のパ
ッシベーション膜でパッシベートした構造、同図（ｄ）
に示すように、光電変換素子チップの表面および裏面
に、チップ化前にあらかじめ熱酸化法や熱ＣＶＤ法、さ
らにはプラズマＣＶＤ法などによりシリコン酸化膜やシ
リコンナイトライド膜などを形成することによりパッシ
ベーション８、９を行い、更にその表面と端面を、チッ
プ化工程後に第１のパッシベーション膜４でパッシベー
トした構造などにおいても、光電変換素子チップの基板
部分１４の露出端面７が第１のパッシベーション膜４で
パッシベートされていることにより、チップ端面でのキ
ャリヤ再結合を抑制し光電変換効率を向上することが出
来る。Next, a structure having the first semiconductor layer 2 and the second semiconductor layer 3 only on the back surface of the photoelectric conversion element chip will be described. By forming the first passivation film 4 on the entire surface of the photoelectric conversion element chip as shown in FIG. 5A, in addition to a structure in which these surfaces are passivated, as shown in FIG. Passivation 8 and 9 are performed on the front and back surfaces of the conversion element chip by forming a silicon oxide film or the like in advance by a thermal oxidation method, a thermal CVD method, or a plasma CVD method before chipping, and further after the chipping step. FIG. 4C shows a structure in which the entire surface is passivated with a first passivation film 4.
As shown in the figure, a silicon oxide film, a titanium nitride film, and a silicon nitride film which also serve as an anti-reflection film by a thermal oxidation method, a thermal CVD method, and a plasma CVD method on the front and back surfaces of the photoelectric conversion element chip before chipping. Third layer of single layer or multilayer such as nitride film and magnesium fluoride film
(D) in which the passivation is performed by forming the passivation film 8 and the fourth passivation film 9 of FIG. 1 and the end face of the photoelectric conversion element chip is passivated with the first passivation film after the chip formation step.
As shown in the figure, passivation is performed by forming a silicon oxide film or a silicon nitride film on the front and back surfaces of the photoelectric conversion element chip by a thermal oxidation method, a thermal CVD method, or a plasma CVD method before chipping. 8 and 9, and the surface and the end face of which are passivated by the first passivation film 4 after the chip formation step, etc., the exposed end face 7 of the substrate portion 14 of the photoelectric conversion element chip is the first passivation film 4 , Carrier recombination at the chip end face can be suppressed and the photoelectric conversion efficiency can be improved.
【００１５】また、第１のパッシベーション膜４とチッ
プの基板部分１４の露出端面７との間に、上述の第２の
パッシベーション膜１３を挿入した構造としては、図５
（ｅ）に示すように、光電変換素子チップの表面および
裏面に、チップ化前にあらかじめ熱酸化法や熱ＣＶＤ
法、さらにはプラズマＣＶＤ法などによりシリコン酸化
膜などを形成することによりパッシベーション８、９を
行い、これをチップ化した後に、チップ端面に第２のパ
ッシベーション膜１３を形成し、その上から全面に第１
のパッシベーション膜４を形成した構造や、図４（ｆ）
に示すように、チップ化後に、光電変換素子のチップ全
面に第２のパッシベーション膜１３を形成し、その上か
ら全面に第１のパッシベーション膜４を形成することに
よりこれらの面をパッシベートした構造等がある。FIG. 5 shows a structure in which the second passivation film 13 is inserted between the first passivation film 4 and the exposed end face 7 of the substrate portion 14 of the chip.
As shown in (e), a thermal oxidation method or a thermal CVD method is applied to the front and back surfaces of the photoelectric conversion element chip before chipping.
8 and 9 are formed by forming a silicon oxide film or the like by a plasma CVD method or the like, and after forming these into chips, a second passivation film 13 is formed on the end surface of the chip, and over the entire surface. First
The structure in which the passivation film 4 of FIG.
As shown in (2), after the chip is formed, a second passivation film 13 is formed on the entire surface of the chip of the photoelectric conversion element, and a first passivation film 4 is formed on the entire surface from above to passivate these surfaces. There is.
【００１６】第１のパッシベーション膜４および第２の
パッシベーション膜１３の形成工程においては、チップ
化により、露出端面７に凹凸面や劈開面などが形成さ
れ、そこから基板内部に向かって結晶欠陥が多数形成さ
れており、化学エッチング等をおこなっても完全にこの
結晶欠陥層を除去することは難しい。このため、第１の
パッシベーション膜４および第２のパッシベーション膜
１３の形成は低温で行うことが望ましい。通常の熱酸化
法や熱ＣＶＤ法などでは、耐久性が高く、界面準位密度
の低い膜が得やすいものの、膜形成温度が８００℃〜１
２００℃と高い。これに対し、プラズマＣＶＤでは６０
０℃以下の比較的低い温度で膜を形成することができる
ため、チップ化後にこれらの膜を形成しても露出端面７
での結晶欠陥の増加がほとんどなく、光電変換効率の高
い光電変換素子を形成することができる。In the step of forming the first passivation film 4 and the second passivation film 13, a chip is formed on the exposed end face 7 so that an uneven surface or a cleavage surface is formed, from which crystal defects are formed toward the inside of the substrate. Many are formed, and it is difficult to completely remove the crystal defect layer even by performing chemical etching or the like. Therefore, it is desirable to form the first passivation film 4 and the second passivation film 13 at a low temperature. In a normal thermal oxidation method or a thermal CVD method, a film having high durability and a low interface state density is easily obtained, but the film formation temperature is 800 ° C. to 1 ° C.
High as 200 ° C. On the other hand, in plasma CVD, 60
Since the film can be formed at a relatively low temperature of 0 ° C. or less, even if these films are formed after chipping, the exposed end face 7
Thus, a photoelectric conversion element having high photoelectric conversion efficiency with almost no increase in crystal defects can be formed.
【００１７】図４、図５においては、第１の半導体層２
や第２の半導体層３の形状として代表的な構造について
示したが、例えば図４の構造で裏面に形成された第２の
半導体層３を裏面全面に形成した場合や、図４のような
光電変換素子チップの表面に形成された第１の半導体層
２と図５のような裏面に形成された第１の半導体層２お
よび第２の半導体層３を合わせ持つ構造においても同様
の効果が得られる。In FIGS. 4 and 5, the first semiconductor layer 2
And a typical structure as the shape of the second semiconductor layer 3 has been described, for example, when the second semiconductor layer 3 formed on the back surface in the structure of FIG. 4 is formed on the entire back surface, or as shown in FIG. The same effect can be obtained in a structure having the first semiconductor layer 2 formed on the front surface of the photoelectric conversion element chip and the first semiconductor layer 2 and the second semiconductor layer 3 formed on the back surface as shown in FIG. can get.
【００１８】また、基板１のチップ化工程における分離
方法としては、ダイシング、レーザーカット、劈開など
の機械的加工法のほか化学エッチング等の方法でも同様
の結果が得られることは言うまでもない。As a method of separating the substrate 1 into chips, it is needless to say that similar results can be obtained by a method such as chemical etching as well as a mechanical processing method such as dicing, laser cutting and cleavage.
【００１９】なお、特開平５−３１５６２８号公報に、
表面パッシベーション膜の形成時に、素子端面にもこの
パッシベーション膜が形成された光電変換素子が記載さ
れている。しかし、この光電変換素子は作製工程でチッ
プ化工程を経ていない為、それの端面には拡散層が存在
しており、素子端面のパッシベーション膜と素子端面の
間に拡散層が介在した構造となっている。つまり、特開
平５−３１５６２８号公報に記載された光電変換素子に
は本発明でいう露出端面は存在しない。Incidentally, Japanese Patent Application Laid-Open No. Hei 5-315628 discloses that
A description is given of a photoelectric conversion element in which the passivation film is formed on the end face of the element when the surface passivation film is formed. However, since this photoelectric conversion element has not undergone the chipping step in the manufacturing process, there is a diffusion layer on the end face, and a diffusion layer is interposed between the passivation film on the element end face and the element end face. ing. That is, the photoelectric conversion element described in JP-A-5-315628 does not have the exposed end face referred to in the present invention.
【００２０】実施例１ 図６に本発明の実施例１の光電変換素子の製造工程を示
す。まず同図（ａ）に示す基板１として比抵抗２Ωｃｍ
のｐ型シリコン単結晶基板を用い、通常の半導体製造工
程に用いられる方法でリンを拡散しｎ型の第１の半導体
層２を、また、ボロンを拡散しｐ型の第２の半導体層３
を形成した。次に同図（ｂ）のように分離面１０に沿っ
てダイシングソーで単位素子領域１２を切りチップ化し
た。次に、チップの基板部分１４の露出端面７を含むチ
ップ全表面に接するように、シリコンナイトライド膜か
らなる第１のパッシベーション膜４をプラズマＣＶＤ法
で形成した。成長条件は、真空度０.３トル、ＮＨ3ガス
流量３０sccm、ＳiＨ4ガス流量１０sccm、基板温度３０
０℃、プラズマパワー３０Ｗである。このシリコンナイ
トライド膜の界面電荷密度は４×１０12／ｃｍ2であっ
た。つぎに真空蒸着装置により第１の電極５および第２
の電極６を形成した。Embodiment 1 FIG. 6 shows a manufacturing process of a photoelectric conversion element according to Embodiment 1 of the present invention. First, as a substrate 1 shown in FIG.
Using a p-type silicon single crystal substrate, phosphorus is diffused by the method used in a normal semiconductor manufacturing process to form an n-type first semiconductor layer 2 and boron is diffused to form a p-type second semiconductor layer 3.
Was formed. Next, as shown in FIG. 1B, the unit element region 12 was cut along the separation surface 10 with a dicing saw into chips. Next, a first passivation film 4 made of a silicon nitride film was formed by a plasma CVD method so as to be in contact with the entire surface of the chip including the exposed end face 7 of the substrate portion 14 of the chip. The growth conditions were a vacuum of 0.3 Torr, a NH 3 gas flow rate of 30 sccm, a SiH 4 gas flow rate of 10 sccm, and a substrate temperature of 30 sccm.
0 ° C., plasma power 30 W. The interface charge density of this silicon nitride film was 4 × 10 12 / cm 2 . Next, the first electrode 5 and the second
Was formed.
【００２１】この素子の特性を調べたところ、第１のパ
ッシベーション膜４を形成しなかった場合に比べて、シ
ャント抵抗成分が２×１０5Ωｃｍ2から５×１０8Ωｃ
ｍ2に、また、端子電圧０.２Ｖでの順方向電流が５×１
０-6Ａ／ｃｍ2から２×１０-7Ａ／ｃｍ2に低減され、光
電変換効率が１０％向上した。When the characteristics of this device were examined, the shunt resistance component was 2 × 10 5 Ωcm 2 to 5 × 10 8 Ωc, as compared with the case where the first passivation film 4 was not formed.
m 2 and the forward current at a terminal voltage of 0.2 V is 5 × 1
It was reduced from 0 -6 A / cm 2 to 2 × 10 -7 A / cm 2 , and the photoelectric conversion efficiency was improved by 10%.
【００２２】また、ガス流量比を変化させてシリコンナ
イトライド膜のチッソの組成を増加させることにより、
チッソの組成を１０％増加させると、８×１０12／ｃｍ
2の、２０％増加させると４×１０13／ｃｍ2の高い界面
電荷密度を得ることが出来た。By changing the gas flow ratio to increase the composition of nitrogen in the silicon nitride film,
When the composition of nitrogen is increased by 10%, 8 × 10 12 / cm
2 , a 20% increase could provide a high interfacial charge density of 4 × 10 13 / cm 2 .
【００２３】また、チッソ供給源としてはＮＨ3ガス以
外に単にＮ2を用いても同様の結果が得られた。Similar results were obtained by simply using N 2 in addition to NH 3 gas as a nitrogen supply source.
【００２４】また、第１のパッシベーション膜４として
ＣＶＤシリコン酸化膜を用いた場合も同様の効果を得る
ことができた。この様に、界面に固定電荷を大量に誘起
する膜や基板界面での界面準位密度が低い膜を第１のパ
ッシベーション膜４に用いることにより同様の効果が得
られることは言うまでもない。The same effect can be obtained when a CVD silicon oxide film is used as the first passivation film 4. As described above, it is needless to say that the same effect can be obtained by using a film that induces a large amount of fixed charges at the interface or a film having a low interface state density at the substrate interface as the first passivation film 4.
【００２５】実施例２ 図７に本発明の実施例２の光電変換素子の製造工程を示
す。本実施例では、実施例１と同様の方法で基板１に第
１の半導体層２および第２の半導体層３を形成し、この
基板を１０００℃の酸素雰囲気中で１時間熱処理するこ
とにより、同図（ａ）に示す光電変換素子の表面および
裏面に熱酸化膜による第３のパッシベーション膜８およ
び第４のパッシベーション膜９を形成した構造を作製し
た。その後、実施例１に記載した方法で同図（ｂ）〜
（ｄ）の工程を行った。Embodiment 2 FIG. 7 shows a manufacturing process of a photoelectric conversion element according to Embodiment 2 of the present invention. In this embodiment, the first semiconductor layer 2 and the second semiconductor layer 3 are formed on the substrate 1 in the same manner as in the first embodiment, and this substrate is heat-treated for 1 hour in an oxygen atmosphere at 1000 ° C. A structure in which a third passivation film 8 and a fourth passivation film 9 made of a thermal oxide film were formed on the front and back surfaces of the photoelectric conversion element shown in FIG. After that, the method shown in FIG.
Step (d) was performed.
【００２６】この方法では、基板１の表面および裏面の
パッシベーションは主に第３のパッシベーション膜８お
よび第４のパッシベーション膜９によって行っており、
第１のパッシベーション膜４は主に端面７のパッシベー
ションを行っている。In this method, the passivation of the front surface and the back surface of the substrate 1 is mainly performed by the third passivation film 8 and the fourth passivation film 9.
The first passivation film 4 mainly performs passivation of the end face 7.
【００２７】この構造においてパッシベーション特性が
高く、耐久性に富んだ熱酸化膜を形成するには６００℃
以上での熱処理が要求される。しかし、分離後の光電変
換素子に６００℃以上の熱を加えると端面７に分離時に
発生した欠陥や汚染に起因する結晶欠陥の増大やキャリ
ヤライフタイムの低下をまねく。そこで、第３のパッシ
ベーション膜８および第４のパッシベーション膜９の形
成は６００℃以上の高温で行い、その後６００℃未満の
低温で第１のパッシベーション膜４を形成することが望
ましく、本実施例では基板温度３００℃で第１のパッシ
ベーション膜４を形成した。In order to form a thermal oxide film having a high passivation characteristic and a high durability in this structure, a temperature of 600 ° C.
The above heat treatment is required. However, when heat of 600 ° C. or more is applied to the separated photoelectric conversion element, crystal defects due to defects or contamination generated at the end face 7 at the time of separation or a decrease in carrier lifetime are caused. Therefore, it is desirable to form the third passivation film 8 and the fourth passivation film 9 at a high temperature of 600 ° C. or more, and then to form the first passivation film 4 at a low temperature of less than 600 ° C. The first passivation film 4 was formed at a substrate temperature of 300 ° C.
【００２８】実施例３ 図８に本発明の実施例３の光電変換素子の製造工程を示
す。本実施例では、光電変換素子の裏面にのみ第１の半
導体層２および第２の半導体層３が存在する構造を形成
した。まず同図（ａ）で拡散マスクを介して基板１の裏
面に第１の半導体層２および第２の半導体層３を形成し
た。Embodiment 3 FIG. 8 shows a manufacturing process of a photoelectric conversion element according to Embodiment 3 of the present invention. In this example, a structure in which the first semiconductor layer 2 and the second semiconductor layer 3 exist only on the back surface of the photoelectric conversion element was formed. First, in FIG. 1A, a first semiconductor layer 2 and a second semiconductor layer 3 were formed on the back surface of a substrate 1 via a diffusion mask.
【００２９】本実施例では、パッシベーション膜の構造
が異なる２種類の光電変換素子を作製した。１種類目
は、同図（ｂ１）、（ｃ１）および（ｄ１）の製造工程
で得られる光電変換素子である。２種類目は、同図（ｂ
２）、（ｂ２）、（ｃ２）および（ｄ２）の製造工程で
得られる光電変換素子である。In this embodiment, two types of photoelectric conversion elements having different structures of the passivation film were manufactured. The first type is a photoelectric conversion element obtained by the manufacturing steps of FIGS. (B1), (c1), and (d1). The second type is shown in FIG.
2), (b2), (c2) and (d2) are photoelectric conversion elements obtained in the manufacturing steps.
【００３０】１種類目の光電変換素子は、パッシベーシ
ョン膜の構造が第１のパッシベーション膜のみの１層構
造であり、実施例１と同様の工程で作製した。The first type of photoelectric conversion element was manufactured in the same process as in Example 1, in which the structure of the passivation film was a single-layer structure including only the first passivation film.
【００３１】２種類目の光電変換素子は、パッシベーシ
ョン膜の構造として、第１のパッシベーション膜４の形
成前に第２のパッシベーション膜１３を形成する２層構
造であり、工程（ｂ２’）に示すように、１０ｎｍ厚の
シリコン酸化膜からなる第２のパッシベーション膜１３
をケミカル酸化法を用いてチップの全表面に形成した。
この第２のパッシベーション膜１３とチップの基板部分
１４の露出端面７との界面での界面準位密度は２×１０
12／ｃｍ2であった。The second type of photoelectric conversion element has a two-layer structure in which the second passivation film 13 is formed before the formation of the first passivation film 4 as the structure of the passivation film, as shown in step (b2 '). As described above, the second passivation film 13 made of a 10 nm thick silicon oxide film
Was formed on the entire surface of the chip using a chemical oxidation method.
The interface state density at the interface between the second passivation film 13 and the exposed end face 7 of the substrate portion 14 of the chip is 2 × 10
12 / cm 2 .
【００３２】この値は、１種類目の光電変換素子のよう
に、プラズマＣＶＤ法で形成したシリコンナイトライド
膜を第１のパッシベーション膜として用いる場合におけ
る、第１のパッシベーション膜４とチップの基板部分１
４の露出端面７との界面での界面準位密度の２×１０13
／ｃｍ2より小さい。したがって、２種類目の光電変換
素子では、第１のパッシベーション膜４の固定電荷によ
る少数キャリヤ再結合の低減効果を更に高めることが出
来た。This value corresponds to the first passivation film 4 and the substrate portion of the chip when the silicon nitride film formed by the plasma CVD method is used as the first passivation film as in the first type of photoelectric conversion element. 1
4 of the interface state density at the interface with the exposed end face 7 of 2 × 10 13
/ Cm 2 . Therefore, in the second type of photoelectric conversion element, the effect of reducing minority carrier recombination due to the fixed charge of the first passivation film 4 could be further enhanced.
【００３３】また、第２のパッシベーション膜１３の効
果を十分に発揮するためには、上述の界面準位密度は１
×１０12／ｃｍ2以下であることが望ましい。その一例
として、第２のパッシベーション膜として、プラズマＣ
ＶＤ法によるシリコン酸化膜を用いると、界面準位密度
を２×１０11／ｃｍ2低減にすることができ、本実施例
のケミカル酸化膜の場合に比べて光電変換効率が更に５
％増加した。Further, in order to sufficiently exhibit the effect of the second passivation film 13, the above-mentioned interface state density must be 1%.
It is preferably at most 10 12 / cm 2 . As an example, as a second passivation film, plasma C
When a silicon oxide film formed by the VD method is used, the interface state density can be reduced by 2 × 10 11 / cm 2, and the photoelectric conversion efficiency is further increased by 5 times as compared with the case of the chemical oxide film of this embodiment.
% Increased.
【００３４】実施例１〜３のように、チップ化工程の後
に電極形成を行なう場合には、チップサイズが比較的小
さいとき、電極形成工程が煩雑になるという問題があ
る。このような場合には、図９（ｂ）に示すように、チ
ップ化工程の前に電極形成を行なうと良い。その場合さ
らに、端面パッシベーション膜の形成前に電極を形成す
ることになる為、パッシベーション膜へのコンタクトホ
ール形成などの工程を省略でき工程を簡略化できるとい
う利点もある。但し、その場合は、端面パッシベーショ
ン形成工程の温度を５００℃以下に、望ましくは４００
℃以下に保つ必要がある。これは、５００℃より高い温
度では電極が基板と反応してしまう為である。特に、電
極材料としてＡｌなどの低温で反応しやすい材料を選ん
だ場合には、５００℃より高い温度では短時間で反応し
てしまう。また、処理時間が長くなると反応性の低い金
属であっても５００℃より高い温度では基板と反応して
しまう。さらに、第１、第２の半導体層の拡散深さが
０.５ミクロン以下と浅い場合には、５００℃より低い
温度でもすぐに拡散深さまで電極材料が浸透してしまう
ため、４００℃以下に保持することが好ましい。When the electrodes are formed after the chip forming step as in Examples 1 to 3, when the chip size is relatively small, there is a problem that the electrode forming step becomes complicated. In such a case, as shown in FIG. 9B, it is preferable to form electrodes before the chipping step. In this case, furthermore, since the electrodes are formed before the formation of the end face passivation film, there is also an advantage that steps such as formation of contact holes in the passivation film can be omitted and the steps can be simplified. However, in this case, the temperature of the end face passivation forming step is set to 500 ° C. or less, preferably 400 ° C.
It must be kept below ℃. This is because the electrode reacts with the substrate at a temperature higher than 500 ° C. In particular, when a material which easily reacts at a low temperature, such as Al, is selected as an electrode material, a reaction occurs at a temperature higher than 500 ° C. in a short time. Further, if the processing time is long, even a metal having low reactivity will react with the substrate at a temperature higher than 500 ° C. Further, when the diffusion depth of the first and second semiconductor layers is as shallow as 0.5 μm or less, the electrode material immediately penetrates to the diffusion depth even at a temperature lower than 500 ° C. It is preferable to hold.
【００３５】また、実施例１〜３における第１のパッシ
ベーション膜４の形成には、図１０に示すプラズマＣＶ
Ｄ装置を用いた。第１のパッシベーション膜４の形成時
に光電変換素子チップ１０８の温度を１００〜６００℃
の範囲で変化させたところ、第１のパッシベーション膜
４の組成によってそれぞれパッシベーション特性が最大
になる温度が存在した。この場合、通常はチップ１０８
の下に置かれたヒーター１０７で加熱する。しかし、こ
の方法ではチップ１０８とヒーター１０７の接触が不十
分で真空中では熱伝導が悪く、熱線源１１２等を用い間
接的にチップ１０８を加熱するのが好ましい。また、両
者を組み合わせても良い。熱線源１１２としてはハロゲ
ンランプ等がある。また、レーザーや誘導加熱などでも
同様の間接加熱が可能であることは言うまでもない。In the first to third embodiments, the first passivation film 4 is formed by the plasma CV shown in FIG.
D apparatus was used. When forming the first passivation film 4, the temperature of the photoelectric conversion element chip 108 is set to 100 to 600 ° C.
When the temperature was changed within the range, there was a temperature at which the passivation characteristics became maximum depending on the composition of the first passivation film 4. In this case, usually the chip 108
Is heated by the heater 107 placed under the heater. However, in this method, the contact between the chip 108 and the heater 107 is insufficient, and the heat conduction is poor in a vacuum. Therefore, it is preferable to indirectly heat the chip 108 using the heat ray source 112 or the like. Further, both may be combined. The heat ray source 112 includes a halogen lamp and the like. It goes without saying that the same indirect heating is possible by laser or induction heating.
【００３６】また、チップ１０８の端面１０９に効率良
く第１のパッシベーション膜を形成するために、図１１
に示すように第１の導入管１０４から偏心した回転軸１
１１を中心にチップ１０８を回転しながら第１のパッシ
ベーション膜４を形成することにより、短時間でチップ
端面１０９に所望の厚みの第１のパッシベーション膜を
形成することができる。In order to efficiently form the first passivation film on the end face 109 of the chip 108, FIG.
The rotary shaft 1 eccentric from the first introduction pipe 104 as shown in FIG.
The first passivation film 4 having a desired thickness can be formed on the chip end face 109 in a short time by forming the first passivation film 4 while rotating the chip 108 about the center 11.
【００３７】更に、チップ１０８の表面１１０にも端面
１０９と同程度の厚みの第１のパッシベーション膜を形
成する場合には、図１２に示すように回転軸１１１を導
入管１０４に対し１０度以上から７０度未満の範囲で傾
けてチップ１０８を回転させると良い。また、チップ表
面１１０に堆積する第１のパッシベーション膜の厚みを
端面１０９に堆積する厚みより小さくしたい場合には、
回転軸を７０度以上から９０度の範囲で傾けると良い。Further, when a first passivation film having the same thickness as the end face 109 is also formed on the surface 110 of the chip 108, as shown in FIG. The tip 108 may be rotated at an angle of less than 70 degrees from the tip 108. If the thickness of the first passivation film deposited on the chip surface 110 is to be smaller than the thickness deposited on the end face 109,
It is preferable to incline the rotation axis in a range from 70 degrees or more to 90 degrees.
【００３８】複数個のチップの、主に端面１０９にのみ
同時に第１のパッシベーション膜を堆積する場合には、
図１３に示すように、複数個のチップ１０８を重ねて、
軸１１１を中心に回転させて第１のパッシベーション膜
を堆積すると良い。When simultaneously depositing the first passivation film mainly only on the end face 109 of a plurality of chips,
As shown in FIG. 13, a plurality of chips 108 are stacked,
It is preferable that the first passivation film is deposited by rotating about the axis 111.
【００３９】これらの、光電変換素子チップを回転させ
る方法、なかでも複数個のチップを重ねて回転させる方
法においては、チップ１０８の加熱方法としては熱線源
による間接加熱が有効であった。In these methods of rotating the photoelectric conversion element chips, in particular, the method of rotating a plurality of chips in an overlapping manner, indirect heating by a heat ray source was effective as a method of heating the chips 108.
【００４０】以上の実施例では、光電変換素子単一で光
電変換装置を構成する場合について説明したが、図１４
に示すように、複数個の光電変換素子２０２を用い、こ
れらを互いに電気配線で結線しモジュール筺体２０１に
配置してモジュール化することができる。In the above embodiment, the case where the photoelectric conversion device is constituted by a single photoelectric conversion element has been described.
As shown in (2), a plurality of photoelectric conversion elements 202 can be connected to each other by electric wiring and arranged in a module housing 201 to form a module.
【００４１】[0041]
【発明の効果】本発明によれば、素子面積を増大させる
ことなくリーク電流成分を飛躍的に低減し、光電変換効
率を向上できる。According to the present invention, the leak current component can be drastically reduced without increasing the element area, and the photoelectric conversion efficiency can be improved.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の光電変換装置の一作製工程断面図であ
る。FIG. 1 is a cross-sectional view illustrating one manufacturing step of a photoelectric conversion device of the present invention.
【図２】従来の光電変換装置の作製工程断面図である。FIG. 2 is a cross-sectional view illustrating a manufacturing process of a conventional photoelectric conversion device.
【図３】本発明の光電変換装置の一作製工程断面図であ
る。FIG. 3 is a cross-sectional view illustrating one manufacturing step of the photoelectric conversion device of the present invention.
【図４】本発明の光電変換装置の構造例の断面図であ
る。FIG. 4 is a cross-sectional view of a structural example of the photoelectric conversion device of the present invention.
【図５】本発明の光電変換装置の構造例の断面図であ
る。FIG. 5 is a cross-sectional view of a structural example of the photoelectric conversion device of the present invention.
【図６】本発明の実施例１の光電変換装置の作製工程断
面図である。FIG. 6 is a cross-sectional view illustrating a manufacturing process of the photoelectric conversion device according to the first embodiment of the present invention.
【図７】本発明の実施例２の光電変換装置の作製工程断
面図である。FIG. 7 is a cross-sectional view illustrating a manufacturing process of the photoelectric conversion device according to the second embodiment of the present invention.
【図８】本発明の実施例３の光電変換装置の作製工程断
面図である。FIG. 8 is a cross-sectional view illustrating a manufacturing process of the photoelectric conversion device according to the third embodiment of the present invention.
【図９】本発明の一光電変換装置の一作製工程流れ図で
ある。FIG. 9 is a flowchart of one manufacturing process of one photoelectric conversion device of the present invention.
【図１０】本発明の光電変換装置の作製に用いる製造装
置の構成図である。FIG. 10 is a configuration diagram of a manufacturing apparatus used for manufacturing a photoelectric conversion device of the present invention.
【図１１】本発明の光電変換装置の一製造方法の説明図
である。FIG. 11 is an explanatory diagram of one manufacturing method of the photoelectric conversion device of the present invention.
【図１２】本発明の光電変換装置の一製造方法の説明図
である。FIG. 12 is an explanatory diagram of one manufacturing method of the photoelectric conversion device of the present invention.
【図１３】本発明の光電変換装置の一製造方法の説明図
である。FIG. 13 is an explanatory diagram of one manufacturing method of the photoelectric conversion device of the present invention.
【図１４】本発明の光電変換装置のモジュール化例の構
成図である。FIG. 14 is a configuration diagram of a modularized example of the photoelectric conversion device of the present invention.
１：基板、２：第１の半導体層、３：第２の半導体層、
４：第１のパッシベーション膜、５：第１の電極、６：
第２の電極、７：露出端面、８：第３のパッシベーショ
ン膜、９：第４のパッシベーション膜、１０：分離面、
１１：端部の低抵抗導電層、１２：単位素子領域、１
３：第２のパッシベーション膜、１４：光電変換素子チ
ップの基板部分、１５：チップ化時の切り捨て部、１０
１：真空容器、１０２：キャビティ、１０３：発振器、
１０４：第１の導入管、１０５：第２の導入管、１０
６：排気管、１０７：ヒーター、１０８：光電変換素子
チップ、１０９：チップ端面、１１０：チップ表面、１
１１：回転軸、１１２：熱線源、１１３：傾き角、２０
１：モジュール筺体：、２０２：光電変換素子、２０
３：第１の端子、２０４：第２の端子1: substrate, 2: first semiconductor layer, 3: second semiconductor layer,
4: first passivation film, 5: first electrode, 6:
Second electrode, 7: exposed end face, 8: third passivation film, 9: fourth passivation film, 10: separation surface,
11: low-resistance conductive layer at the end, 12: unit element region, 1
3: second passivation film, 14: substrate portion of photoelectric conversion element chip, 15: truncated portion at chip formation, 10
1: vacuum container, 102: cavity, 103: oscillator,
104: first inlet pipe, 105: second inlet pipe, 10
6: exhaust pipe, 107: heater, 108: photoelectric conversion element chip, 109: chip end face, 110: chip surface, 1
11: rotation axis, 112: heat ray source, 113: tilt angle, 20
1: module housing :, 202: photoelectric conversion element, 20
3: a first terminal, 204: a second terminal
フロントページの続き (72)発明者 筒井 謙 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 大塚 寛之 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内Continuing on the front page (72) Inventor Ken Tsutsui 1-280 Higashi Koikekubo, Kokubunji-shi, Tokyo Inside the Central Research Laboratory, Hitachi, Ltd.
Claims (7)
の光電変換領域が形成されている光電変換素子を有する
光電変換装置において、誘電体からなるパッシベーショ
ン膜が上記一導電型基板の端面に接して形成されている
ことを特徴とする光電変換装置。1. A photoelectric conversion device having a photoelectric conversion element in which a junction-type photoelectric conversion region is formed in a one-conductivity-type crystalline silicon substrate, wherein a passivation film made of a dielectric is provided at an end surface of the one-conductivity-type substrate. A photoelectric conversion device, which is formed in contact with a substrate.
電体はシリコンナイトライドであることを特徴とする請
求項１記載の光電変換装置。2. The photoelectric conversion device according to claim 1, wherein said dielectric constituting said passivation film is silicon nitride.
１×１０12/ｃｍ2以上であることを特徴とする請求項１
記載の光電変換装置。3. The passivation film according to claim 1, wherein said passivation film has a fixed charge density of 1 × 10 12 / cm 2 or more.
The photoelectric conversion device as described in the above.
い側に第１のパッシベーション膜、近い側に上記基板に
接した第２のパッシベーション膜が存在する積層構造を
成しており、上記第２のパッシベーション膜と上記基板
との界面準位密度は、上記第１のパッシベーション膜の
構成材料の膜を上記基板の構成材料に接して形成したと
きに生じる界面準位密度より小さいことを特徴とする請
求項１記載の光電変換装置。4. The second passivation film has a laminated structure in which a first passivation film is present on a side far from the substrate and a second passivation film is in contact with the substrate on a near side. The interface state density between the film and the substrate is smaller than the interface state density generated when a film of the constituent material of the first passivation film is formed in contact with the constituent material of the substrate. 2. The photoelectric conversion device according to 1.
換素子を複数個モジュール化したことを特徴とする光電
変換装置。5. A photoelectric conversion device, wherein a plurality of the photoelectric conversion elements according to claim 1 are modularized.
換素子の接合型の光電変換領域を形成する工程と、少な
くとも１つの上記光電変換素子にチップ化する工程と、
電極を形成する工程を有する光電変換装置の製造方法に
おいて、上記チップ化工程後に、誘電体からなるパッシ
ベーション膜を上記光電変換素子チップの基板部分の露
出端面に接して形成する工程を有することを特徴とする
光電変換装置の製造方法。6. A step of forming a junction type photoelectric conversion region of a photoelectric conversion element in a crystalline silicon substrate of one conductivity type; a step of forming a chip into at least one of the photoelectric conversion elements;
In the method for manufacturing a photoelectric conversion device having a step of forming an electrode, a step of forming a passivation film made of a dielectric in contact with an exposed end face of a substrate portion of the photoelectric conversion element chip after the chipping step is provided. A method for manufacturing a photoelectric conversion device.
前であることを特徴とする請求項６記載の光電変換装置
の製造方法。7. The method according to claim 6, wherein the electrode forming step is performed before the chip forming step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9033565A JPH10229211A (en) | 1997-02-18 | 1997-02-18 | Photoelectric conversion device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9033565A JPH10229211A (en) | 1997-02-18 | 1997-02-18 | Photoelectric conversion device and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10229211A true JPH10229211A (en) | 1998-08-25 |
Family
ID=12390079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9033565A Pending JPH10229211A (en) | 1997-02-18 | 1997-02-18 | Photoelectric conversion device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10229211A (en) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343995A (en) * | 2001-05-11 | 2002-11-29 | Sony Corp | Integrated type thin film element and manufacturing method therefor |
| WO2006025203A1 (en) * | 2004-08-31 | 2006-03-09 | Sharp Kabushiki Kaisha | Solar cell and method for manufacturing the same |
| JP2007103793A (en) * | 2005-10-06 | 2007-04-19 | Sharp Corp | Manufacturing method for photoelectric conversion device |
| WO2008065918A1 (en) | 2006-12-01 | 2008-06-05 | Sharp Kabushiki Kaisha | Solar cell and method for manufacturing the same |
| JP2012033759A (en) * | 2010-07-30 | 2012-02-16 | Sharp Corp | Solar battery, and method of manufacturing the same |
| JP2012038852A (en) * | 2010-08-05 | 2012-02-23 | Shin Etsu Chem Co Ltd | Solar cell and method for manufacturing the same |
| JP2012530361A (en) * | 2009-06-16 | 2012-11-29 | キュー−セルズ エスエー | Semiconductor device and manufacturing method for semiconductor device |
| JP2013009015A (en) * | 2012-10-10 | 2013-01-10 | Sony Corp | Manufacturing method of integrated thin film element |
| JP2013009016A (en) * | 2012-10-10 | 2013-01-10 | Sony Corp | Manufacturing method of integrated thin film element |
| EP2626914A2 (en) | 2012-02-10 | 2013-08-14 | Shin-Etsu Chemical Co., Ltd. | Solar Cell and Method of Manufacturing the Same |
| JP2014075418A (en) * | 2012-10-03 | 2014-04-24 | Ulvac Japan Ltd | Silicon substrate for solar cell and manufacturing method therefor, and solar cell |
| JP2014175661A (en) * | 2013-03-06 | 2014-09-22 | Unrise Global Solar Energy Co Ltd | Photovoltaic element and manufacturing method therefor |
| JP2016197651A (en) * | 2015-04-03 | 2016-11-24 | 株式会社島津製作所 | Thin film and forming method of the same |
| JP2017076826A (en) * | 2009-12-01 | 2017-04-20 | サンパワー コーポレイション | Solar cell |
| WO2017122422A1 (en) * | 2016-01-13 | 2017-07-20 | 三菱電機株式会社 | Solar cell and method for producing solar cell |
| WO2018084159A1 (en) * | 2016-11-02 | 2018-05-11 | 株式会社カネカ | Solar cell, method for manufacturing same, and solar cell module |
| DE102017110207A1 (en) * | 2017-05-11 | 2018-11-15 | Kurt Rolf Merker | DEVICE AND METHOD FOR PRODUCING PHOTOVOLTAIC MINIMIZERS |
| JP2020509596A (en) * | 2018-01-18 | 2020-03-26 | フレックス，リミテッド | Method of manufacturing shingle plate solar module |
-
1997
- 1997-02-18 JP JP9033565A patent/JPH10229211A/en active Pending
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343995A (en) * | 2001-05-11 | 2002-11-29 | Sony Corp | Integrated type thin film element and manufacturing method therefor |
| WO2006025203A1 (en) * | 2004-08-31 | 2006-03-09 | Sharp Kabushiki Kaisha | Solar cell and method for manufacturing the same |
| JP2006073617A (en) * | 2004-08-31 | 2006-03-16 | Sharp Corp | Solar cell and manufacturing method thereof |
| JP2007103793A (en) * | 2005-10-06 | 2007-04-19 | Sharp Corp | Manufacturing method for photoelectric conversion device |
| JP5019397B2 (en) * | 2006-12-01 | 2012-09-05 | シャープ株式会社 | Solar cell and method for manufacturing the same |
| WO2008065918A1 (en) | 2006-12-01 | 2008-06-05 | Sharp Kabushiki Kaisha | Solar cell and method for manufacturing the same |
| JPWO2008065918A1 (en) * | 2006-12-01 | 2010-03-04 | シャープ株式会社 | Solar cell and method for manufacturing the same |
| KR101241617B1 (en) * | 2006-12-01 | 2013-03-08 | 샤프 가부시키가이샤 | Solar cell and method of manufacturing the same |
| JP2012530361A (en) * | 2009-06-16 | 2012-11-29 | キュー−セルズ エスエー | Semiconductor device and manufacturing method for semiconductor device |
| US8933525B2 (en) | 2009-06-16 | 2015-01-13 | Q-Cells Se | Semiconductor apparatus and method of fabrication for a semiconductor apparatus |
| JP2017076826A (en) * | 2009-12-01 | 2017-04-20 | サンパワー コーポレイション | Solar cell |
| JP2012033759A (en) * | 2010-07-30 | 2012-02-16 | Sharp Corp | Solar battery, and method of manufacturing the same |
| JP2012038852A (en) * | 2010-08-05 | 2012-02-23 | Shin Etsu Chem Co Ltd | Solar cell and method for manufacturing the same |
| KR20130092494A (en) | 2012-02-10 | 2013-08-20 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Solar cell and method of manufacturing the same |
| US9871156B2 (en) | 2012-02-10 | 2018-01-16 | Shin-Etsu Chemical Co., Ltd. | Solar cell and method of manufacturing the same |
| EP2626914A2 (en) | 2012-02-10 | 2013-08-14 | Shin-Etsu Chemical Co., Ltd. | Solar Cell and Method of Manufacturing the Same |
| EP3712968A1 (en) | 2012-02-10 | 2020-09-23 | Shin-Etsu Chemical Co., Ltd. | Solar cell manufacturing method |
| JP2014075418A (en) * | 2012-10-03 | 2014-04-24 | Ulvac Japan Ltd | Silicon substrate for solar cell and manufacturing method therefor, and solar cell |
| JP2013009016A (en) * | 2012-10-10 | 2013-01-10 | Sony Corp | Manufacturing method of integrated thin film element |
| JP2013009015A (en) * | 2012-10-10 | 2013-01-10 | Sony Corp | Manufacturing method of integrated thin film element |
| JP2014175661A (en) * | 2013-03-06 | 2014-09-22 | Unrise Global Solar Energy Co Ltd | Photovoltaic element and manufacturing method therefor |
| JP2016197651A (en) * | 2015-04-03 | 2016-11-24 | 株式会社島津製作所 | Thin film and forming method of the same |
| JP6198996B1 (en) * | 2016-01-13 | 2017-09-20 | 三菱電機株式会社 | Solar cell and method for producing solar cell |
| WO2017122422A1 (en) * | 2016-01-13 | 2017-07-20 | 三菱電機株式会社 | Solar cell and method for producing solar cell |
| WO2018084159A1 (en) * | 2016-11-02 | 2018-05-11 | 株式会社カネカ | Solar cell, method for manufacturing same, and solar cell module |
| JPWO2018084159A1 (en) * | 2016-11-02 | 2019-07-04 | 株式会社カネカ | Solar cell, method of manufacturing the same, and solar cell module |
| EP3540785A4 (en) * | 2016-11-02 | 2020-06-10 | Kaneka Corporation | Solar cell, method for manufacturing same, and solar cell module |
| DE102017110207A1 (en) * | 2017-05-11 | 2018-11-15 | Kurt Rolf Merker | DEVICE AND METHOD FOR PRODUCING PHOTOVOLTAIC MINIMIZERS |
| DE102017110207B4 (en) | 2017-05-11 | 2021-12-09 | Kurt Rolf Merker | DEVICE AND METHOD FOR MANUFACTURING PHOTOVOLTAIC MINI CELLS |
| JP2020509596A (en) * | 2018-01-18 | 2020-03-26 | フレックス，リミテッド | Method of manufacturing shingle plate solar module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10229211A (en) | Photoelectric conversion device and its manufacturing method | |
| US6559479B1 (en) | Thin-film solar array system and method for producing the same | |
| KR102221380B1 (en) | Solar cell having an emitter region with wide bandgap semiconductor material | |
| EP2374160B1 (en) | Backside contact solar cell with formed polysilicon doped regions | |
| AU655092B2 (en) | Method for manufacture of a solar cell and solar cell | |
| JP2008243830A (en) | Silicon thin film, integrated solar cell, module, and methods of manufacturing the same | |
| US20090266401A1 (en) | Single-sided contact solar cell with plated- through holes and method for its production | |
| US9252300B2 (en) | Method for backside-contacting a silicon solar cell, silicon solar cell and silicon solar module | |
| JPS60117649A (en) | Photocell array | |
| US20170133545A1 (en) | Passivated contacts for photovoltaic cells | |
| CN111063760B (en) | Preparation process of solar cell | |
| CN115188837A (en) | Back contact solar cell, preparation method and cell module | |
| US11316058B2 (en) | Stacked multi-junction solar cell with a metallization comprising a multilayer system | |
| JPH06310740A (en) | Solar cell and fabrication thereof | |
| TW201318030A (en) | Semiconductor light detection device and method for fabricating the same | |
| JPH0969643A (en) | Solar battery and its manufacturing method | |
| JP3193287B2 (en) | Solar cell | |
| JP2661676B2 (en) | Solar cell | |
| AU2021393000B2 (en) | Back-contact solar cell, and production thereof | |
| JPH0864851A (en) | Photovoltaic element and fabrication thereof | |
| RU2127009C1 (en) | Semiconductor photoconverter manufacturing process | |
| JP2004235272A (en) | Solar cell element and its fabricating process | |
| JP5014263B2 (en) | Photovoltaic device and manufacturing method thereof | |
| RU2815034C1 (en) | Back-contacting solar cell and manufacturing such element | |
| JP2892929B2 (en) | Manufacturing method of integrated photoelectric conversion element |