JPH1022808A

JPH1022808A - 信号伝送回路

Info

Publication number: JPH1022808A
Application number: JP8177644A
Authority: JP
Inventors: Masatoshi Sakamoto; 将俊坂本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-07-08
Filing date: 1996-07-08
Publication date: 1998-01-23

Abstract

(57)【要約】【課題】出力回路の出力信号の極性が変化しても、定
常電流が流れないようにして消費電力の低減を図ること
が可能な技術を提供する。【解決手段】出力回路１と入力回路５とで構成され終
端抵抗を介して電源に終端した信号伝送回路の入力回路
５は、終端抵抗として動作するＭＯＳ抵抗８と、出力回
路１の出力信号及びリファレンス信号を入力し、出力信
号が電源レベルか接地電位レベルかにより、各々ＭＯＳ
終端抵抗を電源側あるいは接地電位側に切り換える切換
信号を出力する差動入力回路６とで構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号伝送回路に関
し、特に、高速で信号伝送を行う入出力回路として用い
られる信号伝送回路に関する。

【０００２】

【従来の技術】ＬＳＩ製造技術の進歩につれて、動作周
波数が１００ＭＨｚを越える高性能のマイクロプロセッ
サ（ＭｉｃｒｏＰｒｏｃｅｓｓｅｒＵｎｉｔ；以
下、単にＭＰＵと称する）が開発されてきている。この
種のＭＰＵは、パソコンなどの各種情報処理装置に用い
られているが、このように高速で動作するＭＰＵを情報
処理装置に組み込む場合には、高速で信号伝送を行うた
めにＭＰＵとメモリとの間に接続するインターフェース
（入出力回路）の高速化も必要になる。

【０００３】このインターフェースは各々ＬＳＩからな
る出力回路と入力回路とで構成され、従来５Ｖの電源電
圧に適合したＴＴＬ（ＴｒａｎｓｉｓｔｏｒＴｒａｎ
ｓｉｓｔｏｒＬｏｇｉｃ）が広く採用されてきている
が、このＴＴＬの動作周波数はほぼ５０ＭＨｚが限界で
ある。この理由としては、５Ｖの電源電圧を使用するこ
とに伴い信号振幅が大きくなることがあげられる。この
ため、より低い電源電圧で動作可能なインターフェース
の出現が望まれている。

【０００４】このような観点から、例えば「電子情報通
信学会誌」、Ｖｏｌ．７６、Ｎｏ．７、１９９３年７
月、Ｐ７２１〜Ｐ７２５には、出力回路（ドライバ）を
オープンドレインのＮＭＯＳ（ＮチャネルＭＯＳトラン
ジスタ）で構成するとともに、入力回路（レシーバ）を
０．８Ｖの参照電位（Ｖｒｅｆ）が印加される差動入力
増幅器で構成したＧＴＬ（ＧｕｎｎｉｎｇＴｒａｎｓ
ｃｅｉｖｅｒＬｏｇｉｃ）からなるインターフェース
が示されている。このインターフェースでは、出力回路
と入力回路との間の入出力端子を５０Ωの終端抵抗を介
して１．２Ｖの電源（ＶＴＴ）に終端させている。これ
によって、１．２Ｖの電源電圧で動作可能になってい
る。

【０００５】あるいは、この文献には、出力回路を２個
のＰＭＯＳと２個のＮＭＯＳとのプッシュプル回路で構
成し、入力回路を１．５Ｖの参照電位が印加される差動
入力増幅器で構成したＣＴＴ（ＣｅｎｔｅｒＴａｐｐ
ｅｄＴｅｒｍｉｎａｔｉｏｎ）からなるインターフェ
ースも示されている。このインターフェースは、入出力
端子を５０Ωの終端抵抗を介して１．５Ｖの電源に終端
させている。このインターフェースは、元々電源電圧
３．３Ｖまたは３．０ＶのＬＳＩで開発され、中間電位
の１．５Ｖで終端する回路である。信号の変化は出力側
で、ＶＴＴ±０．４Ｖが規格となっている。そのため、
最低でも電源電圧は１．９Ｖ以上が必要であり、それ
故、１．９Ｖ以上の電源電圧で動作可能になっている。

【０００６】また、例えば、日経ＢＰ社発行、「日経エ
レクトロニクス」、１９９２．６．８（ｎｏ．５５
６）、Ｐ１３３〜Ｐ１４０には、同様にして、ＧＴＬあ
るいはＣＴＴから構成されたインターフェースが示され
ている。

【０００７】このように、入出力端子を終端抵抗を介し
て低い電源に終端させることにより、信号の反射を防止
して、より低い電源電圧で動作可能なインターフェース
を実現することができる。

【０００８】図５は一例として、出力回路をＮＭＯＳプ
ッシュプル回路で構成するとともに、入力回路を差動入
力増幅器で構成したＧＴＬからなるインターフェース、
いわゆる終端型ＮＭＯＳプッシュプル入出力回路の従来
例を示している。ＮＭＯＳはＰＭＯＳに比較して駆動能
力に優れているので好んで用いられている。

【０００９】出力回路１は、一対のＮＭＯＳトランジス
タ（以下、単にＮＭＯＳと称する）２、３でプッシュプ
ル回路が構成され、一方側のＮＭＯＳ２には１．２Ｖの
電源（ＶＴＴ）が接続されるとともに、他方側（接地電
位ＶＳＳ側）のＮＭＯＳ３のゲートにはインバータ４が
接続されている。入力回路５は、０．８Ｖの参照電位
（Ｖｒｅｆ）が印加されるとともに、出力回路１からの
出力信号が入力される差動入力回路６で構成されてい
る。入出力端子は５０Ωの終端抵抗７を介して電源（Ｖ
ＴＴ）に終端されている。

【００１０】

【発明が解決しようとする課題】従来のように入出力端
子を終端抵抗を介して電源に終端させるタイプのインタ
ーフェースでは、出力回路の出力信号が逆の極性に変化
したときには、電源側から終端抵抗を介して出力回路の
接地電位側に向かって定常電流が流れるようになるの
で、消費電力が増加するという問題がある。

【００１１】すなわち、図５において、出力回路１の出
力信号が電源レベル〔Ｈ（ハイ）レベル〕から接地電位
レベル〔Ｌ（ロー）レベル〕に変化したとき、電源（Ｖ
ＴＴ）側から終端抵抗７を介して出力回路１の接地電位
（ＶＳＳ）側に向かって、矢印で示すように定常電流が
流れるようになる。このため、消費電力が増加するよう
になる。

【００１２】本発明の目的は、出力回路の出力信号の極
性が変化しても、定常電流が流れないようにして消費電
力の低減を図ることが可能な技術を提供することにあ
る。

【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。

【００１４】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。

【００１５】（１）本発明の信号伝送回路は、出力回路
と入力回路とで構成され終端抵抗を介して電源に終端し
た信号伝送回路であって、前記入力回路は、前記終端抵
抗として動作するＭＯＳ抵抗と、このＭＯＳ抵抗を電源
側あるいは接地電位側に切り換える差動入力回路とを含
んでいる。

【００１６】（２）本発明の信号伝送回路は、出力回路
と入力回路とで構成され終端抵抗を介して電源に終端し
た信号伝送回路であって、前記入力回路は、前記終端抵
抗として動作するＭＯＳ抵抗と、前記出力回路の出力信
号及びリファレンス信号を入力し、前記出力信号が電源
レベルか接地電位レベルかにより、各々前記ＭＯＳ抵抗
を電源側あるいは接地電位側に切り換える切換信号を出
力する差動入力回路とを含んでいる。

【００１７】上述した（１）の手段によれば、本発明の
信号伝送回路は、出力回路と入力回路とで構成され終端
抵抗を介して電源に終端した信号伝送回路の入力回路
は、前記終端抵抗として動作するＭＯＳ終端抵抗と、こ
のＭＯＳ終端抵抗を電源側あるいは接地電位側に切り換
える差動入力回路とを含んでいる。これにより、出力回
路の出力信号が電源レベルから接地電位レベルに変化し
たとき、出力回路の出力信号のレベルと入力回路の入力
信号のレベルとは同じレベルになる。従って、出力回路
の出力信号の極性が変化しても、定常電流が流れないよ
うにして消費電力の低減を図ることが可能となる。

【００１８】上述した（２）の手段によれば、本発明の
信号伝送回路は、出力回路と入力回路とで構成され終端
抵抗を介して電源に終端した信号伝送回路の入力回路
は、前記終端抵抗として動作するＭＯＳ抵抗と、前記出
力回路の出力信号及びリファレンス信号を入力し、前記
出力信号が電源レベルか接地電位レベルかにより、各々
前記ＭＯＳ終端抵抗を電源側あるいは接地電位側に切り
換える切換信号を出力する差動入力回路とを含んでい
る。これにより、出力回路の出力信号が電源レベルから
接地電位レベルに変化したとき、出力回路の出力信号の
レベルと入力回路の入力信号のレベルとは同じレベルに
なる。従って、出力回路の出力信号の極性が変化して
も、定常電流が流れないようにして消費電力の低減を図
ることが可能となる。

【００１９】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。

【００２０】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００２１】

【発明の実施の形態】図１は本発明の実施形態による信
号伝送回路を示す回路図である。

【００２２】ＭＰＵとメモリとの間に接続されてインタ
ーフェース（入出力回路）として動作する信号伝送回路
の出力回路１は、一対のＮＭＯＳ２、３でプッシュプル
回路が構成され、一方側のＮＭＯＳ２には１．２Ｖの電
源（ＶＴＴ）が接続されるとともに、他方側（接地電位
ＶＳＳ側）のＮＭＯＳ３のゲートにはインバータ４が接
続されている。この出力回路１は、ＧＴＬの規格によ
り、電源レベル（１．２Ｖ；以下、Ｈレベルと称する）
か接地電位レベル（約０．４Ｖ；以下、Ｌレベルと称す
る）かの、いずれか一方のレベルの信号を出力し、この
出力信号の振幅は約０．８Ｖ（１．２Ｖ〜０．４Ｖ）と
なる。このような規格を満たすべく、ＮＭＯＳ３のオン
抵抗は２５Ω以下に設計されている。

【００２３】入力回路５は、終端抵抗として動作するＭ
ＯＳ抵抗８と、このＭＯＳ抵抗８を電源側あるいは接地
電位側に切り換える差動入力回路６と、ディレイ回路１
２で構成されている。ここで、ＭＯＳ抵抗８は、１．２
Ｖの電源（ＶＴＴ）が接続されるＮＭＯＳ９とゲートに
インバータ１１が接続されたＮＭＯＳ１０とからなるＮ
ＭＯＳプッシュプル回路から構成されている。また、差
動入力回路６は、出力回路１の出力信号を入力するとと
もに、出力回路１の出力信号のＨレベル（１．２Ｖ）よ
り低い第１のレベル（０．８Ｖ）からなる第１のリファ
レンス信号（Ｖｒｅｆ１）、及び第１のレベル（０．８
Ｖ）より低い第２のレベル（０．４Ｖ）からなる第２の
リファレンス信号（Ｖｒｅｆ２）の２種類のリファレン
ス信号を入力するようになっている。さらに、ディレイ
回路１２は差動入力回路６の出力信号により、第１及び
第２のリファレンス信号の切り換えを行うとき、タイミ
ング調整を行うようになっている。

【００２４】第１のリファレンス信号（Ｖｒｅｆ１）の
第１のレベル（０．８Ｖ）は、出力回路１の出力信号を
Ｈレベル（１．２Ｖ）かＬレベル（０．４Ｖ）かに識別
するしきい値に設定されている。従って、このしきい値
は１．２Ｖと０．４Ｖとの中間値である０．８Ｖに選ば
れており、出力信号が０．８Ｖ以上のときはＨレベル
に、また出力信号が０．８Ｖ以下のときはＬレベルに識
別される。

【００２５】第２のリファレンス信号（Ｖｒｅｆ２）の
第２のレベル（０．４Ｖ）は、出力回路１の出力信号が
接地電位（０Ｖ）に低下して、これから立ち上がったと
きにＨレベルかＬレベルかを識別するしきい値に設定さ
れている。従って、このしきい値は０．８Ｖの振幅の中
間値である０．４Ｖに選ばれており、出力信号が０．４
Ｖ以上のときはＨレベルに、また出力信号が０．４Ｖ以
下のときはＬレベルに識別される。

【００２６】このように異なるレベルをとる２種類のリ
ファレンス信号Ｖｒｅｆ１、Ｖｒｅｆ２を設定すること
により、出力信号が変化したときにＨレベルかＬレベル
かの識別が時間遅れを生ずることなく行われるようにな
っている。すなわち、出力信号がＨレベルからＬレベル
に変化するフォール（Ｆａｌｌ）方向においては、第１
のリファレンス信号Ｖｒｅｆ１によりＨレベルかＬレベ
ルかの識別が行われ、出力信号がＬレベルからＨレベル
に変化するライズ（Ｒｉｓｅ）方向においては、第２の
リファレンス信号Ｖｒｅｆ２によりＨレベルかＬレベル
かの識別が行われるように図られている。この結果とし
て、信号伝達の高速化に寄与することができる。

【００２７】差動入力回路６は、入力回路５に入力され
る出力回路１の出力信号がＨレベルかＬレベルかによ
り、第１あるいは第２のリファレンス信号と比較した後
に、ＭＯＳ抵抗８へこれを電源側あるいは接地電位側に
切り換える切換信号を出力する。例えば、その出力信号
がＨレベルの場合は、差動入力回路６は第１のリファレ
ンス信号Ｖｒｅｆ１との比較後に、Ｈレベル信号をＭＯ
Ｓ抵抗８に出力して、ＮＭＯＳ９をオンさせることによ
りＭＯＳ抵抗８を電源側に切り換える。一方、その出力
信号がＬレベルの場合は、差動入力回路６は第１のリフ
ァレンス信号Ｖｒｅｆ１との比較後に、Ｌレベル信号を
ＭＯＳ抵抗８に出力して、ＮＭＯＳ１０をオンさせるこ
とによりＭＯＳ抵抗８を接地電位側に切り換える。第１
及び第２のリファレンス信号Ｖｒｅｆ１、Ｖｒｅｆ２の
切り換えは、差動入力回路６の出力信号によって行われ
る。

【００２８】次に、本発明の実施形態による信号伝送回
路の動作を説明する。

【００２９】（１）出力回路の出力信号がＨレベルの場
合図２に示すように、出力回路１を構成するＮＭＯＳプッ
シュプル回路にＨレベル信号が入力されると、ＮＭＯＳ
２はオンし、ＮＭＯＳ３はオフする。これにより、出力
回路１は図４のタイミングｔ１に示したようなＨレベル
の信号を出力する。この出力信号はそのまま入力回路５
に入力される。これにより、差動入力回路６はこの出力
信号を第１のリファレンス信号Ｖｒｅｆ１と比較した後
に、Ｈレベル信号を切換信号としてＭＯＳ抵抗８に出力
する。

【００３０】この結果、ＭＯＳ抵抗８を構成しているＮ
ＭＯＳプッシュプル回路のＮＭＯＳ９はオンし、ＮＭＯ
Ｓ１０はオフするので、ＭＯＳ抵抗８は電源側に切り換
えられる。従って、出力回路１の出力信号のレベルと入
力回路５の入力信号のレベルとは同じＨレベルになるの
で、定常電流は流れない。

【００３１】（２）出力回路の出力信号がＬレベルに変
化した場合図３に示すように、出力回路１を構成するＮＭＯＳプッ
シュプル回路に入力される信号がＨレベルからＬレベル
に変化すると、ＮＭＯＳ２はオフし、ＮＭＯＳ３はオン
する。これにより、出力回路１の出力信号はフォール方
向に変化して、図４のタイミングｔ２以降レベルが低下
する信号が出力される。この出力信号はそのまま入力回
路５に入力される。その出力信号は図４のタイミングｔ
３以降Ｌレベルに変化して、タイミングｔ４で０．４Ｖ
まで低下する。これにより、差動入力回路６はこの出力
信号を第１のリファレンス信号Ｖｒｅｆ１と比較した後
に、Ｌレベル信号を切換信号としてＭＯＳ抵抗８に出力
する。

【００３２】この結果、ＭＯＳ抵抗８を構成しているＮ
ＭＯＳプッシュプル回路のＮＭＯＳ９はオフし、ＮＭＯ
Ｓ１０はオンするので、ＭＯＳ抵抗８は接地電位ＶＳＳ
（０Ｖ）側に切り換えられる。従って、出力回路１の出
力信号のレベルと入力回路５の入力信号のレベルとは同
じＬレベルになるので、定常電流は流れない。

【００３３】このとき、ＮＭＯＳ１０が接地電位に低下
することにより、出力信号のレベルは図４のタイミング
ｔ５で０Ｖに低下する。この出力信号はそのまま入力回
路５に入力される。そして、次に出力信号はライズ方向
に変化する。

【００３４】タイミングｔ６で立ち上がった出力信号
は、タイミングｔ７で０．４Ｖに達する。これにより、
差動入力回路６はこの出力信号を第２のリファレンス信
号Ｖｒｅｆ２と比較した後に、Ｈレベル信号を切換信号
としてＭＯＳ抵抗８に出力する。

【００３５】この結果、ＭＯＳ抵抗８を構成しているＮ
ＭＯＳプッシュプル回路のＮＭＯＳ９はオンし、ＮＭＯ
Ｓ１０はオフするので、ＭＯＳ抵抗８は電源側に切り換
えられる。従って、出力回路１の出力信号のレベルと入
力回路５の入力信号のレベルとは同じＨレベルになるの
で、定常電流は流れない。

【００３６】出力信号のレベルがさらに向上して、タイ
ミングｔ８で０．８Ｖに達した後、タイミングｔ９で
１．２Ｖの電源レベルに達するが、出力回路１の出力信
号のレベルと入力回路５の入力信号のレベルとは同じＨ
レベルに保たれたままなので、定常電流は流れない。

【００３７】このような一連の動作において、ディレイ
回路１２は、出力信号のレベルがＨからＬに変化後は、
ｔ５のタイミングでＶｒｅｆ１からＶｒｅｆ２への切り
換えを行い、出力信号のレベルがＬからＨに変化後は、
ｔ９のタイミングでＶｒｅｆ２からＶｒｅｆ１への切り
換えを行うようなタイミング動作をする。

【００３８】このように、入力回路５の差動入力回路６
に異なるレベルをとる２種類のリファレンス信号Ｖｒｅ
ｆ１、Ｖｒｅｆ２を設定して、出力信号がＨレベルから
Ｌレベルに変化するフォール方向においては第１のリフ
ァレンス信号Ｖｒｅｆ１によりＨレベルかＬレベルかの
識別を行い、出力信号がＬレベルからＨレベルに変化す
るライズ方向においては、第２のリファレンス信号Ｖｒ
ｅｆ２によりＨレベルかＬレベルかの識別を行うことに
より、出力信号が変化したときにＨレベルかＬレベルか
の識別を時間遅れを生ずることなく行うことができるの
で、信号伝達の高速化を図ることができるようになる。

【００３９】以上のような実施形態による信号伝送回路
によれば次のような効果が得られる。

【００４０】（１）出力回路１と入力回路５とで構成さ
れ終端抵抗を介して電源に終端した信号伝送回路の入力
回路５は、終端抵抗として動作するＭＯＳ抵抗８と、出
力回路１の出力信号及びリファレンス信号を入力し、出
力信号が電源レベルか接地電位レベルかにより、各々Ｍ
ＯＳ終端抵抗を電源側あるいは接地電位側に切り換える
切換信号を出力する差動入力回路とで構成するようにし
たので、出力回路の出力信号が電源レベルから接地電位
レベルに変化したとき、出力回路１の出力信号のレベル
と入力回路５の入力信号のレベルとは同じレベルになる
ため、出力回路の出力信号の極性が変化しても、定常電
流が流れないようにして消費電力の低減を図ることが可
能となる。

【００４１】（２）入力回路５の差動入力回路６に出力
回路１の出力信号のＨレベルより低い第１のレベルから
なる第１のリファレンス信号Ｖｒｅｆ１、及び第１のレ
ベルより低い第２のレベルからなる第２のリファレンス
信号Ｖｒｅｆ２の２種類のリファレンス信号を入力する
ようにしたので、出力信号が変化したときにＨレベルか
Ｌレベルかの識別を時間遅れを生ずることなく行うこと
ができるので、信号伝達の高速化を図ることができるよ
うになる。

【００４２】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。

【００４３】例えば、前記実施形態では入力回路を構成
する差動入力回路のリファレンス信号は異なるレベルを
とる２種類のリファレンス信号を入力する例で説明した
が、信号伝送時間がそれほど問題にならなければ１種類
のリファレンス信号を入力するようにしても良い。

【００４４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＭＰＵ
とメモリとの間に接続されるインターフェースに適用し
た場合について説明したが、本発明は、少なくとも低消
費電力で信号伝送を高速で行うことを条件とするものに
は適用できる。

【００４５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【００４６】出力回路と入力回路とで構成され終端抵抗
を介して電源に終端した信号伝送回路の入力回路は、終
端抵抗として動作するＭＯＳ抵抗と、出力回路の出力信
号及びリファレンス信号を入力し、出力信号が電源レベ
ルか接地電位レベルかにより、各々ＭＯＳ終端抵抗を電
源側あるいは接地電位側に切り換える切換信号を出力す
る差動入力回路とで構成したので、出力回路の出力信号
が電源レベルから接地電位レベルに変化したとき、出力
回路の出力信号のレベルと入力回路の入力信号のレベル
とは同じレベルになるため、出力回路の出力信号の極性
が変化しても、定常電流が流れないようにして消費電力
の低減を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施形態による信号伝送回路を示す回
路図である。

【図２】本発明の実施形態による信号伝送回路の動作の
一例を説明する回路図である。

【図３】本発明の実施形態による信号伝送回路の動作の
他の例を説明する回路図である。

【図４】本発明の実施形態による信号伝送回路の動作を
説明する信号波形のタイミングチャートである。

【図５】従来例による信号伝送回路を示す回路図であ
る。

【符号の説明】

１…出力回路、２、３…ＮＭＯＳトランジスタ、４、１
１…インバータ、５…入力回路、６…差動入力回路、７
…終端抵抗、８…ＭＯＳ抵抗、９、１０…ＮＭＯＳトラ
ンジスタ、１２…ディレイ回路。

Claims

【特許請求の範囲】

【請求項１】出力回路と入力回路とで構成され終端抵
抗を介して電源に終端した信号伝送回路であって、前記
入力回路は、前記終端抵抗として動作するＭＯＳ抵抗
と、このＭＯＳ抵抗を電源側あるいは接地電位側に切り
換える差動入力回路とを含むことを特徴とする信号伝送
回路。
【請求項２】出力回路と入力回路とで構成され終端抵
抗を介して電源に終端した信号伝送回路であって、前記
入力回路は、前記終端抵抗として動作するＭＯＳ抵抗
と、前記出力回路の出力信号及びリファレンス信号を入
力し、前記出力信号が電源レベルか接地電位レベルかに
より、各々前記ＭＯＳ抵抗を電源側あるいは接地電位側
に切り換える切換信号を出力する差動入力回路とを含む
ことを特徴とする信号伝送回路。
【請求項３】前記差動入力回路は、前記出力回路の出
力信号の電源レベルより低い第１のレベルからなる第１
のリファレンス信号、及び第１のレベルより低い第２の
レベルからなる第２のリファレンス信号の２種類のリフ
ァレンス信号を入力することを特徴とする請求項２に記
載の信号伝送回路。
【請求項４】前記第１のレベル及び第２のレベルは、
前記出力回路の出力信号を電源レベルか接地電位レベル
かに識別するしきい値に設定されることを特徴とする請
求項３に記載の信号伝送回路。
【請求項５】前記出力回路は、ＮＭＯＳプッシュプル
回路から構成されることを特徴とする請求項１乃至４の
いずれか１項に記載の信号伝送回路。
【請求項６】前記ＭＯＳ抵抗は、ＮＭＯＳプッシュプ
ル回路から構成されることを特徴とする請求項１乃至５
のいずれか１項に記載の信号伝送回路。