JPH10215270A - 車両用通信装置 - Google Patents
車両用通信装置Info
- Publication number
- JPH10215270A JPH10215270A JP9017162A JP1716297A JPH10215270A JP H10215270 A JPH10215270 A JP H10215270A JP 9017162 A JP9017162 A JP 9017162A JP 1716297 A JP1716297 A JP 1716297A JP H10215270 A JPH10215270 A JP H10215270A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- resistor
- transistor
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/62—Two-way amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0274—Arrangements for ensuring balanced coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
- Preparation Of Compounds By Using Micro-Organisms (AREA)
Abstract
通信装置を提供する。 【解決手段】 信号線5の分布容量に蓄えられた電荷を
プルアップ抵抗RLをバイパスして放電させ、または、
信号線5の分布容量に電荷をプルアップ抵抗RLをバイ
パスして充電させる充放電手段23,24を設け、充放
電手段23,24は、トランジスタQ1,Q3がオンか
らオフに切り替った時から信号の1ビット長の時間より
短い所定期間だけ放電または充電させるものであり、前
記所定期間は、信号線5を介して接続されたノードにお
いて信号線5から受信信号を得る受信手段25がオンか
らオフもしくはオフからオンに切り替る切替時間よりも
長く構成された車両用通信装置1。
Description
車等の車両に使用される車両用通信装置に係り、パルス
信号波形の歪みが小さく高速通信に適した車両用通信装
置に関する。
送受信ユニット(ノード)同士を単一の信号線で接続
し、構成を簡略化して、軽量化及びコストの低減を図る
と共に、通信効率を向上させることができる多重通信シ
ステムが開示されている。
通信装置10の回路図を例示する。信号線としては平衡
ケーブル5を用い、ツイストペア(twisted pair)線と
している。ノード16はノード12と同じ構成である。
ノード12は、送信回路121と、受信回路125と、
マイクロコンピュータ3と、を備えている。マイクロコ
ンピュータ3は、出力端3aを介して送信信号を送出
し、この送信信号はトランジスタQ1,Q3の両方を制
御する制御信号を兼ねている。
3の入力端3bに受信信号を出力するコンパレータCP
と、抵抗R1,R3とを備えている。コンパレータCP
の非反転入力端子(+端子)は抵抗R1を介して端子1
2aに接続され、反転入力端子(−端子)は抵抗R3を
介して端子12bに接続されている。
3と、マイクロコンピュータ3が出力端3aを介して送
出した信号を反転してトランジスタQ1の制御信号を生
成するインバータN1と、この制御信号を反転してトラ
ンジスタQ3の制御信号を生成するインバータN3と、
ダイオードD1〜D4と、プルアップ抵抗RL,RLと
を備えている。
プ抵抗RLを介して電源電圧Vddが印加されており、
トランジスタQ3のコレクタはプルアップ抵抗RLを介
して接地されている。
子12aを介して平衡ケーブル5の一方のケーブル5a
(の芯線)が接続されており、トランジスタQ3のコレ
クタには端子12bを介して平衡ケーブル5の他方のケ
ーブル5b(の芯線)が接続されている。
タ3がH(High)レベル信号を送出して出力端3a
をHレベルとすると、トランジスタQ1,Q3はともに
オフとなる。
に接続されたケーブル5aと、このケーブル5aに接続
されたノード16の端子16aの電位は、電源電圧Vd
dになりHレベルとなる。ノード12の端子12bと、
これに接続されたケーブル5bと、このケーブル5bに
接続されたノード16の端子16bの電位は、接地電位
0[volt]になりLレベルとなる。
ノード16から平衡ケーブル5を介して信号が送られて
くると、ノード12の受信回路125内のコンパレータ
CPは、平衡ケーブル5からの信号を差動増幅して受信
信号(Hレベル信号)を得て、Hレベル信号をマイクロ
コンピュータ3に出力する。
w)レベル信号を送出して出力端3aをLレベルとする
と、トランジスタQ1,Q3はともにオンとなる。
に接続されたケーブル5aと、このケーブル5aに接続
されたノード16の端子16aの電位は、接地電位0
[volt]になってLレベルとなる。ノード12の端子1
2bと、これに接続されたケーブル5bと、このケーブ
ル5bに接続されたノード16の端子16bの電位は、
電源電圧VddになってHレベルとなる。
ノード16から平衡ケーブル5を介して信号が送られて
くると、ノード12の受信回路125内のコンパレータ
CPは、平衡ケーブル5からの信号を差動増幅して受信
信号(Lレベル信号)を得て、Lレベル信号をマイクロ
コンピュータ3に出力する。
換えた場合に、プルアップ抵抗RLと信号線の分布容量
などでパルス信号の立上り時間および立下り時間が決定
されるので、信号線が長いときはパルス信号波形が歪ん
でしまう。
1号公報には、トランジスタに接続されたプルアップ抵
抗および信号線を備え、前記トランジスタを制御するこ
とにより信号線を介して各ノード間通信を行う車両用通
信装置であって、信号線の分布容量に蓄えられた電荷を
プルアップ抵抗をバイパスして放電させ、または、信号
線の分布容量に電荷をプルアップ抵抗をバイパスして充
電させる充放電手段を設け、充放電手段は、前記トラン
ジスタがオンからオフに切り替った時から信号の1ビッ
ト長の時間より短い所定期間だけ放電または充電させる
ことが開示されている。
容量に蓄えられた電荷をプルアップ抵抗を介して放電し
たり信号線の分布容量に電荷をプルアップ抵抗を介して
充電したりする場合に比べて、信号の立上り(または立
下り)を速くすることができると共にパルス信号波形の
歪みを小さくすることができる。また、トランジスタが
オンからオフに切り替った時から少なくとも信号の1ビ
ット長の時間はトランジスタはオフ状態なので、このト
ランジスタのオフ状態中にプルアップ抵抗をバイパスし
て放電または充電させることができると共に、充放電時
の充放電手段の抵抗値が低い場合でもトランジスタはオ
フ状態なのでトランジスタのコレクタ・エミッタ間に大
電流が流れることを防止することができ、トランジスタ
の破損を防止することができる。
ン/オフに切り替る切替時間内に、充放電手段による充
電または放電が終了して雑音が信号線に入ってきた場合
は、この雑音により信号線上の信号のレベル値が瞬間的
に逆転(反転)したり、元のレベル値に戻ったりするこ
とがあるため、この影響で受信手段のオン/オフの切替
りが遅くなるおそれがある。
するためになされたものであって、その目的は、トラン
ジスタのコレクタに接続されたプルアップ抵抗および信
号線とを備え、前記トランジスタを制御することにより
信号線を介して各ノード間通信を行う車両用通信装置に
おいて、パルス信号波形の歪みが小さく高速通信に適し
た車両用通信装置を提供することにある。
分布容量に蓄えられた電荷をプルアップ抵抗をバイパス
して放電させ、または、信号線の分布容量に電荷をプル
アップ抵抗をバイパスして充電させる充放電手段を設
け、充放電手段は、前記トランジスタがオンからオフに
切り替った時から信号の1ビット長の時間より短い所定
期間だけ放電または充電させるものであり、前記所定期
間は、信号線を介して接続されたノードにおいて信号線
から受信信号を得る受信手段がオンからオフもしくはオ
フからオンに切り替る切替時間よりも長いことを特徴と
する。
は放電することで、受信手段をオン/オフのうち受信信
号に対応するいずれか一方に高速で強制的に切り換える
ことができ、受信手段のオン/オフの切替りが遅くなる
ことを防止することができ、この点で誤受信を防止する
ことができる。
態に基づいて説明する。図1は本発明の車両用通信装置
の回路図である。
イストペア(twisted pair)線としている。ノード6は
ノード2と同じ構成であり、端子6a,6bは端子2
a,2bと対応しており、平衡ケーブル5を介して接続
されている。車両用通信装置1は平衡ケーブル5を介し
てノード間通信を行う。マイクロコンピュータ3は、出
力端3aを介して送信信号を送出し、この送信信号はト
ランジスタQ1,Q3の両方を制御する制御信号を兼ね
ている。
ス発生回路22と、充放電手段23,24と、受信回路
25と、マイクロコンピュータ3とを備えている。
と、マイクロコンピュータ3が出力端3aを介して送出
した信号を反転してトランジスタQ1の制御信号を生成
するインバータN1と、この制御信号を反転してトラン
ジスタQ3の制御信号を生成するインバータN3と、ダ
イオードD1〜D4と、プルアップ抵抗RL,RLとを
備えている。
プ抵抗RLを介して電源電圧Vddが印加されており、
トランジスタQ3のコレクタはプルアップ抵抗RLを介
して接地されている。
子2aを介して平衡ケーブル5の一方のケーブル5a
(の芯線)が接続されており、トランジスタQ3のコレ
クタには端子2bを介して平衡ケーブル5の他方のケー
ブル5b(の芯線)が接続されている。
3がH(High)レベル信号を送出して出力端3aを
Hレベルとすると、トランジスタQ1,Q3はともにオ
フとなる。
続されたケーブル5aと、このケーブル5aに接続され
たノード6の端子6aの電位は、電源電圧Vddになり
Hレベルとなる。ノード2の端子2bと、これに接続さ
れたケーブル5bと、このケーブル5bに接続されたノ
ード6の端子6bの電位は、接地電位0[volt]になり
Lレベルとなる。
ード6から平衡ケーブル5を介して信号が送られてくる
と、ノード2の受信回路25内のコンパレータCPは、
平衡ケーブル5からの信号を差動増幅して受信信号(H
レベル信号)を得て、Hレベル信号をマイクロコンピュ
ータ3に出力する。
w)レベル信号を送出して出力端3aをLレベルとする
と、トランジスタQ1,Q3はともにオンとなる。
続されたケーブル5aと、このケーブル5aに接続され
たノード6の端子6aの電位は、接地電位0[volt]に
なってLレベルとなる。ノード2の端子2bと、これに
接続されたケーブル5bと、このケーブル5bに接続さ
れたノード6の端子6bの電位は、電源電圧Vddにな
ってHレベルとなる。
ード6から平衡ケーブル5を介して信号が送られてくる
と、ノード2の受信回路25内のコンパレータCPは、
平衡ケーブル5からの信号を差動増幅して受信信号(L
レベル信号)を得て、Lレベル信号をマイクロコンピュ
ータ3に出力する。
の入力端3bに受信信号を出力するコンパレータCP
と、抵抗R0〜R5と、コンデンサとを備えている。
子)と非反転入力端子(+端子)とは、雑音を除去する
コンデンサを介して接続されている。
子)とケーブル5aとを端子2aおよび抵抗R1を介し
て接続し、反転入力端子(−端子)とケーブル5bとを
端子2bおよび抵抗R3を介して接続し、抵抗R1と抵
抗R3の抵抗値を同一としている。
子)と電源電圧Vddの供給端子とを前記抵抗R1の2
倍の抵抗値の抵抗R5を介して接続すると共に前記抵抗
R1の2倍の抵抗値の抵抗R4を介して接地している。
子)と出力端子とを前記抵抗R1と同一の抵抗値の抵抗
R2を介して接続し、コンパレータCPの出力端子と電
源電圧Vddの供給端子とを接続している。コンパレー
タCPの出力端子と電源電圧Vddの供給端子とを前記
抵抗R1よりかなり小さい抵抗値のオープンコレクタ用
抵抗R0を介して接続している。
1、R5=2×R1 となる。具体例としては、 R0=1kΩ、R1=R2=R3=24kΩ、R4=R
5=47kΩ とする。
ル5にVddを超える雑音が入っても、雑音をVddで
クリップすることができ、端子2a,2bの電位が変動
しても最大でVddに抑えることができる。ダイオード
D1,D4により、平衡ケーブル5に接地電位0[vol
t]以下の雑音が入っても、雑音を0[volt]でクリッ
プすることができ、端子2a,2bの電位が変動しても
最小で0[volt]に抑えることができる。
力端子電圧の変動を示す説明図である。図2[A]は、
コンパレータCPがHレベル信号を受信して得ている場
合であり、図2[B]は、コンパレータCPがLレベル
信号を受信して得ている場合である。
て得ており、非反転入力端子(+端子)がVddで反転
入力端子(−端子)が(1/4)Vddの場合に、平衡
ケーブル5に雑音が入って瞬間的に端子2a,2bがV
ddになったとき、このVddを抵抗R3と抵抗R4,
R5(R4//R5)で1/2に分圧することができ、
反転入力端子(−端子)の入力電圧の上昇を(3/4)
Vddに抑えることができる。非反転入力端子(+端
子)の入力電圧はVddのままとすることができる。
子2a,2bが接地電位0[volt]になったときは、抵
抗R1と抵抗R2で分圧して、非反転入力端子(+端
子)の入力電圧の下降を(1/2)Vddに抑えること
ができる。反転入力端子(−端子)の入力電圧は、Vd
dを抵抗R5と抵抗R4,R3(R4//R3)で分圧
して、(1/4)Vddのままとすることができる。
て得ており、非反転入力端子(+端子)が0[volt]で
反転入力端子(−端子)が(3/4)Vddの場合に、
平衡ケーブル5に雑音が入って瞬間的に端子2a,2b
がVddになったとき、このVddを抵抗R1と抵抗R
2で1/2に分圧することができ、非反転入力端子(+
端子)の入力電圧の上昇を(1/2)Vddに抑えるこ
とができる。反転入力端子(−端子)の入力電圧は、V
ddを抵抗R5,R3(R5//R3)と抵抗R4で分
圧して(3/4)Vddのままとすることができる。
子2a,2bが0[volt]になったときは、抵抗R5と
抵抗R4,R3(R4//R3)で分圧して、反転入力
端子(−端子)の入力電圧の下降を(1/4)Vddに
抑えることができる。非反転入力端子(+端子)の入力
電圧は0[volt]のままとすることができる。
2,Q4と、このトランジスタQ2,Q4のベース・エ
ミッタ間を接続するバイアス抵抗と、ベースに接続され
たベース抵抗と、をそれぞれ備えている。
のコレクタには端子2aが接続され、エミッタには電源
電圧Vddが印加されており、このスイッチ素子をプル
アップ抵抗RLと並列接続するように回路構成されてい
る。
のコレクタには端子2bが接続され、エミッタは接地さ
れており、このスイッチ素子をプルアップ抵抗RLと並
列接続するように回路構成されている。
に電荷をプルアップ抵抗RLをバイパスして充電させる
充放電手段23を設けることで、平衡ケーブル5の分布
容量に電荷をプルアップ抵抗RLを介して充電させる場
合に比べて、信号の立上りを速くすることができると共
にパルス信号波形の歪みを小さくすることができる。
に蓄えられた電荷をプルアップ抵抗RLをバイパスして
放電させる充放電手段24を設けることで、平衡ケーブ
ル5の分布容量に蓄えられた電荷をプルアップ抵抗RL
を介して放電させる場合に比べて、信号の立下りを速く
することができると共にパルス信号波形の歪みを小さく
することができる。
ンジスタQ1の制御信号から生成したトリガパルスで構
成している。図3に、トランジスタQ1〜Q4の各制御
信号のタイムチャートを示す。
すように、マイクロコンピュータ3が出力端3aからH
/Lレベル信号を送出することで、インバータN1を経
て生成され、この制御信号をインバータN3で反転して
トランジスタQ3の制御信号が生成される。
サCと抵抗R9とからなる微分回路と、インバータN4
からなる波形整形回路と、を経てトランジスタQ1の制
御信号から生成され、この制御信号をインバータN2で
反転してトランジスタQ2の制御信号が生成される。
継続している場合、トランジスタQ3の制御信号はHレ
ベルを継続し、トランジスタQ1〜Q4は全てオフであ
る。端子2aに接続されたケーブル5aはHレベルであ
り、端子2bに接続されたケーブル5bはLレベルであ
る。
して送出する信号は、1ビット長を単位としてその整数
倍の長さで切り替えられる。トランジスタQ1の制御信
号がHレベルに切り替ると、トランジスタQ1,Q3は
オンになり、トランジスタQ2,Q4はオフのままであ
る。端子2aに接続されたケーブル5aはLレベルにな
り、端子2bに接続されたケーブル5bはHレベルにな
る。
切り替ると、トランジスタQ1,Q3はオフになる。ト
ランジスタQ2,Q4は一時的にオンになるが、1ビッ
ト長の時間内に短時間でオフになる。
HレベルからLレベルに切り替ると、トランジスタQ2
の制御信号はHレベルからLレベルに切り替るが、コン
デンサCの一端が抵抗Rを介して電源電圧Vddに印加
されており、このCとRで決まる時定数に従ってコンデ
ンサCが充電されるので、トランジスタQ2の制御信号
はLレベルからHレベルに短時間で切り替ることとな
り、トリガパルスを生成する回路構成としている。
9と、電源電圧Vdd側をカソードとして抵抗Rと並列
接続されたダイオードと、インバータN1の出力端子に
一端を接続され他端が抵抗Rを介して電源電圧Vddに
印加されたコンデンサCと、前記他端と抵抗R9を介し
て接続されたインバータN4と、インバータN2と、を
備えている。
パルスのパルス幅を1ビット長の時間より短くしてい
る。すると、トランジスタQ2は、トランジスタQ1が
オンからオフに切り替った時から信号の1ビット長の時
間より短い所定期間(トリガパルスのパルス幅時間)だ
けオンになり、ケーブル5aの分布容量に電荷をプルア
ップ抵抗RLをバイパスして充電させる。
は、上記したトランジスタQ1,Q2の動作と同様であ
る。但し、トランジスタQ2はケーブル5aの分布容量
に電荷をプルアップ抵抗RLをバイパスして充電させる
が、トランジスタQ4はケーブル5bの分布容量に蓄え
られた電荷をプルアップ抵抗RLをバイパスして放電さ
せる構成としている。
レータCPの入力端子電圧の変動を示す説明図である。
Pの出力がLレベルの場合は、反転入力端子(−端子)
は(3/4)Vddであり、非反転入力端子(+端子)
は接地電位0[volt]である。
ランジスタQ2,Q4がオンになると、非反転入力端子
(+端子)は(1/2)Vddとなり、反転入力端子
(−端子)は(1/4)Vddとなる。
に切り替る(コンパレータCPの出力がLレベルからH
レベルに切り替る)切替時間内に、トランジスタQ2,
Q4がオフになると、反転入力端子(−端子)は(1/
4)Vddのままであるが、非反転入力端子(+端子)
は{R2/(R1+R2+RL)}Vddとなる。この
とき、差動入力電圧が減少して雑音に敏感になる。
レベルに切り替ると、反転入力端子(−端子)は(1/
4)Vddのままであり、非反転入力端子(+端子)は
Vddとなる。
オフになりトランジスタQ2,Q4による充放電が終了
して雑音が平衡ケーブル5に入ってきた場合は、差動入
力電圧が減少して雑音に敏感になるので、この雑音によ
り各ケーブル5a,5b上の信号のレベル値が瞬間的に
逆転(反転)することがあり、この影響でコンパレータ
CPのオン/オフの切替りが遅くなることがある。
入力端子電圧の変動と、信号のレベル値が瞬間的に逆転
(反転)する様子を示す。
子)は(1/4)Vddのままであり、非反転入力端子
(+端子)は{R2/(R1+R2+RL)}Vddの
ままである。但し、RL<2×R1としている。
ル5が瞬間的にVddとなった場合は、反転入力端子
(−端子)は(3/4)Vddに上昇し、非反転入力端
子(+端子)は(1/2)Vddに上昇し、信号レベル
値が逆転する。
ル5が瞬間的に0[volt]となった場合は、反転入力端
子(−端子)は(1/4)Vddのままであるが、非反
転入力端子(+端子)は0[volt]に下降し、信号レベ
ル値が逆転する。
切替時間よりも長く充放電手段23,24で充電または
放電した場合における、入力端子電圧の変動を図5に示
す。こうすることで、受信手段25をオン/オフのうち
受信信号に対応するいずれか一方に高速で強制的に切り
換えることができ、コンパレータCPひいては受信手段
25のオン/オフ出力の切替りが遅くなることを防止す
ることができ、この点で誤受信を防止することができ
る。
6は送信のみを行う構成とすることもできる。平衡ケー
ブル5は、ツイストペア線(より対線)としてもよい
し、単なるペア線(対線,平行線)としてもよい。トラ
ンジスタQ2のエミッタには、プルアップ抵抗RLより
かなり小さい抵抗を介して電源電圧Vddを印加しても
よい。電源電圧Vddは、例えば5[volt]としてもよ
い。トランジスタQ2,Q4の制御信号は、インバータ
N1の代わりに、出力端3aに接続された他のインバー
タを設けてこのインバータを経て生成してもよい。ま
た、上記実施形態は本発明の一例であり、本発明は上記
実施形態に限定されない。
時間よりも長く充放電手段で充電または放電すること
で、受信手段をオン/オフのうち受信信号に対応するい
ずれか一方に高速で強制的に切り換えることができ、受
信手段のオン/オフ出力の切替りが遅くなることを防止
することができ、これにより誤受信を防止することがで
きる。
の衝突を前提とした通信方式を採りながら電力消費を抑
えて歪みの小さいパルス信号波形を作り出して送信する
ことができ、高速通信に適した信頼性の高い車両用通信
装置を提供することができる。
を示す説明図
チャート
端子電圧の変動を示す説明図
端子電圧の変動を示す説明図
ド(送受信ユニット)、2a,2b,6a,6b,12
a,12b,16a,16b…端子、3…マイクロコン
ピュータ、3a…出力端、3b…入力端、5…平衡ケー
ブル(信号線)、5a,5b…平衡ケーブル5の各ケー
ブル、21,121…送信回路、22…トリガパルス発
生回路、23,24…充放電手段、25,125…受信
回路(受信手段)、C…コンデンサ、CP…コンパレー
タ、D1〜D4…ダイオード、N1〜N4…インバー
タ、Q1,Q4…トランジスタ(NPNトランジス
タ)、Q2,Q3…トランジスタ(PNPトランジス
タ)、R,R0〜R5,R9…抵抗、RL…プルアップ
抵抗、Vdd…電源電圧。
Claims (1)
- 【請求項1】 トランジスタのコレクタに接続されたプ
ルアップ抵抗および信号線を備え、前記トランジスタを
制御することにより信号線を介して各ノード間通信を行
う車両用通信装置において、 信号線の分布容量に蓄えられた電荷をプルアップ抵抗を
バイパスして放電させ、または、信号線の分布容量に電
荷をプルアップ抵抗をバイパスして充電させる充放電手
段を設け、 充放電手段は、前記トランジスタがオンからオフに切り
替った時から信号の1ビット長の時間より短い所定期間
だけ放電または充電させるものであり、 前記所定期間は、信号線を介して接続されたノードにお
いて信号線から受信信号を得る受信手段がオンからオフ
もしくはオフからオンに切り替る切替時間よりも長いこ
とを特徴とする車両用通信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01716297A JP3828224B2 (ja) | 1997-01-30 | 1997-01-30 | 車両用通信装置 |
IT98TO000073A ITTO980073A1 (it) | 1997-01-30 | 1998-01-29 | Sistema di comunicazione per veicolo. |
US09/015,902 US6246734B1 (en) | 1997-01-30 | 1998-01-30 | Vehicle communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01716297A JP3828224B2 (ja) | 1997-01-30 | 1997-01-30 | 車両用通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10215270A true JPH10215270A (ja) | 1998-08-11 |
JP3828224B2 JP3828224B2 (ja) | 2006-10-04 |
Family
ID=11936278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01716297A Expired - Lifetime JP3828224B2 (ja) | 1997-01-30 | 1997-01-30 | 車両用通信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6246734B1 (ja) |
JP (1) | JP3828224B2 (ja) |
IT (1) | ITTO980073A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007181349A (ja) * | 2005-12-28 | 2007-07-12 | Denso Corp | ドライバ用半導体素子の過電流保護装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10321678A1 (de) * | 2003-05-14 | 2004-12-09 | Siemens Ag | Verfahren und Vorrichtungen zur Übertragung von Daten auf einer Datenleitung zwischen einem zentralen Steuergerät und mindestens einer Datenverarbeitungsgeräteschnittstelle mindestens eines dezentralen Datenverarbeitungsgeräts |
CN100484367C (zh) * | 2005-10-26 | 2009-04-29 | 鸿富锦精密工业(深圳)有限公司 | 具有高速信号线布线结构的印刷电路板 |
US20090313407A1 (en) * | 2006-08-01 | 2009-12-17 | Freescale Semiconductor, Inc. | Data communication system and method |
US8615929B2 (en) * | 2010-07-20 | 2013-12-31 | Scd | Door opening/closing device for ice dispenser in refrigerator |
DE102012206870A1 (de) * | 2012-04-25 | 2013-10-31 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zum Erkennen einer Manipulation an einer elektrischen Leitung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5495469A (en) * | 1994-12-16 | 1996-02-27 | Chrysler Corporation | Communications network, state machine therefor |
JP3553306B2 (ja) * | 1997-01-31 | 2004-08-11 | 本田技研工業株式会社 | 車両用通信装置 |
-
1997
- 1997-01-30 JP JP01716297A patent/JP3828224B2/ja not_active Expired - Lifetime
-
1998
- 1998-01-29 IT IT98TO000073A patent/ITTO980073A1/it unknown
- 1998-01-30 US US09/015,902 patent/US6246734B1/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007181349A (ja) * | 2005-12-28 | 2007-07-12 | Denso Corp | ドライバ用半導体素子の過電流保護装置 |
JP4626513B2 (ja) * | 2005-12-28 | 2011-02-09 | 株式会社デンソー | ドライバ用半導体素子の過電流保護装置 |
Also Published As
Publication number | Publication date |
---|---|
US6246734B1 (en) | 2001-06-12 |
ITTO980073A1 (it) | 1999-07-29 |
JP3828224B2 (ja) | 2006-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03171849A (ja) | 信号伝送方法および回路 | |
US7187197B2 (en) | Transmission line driver | |
CN113839844A (zh) | 本地互连网络(lin)驱动器电路 | |
US6016070A (en) | Pulse extending circuit | |
JP2792475B2 (ja) | 入力バッファ | |
JP2014045249A (ja) | 受信回路 | |
JPH10215270A (ja) | 車両用通信装置 | |
JP3553306B2 (ja) | 車両用通信装置 | |
JP4159883B2 (ja) | 電流源出力とrf信号に対する高い免疫性とを有するラインドライバ | |
JP3062225B2 (ja) | 信号伝送方法及び回路 | |
JP4083914B2 (ja) | 終端回路 | |
US6366125B1 (en) | Digital output circuit | |
JP4359364B2 (ja) | インタフェース | |
US5748024A (en) | Level convertor | |
JP2839850B2 (ja) | 信号受信装置 | |
JP2002124857A (ja) | 信号補償回路及び復調回路 | |
EP0617429A3 (en) | Semiconductor memory device with a test circuit. | |
US6590863B1 (en) | Operation mode changing-over method and multiplex transmission apparatus for realizing the same | |
KR100446276B1 (ko) | 펄스 신호 발생기 | |
US5614849A (en) | Method of resetting a CMOS amplifier | |
JPH05235705A (ja) | Rsフリップフロップ回路 | |
JP3357789B2 (ja) | キースキャン回路 | |
JP2555107B2 (ja) | 波形整形回路 | |
JP3249368B2 (ja) | アラーム音出力回路 | |
JP2000013203A (ja) | パルス整形装置及びパルス整形方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060706 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |