KR100464740B1 - 마스터 마스크를 이용하여 레티클에 ｉｃ 칩의 패턴을형성하기 위한 노광 방법 - Google Patents

마스터 마스크를 이용하여 레티클에 ｉｃ 칩의 패턴을형성하기 위한 노광 방법 Download PDF

Info

Publication number
KR100464740B1
KR100464740B1 KR10-2002-0019186A KR20020019186A KR100464740B1 KR 100464740 B1 KR100464740 B1 KR 100464740B1 KR 20020019186 A KR20020019186 A KR 20020019186A KR 100464740 B1 KR100464740 B1 KR 100464740B1
Authority
KR
South Korea
Prior art keywords
pattern
region
exposed
master
drawn
Prior art date
Application number
KR10-2002-0019186A
Other languages
English (en)
Other versions
KR20020079530A (ko
Inventor
강수현
이노우에소이찌
Original Assignee
가부시끼가이샤 도시바
다이니폰 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 다이니폰 인사츠 가부시키가이샤 filed Critical 가부시끼가이샤 도시바
Publication of KR20020079530A publication Critical patent/KR20020079530A/ko
Application granted granted Critical
Publication of KR100464740B1 publication Critical patent/KR100464740B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 피노광체(2)에 노광할 때에 이용되는 마스터 마스크의 제작 방법에 관한 것이다. 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 낮은 영역(4)과, 반복성이 높은 영역(A)으로 분할한다. 이어서, 상기 반복성이 낮은 영역(4)의 패턴을, 적어도 1매의 제1 마스터 마스크(1-5, 1-6)에 그린다. 그리고, 상기 반복성이 높은 영역(A)의 패턴을, 적어도 1매의 제2 마스터 마스크(1-1∼1-4)에 그린다.

Description

마스터 마스크를 이용하여 레티클에 ＩＣ 칩의 패턴을 형성하기 위한 노광 방법{EXPOSURE METHOD FOR FORMING A PATTERN OF IC CHIP ON RETICLE USING MASTER MASK}
본 발명은, 마스터 마스크 및 그 제작 방법, 그 마스터 마스크를 이용한 노광 방법 및 그 노광 방법을 이용한 반도체 장치의 제조 방법에 관한 것이다. 더 자세히 설명하면, 예를 들면 레티클의 제작등과 같이, 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 피노광체에 노광할 때에 이용되는 마스터 마스크 및 그 제작 방법, 그 마스터 마스크를 이용하여 노광 전사 장치에 의해 IC 칩의 패턴을 레티클 위에 형성하기 위한 노광 방법, 그 노광 방법으로 형성한 레티클을 이용하여 에칭 마스크 또는 레지스트 패턴을 형성하는 반도체 장치의 제조 방법 및 상기 노광 방법으로 패터닝한 포토레지스트를 마스크에 이용하는 반도체 장치의 제조 방법에 관한 것이다.
노광 전사 장치를 이용하여 패턴을 레티클 위에 형성하기 위한, 종래의 노광 방법에 대하여 설명한다. 노광 전사 장치에는 i선 스테퍼를 이용하였다. 이 i선 스테퍼는, 마스터 마스크 위의 패턴을 1/5로 축소하여, 레티클에 정밀도 좋게 전사할 수 있는 것이다. 한번에 노광할 수 있는 패턴의 크기(이하 쇼트)는 레티클 위에서 22×22㎜의 정사각형이다. 레티클 위의 패턴은, 통상적으로 100×100㎜ 정도의 크기를 갖는다. 이 때문에, 상기 i선 스테퍼를 이용하여 원하는 패턴을 레티클에 형성하기 위해서는, 복수의 쇼트를 연결할 수 있는 것이 필요해진다. 복수의 쇼트를 연결할 수 있는 방법은 두 가지가 있다.
하나는, 쇼트와 쇼트를 단순하게 접하여 노광하는 방법이다. 이 방법은 간단하다는 이점이 있지만, 쇼트끼리의 연결 부분에서 정밀도가 악화할 가능성이 있다.
또 하나는, 상기 i선 스테퍼에 특수한 광학 필터를 장착하여, 쇼트의 일부를 오버랩시켜 노광하는 방법이다. 본 명세서에서는, 이하 이 방법을 「중첩 노광법」이라고 한다. 이 중첩 노광법을 이용하면, 연결된 것을 무시할 수 있을 정도로, 쇼트끼리 정밀도 좋게 연결할 수 있다. 이 방법을 이용했을 때의, 실질적인 쇼트의 크기는 21×21㎜가 된다.
레티클 위에 형성하려고 하는 패턴의 일례를 도 1a에 나타낸다. 본 명세서에서 나타내는 치수는 모두 레티클 위의 치수를 표기한다. 도 1a에 도시한 바와 같이, 기능 소자 A, 즉 IC 칩의 패턴이 배치되는 반복 주기는 X 방향으로 33㎜, Y 방향으로 30㎜이다. 그리고, 기능 소자 A는 레티클(101) 위에 3×4개로 모두 12개가 배치된다.
레티클(101) 위에 배치된 기능 소자 A는, 상하좌우 모두 폭 0.5㎜의 다이싱 영역(102)에 의해 둘러싸여, 레티클 위에 형성하려고 하는 모든 패턴의 크기는 99.5×120.5㎜가 된다. 다이싱 영역(102)에는 기능 소자 A와 마찬가지로, 미세한 패턴이 포함되어 있다. 이 미세한 패턴은 레티클(101)에 그려진 패턴을 웨이퍼에노광할 때의 품질 관리 마크로서 이용되는 것으로, 기능 소자 A와는 다른 패턴이다. 그리고, 기능 소자 A에 포함되어 있는 패턴은 모두 동일한 패턴으로, 반복성을 갖는데 비하여 이 패턴은 기본적으로 반복성을 갖지 않는다. 이 때문에, 상기 i선 스테퍼를 이용하여, 도 1a에 나타내는 패턴을 레티클(101) 위에 형성하려고 하면, 전체 영역을 커버하는 만큼의 매수의 마스터 마스크가 필요해진다.
즉, 도 1a에 나타내는 패턴으로는 X 방향으로 필요한 마스터 마스크의 매수는 99.5㎜/21㎜=4.7로 5매, Y 방향으로 필요한 마스터 마스크의 매수는 120.5㎜/21㎜=5.7로 6매이다.
따라서, 도 1b에 도시한 바와 같이 5×6=30매의 마스터 마스크(103)(103-1∼103-30)가 필요해진다.
이와 같이, 쇼트보다도 큰 패턴을 레티클(101)에 그리기 위한 마스터 마스크를 제작하는 종래의 방법으로는 다이싱 영역(102)의 패턴에 반복성이 없기 때문에, 패턴에 반복성을 갖는 기능 소자 A가 있음에도 불구하고, 마스터 마스크(103)의 수를 줄일 수 없다. 마스터 마스크에 드는 비용은, 이들을 이용하여 제작되는 레티클의 대금, 즉 그 제조 비용에 직접 영향을 준다. 이 때문에, 레티클이나 이 레티클을 이용하여 회로 패턴이 형성되는 반도체 제품의 저비용화를 꾀하기 위해서는 마스터 마스크의 매수를 적게 하는 것이 요구된다.
도 1a는 레티클의 평면도.
도 1b는 상기 도 1a에 나타낸 레티클을 형성하기 위한 종래의 마스터 마스크의 배치예를 나타내는 평면도.
도 2는 본 발명에서 사용되는 노광 장치의 개략 구성을 나타내는 사시도.
도 3은 본 발명의 제1 실시예에 따른 기능 소자용 마스터 마스크를 나타내는 평면도.
도 4a는 X 방향 다이싱 영역의 분할을 나타내는 평면도.
도 4b는 본 발명의 제1 실시예에 따른 X 방향 다이싱 영역용 마스터 마스크를 나타내는 평면도.
도 5a는 Y 방향 다이싱 영역의 분할을 나타내는 평면도.
도 5b는 본 발명의 제1 실시예에 따른 Y 방향 다이싱 영역용 마스터 마스크를 나타내는 평면도.
도 6a는 본 발명의 제1 실시예에 따른 X 방향 다이싱 영역용 마스터 마스크를 조명하고 있는 상태를 나타내는 평면도.
도 6b는 본 발명의 제1 실시예에 따른 Y 방향 다이싱 영역용 마스터 마스크를 조명하고 있는 상태를 나타내는 평면도.
도 7a는 본 발명의 제1 실시예에 따른 기능 소자용 마스터 마스크를 확대하여 나타내는 평면도.
도 7b는 본 발명의 제2 실시예에 따른 기능 소자 및 X 방향 다이싱 영역용 마스터 마스크를 확대하여 나타내는 평면도.
도 7c는 본 발명의 제3 실시예에 따른 기능 소자, X 방향 및 Y 방향 다이싱 영역용 마스터 마스크를 확대하여 나타내는 평면도.
도 8a는 본 발명의 제2 실시예에 따른 기능 소자 및 X 방향 다이싱 영역용 마스터 마스크를 나타내는 평면도.
도 8b는 본 발명의 제2 실시예에 따른 Y 방향 다이싱 영역용 마스터 마스크를 나타내는 평면도.
도 9는 본 발명의 제3 실시예에 따른 기능 소자, X 방향 및 Y 방향 다이싱 영역용 마스터 마스크를 나타내는 평면도.
도 10a 및 도 10b는 각각 반도체 기억 장치 칩의 패턴을 나타내는 평면도.
도 11은 전형적인 마스터 마스크의 배치를 나타내는 평면도.
도 12는 본 발명의 제4 실시예에 따른 마스터 마스크의 배치를 나타내는 평면도.
도 13a는 마스터 마스크의 개량 부분을 나타내는 평면도.
도 13b는 본 발명의 제5 실시예에 따른 수정 마스터 마스크를 나타내는 평면도.
도 14는 본 발명의 제6 실시예에 따른 수정 마스터 마스크를 나타내는 평면도.
도 15a는 본 발명의 제7 실시예에 따른 반도체 장치의 제조 방법을 나타내는 프로세스 흐름도.
도 15b는, 도 15a에 나타낸 제조 방법의 변형예에 대하여 설명하기 위한 프로세스 흐름도.
도 16a는 본 발명의 제8 실시예에 따른 반도체 장치의 제조 방법을 나타내는 프로세스 흐름도.
도 16b는 도 16a에 나타낸 제조 방법의 변형예에 대하여 설명하기 위한 프로세스 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
1, 103 : 마스터 마스크
2, 101 : 래티클
4, 102 : 다이싱 영역
3 : 패턴
200 : 광원
201X : X-블라인드
201Y : Y-블라인드
202 : 창
203 : 그라데이션 필터
204 : 조명 광학계
따라서, 본 발명의 목적은 복수회의 노광 공정을 거쳐 제작되는 제품(예를 들면 레티클)에 드는 제조 비용을 경감시킬 수 있는 마스터 마스크 및 그 제작 방법, 그 마스터 마스크를 이용한 노광 방법 및 그 노광 방법을 이용한 반도체 장치의 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은 복수회의 노광 공정을 거쳐 제작되는 제품(예를 들면 레티클)의 수정에 드는 수정 비용을 경감시킬 수 있는 마스터 마스크 및 그 제작 방법, 그 마스터 마스크를 이용한 노광 방법, 및 그 노광 방법을 이용한 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 하나의 측면에 의하면, 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 피노광체에 노광할 때에 이용되는 마스터 마스크의 제작 방법에 있어서, 상기 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 반복성이 낮은 영역과, 반복성이 높은 영역으로 분할하는 단계와, 상기 반복성이 낮은 영역의 패턴을, 적어도 1매의 제1 마스터 마스크에 그리는 단계와, 상기 반복성이 높은 영역의 패턴을, 적어도 1매의 제2 마스터 마스크에 그리는 단계를 포함하는 마스터 마스크의 제작 방법이 제공된다.
이러한 마스터 마스크의 제작 방법에 따르면, 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 반복성이 낮은 영역과, 반복성이 높은 영역으로 분할한다. 이와 같이 분할함으로써, 반복성이 높은 영역이 반복성이 낮은 영역의 영향을 받기 어려워진다. 이 때문에, 반복성이 높은 영역의 패턴이 그려진 제2 마스터 마스크에 대해서는 복수회의 노광시에 각각 공통으로 사용할 수 있고, 필요한 마스터 마스크의 매수는 감소한다.
이와 같이, 필요한 마스터 마스크의 매수가 감소시킴으로써, 복수회의 노광공정을 거쳐 제작되는 제품(예를 들면 레티클)에 드는 제조 비용을 경감시킬 수 있게 된다.
본 발명의 다른 측면에 의하면, 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 피노광체에 노광할 때에 이용되는 마스터 마스크의 제작 방법에 있어서, 상기 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 반복성이 낮은 영역과, 반복성이 높은 영역으로 분할하는 단계와, 상기 반복성이 높은 영역의 패턴을, 적어도 1매의 마스터 마스크에 그리는 단계와, 상기 반복성이 낮은 영역의 패턴을, 상기 마스터 마스크 중 상기 반복성이 높은 영역의 패턴이 그려진 부분 이외에 그리는 단계를 포함하는 마스터 마스크의 제작 방법이 제공된다.
이러한 마스터 마스크의 제작 방법에서도, 상술한 마스터 마스크의 제작 방법과 마찬가지로, 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 반복성이 낮은 영역과, 반복성이 높은 영역으로 분할한다. 따라서, 반복성이 높은 영역의 패턴에 대해서는, 복수회의 노광시에 각각 공통으로 사용할 수 있게 되며, 필요한 마스터 마스크의 매수는 감소한다. 또한 반복성이 낮은 영역의 패턴을, 마스터 마스크 중 반복성이 높은 영역의 패턴이 그려진 부분 이외에 그리도록 하므로, 필요한 마스터 마스크의 매수를, 상술한 마스터 마스크 제작 방법과 비교하여, 더 줄일 수 있게 된다.
따라서, 상기 마스터 마스크의 제작 방법에서도, 복수회의 노광 공정을 거쳐 제작되는 제품(예를 들면 레티클)에 드는 제조 비용을 경감시킬 수 있다.
본 발명의 또 다른 측면에 의하면, 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 상기 한번에 노광할 수 있는 영역 범위 내로 분할하여 그린 마스터 마스크를 이용하여, 피노광체에 노광하는 노광 방법에 있어서, 상기 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 높은 영역과, 반복성이 낮은 영역으로 분할하는 단계와, 상기 반복성이 낮은 영역의 패턴이 그려진 적어도 1매의 제1 마스터 마스크를 이용하여, 상기 반복성이 낮은 영역의 패턴을 상기 피노광체에 노광하는 단계와, 상기 반복성이 높은 영역의 패턴이 그려진 적어도 1매의 제2 마스터 마스크를 이용하여, 상기 반복성이 높은 영역의 패턴을 상기 피노광체에 공통으로 노광하는 단계를 포함하는 노광 방법이 제공된다.
이러한 노광 방법에 따르면, 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 반복성이 낮은 영역과, 반복성이 높은 영역으로 분할한다. 이와 같이 분할함으로써, 반복성이 높은 영역이, 반복성이 낮은 영역의 영향을 받기 어려워진다. 이 때문에, 반복성이 높은 영역의 패턴이 그려진 제2 마스터 마스크에 대해서는, 복수회의 노광시에 각각 공통으로 사용할 수 있게 되며, 필요한 마스터 마스크의 매수는 감소한다.
이와 같이, 필요한 마스터 마스크의 매수가 감소함에 따라, 복수회의 노광 공정을 거쳐 제작되는 제품(예를 들면 레티클)에 드는 제조 비용을 경감시킬 수 있게 된다.
본 발명의 또 다른 측면에 의하면, 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 상기 한번에 노광할 수 있는 영역 범위 내에서 분할하여 그린 마스터 마스크를 이용하여, 피노광체에 노광하는 노광 방법에 있어서, 상기 한번에노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 높은 영역과, 반복성이 낮은 영역으로 분할하는 단계와, 상기 반복성이 높은 영역의 패턴이 그려진 제1 부분과, 상기 반복성이 낮은 영역의 패턴이 그려진 제2 부분을 갖는 마스터 마스크를 이용하여, 상기 반복성이 낮은 영역의 패턴을 상기 피노광체에 노광하고, 또한 상기 마스터 마스크를 이용하여, 상기 반복성이 높은 영역의 패턴을 상기 피노광체에 공통으로 노광하는 단계를 포함하는 노광 방법이 제공된다.
이러한 노광 방법에서도, 상술한 노광 방법과 마찬가지로, 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 반복성이 낮은 영역과, 반복성이 높은 영역으로 분할한다. 따라서, 반복성이 높은 영역의 패턴에 대해서는 복수회의 노광시에 각각 공통으로 사용할 수 있게 되며, 필요한 마스터 마스크의 매수는 감소한다. 또 반복성이 낮은 영역의 패턴을, 마스터 마스크 중 반복성이 높은 영역의 패턴이 그려진 부분 이외에 그리도록 하고 있으므로, 필요한 마스터 마스크의 매수를, 상술한 노광 방법과 비교하여 더 줄일 수 있게 된다.
따라서, 상기 노광 방법에서도 복수회의 노광 공정을 거쳐 제작되는 제품(예를 들면 레티클)에 드는 제조 비용을 경감시킬 수 있다.
본 발명의 또 다른 측면에 의하면, 하나의 패턴이 복수로 분할되어 그려져 있는 마스터 마스크를 수정한 마스터 마스크의 제작 방법에 있어서, 상기 하나의 패턴의 수정 개소가 복수의 마스터 마스크에 걸쳐 존재할 때, 상기 수정 개소를 수정한 패턴을, 1매의 마스터 마스크에 그리는 마스터 마스크의 제작 방법이 제공된다.
이러한 마스터 마스크의 제작 방법에 따르면, 수정 개소가 복수의 마스터 마스크에 걸쳐 존재할 때, 상기 수정 개소를 수정한 패턴을 1매의 마스터 마스크에 그리기 때문에, 수정이 필요한 마스터 마스크의 매수를 줄일 수 있다.
따라서, 복수회의 노광 공정을 거쳐 제작되는 제품의 수정에 드는 수정 비용을 경감시킬 수 있게 된다.
우선, 실시예의 설명에 앞서, 본 발명에서 사용되는 노광 장치의 개략 구성을 설명한다. 도 2는, 본 발명에서 사용되는 노광 장치의 개략 구성을 나타내는 사시도이다.
도 2에 도시한 바와 같이, 광원(200)으로부터 조사된 광은, 메카니즘 블라인드(가동 블라인드 : 201)에 입사된다.
메카니즘 블라인드(201)는 광원(200)으로부터 조사된 광을 차폐하고, 마스터 마스크(1)의 노광 필드(쇼트)를 제한하는 것이다. 상기 메카니즘 블라인드(201)는 예를 들면 X 방향을 따라 가동하는 X-블라인드(201X), 및 Y 방향을 따라 가동하는 Y-블라인드(201Y)로 구성된다. 그리고, 노광 필드는 이들 X-블라인드(201X) 및 Y-블라인드(201Y)에 의해 광이 통과하는 창(202)의 크기를 여러가지로 변화시킴으로써, 적절하게 제한된다. 메카니즘 블라인드(201)에 의해 제한된 광은, 그라데이션 필터(203)에 입사된다.
상기 그라데이션 필터(203)는 상술한 중첩 노광법을 이용할 때에 사용되는 것으로, 노광이 오버랩하는 부분에서 노광량을 직선적으로 감소시키도록 제어하는 필터이다. 노광량을 직선적으로 감소시킴으로써, 노광이 오버랩하는 부분의 노광량에 과부족이 생기는 것을 억제할 수 있고, 쇼트끼리 정밀도 좋게 연결할 수 있다. 그라데이션 필터(203)에 의해 노광량이 제어된 광은, 조명 광학계(204)를 통해 마스터 마스크(1)에 조사되어, 마스터 마스크(1)를 조명한다.
마스터 마스크(1)는 복수개 있으며, 각각의 노광 필드에는, 자 마스크(2)에 전사하고 싶은 패턴(3)이 분할되어 그려져 있다. 도 2에는, 2매의 마스터 마스크(1-1, 1-2)가 나타나 있고, 각각에 전사하고 싶은 패턴(3)의 좌측반(3-1), 우측반(3-2)이 그려져 있다. 마스터 마스크(1)를 조명한 광은 마스터 마스크(1)를 통해 축소 투영 광학계(205)에 입사된다.
축소 투영 광학계(205)는 마스터 마스크(1)에 그려진 패턴(3)을 축소, 예를 들면 1/5로 축소하여, 자 마스크(2)에 투영한다. 자 마스크(2) 표면에는, 예를 들면 감광성 수지(포토레지스트)가 도포되어 있어, 감광성 수지는 투영된 패턴에 따라 노광된다. 도 2에서는 X 방향을 따라 4개, Y 방향을 따라 2개, 합계 8개의 쇼트가 나타나 있다. 노광은, 이들 쇼트마다 합계 8회의 노광이 행해진다. 이 노광에는, 자 마스크(2)가 탑재되는 스테이지를 X 방향, Y 방향으로 움직여 순차 노광하는, 소위 스텝-앤드-리피트 방식과 같은 노광 방식을 이용하면 된다. 이에 따라, 패턴(3-1, 3-2)으로 이루어지는 패턴이 합계 4개로, 자 마스크(2)에 전사된다.
이어서, 본 발명의 제1 실시예에 따른 마스터 마스크(1)를 제작하는 마스터 마스크의 제작 방법에 대하여 상세히 설명한다.
[제1 실시예]
도 2에 나타낸 노광 장치를 이용하여 제작되는 레티클에 필요한 마스터 마스크의 매수를 줄이기 위해 본 제1 실시예에서는 이하의 대책을 취한다.
이 대책의 기본 구성은, 반도체 소자, 예를 들면 IC 칩이 되는 기능 소자 A와, 다이싱 영역을 따로따로 노광하는 것이다.
기능 소자 A는, 완전히 동일한 패턴이 레티클(2) 위에 반복하여 나타나기 때문에, 필요한 마스터 마스크의 매수는 기능 소자 A 하나분 있으면 충분하다. 그에 대해 종래의 기술에서는, 레티클(2) 위의 모든 기능 소자 A를 다이싱 영역과 함께 마스터 마스크 위에 제작하였다.
그러나, 후술한 바와 같이 본 제1 실시예와 같은 방법을 이용하면, 마스터 마스크에 그려지는 패턴을 줄일 수 있다. 나아가서는, 마스터 마스크의 매수의 억제로 연결된다.
기능 소자 A와, 다이싱 영역을 따로따로 노광할 수 있는 이유는, 첫째 기능 소자 A가 단체(單體)로 기능하는 소자로서, 다이싱 영역과는 완전히 독립되어 있으며, 둘째 기능 소자 A와 다이싱 영역과의 경계는 가드 링이라고 하는 수십 ㎛의, 정밀도를 필요로 하지 않는 패턴이 존재하기 때문이다. 즉, 기능 소자 A와 다이싱 영역은 접하고는 있지만, 그 경계에는 정밀도를 필요로 하는 패턴은 존재하지 않는다. 이 때문에, 상술한 바와 같은 특수한 필터, 예를 들면 도 2에 나타낸 그라데이션 필터(203)를 이용한 연결은 아니며, 쇼트끼리 접하여 노광하는 것만으로 필요한 정밀도를 충족시킬 수 있다.
또, 앞서도 진술한 바와 같이 다이싱 영역에도 품질 관리 마크 등의 정밀도를 필요로 하는 패턴이 포함되어 있기 때문에, 이 부분에서의 다이싱 영역끼리의연결은, 예를 들면 그라데이션 필터(203)를 이용한 노광이 필요하다. 단, 다이싱 영역이 「십자 형상」, 또는 「T자 형상」으로 교차하는 장소에는 정밀도를 필요로 하는 패턴은 존재하지 않기 때문에, 이 부분도 쇼트끼리 접하는 방법을 채용할 수 있다.
이러한 대책에 의해, 구체적으로 필요한 마스터 마스크의 매수는 아래와 같다. 도 3은, 기능 소자 A를 형성하기 위해 필요한 마스터 마스크를 나타낸 평면도이다.
도 3에 도시한 바와 같이, 기능 소자 A의 영역은 반복 주기 33×30㎜로부터, 다이싱 폭을 뺀 32.5×29.5㎜이다. 또한, 4매의 마스터 마스크(1-1∼1-4)를 사용했을 때의 전사 가능한 패턴 영역은, 마스터 마스크 1매가 21×21㎜이기 때문에, 42×42㎜가 된다. 이와 같이 마스터 마스크 4매분의 패턴 영역과 기능 소자 A의 영역 사이즈를 비교하면, 마스터 마스크 4매분의 패턴 영역이 더 큰 것을 알 수 있다. 따라서, 기능 소자 A를 노광하기 위해 필요한 마스터 마스크의 매수는 4매가 된다.
도 4a 및 도 4b는 다이싱 영역, 특히 X 방향에 따른 다이싱 영역을 형성하기 위해 필요한 마스터 마스크를 나타낸 평면도이며, 마찬가지로 도 5a 및 도 5b는 Y 방향에 따른 다이싱 영역을 형성하기 위해 필요한 마스터 마스크를 나타낸 평면도이다.
도 4b 및 도 5b에 도시한 바와 같이, 다이싱 영역(4)의 노광을 행하기 위해 필요한 마스터 마스크의 매수는 2매이다. 이하, 그 상세한 내용을 진술한다.
우선, 도 4a에 도시한 바와 같이 X 방향의 다이싱 영역(4X)을 한번에 노광할 수 있는 크기의 영역 X(X1∼X25)로 분할하고, 이들 분할한 영역 X는 도 4b에 도시한 바와 같이 1매의 마스터 마스크(1-5) 위에 일정 간격으로 배열한다. 마찬가지로, 도 5a에 도시한 바와 같이 Y 방향의 다이싱 영역(4Y)을 한번에 노광할 수 있는 크기의 영역 Y(Y1∼Y24)로 분할하고, 이들 분할한 영역 Y는 도 5b에 도시한 바와 같이 1매의 마스터 마스크(1-6) 위에 일정 간격으로 배열한다. 본 명세서에서는, 이들 분할한 영역 X, 또는 Y를, 이하 분할 칩이라고 한다.
X 방향의 다이싱 영역(4X)은 5개의 분할 칩 X를 필요로 하고, Y 방향의 다이싱 영역(4Y)은 6개의 분할 칩 Y를 필요로 한다.
또한 X 방향의 다이싱 영역(4X)은 5열, Y 방향의 다이싱 영역(4Y)은 4 열이므로, X 방향 분할 칩 X는 5×5=25개, Y 방향 분할 칩 Y는 6×4=24개 필요해진다. 도 4b에서는 하단부의 X 방향 분할 칩 X1∼X5를 마스터 마스크(1-5) 위에, 도 5b 에서는 우단부의 Y 방향 분할 칩 Y1∼Y6을 마스터 마스크(1-6) 위에 배열한 것을 각각 일례로서 나타내고 있다.
다이싱 영역(4)의 패턴을 레티클 위에 형성하기 위해서는, 다이싱 영역(4)의 패턴 모두가 마스터 마스크(1) 위에 있어야한다. 다이싱 영역(4)은 겉으로 보기엔, 기능 소자 A보다도 크게 보인다. 그러나, 본 제1 실시예에서는, 다이싱 영역(4)을 노광하기 위해 필요한 마스터 마스크의 매수는 2매가 된다.
이것은, 다이싱 영역(4)을 X 방향 및 Y 방향의 쌍방 모두 한번에 노광할 수 있는 분할 칩 X(X1∼X25), Y(Y1∼Y24)로 분할하고, 각각 1매의 마스터 마스크에 배열할 수 있기 때문이다. 그리고, 노광은 분할 칩 X1∼X25마다 선택하고, 마찬가지로 분할 칩 Y1∼Y24마다 선택하여 행해진다. 이러한 선택적인 노광은, 도 2에 나타낸 노광 장치의 메카니즘 블라인드(201)를 이용하여, 노광 필드를 제한하면 된다. 노광 필드를 제한하는 모습을 도 6a 및 도 6b에 나타낸다.
도 6a는 마스터 마스크(1-5)에 그려진 X 방향 분할 칩(도 6에서는 X1∼X6만 도시) 중, 분할 칩 X5를 선택하여 조명하고 있는 상태를 나타내고 있다.
도 6a에 도시한 바와 같이, X-블라인드(201X)를 이용하여 창(202)의 X 방향의 크기를, 예를 들면 마스터 마스크(1)의 X 방향 노광 필드에 맞춘다. 또한 Y-블라인드(201Y)를 이용하여, 창(202)의 Y 방향의 크기를 분할 칩 X5의 영역에 맞춘다.
이와 같이 메카니즘 블라인드(201)를 이용하여 노광 필드를 제한하면, 1매의 마스터 마스크(1-5)에 복수의 분할 칩 X1∼X25, 즉 1매의 마스터 마스크(1-5)에 복수의 쇼트가 배열되어 있는 경우라도, 쇼트마다 선택하여 노광할 수 있다.
또한, 도 6b는 마스터 마스크(1-6)에 그려진 Y 방향 분할 칩(도 6에서는 Y1∼Y6만 도시) 중 분할 칩 Y5를 노광하고 있는 상태를 나타내고 있다.
이 경우에는, Y-블라인드(201Y)를 이용하여, 창(202)의 Y 방향의 크기를, 예를 들면 마스터 마스크(1)의 Y 방향 노광 필드에 맞추고, 또한 X-블라인드(201X)를 이용하여, 창(202)의 X 방향의 크기를 분할 칩 Y5의 영역에 맞춘다. 이에 따라, 1매의 마스터 마스크(1-6)에 그려진 복수의 분할 칩 Y1∼Y24 중 분할 칩 Y5만을 선택하여 노광할 수 있다.
그런데, 복수의 분할 칩 X, 또는 Y를 마스터 마스크(1) 위에 배열할 때, 어떤 일정한 간격 이하로는 배열할 수 없다. 그 이유는, 마스터 마스크(1)의 특정한 영역만을 노광하는 메카니즘 블라인드(201)가 마스터 마스크(1)의 표면과 광학적으로 공역은 아니기 때문에, 약간 희미해진다. 본 제1 실시예에서는, 이 희미해지는 량은 0.3㎜이다. 이 때문에, 분할 칩 X 끼리 간섭하지 않거나, 또는 분할 칩 Y끼리 간섭하지 않도록 하기 위해서는 분할 칩 X끼리 또는 분할 칩 Y 끼리 적어도 상기 희미해지는 량 이상 떨어져 있을 필요가 있다.
즉, 목적하는 분할 칩 X, 또는 분할 칩 Y만이 노광되고, 그 외의 분할 칩이 노광되지 않도록 하기 위해서는, 분할 칩 양쪽에 상기 희미해지는 량만큼의 금지 영역이 필요해진다. 결론적으로, 본 제1 실시예에서의 분할 칩 X, 또는 분할 칩 Y의 배치 간격은 최소한 0.5㎜(다이싱 영역(4)의 폭)+0.3㎜(금지 영역의 폭)=0.8㎜가 된다. 따라서, 본 제1 실시예에서, 1매의 마스터 마스크(1)에 포함되는 분할 칩의 최대 수는 21㎜/0.8㎜=26개가 된다. 앞서 설명한 바와 같이, X 방향의 다이싱 영역(4X)은 25개로 분할되고, Y 방향의 다이싱 영역(4Y)은 24개로 분할되기 때문에, 각각 1매의 마스터 마스크에 넣을 수 있다.
결국, 본 제1 실시예에 따르면, 종래 30매 필요한 마스터 마스크를, 기능 소자 A용 마스터 마스크 4매와, X 방향 다이싱 영역용 마스터 마스크 및 Y 방향 다이싱 영역용 마스터 마스크의 2매, 합계 6매로 억제할 수 있다. 이와 같이 마스터 마스크(1)의 매수가 억제됨으로써, 레티클 제작에 드는 비용을 경감시킬 수 있다.
[제2 실시예]
본 제2 실시예는 상기 제1 실시예보다도, 마스터 마스크의 매수를 더 억제하려는 것이다.
마스터 마스크의 매수를 더 억제하기 위해 본 제2 실시예에서는 이하와 같은 대책을 취한다.
상기 제1 실시예에서 설명한 바와 같이, 본래의 제조 목적인 기능 소자 A의 패턴을 형성하기 위해서는 4매의 마스터 마스크(1-1∼1-4)가 필요하다.
도 7a는, 도 3에 나타낸 마스터 마스크(1-1∼1-4)의 일부분을 확대하여 나타낸 평면도이다. 도 7a에 도시한 바와 같이, 4매의 마스터 마스크(1-1∼1-4)가 구성하는 영역과, 기능 소자 A의 영역을 비교하면, 마스터 마스크(1-1∼1-4)가 구성하는 영역이 더 크며, 기능 소자 A의 전후 좌우에 여백 부분(20)이 남아 있다. 상기 제1 실시예에서는, 여백 부분(20)은 사용하지 않았다. 본 제2 실시예에서는, 이 여백 부분에 다이싱 영역(4)의 패턴 등, 기능 소자 A 이외의 패턴을 배치함으로써, 마스터 마스크의 매수를 더 억제한다.
도 8a 및 도 8b는 본 제2 실시예에 따른 마스터 마스크를 나타내는 평면도이다. 특히 도 8a에 도시한 바와 같이, 본 제2 실시예에서는 여백 부분(20)에, X 방향 분할 칩 X(도 8에서는 X1∼X5만을 도시함)를 배치한다.
또한 본 제2 실시예에서는, 여백 부분(20)을 유효하게 활용하기 위해, 기능 소자 A를 마스터 마스크(1-1∼1-4)로 구성되는 영역의 중심 위치에 배치하는 것은 아니며, 그 영역의 중심으로부터 어긋난 위치, 예를 들면 그 영역의 코너에 접하도록 배치한다. 도 8a에는, 특히 기능 소자 A를 좌측 아래 코너에 접하여 배치한 경우가 나타내어져 있다. 이와 같이, 기능 소자 A를 좌측 아래 코너에 접하여 배치하면, 기능 소자 A의 우측과 상측과, 보다 큰 여백 부분(20)을 만들 수 있다. 그리고, X 방향 분할 칩 X는 이보다 큰 여백 부분에 배치된다.
도 7b에, 도 8a에 나타내는 마스터 마스크(1-1∼1-4)의 일부분을 확대한 평면도를 나타낸다. 도 7b에 도시한 바와 같이, 기능 소자 A가 그려지는 마스터 마스크(1-1∼1-4)에는 다른 패턴을 배치할 수 있는 유효한 여백 부분(20)으로, 42×12.2㎜의 사이즈가 있다. 이 여백 부분(20)의 면적은 1매의 마스터 마스크의 면적 21×21㎜보다도 크다. 따라서, X 방향의 다이싱 영역(4X)의 분할 칩 X는 이 여백 부분(20)에 배열할 수 있다. 또, Y 방향의 다이싱 영역(4Y)의 분할 칩 Y는 도 8b에 도시한 바와 같이 제1 실시예와 마찬가지로, 마스터 마스크(1-6)에 배열할 수 있다.
이와 같이 본 제2 실시예에 따르면, 레티클 제작에 필요한 마스터 마스크의 매수를, 상기 제1 실시예의 6매로부터 5매로 줄일 수 있게 된다.
[제3 실시예]
본 제3 실시예는, 상기 제1, 제2 실시예보다도 마스터 마스크의 매수를 더 억제하려는 것이다.
상기 제1, 제2 실시예에서는 다이싱 영역(4)의 패턴에 전혀 주기성이 없고, 모든 다이싱 영역(4)의 분할 칩 X, Y에 배치하는 것이 필요해지는 일반적인 경우에 대해 진술하였다. 그러나, 실제로는 전자 디바이스를 노광하기 위한 레티클에 포함되는 다이싱 영역(4)의 패턴에는, 어느 정도의 주기성을 갖는 것도 있다. 이와같이 다이싱 영역(4)의 패턴에도, 어느 정도의 주기성, 즉 반복성이 있는 패턴에 대해서는 마스터 마스크(1) 위에 하나만 있으면, 반복 노광/전사할 수 있다. 레티클 위에서 반복 패턴이 많을수록, 마스터 마스크에 그릴 필요가 있는 패턴은 적어지며, 나아가서는 마스터 마스크의 필요 매수가 적어진다.
예를 들면 도 3에 나타낸 바와 같은 패턴으로는 X 방향의 다이싱 영역(4X)은 5열 있다. 5열 중, 내측 3열의 다이싱 영역(4X)은 공통된 패턴이 사용되는 경우가 있다. 이 때, 마스터 마스크(1) 위에 필요한 다이싱 영역(4X)의 패턴은 상단, 하단, 내측의 3 종류가 된다.
마찬가지로 Y 방향의 4 열의 다이싱 영역(4Y)에 대해서도, 내측 2열은 공통된 패턴이 사용되는 경우가 있다. 따라서, 마스터 마스크(1) 위에 필요한 다이싱 영역(4Y)의 패턴 또한 상단, 하단, 내측의 3 종류이다.
이와 같이 다이싱 영역(4)의 패턴이 공통된 경우에는, 다이싱 영역(4)에 필요한 영역을 마스터 마스크(1) 위에서 대폭 줄일 수 있다. 또한 다이싱 영역(4)에 필요한 영역이 작고, 기능 소자 A의 마스터 마스크(1)에 많은 여백이 남겨지는 경우에는, 기능 소자 A의 마스터 마스크(1)에 다이싱 영역(4)의 패턴 모두를 배치할 수 있다. 이것을 도시한 것이 도 9이다.
도 9는, 본 제3 실시예에 따른 마스터 마스크를 나타내는 평면도이다. 도 9에 도시한 바와 같이 X 방향의 1열의 다이싱 영역(4X)은, 예를 들면 5개의 분할 칩 X로 분할된다. 상술한 바와 같이, 다이싱 영역(4X)의 패턴은 3 종류 있기 때문에, 합계 15개의 영역이 필요하다. 이들 15개의 분할 칩 X를 1매의 마스터 마스크(1)에 배치하기 위해서는 배치 간격을, 예를 들면 제1 실시예와 마찬가지로 0.8㎜로 하면, 12×21㎜의 영역이 필요하다.
도 7c에, 도 9에 나타내는 마스터 마스크(1-1∼1-4)의 일부분을 확대한 평면도를 나타낸다. 도 7c에 도시한 바와 같이, 기능 소자 A의 상측에는, 높이 12.2㎜의 여백 부분(20)이 남아 있기 때문에, 상기 15개의 분할 칩 X는 모두, 예를 들면 마스터 마스크(1-1)의 1매로 배열할 수 있다.
또한, Y 방향의 1열의 다이싱 영역(4Y)은, 예를 들면 6개의 분할 칩 Y로 분할된다. 다이싱 영역(4Y)의 패턴 또한 3종류이기 때문에, 합계 18개의 영역이 필요하다. 이들 18개의 영역을 배치하는데 필요한 영역은, 동일한 계산으로 14.4×21㎜가 된다. 이 영역은, 도 7c에 도시한 바와 같이 Y 방향 두개의 마스터 마스크(1-2, 1-4)에 걸친 영역을 사용하면, 7.2×42㎜로 할 수 있다. Y 방향의 배치 가능한 여백 부분(20)은 배치 금지 영역을 제외하고 9.2×42㎜이므로, 상기 18개의 분할 칩 Y는 모두 예를 들면 마스터 마스크(1-2, 1-4)의 2매에 걸쳐 배치할 수 있다.
이와 같이 본 제3 실시예에 따르면, 레티클 제작에 필요한 마스터 마스크의 매수를, 상기 제1 실시예의 6매 및 상기 제2 실시예의 5매로부터 4매로 줄일 수 있다.
[제4 실시예]
상기 제1∼제3 실시예는 완전히 새로운 레티클을 제작할 때에 필요한 마스터 마스크의 매수를 얼마나 줄일지를 고려한 것이었다.
본 제4 실시예는, 기존의 레티클의 패턴 자체에 개량이 실시되었을 때, 패턴을 변경하는 마스터 마스크의 매수를 얼마나 줄일지에 대하여 주목한다.
통상, 전기 디바이스, 예를 들면 반도체 소자의 제조에 있어서, 전기 특성의 향상, 수율의 향상을 꾀하기 위해 레티클의 패턴에 개량이 실시되는 경우가 많이 있다. DRAM이나, 플래시 메모리 등으로 대표되는 반도체 기억 장치에서는, 그 칩 내의 패턴을, 대별하여 2 종류로 나눌 수 있다. 그것은, 정보 기억을 담당하는 메모리 셀 영역(셀 어레이 패턴), 및 메모리 셀 영역으로부터 판독한 전기 신호를 외부로 출력하는 회로 등이 배치되는 주변 회로 영역이다. 칩에서의 메모리 셀 영역과 주변 회로 영역은 도 10a에 도시한 바와 같이 대략적으로 위치 나눔이 이루어지고 있다. 반도체 기억 장치의 대부분은, 전기 신호의 타이밍을 맞추기 위해 주변 회로 영역을 칩의 중심 부분에 배치된다. 레티클의 패턴이 가장 빈번히 개량되는 것은, 이 주변 회로 영역이 분명하다.
메모리 셀 영역의 패턴이 개량되는 경우, 메모리 셀 영역은 마스터 마스크 모두에 걸쳐 있기 때문에, 마스터 마스크를 새롭게 다시 작성할 필요가 있다. 그러나, 예를 들면 도 10b에 도시한 바와 같이, 주변 회로 영역 등의 국소적인 개량인 경우, 그 개량 부분(40)을 포함하는 마스터 마스크만을 교환하면 된다.
그래서, 본 제4 실시예에서는 주변 회로 영역의 개량에 대응하기 위해 주변 회로 영역이 가능한 한 적은 매수의 마스터 마스크에 걸치는 배치를 행하였다.
제1 실시예에서 진술한 바와 같이, 기능 소자(본 예에서는 반도체 기억 장치)용의 마스터 마스크(1-1∼1-4)가 구성하는 영역은, 항상 기능 소자보다도 크다.이 때문에, 마스터 마스크(1-1∼1-4)가 구성하는 영역에 기능 소자를 어떻게 배치할지에 대해서는 여러가지로 가능하다.
예를 들면 도 11에 도시한 바와 같이 기능 소자를, 마스터 마스크(1-1∼1-4)가 구성하는 영역의 중심에 배치하면, 개량 부분(40)이 2매의 마스터 마스크, 예를 들면 도 11에 도시한 바와 같이 마스터 마스크(1-2, 1-4)에 걸쳐, 2매의 마스터 마스크를 새롭게 다시 제작할 필요가 있다.
이것을 피하기 위해, 본 제4 실시예에서는 도 12에 도시한 바와 같이, 기능 소자의 코너와, 마스터 마스크(1-1∼1-4)가 구성하는 영역의 코너를 맞추도록 했다. 이에 따라, 개량 부분(40)은 1매의 마스터 마스크, 예를 들면 도 12에 도시한 바와 같이 마스터 마스크(1-4)로만 넣을 수 있다. 이 때문에, 새롭게 다시 제작하는 마스터 마스크의 매수는 1매로 충분하다.
이러한 배치를 행함으로써, 주변 회로 영역의 패턴이 개량될 때에, 교환해야할 마스터 마스크의 매수를 줄일 수 있다.
또한, 이 배치 방법은 제2, 제3 실시예에서 설명한 기능 소자용 마스터 마스크의 여백 부분(20)을 크게 하는 방법과 모순되지 않기 때문에, 상기 제2, 제3 실시예와 조합하면, 보다 유효하다.
[제5 실시예]
상기 제4 실시예에서는, 개량 부분(40)이 주변 회로 영역의 일부분인 경우의 예였다.
본 제5 실시예에서는, 개량 부분(40)이 복수 장소에 걸치는 경우에 어떻게새롭게 작성하는 마스터 마스크의 매수를 줄일지에 관한 것이다.
도 13a 및 도 13b는 각각 본 발명의 제5 실시예에 따른 마스터 마스크의 수정 방법에 대하여 설명하기 위한 평면도이다.
도 13a에는 주변 회로 영역의 일부분과, Y 방향의 다이싱 영역(4Y)의 일부분과, 각각 개량 부분(40-1, 40-2)이 존재하는 예가 나타내어져 있다. 이들 개량 부분(40-1, 40-2)은 각각, 다른 마스터 마스크(1-2와 1-4)로 존재한다. 이 때문에, 패턴을 수정하기 위해서는 마스터 마스크(1-2, 1-4)를 새롭게 다시 제작할 필요가 있다.
그러나, 도 13b에 도시한 바와 같이 개량 부분(40-1, 40-2)은 1매의 마스터 마스크에 넣을 수 있다. 예를 들면 본 제5 실시예에서는, 분할 칩 Y 중 개량이 실시되지 않은 분할 칩 Y(본 예에서는 Y1∼Y3, Y5, Y6)에 대해서는 마스터 마스크(1-2, 1-4)를 이용하여, 개량 부분(40-2)을 포함하는 분할 칩 Y(본 예에서는 Y4)에만 및 개량 부분(40-1)을 포함하는 새롭게 다시 제작한 마스터 마스크(1-4 NEW)의 여백 부분(20)에 그렸다. 이에 따라, 개량 부분(40)이 복수 장소에 걸친 경우라도 다시 제작하는 마스터 마스크의 매수를 줄일 수 있다.
이 제5 실시예와 같이 개량이 실시된 부분만으로 새롭게 마스터 마스크를 제작함으로써, 패턴 개량 시에 수반하는, 수정이 필요한 마스터 마스크의 매수를 적게 할 수 있다.
[제6 실시예]
도 14는 본 발명의 제6 실시예에 따른 마스터 마스크 수정 방법을 나타내는평면도이다.
도 14에 도시한 바와 같이, 본 실시예 6에서는 하나의 기능 소자에 대해 8개의 개량 부분(40-1∼40-8)이 포함되어 있다. 각각의 개량 부분은 도 14 내의 확대 부분에 나타낸 바와 같이 중앙에 배치된 배선 패턴(41)이 그 하측에 인접하는 배선 패턴(42)에 접합되어 있는 상태(개량전)를, 그 상측에 인접하는 배선 패턴(43)에 접합되는 상태(개량 후)로 연결해 두는 것이다. 배선 패턴(41, 42, 43)은 각각 900㎚ 폭의 Cr(크롬) 패턴이다.
이러한 8개의 개량 부분(40-1∼40-8)은 2매의 마스터 마스크(1-3, 1-4)에 걸쳐 있기 때문에, 새롭게 2매의 마스터 마스크를 제작할 필요가 있었다.
그러나, 상기한 바와 같은 패턴 개량은 새로운 마스터 마스크를 제작하지 않아도 마스터 마스크 위에서 용이하게 수정할 수 있다. 예를 들면 레이저 리페어와, 집속 이온 빔(FIB)을 이용하면 된다. 이하, 레이저 리페어와, FIB를 이용한 마스터 마스크 위에서의 수정의 일례를 설명한다.
우선, 레이저 리페어를 이용하여, 중앙에 배치된 배선 패턴(41)과, 그 하측에 인접하는 배선 패턴(42)을 접합하고 있는 부분의 크롬(Cr)을 제거한다. 계속해서, FIB를 이용하여 배선 패턴(41)과, 그 상측에 인접하는 배선 패턴(43)이 접합되도록, 석영(Qz)으로 만든 마스터 마스크(1) 위에 카본을 퇴적시킨다.
이러한 마스터 마스크(1) 위에서의 수정을, 마스터 마스크(1-3, 1-4) 위의 개량 부분(40-1∼40-8) 모두에 대하여 행한다. 이와 같이 수정된 마스터 마스크(1-3, 1-4)를 이용하여, 레티클을 제작하면, 제작된 레티클에는 개량 후의패턴을 얻을 수 있다.
레티클 위의 패턴이 아닌, 마스터 마스크(1) 위의 패턴을 수정하는 것은 이하의 두가지 이유때문이다.
첫째로, 마스터 마스크(1) 위의 패턴 사이즈는, 레티클과 비교하여, 예를 들면 5배의 크기이며, 레티클 위의 패턴을 수정하는 것보다도 마스터 마스크(1) 위의 패턴을 수정하는 것이 용이하고,
둘째, 하나의 기능 소자당 8개소의 개량 부분(40-1∼40-8)이 있기 때문에, 동일한 기능 소자가, 예를 들면 12개 배열하는 레티클 위에서 수정하려고 하면, 8×12=96 개소의 수정이 필요해져, 많은 노동력을 필요로 하며, 모든 수정이 성공하지 않을 확률도 높아지기 때문이다.
본 제6 실시예를 이용하면, 마스터 마스크(1) 위의 패턴 수정을 행함으로써, 새롭게 마스터 마스크를 제작하지 않고, 레티클 패턴의 개량에 대응할 수 있다.
[제7 실시예]
도 15a는, 본 발명의 제7 실시예에 대하여 설명하기 위한 것으로, 상술한 제1 내지 제6 실시예에 따른 노광 방법을 채용한 레티클을 이용하는 반도체 장치의 제조 방법을 나타내는 프로세스 흐름도이다.
도 15a에 도시한 바와 같이, 기판(웨이퍼) 위에 실리콘 산화막이나 실리콘 질화막, 폴리실리콘층 등의 패터닝의 대상이 되는 층을 형성하고(STEP1), 이 층 위에 포토레지스트를 코팅한다(STEP2). 이어서, 상술한 노광 방법으로 형성된 레티클을 준비한다(STEP3). 이 레티클은 한번에 노광할 수 있는 영역 이상의 크기를갖는 패턴을, 한번에 노광할 수 있는 영역 범위 내로 분할하여 그린 마스터 마스크를 이용하여 형성된 것이다. 이 노광 방법은, 다음 3가지 공정을 갖는다. 제1은 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 높은 영역과, 반복성이 낮은 영역으로 분할하는 공정(STEP3-1), 제2는 상기 반복성이 낮은 영역의 패턴이 그려진 적어도 1매의 제1 마스터 마스크를 이용하여, 상기 반복성이 낮은 영역의 패턴을 상기 레티클에 노광하는 공정(STEP3-2), 및 제3은 상기 반복성이 높은 영역의 패턴이 그려진 적어도 1매의 제2 마스터 마스크를 이용하고, 상기 반복성이 높은 영역의 패턴을 상기 레티클에 공통으로 노광하는 공정(STEP3-3)이다.
그리고, 제작한 레티클을 이용하여 포토레지스트를 노광한다(STEP4). 그 후, 상기 포토레지스트를 현상한 후(STEP5), 이 포토레지스트를 마스크로 하여 상기 층을 패터닝한다(STEP6).
다른 기본적인 반도체 장치의 제조 공정은, 주지된 공정을 이용하면 되며, 여러 소자를 형성한 후, 다이싱 공정, 마운트 공정, 패키징 공정 등을 거쳐 반도체 장치가 완성된다.
상기한 바와 같은 반도체 장치의 제조 방법에 따르면, 적은 매수의 마스터 마스크에서 레티클을 형성할 수 있고, 저비용화할 수 있으므로, 반도체 장치의 저비용화도 도모할 수 있다.
또, 상기 레티클의 노광 공정(STEP3)은 도 15b에 도시한 바와 같이, 두개의 공정으로도 실현할 수 있다. 제1은 상기 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 높은 영역과, 반복성이 낮은 영역으로 분할하는공정(STEP3-1)이고, 제2는 상기 반복성이 높은 영역의 패턴이 그려진 부분과, 상기 부분 이외에 상기 반복 영역이 낮은 영역의 패턴이 그려진 부분을 갖는 마스터 마스크를 이용하여, 상기 반복성이 낮은 영역의 패턴을 상기 레티클에 노광하고, 또한 상기 마스터 마스크를 이용하여, 상기 반복성이 높은 영역의 패턴을 상기 레티클에 공통으로 노광하는 공정(STEP3-2)이다.
이러한 반도체 장치의 제조 방법에 따르면, 보다 적은 매수의 마스터 마스크로 레티클을 형성할 수 있고, 더 저비용화할 수 있으므로, 반도체 장치의 저비용화를 더 도모할 수 있다.
[제8 실시예]
도 16a는, 본 발명의 제8 실시예에 대하여 설명하기 위한 것으로, 상술한 제1 내지 제6 실시예에 따른 노광 방법으로 패터닝한 포토레지스트를 마스크에 이용하는 반도체 장치의 제조 방법을 나타내는 프로세스 흐름도이다.
상기 제7 실시예에서는, 레티클을 이용하여 에칭 마스크 또는 레지스트 패턴을 형성하는데 비하여, 본 제8 실시예에서는 레티클을 이용하지 않고 웨이퍼 위에 도포된 포토레지스트를 직접 노광하는 것이다.
도 16a에 도시한 바와 같이, 기판(웨이퍼) 위에 실리콘 산화막이나 실리콘 질화막, 폴리실리콘층 등의 패터닝의 대상이 되는 층을 형성하고(STEP1), 이 층 위에 포토레지스트를 코팅한다(STEP2). 이어서, 상기 포토레지스트를 노광하기 위해 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 높은 영역과, 반복성이 낮은 영역으로 분할한다(STEP3). 그리고, 상기 반복성이 낮은 영역의 패턴이 그려진 적어도 1매의 제1 마스크를 이용하여, 상기 반복성이 낮은 영역의 패턴을 상기 포토레지스트에 노광한다(STEP4). 그 후, 상기 반복성이 높은 영역의 패턴이 그려진 적어도 1매의 제2 마스크를 이용하여, 상기 반복성이 높은 영역의 패턴을 상기 포토레지스트에 공통으로 노광한다(STEP5). 이어서, 포토레지스트를 현상하고 (STEP6), 이 포토레지스트를 마스크로 하여 상기 층을 패터닝한다(STEP7).
다른 기본적인 반도체 장치의 제조 공정은, 주지된 공정을 이용하면 되며, 여러 소자를 형성한 후, 다이싱 공정, 마운트 공정, 패키징 공정 등을 거쳐 반도체 장치가 완성된다.
상기한 바와 같은 반도체 장치의 제조 방법에 따르면, 염가인 소영역 노광 장치를 이용하여 대면적 반도체 장치가 노광 가능해지므로, 반도체 장치의 저비용화도 도모할 수 있다. 또한 종래에는 실현 불가능한 거대한 반도체 장치도 노광 가능해진다.
또, 도 16b에 도시한 바와 같이 상기 포토레지스트를 노광하는 공정(STEP3, STEP4, STEP5)은 상기 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 높은 영역과, 반복성이 낮은 영역으로 분할하는 공정(STEP3)과, 상기 반복성이 높은 영역의 패턴이 그려진 부분과, 상기 부분 이외에 상기 반복 영역이 낮은 영역의 패턴이 그려진 부분을 갖는 마스크를 이용하여, 상기 반복성이 낮은 영역의 패턴을 상기 포토레지스트에 노광하고, 또한 상기 마스크를 이용하여, 상기 반복성이 높은 영역의 패턴을 상기 포토레지스트에 공통으로 노광하는 공정(STEP4)으로도 실현할 수 있다.
이러한 반도체 장치의 제조 방법에 따르면, 보다 적은 매수의 마스크로 포토레지스트를 패터닝할 수 있고, 더 저비용화할 수 있으므로, 반도체 장치의 저비용화를 더 도모할 수 있다.
이상 설명한 바와 같이, 본 발명의 하나의 측면에 따르면, 복수회의 노광 공정을 거쳐 제작되는 제품(예를 들면 레티클)에 드는 제조 비용을 경감시킬 수 있는 마스터 마스크 및 그 제작 방법, 그 마스터 마스크를 이용한 노광 방법, 및 그 노광 방법을 이용한 반도체 장치의 제조 방법을 제공할 수 있다.
또한, 이와 함께, 복수회의 노광 공정을 거쳐 제작되는 제품(예를 들면 레티클)의 수정에 드는 수정 비용을 경감시킬 수 있는 마스터 마스크 및 그 제작 방법, 그 마스터 마스크를 이용한 노광 방법 및 그 노광 방법을 이용한 반도체 장치의 제조 방법을 제공할 수 있다.
추가적인 장점 및 변형은 당업자라면 용이하게 생각해낼 수 있으므로, 본 발명의 범위는 상기한 실시예와 상세한 설명에 의해 제한되지 않는다. 따라서, 첨부된 특허 청구 범위와 그 균등물로 정의되는 발명의 사상 및 범위에서 벗어나지 않고 다양한 변경이 이루어질 수 있다.

Claims (27)

  1. 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 피노광체에 노광할 때에 이용되는 마스터 마스크의 제작 방법에 있어서,
    상기 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 반복성이 낮은 영역과, 반복성이 높은 영역으로 분할하는 단계와,
    상기 반복성이 낮은 영역의 패턴을, 적어도 1매의 제1 마스터 마스크(1-5, 1-6)에 그리는 단계와,
    상기 반복성이 높은 영역의 패턴을, 적어도 1매의 제2 마스터 마스크(1-1∼1-4)에 그리는 단계
    를 포함하는 것을 특징으로 하는 마스터 마스크의 제작 방법.
  2. 제1항에 있어서,
    상기 반복성이 높은 영역은 기능 소자(A)의 패턴이고,
    상기 반복성이 낮은 영역은 다이싱 영역(4, 4X, 4Y)의 패턴이고,
    상기 다이싱 영역(4, 4X, 4Y)의 패턴에는 X 방향 패턴(4X)과 상기 X 방향으로 교차하는 Y 방향 패턴(4Y)이 있으며,
    상기 제1 마스터 마스크(1-5, 1-6)에는 상기 X 방향 패턴 및 상기 Y 방향 패턴 중 어느 한쪽을 그리는 것을 특징으로 하는 마스터 마스크의 제작 방법.
  3. 제2항에 있어서,
    상기 다이싱 영역(4, 4X, 4Y)의 패턴은, 상기 한번에 노광할 수 있는 영역을 따라 복수로 분할되고,
    상기 복수로 분할된 다이싱 영역(4, 4X, 4Y)의 패턴을 각각 상기 제1 마스터 마스크(1-5, 1-6)에 그리는 것을 특징으로 하는 마스터 마스크의 제작 방법.
  4. 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 피노광체에 노광할 때에 이용되는 마스터 마스크의 제작 방법에 있어서,
    상기 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 반복성이 낮은 영역과, 반복성이 높은 영역으로 분할하는 단계와,
    상기 반복성이 높은 영역의 패턴을, 적어도 1매의 마스터 마스크(1-1∼1-4)에 그리는 단계와,
    상기 반복성이 낮은 영역의 패턴을, 상기 마스터 마스크(1-1∼1-4) 중 상기반복성이 높은 영역의 패턴이 그려진 부분 이외(1-1, 1-2, 1-4)에 그리는 단계
    를 포함하는 것을 특징으로 하는 마스터 마스크의 제작 방법.
  5. 제4항에 있어서,
    상기 반복성이 높은 영역은 기능 소자(A)의 패턴이고,
    상기 반복성이 낮은 영역은 다이싱 영역(4, 4X, 4Y)의 패턴이고,
    상기 다이싱 영역(4, 4X, 4Y)의 패턴에는 X 방향 패턴(4X)과 상기 X 방향으로 교차하는 Y 방향 패턴(4Y)이 있으며,
    상기 마스터 마스크(1-1∼1-4)에는 상기 X 방향 패턴(4X) 및 상기 Y 방향 패턴(4Y) 중 적어도 어느 한쪽을 그리는 것을 특징으로 하는 마스터 마스크의 제작 방법.
  6. 제5항에 있어서,
    상기 다이싱 영역(4, 4X, 4Y)의 패턴은, 상기 한번에 노광할 수 있는 영역을 따라 복수로 분할되고,
    상기 복수로 분할된 다이싱 영역(4, 4X, 4Y)의 패턴을 각각, 상기 마스터 마스크(1-1∼1-4)에 그리는 것을 특징으로 하는 마스터 마스크의 제작 방법.
  7. 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 상기 한번에 노광할 수 있는 영역 범위 내로 분할하여 그린 마스터 마스크를 이용하여, 피노광체에 노광하는 노광 방법에 있어서,
    상기 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 높은 영역과, 반복성이 낮은 영역으로 분할하는 단계와,
    상기 반복성이 낮은 영역의 패턴이 그려진 적어도 1매의 제1 마스터 마스크 (1-5, 1-6)를 이용하여, 상기 반복성이 낮은 영역의 패턴을 상기 피노광체(2)에 노광하는 단계와,
    상기 반복성이 높은 영역의 패턴이 그려진 적어도 1매의 제2 마스터마스크(1-1∼1-4)를 이용하여, 상기 반복성이 높은 영역의 패턴을 상기 피노광체(2)에 공통으로 노광하는 단계를 포함하는 것을 특징으로 하는 노광 방법.
  8. 제7항에 있어서,
    상기 제1 마스터 마스크(1-5, 1-6)에는 상기 반복성이 낮은 영역의 패턴이 상기 한번에 노광할 수 있는 영역을 따라 복수로 분할되어 그려져 있고,
    상기 제1 마스터 마스크(1-5, 1-6)에 그려져 있는 상기 복수로 분할된 패턴을 상기 피노광체(2)에 노광할 때, 상기 복수로 분할된 패턴 중 노광하고 싶은 패턴만을 선택하여 조명하는 것을 특징으로 하는 노광 방법.
  9. 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 상기 한번에 노광할 수 있는 영역 범위 내로 분할하여 그린 마스터 마스크를 이용하여, 피노광체에 노광하는 노광 방법에 있어서,
    상기 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 높은 영역과, 반복성이 낮은 영역으로 분할하는 단계와,
    상기 반복성이 높은 영역의 패턴이 그려진 제1 부분과, 상기 반복 영역이 낮은 영역의 패턴이 그려진 제2 부분을 갖는 마스터 마스크(1-1∼1-4)를 이용하여, 상기 반복성이 낮은 영역의 패턴을 상기 피노광체(2)에 노광하고, 상기 마스터 마스크(1-1∼1-4)를 이용하여, 상기 반복성이 높은 영역의 패턴을 상기 피노광체(2)에 공통으로 노광하는 단계
    를 포함하는 것을 특징으로 하는 노광 방법.
  10. 제9항에 있어서,
    상기 마스터 마스크(1-1∼1-4)에 그려진 반복성이 낮은 영역의 패턴을 상기피노광체(2)에 노광할 때, 상기 반복성이 높은 영역의 패턴은 차광하고, 상기 반복성이 낮은 영역의 패턴만을 선택하여 조명하는 것을 특징으로 하는 노광 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 마스터 마스크(1-1∼1-4)에는 상기 반복성이 낮은 영역의 패턴이 상기한번에 노광할 수 있는 영역을 따라 복수로 분할되어 그려져 있고,
    상기 마스터 마스크(1-1∼1-4)에 그려져 있는 상기 복수로 분할된 패턴을 상기 피노광체(2)에 노광할 때, 상기 복수로 분할된 패턴 중 노광하고 싶은 패턴만을 선택하여 조명하는 것을 특징으로 하는 노광 방법.
  12. 하나의 패턴이 복수로 분할되어 그려져 있는 마스터 마스크를 수정한 마스터 마스크의 제작 방법에 있어서,
    상기 하나의 패턴의 수정 개소가 복수의 마스터 마스크(1-1∼1-4)에 걸쳐 존재할 때, 상기 수정 개소를 수정한 패턴을 1매의 마스터 마스크(1-4 NEW)에 그리는 것을 특징으로 하는 마스터 마스크의 제작 방법.
  13. 한번에 노광할 수 있는 영역을 따라 분할된 다이싱 영역(4, 4X, 4Y)의 패턴이 각각 그려져 있는 복수의 마스터 마스크(1-5, 1-6)를 포함하는 것을 특징으로 하는 디바이스 마스크.
  14. 기능 소자(A)의 패턴이 그려져 있는 제1 부분과,
    상기 기능 소자(A)의 패턴이 그려져 있는 제1 부분 이외에, 한번에 노광할 수 있는 영역을 따라 분할된 다이싱 영역(4, 4X, 4Y)의 패턴이 각각 그려져 있는 제2 부분
    을 포함하는 것을 특징으로 하는 마스터 마스크.
  15. 제14항에 있어서,
    차광 재료에 의해 형성된 차광 패턴이 그려져 있는 제3 부분(40-1∼40-8)을 더 구비하고,
    상기 차광 패턴을, 상기 차광 재료와는 다른 차광 재료에 의해 수정한 것을 특징으로 하는 마스터 마스크.
  16. 기판 위에 패터닝의 대상이 되는 층을 형성하는 단계와, 상기 층 위에 포토레지스트를 코팅하는 단계와, 상기 포토레지스트를 회로 패턴이 형성된 레티클을 통해 노광하는 단계와, 상기 포토레지스트를 현상하는 단계와, 상기 포토레지스트를 마스크로 하여 상기 층을 패터닝하는 단계를 포함하는 반도체 장치의 제조 방법에 있어서,
    상기 레티클(2)은, 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 상기 한번에 노광할 수 있는 영역 범위 내로 분할하여 그린 마스터 마스크(1)를 이용하여 형성된 것으로,
    상기 레티클(2)의 노광 방법은, 상기 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 높은 영역과, 반복성이 낮은 영역으로 분할하는 단계(STEP3-1)와,
    상기 반복성이 낮은 영역의 패턴이 그려진 적어도 1매의 제1 마스터 마스크(1-5, 1-6)를 이용하여, 상기 반복성이 낮은 영역의 패턴을 상기 레티클(2)에 노광하는 단계(STEP3-2)와,
    상기 반복성이 높은 영역의 패턴이 그려진 적어도 1매의 제2 마스터 마스크(1-1∼1-4)를 이용하여, 상기 반복성이 높은 영역의 패턴을 상기 레티클(2)에 공통으로 노광하는 단계(STEP3-3)
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 제1 마스터 마스크(1-5, 1-6)에는, 상기 반복성이 낮은 영역의 패턴이 상기 한번에 노광할 수 있는 영역을 따라 복수로 분할되어 그려져 있고,
    상기 제1 마스터 마스크(1-5, 1-6)에 그려져 있는 상기 복수로 분할된 패턴을 상기 레티클(2)에 노광할 때, 상기 복수로 분할된 패턴 중 노광하고 싶은 패턴만을 선택하여 조명하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 기판 위에 패터닝의 대상이 되는 층을 형성하는 단계와, 상기 층 위에 포토레지스트를 코팅하는 단계와, 상기 포토레지스트를 회로 패턴이 형성된 레티클을 통해 노광하는 단계와, 상기 포토레지스트를 현상하는 단계와, 상기 포토레지스트를 마스크로 하여 상기층을 패터닝하는 단계를 포함하는 반도체 장치의 제조 방법에 있어서,
    상기 레티클(2)은, 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을, 상기 한번에 노광할 수 있는 영역 범위 내로 분할하여 그린 마스터 마스크(1)를 이용하여 형성된 것으로,
    상기 레티클(2)의 노광 방법은, 상기 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 높은 영역과, 반복성이 낮은 영역으로 분할하는 단계(STEP3-1)와,
    상기 반복성이 높은 영역의 패턴이 그려진 제1 부분과, 상기 반복 영역이 낮은 영역의 패턴이 그려진 제2 부분을 갖는 마스터 마스크(1-1∼1-4)를 이용하여, 상기 반복성이 낮은 영역의 패턴을 상기 레티클(2)에 노광하고, 상기 마스터 마스크(1-1∼1-4)를 이용하여, 상기 반복성이 높은 영역의 패턴을 상기 레티클(2)에 공통으로 노광하는 단계(STEP3-2)
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 마스터 마스크(1)에는, 상기 반복성이 낮은 영역의 패턴이 상기 한번에 노광할 수 있는 영역을 따라 복수로 분할되어 그려져 있고,
    상기 마스터 마스크(1-1∼1-4)에 그려져 있는 상기 복수로 분할된 패턴을 상기 레티클(2)에 노광할 때, 상기 복수로 분할된 패턴 중 노광하고 싶은 패턴만을 선택하여 조명하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제18항에 있어서,
    상기 마스터 마스크(1-1∼1-4)에 그려진 반복성이 낮은 영역의 패턴을 상기 레티클(2)에 노광할 때, 상기 반복성이 높은 영역의 패턴은 차광하고, 상기 반복성이 낮은 영역의 패턴만을 선택하여 조명하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제20항에 있어서,
    상기 마스터 마스크(1-1∼1-4)에는, 상기 반복성이 낮은 영역의 패턴이 상기한번에 노광할 수 있는 영역을 따라 복수로 분할되어 그려져 있고,
    상기 마스터 마스크(1-1∼1-4)에 그려져 있는 상기 복수로 분할된 패턴을 상기 레티클(2)에 노광할 때, 상기 복수로 분할된 패턴 중 노광하고 싶은 패턴만을 선택하여 조명하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 기판 위에 패터닝의 대상이 되는 층을 형성하는 단계와, 상기 층 위에 포토레지스트를 코팅하는 단계와, 상기 포토레지스트를 노광하는 단계와, 상기 포토레지스트를 현상하는 단계와, 상기 포토레지스트를 마스크로 하여 상기 층을 패터닝하는 단계를 포함하는 반도체 장치의 제조 방법에 있어서,
    상기 포토레지스트를 노광하는 단계는 상기 포토레지스트를 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 높은 영역과, 반복성이 낮은 영역으로 분할하는 단계(STEP3)와,
    상기 반복성이 낮은 영역의 패턴이 그려진 적어도 1매의 제1 마스크(1-5, 1-6)를 이용하여, 상기 반복성이 낮은 영역의 패턴을 상기 포토레지스트에 노광하는 단계(STEP4)와,
    상기 반복성이 높은 영역의 패턴이 그려진 적어도 1매의 제2 마스크(1-1∼1-4)를 이용하여, 상기 반복성이 높은 영역의 패턴을 상기 포토레지스트에 공통으로 노광하는 단계(STEP5)
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제22항에 있어서,
    상기 제1 마스크(1-5, 1-6)에는 상기 반복성이 낮은 영역의 패턴이 상기 한번에 노광할 수 있는 영역을 따라 복수로 분할되어 그려져 있고,
    상기 제1 마스크(1-5, 1-6)에 그려져 있는 상기 복수로 분할된 패턴을 상기 포토레지스트에 노광할 때, 상기 복수로 분할된 패턴 중 노광하고 싶은 패턴만을선택하여 조명하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 기판 위에 패터닝의 대상이 되는 층을 형성하는 단계와, 상기 층 위에 포토레지스트를 코팅하는 단계와, 상기 포토레지스트를 노광하는 단계와, 상기 포토레지스트를 현상하는 단계와, 상기 포토레지스트를 마스크로 하여 상기 층을 패터닝하는 단계를 포함하는 반도체 장치의 제조 방법에 있어서,
    상기 포토레지스트를 노광하는 단계는, 상기 포토레지스트를 한번에 노광할 수 있는 영역 이상의 크기를 갖는 패턴을 반복성이 높은 영역과, 반복성이 낮은 영역으로 분할하는 단계(STEP3)와,
    상기 반복성이 높은 영역의 패턴이 그려진 제1 부분과, 상기 반복 영역이 낮은 영역의 패턴이 그려진 제2 부분을 갖는 마스크(1-1∼1-4)를 이용하여, 상기 반복성이 낮은 영역의 패턴을 상기 포토레지스트에 노광하고, 상기 마스크(1-1∼1-4)를 이용하여, 상기 반복성이 높은 영역의 패턴을 상기 포토레지스트에 공통으로 노광하는 단계(STEP4)
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 제24항에 있어서,
    상기 마스크(1-1∼1-4)에는, 상기 반복성이 낮은 영역의 패턴이 상기 한번에 노광할 수 있는 영역을 따라 복수로 분할되어 그려져 있고,
    상기 마스크(1-1∼1-4)에 그려져 있는 상기 복수로 분할된 패턴을 상기 포토레지스트에 노광할 때, 상기 복수로 분할된 패턴 중 노광하고 싶은 패턴만을 선택하여 조명하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  26. 제24항에 있어서,
    상기 마스크(1-1∼1-4)에 그려진 반복성이 낮은 영역의 패턴을 상기 포토레지스트에 노광할 때, 상기 반복성이 높은 영역의 패턴은 차광하고, 상기 반복성이 낮은 영역의 패턴만을 선택하여 조명하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 제25항에 있어서,
    상기 마스크(1-1∼1-4)에는, 상기 반복성이 낮은 영역의 패턴이 상기 한번에 노광할 수 있는 영역을 따라 복수로 분할되어 그려져 있고,
    상기 마스크(1-1∼1-4)에 그려져 있는 상기 복수로 분할된 패턴을 상기 포토레지스트에 노광할 때, 상기 복수로 분할된 패턴 중 노광하고 싶은 패턴만을 선택하여 조명하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2002-0019186A 2001-04-09 2002-04-09 마스터 마스크를 이용하여 레티클에 ｉｃ 칩의 패턴을형성하기 위한 노광 방법 KR100464740B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001110309A JP4266079B2 (ja) 2001-04-09 2001-04-09 原版とその作製方法及びその原版を用いた露光方法
JPJP-P-2001-00110309 2001-04-09

Publications (2)

Publication Number Publication Date
KR20020079530A KR20020079530A (ko) 2002-10-19
KR100464740B1 true KR100464740B1 (ko) 2005-01-06

Family

ID=18962107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0019186A KR100464740B1 (ko) 2001-04-09 2002-04-09 마스터 마스크를 이용하여 레티클에 ｉｃ 칩의 패턴을형성하기 위한 노광 방법

Country Status (6)

Country Link
US (1) US7029799B2 (ko)
EP (1) EP1249733A3 (ko)
JP (1) JP4266079B2 (ko)
KR (1) KR100464740B1 (ko)
CN (1) CN1221867C (ko)
TW (1) TW583504B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG118283A1 (en) * 2003-06-20 2006-01-27 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
JP4571870B2 (ja) * 2005-02-02 2010-10-27 株式会社ディスコ 露光装置
US7924406B2 (en) * 2005-07-13 2011-04-12 Asml Netherlands B.V. Stage apparatus, lithographic apparatus and device manufacturing method having switch device for two illumination channels
JP4336671B2 (ja) 2005-07-15 2009-09-30 キヤノン株式会社 露光パラメータの決定をコンピュータに実行させるプログラム、露光パラメータを決定する決定方法、露光方法及びデバイス製造方法。
CN101446758B (zh) * 2007-11-28 2011-05-11 中国科学院微电子研究所 改善微机械非制冷红外成像芯片中反光板平整度的方法
CN102109757B (zh) * 2009-12-29 2012-11-21 富葵精密组件(深圳)有限公司 底片、底片设计方法及使用该底片制作的电路基板
CN107068546B (zh) * 2015-11-06 2022-05-24 马维尔以色列(M.I.S.L.)有限公司 生产用于多功能产品的半导体晶片的方法
JP2017134200A (ja) * 2016-01-27 2017-08-03 株式会社ディスコ 露光装置
WO2023157888A1 (ja) * 2022-02-17 2023-08-24 株式会社ニコン 露光方法、デバイス製造方法、露光装置、及び露光システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55108738A (en) * 1979-02-13 1980-08-21 Fujitsu Ltd Inspection for registration of photomask
JPS58173832A (ja) * 1982-04-05 1983-10-12 Oki Electric Ind Co Ltd ウエ−ハアラインメント方法
JPH0215612A (ja) * 1988-07-04 1990-01-19 Oki Electric Ind Co Ltd 半導体装置の認識符号形成方法
KR20010042133A (ko) * 1998-03-26 2001-05-25 오노 시게오 노광방법, 노광장치, 포토마스크, 포토마스크의 제조방법,마이크로디바이스, 및 마이크로디바이스의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705299A (en) * 1992-12-16 1998-01-06 Texas Instruments Incorporated Large die photolithography
JPH06224099A (ja) * 1993-01-26 1994-08-12 Sony Corp 半導体装置の製造方法
JPH1064788A (ja) 1996-08-22 1998-03-06 Toshiba Corp 半導体装置の製造方法と露光用マスク
TW449672B (en) * 1997-12-25 2001-08-11 Nippon Kogaku Kk Process and apparatus for manufacturing photomask and method of manufacturing the same
US6136517A (en) 1998-03-06 2000-10-24 Raytheon Company Method for photo composition of large area integrated circuits
JP3751762B2 (ja) * 1998-12-08 2006-03-01 株式会社東芝 半導体装置の製造方法および原板
JP2000340492A (ja) 1999-05-28 2000-12-08 Nec Corp 電子線露光用マスクとそれを用いた半導体装置製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55108738A (en) * 1979-02-13 1980-08-21 Fujitsu Ltd Inspection for registration of photomask
JPS58173832A (ja) * 1982-04-05 1983-10-12 Oki Electric Ind Co Ltd ウエ−ハアラインメント方法
JPH0215612A (ja) * 1988-07-04 1990-01-19 Oki Electric Ind Co Ltd 半導体装置の認識符号形成方法
KR20010042133A (ko) * 1998-03-26 2001-05-25 오노 시게오 노광방법, 노광장치, 포토마스크, 포토마스크의 제조방법,마이크로디바이스, 및 마이크로디바이스의 제조방법

Also Published As

Publication number Publication date
JP2002303968A (ja) 2002-10-18
CN1380584A (zh) 2002-11-20
EP1249733A3 (en) 2005-02-09
US7029799B2 (en) 2006-04-18
CN1221867C (zh) 2005-10-05
KR20020079530A (ko) 2002-10-19
JP4266079B2 (ja) 2009-05-20
TW583504B (en) 2004-04-11
EP1249733A2 (en) 2002-10-16
US20020160277A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
US5364716A (en) Pattern exposing method using phase shift and mask used therefor
KR100961019B1 (ko) 묘화 방법 및 하전 입자 빔 묘화 장치
US20060160029A1 (en) Lithographic method of manufacturing a device
EP2092534A2 (en) Stencil design and method for cell projection particle beam lithography
JP2007072423A (ja) 二重露光用フォトマスク及びこれを用いた二重露光方法
JP2001022051A (ja) レチクル及び半導体装置の製造方法
KR100253052B1 (ko) 패턴형성방법 및 패턴형성장치
KR100464740B1 (ko) 마스터 마스크를 이용하여 레티클에 ｉｃ 칩의 패턴을형성하기 위한 노광 방법
KR100437430B1 (ko) 마스크구조체 및 그 제작방법
US7745067B2 (en) Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements
US6544695B2 (en) Photomask set for photolithographic operation
JP4794408B2 (ja) フォトマスク及び半導体装置の製造方法
JPH08167570A (ja) 露光方法
KR100772090B1 (ko) 반도체 제조용 노광 마스크의 제조방법
KR970008330B1 (ko) 서브-패턴을 갖는 레티클(reticle)과 이를 사용하는 노광방법
US20070281218A1 (en) Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density
US7858269B2 (en) Structure and method for sub-resolution dummy clear shapes for improved gate dimensional control
JPH11133585A (ja) 露光用マスク及びその製造方法
JPH01234850A (ja) 半導体集積回路用フォトマスク
JPH06181164A (ja) 露光方法及び露光装置
JPH06224099A (ja) 半導体装置の製造方法
JPS6358825A (ja) パタ−ン形成方法
JP3529967B2 (ja) アライメントマーク付きフォトマスク用ブランクスの製造方法
KR100641987B1 (ko) 반도체 소자의 마스크 및 그 패턴 형성 방법
JPH065508A (ja) 半導体の製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121107

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131125

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee