JP2003060122A - 半導体チップ搭載用基板及びそれを用いた半導体装置 - Google Patents
半導体チップ搭載用基板及びそれを用いた半導体装置Info
- Publication number
- JP2003060122A JP2003060122A JP2001249908A JP2001249908A JP2003060122A JP 2003060122 A JP2003060122 A JP 2003060122A JP 2001249908 A JP2001249908 A JP 2001249908A JP 2001249908 A JP2001249908 A JP 2001249908A JP 2003060122 A JP2003060122 A JP 2003060122A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip mounting
- land
- capillary
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
導体チップ搭載用基板及びその半導体チップ搭載用基板
を用いた半導体装置を提供する。 【解決手段】絶縁基板102上の導体パターンは、導体
ワイヤ110を介して半導体チップ100の電極パッド
120に接続されるランド130を含む。各ランド13
0は、導体ワイヤ110のボンディングの際にキャピラ
リが接地されるキャピラリ接地部202と、導体ワイヤ
110が接触し得るワイヤ接触部204とを有してい
る。ワイヤ接触部204のキャピラリ接地部202側
は、括れ部200となっている。ランド130は、隣り
合うランド130の間で、括れ部200とキャピラリ接
地部202とが対向するよう配列されている。
Description
等の半導体装置で用いられる半導体チップ搭載用基板及
びその半導体チップ搭載用基板を備えた半導体装置に関
する。
化に伴い、これに搭載される半導体パッケージ等の半導
体装置をより高密度化するための技術開発が盛んであ
る。半導体パッケージを高密度化するための構造とし
て、BGA(Ball Grid Array)構造が知られている。
図10は、BGA構造を採用した半導体パッケージの基
本構成の一例を示す。この半導体パッケージは、主面
(図中上面)に集積回路が形成された半導体チップ90
0を、ダイペースト904を介して絶縁基板(サブスト
レート)902に固定し、封止材918により封止した
ものである。半導体チップ900の表面には、その集積
回路から引き出された電極パッド920が形成されてい
る。絶縁基板902の主面には、半導体チップ900の
電極パッド920と外部接続端子である半田バンプ90
8とを接続するための導体パターンが形成されている。
この導体パターンは、導体ワイヤ910を介して半導体
チップ900の電極パッド920に接続されるランド9
30と、絶縁基板902に形成したスルーホールを介し
て半田バンプ908に接続される接続パッド932とを
含んでいる。
ンを示す平面図である。導体パターンの各ランド930
は、絶縁基板902上において、実装される半導体チッ
プ100の外周に沿って配列されている。各接続パッド
932は、絶縁基板902の内側の領域に、二次元的に
配列されている。ランド930と接続パッド932と
は、それぞれリード934によって接続されている。各
ランド930の平面形状は、図12に平面形状を拡大し
て示すように一定の幅W(約0.1mm)を有する長尺
形状であり、その表面に導体ワイヤ910がボンディン
グされる。
パッケージの高密度化の要請から、パッケージサイズを
変えずに多ピン化することが求められており、そのた
め、ランド930の配列ピッチを狭くし、配列密度を向
上させることが必要になっている。しかしながら、ラン
ド930の配列ピッチを狭くするには、以下のような問
題がある。
ングの際に導体ワイヤ910が接地する可能性のあるエ
リア(ワイヤ接地可能エリアRとする。)が存在するた
め、導体ワイヤ910の相互の接触を防止するために
は、このワイヤ接地可能エリアRが互いに重なり合わな
いようにしなければならない。このワイヤ接地可能エリ
アRは、半径0.25mmで扇角30°の扇形であるこ
とが知られており、このようなエリアを確保するには、
ランド930の配列ピッチを約0.13mm以上にする
ことが必要になる。
ため、図13に示すように、各ランド930を絶縁基板
902(図11)の外側及び内側に交互にずらして千鳥
状に配置することも検討されている。しかしながら、こ
の場合には、各ランド930の隙間Cが狭くなりすぎ、
現在のエッチング処理能力(30μm以上の隙間が必要
とされる)では製造が困難であるという問題がある。
させることができる半導体チップ搭載用基板及びその半
導体チップ搭載用基板を用いた半導体装置を提供するこ
とを目的とする。
め、本発明の半導体チップ搭載用基板は、その主面に半
導体チップ搭載領域を有する絶縁基板と、搭載される半
導体チップの電極パッドから延びる導体ワイヤが接続さ
れる略長方形状のランド部と、外部接続端子としての電
極に接続されるパッド部と、上記ランド部と上記パッド
部とを接続するリード部とを有し、上記絶縁基板の主面
に形成されている複数の導体パターンとを有し、上記ラ
ンド部が、その中央部に形成された他の領域よりも幅が
狭い括れ部と、上記括れ部よりも上記半導体チップ搭載
領域から離れた位置に形成され、上記導体ワイヤの接続
の際にキャピラリが接地して上記導体ワイヤが機械的に
接続されるキャピラリ接地部とを有すると共に、その長
手方向が搭載される半導体チップの対応する電極パッド
に対して略直線状になるように上記半導体チップ搭載領
域の外周に沿って配置されており、隣接するランド部に
おいて、上記キャピラリ接地部と上記括れ部とが対向す
るように配置されている。
ャピラリ接地部とを対向させることにより、隣り合うラ
ンド間に必要な隙間(エッチング処理可能な程度の隙
間)を確保し、且つ、導体ワイヤの相互接触を防止する
ための領域を確保しつつ、ランドの配列ピッチを狭くす
ることができる。これにより、ランドの配列ピッチを狭
くし、配列密度を向上させることが可能になる。
の長手方向が上記複数のランド部の配列方向に対して直
交しており、上記各ランド部が上記配列方向の直交方向
に交互にずらして配置されていることが好ましい。
向が上記半導体チップ搭載領域の中心部に対して略放射
線状になるように配置されていることが好ましい。
記キャピラリ接地部に対応する位置に形成されたワイヤ
接触部と上記キャピラリ接地部とが略円形状であること
が好ましい。
キャピラリ接地部の幅の25%から75%であることが
好ましい。
導体チップ搭載用基板と、その主面に複数の電極パッド
を有し、上記半導体チップ搭載用基板の半導体チップ搭
載領域に搭載された半導体チップと、上記各電極パッド
と上記半導体チップ搭載用基板の各ランド部とをそれぞ
れ接続する複数の導体ワイヤと、上記導体ワイヤ及び上
記半導体チップを封止する封止材とを有する。
に沿って説明する。図1及び図2は、本発明を適用した
半導体パッケージの一部切り欠き斜視図及び側断面図で
ある。本実施の形態の半導体パッケージは、半導体チッ
プ100を、ダイペースト104を介して絶縁基板10
2に固定し、封止材118により封止したものである。
半導体チップ100は、シリコン基板の一方の面に図示
しない集積回路を形成したものであり、他方の面におい
て絶縁基板102に固定されている。半導体チップ10
0の集積回路側の面の外周には、その集積回路から引き
出された多数の電極パッド120が配列されている。
ックス製の基板である。絶縁基板102の表面(半導体
チップ100側の面)には、半導体チップ100の電極
パッド120と外部接続端子である半田バンプ108と
を電気的に接続するための導体パターンが形成されてい
る。この導体パターンは、絶縁基板102上に銅などで
形成されたものであり、半導体チップ100の電極パッ
ド120に導体ワイヤ110を介して接続されるランド
130と、絶縁基板102のスルーホールを介して半田
バンプ108に接続される接続パッド132とを含んで
いる。ランド130は、絶縁基板102に実装される半
導体チップ100の外周に沿って配列されており、接続
パッド132は、絶縁基板102の内側に二次元的に配
列されている。
を拡大して示す平面図である。絶縁基板102上の導体
パターンは、更に、ランド130よりも幅の細いパター
ン部分であるリード134,136を有している。リー
ド134は、各ランド130と各接続パッド132とを
ほぼ一対一で結び、これらを電気的に接続するものであ
る。又、リード136は、製造工程の一部において例え
ばテスト用端子として用いられるものである。
して示す平面図である。ランド130は、その配列方向
(X方向)に直交する方向に縦長となるように配置され
ている。このランド130の長手方向は、半導体チップ
100の各電極パッド120から伸びる導体ワイヤ11
0の延出方向(図1参照)とほぼ一致している。ランド
130の外側(絶縁基板102の外周に近い側)の領域
は、導体ワイヤ110のボンディング工程においてキャ
ピラリ(後述)を接地させるためのキャピラリ接地部2
02となっている。このキャピラリ接地部202は、ボ
ンディング工程において、導体ワイヤ110の一端が最
終的に固定される部分である。又、ランド130の内側
(半導体チップ100に近い側)の領域は、導体ワイヤ
110のボンディング工程において導体ワイヤ110が
接触し得るワイヤ接触部204となっている。このワイ
ヤ接触部204は、ボンディング工程において、導体ワ
イヤ110が一時的に載せられる部分である。キャピラ
リ接地部202及びワイヤ接触部204は、いずれも略
円形の平面形状を有している。更に、ワイヤ接触部20
4のキャピラリ接地部202側の領域は、キャピラリ接
地部202よりも幅が狭い括れ部200となっている。
この括れ部200は、キャピラリ接地部202及びワイ
ヤ接触部204を結ぶ凹曲面を有している。ランド13
0を構成するこれら括れ部200、キャピラリ接地部2
02及びワイヤ接触部204は、いわゆる瓢箪形状をな
している。好適な実施例では、キャピラリ接地部202
の幅Wは0.1mmであり、キャピラリ接地部202及
びワイヤ接触部204の中心間距離は0.15mmであ
る。又、特に、括れ部200の幅は、キャピラリ接地部
202の幅に対して、25%〜75%の範囲にあること
が好ましい。
工程中に導体ワイヤ110が接地する可能性のあるエリ
ア(ワイヤ接地可能エリアとする。)は、図中符号Rで
示すように、例えば、半径0.25mmで扇角30°の
扇形のエリアである。ランド130は、その配列方向
(図中矢印Xで示す)に直交する方向に交互にずらされ
て配列されており、ワイヤ接地可能エリアRが相互に重
なり合わないように、かつ、隣り合うランド130の間
で括れ部200とキャピラリ接地部202とが対向する
ように配列されている。このように配列したのは、導体
ワイヤ110の相互接触を防止し、且つ、ランド130
間の隙間Cをエッチング可能な隙間30μm以上に保ち
つつ、配列ピッチを狭くするためである。
率半径R3は、キャピラリ接地部202(凸曲面)の半
径R1と略同じに設定されている。このようにすれば、
キャピラリ接地部202と括れ部200との間の隙間を
一定間隔にすることができるからである。又、ワイヤ接
触部204の半径R2は、キャピラリ接地部202の半
径R1よりも僅かに小さく設定されている。好適な実施
例では、キャピラリ接地部202の幅Wを0.1mm
(すなわち半径R1を0.05mm)とした場合、ラン
ド130の配列ピッチPは0.122mmにすることが
できる。
の配列例を示す図であり、絶縁基板102の表面の約4
分の1の領域に対応している。本実施の形態における幅
0.1mmのランド130を、一辺が13mmの正方形
の半導体チップ100(図5では省略)の外周に沿って
配列した場合、配列可能なランドの数は、380個(一
辺当たり95個)となる。比較のため、図5には、ラン
ド130のような括れ部200を有さないランドS(幅
0.1mm)を、上記寸法の半導体チップ100の周囲
に配列した例を併せて示す。この場合、半導体チップ1
00の外周に沿って配列可能なランドの数は、340個
(一辺当たり85個)となる。すなわち、本実施の形態
を、上記寸法の半導体チップ100を含む半導体パッケ
ージに適用すると、ランドの配列数を40個増加させる
ことができ、半導体パッケージの多ピン化が可能になる
ことが分かる。
る半導体パッケージの製造方法について説明する。ま
ず、図6(A)に示すように、ポリイミド又はセラミッ
クス製の絶縁基板102に、スルーホール300を形成
する。このスルーホール300の形成は、打ち抜き部材
による打ち抜き加工、又はフォトリソグラフィー技術に
よって行うことができる。次いで、スルーホール300
を形成した絶縁基板102の全面に銅箔をラミネートし
たのち、フォトリソグラフィー技術を用いてエッチング
し、図6(B)に示すようなランド130及び接続パッ
ド132を形成する。続いて、図6(C)に示すよう
に、絶縁基板102の表面に、ランド130となる部分
を露出させて、半田マスク302を塗布する。露出した
ランド130にニッケル又は金メッキを施す。そのの
ち、ディスペンサ(図示せず)を用いて、絶縁基板10
2上にエポキシ系樹脂からなるダイペースト104を滴
下する。液状のダイペースト104が硬化する前に、図
6(D)に示すように、別の工程で製造した半導体チッ
プ100を上方から一定の圧力で押し付け、ダイペース
ト104を半導体チップ100の下面全域に行き渡らせ
る。この状態で、ヒータ等により雰囲気温度を上げて、
ダイペースト104を硬化させ、絶縁基板102上に半
導体チップ100を固定する。
ップ100の電極パッド120とランド130とを、導
体ワイヤ110でボンディングする。図7は、このボン
ディング工程を説明するための概略図である。ボンディ
ング工程では、金やアルミニウムの極細ワイヤを軟化状
態で供給するキャピラリ400を用いる。まず、キャピ
ラリ400から吐出した極細ワイヤ402の一端を半導
体チップ100の電極パッド120上にボンディングし
たのち、図7(A)に示すように、極細ワイヤ402を
ループを描くように引き伸ばし、絶縁基板102上のラ
ンド130にボンディングする。ランド130へのボン
ディングに際し、キャピラリ400は、ランド130の
キャピラリ接地部202の中央位置208の上方に位置
させる。このとき、極細ワイヤ402は、ランド130
のワイヤ接触部204上に載置された状態にある。次い
で、図7(B)に示すように、キャピラリ400を下方
に(キャピラリ接地部202に対して)押し下げると、
極細ワイヤ402の先端側の部分がキャピラリ接地部2
02上に接地し、ここで固定される。これに伴い、極細
ワイヤ402のワイヤ接触部204に接触していた部分
は、ワイヤ接触部204から僅かに浮き上がる。この状
態からキャピラリ400を上昇させ、キャピラリ400
をこのランド130上から退避させる。極細ワイヤ40
2は、ランド130のキャピラリ接地部202に先端が
固定されたまま残る。これにより、半導体チップ100
の電極パッド120とランド130とのボンディングが
完了し、ボンディングされた極細ワイヤ402が導体ワ
イヤ110となる。
ディングが完了した後、図6(F)に示すように、モー
ルド樹脂よりなる封止材118で半導体チップ100を
封止する。最後に、絶縁基板102のスルーホール30
0内に半田ペーストを充填して半田バンプ108を形成
する。以上の工程を経て、半導体パッケージが完成す
る。
ば、隣り合うランド130の間で、括れ部200とキャ
ピラリ接地部202とを対向させる構成としたので、導
体ワイヤ110の相互接触を防止すると共に、ランド1
30間の隙間Cをエッチング可能な隙間30μm以上に
保ちつつ、配列ピッチを狭くすることができる。これに
より、パッケージサイズをそのままにしてランド130
の数を増やし、多ピン化することが可能になり、半導体
パッケージの高密度化が可能になる。
を、その配列方向に直交する方向に交互にずらして配置
するようにしたので、隣り合うランド130の間で、括
れ部200とキャピラリ接地部202とを確実に対向さ
せることができ、配列密度を更に向上させることができ
る。
の形状をほぼ瓢箪形状としたので、ランド130上に導
体ワイヤ110が接地又は接触する領域を確保しつつ、
ランド130の配列密度を向上させることができる。加
えて、括れ部200の幅をキャピラリ接地部202の幅
の25%〜75%の範囲としたので、キャピラリ接地部
202及びワイヤ接触部204の面積を十分確保しつ
つ、ランド130の配列密度を確実に向上させることが
できる。
て説明する。図8は、上述した実施の形態の変形例に係
るランド130の配列を示す平面図であり、絶縁基板1
02の表面の約4分の1の領域を示すものである。本変
形例では、ランド130は、半導体チップ100(図8
では省略)の外周に沿って規定される各辺に配列されて
おり、各辺の中央部に位置するランド130は、その長
手方向がランド130の配列方向に対して直交し、各辺
の端部に近いランド130ほど、その長手方向が当該直
交方向から傾斜するようになっている。このようにすれ
ば、ランド130の傾きにより、隣り合うランド130
の間で括れ部200とキャピラリ接地部202とが対向
する領域が生じるため、ランド130の配列ピッチを狭
くすることができるからである。
mのランド130を、一辺が13mmの正方形の半導体
チップ100の周囲に配列した場合、配列可能なランド
130の数は、316個(一辺当たり79個)となる。
比較のため、図8には、ランド130のような括れ部2
00を有さないランドS(幅0.1mm)を、上記寸法
の半導体チップ100の周囲に配列した例を示す。この
場合、配列可能なランドの数は、308個(一辺当たり
77個)となる。すなわち、本変形例を、上記寸法の半
導体チップ100を含む半導体パッケージに適用する
と、ランドの配列数を8個増加させることができること
が分かる。
うランド130の間で括れ部200とキャピラリ接地部
202とを対向させる領域を設けることができるため、
ランド130の配列ピッチを狭くし、配列密度を向上さ
せることができる。
説明する。図9(A)は、第2の実施の形態に係るラン
ド130の平面形状及びその配列パターンを示す平面図
である。各ランド130の形状は、第1の実施の形態と
同様であるが、各ランド130が、その配列方向に直交
する方向(絶縁基板102の外側及び内側)に交互に完
全に位置をずらし、内側に位置するランド130の括れ
部200が、外側に位置するランド130のリード13
4に対向するように配置されている。このような配列を
千鳥配列と呼ぶ。更に、隣り合うランド130の間で、
括れ部200とワイヤ接地可能エリアRとが対向するよ
う、各ランド130が配列されている。これにより、ラ
ンド130の配列ピッチを小さくすることができる。具
体的には、キャピラリ接地部202の幅Wを0.1mm
とした場合、ランド130の配列ピッチPを0.109
mmまで小さくすることができる。
0のような括れ部を有さないランドS(幅0.1mm)
を千鳥状に配列した例を示す。この場合、ランドSを、
隣接するランド130のワイヤ接地可能エリアRと接触
させないよう配列するには、配列ピッチPを0.115
mm以上にしなければならない。すなわち、本実施の形
態によれば、千鳥配列したランドにおいて、配列ピッチ
を狭くする効果を奏することが分かる。
ド130を千鳥配列し、隣り合うランド130の間で、
括れ部200とワイヤ接地可能エリアRとを対向させる
構成としたことにより、ランド130の配列密度を更に
向上させることができる。
て説明した。しかしながら本発明は前記実施の形態に示
した事項に限定されず、特許請求の範囲の記載に基いて
その変更、改良等が可能であることは明らかである。例
えば、第2の実施の形態においては、外側のランド13
0には絞り部200を設けないようにしてもよい。
ンドの間で、括れ部とキャピラリ接地部とを対向させる
よう構成としたので、導体ワイヤの相互接触を防止し、
且つ、ランドの隙間をエッチング処理可能な程度の広さ
に保ちつつ、ランドの配列ピッチを狭くすることができ
る。これにより、ランドの配列ピッチを狭くし、配列密
度を向上させることが可能になる。
ジの一部切り欠き側面図である。
る。
を示す平面図である。
形状を示す平面図である。
図である。
す工程毎の断面図である。
程を説明するための断面図である。
ジにおけるランドの配列を示す平面図である。
ジにおけるランドの配列を示す平面図である。
略図である。
縁基板上における導体パターンを示す平面図である。
ンドの形状を拡大して示す平面図である。
ンドの他の配列例を示す平面図である。
Claims (6)
- 【請求項1】 その主面に半導体チップ搭載領域を有す
る絶縁基板と、 搭載される半導体チップの電極パッドから延びる導体ワ
イヤが接続される略長方形状のランド部と、外部接続端
子としての電極に接続されるパッド部と、上記ランド部
と上記パッド部とを接続するリード部とを有し、上記絶
縁基板の主面に形成されている複数の導体パターンと、 を有し、 上記ランド部が、その中央部に形成された他の領域より
も幅が狭い括れ部と、上記括れ部よりも上記半導体チッ
プ搭載領域から離れた位置に形成され、上記導体ワイヤ
の接続の際にキャピラリが接地して上記導体ワイヤが機
械的に接続されるキャピラリ接地部とを有すると共に、
その長手方向が搭載される半導体チップの対応する電極
パッドに対して略直線状になるように上記半導体チップ
搭載領域の外周に沿って配置されており、 隣接するランド部において、上記キャピラリ接地部と上
記括れ部とが対向するように配置されている半導体チッ
プ搭載用基板。 - 【請求項2】 上記各ランド部の長手方向が上記複数の
ランド部の配列方向に対して直交しており、上記各ラン
ド部が上記配列方向の直交方向に交互にずらして配置さ
れている請求項1に記載の半導体チップ搭載用基板。 - 【請求項3】 上記各ランド部の長手方向が上記半導体
チップ搭載領域の中心部に対して略放射線状になるよう
に配置されている請求項1に記載の半導体チップ搭載用
基板。 - 【請求項4】 上記括れ部を挟んで上記キャピラリ接地
部に対応する位置に形成されたワイヤ接触部と上記キャ
ピラリ接地部とが略円形状である請求項2又は3に記載
の半導体チップ搭載用基板。 - 【請求項5】 上記括れ部の幅が上記キャピラリ接地部
の幅の25%〜75%である請求項2、3又は4に記載
の半導体チップ搭載用基板。 - 【請求項6】 請求項1、2、3、4又は5に記載の半
導体チップ搭載用基板と、 その主面に複数の電極パッドを有し、上記半導体チップ
搭載用基板の半導体チップ搭載領域に搭載された半導体
チップと、 上記各電極パッドと上記半導体チップ搭載用基板の各ラ
ンド部とをそれぞれ接続する複数の導体ワイヤと、 上記導体ワイヤ及び上記半導体チップを封止する封止材
と、 を有する半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001249908A JP4586316B2 (ja) | 2001-08-21 | 2001-08-21 | 半導体チップ搭載用基板及びそれを用いた半導体装置 |
US10/225,006 US6977443B2 (en) | 2001-08-21 | 2002-08-21 | Substrate for carrying a semiconductor chip and semiconductor device using same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001249908A JP4586316B2 (ja) | 2001-08-21 | 2001-08-21 | 半導体チップ搭載用基板及びそれを用いた半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003060122A true JP2003060122A (ja) | 2003-02-28 |
JP2003060122A5 JP2003060122A5 (ja) | 2008-06-26 |
JP4586316B2 JP4586316B2 (ja) | 2010-11-24 |
Family
ID=19078827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001249908A Expired - Lifetime JP4586316B2 (ja) | 2001-08-21 | 2001-08-21 | 半導体チップ搭載用基板及びそれを用いた半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6977443B2 (ja) |
JP (1) | JP4586316B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10497770B2 (en) | 2017-05-18 | 2019-12-03 | Samsung Display Co., Ltd. | Display device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9000579B2 (en) * | 2007-03-30 | 2015-04-07 | Stats Chippac Ltd. | Integrated circuit package system with bonding in via |
US8587901B1 (en) | 2009-12-30 | 2013-11-19 | Western Digital (Fremont), Llc | Magnetic recording head slider comprising bond pad having a probe contact area and a solder contact area |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60134429A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
JPS6143437A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 半導体装置 |
JPH04276636A (ja) * | 1991-03-05 | 1992-10-01 | Rohm Co Ltd | Ic及びic配線パターン |
JPH0650340U (ja) * | 1992-11-30 | 1994-07-08 | 京セラ株式会社 | 電子部品の端子構造 |
JPH10209321A (ja) * | 1997-01-20 | 1998-08-07 | Hitachi Ltd | 半導体集積回路装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5731709A (en) * | 1996-01-26 | 1998-03-24 | Motorola, Inc. | Method for testing a ball grid array semiconductor device and a device for such testing |
JP3619773B2 (ja) * | 2000-12-20 | 2005-02-16 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2001
- 2001-08-21 JP JP2001249908A patent/JP4586316B2/ja not_active Expired - Lifetime
-
2002
- 2002-08-21 US US10/225,006 patent/US6977443B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60134429A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
JPS6143437A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 半導体装置 |
JPH04276636A (ja) * | 1991-03-05 | 1992-10-01 | Rohm Co Ltd | Ic及びic配線パターン |
JPH0650340U (ja) * | 1992-11-30 | 1994-07-08 | 京セラ株式会社 | 電子部品の端子構造 |
JPH10209321A (ja) * | 1997-01-20 | 1998-08-07 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10497770B2 (en) | 2017-05-18 | 2019-12-03 | Samsung Display Co., Ltd. | Display device |
US11171197B2 (en) | 2017-05-18 | 2021-11-09 | Samsung Display Co., Ltd. | Display device |
US11980073B2 (en) | 2017-05-18 | 2024-05-07 | Samsung Display Co., Ltd. | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP4586316B2 (ja) | 2010-11-24 |
US6977443B2 (en) | 2005-12-20 |
US20030042586A1 (en) | 2003-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
US20040012099A1 (en) | Semiconductor device and manufacturing method for the same, circuit board, and electronic device | |
US20080315415A1 (en) | Semiconductor device and manufacturing method thereof | |
WO1999028969A1 (en) | Integrated circuit chip package and method of making the same | |
JPH10270592A (ja) | 半導体装置及びその製造方法 | |
US6677219B2 (en) | Method of forming a ball grid array package | |
KR20050022336A (ko) | 반도체장치 | |
JP3593833B2 (ja) | 半導体装置 | |
JP2003243437A (ja) | ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法 | |
JP3927783B2 (ja) | 半導体部品 | |
TW512503B (en) | Integrated circuit package having partially exposed conductive layer | |
US5889333A (en) | Semiconductor device and method for manufacturing such | |
JP3642414B2 (ja) | 半導体装置およびその製造方法 | |
JP4586316B2 (ja) | 半導体チップ搭載用基板及びそれを用いた半導体装置 | |
JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
JP2004363224A (ja) | 半導体チップの接続構造 | |
KR100533761B1 (ko) | 반도체패키지 | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
JP2568057B2 (ja) | 集積回路装置 | |
JP4523425B2 (ja) | 半導体素子搭載用基板 | |
JP2003007954A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3632883B2 (ja) | 半導体装置 | |
JP4484891B2 (ja) | 半導体装置及びその製造方法 | |
JP4328978B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080507 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4586316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |