JPH1020825A - テレビゲーム機用映像信号変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 パソコンのディスプレイにテレビゲーム機を
接続して、テレビゲーム機の映像をパソコンのディスプ
レイにて映し出すための映像信号変換装置を提供するこ
とを課題とし、特に、パソコンのマルチディスプレイと
テレビゲーム機との接続を可能にすることを課題とす
る。 【解決手段】 テレビゲーム機用映像信号の垂直走査周
波数と水平走査周波数のうちの水平走査周波数のみを２
倍にして、１フィールド当たりの走査線数を２倍にする
倍速変換回路（ライン・バッファ２１及びクロックジェ
ネレータ２４等からなる）を備えたアップ・スキャンコ
ンバータ１（映像信号変換装置）を用いて、テレビゲー
ム機をパソコン用ディスプレイに接続するだけで、テレ
ビゲーム機の映像をパソコン用の高精密なディスプレイ
の特徴を生かした解像度の高い映像を見ることを可能と
した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号変換装置
に関し、詳しくは、パーソナルコンピュータのディスプ
レイにテレビゲーム機を接続して テレビゲーム機の映
像をパーソナルコンピュータのディスプレイにて映し出
すためのテレビゲーム機用映像信号変換装置に関する。

【０００２】

【従来の技術】近年、テレビゲーム機が広く家庭等に浸
透し、楽しまれている。ところで、このようなテレビゲ
ーム機の映像をパーソナルコンピュータ（以下、パソコ
ンと言う）用の高精密なディスプレイ、即ち、アナログ
ＲＧＢモニターに映し出して、該アナログＲＧＢモニタ
ーの特徴を生かした解像度の高い映像を見たいという要
求がある。

【０００３】

【発明が解決しようとする課題】しかしながら、テレビ
ゲーム機の映像としてＮＴＳＣ方式のものでは、テレビ
ゲーム機を同じくＮＴＳＣ方式のテレビのビデオ端子に
接続して使用しており、このようなテレビゲーム機を直
接パソコン用ディスプレイに接続しても画面表示は不可
能である。即ち、一般のテレビは、上述のように、ＮＴ
ＳＣ方式を用いており、水平走査周波数は１５．７５ｋ
Ｈｚである。ところが、パソコン用ディスプレイのそれ
は２４ｋＨｚ或いは３１ｋＨｚであり、この水平走査周
波数の相違により、画面表示ができないのである。

【０００４】この場合、テレビゲーム機とパソコン用デ
ィスプレイの走査方式が同じであれば、テレビゲーム機
から出力されているコンポーネントアナログＲＧＢ信号
をパソコン用ディスプレイに入力すればよいのである
が、近年のパソコンのディスプレイは高解像度化・大画
面化のためマルチ化されたマルチディスプレイとなって
おり、ＶＧＡ方式であるため、走査周波数の低い側は対
応できない。

【０００５】本発明は以上のような従来の課題を解決す
るためなされたものであり、パソコンのディスプレイに
テレビゲーム機を接続して テレビゲーム機の映像をパ
ソコンのディスプレイにて映し出すための映像信号変換
装置を提供することを課題とし、特に、パソコンのマル
チディスプレイとテレビゲーム機との接続を可能にする
ことを目的とする。

【０００６】

【課題を解決するための手段】このため、請求項１に係
る発明は、ＮＴＳＣ方式のテレビゲーム機とＶＧＡ方式
のパーソナルコンピュータのディスプレイに接続され、
該テレビゲーム機の映像信号をディスプレイ信号である
映像信号に変換するテレビゲーム機用映像信号変換装置
であって、前記テレビゲーム機用映像出力に接続可能な
入力端子と、前記パーソナルコンピュータのディスプレ
イの映像入力に接続可能な出力端子と、を備え、ＮＴＳ
Ｃ方式のインタレース走査をノンインタレース走査にす
るべく、前記テレビゲーム機用映像信号の垂直走査周波
数と水平走査周波数のうちの水平走査周波数のみを２倍
にして、１フィールド当たりの走査線数を２倍にする倍
速変換回路を備えるように構成した。

【０００７】請求項２に係る発明は、前記倍速変換回路
を、インタレース走査により飛び越されたラインの信号
をメモリを利用して作り出すと共に、倍の周波数でリー
ドを行い、１ライン分の信号が走査されるべきところ
を、倍の周波数で２ライン分走査する構成とした。

【０００８】請求項３に係る発明は、前記飛び越された
ラインの信号を、１つ前のラインの信号をそのまま利用
するべく、同じ信号を２回読み出すことにより得ること
を特徴とする。

【０００９】請求項４に係る発明は、テレビゲーム機の
電源入時に、テレビゲーム機用映像信号変換装置の電源
を入れるリモートコントロール回路を備えるように構成
した。

【００１０】請求項５に係る発明は、前記パーソナルコ
ンピュータのアナログＲＧＢ出力に接続可能な入力端子
を備え、パーソナルコンピュータと接続可能な構成であ
って、テレビゲーム機の電源切時に、テレビゲーム機と
ディスプレイとの接続から、パーソナルコンピュータと
ディスプレイとの接続に切り換え、電源入時に、パーソ
ナルコンピュータとディスプレイとの接続から、テレビ
ゲーム機とディスプレイとの接続に切り換える切換回路
を備えたことを特徴とする。

【００１１】請求項６に係る発明は、前記切換回路を、
スルー回路から構成した。

【００１２】請求項７に係る発明は、テレビゲーム機用
映像信号変換装置の本体を、高さ方向が偏平な方形箱形
状に形成するようにした。

【００１３】請求項８に係る発明は、前記映像信号変換
装置本体の前面部には、電源投入時に点灯するＬＥＤラ
ンプと、ヘッドフォン用のコネクタと、音量調節レバー
と、が夫々設けられ、後面部には、テレビゲーム機のＡ
Ｖマルチ出力端子に接続されるゲーム機接続コネクタ
と、ディスプレイの入力用コネクタに接続されるディス
プレイ接続コネクタと、パーソナルコンピュータの出力
用コネクタに接続されるパーソナルコンピュータ接続コ
ネクタと、ＡＣアダプターが接続される電源接続コネク
タと、が夫々設けられていることを特徴とする。

【００１４】

【発明の実施の形態】以下、添付された図面を参照して
本発明を詳述する。先ず、本発明に係るテレビゲーム機
用の映像信号変換装置の基本概念について説明する。上
述したように、近年のパソコンのディスプレイは高解像
化のためマルチ化されたマルチディスプレイとなってお
り、走査周波数の低い側は対応できない。従って、本発
明の映像信号変換装置は、殆どのマルチディスプレイに
対応しているＶＧＡ対応走査周波数に変換する機能を持
たせる。

【００１５】ＶＧＡ仕様水平走査周波数は３１．５ｋＨ
ｚであり、ＮＴＳＣ方式の１５．７３４ｋＨｚの約２倍
に設定されている。尚、垂直走査周波数は両者とも６０
Ｈｚである。そこで、テレビゲーム機の走査線を倍速変
換することによりＶＧＡ仕様とする構成を採用する。上
記の倍速変換するには ＮＴＳＣ方式のインタレース走
査をノンインタレース走査にすることと同じことにな
る。

【００１６】ここで、ＮＴＳＣの走査線方式は、画面の
ちらつきを少なくするためにインタレース（飛び越し）
走査を採用している。即ち、図１０に示すように、走査
線１本おきに走査して垂直方向の画素密度を下げる代わ
りに、フィールド周波数（１秒当たりの画面の数）を２
倍にする方式を採っている。

【００１７】インタレース走査では、第１フィールドと
第２フィールドとで１枚の完全な絵（フレーム）が出来
上がる。従って、ＮＴＳＣ方式のテレビの場合、１つの
フィールドの走査線数は２６２．５本で画面数を３０枚
／秒となっている。このように、インタレース走査では
１画面当たりの垂直方向の画素密度（走査線数）を下げ
るため、走査が粗くなり、走査線間の隙間が見えること
になり、これは画面が大きくなる程顕著になり、見づら
い画面となる。

【００１８】かかるインタレース走査による垂直方向の
画素密度の劣化を解消するには、１走査線単位での信号
を２倍に圧縮すれば良い。そして、フィールド周波数
（垂直周波数）はそのままで水平周波数を２倍にして、
１フィールド当たりの走査線数を２倍にする方法があ
る。

【００１９】これにより、インタレース走査がノンイン
タレース走査に変換され、垂直方向の画素密度を上げる
ことができ、この様子は、図１１に示されるようにな
る。

【００２０】かかるインタレースからノンインタレース
走査変換を実現するには、１走査線毎にメモリに信号を
書き込み、書き込みの２倍の速度を読み出せばよいこと
になり、これが倍速変換（ノンインタレース変換）の原
理であり、この様子は、図１２に示されるようになる。

【００２１】かかる倍速変換の具体的な方法としては、
インタレース走査により飛び越されたラインの信号をメ
モリを利用して作り出すと共に、倍の周波数（例えば、
４ｆｓｃのサンプリング・レートに対して、８ｆｓｃに
対応）でリードを行い、従来１ライン分の信号が走査さ
れるべきところを、倍の周波数で２回（２ライン分）走
査することにより行う。

【００２２】飛び越されたラインの信号（補間信号）の
作り方としては、種々あり、本発明の実施形態では、図
に示すように、１つ前のラインの信号をそのまま利用す
る（同じ信号を２回読み出す）最もシンプルな方法を採
用する。この方法は、１つの信号入力に対してライン・
バッファを１個使う。４ｆｓｃでライトを行い、８ｆｓ
ｃでリードを行うため、同一信号を２回リードすること
になり、２回目にリードされた信号が補間信号となる
（図１３参照）。

【００２３】次に、上述した基本概念に基づいて案出さ
れた本発明に係るテレビゲーム機用映像信号変換装置
（以下、アップ・スキャンコンバータと言う）の一実施
形態の具体的構成について説明する。アップ・スキャン
コンバータは、テレビゲーム機に接続され、後述の回路
構成により、該テレビゲーム機の映像信号をパソコン用
ディスプレイ信号である映像信号に変換するものであ
り、図７に示すように、アップ・スキャンコンバータ１
は、テレビゲーム機２とパソコン３用のディスプレイ３
Ａに接続して使用する。又、アップ・スキャンコンバー
タ１は、パソコン３とも接続され、１台のディスプレイ
３Ａを共用してテレビゲーム機２とパソコン３を切り換
えて使用できる。

【００２４】この場合、テレビゲーム機２のＡＶマルチ
出力端子にＲＧＢケーブル４Ａの一端を接続し、その他
端にアップ・スキャンコンバータ１を接続する。一方、
アップ・スキャンコンバータ１に別のＲＧＢケーブル４
Ｂを接続し、これをパソコン用ディスプレイ３Ａに接続
する。又、アップ・スキャンコンバータ１にケーブル４
Ｃを接続し、これをパソコン３に接続する。尚、アップ
・スキャンコンバータ１には、その他に、後述するＡＣ
アダプター３３やアンプ内蔵スピーカ３４、ヘッドホン
３５が接続される。

【００２５】かかるアップ・スキャンコンバータ１の使
用方法を説明すると、先ず、家庭用コンセントにＡＣア
ダプター３３を接続し、アップ・スキャンコンバータ１
にＡＣアダプター３３のプラグを接続する。又、アップ
・スキャンコンバータ１に、アンプ内蔵スピーカ３４、
ヘッドホン３５を接続する。パソコン３を接続している
場合には、パソコン３を動作させ、ディスプレイ３Ａに
パソコン画面を出して確認する。

【００２６】次に、テレビゲーム機２の電源を入れる
と、ディスプレイ３Ａはパソコン画面からゲーム画面へ
と切り換わる。パソコン３を使用するときには、テレビ
ゲーム機２の電源を切ると、自動的にディスプレイ３Ａ
はパソコン画面に切り換わる。

【００２７】次に、図８及び図９を参照して、アップ・
スキャンコンバータ１の本体構造について説明する。ア
ップ・スキャンコンバータ１の本体１Ａは、高さ方向が
比較的偏平な方形箱形状に形成され、底面には載置用の
支持脚６が設けられている。かかるコンバータ本体１Ａ
の前面部には、電源投入時に点灯するＬＥＤランプ（Ｐ
ＯＷＥＲ）７と、ヘッドフォン用のコネクタ（ＰＨＯＮ
ＥＳ）８と、音量調節レバー（ＶＯＬＵＭＥ）９と、が
夫々設けられている。

【００２８】コンバータ本体１Ａの後面部には、テレビ
ゲーム機２のＡＶマルチ出力端子にＲＧＢケーブル４Ａ
を介して接続されるゲーム機接続コネクタ（ＩＮ）１０
と、パソコン用ディスプレイ３の入力用コネクタに前記
別のＲＧＢケーブル４Ｂを介して接続されるディスプレ
イ接続コネクタ（ＤＩＳＰＬＡＹ ＯＵＴ）１１と、パ
ソコン本体の出力用コネクタに図示しないケーブルを介
して接続されるパソコン本体接続コネクタ（ＰＣ Ｉ
Ｎ）１２と、ＡＣアダプター３３が接続される電源接続
コネクタ（ＤＣ９ＶＩＮ）１３と、が夫々設けられてい
る。

【００２９】次に、アップ・スキャンコンバータ１内部
の回路構成について説明する。先ず、この回路構成の概
略を、図１のブロック図に基づいて説明する。この図に
おいて、アップ・スキャンコンバータ１の回路は、Ａ／
Ｄ変換器（ＲＧＢ８ｂｉｔ）２０、ライン・バッファ
（ＲＧＢ９１０ワード×８ｂｉｔ）２１、Ｄ／Ａ変換器
（ＲＧＢ８ｂｉｔ）２２、アンプ（ＲＧＢ）２３、クロ
ック・ジェネレータ２４、リレー２５、リレードライバ
ー２６、レギュレター２７を含んで構成される。

【００３０】テレビゲーム機２のＡＶマルチ出力端子に
接続される前記ゲーム機接続コネクタ（ＩＮ）１０の４
つの端子のうち音声信号左端子及び右端子（ＡＵＤＩＯ
Ｌ，Ｒ）２８は、前記音量調節レバー（ＶＯＬＵＭ
Ｅ）９と連係するオーディオアンプ２９に接続される。
このオーディオアンプ２９からのＡＵＤＩＯ Ｌ，Ｒ信
号は、前記ヘッドフォン用のコネクタ（ＰＨＯＮＥＳ）
８に入力される。

【００３１】ＰＯＷＥＲ端子３０は、リレードライバー
２６に接続され、該リレードライバー２６からのリレー
制御信号はリレー２５に入力される。前記リレー２５
は、パソコンのアナログＲＧＢ出力とディスプレイ３と
の接続と、テレビゲーム機２のＡＶマルチ出力とディス
プレイとの接続と、を選択して切り換えるものであり、
このリレー２５からなるスルー回路が本発明における切
換回路に相当する。これにより、１台のディスプレイ３
を共用してテレビゲーム機２とパーソナルコンピュータ
を切り換えて使用できる。

【００３２】又、アナログＲＧＢ端子３１は、Ａ／Ｄ変
換器２０に接続され、該Ａ／Ｄ変換器２０は、ライン・
バッファ２１に接続され、該ライン・バッファ２１はＤ
／Ａ変換器２２に接続される。このＤ／Ａ変換器２２は
アンプ２３に接続され、該アンプ２３からのアナログＲ
ＧＢ信号はリレー２５を介してパソコン用ディスプレイ
に入力される。

【００３３】ＮＴＳＣビデオ端子３２は、クロック・ジ
ェネレータ２４に接続される。このクロック・ジェネレ
ータ２４には、３２ＨＤ信号と８ｆｓｃ信号とが入力さ
れる。又、クロック・ジェネレータ２４から出力される
ＣＬＵＭＰ信号はＡ／Ｄ変換器２０に入力される。又、
クロック・ジェネレータ２４から出力される４ｆｓｃ信
号はＡ／Ｄ変換器２０とライン・バッファ２１のライト
（書込み）コントロール部２１Ａに入力される。

【００３４】更に、Ｗ−ＲＳＴ信号（ライト・リセット
信号）は、前記ライトコントロール部２１Ａに、Ｒ−Ｒ
ＳＴ信号（リード・リセット信号）はライン・バッファ
２１のリード（読込み）コントロール部２１Ｂに、夫々
入力される。又、８ｆｓｃ信号は、リードコントロール
部２１ＢとＤ／Ａ変換器２２とに入力される。

【００３５】クロック・ジェネレータ２４から出力され
る水平同期信号Ｈ−ＳＹＮＣと垂直同期信号Ｖ−ＳＹＮ
Ｃとは夫々リレー２５を介してパソコン用ディスプレイ
に入力される。前記レギュレター２７はリレー２５に接
続されると共に、前記ＬＥＤランプ（ＰＯＷＥＲ）７と
接続される。

【００３６】次に、かかる構成のアップ・スキャンコン
バータ１の概略的な作用を説明する。アップ・スキャン
コンバータ１の電源系及びスルー回路について説明する
と、先ず、テレビゲーム機の電源が入ることにより、リ
レードライバー２６が働き、ＡＣアダプター３３からの
供給によるＤＣ９Ｖがリレー２５を介しレギュレター２
７により、アナログとデジタルの＋５Ｖとして回路に供
給されるリモートコントロール回路が備えられており、
本アップ・スキャンコンバータ１には、電源用スイッチ
が不要で、テレビゲーム機からのリモートコントロール
により電源が入る。

【００３７】同時に、パソコン本体接続コネクタ（ＰＣ
ＩＮ）１２がリレー２５を介してディスプレイ接続コ
ネクタ（ＤＩＳＰＬＡＹ ＯＵＴ）１１にスルーアウト
していた信号がスキャンコンバートされた信号に切り換
わる。アップ・スキャンコンバータ１の音声系について
説明すると、パソコン用ディスプレイのＤ−ｓｕｂ１５
ピンコネクタ仕様には、音声信号がなく、一般にスピー
カー内蔵のディスプレイは少なく、テレビゲーム機を使
用する場合には、なにかしらの音声出力を準備する必要
がある。

【００３８】テレビゲーム機にスピーカを内蔵しても高
質な音は得られないため、テレビゲーム機の音声を音量
調節レバー（ＶＯＬＵＭＥ）９とオーディオアンプ２９
を介してステレオミニジャックに出力することにより、
ヘッドホンやパソコン用アクセサリのアクティブスピー
カに直接接続できるようになっている。

【００３９】次に、アップ・スキャンコンバータ１の映
像系について説明すると、ＡＶマルチ出力からはコンポ
ーネントアナログＲＧＢ映像信号（以下、ＲＧＢ信号と
言う）とコンポジットビデオ信号が入力され、パソコン
用ディスプレイのＤ−ｓｕｂ１５ピンコネクタ仕様に対
応しているＲＧＢ信号を倍速変換処理し、ビデオ信号は
倍速変換処理に必要な制御信号を作るために使用する。

【００４０】倍速変換処理は、ＲＧＢ信号を３系統の信
号として扱い、３系統の同じ処理を行う。倍速変換処理
を行うためには、前述したように、１ライン分のメモリ
が必要で、デジタルメモリを使用するため、先ず、アナ
ログ映像信号をＡ／Ｄ変換機２０でＡ／Ｄ変換し、ライ
ン・バッファ（メモリ）２１に書き込み、２倍の速度で
読み出し、Ｄ／Ａ変換機２２でＤ／Ａ変換することによ
り実現される。

【００４１】次に、アップ・スキャンコンバータ１の制
御信号系について説明すると、制御信号は、内部クロッ
ク・ジェネレータ２４をＧＥＮ・ＬＯＣＫ（ゲン・ロッ
ク）させるために必要な同期信号と、バーストフラグの
色信号をビデオ信号から分離して使用する。必要な信号
は、Ａ／Ｄ変換するときにアナログ信号を基準電圧に固
定するためのクランプ信号、Ａ／Ｄ変換機２０とライン
・バッファ２１に書き込むときの４ｆｓｃクロック信
号、ライン・バッファ２１に書き込み位置を決めるリセ
ット信号、メモリから読み出すときとＤ／Ａ変換すると
きの８ｆｓｃクロック信号、メモリの読み出し位置を決
めるリセット信号、ＶＧＡに対応した水平同期信号Ｈ−
ＳＹＮＣと垂直同期信号Ｖ−ＳＹＮＣである。

【００４２】かかる構成において、Ａ／Ｄ変換機２０、
ライン・バッファ２１、Ｄ／Ａ変換機２２及びクロック
・ジェネレータ２４により、テレビゲーム機用映像信号
の垂直走査周波数と水平走査周波数のうちの水平走査周
波数のみを２倍にして、１フィールド当たりの走査線数
を２倍にする本発明の倍速変換回路が構成される。

【００４３】そして、１つの信号入力に対してライン・
バッファ２１を１個使い、クロック・ジェネレータ２０
からの制御信号に基づいて、ライン・バッファ２１にて
４ｆｓｃでライトを行い、８ｆｓｃでリードを行って、
同一信号を２回リードし、２回目にリードされた信号、
即ち、飛び越されたラインの信号（補間信号）が作り出
され、これを倍の周波数で（４ｆｓｃのサンプリング・
レートに対して、８ｆｓｃに対応）リードして、１ライ
ン分の信号が走査されるべきところを、倍の周波数で２
回（２ライン分）走査することにより、倍速変換が行わ
れる。

【００４４】これにより、インタレース走査がノンイン
タレース走査に変換され、垂直方向の画素密度を上げる
ことができ、テレビゲーム機の走査線を倍速変換により
ＶＧＡ仕様とすることができる。

【００４５】図２〜図６は、アップ・スキャンコンバー
タ１の実際の回路図を示しており、この回路図に基づい
て、アップ・スキャンコンバータ１の各系統の作用を説
明する。

【００４６】（電源系統）図１のＡＣアダプター３３よ
りＣＮ４に供給されたＤＣ９Ｖは、ＲＹ３−８ｐｉｎの
スイッチに入り（図１４参照）、ＲＹ３の駆動により７
ｐｉｎに出力され、ＩＣ８，ＩＣ９のシリーズレギュレ
ータを介し、デジタルブロック用＋５Ｖ（ＶＣＣ）とア
ナログブロック用＋５Ｖ（ＡＶＣＣ）の２系統の電源が
各系に供給される。

【００４７】（本体スイッチ系統）電源のＯＮ／ＯＦＦ
は、ＣＮ５−４ｐｉｎがテレビゲーム機の電源ＯＮ／Ｏ
ＦＦにより＋５Ｖ／０Ｖに変化するので、Ｑ４がＯＮす
ることにより、ＲＹ３−１０ｐｉｎがＧＮＤになり、Ｃ
Ｎ４から直接供給されてＬＥＤランプ（ＰＯＷＥＲ）７
（Ｄ３）は、ＲＹ３の駆動により、ＶＣＣの供給がなさ
れて発光する。

【００４８】（スルー回路系統）ディスプレイ接続コネ
クタ（ＤＩＳＰＬＡＹ ＯＵＴ）１１（ＣＮ２）の信号
は、映像Ｒ／Ｇ／Ｂと同期Ｈ／ＶとＤＤＣ９／１２／１
５ｐｉｎが出力され、映像Ｒ／Ｇ／Ｂと同期Ｈ／Ｖは、
ＲＹ１，２，３各スイッチのコモン（３，８ｐｉｎ）に
接続されており（図１４参照）、ＲＹ１，２，３が駆動
していないときは、パソコン本体接続コネクタ（ＰＣ
ＩＮ）１２（ＣＮ１）の映像Ｒ／Ｇ／Ｂと同期Ｈ／Ｖに
接続され、パソコン本体接続コネクタ（ＰＣ ＩＮ）１
２（ＣＮ１）からディスプレイ接続コネクタ（ＤＩＳＰ
ＬＡＹ ＯＵＴ）１１（ＣＮ２）にスルーアウトされ
る。

【００４９】ＲＹ１，２，３が駆動しているときは、テ
レビゲーム機の映像のスキャンコンバートされた映像Ｒ
／Ｇ／Ｂと同期Ｈ／Ｖがディスプレイ接続コネクタ（Ｄ
ＩＳＰＬＡＹ ＯＵＴ）１１（ＣＮ２）に出力される。
ＲＹ１，２，３の駆動は、ＲＹ３の駆動により７ｐｉｎ
に＋９Ｖが発生し、ＲＹ１，２の１ｐｉｎに供給され、
１０ｐｉｎがＧＮＤであるから、ＲＹ１，２が駆動す
る。Ｄ１，２はリレーコイルのサージ吸収用ダイオード
である。

【００５０】（音声系統）テレビゲーム機の音声信号仕
様を、例えば、「１．１−１．２Ｖｒｍｓ、インピーダ
ンス４７ｋΩ以上」とした場合、音声レベルは増幅する
必要はなく、ヘッドホンやアクティブスピーカ駆動に必
要なインピーダンスを確保できる。信号の流れは、ＣＮ
５−２，３ｐｉｎに入力されたＲ／Ｌ信号が音量調節レ
バー（ＶＯＬＵＭＥ）９（ＲＶ１）（図１５参照）よ
り、音量調整され、音声ドライバ回路を通してステレオ
ミニジャックＣＮ３に出力される。音声Ｒ／Ｌ回路は同
じであるから、Ｌ側のドライバ回路の説明を行う。電源
電圧が５Ｖしかないため、電圧振幅を十分に確保できる
ように構成されている。

【００５１】音量調節レバー（ＶＯＬＵＭＥ）９（ＲＶ
１）により音量調整された音声信号は、Ｃ３６でＤＣカ
ットされ、Ｄ３のＬＥＤ定電圧特性を利用したバイアス
電圧約＋３Ｖでバイアスされて、ソース側Ｑ５，９とシ
ンク側Ｑ７，１１に分かれる。ＤＣ電圧のマッチングと
して、ソース側は、先ず、Ｑ５によりプラスＶｂｅさ
れ、Ｑ９によりマイナスＶｂｅされることにより、入力
の電位と出力の電位が同じとなる。同じくシンク側もＱ
７，１１により同電位になり、Ｑ９−ＥとＱ１１−Ｅが
同電位であるため、バイアス電流が流れなきことにより
省電力化している。そして、信号成分は十分なドライブ
能力を確保されている。又、電圧振幅もプラス側は約Ａ
ＶＣＣ−Ｖｂｅまで、マイナス側は約ＧＮＤ＋Ｖｂｅま
で確保されている。Ｒ２２とＲ２４の定数の違いは、バ
イアス電圧が１／２ＡＶＣＣでないことと、ＰＮＰとＮ
ＰＮトランジスタの特性の違いによるものである。

【００５２】（映像系統）基本的にはＲ／Ｇ／Ｂ信号と
も同じ処理が行われているため、Ｒ信号のみについて説
明する。

【００５３】（ａ）信号終端 テレビゲーム機のＲ／Ｇ／Ｂ信号仕様を、「例えば、
「０．７ｖｐ−ｐ、インピーダンス７５Ω、ＤＣ成分を
含む」とした場合、ＣＮ５−１０ｐｉｎから入力された
信号は、テレビゲーム機側でＤＣカットされていないた
め、Ｃ２でＤＣカットした後、Ｒ１により７５Ωで終端
する。

【００５４】（ｂ）Ａ／Ｄ変換 その後信号はＡ／Ｄ変換するためＩＣ１で処理される。
図１６はＩＣ１のブロック図で、Ｃ５によりＤＣカット
された信号は４ｐｉｎに入力され、６ｐｉｎに入力され
るクランプ信号により、７ｐｉｎのバイアス電圧Ｖｃ１
でクランプされる。Ｖｃ１を作るためには、ＩＣ２周辺
の通り、１ｐｉｎのＶｒｔと１０ｐｉｎのＶｒｂを作
り、ＩＣ１，３に供給する。Ｒ５２，５３は分圧による
外部負荷を疑似的に取り付けることにより、ＩＣ１，
２，３の特性は揃えられている。

【００５５】（ｃ）メモリ ＩＣ１により８ビットでＡ／Ｄ変換された信号は、ライ
ン・バッファ２１（ＩＣ４）のメモリに入力される。Ｉ
Ｃ４は、９１０ワード×８ビット構成の高速ライン・メ
モリである。ＮＴＳＣ方式の映像信号を色副搬送波周波
数（ｆｓｃ）の４倍の周波数（１４．３ＭＨｚ）のサン
プリング・レートで８ビットに量子化した場合に、 ４ｆｓｃ＝４×４５５／２ｆｈ＝９１０ｆｈ 但し、ｆｓｃは、色副搬送波周波数（３．５７９５４５
ＭＨｚ） ｆｈは、水平同期周波数（１５．７３４２６５ＭＨｚ）
となり、ちょうど１ライン部（１水平走査線）が記憶で
きる構成となっている。従って、映像信号をデジタル処
理するのに最適であり、１ライン遅延、時間軸変換等が
容易に実現できる。

【００５６】図１７は上記ＩＣ４のブロック図であり、
ＩＣ４はアドレス・ポインタを内蔵しており、外部にア
ドレス発生回路は不要である。又、ライト／リードが独
立で、かつ非同期に行うことができるので、汎用のスタ
テックＲＡＭを使用する場合と異なり、ダブル・バッフ
ァ構成にする必要はない。従って、本メモリを制御する
外部信号は、ライト・クロック（ＷＣＫ）、リード・ク
ロック（ＲＣＫ）、ライト・リセット信号（ＲＳＴ
Ｗ）、リード・リセット信号（ＲＳＴＲ）の４種類だけ
となる。

【００５７】上記ライト動作のタイミングについて説明
すると、ライト・サイクルは、図１８に示すように、Ｗ
Ｅが「Ｌ」レベルのとき、ＷＣＫに同期して１サイクル
に１アドレス（８ビット＝１バイト）ずつ行われる。ラ
イト・アドレスは、ライト・サイクルが終了するたびに
自動的に１アドレスをインクリメントする。従って、ラ
イト・データは、ＷＣＫのサイクルエンドの立ち上がり
エッジに対して、セットアップとホールド・タイムを満
足するように加える必要がある。

【００５８】ＲＳＴＷ信号は、図１９に示すように、ラ
イト・アドレス・ポインタを０アドレスにリセットする
ための信号入力である。ＷＣＫの立ち上がりエッジに対
して、セットアップとホールド・タイムを満足するよう
に入力する。ライト・アドレス・ポインタはＷＣＫに同
期して１，２，３，４・・・と１つずつインクリメント
され、アドレスが最終番地（９０９）までくると、次の
アドレスは自動的に０に戻り、再び０番地からライトが
行われる。ＷＥが「Ｈ」レベルのときはデータは入力さ
れず、ＷＣＫに無関係にライト・アドレスも停止する。

【００５９】上記リード動作のタイミングについて説明
すると、リード・サイクルは、図２０に示すように、Ｒ
Ｅが「Ｌ」レベルのとき、ＲＣＫに同期して１サイクル
に１アドレス（８ビット＝１バイト）ずつ行われる。リ
ード・アドレスは、リード・サイクルが終了するたびに
自動的に１アドレスをインクリメントする。従って、リ
ード・データは、ＲＣＫのサイクルエンドの立ち上がり
エッジからアクセス・タイム後に出力される。ＲＳＴＲ
信号は、リード・アドレス・ポインタを０アドレスにリ
セットするための信号入力である。

【００６０】図２１に示すように、ＲＣＫの立ち上がり
エッジに対して、セットアップとホールド・タイムを満
足するように入力する。リード・アドレス・ポインタは
ＲＣＫに同期して１つずつインクリメントしながら、リ
ードが行われる。ライトの場合と同様、リセット後９１
０回のリード・サイクルを行うと、次のアドレスは自動
的に０に戻る。ＲＥが「Ｈ」レベルのときはリードが禁
止され、出力がハイ・インピーダンスになると同時に、
ＲＣＫに無関係にリード・アドレスも停止する。

【００６１】（ｄ）Ｄ／Ａ変換及び電圧増幅 ＩＣ４により８ビット倍速出力された信号は、ＩＣ７の
Ｄ／Ａ変換機２２に入力される。ＩＣ７は、Ｒ／Ｇ／Ｂ
の３チャンネルがワンパッケージ化されている。このＩ
Ｃ７のブロック図を図２２に示す。

【００６２】（ｅ）映像ドライバ ＩＣ７−３７ｐｉｎから出力された信号は、Ｑ１のエミ
ッタホロアにより低インピーダンス化し、Ｃ２５でＤＣ
カットした後、Ｒ１７の同軸マッチング抵抗７５Ωを介
して出力される。

【００６３】（制御信号系統） （ａ）クロック・ジェネレータ２４のゲン・ロック ＣＮ５−６ｐｉｎから入力されたビデオ信号は、テレビ
ゲーム機内部でＤＣカットされているため、Ｒ２６で直
接終端する。ＩＣ１０のクロック・ジェネレータ２４を
ゲン・ロックするために必要な信号は、水平同期分離用
信号と、垂直同期分離用信号と、クロマ信号である。こ
のＩＣ１０のブロック図を図２３に示す。

【００６４】水平同期分離用信号と、垂直同期分離用信
号の入力部の回路は、図２４に示すように構成されてい
る。この回路に基づく同期分離の動作を説明すると、同
期負極性の映像信号が入力されると同期の先端が（最低
電位）約２．２ＶとなるようにＩＣ１０から図２４のＣ
ｏに充電電流Ｉｓｐが流れる。そして、同期の先端部
（最低電位）以外の期間は、３６ｐｉｎが２．２Ｖ以上
となり、トランジスタＴＲ１をカットオフ（ＴＲ１のコ
レクタ電流を減らす）させる。このため、このカットオ
フ期間は、前記Ｃｏに充電された電荷がＲｏを介してＩ
ｘなる電流で放電される。この様子を概略説明すると図
２５のようになる。

【００６５】図２５中のＩｓｐ，Ｖｓは、Ｃｏが十分に
大きくＩｘ，Ｉｓｐが線形になると考えると、 （Ｉｓｐ／Ｃｏ）×４ｕｓ＝（Ｉｘ／Ｃｏ）×５８．８
６ｕｓ ∴Ｉｓｐ＝（５８．８６ｕｓ／４．７ｕｓ）×Ｉｘ＝１
２．５×Ｉｘ Ｖｓ＝Ｒｘ×Ｉｓｐ＝１２．５×Ｉｘ×Ｒｘ となる。このＶｓは、スライス電圧を表しており、この
電圧より下の部分を増幅して同期分離を行う。同期分離
感度を決定するには、Ｒｘを変えてＶｓを設定する。

【００６６】Ｖｓを小さくすると、水平同期部分の分離
には有利であるが、垂直同期部分の分離には不利とな
る。又、逆にＶｓを大きくすると、水平同期部分の雑音
（ヒゲ）による同期不良（ジッタ）等の原因となる。そ
のため、定数は入力される信号に応じて最適化する必要
がある。Ｃｏの容量値については充放電電流に比較して
十分大きい値を選ぶが、あまり大きくし過ぎると、過渡
応答特性が悪化し、入力信号の急激なＡＰＬ変動に対し
て追従できなくなる。

【００６７】図２４の回路では、測定をやり易くするた
め、入力をコンデンサ結合しているため、ＡＰＬ変動に
対して弱くなっている。従って、実際に回路を構成する
際には、図２４のエミッタ・フォロアに入力する前段に
ＳｙｎｃＴｉｐクランプ回路を用いて同期先端の電位を
確立させた方がＡＰＬ変動に対して強いものになるか
ら、図５のＲ２７とＲ２８で分圧した約１．４Ｖ（＝Ａ
ＶＣＣ／（Ｒ２７＋Ｒ２８）×Ｒ２８）マイナスＱ１３
のＶｂｅの電位により、信号の最底部（ＳｙｎｃＴｉ
ｐ）をクランプするようにする。

【００６８】バースト信号に同期したクロックを発生さ
せるために、ＩＣ１０−４ｐｉｎにクロマ信号を入力さ
せる。ビデオ信号からクロマ信号を作るために、Ｃ４
５，Ｃ４６，Ｌ２，Ｒ３１による３．５８ＭＨｚトラッ
プを通し、Ｑ１５のバッファを介して供給する。

【００６９】（ｂ）カラー・サブキャリアの同期 図２３のＩＣ１０の１〜１８ｐｉｎは主にカラー・サブ
キャリアの同期信号を発生させるブロックで、このＩＣ
１０の使用はＶＯＣが８ｆｓｃまで使用可能で、本アッ
プ・スキャンコンバータは例えば最高８ｆｓｃのクロッ
クが必要であるため、ＶＯＣ用発振子ｘ１は８ｆｓｃ
（＝２８．６３６３６ＭＨｚ）を用いる。ＶＯＣによ
り、ＩＣ１０の１６ｐｉｎには、テレビゲーム機のビデ
オ信号のカラー・サブキャリアに同期した８ｆｓｃが出
力される。出力信号をＴＴＬレベルのロジック処理を行
うが、出力レベルが１．３ｖｐ−ｐのため、ＩＣ１１
Ｆ，１１ＡによりＴＴＬレベルに変換する。ＴＴＬレベ
ルになった８ｆｓｃ（ＴＰ２２波形）は、ＩＣ４，５，
６，７の各ＲＣＫ、クロックに供給される。

【００７０】図２６〜図３１には、各テストポイントの
波形を示す。図２６（Ａ）〜（Ｇ）は、アップ・スキャ
ンコンバータ１におけるテレビゲーム機接続コネクタ
（ＩＮ）１０（ＣＮ５）へのケーブル入力信号（Ｒ，
Ｇ，Ｂ，ＶＩＤＥＯ，ＡＵＤＩＯ−Ｌ，ＡＵＤＩＯ−
Ｒ，ＰＯＷＥＲ ＳＷ）の波形を示している。

【００７１】図２７（Ａ）〜（Ｅ）は、アップ・スキャ
ンコンバータ１におけるディスプレイ接続コネクタ（Ｄ
ＩＳＰＬＡＹ ＯＵＴ）１１（ＣＮ２）の信号（Ｒ，
Ｇ，Ｂ，Ｈ−ＳＹＮＣ，Ｖ−ＳＹＮＣ）の波形を示して
いる。図２８（Ａ），（Ｂ）は、アップ・スキャンコン
バータ１におけるヘッドフォン用のコネクタ（ＰＨＯＮ
ＥＳ）８（ＣＮ３）の信号（Ｌ，Ｒ）の波形を示してい
る。図２９（Ａ）〜（Ｃ）は、ＣＯＬＯＲ ＳＹＮＣの
波形を示し、図３０（Ａ）〜（Ｄ）は、ＰＯＷＥＲの波
形を示し、図３１（Ａ）〜（Ｉ）は、Ｓｙｎｃ Ｇｅｎ
ｅｒａｔｏｒの波形を示している。

【００７２】（ｃ）４ｆｓｃの作成 ＩＣ１２ＡＤタイプフリップフロップにて、８ｆｓｃを
２分周して４ｆｓｃ（ＴＰ２３波形）を作り、ＩＣ１〜
６の各クロック、ＷＣＫに使用する。

【００７３】（ｄ）水平、垂直同期 図２３のＩＣ１０の２０〜３６ｐｉｎは主に水平・垂直
の同期信号を発生させるブロックで、このＩＣ１０のＶ
ＯＣ用発振子Ｘ２は、３７ｆｈ（＝５０３．５ＫＨｚ）
を用いる。ＶＯＣにより、テレビゲーム機のビデオ信号
の水平・垂直の同期信号に同期した各信号、２３ｐｉｎ
水平同期ＨＤ（ＴＰ１８波形）、２２ｐｉｎクランプ、
２０ｐｉｎ垂直同期ＶＤ（ＴＰ２０波形）信号を使用す
る。クランプ信号ＣＬＵＮＰ（ＴＰ１９波形）は、ＩＣ
１，２，３のクランプ信号として使用する。

【００７４】（ｅ）水平同期信号とカラー・サブキャリ
アの同期 ＩＣ１０の自体では、出力の水平同期信号とカラー・サ
ブキャリアの同期がとれないため、ＩＣ１６Ａ，１６
Ｂ，２０ＡによりＩＣ１０〜２３ｐｉｎＨＤの立ち下が
ったときに、４ｆｓｃを立ち上がった時点から、次の４
ｆｓｃの立ち上がった時点までが、ＩＣ２０Ａ−３ｐｉ
ｎＮ−ＨＤ（ＴＰ２４波形）に出力される。但し、ＩＣ
１０水平同期分離したときのジッタと、ＩＣ１６Ａでの
ジッタが取れたわけではなく、このジッタの処理につい
ては後述する。

【００７５】（ｆ）２倍の水平同期信号 ＶＧＡ規格によるＮＴＳＣ方式の２倍の水平同期信号を
作るために、４ｆｓｃを利用して、 ＮＴＳＣ水平同期周波数ｆｈ＝２／４５５×ｆｓｃ＝４
５５×２ｆｓｃ≒１５．７３４ＫＨｚ ＶＧＡ水平同期周波数２ｆｈ＝２×ｆｓｃ＝２×４５５
×２ｆｓｃ＝４ｆｓｃ／４５５≒３１．４６８ＫＨｚ ｆｓｃ：色副搬送波周波数（３．５７９５４５ＭＨｚ） このように、４ｆｓｃを４５５分周すれば、２倍の水平
同期信号を作ることができる。

【００７６】図２〜６の回路図では、４ｆｓｃをＩＣ１
２Ｂ，１３，１４の各クロックに入力し、ＩＣ１１Ｃ−
６ｐｉｎが負パルスを出力することにより、ＩＣ１２
Ｂ，１３，１４のカウンタがロード状態となり、プリセ
ット値の０００１１１００１（ＩＣ１４−６，５，４，
３ｐｉｎ、ＩＣ１３−６，５，４，３ｐｉｎ、ＩＣ１２
Ｂ−１３ｐｉｎ）＝５７からインクリメントされ、フル
セット１１１１１１１１１＝５１１になった時点でＩＣ
１４−１５ｐｉｎから、正パルスが出力され、ＩＣ１
９，１１Ｂ，１１Ｃを通して再び負パルスが出力し、ル
ープ状態でカウンタが働く。

【００７７】１周期の４ｆｓｃの回数は５７から５１１
までの４５５回となる。そのときの１周期が２ｆｈであ
り、ＩＣ１１Ｃ−６ｐｉｎをＲＳＴＲ（ＴＰ２７波形）
として、ＩＣ４，４，６のリセット信号に使用する。但
し、４ｆｓｃを４５５分周しただけでは、ヒデオ信号と
同期はとれてはいない。

【００７８】（ｇ）水平同期及びジッタの取り方 上記の説明では、４ｆｓｃ／８ｆｓｃとＨＤのジッタと
があり、２ｆｈにおいてはフリーランの状態である。こ
れらを一挙に解決する方法として、カウンタからあるゲ
ートを作り出し、そのゲート内にＨＤパルスが入ってい
れば４５５カウンタはフリーランさせ、ゲートから外れ
ると、強制的にカウンタをプリセットさせるフィードバ
ック方式を取る。

【００７９】図２〜６の回路図では、ＩＣ１５Ａ，２０
Ｄ，１５Ｂ，１１Ｅによりゲートを作る。ゲートのカウ
ント数は、１１１１１１１００＝５０８から１１１１１
１１１１＝５１１までで、フルセットの４５４番（０番
スタート）とすれば、４５１番から４５４番までの４／
４ｆｓｃの幅のゲート（ＴＰ２５波形）になる。ＩＣ２
０ＢによりＮ−ＨＤの４ｆｓｃ幅パルスがゲート内にあ
れば、ＩＣ２０Ｂ−６ｐｉｎ（ＴＰ２６波形）には出力
されず、ＩＣ１９Ａも影響ないので、フリーラン状態に
なり、ゲートから外れると、ＩＣ２０Ｂ−６ｐｉｎにＮ
−ＨＤの４ｆｓｃ幅パルスが出力され、ＩＣ１９Ａの出
力も影響し、強制的にカンウタがプリセットされる。

【００８０】プリセットされた後、最初に出力されるゲ
ートのタイミングには、Ｎ−ＨＤは発生せず（２倍速な
ので）、２回目のゲート近くに現れる。そのときまだゲ
ート内になければ、強制プリセットし、その繰り返しに
より、何回目かには安定してゲート内に入る。よって、
ジッタは４／４ｆｓｃ＝ｆｓｃ≒２７９ｎｓの範囲内で
あれば吸収される。

【００８１】（ｈ）Ｈ−ＳＹＮＣの作成 ＶＧＡ規格のＨ−ＳＹＮＣ（ＴＰ２９波形）を作るため
に、ＩＣ１８Ｂ，１９Ｄを使用して、ＩＣ１８Ｂ−１１
ｐｉｎに１１１１１００００＝４９６＝４３９番の立ち
上がりパルスを入力し、ＩＣ１８Ｂ−１３ｐｉｎにプリ
セット時５７＝０番から１１１１１＝６３＝６番までＨ
ｉレベルのＩＣ１３−１１ｐｉｎを入力することによ
り、４３９番から４５４番，０番−６番までの２３／４
ｆｓｃ≒１．６０６ｕｓ幅の負パルスがＩＣ１９Ｄ−１
３ｐｉｎに出力される。

【００８２】（ｉ）Ｖ−ＳＹＮＣの作成 ＶＧＡ規格のＶ−ＳＹＮＣ（ＴＰ３０波形）を作るため
に、ＩＣ１７Ａ，１７Ｂ，１８Ａ，２０Ｃ，１９Ｃを使
用して、同期済のＩＣ１４−１１ｐｉｎの信号をクロッ
クして、ＶＤの立ち下がりパルスが入力されてから，２
×２ｆｈ＝ｆｈ≒６３．５５ｕｓ幅の負パルスがＩＣ１
９Ｃ−１０ｐｉｎに出力される。

【００８３】（ｉ）ＲＳＴＷの作成 ＲＳＴＷ（ＴＰ２８波形）はＲＳＴＲを間欠すればよい
ので、ＩＣ１９Ｂ，１１Ｄにより、ＲＳＴＲとＨＤを入
力して作る。ＲＳＴＷはＩＣ４，５，６に使用される。

【００８４】以上説明した構成のアップ・スキャンコン
バータ１を用いて、テレビゲーム機２をパソコン用ディ
スプレイ３に接続するだけで、テレビゲーム機２の映像
をパソコン用の高精密なディスプレイ３、即ち、アナロ
グＲＧＢモニターに映し出して、該アナログＲＧＢモニ
ターの特徴を生かした解像度の高い映像を見ることが可
能となる。

【００８５】

【発明の効果】請求項１に係る発明によれば、ＮＴＳＣ
方式のインタレース走査をノンインタレース走査にする
べく、テレビゲーム機用映像信号の垂直走査周波数と水
平走査周波数のうちの水平走査周波数のみを２倍にし
て、１フィールド当たりの走査線数を２倍にする倍速変
換回路を備えた映像信号変換装置を用いることにより、
テレビゲーム機をパーソナルコンピュータのディスプレ
イに接続するだけで、テレビゲーム機の映像をパソコン
用の高精密なディスプレイに映し出して、該アナログＲ
ＧＢモニターの特徴を生かした解像度の高い映像を見る
ことが可能となる。

【００８６】請求項２に係る発明によれば、倍速変換回
路を、インタレース走査により飛び越されたラインの信
号をメモリを利用して作り出すと共に、倍の周波数でリ
ードを行い、１ライン分の信号が走査されるべきところ
を、倍の周波数で２ライン分走査する構成としたので、
簡単な回路構成で倍速変換を行うことができる。

【００８７】請求項３に係る発明によれば、飛び越され
たラインの信号を、１つ前のラインの信号をそのまま利
用するべく、同じ信号を２回読み出すことにより得るよ
うに構成したので、飛び越されたラインの信号（補間信
号）の作り方として、シンプルな方法となる。

【００８８】請求項４に係る発明によれば、テレビゲー
ム機の電源入時に、テレビゲーム機用映像信号変換装置
の電源を入れるリモートコントロール回路を備えたの
で、電源用スイッチが不要となる。

【００８９】請求項５に係る発明によれば、テレビゲー
ム機の電源切時に、テレビゲーム機とディスプレイとの
接続から、パーソナルコンピュータとディスプレイとの
接続に切り換え、電源入時に、パーソナルコンピュータ
とディスプレイとの接続から、テレビゲーム機とディス
プレイとの接続に切り換える切換回路を備えたので、１
台のディスプレイを共用してテレビゲーム機とパーソナ
ルコンピュータを切り換えて使用できる。

【００９０】請求項６に係る発明によれば、切換回路
を、スルー回路により構成したので、切換回路の回路構
成が容易となる。

【００９１】請求項７に係る発明によれば、テレビゲー
ム機用映像信号変換装置の本体を、高さ方向が偏平な方
形箱形状に形成したので、映像信号変換装置本体をコン
パクトな形状とすることができ、使用性を向上できる。

【００９２】請求項８に係る発明によれば、映像信号変
換装置本体の前面部に、電源投入時に点灯するＬＥＤラ
ンプと、ヘッドフォン用のコネクタと、音量調節レバー
と、を夫々設け、後面部に、テレビゲーム機のＡＶマル
チ出力端子に接続されるゲーム機接続コネクタと、ディ
スプレイの入力用コネクタに接続されるディスプレイ接
続コネクタと、パーソナルコンピュータの出力用コネク
タに接続されるパーソナルコンピュータ接続コネクタ
と、ＡＣアダプターが接続される電源接続コネクタと、
が夫々設けたので、映像信号変換装置本体における各コ
ネクタ等を使用し易い配置とすることができ、使用性を
向上できる。

【００９３】

【図面の簡単な説明】

【図１】 本発明に係るテレビゲーム機用映像信号変換
装置（アップ・スキャンコンバータ）の一実施形態のシ
ステムを示すブロック図

【図２】 同上のシステムの詳細を説明するための回路
図

【図３】 同上のシステムの詳細を説明するための回路
図

【図４】 同上のシステムの詳細を説明するための回路
図

【図５】 同上のシステムの詳細を説明するための回路
図

【図６】 同上のシステムの詳細を説明するための回路
図

【図７】 同上の映像信号変換装置の接続状態を示す概
略図

【図８】 同上の映像信号変換装置の外観を示す図で、
（Ａ）は正面図、（Ｂ）は背面図、（Ｃ）は右側面図

【図９】 同上の平面図

【図１０】 インタレースの仕組みを説明する図

【図１１】 インタレース走査とノンインタレース走査
の違いを説明する図

【図１２】 スキャンコンバータの原理を説明する図

【図１３】 倍速変換方法を説明する図

【図１４】 同上の回路図におけるＲＹ３の内部結線図

【図１５】 同上の回路図におけるＲＶ１の内部配線図

【図１６】 同上の回路図におけるＩＣ１のブロック図

【図１７】 同上の回路図におけるＩＣ４のブロック図

【図１８】 ライト・サイクルの説明図

【図１９】 ライト・リセット・サイクルの説明図

【図２０】 リード・サイクルの説明図

【図２１】 リード・リセット・サイクルの説明図

【図２２】 同上の回路図におけるＩＣ７のブロック図

【図２３】 同上の回路図におけるＩＣ１０のブロック
図

【図２４】 同期分離回路を示す図

【図２５】 同上の同期分離回路における同期分離波形
図

【図２６】 アップ・スキャンコンバータにおけるテレ
ビゲーム機接続コネクタ（ＩＮ）へのケーブル入力信号
（Ｒ，Ｇ，Ｂ，ＶＩＤＥＯ，ＡＵＤＩＯ−Ｌ，ＡＵＤＩ
Ｏ−Ｒ，ＰＯＷＥＲ ＳＷ）の波形を示す図

【図２７】 アップ・スキャンコンバータにおけるディ
スプレイ接続コネクタ（ＤＩＳＰＬＡＹ ＯＵＴ）の信
号（Ｒ，Ｇ，Ｂ，Ｈ−ＳＹＮＣ，Ｖ−ＳＹＮＣ）の波形
を示す図

【図２８】 アップ・スキャンコンバータにおけるヘッ
ドフォン用のコネクタ（ＰＨＯＮＥＳ）の信号（Ｌ，
Ｒ）の波形を示す図

【図２９】 ＣＯＬＯＲ ＳＹＮＣの波形を示す図

【図３０】 ＰＯＷＥＲの波形を示す図

【図３１】 Ｓｙｎｃ Ｇｅｎｅｒａｔｏｒの波形を示
す図

【符号の説明】

１ アップ・スキャンコンバータ １Ａ コンバータ本体 ２ テレビゲーム機 ３ パソコン ３Ａ パソコン用ディスプレイ ４ ケーブル ７ ＬＥＤランプ ８ ヘッドフォン用のコネクタ ９ 音量調節レバー １０ ゲーム機接続コネクタ １１ ディスプレイ接続コネクタ １２ パソコン本体接続コネクタ １３ 電源接続コネクタ ２０ Ａ／Ｄ変換器 ２１ ライン・バッファ ２２ Ｄ／Ａ変換器 ２３ アンプ ２４ クロック・ジェネレータ ２５ リレー ２６ リレードライバー ２７ レギュレター ３３ ＡＣアダプター ３４ アンプ内蔵スピーカ ３５ ヘッドホン

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ＮＴＳＣ方式のテレビゲーム機とＶＧＡ
   方式のパーソナルコンピュータのディスプレイに接続さ
   れ、該テレビゲーム機の映像信号をディスプレイ信号で
   ある映像信号に変換するテレビゲーム機用映像信号変換
   装置であって、 前記テレビゲーム機用映像出力に接続可能な入力端子
   と、前記パーソナルコンピュータのディスプレイの映像
   入力に接続可能な出力端子と、を備え、 ＮＴＳＣ方式のインタレース走査をノンインタレース走
   査にするべく、前記テレビゲーム機用映像信号の垂直走
   査周波数と水平走査周波数のうちの水平走査周波数のみ
   を２倍にして、１フィールド当たりの走査線数を２倍に
   する倍速変換回路を備えたことを特徴とするテレビゲー
   ム機用映像信号変換装置。
2. 【請求項２】 前記倍速変換回路は、インタレース走査
   により飛び越されたラインの信号をメモリを利用して作
   り出すと共に、倍の周波数でリードを行い、１ライン分
   の信号が走査されるべきところを、倍の周波数で２ライ
   ン分走査する構成であることを特徴とする請求項１記載
   のテレビゲーム機用映像信号変換装置。
3. 【請求項３】 前記飛び越されたラインの信号は、１つ
   前のラインの信号をそのまま利用するべく、同じ信号を
   ２回読み出すことにより得ることを特徴とする請求項２
   記載のテレビゲーム機用映像信号変換装置。
4. 【請求項４】 テレビゲーム機の電源入時に、テレビゲ
   ーム機用映像信号変換装置の電源を入れるリモートコン
   トロール回路を備えたことを特徴とする請求項１〜３の
   うちいずれか１つに記載のテレビゲーム機用映像信号変
   換装置。
5. 【請求項５】 前記パーソナルコンピュータのアナログ
   ＲＧＢ出力に接続可能な入力端子を備え、パーソナルコ
   ンピュータと接続可能な構成であって、 テレビゲーム機の電源切時に、テレビゲーム機とディス
   プレイとの接続から、パーソナルコンピュータとディス
   プレイとの接続に切り換え、電源入時に、パーソナルコ
   ンピュータとディスプレイとの接続から、テレビゲーム
   機とディスプレイとの接続に切り換える切換回路を備え
   たことを特徴とする請求項１〜４のうちいずれか１つに
   記載のテレビゲーム機用映像信号変換装置。
6. 【請求項６】 前記切換回路は、スルー回路から構成さ
   れたことを特徴とする請求項５記載のテレビゲーム機用
   映像信号変換装置。
7. 【請求項７】 テレビゲーム機用映像信号変換装置の本
   体は、高さ方向が偏平な方形箱形状に形成されているこ
   とを特徴とする請求項１〜６のうちいずれか１つに記載
   のテレビゲーム機用映像信号変換装置。
8. 【請求項８】 前記映像信号変換装置本体の前面部に
   は、電源投入時に点灯するＬＥＤランプと、ヘッドフォ
   ン用のコネクタと、音量調節レバーと、が夫々設けら
   れ、 後面部には、テレビゲーム機のＡＶマルチ出力端子に接
   続されるゲーム機接続コネクタと、ディスプレイの入力
   用コネクタに接続されるディスプレイ接続コネクタと、
   パーソナルコンピュータの出力用コネクタに接続される
   パーソナルコンピュータ接続コネクタと、ＡＣアダプタ
   ーが接続される電源接続コネクタと、が夫々設けられて
   いることを特徴とする請求項１〜７のうちいずれか１つ
   に記載のテレビゲーム機用映像信号変換装置。