JPH10198311A

JPH10198311A - 液晶駆動方法及び液晶表示装置

Info

Publication number: JPH10198311A
Application number: JP35892096A
Authority: JP
Inventors: Soichi Sato; 宗一佐藤; Hidetsugu Kojima; 英嗣小島
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1996-12-30
Filing date: 1996-12-30
Publication date: 1998-07-31

Abstract

(57)【要約】【課題】各画素に充分に且つ確実に電荷をチャージす
ることができるようにして、実質的に書き込み能力を向
上させる。【解決手段】フレームカウンタ１０は極性反転するタ
イミングを計数するカウンタであり、垂直同期信号を０
から７までカウントする。ラインカウンタ１２は、フリ
ッカ防止のために反転時期を分散させるために用いる。
垂直同期信号により、フレームカウンタ１０がアップカ
ウントされ、同時にフレームカウンタ１０のカウント値
がラインカウンタ１２にプリセットされる。ラインカウ
ンタ１２は、水平同期信号毎に、カウントパルス発生回
路１４から与えられる３個のカウントパルスＣＫＬによ
り、カウント値が＋３される。ラインカウンタ１２のカ
ウント値の最上位ビットに従ってデータ信号の極性を決
定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶表示素子の
駆動技術に係り、特に、各画素容量を十分に充電するこ
とができる液晶駆動方法及び液晶表示装置に関する。

【０００２】

【従来の技術】従来の薄膜トランジスタ（ＴＦＴ）液晶
表示装置の回路構成の例を図８に示す。図８に示す液晶
表示装置は、駆動回路１０１、ゲートドライバ１０２、
データドライバ１０３及びＴＦＴ液晶表示パネル１０４
を備えている。

【０００３】駆動回路１０１は、パネル制御回路１０
５、Ｍ信号発生回路１０６、インバータ１０７、セレク
タ１０８及びコモン電圧発生回路１０９を備える。

【０００４】パネル制御回路１０５は、垂直同期信号Ｖ
ＳＹＮＣ、水平同期信号ＨＳＹＮＣ及びドットクロック
ＤＯＴＣＫに基づいて、ゲートドライバ１０２及びデー
タドライバ１０３の制御信号を発生する。

【０００５】Ｍ信号発生回路１０６は、フリップフロッ
プ１１０、１１１及びセレクタ１１２で構成され、垂直
同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づ
いて、１水平期間毎に反転するＭ信号を発生する。

【０００６】セレクタ１０８は、Ｍ信号発生回路１０６
で発生されたＭ信号に従って、アナログ画像信号とイン
バータ１０７で反転された前記アナログ画像信号とのう
ちの一方を選択して、データドライバ１０３に供給す
る。データドライバ１０３は、この信号に基づいて、Ｔ
ＦＴ液晶表示パネル１０４のＴＦＴの例えばドレインに
印加する画像信号を生成する。コモン電圧発生回路１０
９は、Ｍ信号発生回路１０６で発生されるＭ信号に応じ
て、適正なコモン電圧を生成し、ＴＦＴ液晶表示パネル
１０４の対向電極に供給する。

【０００７】従来の液晶表示装置の構成の他の例を図９
に示す。図９に示す液晶表示装置は、ゲートドライバ１
０２、データドライバ１０３及びＴＦＴ液晶表示パネル
１０４と駆動回路１２１を有している。なお、図９にお
いて、図８と同一部分には同一符号を付す。

【０００８】この液晶表示装置の駆動回路１２１は、垂
直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ及びド
ットクロックＤＯＴＣＫを含むＲ（赤）、Ｇ（緑）及び
Ｂ（青）のアナログ画像信号を入力し、データドライバ
１０３及びゲートドライバ１０２の制御信号、対向電極
駆動用のコモン信号及び駆動用画像信号を生成する。ゲ
ートドライバ１０２及びデータドライバ１０３は、これ
らの信号を用いてＴＦＴ液晶表示パネル１０４を駆動す
る。

【０００９】駆動回路１２１は、図１０に示すように、
増幅器１２２，１２３、レベルシフト回路１２４，１２
５、セレクタ１２６、コモンカウンタ１２７、セレクタ
１２８、ゲートシフトクロック発生回路１２９、ゲート
イネーブル発生回路１３０、ゲートスタート発生回路１
３１及びデータドライバ制御信号発生回路１３２を備え
る。

【００１０】駆動回路１２１に供給されたアナログ画像
信号（Ｒ、Ｇ及びＢ）は、増幅器１２２及び１２３でそ
れぞれ反転増幅及び増幅され、レベルシフト回路１２４
及び１２５でレベルシフトされてセレクタ１２６に入力
される。コモンカウンタ１２７の値によって、正極性又
は負極性のどちらかの信号が選択され、その信号は駆動
画像信号としてデータドライバ１０３に供給される。

【００１１】ゲートシフトクロック発生回路１２９、ゲ
ートイネーブル発生回路１３０、及びゲートスタート発
生回路１３１は、水平同期信号ＨＳＹＮＣ、垂直同期信
号ＶＳＹＮＣ及びドットクロックＤＯＴＣＫに基づい
て、図１１のタイムチャートに示すようなゲートシフト
クロック、ゲートスタート信号及びゲートイネーブル信
号を発生する。データドライバ制御信号発生回路１３２
は、データドライバ１０３を制御するデータドライバ制
御信号を発生する。

【００１２】ＴＦＴ液晶表示パネル１０４に印加される
画像信号の波形は、図１１に示すようにライン毎に反転
し且つフィールド毎に反転する。

【００１３】

【発明が解決しようとする課題】広視野角特性及び高速
応答性を有する液晶として強誘電性液晶、反強誘電性液
晶等の自発分極を有する液晶材料が注目されている。こ
れらの液晶材料は、通常の液晶材料であるＴＮ（ツイス
テッドネマティック液晶）等と比較して、誘電率が高
い。このため、これらの液晶材料を用いた液晶表示素子
の各画素の容量（画素容量）も通常の数倍〜数十倍あ
り、各画素の充電に要する電荷量も多い。

【００１４】このため、これらの液晶材料を使用した場
合、図８〜図１０に示す構成の液晶駆動装置では、各画
素の選択期間が通常の１水平走査期間であるため、各画
素に十分な電荷をチャージすることが困難であり、コン
トラストを低下させる。書き込み能力を向上させるた
め、ＴＦＴのサイズ（チャネル幅）を大きくさせること
も可能であるが、逆に、画素電極のサイズが小さくな
り、各画素の有効サイズ、即ち、開口率が低下してしま
う。

【００１５】また、高解像度化等のために、ＴＦＴ液晶
表示パネルを構成する画素数（特に、垂直方向の画素
数）を増加させた場合にも同様の問題が発生する。

【００１６】この発明は、上記実状に鑑みてなされたも
ので、高品質の画像を表示することができる液晶駆動方
法及び液晶表示装置を提供することを目的とする。ま
た、この発明は、各画素に充分に電荷をチャージするこ
とができる液晶駆動方法及び液晶表示装置を提供するこ
とを目的とする。また、この発明は、実質的な書き込み
能力が高い液晶駆動方法及び液晶表示装置を提供するこ
とを目的とする。

【００１７】

【課題を解決するための手段】上記目的を達成するた
め、この発明の第１の観点にかかる液晶駆動方法は、マ
トリクス配列された複数の画素電極に対応する複数のア
クティブ素子を選択的にオンすることにより、選択的に
画像信号を供給し、該画素電極に液晶を挟んで対向する
対向電極との間に所要の電圧を生ぜしめて、前記液晶を
駆動する液晶駆動方法であって、各前記画素電極に印加
する画像信号を複数フレームについて連続して同一極性
とし、連続する複数フレーム毎に極性を反転する、こと
を特徴とする。

【００１８】この駆動方法によれば、画像信号が複数フ
レームの間同一極性である。従って、前のフレームの画
像信号と今回のフレームの画像信号との差分を各画素
（画素の容量）に充電すればよい。従って、画素容量が
大きい場合でも、各画素容量を十分に充電することがで
き、いわゆる書き込み不足を防止できる。

【００１９】前記画像信号の極性反転のタイミングを隣
接する画素電極群毎に異ならせてもよい。画素群とは、
例えば、画素の行を意味する。このようにすることによ
り、印加電圧の極性が反転された画素が分散し、印加電
圧の極性の差によるフリッカを目立たなくすることがで
きる。

【００２０】また、この発明の第２の観点にかかる液晶
駆動方法は、マトリクス状に配列された複数の画素電極
に対応する複数のアクティブ素子をオンさせて、それぞ
れ選択的に画像信号を供給し、該画素電極に液晶を挟ん
で対向する対向電極との間に所要の電圧を充電して、前
記液晶を駆動する液晶駆動方法であって、各画素行に対
応するアクティブ素子を、複数画素行毎に飛び越し駆動
しながら複数走査期間オンさせて、前記複数走査期間の
うち、後の第１の走査期間に供給された画像信号をオン
している前記アクティブ素子を介して印加し、前記第１
の走査期間より前の第２の走査期間に前記画像信号より
絶対値の高い電圧を前記オンしているアクティブ素子を
介して印加する、ことを特徴とする。

【００２１】この構成によれば、各画素（画素の容量）
は、高電圧で充電（プリチャージ）され、次に、画像信
号で充電される。従って、書き込み不足を防止できる。

【００２２】前記絶対値の高い電圧は、固定電圧、前記
画像信号を増幅した信号、１ライン前の画像信号を増幅
した信号、１フィールド前の信号を増幅した信号、１フ
レーム前の信号を増幅した信号、等から構成される。

【００２３】予備的な書き込みに使用する信号は任意で
ある。ただし、画像信号の増幅信号を使用することが最
適である。

【００２４】各前記画素電極へ印加する信号の極性を画
素行毎に及び／又はフィールド毎に交互に反転してもよ
い。

【００２５】以上の液晶駆動方法は、各画素の容量がそ
の充電能力に比べて大きい場合に有効であり、前記液晶
として強誘電相を有するカイラルスメクティック相の液
晶材料を使用した場合には、これらの液晶材料は非常に
大きい誘電率を有しているので、特に有効である。

【００２６】また、この発明の第３の観点にかかる液晶
表示装置は、マトリクス配列された複数の画素電極と、
前記複数の画素電極に対向する対向電極と、該対向電極
と前記複数の画素電極との間に介在する液晶と、前記複
数の画素電極に対応してマトリクス配列されて設けら
れ、ゲート信号に応答して画像信号を前記複数の画素電
極に供給する複数の薄膜トランジスタと、を備える液晶
表示パネルと、前記複数の薄膜トランジスタをオンさせ
るゲート信号を画素行毎に共通に前記複数の薄膜トラン
ジスタに順次供給するゲートドライバと、複数フレーム
連続して同一極性で且つ複数フレーム毎に極性が反転す
る画像信号を前記複数の画素電極に各前記薄膜トランジ
スタを介して供給するデータドライバと、を具備するこ
とを特徴とする。

【００２７】この構成によれば、データドライバが、前
記複数の画素電極に印加すべき画像信号を、各画素につ
いて、複数フレームについて連続して同一極性となり、
複数フレーム毎に極性が反転する。従って、ゲートドラ
イバによりオンした薄膜トランジスタを介して各画素に
印加される信号の電圧は複数フィールドで同一である。
従って、各画素（画素容量）に充電すべき（書き込むべ
き）電圧はその差分だけである。従って、各画素の容量
が大きな場合でも、充電が適切に行われる。また、印加
電圧の極性を複数フレーム毎に反転しているので、一方
極性の電圧が偏って液晶に印加され、液晶を劣化させる
事態を防止できる。

【００２８】前記データドライバは、前記複数フレーム
毎の画像信号の極性反転のタイミングを隣接する画素電
極群毎、例えば、行毎に異ならせる手段を含んでもよ
い。この構成により、フリッカを目立たなくすることが
できる。

【００２９】前記液晶は、例えば、強誘電相を有するカ
イラルスメクティック相の液晶材料から構成される。こ
の種の液晶材料は誘電率が高く、この発明が特に有効で
ある。

【００３０】なお、この発明の第２の観点にかかる駆動
方法を液晶表示装置としてもよい。

【００３１】

【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して説明する。図１〜図３を参照して、この発
明の第１の実施の形態に係る液晶表示装置を説明する。

【００３２】第１の実施の形態による液晶表示装置は、
１水平期間だけでは、各画素（液晶セル）に充分に電荷
をチャージすることができないので、複数フレームにわ
たって同極性の電荷をチャージさせる。また、フリッカ
防止のために、印加電圧の極性反転個所を散在させる。

【００３３】図１は、液晶表示装置の主要部の構成を示
す。図１に示す液晶表示装置は、駆動回路１、ゲートド
ライバ２、データドライバ３及びＴＦＴ液晶表示パネル
４を備えている。

【００３４】ＴＦＴ液晶表示パネル４は、枠状のシール
材を介して接合されている一対の基板を備える。両基板
とシール材で形成された領域には、例えば、誘電異方性
が正のネマティック液晶が一対の配向膜によりツイスト
配向されて封入されている。一方の基板には、画素電極
４２と画素電極４２にソースが接続されたＴＦＴ４１と
がマトリクス状に配列され、各ＴＦＴ４１のゲートはゲ
ートラインＧＬに、ドレインはデータラインＤＬに、ソ
ースは画素電極４２に接続されている。他方の基板に
は、一方の基板と対向する面に各画素電極４２に対向
し、所定電圧が印加される透明な対向電極４３が形成さ
れている。

【００３５】各表示画素は、画素電極４２と対向電極４
３の対向部分とその間の液晶から構成される画素容量Ｃ
_LCを備え、選択期間に各画素容量Ｃ_LCに充電された電圧
を次のフレームまで保持し、この保持電圧により液晶の
配向を制御することにより、任意の表示を行う。

【００３６】液晶は、強誘電性液晶、反強誘電性液晶等
のように、液晶分子が自発分極を有し、電界を印加した
状態及び／又は電界を印加しない状態において強誘電相
となる液晶から構成され、ＴＮ液晶を用いた同一サイズ
の画素容量の４倍〜１６倍程度の容量を有する。

【００３７】ゲートドライバ２は、ゲートラインＧＬに
ゲートパルスを順次印加して、そのゲートラインＧＬに
接続されたＴＦＴ４１をオンさせる。データドライバ３
は、セレクタ８から供給される画像信号（階調信号等）
をサンプリングし、サンプリングした画像信号をレベル
変換して１ライン単位でパラレルにデータラインＤＬに
印加する。この画像信号は、その時点でオンしているＴ
ＦＴ４１を介して画素電極４２に印加する。

【００３８】駆動回路１は、パネル制御回路５、選択制
御信号発生回路６、インバータ７、セレクタ８、コモン
電圧発生回路９及びフレームカウンタ１０を備え、アナ
ログ画像信号、垂直同期信号ＶＳＹＮＣ、水平同期信号
ＨＳＹＮＣ及びドットクロックＤＯＴＣＫに基づいて、
ゲートドライバ２の制御信号、データドライバの３の制
御信号及び画像信号、並びにＴＦＴ液晶表示パネル４の
対向電極に供給するコモン信号を生成する。

【００３９】パネル制御回路５は、垂直同期信号ＶＳＹ
ＮＣ、水平同期信号ＨＳＹＮＣ及びドットクロックＤＯ
ＴＣＫに基づいて、ゲートドライバ２及びデータドライ
バ３の制御信号を発生する。

【００４０】選択制御信号発生回路６は、アンドゲート
１１、ラインカウンタ１２、フリップフロップ１３及び
カウントパルス発生回路１４を有している。

【００４１】フレームカウンタ１０は画像信号の極性を
反転するタイミングを計数するカウンタであり、垂直同
期信号ＶＳＹＮＣを０から２Ｎ−１（Ｎは自然数）まで
カウントする。

【００４２】ラインカウンタ１２は、フリッカの発生を
防止するために画像信号の極性を反転する時期を分散さ
せるために設けられたものである。このカウンタは、２
桁のカウンタであり、第１桁は０からＮ−１をカウント
し、第２桁は０と１をカウントする。アンドゲート１１
からフレームの先頭で供給されるプリセット信号に応じ
て、フレームカウンタ１０の値をラッチし、水平同期信
号ＨＳＹＮＣの１パルス毎に、（Ｎ−１）ずつアップカ
ウントする。

【００４３】カウントパルス発生回路１４は、水平同期
信号ＨＳＹＮＣの１パルス毎に（Ｎ−１）個のカウント
パルスＣＫＬを発生する。

【００４４】セレクタ８は、選択制御信号発生回路６で
発生された選択制御信号Ｓに従って、アナログ画像信号
及びインバータ７で反転されたアナログ画像信号のうち
の一方を選択して、データドライバ３に供給する。コモ
ン電圧発生回路９は、選択制御信号発生回路６で発生さ
れる選択制御信号に応じて、適正なコモン電圧を生成
し、ＴＦＴ液晶表示パネル４の対向電極４３に供給す
る。

【００４５】次に、図１の構成を有する液晶表示装置の
動作を説明する。図２は、Ｎ＝４の場合の動作例を示す
タイムチャートである。垂直同期信号ＶＳＹＮＣによ
り、フレームカウンタ１０がアップカウント（＋１イン
クリメント）される。また、アンドゲート１１を介して
水平同期信号ＨＳＹＮＣと同期してラインカウンタ１２
にプリセット信号ＰＲが出力され、フレームカウンタ１
０のカウント値がラインカウンタ１２にプリセットされ
る。ラインカウンタ１２は、水平同期信号ＨＳＹＮＣ毎
に、カウントパルス発生回路１４から与えられる（Ｎ−
１）すなわち３個のカウントパルスＣＫＬをカウント
し、カウント値を＋３する。

【００４６】このカウント値の最上位ビットは、水平同
期信号ＨＳＹＮＣに同期してフリップフロップ１３に取
り込まれ、選択制御信号Ｓとして出力される。従って、
選択制御信号Ｓは、図２に示すように、２水平走査期間
ローレベルで、１水平走査期間ハイレベルで、１水平走
査期間ローレベルで、２水平走査期間ハイレベルで、２
水平走査期間ローレベルで、・・・・・・を繰り返す。

【００４７】セレクタ８は、選択制御信号Ｓに従って、
アナログ画像信号とその反転信号の一方を選択し、デー
タドライバ３に供給する。データドライバ３は、パネル
制御回路５から供給されるサンプリングタイミング信号
に従って供給された画像信号をサンプリングし、前の走
査期間にサンプリングした信号をパラレルにデータライ
ンＤＬに出力する。

【００４８】ゲートドライバ２は、パネル制御回路５か
らの制御信号に従って１水平走査期間毎にゲートライン
ＧＬを切り換えてゲートパルスを順次印加する。ゲート
パルスによりオンしたＴＦＴ４１を介してデータライン
ＤＬから画素電極４２に画像信号が印加され、コモン電
圧発生回路９が発生したコモン電圧との差が各画素容量
Ｃ_LCに印加される。ゲートパルスがオフすると、このゲ
ートパルスが印加されていたＴＦＴ４１もオフし、それ
までその画素容量Ｃ_LCに印加されていた電圧がその画素
容量Ｃ_LCに次の選択期間まで保持され、この電圧により
液晶分子が配向して、任意の表示がなされる。

【００４９】図３は、横軸にフレーム番号、縦軸に行番
号を示す。図３における「００」、「０３」、「１２」
等の数値は、ラインカウンタ１２のカウント値、方形波
状の波形は選択制御信号Ｓ（カウント値の上位桁の値に
対応している）を表している。

【００５０】この波形から明らかなように、例えば、第
１フレームを参照すると、ラインカウンタ１２にはフレ
ームカウンタのカウント値０（＝００）がプリセットさ
れ、以後、水平同期信号ＨＳＹＮＣが入力される度に、
カウント値は００→０３→１２（＝０６）→０１（＝１
５）→１０→・・・・・・と変化する。従って、選択制御信号
Ｓの波形は、同図のように、Ｌ（ローレベル）→ Ｌ→
Ｈ（ハイレベル）→Ｌ→Ｈ→Ｈ→Ｌ→Ｈ→・・・・・・と変化
する。

【００５１】一方、第２フレームでは、ラインカウンタ
１２にフレームカウンタ１０のカウント値０１がセット
され、以後、水平同期信号ＨＳＹＮＣが供給される度に
カウント値が＋３され、上位ビットに対応する信号が選
択制御信号として出力される。行単位で考えると、選択
制御信号Ｓは４フレーム毎に極性が切り替わっている。
従って、４フレームの間は、同一極性の画像信号が各画
素（画素容量Ｃ_LC）に印加される。従って、画像信号の
極性が反転した直後の水平走査期間では、各画素容量を
完全に充電できない場合でも、極性反転後の第２〜第４
フレームでは、前回の画像信号との差分を充電すればよ
い。従って、画素容量Ｃ_LCのサイズによらず、充電を比
較的容易に行うことができる。

【００５２】また、各フレーム単位で考えると、画面上
の極性反転位置が分散している。各画素に同一電圧を印
加した場合でもその極性により表示階調等は若干異な
り、フリッカの原因となる。このような駆動方法を採用
することにより、チャージ状態の相違によるフリッカの
発生を防止できる。

【００５３】次に、この発明の第２の実施の形態を参照
して説明する。この実施の形態の液晶表示装置の全体構
成は図９に示す構成と同一であり、ゲートドライバ１０
２と、データドライバ１０３と、ＴＦＴ液晶表示パネル
１０４と、駆動回路１２１と、より構成される。

【００５４】図４は、第２の実施の形態にかかる駆動回
路１２１の構成を示す。図４に示す液晶表示装置の駆動
回路は、増幅器２１，２２、レベルシフト回路２３，２
４、第１のセレクタ２５、フェーズカウンタ２６、フィ
ールドカウンタ２７、第２のセレクタ２８、第１・第３
フィールド用ゲートシフトクロック発生回路２９、第２
・第４フィールド用ゲートシフトクロック発生回路３
０、第３のセレクタ３１、第１・第３フィールド用ゲー
トイネーブル発生回路３２、第２・第４フィールド用ゲ
ートイネーブル発生回路３３、第４のセレクタ３４、ゲ
ートスタート発生回路３５及びデータドライバ制御信号
発生回路３６を有している。

【００５５】この駆動回路１２１は、画像信号毎に配置
され、例えば、Ｒ、Ｇ、Ｂカラー表示の場合には、Ｒ
用、Ｇ用、Ｂ用の回路がそれぞれ１つずつ配置される。
各駆動回路の動作は実質的に同一である。従って、ここ
では、１つの回路の動作のみを説明する。この駆動回路
に入力される画像信号（Ｒ、Ｇ及びＢ）は、増幅器２１
及び２２でそれぞれ反転増幅及び増幅され、レベルシフ
ト回路２３及び２４でレベルシフトされて第１のセレク
タ２５に入力される。

【００５６】第１のセレクタ２５は、フェーズカウンタ
２６の出力する２ビットの選択信号Ｓに従って信号Ａ〜
Ｄのいずれかを選択して駆動画像信号としてデータドラ
イバに出力する。ここで、信号Ａは正極性の所定電圧Ｖ
ＤＨを、信号Ｂはレベルシフト回路２４の出力信号（レ
ベルシフトされた正極性の画像信号）を、信号Ｃは負極
性の所定電圧ＶＤＬを、信号Ｄはレベルシフト回路２３
の出力信号（レベルシフトされた負極性の画像信号）を
それぞれ意味する。

【００５７】フェーズカウンタ２６は、水平同期信号Ｈ
ＳＹＮＣにより、アップカウントする２ビットカウンタ
であり、垂直信号ＶＳＹＮＣによりフィールドカウンタ
２７のカウント値をラッチする。フィールドカウンタ２
７は、垂直同期信号ＶＳＹＮＣにより、アップカウント
する２ビットカウンタである。

【００５８】ゲートシフトクロック発生回路２９、３
０、ゲートイネーブル発生回路３２、３３及びゲートス
タート発生回路３５は、水平同期信号ＨＳＹＮＣ、垂直
同期信号ＶＳＹＮＣ及びドットクロックＤＯＴＣＫに基
づいて、図５のタイムチャートに示すようなゲートシフ
トクロック、ゲートスタート信号及びゲートイネーブル
信号を発生する。データドライバ制御信号発生回路３６
は、データドライバを制御するデータドライバ制御信号
を発生する。

【００５９】第２のセレクタ２８は、フェーズカウンタ
２６のカウント値の最上位ビットにより、負極性のコモ
ンレベル信号ＶＣＬ又は正極性のコモンレベル信号ＶＣ
Ｈのどちらかの電圧を選択して、コモン駆動信号を発生
する。フィールドカウンタ２７は、１フィールド毎にカ
ウント値が＋１インクリメントされる２ビットカウンタ
である。

【００６０】フィールドカウンタ２７の最下位ビットは
第３のセレクタ３１及び第４のセレクタ３４に伝達され
る。それらにより、第３のセレクタ３１及び第４のセレ
クタ３４は、奇数フィールド用と偶数フィールド用のゲ
ートシフトクロック及びゲートイネーブル信号を選択し
て出力する。

【００６１】ゲートスタート発生回路３５は、垂直信号
ＶＳＹＮＣを起点として水平信号ＨＳＹＮＣをカウント
し、この例では２カウント目に１パルスを発生する。

【００６２】次に、図４の駆動回路１２１の動作につい
て、図５に示すタイムチャートを参照して説明する。図
５に、この駆動回路の各信号のタイミング及び波形を示
している。なお、以下の説明においてはＴＦＴ液晶表示
パネル１０４を、２行毎にインタリーブ駆動し、且つ、
１フレームは４フィールドで構成されているものとす
る。また、図５では、画像信号については、データドラ
イバ１０３への入力タイミング（画素への出力は１水平
走査期間遅れる）を示し、ゲート信号については、各ゲ
ートラインに印加されるタイミングを示しているので、
タイミングがずれて表示されている。

【００６３】〈フィールド１〉垂直同期信号ＶＳＹＮＣ
によりフィールドカウンタ２７の値が０になったとす
る。この時点が、フレームとそのフレーム内のフィール
ド１の開始時点である。

【００６４】フィールドカウンタ２７の値０はフェーズ
カウンタ２６にセットされる。次に、水平同期信号ＨＳ
ＹＮＣが２パルス出力されると、フェーズカウンタのカ
ウント値は２になり、この信号により、第１ラインの水
平走査期間の前の水平走査期間に、第１のセレクタ２５
は、信号Ａ（＝ＶＤＨ）を駆動画像信号として選択し、
該所定電圧ＶＤＨを１水平走査期間データドライバに供
給する。次の水平走査期間、つまり１ライン目の水平走
査期間に第１のセレクタ２５により信号Ｂ（＝レベルシ
フトされた正極性の画像信号）を選択してデータドライ
バに供給する。以後、順次、信号Ｃ（＝所定電圧ＶＤ
Ｌ）、信号Ｄ（＝レベルシフトされた負極性の画像信
号）、信号Ａ・・・・・・を選択して出力する。

【００６５】データドライバ１０３は、供給された駆動
画像信号をデータドライバ制御信号発生回路３６から供
給されるデータドライバ制御信号に従って順次サンプリ
ングし、サンプリングした駆動画像信号を次の水平走査
期間にパラレルに出力する。

【００６６】一方、ゲートスタート発生回路３５は、垂
直及び水平同期信号ＶＳＹＮＣ、ＨＳＹＮＣに応答し
て、ゲートスタート信号を前述した第１ラインの前の水
平走査期間から第１ラインの水平走査期間にかけてオン
する。また、フィールドカウンタ２７の出力の上位ビッ
トにより、第３のセレクタはフィールド１、３用ゲート
シフトクロックを選択して、出力する。ゲートドライバ
１０２は、このゲートシフトクロックにより、このゲー
トスタート信号を取り込み、次の水平走査期間、即ち、
第１ラインの水平走査期間に出力する。

【００６７】従って、第１ラインの水平走査期間に、第
１ラインのゲートラインＧＬにゲートパルスが印加さ
れ、第１行のＴＦＴ４１がオンし、駆動画像信号として
供給されたＶＤＨが第１の画素の画素容量Ｃ_LCに書き込
まれる。フィールド１、３用のゲートシフトクロック発
生回路２９は第２ライン用のシフトクロックを生成しな
い。このため、第２ラインの水平走査期間が開始して
も、ゲートドライバ１０２は第１ラインのゲートライン
ＧＬにゲートパルスを出力する。なお、ラインの切り替
わり時には、ゲートイネーブル信号がオフし、一旦ゲー
トパルスはオフする。

【００６８】このため、データドライバ１０３から出力
された信号Ｂ、即ち、正極性の画像信号をサンプリング
した信号が、第１行のＴＦＴ４１を介して第１行の画素
電極４２に印加され、画素容量Ｃ_LCに充電される。以
後、フィールド１、３用ゲートシフトクロック発生回路
２９は、２ライン分の水平走査期間経過毎に２パルスず
つゲートシフトクロックを生成し、ゲートパルスは２水
平走査期間に２ラインずつシフトする。

【００６９】このため、第３ラインの水平走査期間で
は、第３ラインの画素容量に負極性の一定電圧ＶＤＬが
充電され、第４ラインの水平走査期間では、第３ライン
の画素容量に負極性のレベルシフトされた画像信号が充
電される。さらに、第５ラインの水平走査期間では、第
５ラインの画素容量に正極性の一定電圧ＶＤＨが充電さ
れ、第６ラインの水平走査期間では、第５ラインの画素
容量に正極性のレベルシフトされた画像信号が充電され
る。以後、同様の動作が繰り返される。

【００７０】第４のセレクタ３４が出力するゲートイネ
ーブル信号は、シフト動作の途中で偶数ラインのゲート
がオンとならないように、シフト動作中ゲートドライバ
１０２をディスエーブルする。

【００７１】また、第２のセレクタ２８は、フェーズカ
ウンタ２６の上位１ビットの変化に従って、２水平走査
期間毎にＶＣＨとＶＣＬを切り替え、正極性の信号が画
素電極４２に印加されているタイミングでは、低電圧の
コモン駆動信号ＶＣＬを選択出力し、負極性の信号が画
素電極４２に印加されているタイミングでは、高電圧の
コモン駆動信号ＶＣＨを選択出力する。このため、第
１，５，９．．．行の画素の画素容量Ｃ_LCと第３，７，
１３．．．行の画素の画素容量Ｃ_LCとには、反対極性の
電圧が印加され、保持される。

【００７２】〈フィールド２〉垂直同期信号ＶＳＹＮＣ
が出力されると、フィールドカウンタ２７のカウント値
は１になり、この値がフェーズカウンタ２６にセットさ
れる。このため、第１行の画素の水平走査期間の前の水
平走査期間に、第１のセレクタ２５は、駆動画像信号と
して信号Ｄを選択し、以後は、第１フィールドと同様
に、信号Ａ（＝ＶＤＨ）、信号Ｂ（＝レベルシフトされ
た正極性の画像信号）、信号Ｃ（＝所定電圧ＶＤＬ）、
信号Ｄ（＝レベルシフトされた負極性の画像信号）・・・・
・・を順次選択して出力する。データドライバ１０３はこ
れらの信号を順次サンプリングして、データラインＤＬ
に印加する。

【００７３】ゲートスタート発生回路３５は、第１フィ
ールドと同様に、ゲートスタート信号を発生する。一
方、第３のセレクタ３１は、フィールドカウンタ２７の
出力から、フィールド２、４用ゲートシフトクロック発
生回路３０の出力するゲートクロックを選択して出力す
る。このシフトクロックは、第１行と第２行の水平走査
期間で出力され、以後は、２水平走査期間毎に２パルス
ずつ出力される。

【００７４】また、第４のセレクタ３４は、フィールド
カウンタ２７の出力に従ってフィールド２、４用ゲート
イネーブル発生回路３３の出力するゲートイネーブル信
号を選択して、ゲートドライバ１０２に供給する。この
ゲートイネーブル信号は、第２ラインの水平走査期間ま
でオンしない。

【００７５】従って、第２フィールドでは、第２ライン
と第３ラインの水平走査期間に第２行のゲートラインに
ゲートパルスが印加され、また、第４ラインと第５ライ
ンの水平走査期間に第４行のゲートラインにゲートパル
スが印加され、第６ラインと第７ラインの水平走査期間
に第６行のゲートラインに、・・・・・・ゲートパルスが印加
される。

【００７６】このため、第２ラインの水平走査期間で
は、第２ラインの画素容量に正極性の一定電圧ＶＤＨが
充電され、第３ラインの水平走査期間では、第２ライン
の画素容量Ｃ_LCに正極性のレベルシフトされた画像信号
が充電される。また、第４ラインの水平走査期間では、
第４ラインの画素容量に負極性の一定電圧ＶＤＬが充電
され、第５ラインの水平走査期間では、第４ラインの画
素容量に正極性のレベルシフトされた画像信号が充電さ
れる。さらに、第６ラインの水平走査期間では、第６ラ
インの画素容量に正極性の一定電圧ＶＤＨが充電され、
第７ラインの水平走査期間では、第５ラインの画素容量
に正極性のレベルシフトされた画像信号が充電される。
以後、同様の動作が繰り返される。

【００７７】また、第２のセレクタ２８は、フェーズカ
ウンタ２６の上位１ビットの変化に従って、２水平走査
期間毎にＶＣＨとＶＣＬを切り替え、正極性の信号が画
素電極４２に印加されているタイミングでは、低電圧の
コモン駆動信号ＶＣＬを選択出力し、負極性の信号が画
素電極４２に印加されているタイミングでは、高電圧の
コモン駆動信号ＶＣＨを選択出力する。

【００７８】〈フィールド３〉このフレームでは、第１
のセレクタ２５は、駆動画像信号として、信号Ｃ→信号
Ｄ→信号Ａ→信号Ｂ…の順に選択して出力する。その他
の制御信号はフィールド１と同様である。〈フィールド４〉このフレームでは、第１のセレクタ２
５は、駆動画像信号として、信号Ｂ→信号Ｃ→信号Ｄ→
信号Ａ…の順に選択して出力する。その他の制御信号は
フィールド２と同様である。

【００７９】このようにすることにより、各行の書き込
み期間を２水平走査期間とし、初めの１水平走査期間
に、高電圧を印加してプリチャージし、次の水平走査期
間に本来の画像信号を書き込む。従って、書き込み率が
向上し、大きい画素容量Ｃ_LCに充分に電荷をチャージす
ることができる。

【００８０】しかも、各フィールドにおいて、順次選択
される行の画素に、逆極性の電圧が書き込まれるので、
極性の差による表示階調の差も平均化され、フリッカが
低減される。また、フィールド１とフィールド３及びフ
ィールド２とフィールド４でそれぞれ同一の画素容量Ｃ
_LCに印加される電圧は逆極性であり、一方極性の電圧が
液晶に印加されて液晶が劣化する事態を防止できる。

【００８１】上述した実施の形態においては、１水平走
査期間高電圧を印加し、１水平走査期間規定の電圧を印
加するようにしたが、高電圧を印加する期間と規定の電
圧を印加する期間との割合を適宜変更してもよい。

【００８２】図６は、この発明の第３の実施の形態の液
晶表示装置の駆動回路部の構成を示す。図６に示す駆動
回路は、図４に示したものとほぼ同様の構成に、増幅器
５１、ＣＣＤ（電荷結合素子：Charge Coupled Devic
e）メモリ５２及び第５のセレクタ５３を付加したもの
である。第１のセレクタ２５Ａのみが図４の場合と相違
し、その他の増幅器２１，２２、レベルシフト回路２
３，２４、フェーズカウンタ２６、フィールドカウンタ
２７、第２のセレクタ２８、第１・第３フィールド用ゲ
ートシフトクロック発生回路２９、第２・第４フィール
ド用ゲートシフトクロック発生回路３０、第３のセレク
タ３１、第１・第３フィールド用ゲートイネーブル発生
回路３２、第２・第４フィールド用ゲートイネーブル発
生回路３３、第４のセレクタ３４、ゲートスタート発生
回路３５及びデータドライバ制御信号発生回路３６は図
４の場合と全く同様である。

【００８３】ＣＣＤメモリ５２は、ラインメモリとして
機能する。第５のセレクタ５３は、フェーズカウンタ２
６の下位ビットの信号に応動し、増幅器５１を経た画像
信号と、ＣＣＤメモリ５２で１ライン（１行）分遅れた
画像信号とを交互に選択して、増幅器２１及び２２に供
給する。

【００８４】すなわち、図４の場合における電圧ＶＤＨ
及びＶＤＬの代わりに、増幅器５１により増幅した１ラ
イン前の画像信号を使用する。

【００８５】図６の構成における動作のタイムチャート
は図７のようになる。図７のタイムチャートでは、増幅
した画像信号を本来の画像信号の前に１水平走査期間各
画素容量Ｃ_LCに印加し、次の、水平走査期間に本来の画
像信号（ＣＣＤメモリ５２に格納しておいたもの）を各
画素容量Ｃ_LCに印加する。従って、本来の振幅の画像信
号が図５の場合よりも１水平走査期間遅れている。した
がって、その分、つまり１水平走査期間分だけ、他の制
御信号も遅れている。

【００８６】このようにすれば、ゲートを開く２水平走
査期間のうち、最初の水平走査期間に図４及び図５の場
合における高電圧パルスの代わりに、所定の増幅率で増
幅した画像信号電圧を印加しているので、低振幅の画像
信号を書き込む際の、最初の選択期間での書き込みすぎ
がなくなり、安定した駆動が可能となる。

【００８７】なお、固定電圧、増幅された画像信号に限
定されず、１ライン前の画像信号を増幅した信号と、１
フィールド前の信号を増幅した信号と、１フレーム前の
信号を増幅した信号等を、前半に印加し、後半に画像信
号を印加してもよい。

【００８８】また、上述では、２行毎の飛び越し駆動を
行う場合を説明したが、３行以上を単位とする飛び越し
駆動でも、上述と同様にして実施することができる。

【００８９】

【発明の効果】以上説明したように、この発明に係る液
晶駆動方法及び液晶表示装置によれば、各画素容量への
実質的な書き込み能力を向上し、各画素容量に充分に且
つ確実に電荷をチャージすることができる。従って、画
像信号により定義される画像を高品質で適切に表示でき
る。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態に係る液晶表示装
置の主要部の構成を模式的に示すブロック図である。

【図２】図１の液晶表示装置における動作を説明するた
めのタイムチャートである。

【図３】図１の液晶表示装置の表示動作を説明するため
の模式図である。

【図４】この発明の第２の実施の形態に係る液晶表示装
置の主要部の構成を模式的に示すブロック図である。

【図５】図４の液晶表示装置における動作を説明するた
めのタイムチャートである。

【図６】この発明の第３の実施の形態に係る液晶表示装
置の主要部の構成を模式的に示すブロック図である。

【図７】図６の液晶表示装置における動作を説明するた
めのタイムチャートである。

【図８】従来の液晶表示装置の一例の主要部の構成を模
式的に示すブロック図である。

【図９】従来の液晶表示装置の他の一例の主要部の構成
を模式的に示すブロック図である。

【図１０】図９の主要部の詳細な構成を模式的に示すブ
ロック図である。

【図１１】図９及び図１０の液晶表示装置における動作
を説明するためのタイムチャートである。

【符号の説明】１…駆動回路、２…ゲートドライバ、３…データドライ
バ、４…ＴＦＴ液晶表示パネル、５…パネル制御回路、
６…選択制御信号発生回路、７…インバータ、８，２
５，２５Ａ，２８，３１，３４，５３…セレクタ、９…
コモン電圧発生回路、１０…フレームカウンタ、１１…
アンドゲート、１２…ラインカウンタ、１３…フリップ
フロップ、１４…カウントパルス発生回路、２１，２
２，５１…増幅器、２３，２４…レベルシフト回路、２
６…フェーズカウンタ、２７…フィールドカウンタ、２
９，３０…ゲートシフトクロック発生回路、３２，３３
…ゲートイネーブル発生回路、３６…データドライバ制
御信号発生回路、５２…ＣＣＤメモリ

Claims

【特許請求の範囲】

【請求項１】マトリクス配列された複数の画素電極に対
応する複数のアクティブ素子を選択的にオンすることに
より、選択的に画像信号を供給し、該画素電極に液晶を
挟んで対向する対向電極との間に所要の電圧を生ぜしめ
て、前記液晶を駆動する液晶駆動方法であって、各前記画素電極に印加する画像信号を複数フレームにつ
いて連続して同一極性とし、連続する複数フレーム毎に
極性を反転する、ことを特徴とする液晶駆動方法。
【請求項２】前記画像信号の極性反転のタイミングを隣
接する画素電極群毎に異ならせる、ことを特徴とする請
求項１に記載の液晶駆動方法。
【請求項３】マトリクス状に配列された複数の画素電極
に対応する複数のアクティブ素子をオンさせて、それぞ
れ選択的に画像信号を供給し、該画素電極に液晶を挟ん
で対向する対向電極との間に所要の電圧を充電して、前
記液晶を駆動する液晶駆動方法であって、各画素行に対応するアクティブ素子を、複数画素行毎に
飛び越し駆動しながら複数走査期間オンさせて、前記複
数走査期間のうち、後の第１の走査期間に供給された画
像信号をオンしている前記アクティブ素子を介して印加
し、前記第１の走査期間より前の第２の走査期間に前記
画像信号より絶対値の高い電圧を前記オンしているアク
ティブ素子を介して印加する、ことを特徴とする液晶駆
動方法。
【請求項４】前記絶対値の高い電圧は、固定電圧と、前記画像信号を増幅した信号と、１ライン
前の画像信号を増幅した信号と、１フィールド前の信号
を増幅した信号と、１フレーム前の信号を増幅した信号
と、のいずれかより構成される、ことを特徴とする請求
項３に記載の液晶駆動方法。
【請求項５】各前記画素電極へ印加する信号の極性を画
素行毎に及び／又はフィールド毎に交互に反転する、こ
とを特徴とする請求項３又は４に記載の液晶駆動方法。
【請求項６】前記液晶は、強誘電相を有するカイラルス
メクティック相の液晶材料から構成される、ことを特徴
とする請求項１乃至５のいずれか１項に記載の液晶駆動
方法。
【請求項７】マトリクス配列された複数の画素電極と、
前記複数の画素電極に対向する対向電極と、該対向電極
と前記複数の画素電極との間に介在する液晶と、前記複
数の画素電極に対応してマトリクス配列されて設けら
れ、ゲート信号に応答して画像信号を前記複数の画素電
極に供給する複数の薄膜トランジスタと、を備える液晶
表示パネルと、前記複数の薄膜トランジスタをオンさせるゲート信号を
画素行毎に共通に前記複数の薄膜トランジスタに順次供
給するゲートドライバと、複数フレーム連続して同一極性で且つ複数フレーム毎に
極性が反転する画像信号を前記複数の画素電極に各前記
薄膜トランジスタを介して供給するデータドライバと、
を具備することを特徴とする液晶表示装置。
【請求項８】前記データドライバは、前記複数フレーム
毎の画像信号の極性反転のタイミングを隣接する画素電
極群毎に異ならせる手段を含むことを特徴とする請求項
７に記載の液晶表示装置。
【請求項９】前記液晶は、強誘電相を有するカイラルス
メクティック相の液晶材料から構成される、ことを特徴
とする請求項７又は８に記載の液晶表示装置。