JPH10197846A - 液晶パネルの駆動方法 - Google Patents

液晶パネルの駆動方法

Info

Publication number
JPH10197846A
JPH10197846A JP312497A JP312497A JPH10197846A JP H10197846 A JPH10197846 A JP H10197846A JP 312497 A JP312497 A JP 312497A JP 312497 A JP312497 A JP 312497A JP H10197846 A JPH10197846 A JP H10197846A
Authority
JP
Japan
Prior art keywords
voltage
driving
liquid crystal
crystal panel
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP312497A
Other languages
English (en)
Other versions
JP3556062B2 (ja
Inventor
Kenji Kameyama
健司 亀山
Yasuyuki Takiguchi
康之 滝口
Akihiko Kanemoto
明彦 金本
Fuminao Matsumoto
文直 松本
Hiroyuki Takahashi
裕幸 高橋
Kazuya Miyagaki
一也 宮垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP00312497A priority Critical patent/JP3556062B2/ja
Publication of JPH10197846A publication Critical patent/JPH10197846A/ja
Application granted granted Critical
Publication of JP3556062B2 publication Critical patent/JP3556062B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 2つの準安定状態を持つ単純マトリクスの液
晶パネルを、新規にカスタム駆動ICを起こさずに安価
を既存の駆動ICで駆動する。 【解決手段】 リセットパルスRと、リセットパルスR
に連続して出力するリセットパルスRと同極性の書き込
みパルスWからなる単純マトリクス構造の液晶パネルの
走査電極側の駆動電圧波形において、リセットパルスR
のパルス幅と、書き込みパルスWのパルス幅とを最大公
約数の期間である走査側クロック信号Ckに基づいて定
める。これにより、リセットパルスRと書き込みパルス
Wの電圧レベルをクロック信号Ck毎に一定とする。こ
の結果、1フレームの期間でクロック信号Ckに同期し
て選択できる電圧レベルが4レベルのうち2レベルとな
り簡略化される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶パネルの駆動
方法に関し、より詳細には、液晶を使用した表示装置の
コントローラに適用される液晶パネルの駆動方法に関す
るものであり、コンピュータ,ワープロ等のOA機器の
表示装置に好適に利用される。
【0002】
【従来の技術】液晶パネルは、対向して平行に配置され
た少なくとも一方が透明な絶縁支持板の内面に各々IT
O透明電極を設けるとともに、該透明電極の表面に液晶
分子を配向するための配向膜を形成し、該配向膜に挟ま
れた空間内に液晶を充填封止し前記絶縁支持板の外面を
偏光面が略直交する偏光板で挟持した構造である。この
ように構成された液晶パネルは、前記透明電極間に選択
的に電圧を印加することにより生じる電界に応じて液晶
分子の配向状態を制御し、電気光学的なシャッタを形成
して画像表示するものである。現在、一般のOA機器に
適用される液晶パネルは、充填される液晶がTN(Twis
ted Nematic)、あるいは、STN(SuperTwisted Nema
tic)液晶であり、前記透明電極が、走査電極郡と信号
電極郡をマトリクス状に配置した単純マトリクス方式が
用いられる。
【0003】現在、単純マトリクスの液晶表示装置に対
しては、高速応答性の向上、クロストークの抑制等の研
究開発が行われており、各種駆動方法が提案されている
が、特開平6−230751号公報に示される2つの準
安定状態を持つ液晶表示は、高速応答性をもっているこ
とで注目されている。
【0004】特開平6−230751号公報(以後、従
来技術と記す)に記載された2つの準安定状態を持つ液
晶表示装置の駆動方法は、初期状態において、ねじれ角
φのねじれ構造を有するカイラルネマチック液晶を用い
た液晶表示装置を駆動する方法に関するもので、前記初
期状態にフレデリック転位を生じさせるために印加させ
る電圧を初期状態および2つの準安定状態における閾値
以上の電圧パルスとして、該電圧パルスを印加し、その
後に2つの準安定状態の何れか一方を選択するために、
2つの何れかの準安定状態を生ずる臨界値を基準として
選択された電圧の電圧パルスを印加する方法である。以
下、従来技術の2つの準安定状態を持つ液晶の駆動方法
について、実際に液晶パネルを駆動する観点から概略を
示す。
【0005】図9は、従来技術における画素に印加され
る電圧波形を示す図で、従来技術において、画素に印加
される電圧波形の一つは、図9(A)に示すもので、画
素の選択期間に印加される振幅の大きい±Eの交流波形
(第一の電圧パルス)と、続いて振幅の小さい交流波形
の0あるいは±E1(第二の電圧パルス)および、これ
に続く|E2|(<|E1|)とからなっている。以下、
説明のために、第一の電圧パルスをリセットパルスR、
また、第二の電圧パルスを書き込みパルスWとする。従
来技術では、これ以外にも、図9(B)に示す印加波形
として交流波形ではなく、片極性で+Eのリセットパル
スRと+E1の書き込みパルスWを印加することが可能
であるとしている。
【0006】また、図9に示す電圧波形を印加する駆動
方法は、前述のように、選択画素に通常の書き込みパル
スW以外に、リセットパルスRを印加する必要があるた
め、表示容量(走査線数)に制限が加わる可能性があ
る。この点に対しての解決策として、従来技術では、図
10に示すように、リセットパルスRを隣り合う走査電
極(図示せず)で重ね合わせる方法を提示している。
【0007】
【発明が解決しようとする課題】上述した従来技術によ
る単純マトリクスの液晶表示装置の駆動方法では、駆動
のために図9に示す種類の電圧である第一の電圧パルス
(リセットットパルスR)と第二の電圧パルス(書き込
みパルスW)を選択された画素に印加する必要があり、
図9(A)には、画素の選択時間に交流波形を印加した
ものがあげられている。このため、駆動波形が複雑とな
り、既存のTN,STN等液晶パネル用の駆動ICで
は、2つの準安定状態をもつ液晶パネルを駆動すること
は困難であった。以下、2つの準安定状態を持つ液晶用
の駆動ICに対して、TN,STN液晶パネル用の駆動
ICを、既存の駆動ICと示す。
【0008】また、従来技術では、画素に印加する電圧
波形として、交流波形以外の、図9(B)に示す正極
(又は負極)のみの印加についても可能性は示している
が、実際の駆動方法までは言及していない。このため、
従来技術では、新規にこの駆動方法に対応した駆動IC
を開発する必要があるが、この場合、駆動ICはカスタ
ム品となり、製品コストが著しく増加する。しかし、従
来技術では、この問題について何ら解決策を提示してい
ない。
【0009】更にまた、表示容量に対する製限を取り除
くために、図10に示すように、リセットパルスRを隣
り合う走査電極で重ね合わせる方法を提示しているが、
これを実現するための駆動波形はいっそう複雑となり、
ますます既存の駆動ICによる駆動を困難にしている。
【0010】本発明は、上述のごとき実情に鑑みてなさ
れたものであり、単純マトリクス液晶の駆動方法である
2つの準安定状態を持つ液晶パネルの駆動方法におい
て、新規にカスタム駆動ICを起こすことなく、安価に
高表示品質を実現することを目的とするものである。
【0011】
【課題を解決するための手段】請求項1の発明は、2つ
の準安定状態を持つ液晶パネルの駆動方法において、出
力する電圧レベルとして4レベルを持ち、該出力時に同
時に選択できる電圧レベルが前記4レベルのうち、2レ
ベルである機能を持つ駆動ICを使用することを特徴と
し、もって、既存の駆動ICを使用し、2つの準安定状
態を持つ液晶パネルの駆動を実現することで、安価に高
品質なパネル表示を実現することができるようにしたも
のである。
【0012】請求項2の発明は、請求項1に記載の液晶
パネルの駆動方法において、前記駆動ICから出力する
前記各々の電圧レベルは、切替え可能であることを特徴
とし、もって、電源電圧を切り替えることにより、駆存
の駆動ICを使用し、2つの準安定状態を持つ液晶パネ
ルの駆動を実現することで、安価に高品質なパネル表示
を実現することができるようにしたものである。
【0013】請求項3の発明は、請求項2に記載の液晶
パネルの駆動方法において、前記駆動ICから出力する
各電圧レベルを切り替える電圧レベル切り替え手段は、
論理信号によりあらかじめ設定された電圧に切り替える
ことを特徴とし、もって、請求項1,2と同様の効果が
得られるようにしたものである。
【0014】請求項4の発明は、請求項1乃至3の何れ
かに記載の液晶パネルの駆動方法において、2つの準安
定状態を持つ液晶パネルを駆動するための前記駆動IC
から出力される前記2レベルの2種類の電圧を、第一の
電圧パルスと第二の電圧パルスとし、該第一の電圧パル
スと該第二の電圧パルスの電圧はそれぞれ同一の基準信
号から作製されることを特徴とし、もって、論理回路で
容易にパルスを作製することを可能とし、論理回路を簡
便化し、低コスト化を実現しようとするものである。
【0015】請求項5の発明は、請求項4に記載の液晶
パネルの駆動方法において、前記第一の電圧パルスと前
記第二の電圧パルスを基準信号に基づいて出力し、該基
準信号の周期は、該第一の電圧パルス幅と該第二の電圧
パルス幅の最大公約数の期間とすることを特徴とし、も
って、請求項4と同様の効果が得られるようにしたもの
である。
【0016】請求項6の発明は、2つの準安定状態を持
つ液晶パネルを駆動する駆動方法において、前記液晶パ
ネルをICで駆動し、該駆動ICの出力時に各出力が選
択できる電圧レベルは少なくとも3レベルであることを
特徴とし、もって、液晶表示装の表示容量を、表示品質
を確保し、また、向上させることができるようにしたも
のである。
【0017】請求項7の発明は、2つの準安定状態を持
つ液晶パネルを駆動する駆動方法において、前記液晶パ
ネルをICで駆動し、該駆動ICの出力時に各出力が選
択できる電圧レベルは、6レベル以上であることを特徴
とし、もって、液晶表示装置の表示容量を、表示品質を
確保したまま、大幅な部品点数の削減,コストの削減と
ともに向上させることができるようにしたものである。
【0018】請求項8の発明は、請求項6または7に記
載の液晶パネルの駆動方法において、前記液晶パネルの
走査側駆動ICは、デジタル入力によりあらかじめ決め
られた出力電圧パターンを順次選択して出力することを
特徴とし、もって、安価に液晶表示装置の表示容量を、
表示品質を確保したまま向上させることができるように
したものである。
【0019】請求項9の発明は、請求項8に記載の液晶
パネルの駆動方法において、前記液晶パネルの走査側の
出力電圧を選択する出力電圧パターンは、論理回路を用
いて作製することを特徴とし、もって、請求項8と同様
の効果が得られるようにしたものである。
【0020】請求項10の発明は、請求項6,7,8,
または9に記載の液晶パネルの駆動方法において、前記
液晶パネルの走査側駆動ICは、デジタル入力による電
圧階調用の前記液晶パネルの信号側駆動ICを使用する
ことを特徴とし、もって、請求項8と同様の効果が得ら
れるようにしたものである。
【0021】
【発明の実施の形態】以下に、本発明による既存ICに
よる液晶パネルの駆動方法について説明する。前述のよ
うに、2つの準安定状態を持つ液晶パネルの駆動方法
は、リセットパルスRの重ね合わせの有無で2つに大き
く分けられる。 本発明では、これらについて既存の駆
動ICでの駆動を実現している。
【0022】はじめに、リセットパルスRを重ねない駆
動方法について説明する。既存の駆動ICとして出力す
る電圧レベルは4レベルを持ち、出力時に選択できる電
圧レベルは4レベルのうち、2レベルである駆動ICを
使用することで2つの準安定状態を持つ液晶の駆動方法
を以下に示す。この駆動ICを従来の駆動方法で使用す
ると、信号電極側(以後、信号側と記す),走査電極側
(以後、走査側と記す)とも同期した信号により動作す
るため、異なるパルス幅の信号を、各走査毎に印加する
のは困難である。また、2レベルの電圧では電圧レベル
が不足し、このままでは実現は不可能と考えられる。
【0023】本発明者は、図9(B)に示す同極性のリ
セットパルスRと書き込みパルスWからなる駆動波形を
図1に示す駆動波形のように信号側・走査側の出力波形
に分解して波形検討を行った。
【0024】図1は、本発明による液晶パネル駆動方法
の実施形態例を説明するためのタイムチャートである。
すなわち、図1では、交流化を達成するためのnフレー
ムとn+1フレームの走査期間を持つ、図1(A)〜
(D)に示す走査側の出力信号と、図1(E)に示す信
号側の出力波形に分解し、図1(F)に示す1画素に印
加される出力波形を示したものである。なお、走査側の
出力信号は、図1(A)に示す1本目(第1走査線)の
出力波形の他に、これに続く2本目の(第2走査線)の
出力波形を図1(B)に、更に、順次、3本目(第3走
査線),4本目(第4走査線)の出力波形を図1
(C),図1(D)に図示している。図1に示した駆動
波形を検討した結果として、リセットパルスRのパルス
幅と書き込みパルスWのパルス幅の最大公約数の期間を
1周期とする信号を用いることでこれら異なるパルス幅
の信号をこの駆動ICで出力可能であることを見出した
(以後、説明のため、この走査側の信号を走査クロック
信号Ckとする)。
【0025】また、上記同一クロックで示される各期間
の走査線電圧を詳細に調べると、同時に各出力端子に出
力される電圧レベルは、2レベルであることを見出し
た。但し、電圧レベルは、全体としては4レベルを必要
とするため、論理信号により、電圧をあらかじめ設定し
た電圧に切り替える機能を考案し、これを解決した。
【0026】次に、具体的な出力波形を説明する。説明
のために、リセットパルスRのパルス幅は、書き込みパ
ルスWのパルス幅の3倍の期間であるとする(なお、こ
の期間については、本発明は、一切制限を受けるもので
はない。それぞれのパルス幅については、使用する液晶
材料,セルパラメータ等で最適化することができる)。
本発明では、リセットパルスRのパルス幅と、書き込み
パルスWのパルス幅の公約数の幅を1周期とする信号を
使用する。この例では、走査側クロック信号Ckは、書
き込みパルスWの1/3期間を一周期とする信号とな
る。
【0027】図2は、本発明による液晶パネルの駆動方
法の実施形態を説明するための走査側出力波形を示すタ
イムチャートである。図2(A)は図1(A)に示す走
査側出力波形で、図2(B)は図2(C)に示す走査側
クロック信号Ckのクロック数が1〜11の期間で図3
(A)の走査側出力波形を拡大した拡大出力波形であ
る。
【0028】図2(B)に示すように、走査側クロック
信号CkによりリセットパルスR,書き込みパルスWと
も単一の電圧パルスに分割されている。この分割された
走査側の各電圧パルスの電圧を、走査側クロック信号C
k毎に表したのが、表1,表2である。
【0029】表1Aは、図1(A),(B),(C),
(D)に示すnフレームの走査側の1本目から4本目の
走査線の出力波形の走査側クロック信号Ckとの関係を
示す表であり、
【0030】表1Bは、図1(A),(B),(C),
(D)に示す(n+1)フレームの走査側の1本目から
4本目の走査線の出力波形の走査側クロック信号Ckと
の関係を示す表である。
【0031】
【表1】
【0032】これらの表1A,表1Bにおいて、表1A
では、走査側クロック信号Ckのクロック順位が1,
2,3のときの走査線1では電圧V1、走査線2,3,
4では電圧V4の2種類の電圧レベル、走査側クロック
信号のクロック信号Ckのクロック順位が4のとき、走
査線1では電圧V2、走査線2,3,4では電圧V3の
2種類の電圧レベル、走査側クロック信号Ckのクロッ
ク順位5,6,7では走査線2での電圧V1、他の走査
線1,3,4電圧での電圧V4の2種類の電圧レベル、
走査側クロック信号Ckのクロック順位8では走査線2
での電圧V2で、他の走査線1,3,4の電圧がV3の
2種類の電圧レベル、走査側クロック信号Ckのクロッ
ク順位9,10,11では、走査線3での電圧V1、他
の走査線1,2,4での電圧V4の2種類の電圧レベル
であり、何れも走査クロック信号Ckのクロック順位1
〜11においての各々のクロック順位に対応する走査線
1〜4では、各々2種類の電圧レベルで構成されること
がわかる。
【0033】同様に、表1Bに示す(n+1)フレーム
における走査側の1〜4本目の走査線の出力波形の走査
側クロック信号Ckとの関係においても、各走査側クロ
ック信Ckにおける出力電圧の種類は、4種類の電圧V
1〜V4の中の2種類の電圧レベルであることがわか
る。この時、全体で必要とする電圧レベル数は4である
ため、電圧を切り替える方法によりこれを解決した。
【0034】信号側出力についても、走査側出力と同様
に、走査クロック信号Ckのクロック順位1〜11に対
する信号の1〜4本目の走査線の電圧レベルの関係を求
めることができる。
【0035】図3は、本発明による液晶パネルの駆動方
法の実施形態を説明するための信号側出力波形を示すタ
イムチャートである。
【0036】図3には、図1(E)に示した交流化nフ
レームとn+1フレームの信号波形図3(A)と、走査
クロック信号Ckのクロック順位1〜11に対応した信
号波形の拡大図(図3(B))を示す。
【0037】表2Aは、交流化nフレームでの図3に示
した信号側1〜4本目の走査線の出力信号と走査側クロ
ック信号Ckのクロック順位との関係を示し、
【0038】表2Bは、交流化n+1フレームでの図3
に示した信号側1〜4本目の走査線の出力信号と走査側
クロック信号Ckのクロック順位との関係を示す。
【0039】
【表2】
【0040】図3および表2A,2Bによると、信号側
の出力信号の走査側クロック信号Ck毎の電圧レベル
は、表2AではV4,V2の何れか1種類の電圧レベ
ル、表2BではV1,V2,V4の何れか1種類の電圧
レベルである。なお、図2,図3では、走査側クロック
信号Ckの立ち上がりエッジで各出力は変化している
が、もちろん、立ち下がりエッジでも何ら問題はない。
以下に、ブロック図による駆動回路の回路構成を示す。
【0041】図4は、本発明による液晶パネルの駆動方
法を説明するための駆動回路のブロック図の一例であ
り、図中、1は電圧入力、2は発振器、3は電圧制御
部、4は電圧切替部、5は液晶セル、6は表示データ入
力、7は信号側駆動IC、8は走査側駆動IC、9は信
号側IC制御部、10は走査側IC制御部である。な
お、この図は、説明のために各機能をブロックで示して
いるが、配線等の記載によって本発明は制限を受けるも
のではない。
【0042】前述のように、駆動に必要な電圧レベル
は、走査側クロック信号Ckの1サイク内では、2レベ
ルであるが、交流化のための1フレーム内でも走査側は
4レベル、信号側は3レベルが必要である。そこで、各
駆動ICの電源を走査側クロック信号Ckと同期して、
切り替えることで、この問題を解決している。
【0043】図4では、駆動に必要な合計4レベルの電
圧を電圧入力1として電圧切替部4に入力する。この入
力電圧1は、一例をあげれば、抵抗分周した各電圧をオ
ペアンプ等でインピーダンス変換する方法や、D−Aコ
ンバータ等の出力を使用することで作製することができ
る。入力された電圧は、電圧制御部3からの制御信号に
より電圧切替部4で信号側駆動IC7、走査側駆動IC
8の電圧入力へ出力される。ここで使用する電圧の範囲
は、使用する液晶セル5の液晶の材料や、セルパラメー
タの影響を受ける他、駆動ICにより規定される電圧差
を考慮する以外に、本発明は制限を受けるものではな
い。ここで、駆動ICの電位差とは、電圧入力ピンに規
定された他の電圧ピンとの電位差の規定を指す。
【0044】電圧制御部3は、カウンタ,デコーダ等の
論理回路で、表1A,1Bに示す表示に必要なタイミン
グで、電圧を切り替えるための信号を発生させる。C−
PLD,FPGA,ゲートアレイ等で実現することがで
きる。電圧切替部4は、FET,トランジスタまたはこ
れらのアレイを使用して実現することができる。一方、
電圧制御部3と同期して、信号側駆動IC7,走査側駆
動IC8を駆動するための制御信号をそれぞれ信号側I
C制御部9,走査側IC制御部10で作製する。図4に
示すブロック図では、これらの各機能を個別のブロック
で示しているが、本発明は、この構成に制限されるもの
ではない。
【0045】また、論理回路部である電圧制御部3のI
Cと、信号側IC制御部9、および走査側IC制御部1
0は、一つの論理素子(C−PLD,FPGA,ゲート
アレシ等)に1チップ化することで、部品点数を削減
し、また、各ブロック間の伝播遅延の影響を最小限とし
たコントローラを作製することができる。もちろん、ア
ナログ構成である電圧切替部4も、この部分単独で1モ
ールド化や、論理回路とのハイブリッド化を計ること
で、部品点数の削減を計ることができる。本法によれ
ば、既存の駆動ICを使用して、(リセットパルスR)
+(書き込みパルスW)が必要な2つの準安定状態を持
つ液晶セル5の駆動を安価に実現することが可能とな
る。
【0046】続いて、リセットパルスRを重ね合わせる
駆動方法を、既存の駆動ICを使用して駆動する方法に
ついて説明する。本発明では、この駆動方法に対し、デ
ジタル信号により電圧階調を表示する信号側ICを走査
線側に使用することで、新規に専用ICを作製すること
なく、安価に実現する方法を考案した。これを以下に説
明する。図9に示す従来技術のリセットパルスRを隣り
合う走査線で重ね合う駆動を行う波形に対し、本発明者
は、この波形を図5に示すように、信号側,走査側に分
解して波形検討を行った。
【0047】図5は、本発明による液晶パネルの駆動方
法の実施形態を説明するためのタイムチャートであり、
交流化を達成するためのnフレームとn+1の走査期間
を持つもので、図5(A)は第1走査線に印加される電
圧波形、図5(B)は第2走査線に印加される電圧波
形、図5(C)は第3走査線に印加される電圧波形、図
5(D)は第一信号線に印加される電圧波形、図5
(E)は(1,1)画素に印加される合成波形である。
なお、実線はON波形、点線はOFF波形を示す。
【0048】図5に示すように、リセットパルスRを重
ねる方法の場合も、前述のリセットパルスRを重ねない
方法と同様に、リセットパルスRのパルス幅と書き込み
パルスWのパルス幅の最大公約数の幅を1周期とする信
号を用いる方法が有効であることを見出した。なお、図
5においては、説明のために、この信号を走査側クック
信号Ck(図示せず)とする。また、リセットパルスR
のパルス幅と書き込みパルスWのパルス幅の比を3:1
とする。
【0049】リセットパルスRを重ねる方法において、
前述のリセットパルスRを重ねない方法の場合と同様
に、走査側クロック信号Ckの順位と走査側出力の関係
および走査側クロック信号Ckの順位と信号側出力の関
係をあらわし、走査側クロック信号Ckで分割された走
査側出力および信号側出力を交流化nフレームと交流化
n+1フレームに走査線毎にまとめた。
【0050】図6は、本発明による液晶パネル駆動方法
の実施形態を説明するための走査側クロック信号Ckの
順位と走査側出力との関係を示すタイムチャートであ
り、図6(A)は第1走査線に印加される電圧波形、図
6(B)は第2走査線に印加される電圧波形、図6
(C)は第3走査線に印加される電圧波形、図6(E)
は走査側クロック信号Ckである。
【0051】表3Aは、図6の交流化nフレームにおけ
る走査線(1〜4)の出力と走査側クロック信号Ckと
の関係を示す表であり、表3Bは、図6の交流化n+1
フレームにおける走査線(1〜4)の出力の交流側クロ
ック信号Ckとの関係をあらわす表である。
【0052】
【表3】
【0053】表3Aにおいては、各々の駆動ICが同時
(同一クロック信号Ck)に必要な電圧レベルは、V
5,V4,V1の最大である。同様に表3Bにおいて
も、各クロック信号Ck毎の電圧レベル数は、V2,V
3,V6の最大3である。
【0054】図7は、本発明による液晶パネル駆動方法
の実施形態を説明するための走査側クロック信号Ckと
信号側出力との関係を示すタイムチャートであり、
【0055】表4Aは、図7の交流化nフレームにおけ
る走査線(1〜4)の信号出力と走査側クロック信号C
kとの関係を示す表であり、
【0056】表4Bは、図7の交流化n+1フレームに
おける表7と同様の関係をあらわす表である。
【0057】
【表4】
【0058】表4Aにおいては、クロック信号Ck(1
〜3)ではV6、クロック信号Ck(4〜11)ではV
6/V4、表4Bにおいては、クロック信号Ck(1〜
3)ではV1、クロック信号Ck(4〜11)ではV1
/V3の2種類の電圧レベルであることが判明した。
【0059】上述のように、走査側,信号側のそれぞれ
の駆動ICの出力波形を、図6(走査側),図7(信号
側)に示すように、走査側クロック信号Ckにより分割
し、各電圧レベルを走査側クロック信号Ck毎に整理し
た結果、表3A,3B(走査側)および表4A,4B
(信号側)に示す電圧の組み合わせが得られ、それぞれ
の駆動ICが同時に必要な電圧レベルは3レベルである
ことがわかった。そこで、少なくとも、3レベルの電圧
レベルを選択可能な駆動ICと、各電圧を切り替えるこ
とで、この場合も既存ICでの駆動は実現できる。さら
に、交流化のための各フレーム間で、必要な電圧レベル
は6レベル(表4A,4BのV1〜V6)であることか
ら、6レベル以上の電圧を選択可能な駆動IC(走査
側)を使用することで、電圧切替えを使用しないで、よ
り安価に実現することができる。
【0060】なお、信号側駆動ICを走査側に使用する
方法としては、出力する電圧を選択するデータを順次入
力することで、実現することができる。表3A,3Bよ
り明らかなように、出力する電圧は、ある出力パターン
が順次出力されるため、この出力パターンを記憶素子に
保存し、順次読み出す方法で容易に実現することができ
る。また、繰り返しパターンの出力数が少ないため、論
理回路で出力を作製することで、記憶素子を使用せずに
実現することができ、部品点数,製品コストを削減する
ことができる。
【0061】このときの問題点としては、走査側の電圧
レベルで駆動IC内部のシフトレジスタでは実現困難な
組み合わせが生じたことである。表3A,3Bから明ら
かなように、走査側クロック信号1の期間では、走査側
2ライン以降、走査側クロック信号2の期間では、走査
側3ライン以降の信号は、走査側駆動IC8の入力端子
からの信号入力以前に動作が確定している必要がある。
そこで、本発明では、走査側について、一画面の走査開
始前に走査駆動IC8内部のシフトレジスタにV5(表
3Aの場合)またはV2(表3Bの場合)の信号を入力
するステップを設けてこれを実現した。以下に、具体的
に示す。
【0062】走査開始前(または、前回走査終了時)
に、信号側の走査クロックよりも高速なクロック信号を
使用し、走査側のすべてのシフトレジスタ内にデータを
読み込む。このとき、使用するクロック信号は、走査側
に使用する走査側駆動IC8のデータ読み込みのための
クロック信号の上限値以下であれば、その周波数は高い
ほど表示に使用しない期間を短くすることが可能とな
る。
【0063】特に、本発明では、走査側駆動ICとして
信号側駆動ICを使用するため、クロック周波数につい
ては、通常の走査側駆動ICに対して十分高速である。
一例をあげれば、信号側の表示データを読み込むための
クロック信号で、この走査側のデータを入力することが
できる。この場合、表示容量640×480(データ側
8ビットパラレル転送,二値表示,フレーム周波数60
Hz)の表示に使用しない走査時間は、1走査時間×4
80/(640/8)=208.33μseとなり、表
示には影響しない。また、この構成では、新規に走査側
駆動IC8のデータ用にクロックを作製する必要はな
く、回路構成を簡便に、また、低コスト化が可能であ
る。以下に、駆動回路の全体の構成をブロック図8に示
す。
【0064】図8は、本発明による液晶パネルの駆動方
法を説明するための駆動回路のブロック図で、図中、1
1は走査側データ作成部、12は走査側データ制御部で
あり、図4の場合と同様の作用をする部分には、図4と
同じ参照番号を付してある。なお、図8は説明のために
各機能を1ブロックとして記載しており、電極線数等の
記載方法により本特許は制限を受けるものではない。
【0065】図8に示す駆動回路において、信号側駆動
IC7,走査側駆動IC8として、3レベルの出力を持
つものについて説明する。図8では、電圧入力として駆
動に必要な合計6レベルの電圧を入力する。この入力電
圧1は、一例をあげれば、抵抗分周した各電圧をオペア
ンプ等でインピーダンス変換する方法や、D−Aコンバ
ータ等の出力を使用することで作製することができる。
入力された電圧は、電圧制御部3からの制御信号により
電圧切替部4で信号側,走査側の各駆動IC7,8の電
圧入力へ出力される。ここで使用する電圧の範囲は、液
晶セル5の使用する液晶の材料や、セルパラメータの影
響を受ける他、前記信号側、走査側の各駆動IC7,8
により規定される電圧差を考慮する以外に、本発明は制
限を受けるものではない。ここで、駆動ICの電位差と
は、電圧入力ピンに規定された他の電圧入力ピンとの電
位差の規定を指す。
【0066】電圧制御部3は、カウンタ,デコーダ等の
論理回路で、表示に必要な(表3A,3B)タイミング
で、電圧を切り替えるための信号を発生させる。C−P
LD,FPGA,ゲートアレイ等で実現することができ
る。ここでの出力切替えは、交流化のためのフレーム毎
に行われる。電圧切替部4は、FET,トランジスタま
たはこれらのアレイを使用して実現することができる。
一方、電圧制御部3と同期して、信号側,走査側駆動I
C7,8を駆動するための制御信号をそれぞれの信号側
IC制御部9,走査側IC制御部10で作製する。
【0067】走査側の出力を制御するためのデータは、
走査側データ作成部11で作成している。ここでは、順
次出力される波形をクロック信号等を基準として作成す
る。走査側のデータ制御部12は、構成で説明したフレ
ームの表示開始時(または、前フレームの表示完了後)
走査側駆動IC8のすべてのシフトレジスタにデータを
読み込ませる動作と、表示開始後の通常の表示のための
データ読み込みを制御する。図9に示す駆動回路のブロ
ック図では、これらの各機能を個別のブロックで示して
いるが、本発明は、この構成に制限されるものではな
い。
【0068】論理回路である電圧制御部3のICと、信
号側IC制御部9、および走査側IC制御部10は、一
つの論理素子(C−PLD,FPGA,ゲートアレイ
等)に1チップ化することで、部品点数を削減し、ま
た、各ブロック間の伝播遅延の影響を最小限としたコン
トローラを作製することができる。もちろん、アナログ
構成である電圧切替部4も、この部分単独で1モールド
化や、論理回路とのハイブリッド化を計ることで,部品
点数の削減を計ることができる。
【0069】一方、信号側,走査側駆動IC7,8とし
て、6レベルの電圧出力を持つものを使用した場合、上
記構成に対して交流化のための電圧出力をすべて出力す
ることが可能なため、電圧切替部4が不要となる。各々
の電圧1は、直接、信号側,走査側駆動IC7,8に入
力することができる。走査のためのデータについては、
交流化を行うフレーム間で切り替える必要は生じるが、
コスト,部品点数とも電圧を切り替える場合に比べ、大
幅に削減可能となる。本方法によれば、通常使用されて
いるデジタル信号により電圧階調を実現する信号側駆動
IC7を走査側に使用することで、リセットパルスRを
隣り合う走査線で重ね合う2つの準安定状態を持つ液晶
の液晶パネル駆動を安価に実現することが可能となる。
【0070】実施例1(請求項1〜5に対応) 2つの準安定状態を持つ液晶の表示コントローラ(リセ
ットパルスを重ねないもの)をC−PLDであるLATTIC
E社のplsi1048で設計試作し、通常のSTN用駆動IC
として、TI社のTMS57202を信号側,走査側に使用した
(TMS57202は信号切り替えにより、信号側,走査側の両
方に使用することができる)。電源の切り替え回路を、
FETを使用して構成した。液晶パネルとしては、2つ
の準安定状態を持つ表示容量160×160の液晶パネ
ルを作製した。比較のために、同一駆動ICおよび液晶
材料を使用し、通常のSTN液晶パネルを作製した。
【0071】試作した2つの表示装置をそれぞれ駆動
し、比較したところ、本発明による表示装置では、従来
のSTN用駆動ICを使用しているにもかかわらず、2
つの準安定状態を持つ液晶パネルを駆動することがで
き、高速応答性の向上と、コントラストの向上が確認で
きた。
【0072】実施例2(請求項6および8〜10に対
応) 実施例1と同一構成で、2つの準安定状態を持つ液晶パ
ネルを作製し、コントローラ(リセットパネルRを重ね
るもの)は、Lattice社plsi1048を使用し設計試作し、
駆動ICとして、信号側,走査側とも日立製作所HD6631
0を使用した表示装置を作製した。なお、HD66310はデジ
タル信号により、各出力は8レベルの電圧を出力可能な
電圧階調用の信号側駆動ICである。実施例1同様に、
比較のために同一駆動ICおよび液晶材料を使用し、通
常のSTNパネルを作製した。
【0073】試作した2つの表示装置をそれぞれ駆動し
比較したところ、本発明による表示装置では、従来の駆
動ICを使用しているにもかかわらず、2つの準安定状
態を持つ液晶パネルを駆動することができ、高速応答性
の向上と、コントラストの向上が確認できた。また、実
施例1に比較して、フレーム周波数を高くすることが可
能であることがわかり、実施例1に比較して大表示容量
(走査線数の増加)対応が可能であることがわかった。
【0074】実施例3(請求項7〜10に対応) 実施例1と同一構成で、2つの準安定状態を持つ液晶パ
ネルを作製し、コントローラは、Lattice社plsi1048を
使用し設計試作し、駆動ICとして信号側,走査側とも
日立製作所のHD66310を使用した表示装置を作製した。
この実施例では、HD66310はデジタル信号により、各出
力は8レベルの電圧を出力可能な電圧階調用の信号側駆
動ICであるが、この8レベルのうち、3レベルを使用
して交流化のためのフレーム間で電圧を切り替える構成
のものと、8レベル中6レベルを使用し、交流化フレー
ム間で、電圧を切り替え不要の構成のものを作成し、回
路構成を比較した。
【0075】試作した2つの表示装置をそれぞれ駆動
し、比較したところ、表示品質は同等であり、本発明に
よる表示装置による従来の駆動ICを使用による2つの
準安定状態を持つ液晶パネルを駆動することは確認でき
たが、駆動ICの出力を6レベル使用したものでは、3
レベル使用に対し、部品点数,実装工数とも削減でき、
出力数として6レベルを使用することで、部品点数,製
品コストの削減が効果的に実施できることがわかった。
【0076】
【発明の効果】 請求項1に対応する効果:2つの準安定状態を持つ液晶
パネルの駆動方法において、出力する電圧レベルとして
4レベルを持ち、該出力時に同時に選択できる電圧レベ
ルは前記4レベルのうち、2レベルである機能を持つ駆
動ICを使用したので、安価で高品質な表示を実現する
ことができた。
【0077】請求項2に対応する効果:請求項1に記載
の液晶パネルの駆動方法において、前記駆動ICから出
力する前記各々の電圧レベルは、切替え可能としたの
で、前記駆動ICとして既存の駆動ICを使用できるの
で、安価に高品質な表示を実現することができた。
【0078】請求項3に対応する効果:請求項2に記載
の液晶パネルの駆動方法において、前記駆動ICから出
力する各電圧レベルを切り替える電圧レベル切り替え手
段は、論理信号によりあらかじめ設定された電圧に切り
替えたので、請求項2の発明と同様の効果が得られた。
【0079】請求項4に対応する効果:請求項1乃至3
の何れかに記載の液晶パネルの駆動方法において、2つ
の準安定状態を持つ液晶パネルを駆動するための前記駆
動ICから出力される前記2レベルの2種類の電圧を第
一の電圧パルスと第二の電圧パルスとし、該第一の電圧
パルスと該第二の電圧パルスの電圧はそれぞれ同一の基
準信号から作製されたので、低コストの電圧パルスが得
られる。
【0080】請求項5に対応する効果:請求項4に記載
の液晶パネルの駆動方法において、前記第一の電圧パル
スと前記第二の電圧パルスを基準信号に基づいて出力
し、該基準信号の周期は、該第一の電圧パルス幅と該第
二の電圧パルス幅の最大公約数の期間としたので、論理
回路で容易にパルスを作製することができ、論理回路の
簡便化,低コスト化が実現できた。
【0081】請求項6に対応する効果:2つの準安定状
態を持つ液晶パネルを駆動する駆動方法において、出力
時に各出力が選択できる電圧レベルは少なくとも3レベ
ルである駆動ICを使用して駆動するので、液晶表示装
置の表示容量を、表示品質を確保したまま向上させるこ
とができた。
【0082】請求項7に対応する効果:2つの準安定状
態を持つ液晶パネルを駆動する駆動方法において、出力
時に各出力が選択できる電圧レベルは、6レベル以上で
ある駆動ICを使用して駆動したので、液晶表示装置の
表示容量を、表示品質を確保したまま大幅な部品点数の
削減,コストの削減とともに向上させることができた。
【0083】請求項8に対応する効果:請求項6または
7に記載の液晶パネルの駆動方法において、前記液晶パ
ネルの走査側駆動ICは、デジタル入力によりあらかじ
め決められた出力電圧パターンを順次選択して出力する
ようにしたので、液晶表示装置の表示容量を、表示品質
を確保したまま大幅な部品点数の削減,コストの削減と
ともに向上させることができた。
【0084】請求項9に対応する効果:請求項8に記載
の液晶パネルの駆動方法において、前記液晶パネルの走
査側の出力電圧を選択する前記出力電圧パターンは、論
理回路を用いて、作製したので、液晶表示装置の表示容
量を、表示品質を確保したまま大幅な部品点数の削減,
コストの削減とともに向上させることができた。
【0085】請求項10に対応する効果:請求項6,
7,8または9に記載の液晶パネルの駆動方法におい
て、前記液晶パネルの走査側駆動ICは、デジタル入力
による電圧階調用の前記液晶パネルの信号側駆動ICを
使用したので、液晶表示装置の表示容量を、表示品質を
確保したまま大幅な部品点数の削減,コストの削減とと
もに向上させることができた。
【図面の簡単な説明】
【図1】 本発明による駆動方法を説明するためのタイ
ムチャートである。
【図2】 本発明による駆動方法の走査側出力波形を示
すタイムチャートである。
【図3】 本発明による駆動方法の信号側出力波形を示
すタイムチャートである。
【図4】 本発明による駆動回路の一例を示すブロック
図である。
【図5】 本発明による駆動方法を説明するためのタイ
ムチャートである。
【図6】 本発明による駆動方法の走査側出力波形を示
すタイムチャートである。
【図7】 本発明による駆動方法の信号側出力波形を示
すタイムチャートである。
【図8】 本発明による駆動回路の一例を示すブロック
図である。
【図9】 従来技術による2つの準安状態を持つ液晶の
駆動波形の一例を示す図である。
【図10】 従来技術による2つの準安定状態を持つ液
晶の駆動波形の一例を示す図である。
【符号の説明】
1…電圧入力、2…発振器、3…電圧制御部、4…電圧
切替部、5…液晶セル、6…表示データ入力、7…信号
側駆動IC、8…走査側駆動IC、9…信号側IC制御
部、10…走査側IC制御部、11…走査側データ作成
部、12…走査側データ制御部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 文直 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 (72)発明者 高橋 裕幸 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 (72)発明者 宮垣 一也 東京都大田区中馬込1丁目3番6号 株式 会社リコー内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 2つの準安定状態を持つ液晶パネルの駆
    動方法において、出力する電圧レベルとして4レベルを
    持ち、該出力時に同時に選択できる電圧レベルが前記4
    レベルのうち、2レベルである機能を持つ駆動ICを使
    用することを特徴とする液晶パネルの駆動方法。
  2. 【請求項2】 前記駆動ICから出力する前記各々の電
    圧レベルは、切替え可能であることを特徴とする請求項
    1に記載の液晶パネルの駆動方法。
  3. 【請求項3】 前記駆動ICから出力する各電圧レベル
    を切り替える電圧レベル切り替え手段は、論理信号によ
    りあらかじめ設定された電圧に切り替えることを特徴と
    する請求項2に記載の液晶パネルの駆動方法。
  4. 【請求項4】 2つの準安定状態を持つ液晶パネルを駆
    動するための前記駆動ICから出力される前記2レベル
    の2種類の電圧を、第一の電圧パルスと第二の電圧パル
    スとし、該第一の電圧パルスと該第二の電圧パルスの電
    圧はそれぞれ同一の基準信号から作製されることを特徴
    とする請求項1乃至3項の何れかに記載の液晶パネルの
    駆動方法。
  5. 【請求項5】 前記第一の電圧パルスと前記第二の電圧
    パルスを基準信号に基づいて出力し、該基準信号の周期
    は、該第一の電圧パルス幅と該第二の電圧パルス幅の最
    大公約数の期間とすることを特徴とする請求項4に記載
    の液晶パネルの駆動方法。
  6. 【請求項6】 2つの準安定状態を持つ液晶パネルを駆
    動する駆動方法において、前記液晶パネルをICで駆動
    し、該駆動ICの出力時に各出力が選択できる電圧レベ
    ルは少なくとも3レベルであることを特徴とする液晶パ
    ネルの駆動方法。
  7. 【請求項7】 2つの準安定状態を持つ液晶パネルを駆
    動する駆動方法において、前記液晶パネルをICで駆動
    し、該駆動ICの出力時に各出力が選択できる電圧レベ
    ルは、6レベル以上であることを特徴とする液晶パネル
    の駆動方法。
  8. 【請求項8】 前記液晶パネルの走査側駆動ICは、デ
    ジタル入力によりあらかじめ決められた出力電圧パター
    ンを順次選択して出力することを特徴とする請求項6ま
    たは7に記載の液晶パネルの駆動方法。
  9. 【請求項9】 前記液晶パネルの走査側の出力電圧を選
    択する出力電圧パターンは、論理回路を用いて作製する
    ことを特徴とする請求項8に記載の液晶パネルの駆動方
    法。
  10. 【請求項10】 前記液晶パネルの走査側駆動ICは、
    デジタル入力による電圧階調用の前記液晶パネルの信号
    側駆動ICを使用することを特徴とする請求項6,7,
    8または9に記載の液晶パネルの駆動方法。
JP00312497A 1997-01-10 1997-01-10 液晶パネルの駆動方法 Expired - Fee Related JP3556062B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00312497A JP3556062B2 (ja) 1997-01-10 1997-01-10 液晶パネルの駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00312497A JP3556062B2 (ja) 1997-01-10 1997-01-10 液晶パネルの駆動方法

Publications (2)

Publication Number Publication Date
JPH10197846A true JPH10197846A (ja) 1998-07-31
JP3556062B2 JP3556062B2 (ja) 2004-08-18

Family

ID=11548622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00312497A Expired - Fee Related JP3556062B2 (ja) 1997-01-10 1997-01-10 液晶パネルの駆動方法

Country Status (1)

Country Link
JP (1) JP3556062B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006072385A (ja) * 2002-10-03 2006-03-16 Seiko Epson Corp 電子装置及び電子機器
US7355459B2 (en) 2002-10-03 2008-04-08 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus
WO2010021206A1 (ja) * 2008-08-19 2010-02-25 セイコーインスツル株式会社 双安定ネマチックのドットマトリクス液晶ディスプレイの駆動方法および駆動デバイス
WO2010095686A1 (ja) * 2009-02-19 2010-08-26 セイコーインスツル株式会社 双安定ネマチック液晶を用いたドットマトリクスディスプレイの駆動方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006072385A (ja) * 2002-10-03 2006-03-16 Seiko Epson Corp 電子装置及び電子機器
US7355459B2 (en) 2002-10-03 2008-04-08 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus
WO2010021206A1 (ja) * 2008-08-19 2010-02-25 セイコーインスツル株式会社 双安定ネマチックのドットマトリクス液晶ディスプレイの駆動方法および駆動デバイス
JP5432149B2 (ja) * 2008-08-19 2014-03-05 セイコーインスツル株式会社 双安定ネマチックのドットマトリクス液晶ディスプレイの駆動方法および駆動デバイス
WO2010095686A1 (ja) * 2009-02-19 2010-08-26 セイコーインスツル株式会社 双安定ネマチック液晶を用いたドットマトリクスディスプレイの駆動方法

Also Published As

Publication number Publication date
JP3556062B2 (ja) 2004-08-18

Similar Documents

Publication Publication Date Title
JP3277382B2 (ja) 固定重複パタン除去機能付水平走査回路
KR100470758B1 (ko) 입력 화소 데이터 재배열 회로를 구비한 액정 표시 유닛
JPH0411035B2 (ja)
JPH0228873B2 (ja)
US7420534B2 (en) Display apparatus
JP2005196135A (ja) 液晶ディスプレイ装置の駆動方法及びその駆動回路
JP4879379B2 (ja) 液晶表示装置の駆動方法
JP3892542B2 (ja) 画像表示装置
JPH10197846A (ja) 液晶パネルの駆動方法
JP3882642B2 (ja) 表示装置及び表示用駆動回路
JP3602343B2 (ja) 表示装置
JPH02129618A (ja) アクティブマトリクス形液晶表示装置
JPH07146666A (ja) 走査電極駆動回路およびそれを用いた画像表示装置
JPH1138382A (ja) 液晶表示装置
JPH0546123A (ja) 液晶駆動装置
JP2002244610A (ja) 表示装置
JPH04269789A (ja) 電気光学的表示装置
JPH103069A (ja) 液晶表示装置
JP2951191B2 (ja) 液晶駆動回路
JPH10232645A (ja) 映像表示装置
JP2985017B2 (ja) 電気光学的表示装置の駆動方法
JP2604750Y2 (ja) 表示駆動装置
JP3019746B2 (ja) 液晶パネル駆動装置
JP3436255B2 (ja) 固定重複パタン除去機能付水平走査回路装置
JPH08115059A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040210

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040408

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Effective date: 20040511

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080521

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090521

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100521

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120521

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20130521

LAPS Cancellation because of no payment of annual fees