JPH103069A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH103069A JPH103069A JP8156790A JP15679096A JPH103069A JP H103069 A JPH103069 A JP H103069A JP 8156790 A JP8156790 A JP 8156790A JP 15679096 A JP15679096 A JP 15679096A JP H103069 A JPH103069 A JP H103069A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- generating means
- timing signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 液晶がオンからオフに移行する応答を速くす
ること。 【解決手段】 走査線Ｇ１に走査パルスが印加され、ト
ランジスタ１０がオンになると信号線Ｄ１からの画像デ
ータがトランジスタ１０に入力され、この画像データが
保持容量２０に保持されるとともに、トランジスタ３０
がオンになる。トランジスタ３０がオンになると、画像
データに従った電圧が表示電極５０に印加され、対向電
極７０に印加される交流電圧に応じて液晶が駆動され
る。このときタイミング信号に従ってトランジスタ４０
が周期的にオンとなる過程で、画像データのレベルがＨ
からＬに変化すると、トランジスタ４０がオンになった
タイミングで表示電極５０と対向電極７０間の液晶容量
に蓄積された電荷が０に初期化される。
ること。 【解決手段】 走査線Ｇ１に走査パルスが印加され、ト
ランジスタ１０がオンになると信号線Ｄ１からの画像デ
ータがトランジスタ１０に入力され、この画像データが
保持容量２０に保持されるとともに、トランジスタ３０
がオンになる。トランジスタ３０がオンになると、画像
データに従った電圧が表示電極５０に印加され、対向電
極７０に印加される交流電圧に応じて液晶が駆動され
る。このときタイミング信号に従ってトランジスタ４０
が周期的にオンとなる過程で、画像データのレベルがＨ
からＬに変化すると、トランジスタ４０がオンになった
タイミングで表示電極５０と対向電極７０間の液晶容量
に蓄積された電荷が０に初期化される。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、低消費電力用のＴＦＴアクティブマトリクス
液晶ディスプレイとして用いるに好適な液晶表示装置に
関する。
り、特に、低消費電力用のＴＦＴアクティブマトリクス
液晶ディスプレイとして用いるに好適な液晶表示装置に
関する。
【０００２】
【従来の技術】従来、液晶表示装置としては、例えば、
特開平７−２７１３２９号公報、特開平６−２４２７４
９号公報、小林俊介著「カラー液晶ディスプレイ」（産
業図書）に記載されているものなどが知られている。液
晶表示装置のうちＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａ
ｎｓｉｓｔｏｒ）を用いたＴＦＴアクティブマトリクス
型液晶表示装置においては、駆動方式として線順次走査
方式が採用されている。この線順次走査方式では、各走
査電極に、１フレーム時間ごとに一回走査パルスを印加
するようになっている。一方、各信号電極には走査パル
スに同期して液晶駆動電圧を一斉に印加し、走査パルス
が印加される１行分の画素の液晶に対して液晶駆動電圧
を一斉に印加するようになっている。そして１フレーム
時間としては１／６０秒程度がよく用いられ、このパル
スは通常パネルの上側から下側に向かって順次タイミン
グをずらしながら各走査電極に印加される。このため画
素構成として、６４０×４８０ドットのカラーパネルで
は、１画素が３ドットから構成されるため、総ドット数
は１９２０×４８０ドットとなり、１フレーム内に４８
０本の走査電極（ゲート配線）を走査するので、走査パ
ルスの時間幅は約３５μｓである。そして走査パルスに
同期して液晶駆動電圧が印加された選択画素では、走査
電極に接続されたＴＦＴのゲート電極の電圧が高くな
り、ＴＦＴがオン状態になる。このとき、液晶駆動電圧
は、ＴＦＴのソース・ドレイン間を経由して表示電極に
印加される。これにより、表示電極と対向電極との間に
形成される液晶容量と、画素に配置された負荷容量とを
合わせた画素容量が充電される。この動作を繰り返すこ
とにより、パネル全面の画素容量には、フレーム時間ご
とに繰り返し液晶駆動電圧が印加される。
特開平７−２７１３２９号公報、特開平６−２４２７４
９号公報、小林俊介著「カラー液晶ディスプレイ」（産
業図書）に記載されているものなどが知られている。液
晶表示装置のうちＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａ
ｎｓｉｓｔｏｒ）を用いたＴＦＴアクティブマトリクス
型液晶表示装置においては、駆動方式として線順次走査
方式が採用されている。この線順次走査方式では、各走
査電極に、１フレーム時間ごとに一回走査パルスを印加
するようになっている。一方、各信号電極には走査パル
スに同期して液晶駆動電圧を一斉に印加し、走査パルス
が印加される１行分の画素の液晶に対して液晶駆動電圧
を一斉に印加するようになっている。そして１フレーム
時間としては１／６０秒程度がよく用いられ、このパル
スは通常パネルの上側から下側に向かって順次タイミン
グをずらしながら各走査電極に印加される。このため画
素構成として、６４０×４８０ドットのカラーパネルで
は、１画素が３ドットから構成されるため、総ドット数
は１９２０×４８０ドットとなり、１フレーム内に４８
０本の走査電極（ゲート配線）を走査するので、走査パ
ルスの時間幅は約３５μｓである。そして走査パルスに
同期して液晶駆動電圧が印加された選択画素では、走査
電極に接続されたＴＦＴのゲート電極の電圧が高くな
り、ＴＦＴがオン状態になる。このとき、液晶駆動電圧
は、ＴＦＴのソース・ドレイン間を経由して表示電極に
印加される。これにより、表示電極と対向電極との間に
形成される液晶容量と、画素に配置された負荷容量とを
合わせた画素容量が充電される。この動作を繰り返すこ
とにより、パネル全面の画素容量には、フレーム時間ご
とに繰り返し液晶駆動電圧が印加される。
【０００３】また液晶を駆動するためには交流電圧が必
要であるため、フレーム時間ごとに極性を反転した電圧
を信号電極に印加することが行なわれている。したがっ
て、通常６０ヘルツのフレーム周波数に対し、液晶駆動
周波数はこの１／２の周波数である３０ヘルツとなり、
フリッカと呼ばれるちらつきが見え、表示を見ずらくさ
せている。そこで、上下、左右に隣合う画素ごとに液晶
駆動電圧の極性を交互に反転させる駆動方式が採用採用
されており、この駆動方式を用いることで、フリッカが
目立たない良好な表示を得ることができる。なお、６４
０×４８０ドットのパネルの場合、信号電極の極性は、
１走査期間の３５μｓ毎に反転するので、信号電極の駆
動周期は１４．４ｋＨｚと液晶駆動周波数の約５００倍
になる。
要であるため、フレーム時間ごとに極性を反転した電圧
を信号電極に印加することが行なわれている。したがっ
て、通常６０ヘルツのフレーム周波数に対し、液晶駆動
周波数はこの１／２の周波数である３０ヘルツとなり、
フリッカと呼ばれるちらつきが見え、表示を見ずらくさ
せている。そこで、上下、左右に隣合う画素ごとに液晶
駆動電圧の極性を交互に反転させる駆動方式が採用採用
されており、この駆動方式を用いることで、フリッカが
目立たない良好な表示を得ることができる。なお、６４
０×４８０ドットのパネルの場合、信号電極の極性は、
１走査期間の３５μｓ毎に反転するので、信号電極の駆
動周期は１４．４ｋＨｚと液晶駆動周波数の約５００倍
になる。
【０００４】
【発明が解決しようとする課題】従来技術では、走査電
極や信号電極の配線（走査電極線、信号電極線）の交差
部における容量と、配線と対向基板上全面に形成された
対向電極との間の液晶の容量を１フレーム時間ごとに走
査パルスによって充放電を毎回繰り返しているため、多
くの電力が消費される。
極や信号電極の配線（走査電極線、信号電極線）の交差
部における容量と、配線と対向基板上全面に形成された
対向電極との間の液晶の容量を１フレーム時間ごとに走
査パルスによって充放電を毎回繰り返しているため、多
くの電力が消費される。
【０００５】そこで、本願出願人は、特願平８−６２９
９６号により、消費電力を低減するようにした液晶表示
装置を提案している。この液晶表示装置は、走査電極か
らの信号と信号電極からの表示データを基に表示データ
を取り込み、この表示データを保持する表示データ保持
回路を備えている。この装置によれば、表示データ保持
回路により表示データとして“１”、“０”の２値を保
持するようにしているため、表示データの内容に変更が
ないときには１フレームごとに走査パルスを印加する必
要がなくなり、電力の消費を低減することができる。
９６号により、消費電力を低減するようにした液晶表示
装置を提案している。この液晶表示装置は、走査電極か
らの信号と信号電極からの表示データを基に表示データ
を取り込み、この表示データを保持する表示データ保持
回路を備えている。この装置によれば、表示データ保持
回路により表示データとして“１”、“０”の２値を保
持するようにしているため、表示データの内容に変更が
ないときには１フレームごとに走査パルスを印加する必
要がなくなり、電力の消費を低減することができる。
【０００６】しかしながら、上述した液晶表示装置で
は、スイッチング手段を構成するＴＦＴ素子をオフにす
ることで液晶の印加電圧を０にしているので、ＴＦＴ素
子をオンからオフにするときの電圧応答に時間を要した
り、オフ状態のときに電圧が変動したりすることがあ
り、画質の向上を図るうえでの障害になる。通常、ＴＦ
Ｔ素子をオンからオフにするときには、液晶には何らか
の電圧が印加されている。この電圧は液晶の容量に保持
され、液晶の体積抵抗やＴＦＴ素子の抵抗によって漸次
減衰していく。この結果、ＴＦＴ素子がオンからオフに
移行するときの電圧が液晶に保持されていると、液晶印
加電圧がオンからオフに移行する応答が非常に遅くな
り、動画の表示が困難になる。またオフ状態の液晶印加
電圧の体積抵抗やＴＦＴ素子のリーク電流によって応答
電圧が変化するので、オフ状態における液晶印加電圧が
不安定になる。
は、スイッチング手段を構成するＴＦＴ素子をオフにす
ることで液晶の印加電圧を０にしているので、ＴＦＴ素
子をオンからオフにするときの電圧応答に時間を要した
り、オフ状態のときに電圧が変動したりすることがあ
り、画質の向上を図るうえでの障害になる。通常、ＴＦ
Ｔ素子をオンからオフにするときには、液晶には何らか
の電圧が印加されている。この電圧は液晶の容量に保持
され、液晶の体積抵抗やＴＦＴ素子の抵抗によって漸次
減衰していく。この結果、ＴＦＴ素子がオンからオフに
移行するときの電圧が液晶に保持されていると、液晶印
加電圧がオンからオフに移行する応答が非常に遅くな
り、動画の表示が困難になる。またオフ状態の液晶印加
電圧の体積抵抗やＴＦＴ素子のリーク電流によって応答
電圧が変化するので、オフ状態における液晶印加電圧が
不安定になる。
【０００７】本発明の目的は、画像データに従って液晶
印加電圧が変化するときにその応答を速くすることがで
きる液晶表示装置を提供することにある。
印加電圧が変化するときにその応答を速くすることがで
きる液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、複数の画素を構成する液晶を含む液晶層
と、液晶層を間にして相対向して配置されて少なくとも
一方が透明な一対の基板と、一対の基板の一方の基板に
分散して配置されて走査パルスを伝送する複数の走査線
と、一対の基板のいずれか一方に分散して配置されて前
記複数の走査線にマトリクス状に交差し画像データを伝
送する複数の信号線と、交流の液晶駆動電圧を発生する
交流電圧発生手段と、交流電圧発生手段から発生する液
晶駆動電圧に同期したタイミング信号を周期的に発生す
るタイミング信号発生手段とを備え、複数の走査線と複
数の信号線とによりそれぞれ囲まれた複数の表示領域
に、一対の基板の一方に配置された表示電極と、液晶層
を間にして表示電極と相対向して配置されて交流電圧発
生手段から液晶駆動電圧が印加される対向電極と、表示
電極に接続された画素駆動用スイッチング素子と、走査
線からの走査パルスに応答して信号線からの画像データ
を保持し保持した画像データに従って画素駆動用スイッ
チング素子のスイッチング動作を制御するデータ保持手
段と、タイミング信号発生手段からのタイミング信号に
応答して表示電極と対向電極との間に印加される電圧を
初期化する初期化手段とをそれぞれ有する液晶表示装置
を構成したものである。
に、本発明は、複数の画素を構成する液晶を含む液晶層
と、液晶層を間にして相対向して配置されて少なくとも
一方が透明な一対の基板と、一対の基板の一方の基板に
分散して配置されて走査パルスを伝送する複数の走査線
と、一対の基板のいずれか一方に分散して配置されて前
記複数の走査線にマトリクス状に交差し画像データを伝
送する複数の信号線と、交流の液晶駆動電圧を発生する
交流電圧発生手段と、交流電圧発生手段から発生する液
晶駆動電圧に同期したタイミング信号を周期的に発生す
るタイミング信号発生手段とを備え、複数の走査線と複
数の信号線とによりそれぞれ囲まれた複数の表示領域
に、一対の基板の一方に配置された表示電極と、液晶層
を間にして表示電極と相対向して配置されて交流電圧発
生手段から液晶駆動電圧が印加される対向電極と、表示
電極に接続された画素駆動用スイッチング素子と、走査
線からの走査パルスに応答して信号線からの画像データ
を保持し保持した画像データに従って画素駆動用スイッ
チング素子のスイッチング動作を制御するデータ保持手
段と、タイミング信号発生手段からのタイミング信号に
応答して表示電極と対向電極との間に印加される電圧を
初期化する初期化手段とをそれぞれ有する液晶表示装置
を構成したものである。
【０００９】上記液晶表示装置を構成するに際して、初
期化手段の代わりに、タイミング信号発生手段からのタ
イミング信号に応答して画素駆動用スイッチング素子を
短絡するリセット手段を設けたり、あるいはデータ保持
手段に保持された画素駆動用画像データとタイミング信
号発生手段からのタイミング信号のうちいずれか一方に
応答して画素駆動用スイッチング素子をオン状態に制御
する論理手段を設けることもできる。
期化手段の代わりに、タイミング信号発生手段からのタ
イミング信号に応答して画素駆動用スイッチング素子を
短絡するリセット手段を設けたり、あるいはデータ保持
手段に保持された画素駆動用画像データとタイミング信
号発生手段からのタイミング信号のうちいずれか一方に
応答して画素駆動用スイッチング素子をオン状態に制御
する論理手段を設けることもできる。
【００１０】前記各液晶表示装置を構成するに際して
は、以下の要素を付加することができる。
は、以下の要素を付加することができる。
【００１１】（１）画素駆動用スイッチング素子はＴＦ
Ｔ素子で構成され、ゲート端子にスインチング用の信号
が入力され、ドレイン端子が表示電極に接続され、ソー
ス端子が液晶駆動電圧の平均電圧を示す基準線に接続さ
れており、タイミング信号発生手段のタイミング信号は
交流電圧発生手段から発生する液晶駆動電圧が平均電圧
を示すタイミングに同期して発生してなる。
Ｔ素子で構成され、ゲート端子にスインチング用の信号
が入力され、ドレイン端子が表示電極に接続され、ソー
ス端子が液晶駆動電圧の平均電圧を示す基準線に接続さ
れており、タイミング信号発生手段のタイミング信号は
交流電圧発生手段から発生する液晶駆動電圧が平均電圧
を示すタイミングに同期して発生してなる。
【００１２】（２）画素駆動用スイッチング素子はＴＦ
Ｔ素子で構成され、ゲート端子にスインチング用の信号
が入力され、ドレイン端子が表示電極に接続され、ソー
ス端子が液晶駆動電圧の平均電圧を示す基準線に接続さ
れており、タイミング信号発生手段のタイミング信号は
交流電圧発生手段から発生する液晶駆動電圧が平均電圧
を示すタイミングに同期して発生し、表示電極と対向電
極との間に印加される電圧が零となるタイミングで発生
を停止してなる。
Ｔ素子で構成され、ゲート端子にスインチング用の信号
が入力され、ドレイン端子が表示電極に接続され、ソー
ス端子が液晶駆動電圧の平均電圧を示す基準線に接続さ
れており、タイミング信号発生手段のタイミング信号は
交流電圧発生手段から発生する液晶駆動電圧が平均電圧
を示すタイミングに同期して発生し、表示電極と対向電
極との間に印加される電圧が零となるタイミングで発生
を停止してなる。
【００１３】（３）画素駆動用スイッチング素子はＴＦ
Ｔ素子で構成され、ゲート端子にスインチング用の信号
が入力され、ドレイン端子が表示電極に接続され、ソー
ス端子が液晶駆動電圧の平均電圧を示す基準線に接続さ
れており、タイミング信号発生手段のタイミング信号は
交流電圧発生手段から発生する液晶駆動電圧が平均電圧
とは異なる電圧を示すタイミングに同期して発生し、交
流電圧発生手段から発生する液晶駆動電圧が平均電圧を
示すタイミングで発生を停止してなる。
Ｔ素子で構成され、ゲート端子にスインチング用の信号
が入力され、ドレイン端子が表示電極に接続され、ソー
ス端子が液晶駆動電圧の平均電圧を示す基準線に接続さ
れており、タイミング信号発生手段のタイミング信号は
交流電圧発生手段から発生する液晶駆動電圧が平均電圧
とは異なる電圧を示すタイミングに同期して発生し、交
流電圧発生手段から発生する液晶駆動電圧が平均電圧を
示すタイミングで発生を停止してなる。
【００１４】（４）画素駆動用スイッチング素子はＴＦ
Ｔ素子で構成され、ゲート端子にスインチング用の信号
が入力され、ドレイン端子が表示電極に接続され、ソー
ス端子が液晶駆動電圧の平均電圧を示す基準線に接続さ
れており、タイミング信号発生手段のタイミング信号は
交流電圧発生手段から発生する液晶駆動電圧が平均電圧
とは異なる電圧を示すタイミングに同期して発生し、表
示電極と対向電極との間に印加される電圧が零となるタ
イミングで発生を停止してなる。
Ｔ素子で構成され、ゲート端子にスインチング用の信号
が入力され、ドレイン端子が表示電極に接続され、ソー
ス端子が液晶駆動電圧の平均電圧を示す基準線に接続さ
れており、タイミング信号発生手段のタイミング信号は
交流電圧発生手段から発生する液晶駆動電圧が平均電圧
とは異なる電圧を示すタイミングに同期して発生し、表
示電極と対向電極との間に印加される電圧が零となるタ
イミングで発生を停止してなる。
【００１５】（５）画素駆動用スイッチング素子はＴＦ
Ｔ素子で構成され、ゲート端子に画像データが入力さ
れ、ドレイン端子が表示電極に接続され、ソース端子が
液晶駆動電圧の平均電圧を示す基準線に接続されてお
り、リセット手段は画素駆動用スイッチング素子に並列
に接続されたＴＦＴ素子で構成され、ゲート端子がタイ
ミング信号発生手段に接続され、ドレイン端子が表示電
極に接続され、ソース端子が液晶駆動電圧の平均電圧を
示す基準線に接続されている。
Ｔ素子で構成され、ゲート端子に画像データが入力さ
れ、ドレイン端子が表示電極に接続され、ソース端子が
液晶駆動電圧の平均電圧を示す基準線に接続されてお
り、リセット手段は画素駆動用スイッチング素子に並列
に接続されたＴＦＴ素子で構成され、ゲート端子がタイ
ミング信号発生手段に接続され、ドレイン端子が表示電
極に接続され、ソース端子が液晶駆動電圧の平均電圧を
示す基準線に接続されている。
【００１６】（６）交流電圧発生手段から発生する液晶
駆動電圧には、交流の平均値に等しい平均電圧を示す期
間が一定期間半周期毎に設定されている。
駆動電圧には、交流の平均値に等しい平均電圧を示す期
間が一定期間半周期毎に設定されている。
【００１７】前記した手段によれば、周期的に発生する
タイミング信号に応答して表示電極と対向電極との間に
印加される電圧を初期化したり、素子駆動用スイッチン
グ素子を短絡したり、あるいは画素駆動用スイッチング
素子をオン状態に制御したりしているため、液晶容量の
両端に印加される電圧を周期的に０電圧に初期化するこ
とができ、液晶印加電圧をオンからオフに変化するとき
に、その応答を早めることができ、良好な動画や静止画
を画像表示することができる。さらに静止画を画像表示
する場合は、初期化の周期を長くすることで、消費電力
を低減することができる。
タイミング信号に応答して表示電極と対向電極との間に
印加される電圧を初期化したり、素子駆動用スイッチン
グ素子を短絡したり、あるいは画素駆動用スイッチング
素子をオン状態に制御したりしているため、液晶容量の
両端に印加される電圧を周期的に０電圧に初期化するこ
とができ、液晶印加電圧をオンからオフに変化するとき
に、その応答を早めることができ、良好な動画や静止画
を画像表示することができる。さらに静止画を画像表示
する場合は、初期化の周期を長くすることで、消費電力
を低減することができる。
【００１８】
【発明の実施の形態】以下、本発明の一実施の形態を図
面に基づいて説明する。
面に基づいて説明する。
【００１９】図１は本発明の一実施の形態を示す液晶表
示装置の全体構成図である。図１において、液晶表示装
置はＴＦＴアクティブマトリクス型液晶ディスプレイと
して、画素回路１００、表示部１１０、信号回路２０
０、走査回路３００、交流電圧回路４００、タイミング
回路５００、中心電圧回路６００、対向基板７００、Ｔ
ＦＴ基板８００を備えて構成されており、画素回路１０
０、表示部１１０、信号回路２００、走査回路３００、
対向基板ＴＦＴ基板８００がカラーパネルＰ上に形成さ
れている。なお、本実施の形態では、カラーパネルＰと
その周辺回路についてのみ示し、光学系などカラーパネ
ルＰの具体的構造については省略してある。
示装置の全体構成図である。図１において、液晶表示装
置はＴＦＴアクティブマトリクス型液晶ディスプレイと
して、画素回路１００、表示部１１０、信号回路２０
０、走査回路３００、交流電圧回路４００、タイミング
回路５００、中心電圧回路６００、対向基板７００、Ｔ
ＦＴ基板８００を備えて構成されており、画素回路１０
０、表示部１１０、信号回路２００、走査回路３００、
対向基板ＴＦＴ基板８００がカラーパネルＰ上に形成さ
れている。なお、本実施の形態では、カラーパネルＰと
その周辺回路についてのみ示し、光学系などカラーパネ
ルＰの具体的構造については省略してある。
【００２０】カラーパネルＰは一対の基板として、対向
基板７００とＴＦＴ基板８００を備えており、各基板が
複数の画素を構成する液晶を含む液晶層（図示省略）を
間にして相対向して配置されている。そして対向基板７
００は透明基板として、その一方の面に透明電極が形成
されている。またＴＦＴ基板８００には画素回路１０
０、表示部１１０、信号回路２００、走査回路３００が
形成されている。画素回路１００は表示部１１０にｎ×
ｍ個（ｎ行ｍ列）形成されており、表示部１１０にはｎ
本の走査線Ｇ１〜Ｇｎが分散して配線されているととも
に、各走査線とマトリクス状にｍ本の信号線Ｄ１〜Ｄｍ
が分散して配線されている。そしてカラーパネルＰの表
示面には表示領域を形成する表示部１１０に、各走査線
Ｇ１〜Ｇｎと信号線Ｄ１〜Ｄｍによってそれぞれ囲まれ
た複数の表示領域Ａ１１〜Ａｎｍが形成されている。こ
の場合、走査線の本数を６４０本とし、信号線の本数を
４８０本とすると、カラーパネルＰとしては６４０×４
８０ドットのパネルを構成することになる。また各表示
領域には交流信号線ＣＰ、タイミング線ＴＭＧ、基準線
ＣＮＴが配線されており、交流信号線ＣＰは交流電圧回
路４００に接続され、タイミング線ＴＭＧはタイミング
回路５００に接続され、基準線ＣＮＴは中心電圧回路６
００にそれぞれ接続されている。
基板７００とＴＦＴ基板８００を備えており、各基板が
複数の画素を構成する液晶を含む液晶層（図示省略）を
間にして相対向して配置されている。そして対向基板７
００は透明基板として、その一方の面に透明電極が形成
されている。またＴＦＴ基板８００には画素回路１０
０、表示部１１０、信号回路２００、走査回路３００が
形成されている。画素回路１００は表示部１１０にｎ×
ｍ個（ｎ行ｍ列）形成されており、表示部１１０にはｎ
本の走査線Ｇ１〜Ｇｎが分散して配線されているととも
に、各走査線とマトリクス状にｍ本の信号線Ｄ１〜Ｄｍ
が分散して配線されている。そしてカラーパネルＰの表
示面には表示領域を形成する表示部１１０に、各走査線
Ｇ１〜Ｇｎと信号線Ｄ１〜Ｄｍによってそれぞれ囲まれ
た複数の表示領域Ａ１１〜Ａｎｍが形成されている。こ
の場合、走査線の本数を６４０本とし、信号線の本数を
４８０本とすると、カラーパネルＰとしては６４０×４
８０ドットのパネルを構成することになる。また各表示
領域には交流信号線ＣＰ、タイミング線ＴＭＧ、基準線
ＣＮＴが配線されており、交流信号線ＣＰは交流電圧回
路４００に接続され、タイミング線ＴＭＧはタイミング
回路５００に接続され、基準線ＣＮＴは中心電圧回路６
００にそれぞれ接続されている。
【００２１】各表示領域に形成された画素回路１００
は、図２に示すように、データ保持回路１２０、画素制
御回路１３０を備えて構成されている。データ保持回路
１２０は、ＴＦＴで構成されたトランジスタ１０、保持
容量２０を備えて構成されており、画素制御回路１３０
はＴＦＴで構成されたトランジスタ３０、４０、表示電
極４０、透明電極７０を備えて構成されている。そして
画素回路１００がｎ行、ｍ列目の画素回路のときには、
トランジスタ１０のゲートが走査線Ｇｎに接続され、ド
レインが信号線Ｄｍに接続され、ソースがトランジスタ
３０のゲートと保持容量２０の一端に接続されている。
また保持容量２０の他端は基準線ＣＮＴに接続されてい
る。トランジスタ３０、４０は互いに並列に接続されて
おり、ドレインとソースが互いに接続され、各ドレイン
が表示電極７０に接続され、各ソースが基準線ＣＮＴに
接続されている。そしトランジスタ４０のゲートはタイ
ミング線ＴＭＧに接続されている。表示電極５０と対向
電極７０の間には液晶容量ＣＬＣが形成されており、対
向電極７０が交流信号線ＣＰに接続されている。
は、図２に示すように、データ保持回路１２０、画素制
御回路１３０を備えて構成されている。データ保持回路
１２０は、ＴＦＴで構成されたトランジスタ１０、保持
容量２０を備えて構成されており、画素制御回路１３０
はＴＦＴで構成されたトランジスタ３０、４０、表示電
極４０、透明電極７０を備えて構成されている。そして
画素回路１００がｎ行、ｍ列目の画素回路のときには、
トランジスタ１０のゲートが走査線Ｇｎに接続され、ド
レインが信号線Ｄｍに接続され、ソースがトランジスタ
３０のゲートと保持容量２０の一端に接続されている。
また保持容量２０の他端は基準線ＣＮＴに接続されてい
る。トランジスタ３０、４０は互いに並列に接続されて
おり、ドレインとソースが互いに接続され、各ドレイン
が表示電極７０に接続され、各ソースが基準線ＣＮＴに
接続されている。そしトランジスタ４０のゲートはタイ
ミング線ＴＭＧに接続されている。表示電極５０と対向
電極７０の間には液晶容量ＣＬＣが形成されており、対
向電極７０が交流信号線ＣＰに接続されている。
【００２２】トランジスタ１０は、走査線Ｇｎに印加さ
れる走査パルスのレベルが“Ｈ”のときにオンとなり、
信号線Ｄｍに伝送される画像データを取り込み、画像デ
ータにしたがった電圧Ｖｄａｔａをトランジスタ３０の
ゲートに印加するとともに、保持容量２０に保持させる
ようになっている。すなわちデータ保持回路１２０はデ
ータ保持手段として構成されている。トランジスタ３０
はＶｄａｔａのレベルが“Ｈ”のときにオンとなり、保
持容量２０に保持された電圧を表示電極５０に印加する
画素駆動用スイッチング素子として構成されている。ト
ランジスタ４０はタイミング線ＴＭＧを伝送するタイミ
ング信号のレベルが“Ｈ”のときにオンとなってトラン
ジスタ３０のドレイン・ソース間を短絡し、トランジス
タ３０がオフの状態にあるときには表示電極５０と対向
電極７０間の電圧を０Ｖに初期化する初期化手段または
トランジスタ３０のドレイン・ソース間を短絡するリセ
ット手段を構成するようになっている。また信号回路２
００は各信号線Ｄ１〜Ｄｍに画像データを印加する画像
データ発生手段として構成されており、走査回路３００
は各走査線Ｇ１〜Ｇｎに順次走査パルスを印加する走査
パルス発生手段として構成されている。
れる走査パルスのレベルが“Ｈ”のときにオンとなり、
信号線Ｄｍに伝送される画像データを取り込み、画像デ
ータにしたがった電圧Ｖｄａｔａをトランジスタ３０の
ゲートに印加するとともに、保持容量２０に保持させる
ようになっている。すなわちデータ保持回路１２０はデ
ータ保持手段として構成されている。トランジスタ３０
はＶｄａｔａのレベルが“Ｈ”のときにオンとなり、保
持容量２０に保持された電圧を表示電極５０に印加する
画素駆動用スイッチング素子として構成されている。ト
ランジスタ４０はタイミング線ＴＭＧを伝送するタイミ
ング信号のレベルが“Ｈ”のときにオンとなってトラン
ジスタ３０のドレイン・ソース間を短絡し、トランジス
タ３０がオフの状態にあるときには表示電極５０と対向
電極７０間の電圧を０Ｖに初期化する初期化手段または
トランジスタ３０のドレイン・ソース間を短絡するリセ
ット手段を構成するようになっている。また信号回路２
００は各信号線Ｄ１〜Ｄｍに画像データを印加する画像
データ発生手段として構成されており、走査回路３００
は各走査線Ｇ１〜Ｇｎに順次走査パルスを印加する走査
パルス発生手段として構成されている。
【００２３】次に、交流電圧回路４００、タイミング回
路５００、中心電圧回路６００の具体的構成を図３およ
び図４にしたがって説明する。
路５００、中心電圧回路６００の具体的構成を図３およ
び図４にしたがって説明する。
【００２４】タイミング回路５００はモノステーブルマ
ルチバイブレータ５０１、５０２、５０３、フリップフ
ロップ５０４、ＯＲゲート５０５、インバータ５０６、
５０７、ＡＮＤゲート５０８、５０９を備えて構成され
ており、タイミング回路５００の入力端子に、フレーム
周期を規定する信号に同期した同期信号ＶＳが入力さ
れ、出力端子から６０ヘルツのタイミング信号ＶＴＭＧ
を周期的に出力するようになっている。
ルチバイブレータ５０１、５０２、５０３、フリップフ
ロップ５０４、ＯＲゲート５０５、インバータ５０６、
５０７、ＡＮＤゲート５０８、５０９を備えて構成され
ており、タイミング回路５００の入力端子に、フレーム
周期を規定する信号に同期した同期信号ＶＳが入力さ
れ、出力端子から６０ヘルツのタイミング信号ＶＴＭＧ
を周期的に出力するようになっている。
【００２５】バイブレータ５０１に同期信号ＶＳが入力
されると、バイブレータ５０１、５０２、５０３の各出
力端子Ａ、Ｂ、Ｃからは、図４（ｂ）〜（ｄ）に示され
るように、各入力パルスの立上りエッジに応答して各マ
ルチバイブレータで指定されたパルス幅のパルスが順次
出力される。すなわち各マルチバイブレータ５０１〜５
０３からは各出力パルスのパルス幅分だけ遅れたパルス
が順次出力され、各パルスがＯＲゲート５０５に入力さ
れている。このためＯＲゲート５０５からは、（ｅ）に
示すように、各パルスの論理和にしたがったパルスが出
力端子Ｄから出力される。
されると、バイブレータ５０１、５０２、５０３の各出
力端子Ａ、Ｂ、Ｃからは、図４（ｂ）〜（ｄ）に示され
るように、各入力パルスの立上りエッジに応答して各マ
ルチバイブレータで指定されたパルス幅のパルスが順次
出力される。すなわち各マルチバイブレータ５０１〜５
０３からは各出力パルスのパルス幅分だけ遅れたパルス
が順次出力され、各パルスがＯＲゲート５０５に入力さ
れている。このためＯＲゲート５０５からは、（ｅ）に
示すように、各パルスの論理和にしたがったパルスが出
力端子Ｄから出力される。
【００２６】一方、バイブレータ５０１の出力パルスは
フリップフロップ５０４に入力されており、フリップフ
ロップ５０４の出力端子Ｅからは、（ｆ）に示すような
パルス幅のパルスが出力される。すなわちフリップフロ
ップ５０４は同期信号ＶＳの立上りで出力を反転する動
作を行ない、同期信号ＶＳが発生するごとに論理が反転
したパルスを順次出力するようになっている。そしてフ
リップフロップ５０４の出力パルスはＡＮＤゲート５０
８に入力されるとともに、インバータ５０６を介してＡ
ＮＤゲート５０９に入力される。またＡＮＤゲート５０
８、５０９の他方の入力端子にはＯＲゲート５０５の出
力パルスがインバータ５０７を介して入力されている。
このためＡＮＤゲート５０８の出力端子Ｆからはフリッ
プフロップ５０４の出力パルスとインバータ５０７の出
力パルスとの論理積にしたがったパルスが出力され、Ａ
ＮＤゲート５０９の出力端子Ｇからはインバータ５０６
の出力パルスとインバータ５０７の出力パルスとの論理
積にしたがったパルスが出力される。そして各出力端子
Ｄ、Ｆ、Ｇの出力パルスはそれぞれ交流電圧回路４００
に入力されている。すなわちタイミング回路５００は周
期的にハイレベルのパルスを出力するタイミング信号発
生手段として構成されている。
フリップフロップ５０４に入力されており、フリップフ
ロップ５０４の出力端子Ｅからは、（ｆ）に示すような
パルス幅のパルスが出力される。すなわちフリップフロ
ップ５０４は同期信号ＶＳの立上りで出力を反転する動
作を行ない、同期信号ＶＳが発生するごとに論理が反転
したパルスを順次出力するようになっている。そしてフ
リップフロップ５０４の出力パルスはＡＮＤゲート５０
８に入力されるとともに、インバータ５０６を介してＡ
ＮＤゲート５０９に入力される。またＡＮＤゲート５０
８、５０９の他方の入力端子にはＯＲゲート５０５の出
力パルスがインバータ５０７を介して入力されている。
このためＡＮＤゲート５０８の出力端子Ｆからはフリッ
プフロップ５０４の出力パルスとインバータ５０７の出
力パルスとの論理積にしたがったパルスが出力され、Ａ
ＮＤゲート５０９の出力端子Ｇからはインバータ５０６
の出力パルスとインバータ５０７の出力パルスとの論理
積にしたがったパルスが出力される。そして各出力端子
Ｄ、Ｆ、Ｇの出力パルスはそれぞれ交流電圧回路４００
に入力されている。すなわちタイミング回路５００は周
期的にハイレベルのパルスを出力するタイミング信号発
生手段として構成されている。
【００２７】交流電圧回路４００は、電源４０１、４０
２、スイッチ４０３、４０４、４０５を備えて構成され
ており、電源４０１と４０２との接続点が基準線ＣＮＴ
として中心電圧回路６００の電源６０１に接続されてい
る。電源４０１のプラス端子はスイッチ４０４を介して
交流信号線ＣＰに接続され、電源４０２のマイナス端子
はスイッチ４０５を介して交流信号線ＣＰへ接続され、
電源４０１と電源４０２との接続点がスイッチ４０３を
介して交流信号線ＣＰに接続されている。
２、スイッチ４０３、４０４、４０５を備えて構成され
ており、電源４０１と４０２との接続点が基準線ＣＮＴ
として中心電圧回路６００の電源６０１に接続されてい
る。電源４０１のプラス端子はスイッチ４０４を介して
交流信号線ＣＰに接続され、電源４０２のマイナス端子
はスイッチ４０５を介して交流信号線ＣＰへ接続され、
電源４０１と電源４０２との接続点がスイッチ４０３を
介して交流信号線ＣＰに接続されている。
【００２８】スイッチ４０３はＯＲゲート５０５の出力
端子Ｄからのパルスのレベルが“Ｈ”のときに接点を閉
じ、スイッチ４０４はＡＮＤゲート５０８の出力端子Ｆ
からのパルスのレベルが“Ｈ”になったときに接点を閉
じ、スイッチ４０５は、ＡＮＤゲート５０９の出力端子
Ｇからのパルスのレベルが“Ｈ”になったときに接点を
閉じるように構成されている。すなわちスイッチ４０３
の接点が閉じたときには、図４（ｊ）に示すように、電
源６０１の出力電圧に相当する基準電圧あるいは中心電
圧ＶＣＮＴの信号を出力し、スイッチ４０４の接点が閉
じたときには電源６０１の電圧に電源４０１の電圧が加
算された電圧ＶＰの信号を出力し、スイッチ４０５の接
点が閉じたときには、電源４０２の電圧（負の電圧）Ｖ
Ｎの電圧を出力するようになっている。
端子Ｄからのパルスのレベルが“Ｈ”のときに接点を閉
じ、スイッチ４０４はＡＮＤゲート５０８の出力端子Ｆ
からのパルスのレベルが“Ｈ”になったときに接点を閉
じ、スイッチ４０５は、ＡＮＤゲート５０９の出力端子
Ｇからのパルスのレベルが“Ｈ”になったときに接点を
閉じるように構成されている。すなわちスイッチ４０３
の接点が閉じたときには、図４（ｊ）に示すように、電
源６０１の出力電圧に相当する基準電圧あるいは中心電
圧ＶＣＮＴの信号を出力し、スイッチ４０４の接点が閉
じたときには電源６０１の電圧に電源４０１の電圧が加
算された電圧ＶＰの信号を出力し、スイッチ４０５の接
点が閉じたときには、電源４０２の電圧（負の電圧）Ｖ
Ｎの電圧を出力するようになっている。
【００２９】すなわち交流電圧回路４００は、中心電圧
ＶＣＮＴを基準として最大値ＶＰ、最小値ＶＮの交流電
圧で、例えば実効値３Ｖの交流電圧ＶＣＰを液晶駆動電
圧として対向電極７０に印加する交流電圧発生手段とし
て構成されている。また交流電圧ＶＣＰには中心電圧Ｖ
ＣＮＴを間にして、電圧ＶＰの正の期間と電圧ＶＮの負
の期間が設定されており、中心電圧ＶＣＮＴの期間にタ
イミング信号ＶＴＭＧが発生するようになっている。
ＶＣＮＴを基準として最大値ＶＰ、最小値ＶＮの交流電
圧で、例えば実効値３Ｖの交流電圧ＶＣＰを液晶駆動電
圧として対向電極７０に印加する交流電圧発生手段とし
て構成されている。また交流電圧ＶＣＰには中心電圧Ｖ
ＣＮＴを間にして、電圧ＶＰの正の期間と電圧ＶＮの負
の期間が設定されており、中心電圧ＶＣＮＴの期間にタ
イミング信号ＶＴＭＧが発生するようになっている。
【００３０】次に、画素回路１００の動作を図５のタイ
ミングチャートにしたがって説明する。なお、タイミン
グ信号ＶＴＭＧの周期は交流電圧ＶＣＰの周期１／２に
設定され、タイミング信号ＶＴＭＧが中心電圧のときに
“Ｈ”となる関係に設定されている。さらに、トランジ
スタ３０のゲートに印加される電圧Ｖｄａｔａが変化す
るタイミングはデータ保持回路１２０の書き込みに依存
し、電圧Ｖｄａｔａと電圧ＶＣＰの位相は、各電圧の同
期をとったとしても、画素の位置によって異なる。この
ため、ここでは、タイミング信号ＶＴＭＧのほぼ中央の
タイミングでデータが切り替わる例について説明する。
ミングチャートにしたがって説明する。なお、タイミン
グ信号ＶＴＭＧの周期は交流電圧ＶＣＰの周期１／２に
設定され、タイミング信号ＶＴＭＧが中心電圧のときに
“Ｈ”となる関係に設定されている。さらに、トランジ
スタ３０のゲートに印加される電圧Ｖｄａｔａが変化す
るタイミングはデータ保持回路１２０の書き込みに依存
し、電圧Ｖｄａｔａと電圧ＶＣＰの位相は、各電圧の同
期をとったとしても、画素の位置によって異なる。この
ため、ここでは、タイミング信号ＶＴＭＧのほぼ中央の
タイミングでデータが切り替わる例について説明する。
【００３１】まず、走査線Ｇｎに走査パルスが印加され
てトランジスタ１０がオンとなり、信号線Ｄｍからの画
像データが入力され、画像データの電圧Ｖｄａｔａのレ
ベルが“Ｈ”のときにはトランジスタ３０がオンとな
り、表示電極５０の電圧Ｖｐｉｘは基準線ＣＮＴの電圧
ＶＣＮＴとなる。このため表示電極５０と対向電極７０
間の液晶には液晶駆動電圧ＶＬＣとして交流電圧ＶＣＰ
がそのまま印加される。このため、液晶には、図６に示
すように、実効値の液晶駆動電圧ＶＬＣとして飽和電圧
ＶＨ（液晶透過率最小）と０Ｖ（液晶透過率最大値）の
電圧（矢印Ａ）が交互に印加され、液晶が点灯すること
になる。
てトランジスタ１０がオンとなり、信号線Ｄｍからの画
像データが入力され、画像データの電圧Ｖｄａｔａのレ
ベルが“Ｈ”のときにはトランジスタ３０がオンとな
り、表示電極５０の電圧Ｖｐｉｘは基準線ＣＮＴの電圧
ＶＣＮＴとなる。このため表示電極５０と対向電極７０
間の液晶には液晶駆動電圧ＶＬＣとして交流電圧ＶＣＰ
がそのまま印加される。このため、液晶には、図６に示
すように、実効値の液晶駆動電圧ＶＬＣとして飽和電圧
ＶＨ（液晶透過率最小）と０Ｖ（液晶透過率最大値）の
電圧（矢印Ａ）が交互に印加され、液晶が点灯すること
になる。
【００３２】次に、電圧Ｖｄａｔａのレベルが“Ｈ”か
ら“Ｌ”に移行したときに、タイミング信号ＶＴＭＧの
レベルが“Ｌ”のときには、トランジスタ３０はオンか
らオフになり、トランジスタ４０はオフの状態に維持さ
れている。この結果、表示電極５０は直流的にオープン
状態となり、液晶駆動電圧ＶＬＣは０となる。しかし、
表示電極５０と対向電極７０との間には液晶容量ＣＬＣ
が存在するため、過渡的にはトランジスタ３０がオンし
ているときの電圧を液晶容量ＣＬＣがホールドすること
になる。このため電圧Ｖｐｉｘは中心電圧ＶＣＮＴのま
まに維持され、液晶には交流電圧ＶＣＰが印加される。
ら“Ｌ”に移行したときに、タイミング信号ＶＴＭＧの
レベルが“Ｌ”のときには、トランジスタ３０はオンか
らオフになり、トランジスタ４０はオフの状態に維持さ
れている。この結果、表示電極５０は直流的にオープン
状態となり、液晶駆動電圧ＶＬＣは０となる。しかし、
表示電極５０と対向電極７０との間には液晶容量ＣＬＣ
が存在するため、過渡的にはトランジスタ３０がオンし
ているときの電圧を液晶容量ＣＬＣがホールドすること
になる。このため電圧Ｖｐｉｘは中心電圧ＶＣＮＴのま
まに維持され、液晶には交流電圧ＶＣＰが印加される。
【００３３】この後、電圧Ｖｄａｔａのレベルが“Ｈ”
から“Ｌ”に変化したときに、タイミング信号ＶＴＭＧ
のレベルが“Ｈ”になると、トランジスタ４０がオン状
態となる。この結果表示電極５０が基準線ＣＮＴに接続
され、液晶の透過容量ＣＬＣに充電されていた電荷が放
電され、液晶容量ＣＬＣ内の電荷が０に初期化される。
すなわち表示電極５０と対向電極７０間の電圧が０ボル
トに初期化される。この結果液晶は即座に消灯状態とな
り、このあと対向電極７０に交流電圧が印加されても、
各トランジスタ３０、４０がそれぞれオフ状態に維持さ
れているため、液晶容量ＣＬＣの電荷は０に維持され、
表示電極５０の電圧Ｖｐｉｘは対向電極７０の電圧ＶＣ
Ｐと等しくなる。すなわち液晶印加電圧ＶＬＣは０電圧
に維持され、液晶は消灯状態を維持することになる。
から“Ｌ”に変化したときに、タイミング信号ＶＴＭＧ
のレベルが“Ｈ”になると、トランジスタ４０がオン状
態となる。この結果表示電極５０が基準線ＣＮＴに接続
され、液晶の透過容量ＣＬＣに充電されていた電荷が放
電され、液晶容量ＣＬＣ内の電荷が０に初期化される。
すなわち表示電極５０と対向電極７０間の電圧が０ボル
トに初期化される。この結果液晶は即座に消灯状態とな
り、このあと対向電極７０に交流電圧が印加されても、
各トランジスタ３０、４０がそれぞれオフ状態に維持さ
れているため、液晶容量ＣＬＣの電荷は０に維持され、
表示電極５０の電圧Ｖｐｉｘは対向電極７０の電圧ＶＣ
Ｐと等しくなる。すなわち液晶印加電圧ＶＬＣは０電圧
に維持され、液晶は消灯状態を維持することになる。
【００３４】このように、本実施の形態においては、ト
ランジスタ４０をタイミング信号ＶＴＭＧにしたがって
周期的にオンとし、電圧Ｖｄａｔａが“Ｌ”のときには
液晶容量ＣＬＣに蓄えられた電荷を周期的に０にするよ
うにしたため、電圧Ｖｄａｔａの変化に対する液晶駆動
電圧ＶＬＣの応答が速くなり、画像データにしたがって
動画や静止画を表示するときでも、動画や静止画の画像
を良好な状態で表示することができる。
ランジスタ４０をタイミング信号ＶＴＭＧにしたがって
周期的にオンとし、電圧Ｖｄａｔａが“Ｌ”のときには
液晶容量ＣＬＣに蓄えられた電荷を周期的に０にするよ
うにしたため、電圧Ｖｄａｔａの変化に対する液晶駆動
電圧ＶＬＣの応答が速くなり、画像データにしたがって
動画や静止画を表示するときでも、動画や静止画の画像
を良好な状態で表示することができる。
【００３５】前記実施の形態では、初期化の周期に相当
するタイミング信号ＶＴＭＧの周期は、対向電極７０の
印加電圧ＶＣＰの１／２の周期に設定しているが、液晶
駆動電圧ＶＬＣの応答遅れの許容範囲内で長くすること
ができる。この場合電圧ＶＣＰの波形は、少なくともタ
イミング信号ＶＴＭＧのレベルが“Ｈ”のときに電圧Ｖ
ＣＰの中心値あるいは中間値を電圧ＶＣＮＴに設定すれ
ばよい。
するタイミング信号ＶＴＭＧの周期は、対向電極７０の
印加電圧ＶＣＰの１／２の周期に設定しているが、液晶
駆動電圧ＶＬＣの応答遅れの許容範囲内で長くすること
ができる。この場合電圧ＶＣＰの波形は、少なくともタ
イミング信号ＶＴＭＧのレベルが“Ｈ”のときに電圧Ｖ
ＣＰの中心値あるいは中間値を電圧ＶＣＮＴに設定すれ
ばよい。
【００３６】また電圧ＶＣＰの周期を１／３０秒に設定
しているが、データ保持回路１２０の書き込みタイミン
グとは独立に設定することができる。すなわちデータ保
持回路１２０の書き込み周期はデータによって異なり一
定ではないが、電圧ＶＣＰの周期はある周期に設定され
る。しかも電圧ＶＣＰの周期はフリッカと消費電力とに
関係する。このため、電圧ＶＣＰの周期を短くすると、
消費電力は増加するが、フリッカの周波数が増加するこ
とでフリッカによるちらつきを低減することができる。
逆に、電圧ＶＣＰの周期を長くすると、フリッカの発生
は目だってくるが、液晶を駆動する周波数が低下するの
で、消費電力を低くすることができる。
しているが、データ保持回路１２０の書き込みタイミン
グとは独立に設定することができる。すなわちデータ保
持回路１２０の書き込み周期はデータによって異なり一
定ではないが、電圧ＶＣＰの周期はある周期に設定され
る。しかも電圧ＶＣＰの周期はフリッカと消費電力とに
関係する。このため、電圧ＶＣＰの周期を短くすると、
消費電力は増加するが、フリッカの周波数が増加するこ
とでフリッカによるちらつきを低減することができる。
逆に、電圧ＶＣＰの周期を長くすると、フリッカの発生
は目だってくるが、液晶を駆動する周波数が低下するの
で、消費電力を低くすることができる。
【００３７】次に、本発明の第２の実施の形態を図７な
いし図９にしたがって説明する。
いし図９にしたがって説明する。
【００３８】本実施の形態は、タイミング信号ＶＴＭＧ
のパルス幅として、図５に示すタイミング信号ＶＴＭＧ
のパルス幅よりも広いタイミング信号ＶＴＭＧを用い、
データ保持回路１２０の電圧Ｖｄａｔａのレベルが
“Ｌ”のときでも、トランジスタ４０をわずかの期間オ
ン状態にし、液晶印加電圧ＶＬＣを、図６に示す液晶の
しきい値相当する電圧ＶＬに設定したものである。
のパルス幅として、図５に示すタイミング信号ＶＴＭＧ
のパルス幅よりも広いタイミング信号ＶＴＭＧを用い、
データ保持回路１２０の電圧Ｖｄａｔａのレベルが
“Ｌ”のときでも、トランジスタ４０をわずかの期間オ
ン状態にし、液晶印加電圧ＶＬＣを、図６に示す液晶の
しきい値相当する電圧ＶＬに設定したものである。
【００３９】具体的には、タイミング回路５００として
は、図８に示すように、図３のＯＲゲート５０５の代わ
りに、ＯＲゲート５１１、５１２を設け、ＯＲゲート５
１１にはマルチバイブレータ５０２、５０３の出力パル
スが入力され、ＯＲゲート５１２にはマルチバイブレー
タ５０１、５０２の出力パルスが入力され、フリップフ
ロップ５０４にはマルチバイブレータ５０２の出力パル
スが入力されている。
は、図８に示すように、図３のＯＲゲート５０５の代わ
りに、ＯＲゲート５１１、５１２を設け、ＯＲゲート５
１１にはマルチバイブレータ５０２、５０３の出力パル
スが入力され、ＯＲゲート５１２にはマルチバイブレー
タ５０１、５０２の出力パルスが入力され、フリップフ
ロップ５０４にはマルチバイブレータ５０２の出力パル
スが入力されている。
【００４０】上記構成によるタイミング回路５００を用
いると、図９に示すように、タイミング信号ＶＴＭＧは
出力端子Ａ、Ｂのレベルが“Ｈ”となるときに“Ｈ”と
なる。そして交流電圧ＶＣＰとしては、出力端子Ｆが
“Ｈ”のときに最大値ＶＰとなり、出力端子Ｇのレベル
が“Ｈ”のときに最小値ＶＮとなる。すなわちタイミン
グ信号ＶＴＭＧは、交流電圧ＶＣＰの中心電圧ＶＣＮＴ
に対して正または負のタイミングで“Ｈ”となるように
設定されている。
いると、図９に示すように、タイミング信号ＶＴＭＧは
出力端子Ａ、Ｂのレベルが“Ｈ”となるときに“Ｈ”と
なる。そして交流電圧ＶＣＰとしては、出力端子Ｆが
“Ｈ”のときに最大値ＶＰとなり、出力端子Ｇのレベル
が“Ｈ”のときに最小値ＶＮとなる。すなわちタイミン
グ信号ＶＴＭＧは、交流電圧ＶＣＰの中心電圧ＶＣＮＴ
に対して正または負のタイミングで“Ｈ”となるように
設定されている。
【００４１】上記構成において、データ保持回路１２０
の電圧Ｖｄａｔａが“Ｈ”になってトランジスタ３０が
オンになると、表示電極５０の電圧Ｖｐｘｉは中心電圧
ＶＣＮＴとなり、液晶には交流電圧ＶＣＰがそのまま印
加され、液晶が点灯する。
の電圧Ｖｄａｔａが“Ｈ”になってトランジスタ３０が
オンになると、表示電極５０の電圧Ｖｐｘｉは中心電圧
ＶＣＮＴとなり、液晶には交流電圧ＶＣＰがそのまま印
加され、液晶が点灯する。
【００４２】次に、電圧Ｖｄａｔａが“Ｈ”から“Ｌ”
に変化し、タイミング信号ＶＴＭＧが“Ｌ”のときには
トランジスタ３０、４０はともにオフ状態となる。この
とき電圧Ｖｐｉｘは中心電圧ＶＣＮＴであり、液晶には
電圧ＶＣＰが印加される。このあとタイミング信号ＶＴ
ＭＧが“Ｌ”から“Ｈ”に変化すると、トランジスタ４
０がオンになり、このとき交流電圧ＶＣＰの電圧が電圧
ＶＣＮＴとは異なるレベルにあるときにはその電圧がそ
のまま液晶に印加される。そしてタイミング信号ＶＴＭ
Ｇが“Ｈ”の状態にあるときに、電圧ＶＣＰのレベルが
中心電圧ＶＣＮＴに変化すると、表示電極５０が基準線
ＣＮＴに接続され、液晶容量（透過容量）ＣＬＣの電荷
が０に初期化される。
に変化し、タイミング信号ＶＴＭＧが“Ｌ”のときには
トランジスタ３０、４０はともにオフ状態となる。この
とき電圧Ｖｐｉｘは中心電圧ＶＣＮＴであり、液晶には
電圧ＶＣＰが印加される。このあとタイミング信号ＶＴ
ＭＧが“Ｌ”から“Ｈ”に変化すると、トランジスタ４
０がオンになり、このとき交流電圧ＶＣＰの電圧が電圧
ＶＣＮＴとは異なるレベルにあるときにはその電圧がそ
のまま液晶に印加される。そしてタイミング信号ＶＴＭ
Ｇが“Ｈ”の状態にあるときに、電圧ＶＣＰのレベルが
中心電圧ＶＣＮＴに変化すると、表示電極５０が基準線
ＣＮＴに接続され、液晶容量（透過容量）ＣＬＣの電荷
が０に初期化される。
【００４３】このあと、電圧Ｖｄａｔａが“Ｌ”の状態
にあるときに、タイミング信号ＶＴＭＧが周期的に
“Ｈ”となると、交流電圧ＶＣＰのレベルが中心電圧Ｖ
ＣＮＴと異なるレベルにあるときにトランジスタ４０が
周期的にオンとなり、図６の矢印Ｂで示すように、液晶
駆動電圧ＶＬＣとして飽和電圧ＶＨとしきい値電圧ＶＬ
の範囲の電圧が印加された状態で、液晶が消灯状態とな
る。
にあるときに、タイミング信号ＶＴＭＧが周期的に
“Ｈ”となると、交流電圧ＶＣＰのレベルが中心電圧Ｖ
ＣＮＴと異なるレベルにあるときにトランジスタ４０が
周期的にオンとなり、図６の矢印Ｂで示すように、液晶
駆動電圧ＶＬＣとして飽和電圧ＶＨとしきい値電圧ＶＬ
の範囲の電圧が印加された状態で、液晶が消灯状態とな
る。
【００４４】本実施の形態によれば、液晶駆動電圧ＶＬ
Ｃを周期的に０電圧に初期化するようにしたため、電圧
Ｖｄａｔａの変化に対する液晶駆動電圧ＶＬＣの応答を
速めることができ、良好な動画像や静止画像を表示する
ことが可能となる。さらに、電圧Ｖｄａｔａが“Ｌ”の
ときでも液晶駆動電圧ＶＬＣとして飽和電圧ＶＨとしき
い値電圧ＶＬとの範囲の電圧を液晶に印加するようにし
ているため、前記実施の形態よりも、液晶の応答速度を
高めることができるとともに、カラーディスプレイに適
応した場合でも、しきい値電圧ＶＬを各色ごとに調整す
ることで、ホワイトバランスを調整することができ、高
速で高画質の液晶表示装置を実現することができる。
Ｃを周期的に０電圧に初期化するようにしたため、電圧
Ｖｄａｔａの変化に対する液晶駆動電圧ＶＬＣの応答を
速めることができ、良好な動画像や静止画像を表示する
ことが可能となる。さらに、電圧Ｖｄａｔａが“Ｌ”の
ときでも液晶駆動電圧ＶＬＣとして飽和電圧ＶＨとしき
い値電圧ＶＬとの範囲の電圧を液晶に印加するようにし
ているため、前記実施の形態よりも、液晶の応答速度を
高めることができるとともに、カラーディスプレイに適
応した場合でも、しきい値電圧ＶＬを各色ごとに調整す
ることで、ホワイトバランスを調整することができ、高
速で高画質の液晶表示装置を実現することができる。
【００４５】図１０は、本発明に係る画素回路１００の
他の実施の形態を示す回路構成図である。
他の実施の形態を示す回路構成図である。
【００４６】図１０に示す画素回路１００は、トランジ
スタ４０の代わりに、論理手段としてＯＲゲート６０を
用い、ＯＲゲート６０をトランジスタ３０のゲート側に
配置し、ＯＲゲート６０の一方の入力端子をトランジス
タ１０のソースに接続し、他方の入力端子をタイミング
線ＴＭＧに接続し、出力端子をトランジスタ３０のゲー
トに接続したものである。
スタ４０の代わりに、論理手段としてＯＲゲート６０を
用い、ＯＲゲート６０をトランジスタ３０のゲート側に
配置し、ＯＲゲート６０の一方の入力端子をトランジス
タ１０のソースに接続し、他方の入力端子をタイミング
線ＴＭＧに接続し、出力端子をトランジスタ３０のゲー
トに接続したものである。
【００４７】本実施の形態においては、ＯＲゲート６０
は、電圧Ｖｄａｔａまたはタイミング信号ＶＴＭＧのう
ちいずれか一方のレベルが“Ｈ”となったときにオンに
なるので、図２に示す画素回路１００を用いたときと同
様の効果を得ることができる。
は、電圧Ｖｄａｔａまたはタイミング信号ＶＴＭＧのう
ちいずれか一方のレベルが“Ｈ”となったときにオンに
なるので、図２に示す画素回路１００を用いたときと同
様の効果を得ることができる。
【００４８】さらに、本実施の形態においては、表示電
極５０に接続するトランジスタはトランジスタ３０のみ
であり、表示電極を１０に接続されるトランジスタが２
個のときよりもリーク電流やノイズを低減することがで
き、画質の向上に寄与することができる。
極５０に接続するトランジスタはトランジスタ３０のみ
であり、表示電極を１０に接続されるトランジスタが２
個のときよりもリーク電流やノイズを低減することがで
き、画質の向上に寄与することができる。
【００４９】また前記各実施の形態においては、基準線
ＣＮＴに印加される電圧として中心電圧ＶＣＮＴを用い
たものについて述べたが、基準線ＣＮＴに印加する電圧
としては、交流電圧ＶＣＰの平均値に等しい平均電圧、
０Ｖの電圧を用いることもできる。
ＣＮＴに印加される電圧として中心電圧ＶＣＮＴを用い
たものについて述べたが、基準線ＣＮＴに印加する電圧
としては、交流電圧ＶＣＰの平均値に等しい平均電圧、
０Ｖの電圧を用いることもできる。
【００５０】また前記各実施の形態において静止画を表
示する場合には、初期化の周期を長くすることで消費電
力を低減することができる。
示する場合には、初期化の周期を長くすることで消費電
力を低減することができる。
【００５１】また各実施の形態において、液晶駆動電圧
ＶＬＣにおけるしきい値電圧ＶＬと飽和電圧ＶＨに合わ
せた電圧を独立に設定できるので、カラー画像を表示す
る場合、良好なカラーバランスをとることができる。す
なわち電圧ＶＣＰの振幅値を変えると飽和電圧ＶＨに相
当する電圧としきい値電圧ＶＬに相当する電圧の両方が
変化する。一方、タイミング信号ＶＴＭＧのパルス幅を
変えると、しきい値電圧ＶＬに相当する電圧が変化す
る。したがって、Ｖｄａｔａが“Ｈ”のときに、電圧Ｖ
ＣＰの振幅値を変えることで、液晶の飽和電圧に合わ
せ、次に、Ｖｄａｔａが“Ｌ”のときに、タイミング信
号ＶＴＭＧのパルス幅を変えることで、液晶のしきい値
に相当する電圧に合わせることができる。
ＶＬＣにおけるしきい値電圧ＶＬと飽和電圧ＶＨに合わ
せた電圧を独立に設定できるので、カラー画像を表示す
る場合、良好なカラーバランスをとることができる。す
なわち電圧ＶＣＰの振幅値を変えると飽和電圧ＶＨに相
当する電圧としきい値電圧ＶＬに相当する電圧の両方が
変化する。一方、タイミング信号ＶＴＭＧのパルス幅を
変えると、しきい値電圧ＶＬに相当する電圧が変化す
る。したがって、Ｖｄａｔａが“Ｈ”のときに、電圧Ｖ
ＣＰの振幅値を変えることで、液晶の飽和電圧に合わ
せ、次に、Ｖｄａｔａが“Ｌ”のときに、タイミング信
号ＶＴＭＧのパルス幅を変えることで、液晶のしきい値
に相当する電圧に合わせることができる。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
液晶容量に蓄積される電荷を周期的に０に初期化するよ
うにしたため、液晶駆動電圧が画像データにしたがって
変化するときに、その応答速度を早めることができ、動
画や静止画を良好な状態で表示することができる。
液晶容量に蓄積される電荷を周期的に０に初期化するよ
うにしたため、液晶駆動電圧が画像データにしたがって
変化するときに、その応答速度を早めることができ、動
画や静止画を良好な状態で表示することができる。
【図１】本発明の一実施の形態を示す液晶表示装置の全
体構成図である。
体構成図である。
【図２】画素回路の回路構成図である。
【図３】タイミング回路と交流電圧回路の回路構成図で
ある。
ある。
【図４】タイミング回路と交流電圧回路の作用を説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
【図５】画素回路の作用を説明するためのタイミングチ
ャートである。
ャートである。
【図６】液晶駆動電圧と液晶透過率との関係を示特性図
である。
である。
【図７】画素回路の他の実施の形態の作用を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図８】タイミング回路の他の実施の形態を示す回路構
成図である。
成図である。
【図９】図８に示すタイミング回路と交流電圧回路の作
用を説明するためのタイミングチャートである。
用を説明するためのタイミングチャートである。
【図１０】画素回路の他の実施の形態を示す回路構成図
である。
である。
１０ 、３０、４０ トランジスタ（ＴＦＴ） ２０ 保持容量 ５０ 表示電極 ６０ ＯＲゲート ７０ 対向電極 １００ 画素回路 ２００ 信号回路 ３００ 走査回路 ４００ 交流電圧回路 ５００ タイミング回路 ６００ 中心電圧回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 廣田 昇一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 足立 昌哉 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 大久保 竜也 東京都千代田区神田駿河台四丁目６番地 株式会社日立製作所映像情報メディア事業 部内
Claims (9)
- 【請求項１】 複数の画素を構成する液晶を含む液晶層
と、液晶層を間にして相対向して配置されて少なくとも
一方が透明な一対の基板と、一対の基板の一方の基板に
分散して配置されて走査パルスを伝送する複数の走査線
と、一対の基板のいずれか一方に分散して配置されて前
記複数の走査線にマトリクス状に交差し画像データを伝
送する複数の信号線と、交流の液晶駆動電圧を発生する
交流電圧発生手段と、交流電圧発生手段から発生する液
晶駆動電圧に同期したタイミング信号を周期的に発生す
るタイミング信号発生手段とを備え、 複数の走査線と複数の信号線とによりそれぞれ囲まれた
複数の表示領域に、 一対の基板の一方に配置された表示電極と、 液晶層を間にして表示電極と相対向して配置されて交流
電圧発生手段から液晶駆動電圧が印加される対向電極
と、 表示電極に接続された画素駆動用スイッチング素子と、 走査線からの走査パルスに応答して信号線からの画像デ
ータを保持し保持した画像データに従って画素駆動用ス
イッチング素子のスイッチング動作を制御するデータ保
持手段と、 タイミング信号発生手段からのタイミング信号に応答し
て表示電極と対向電極との間に印加される電圧を初期化
する初期化手段とをそれぞれ有する液晶表示装置。 - 【請求項２】 複数の画素を構成する液晶を含む液晶層
と、液晶層を間にして相対向して配置されて少なくとも
一方が透明な一対の基板と、一対の基板の一方の基板に
分散して配置されて走査パルスを伝送する複数の走査線
と、一対の基板のいずれか一方に分散して配置されて前
記複数の走査線にマトリクス状に交差し画像データを伝
送する複数の信号線と、交流の液晶駆動電圧を発生する
交流電圧発生手段と、交流電圧発生手段から発生する液
晶駆動電圧に同期したタイミング信号を周期的に発生す
るタイミング信号発生手段とを備え、 複数の走査線と複数の信号線とによりそれぞれ囲まれた
複数の表示領域に、 一対の基板の一方に配置された表示電極と、 液晶層を間にして表示電極と相対向して配置されて交流
電圧発生手段から液晶駆動電圧が印加される対向電極
と、 表示電極に接続された画素駆動用スイッチング素子と、 走査線からの走査パルスに応答して信号線からの画像デ
ータを保持し保持した画像データに従って画素駆動用ス
イッチング素子のスイッチング動作を制御するデータ保
持手段と、 タイミング信号発生手段からのタイミング信号に応答し
て画素駆動用スイッチング素子を短絡するリセット手段
とをそれぞれ有する液晶表示装置。 - 【請求項３】 複数の画素を構成する液晶を含む液晶層
と、液晶層を間にして相対向して配置されて少なくとも
一方が透明な一対の基板と、一対の基板の一方の基板に
分散して配置されて走査パルスを伝送する複数の走査線
と、一対の基板のいずれか一方に分散して配置されて前
記複数の走査線にマトリクス状に交差し画像データを伝
送する複数の信号線と、交流の液晶駆動電圧を発生する
交流電圧発生手段と、交流電圧発生手段から発生する液
晶駆動電圧に同期したタイミング信号を周期的に発生す
るタイミング信号発生手段とを備え、 複数の走査線と複数の信号線とによりそれぞれ囲まれた
複数の表示領域に、 一対の基板の一方に配置された表示電極と、 液晶層を間にして表示電極と相対向して配置されて交流
電圧発生手段から液晶駆動電圧が印加される対向電極
と、 表示電極に接続された画素駆動用スイッチング素子と、 走査線からの走査パルスに応答して信号線からの画像デ
ータを保持し保持した画像データに従って画素駆動用ス
イッチング素子のスイッチング動作を制御するデータ保
持手段と、 データ保持手段に保持された画素駆動用画像データとタ
イミング信号発生手段からのタイミング信号のうちいず
れか一方に応答して画素駆動用スイッチング素子をオン
状態に制御する論理手段とをそれぞれ有する液晶表示装
置。 - 【請求項４】 画素駆動用スイッチング素子はＴＦＴ素
子で構成され、ゲート端子にスインチング用の信号が入
力され、ドレイン端子が表示電極に接続され、ソース端
子が液晶駆動電圧の平均電圧を示す基準線に接続されて
おり、タイミング信号発生手段のタイミング信号は交流
電圧発生手段から発生する液晶駆動電圧が平均電圧を示
すタイミングに同期して発生してなる請求項１、２また
は３記載の液晶表示装置。 - 【請求項５】 画素駆動用スイッチング素子はＴＦＴ素
子で構成され、ゲート端子にスインチング用の信号が入
力され、ドレイン端子が表示電極に接続され、ソース端
子が液晶駆動電圧の平均電圧を示す基準線に接続されて
おり、タイミング信号発生手段のタイミング信号は交流
電圧発生手段から発生する液晶駆動電圧が平均電圧を示
すタイミングに同期して発生し、表示電極と対向電極と
の間に印加される電圧が零となるタイミングで発生を停
止してなる請求項１、２または３記載の液晶表示装置。 - 【請求項６】 画素駆動用スイッチング素子はＴＦＴ素
子で構成され、ゲート端子にスインチング用の信号が入
力され、ドレイン端子が表示電極に接続され、ソース端
子が液晶駆動電圧の平均電圧を示す基準線に接続されて
おり、タイミング信号発生手段のタイミング信号は交流
電圧発生手段から発生する液晶駆動電圧が平均電圧とは
異なる電圧を示すタイミングに同期して発生し、交流電
圧発生手段から発生する液晶駆動電圧が平均電圧を示す
タイミングで発生を停止してなる請求項１、２または３
記載の液晶表示装置。 - 【請求項７】 画素駆動用スイッチング素子はＴＦＴ素
子で構成され、ゲート端子にスインチング用の信号が入
力され、ドレイン端子が表示電極に接続され、ソース端
子が液晶駆動電圧の平均電圧を示す基準線に接続されて
おり、タイミング信号発生手段のタイミング信号は交流
電圧発生手段から発生する液晶駆動電圧が平均電圧とは
異なる電圧を示すタイミングに同期して発生し、表示電
極と対向電極との間に印加される電圧が零となるタイミ
ングで発生を停止してなる請求項１、２または３記載の
液晶表示装置。 - 【請求項８】 画素駆動用スイッチング素子はＴＦＴ素
子で構成され、ゲート端子に画像データが入力され、ド
レイン端子が表示電極に接続され、ソース端子が液晶駆
動電圧の平均電圧を示す基準線に接続されており、リセ
ット手段は画素駆動用スイッチング素子に並列に接続さ
れたＴＦＴ素子で構成され、ゲート端子がタイミング信
号発生手段に接続され、ドレイン端子が表示電極に接続
され、ソース端子が液晶駆動電圧の平均電圧を示す基準
線に接続されている請求項２記載の液晶表示装置。 - 【請求項９】 交流電圧発生手段から発生する液晶駆動
電圧には、交流の平均値に等しい平均電圧を示す期間が
一定期間半周期毎に設定されている請求項１、２、３、
４、５、６、７または８記載の液晶表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15679096A JP3653601B2 (ja) | 1996-06-18 | 1996-06-18 | 液晶表示装置 |
| EP97104580A EP0797182A1 (en) | 1996-03-19 | 1997-03-18 | Active matrix LCD with data holding circuit in each pixel |
| KR1019970009375A KR100497720B1 (ko) | 1996-03-19 | 1997-03-19 | 액정표시장치 |
| US08/820,835 US6115017A (en) | 1996-03-19 | 1997-03-19 | Liquid crystal display apparatus |
| KR1020040086007A KR100507128B1 (ko) | 1996-03-19 | 2004-10-26 | 액정표시장치 |
| US11/002,517 US20050078073A1 (en) | 1996-03-19 | 2004-12-03 | Liquid crystal display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15679096A JP3653601B2 (ja) | 1996-06-18 | 1996-06-18 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH103069A true JPH103069A (ja) | 1998-01-06 |
| JP3653601B2 JP3653601B2 (ja) | 2005-06-02 |
Family
ID=15635370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15679096A Expired - Lifetime JP3653601B2 (ja) | 1996-03-19 | 1996-06-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3653601B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001194685A (ja) * | 2000-01-06 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| KR100746536B1 (ko) * | 1999-10-25 | 2007-08-06 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
| CN100363829C (zh) * | 2000-09-18 | 2008-01-23 | 三洋电机株式会社 | 显示装置 |
| KR100852833B1 (ko) * | 2002-03-12 | 2008-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 고속응답용 액정표시소자 |
| CN114974161A (zh) * | 2022-06-16 | 2022-08-30 | 武汉华星光电技术有限公司 | 一种像素驱动电路及显示面板 |
-
1996
- 1996-06-18 JP JP15679096A patent/JP3653601B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100746536B1 (ko) * | 1999-10-25 | 2007-08-06 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
| JP2001194685A (ja) * | 2000-01-06 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| CN100363829C (zh) * | 2000-09-18 | 2008-01-23 | 三洋电机株式会社 | 显示装置 |
| KR100852833B1 (ko) * | 2002-03-12 | 2008-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 고속응답용 액정표시소자 |
| CN114974161A (zh) * | 2022-06-16 | 2022-08-30 | 武汉华星光电技术有限公司 | 一种像素驱动电路及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3653601B2 (ja) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100393150B1 (ko) | 액정 표시 장치 | |
| KR100361465B1 (ko) | 액정 패널 구동 방법 및 그 장치 | |
| JP3544572B2 (ja) | 液晶パネルおよび液晶表示装置 | |
| JP2743841B2 (ja) | 液晶表示装置 | |
| US5640174A (en) | Method of driving an active matrix liquid crystal display panel with asymmetric signals | |
| KR100769390B1 (ko) | 표시장치 및 그 구동제어방법 | |
| JP3722812B2 (ja) | 容量性負荷の駆動回路および駆動方法 | |
| KR100365500B1 (ko) | 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치 | |
| US7259755B1 (en) | Method and apparatus for driving liquid crystal display panel in inversion | |
| JPH01134346A (ja) | 強誘電性液晶表示装置及びその駆動方法並びに駆動波形発生方法 | |
| JP2005134864A (ja) | 液晶表示パネルおよびその駆動回路 | |
| JPH07318901A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| KR101492885B1 (ko) | 구동회로 및 이를 포함하는 액정 표시 장치 | |
| JPH07104246A (ja) | 液晶表示装置 | |
| JPH11352464A (ja) | 液晶表示装置および液晶パネル | |
| JP2001356738A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| JPH103069A (ja) | 液晶表示装置 | |
| JP2002149117A (ja) | 液晶表示装置 | |
| JP3428786B2 (ja) | 表示装置の駆動方法および液晶表示装置 | |
| JP2006072211A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JP2019090922A (ja) | 表示装置 | |
| JPH0973065A (ja) | 液晶駆動方法 | |
| JPH11265173A (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 | |
| JPH0635417A (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
| JP3233010B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |