JPH10173389A - 回路基板シールド構造 - Google Patents

回路基板シールド構造

Info

Publication number
JPH10173389A
JPH10173389A JP34652096A JP34652096A JPH10173389A JP H10173389 A JPH10173389 A JP H10173389A JP 34652096 A JP34652096 A JP 34652096A JP 34652096 A JP34652096 A JP 34652096A JP H10173389 A JPH10173389 A JP H10173389A
Authority
JP
Japan
Prior art keywords
circuit board
shield
circuit
slit openings
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34652096A
Other languages
English (en)
Other versions
JP4129066B2 (ja
Inventor
Junichi Yasu
淳一 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Sony Tektronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Tektronix Corp filed Critical Sony Tektronix Corp
Priority to JP34652096A priority Critical patent/JP4129066B2/ja
Publication of JPH10173389A publication Critical patent/JPH10173389A/ja
Application granted granted Critical
Publication of JP4129066B2 publication Critical patent/JP4129066B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 高周波回路基板のシールド特性を向上させ
る。 【解決手段】 回路基板10上の回路マウント・ブロッ
ク12aとこれに隣接する回路マウント・ブロック12
b及び12cの境界帯に、並行する少なくとも2列のス
リット開口14を設ける。また、スリット開口14a間
であって他列のスリット開口14bや14cに接する部
分に橋梁部16a1、16a2を設ける。スリット開口
14の側壁やスリット開口列の間にはシールド導電層2
2を設ける。これらシールド導電層22はシールド壁と
して機能し、しかも隣接する回路マウント・ブロック間
に少なくとも一列のスリット開口14が横たわる形とな
るので、漏れの少なくないシールドを実現できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波信号処理回
路を形成するのに適した回路基板構造に関し、特に高周
波回路をいくつかのブロックに区分し、夫々を形成する
回路基板上の回路マウント・ブロック間を電磁気的にシ
ールドすることにより、高周波信号処理を可能にする回
路基板のシールド構造に関する。
【0002】
【従来の技術】数G(ギガ)Hzに達する高周波信号を
扱う回路を回路基板上に形成する場合には、電気回路を
幾つかのブロックに分けて基板上に空間的に分離して形
成し、夫々の電気回路ブロックでの信号処理で発生する
電磁波が他の電気回路ブロックでの信号処理に影響しな
いように電気回路ブロック間を電磁気的にシールドする
必要がある。その一方で、これら電気回路ブロックを電
気的に接続する必要がある。
【0003】図6は、従来のシールド構造を用いた回路
基板の一例を示す。回路基板100の第1主面102上
にいくつかある回路マウント・ブロック104夫々の周
囲を囲むように接地導電路106が形成される。さらに
第1主面102の接地導電路106と対応する形状及び
位置関係で第1主面102の裏面の第2主面上にも接地
導電路が形成される(ただし、図6では第2主面は隠れ
て見えない)。回路基板両主面の接地導電路中には、基
板を貫通する多数のバイアホール(スルーホール)10
8が設けられる。これらバイアホール108の内壁には
半田等の導電体が施され、これによって回路基板両主面
の接地導電路が電気的に接続される。また、回路基板1
00中に形成され内壁に導電体(メッキ)が施されたバ
イアホール108は、回路マウント・ブロック104間
のシールド壁として機能し、回路ブロック間を電磁気的
にシールドする効果もある。
【0004】シールド導電性カバー110は、接地導電
路106の回路基板100上のパターンと対応する仕切
壁112を有し、仕切壁112の端部が接地導電路10
6と接触し、回路基板100の接地及びシールドをより
効果的に実現する。シールド導電性カバー110は、第
1主面102側だけでなく、第2主面側にも設けるよう
にしてもよく、これによって回路基板100の両主面に
回路を形成した場合でも効果的にシールドできる。こう
した回路基板については、例えば、特公平6−7115
1号「電子回路モジュールの実装構造」に開示されてい
る。
【0005】
【発明が解決しようとする課題】上述した回路基板両主
面上の接地導電路間にバイアホールを設けたシールドで
も、回路基板中に複数のバイアホールによるシールド壁
が形成されるが、これらバイアホールは離間して形成さ
れるので、漏れのないシールド壁とはならない。しか
し、数G(ギガ)Hzに達する高周波回路では、より漏
れの少ないシールドを実現する必要があり、その一方で
ある回路ブロックで生成した信号を他の回路ブロックに
伝達する接続導電路を確保することも要求される。
【0006】
【課題を解決するための手段】本発明の回路基板シール
ド構造は、複数の回路マウント・ブロックを有し、回路
マウント・ブロック上に夫々電気回路ブロックを形成す
る回路基板における上述した課題を解決しようとするも
のである。このとき、回路基板上の隣接する回路マウン
ト・ブロックの境界帯に並行する少なくとも2列のスリ
ット開口を設ける。同じ列のスリット開口間であって他
列のスリット開口に接する部分には橋梁部を設ける。そ
して、スリット開口の側壁にシールド導電層を設けるよ
うにする。また、好適には回路基板の主面上であって並
行するスリット開口の列間にもシールド導電層を設けれ
ば効果的である。これらシールド導電層はシールド壁と
して機能し、しかも隣接する回路マウント・ブロック間
に少なくとも一列のスリット開口が横たわる形となるの
で、漏れの少ないシールドを実現する。
【0007】橋梁部には接続導電路が設けられ、これに
よって回路マウント・ブロック上に形成される電気回路
ブロック間が電気的に接続される。このとき、接続導電
路を橋梁部の回路基板内部に設け、橋梁部を導電層で覆
うことにより接続導電路を導電層でシールドし、ノイズ
等の影響を受けにくくするのが良い。これによれば、接
続導電路を中心導体とし導電層を外部導体と考えること
ができ、同軸ケーブルと類似の構造となるため、高いシ
ールド性能を有する接続導電路となる。さらに、橋梁部
に対応した間隙を設けたシールド板をスリット開口に挿
入し、シールド板を回路マウント・ブロック間のシール
ド壁とすることで、シールド効果をさらに向上させるこ
とができる。加えて、回路マウント・ブロックを覆う導
電性カバーを設け、シールド板の端部を導電性カバーに
電気的に接続したり、回路基板の外縁部に導電路を形成
し、導電性カバーと電気的に接続するようにすれば、シ
ールド効果を一層高めることができる。
【0008】
【発明の実施の形態】図1は、本発明の1実施例による
回路基板及びシールド板の分解斜視図である。図2は、
図1に示す実施例の回路基板10の上面図である。回路
基板10上には、典型的には数G(ギガ)に達する高周
波回路がマウント(装着)される。高周波回路は、いく
つかの電気回路ブロックとして構成され、あるブロック
での信号処理により発生する電磁波ノイズが、他の電気
回路ブロックでの信号処理に影響しないように回路基板
10上に配置及びマウントされる。回路基板10上には
上述の電気回路ブロックを装着するために、離間した複
数の回路マウント・ブロック12が設けられ、各電気回
路ブロックが対応する回路マウント・ブロック12上に
マウントされる。図2の実施例では、回路基板10上に
4つの回路マウント・ブロック12a〜12dを設けた
ものとして説明する。以下の説明での符号の添え字a〜
dは、回路マウント・ブロック12a〜12dに夫々対
応することを示す。
【0009】回路基板10上において、ある回路マウン
ト・ブロックと他の回路マウント・ブロックとの境界帯
には、並行する少なくとも2列のスリット開口14が設
けられる。図1及び図2の例では、X軸方向にx1及び
x2の2列、Y軸方向にy1及びy2の2列が設けられ
ている。
【0010】回路マウント・ブロック12aと他の回路
マウント・ブロックとの間に設けられるスリット開口1
4は、いくつかのスリット開口が集まって構成される。
例えば、スリット開口14aのX軸方向のx1列は、2
つのスリット開口14a1及び14a2で構成される。
スリット開口14aのY軸方向のy1列は、スリット開
口14a3及び14a4で構成される。
【0011】x1列上の2つのスリット開口14a1及
び14a2の間には橋梁部16a1が設けられ、y1列
上のスリット開口14a3及び14a4の間には橋梁部
16a3が設けられる。また、x1列上の2つのスリッ
ト開口14a2及び14c3の間には、スリット開口1
4c2を挟む形で2つの橋梁部16a2及び16c2が
設けられる。このとき、橋梁部16a1は、他列のスリ
ット開口、ここではx2列のスリット開口14b1のほ
ぼ中央部分に接するように設けられる。橋梁部16a3
も他列のスリット開口14c1のほぼ中央部分に接して
設けられる。橋梁部16a2は、他列であるx2列のス
リット開口14b2のほぼ中央部分に接するとともに、
ここではy2列のスリット開口14c2にも接して設け
られる。こうした橋梁部16は、以下に詳述するよう
に、回路基板10の強度を維持するとともに、電気回路
ブロック間を電気的に接続する導電路の確保に用いられ
る。
【0012】図3は、本発明の一実施例であって、図2
における一点鎖線Fにおける断面図、特にスリット開口
14a2及び14b1周辺部分の断面図である。スリッ
ト開口の側壁18には、シールド導電層22が設けられ
る。この側壁部に設けたシールド導電層22は、隣り合
う回路マウント・ブロック間のシールド壁として機能す
る。
【0013】さらに好適には、回路基板10の主面上の
スリット開口14のエッジ周辺20から、回路基板の主
面上であって並行するスリット開口の列の間にかけても
すきまなくシールド導電層22を形成するようにすると
良い。これらも、隣り合う回路マウント・ブロック間の
シールド壁として機能する。ただし、これについては、
信号特性等によっては必ずしも必要としないこともあ
る。これらを従来のバイアホール(スルーホール)によ
って構成したシールド壁と比較すると、橋梁部を除けば
隙間なくシールド壁が構成される点に注意されたい。
【0014】橋梁部16があることで、この部分にはシ
ールド壁が構成されないことになるが、上述したよう
に、回路マウント・ブロック12間の境界帯にはすくな
くとも2列のスリット開口があり、一方の列のスリット
開口間に設けられた橋梁部16を、他方の列中のスリッ
ト開口と接する位置に設けることで、隣接する回路マウ
ント・ブロック12間にシールド壁がまったく存在しな
い部分ができることを回避している。このように本発明
によるシールド構造では、従来のバイアホールによるシ
ールド壁形成と比較してシール壁の間隙が少なく、よっ
て電磁波の漏れを少なくできる。
【0015】ブロック間接続導電路15は、好適には回
路基板10の内部(内層)に形成され(図3参照)、回
路マウント・ブロック上に夫々形成される電気回路ブロ
ック間を電気的に接続する。図2に示すようにブロック
間接続導電路15は、橋梁部16及び2列のスリット開
口の列の間を通過し、ある電気回路ブロックと他の電気
回路ブロックとを接続する。シールド導電層22は、各
スリット開口の側壁はもちろんのこと、スリット開口の
列の間や橋梁部16にもすきまなく形成される。これに
よって、図3が示すように、接続導電路15はシールド
導電層22により周囲がシールドされる形となる。これ
によって、接続導電路15はノイズの影響を受けにく
く、よって高周波回路に適した導電路を提供できる。別
の見方によれば、この形態は同軸ケーブルと類似の構造
であって、接続導電路15を中心導体とし、シールド導
電層22を外部導体と考えることができる。なお、図2
では簡単のため、接続導電路15を1つだけ示したが、
現実には複数設けられる。
【0016】図4は、本発明によるブロック間接続導電
路15の他の実施例を示す上面図である。なお、導電路
の部分は斜線で示している。信号特性によっては、必ず
しも図3に示すように、接続導電路15を回路基板中に
形成しなくとも十分な性能が得られる場合もある。その
場合には、図4に示すように電気回路ブロック間を接続
する接続導電路を回路基板の主面上に設けるようにして
も良い。このとき接続導電路15は、回路基板主面上で
あって一方の回路マウント・ブロックに接する橋梁部、
スリット開口の列の間、他方の回路マウント・ブロック
に接する橋梁部を通過し、電気回路ブロック間を電気的
に接続する。回路基板主面上にはシールド導電層22が
設けられるが、接続導電路15との間にはわずかな間隔
17がある。この間隙17により、電気回路ブロック間
及び接続導電路15は効果的にシールドされる。この実
施例を回路基板中に接続導電路を形成する図3の場合と
比較すると、接続導電路15に対するシールド特性は低
下するが製造は容易になる。
【0017】スリット開口14には、好適にはシールド
板26が挿入される。シールド板26は、スリット開口
間の橋梁部16の配置パターンに対応した間隙28を有
し、スリット開口14及び橋梁部16と噛み合うように
なっている。シールド板26を挿入することによって、
複数ある回路マウント・ブロック12間を電磁気的によ
り完全にシールドできる。スリット開口14を通過した
シールド板26の先端は、接地導体板32に電気的に接
続される。図1ではシールド板26aが、回路マウント
・ブロック12aの他の回路マウント・ブロックとの境
界帯をシールドするシールド壁として機能する。図示せ
ずも、他の回路マウント・ブロック12b〜12dにつ
いても、夫々の対応するスリット開口にシールド板26
b〜26dが挿入されシールド壁として機能する。
【0018】回路基板10の外周縁部分の第1及び第2
主面(上下面)並びに側面には、接地導電路24が設け
られる。接地導電路24は、回路基板の主面上でシール
ド導電層22と連なり電気的に接続される。側部導電板
34は、接地導電路24と電気的に接続されるとともに
接地導体板32にも電気的に接続され、これによって接
地導電路24が接地される。接地導電板32及び側部導
電板34は、シールド導電性カバーを構成する。これら
は、具体的には装置の筐体として実現されるのが普通で
ある。シールド板26は、スリット開口14に挿入した
後にその端部が外縁接地導電路24及び側部導電板34
と接触し、電気的に接続される。導電性スペーサ30
は、接地導電路24と導電板32の間に設けられ、ねじ
(図示せず)で回路基板10と導電板32をメカ的に固
定するとともに、電気的に接地導電路24と導電板32
を接続する。また、シールド板26、接地導電板32及
び側部導電板34の代わりに、図6で示したような導電
性の仕切壁を設けたシールド導電性カバーを用いても良
い。
【0019】図5は、本発明の他の実施例による回路基
板10の上面図である。図2と対応するものには同じ符
号を付し、重複する符号は一部省略している。図1及び
図2の実施例と比較すると、スリット開口の列y3及び
y4が追加されるとともに、新たに回路マウント・ブロ
ック12eが追加された点が異なる。その他の点につい
ては、図2と同様である。例えば、橋梁部16e1は、
スリット開口14d5と接する位置に設けられる。よっ
て、橋梁部16e1が存在しても、スリット開口14d
5中にシールド導電層やシールド板によるシールドが形
成されるので、電気回路ブロック12d及び12e間の
電磁気的なシールドは良好に保たれる。
【0020】以上本発明の好適実施例について説明した
が、本発明はここに説明した実施例のみに限定されるも
のではなく、本発明の要旨を逸脱することなく必要に応
じて種々の変形及び変更を実施し得ることは当業者には
明らかである。例えば、回路基板の第1及び第2主面
(上面及び下面)を対称に形成しても良い。図1では、
接地導電板32を第2主面(下面)にのみ配置する例を
示したが、回路基板の第1及び第2主面(上面及び下
面)の両面に対向させて配置しても良い。実施例では、
x列及びy列が直交するものを示したが、必ずしも直交
している必要はなく斜めに交わるものでも良い。
【図面の簡単な説明】
【図1】本発明の一好適実施例の斜視図である。
【図2】図1の実施例のおける回路基板の上面図であ
る。
【図3】図2に示す回路基板の一点鎖線Fにおける断面
図である。
【図4】本発明による接続導電路の他の実施例を示すに
おける回路基板上面図である。
【図5】本発明による他の実施例における回路基板の上
面図である。
【図6】従来の回路基板のシールド構造の一例を示す斜
視図である。
【符号の説明】
10 回路基板 12 回路マウント・ブロック 14 スリット開口 16 橋梁部 18 スリット開口の側壁 20 スリット開口のエッジ周辺 22 シールド導電層 24 外縁接地導電路 26 シールド板 28 シールド板の間隙 30 導線性スペーサ 32 接地導電板 34 側部導電板

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 複数の回路マウント・ブロックを有し、
    該回路マウント・ブロック上に夫々電気回路ブロックを
    形成する回路基板のシールド構造であって、 上記回路基板上の隣接する上記回路マウント・ブロック
    の境界帯に設けた並行する少なくとも2列のスリット開
    口と、 同じ列の上記スリット開口間であって他列の上記スリッ
    ト開口に接する部分に設けた橋梁部と、 上記スリット開口の側壁に設けたシールド導電層とを具
    える回路基板シールド構造。
  2. 【請求項2】 上記回路基板主面上であって並行する上
    記スリット開口の列間にも上記シールド導電層を設けた
    ことを特徴とする請求項1記載の回路基板シールド構
    造。
  3. 【請求項3】 上記回路マウント・ブロック上に形成さ
    れる上記電気回路ブロック間を接続する接続導電路を上
    記橋梁部に設けることを特徴とする請求項1又は2記載
    の回路基板シールド構造。
  4. 【請求項4】 上記接続導電路を上記橋梁部の上記回路
    基板主面上に設けることを特徴とする請求項3記載の回
    路基板シールド構造。
  5. 【請求項5】 上記接続導電路を上記橋梁部の上記回路
    基板内部に設けることを特徴とする請求項3記載の回路
    基板シールド構造。
  6. 【請求項6】 上記橋梁部を上記シールド導電層で覆う
    ことにより、上記接続導電路が上記シールド導電層でシ
    ールドされることを特徴とする請求項5記載の回路基板
    シールド構造。
  7. 【請求項7】 上記橋梁部に対応した間隙を設けたシー
    ルド板を上記スリット開口に挿入し、上記シールド板を
    隣接する上記回路マウント・ブロック間のシールド壁と
    することを特徴とする請求項1、2、3、4、5又は6
    記載の回路基板シールド構造。
  8. 【請求項8】 上記回路マウント・ブロックを覆う導電
    性カバーを設け、上記シールド板の端部を上記導電性カ
    バーに電気的に接続することを特徴とする請求項1、
    2、3、4、5、6又は7記載の回路基板シールド構
    造。
  9. 【請求項9】 上記回路基板の外縁部に導電路を形成
    し、上記導電性カバーと電気的に接続することを特徴と
    する請求項1、2、3、4、5、6、7又は8記載の回
    路基板シールド構造。
JP34652096A 1996-12-11 1996-12-11 回路基板 Expired - Fee Related JP4129066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34652096A JP4129066B2 (ja) 1996-12-11 1996-12-11 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34652096A JP4129066B2 (ja) 1996-12-11 1996-12-11 回路基板

Publications (2)

Publication Number Publication Date
JPH10173389A true JPH10173389A (ja) 1998-06-26
JP4129066B2 JP4129066B2 (ja) 2008-07-30

Family

ID=18383987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34652096A Expired - Fee Related JP4129066B2 (ja) 1996-12-11 1996-12-11 回路基板

Country Status (1)

Country Link
JP (1) JP4129066B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997900B1 (ko) 2008-03-31 2010-12-02 주식회사 이엠따블유 실드캔의 클립형 고정 구조와 이를 포함하는 전자 기기의조립 방법
JP2013016556A (ja) * 2011-06-30 2013-01-24 Toshiba Corp 電子機器、プリント回路板
JP2018032656A (ja) * 2016-08-22 2018-03-01 沖電気工業株式会社 シールドケース

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997900B1 (ko) 2008-03-31 2010-12-02 주식회사 이엠따블유 실드캔의 클립형 고정 구조와 이를 포함하는 전자 기기의조립 방법
JP2013016556A (ja) * 2011-06-30 2013-01-24 Toshiba Corp 電子機器、プリント回路板
JP2018032656A (ja) * 2016-08-22 2018-03-01 沖電気工業株式会社 シールドケース

Also Published As

Publication number Publication date
JP4129066B2 (ja) 2008-07-30

Similar Documents

Publication Publication Date Title
JP4350132B2 (ja) 回路基板
JPH0627995Y2 (ja) シ−ルド構造
JP4354489B2 (ja) 回路基板及び高速ビアシステム
US4751479A (en) Reducing electromagnetic interference
JPH08167457A (ja) 電気コネクタ
US4513266A (en) Microwave ground shield structure
US4945323A (en) Filter arrangement
JP2000286587A (ja) 外部ケーブル接続用コネクタ部の電磁シールド構造
US6232560B1 (en) Arrangement of printed circuit traces
JP4606695B2 (ja) モジュラーコネクタ
EP1594353A1 (en) High frequency multilayer printed wiring board
JP4129066B2 (ja) 回路基板
US6399898B1 (en) Technique for coupling signals between circuit boards
JP4371766B2 (ja) プリント配線板
JPH08242078A (ja) プリント基板
JPH10106684A (ja) コネクタ
JP3277979B2 (ja) 電磁気的結合の遮蔽構造
JPH05129789A (ja) 電子機器のシールド構造
TWI730559B (zh) 連接器構件與連接器套件
JPH09148776A (ja) 電子機器のモジュール構造
JPS58123201A (ja) マイクロ波回路の遮蔽構造
JP2692615B2 (ja) 高周波回路装置
JPH0864987A (ja) プリント基板のシールド装置
JPH088573A (ja) シールドケース構造
JPH11346106A (ja) マイクロストリップ線路の接続方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Written amendment

Effective date: 20050809

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20060215

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060324

RD04 Notification of resignation of power of attorney

Effective date: 20060414

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A521 Written amendment

Effective date: 20080328

Free format text: JAPANESE INTERMEDIATE CODE: A523

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080516

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees