JPH10171936A - Pcカード - Google Patents
PcカードInfo
- Publication number
- JPH10171936A JPH10171936A JP8325022A JP32502296A JPH10171936A JP H10171936 A JPH10171936 A JP H10171936A JP 8325022 A JP8325022 A JP 8325022A JP 32502296 A JP32502296 A JP 32502296A JP H10171936 A JPH10171936 A JP H10171936A
- Authority
- JP
- Japan
- Prior art keywords
- card
- power
- information terminal
- memory
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】情報端末機に接続して使用されるPCカードに
おいて、カードがアイドリング状態での不要電力消費と
それに伴う発熱を低減する。また、PCカードの最大消
費電力が情報端末機の電力供給能力を超えることが無い
ようにする。 【解決手段】カード内の主要部分への電源配線にFET
等による電子スイッチを挿入し、アイドリング時の電源
のON/OFF制御を行う。また、アドレス/データ・
バスにスリーステートバッファを挿入することにより上
記電源制御による電源負荷の急激な変化の影響によるP
Cカードの誤動作を防止している。さらに、PCカード
のメモリの所定のアドレスに当該カードの最大消費電力
を記録しておき、これを読み出して情報端末機の電力供
給能力を超えるカード消費電力の場合には情報端末機側
で警告を表示し、電源遮断等の保護処置が行われる。
おいて、カードがアイドリング状態での不要電力消費と
それに伴う発熱を低減する。また、PCカードの最大消
費電力が情報端末機の電力供給能力を超えることが無い
ようにする。 【解決手段】カード内の主要部分への電源配線にFET
等による電子スイッチを挿入し、アイドリング時の電源
のON/OFF制御を行う。また、アドレス/データ・
バスにスリーステートバッファを挿入することにより上
記電源制御による電源負荷の急激な変化の影響によるP
Cカードの誤動作を防止している。さらに、PCカード
のメモリの所定のアドレスに当該カードの最大消費電力
を記録しておき、これを読み出して情報端末機の電力供
給能力を超えるカード消費電力の場合には情報端末機側
で警告を表示し、電源遮断等の保護処置が行われる。
Description
【0001】
【発明の属する技術分野】本発明は計算機等情報端末機
に外付けし、データを格納する外部記憶装置や、音源、
映像等の補助信号源として利用されるいわゆるPCカー
ドに係り、特に電力消費を低減し得る機能、すなわち省
電力モード、を有するPCカードに関するものである。
に外付けし、データを格納する外部記憶装置や、音源、
映像等の補助信号源として利用されるいわゆるPCカー
ドに係り、特に電力消費を低減し得る機能、すなわち省
電力モード、を有するPCカードに関するものである。
【0002】
【従来の技術】PCカードが取り扱う内容が複雑になる
につれてカード内の半導体素子の構成規模も大きくな
り、これに伴い消費電力も増加してきた。しかし、従来
のPCカードでは、PCカードが装置に装填されている
限り、例えカードがアイドリングの状態にあっても電力
はカード内の全半導体素子に供給されており、PCカー
ド自体の消費電力を軽減する機能、或いは電力消費に伴
う発熱量を軽減する機能は持っていなった。このため、
従来は消費電力を軽減するためには上記PCカードを情
報端末機から引き抜いておく必要があった。
につれてカード内の半導体素子の構成規模も大きくな
り、これに伴い消費電力も増加してきた。しかし、従来
のPCカードでは、PCカードが装置に装填されている
限り、例えカードがアイドリングの状態にあっても電力
はカード内の全半導体素子に供給されており、PCカー
ド自体の消費電力を軽減する機能、或いは電力消費に伴
う発熱量を軽減する機能は持っていなった。このため、
従来は消費電力を軽減するためには上記PCカードを情
報端末機から引き抜いておく必要があった。
【0003】さらに、現在PCカードが消費する電力の
上限に関しては規格が無く、例えば、携帯型情報端末機
のように供給電力が大きく取れない場合には、電源に対
し過負荷状態となりPCカードの正常な動作が確保出来
なくなることが懸念された。このため、従来は事前に供
給側と消費側の電力消費を調査し、相互の適合性を確認
する必要があった。
上限に関しては規格が無く、例えば、携帯型情報端末機
のように供給電力が大きく取れない場合には、電源に対
し過負荷状態となりPCカードの正常な動作が確保出来
なくなることが懸念された。このため、従来は事前に供
給側と消費側の電力消費を調査し、相互の適合性を確認
する必要があった。
【0004】
【発明が解決しようとする課題】上記のように、従来の
技術では電力消費を低減し、発熱による影響を軽減する
ためには、その都度上記PCカードを端末機から引き抜
く必要があった。また、PCカードの消費電力に関して
は特に上限を規定する規格が無かったことにより、情報
端末機からの供給電力が不足する場合の動作不良が懸念
され、このため、情報端末機がPCカードに十分な電力
を供給し得るものか否かをチェックする必要があった。
技術では電力消費を低減し、発熱による影響を軽減する
ためには、その都度上記PCカードを端末機から引き抜
く必要があった。また、PCカードの消費電力に関して
は特に上限を規定する規格が無かったことにより、情報
端末機からの供給電力が不足する場合の動作不良が懸念
され、このため、情報端末機がPCカードに十分な電力
を供給し得るものか否かをチェックする必要があった。
【0005】本発明においては、上記各問題点を解決
し、PCカードを情報端末機に装填した状態でアイドリ
ング時のPCカードの主要部への電源遮断を行ない、ま
た、当該カードの最大消費電力が情報端末機の供給し得
る電力を超えて過負荷になる場合には使用者にこれを知
らせるようにすることを目的とした。
し、PCカードを情報端末機に装填した状態でアイドリ
ング時のPCカードの主要部への電源遮断を行ない、ま
た、当該カードの最大消費電力が情報端末機の供給し得
る電力を超えて過負荷になる場合には使用者にこれを知
らせるようにすることを目的とした。
【0006】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項1においては、アイドリング時には情報端
末機から電源遮断の命令を入力し、これによりPCカー
ドの動作を制御する部分を残し、これ以外の回路部分の
電源をON/OFFする電子スイッチ部を含む電源制御
部を有する構成としており、請求項2においては、上記
アイドリング時に実行される電源のON/OFF動作に
よる信号系への影響を遮断するためにスリーステートバ
ッファが上記カード内のアドレス/データ・バスに挿入
した構成としている。
めに、請求項1においては、アイドリング時には情報端
末機から電源遮断の命令を入力し、これによりPCカー
ドの動作を制御する部分を残し、これ以外の回路部分の
電源をON/OFFする電子スイッチ部を含む電源制御
部を有する構成としており、請求項2においては、上記
アイドリング時に実行される電源のON/OFF動作に
よる信号系への影響を遮断するためにスリーステートバ
ッファが上記カード内のアドレス/データ・バスに挿入
した構成としている。
【0007】また、請求項3においては、当該カードの
最大消費電力を上記カード内のメモリの所定のアドレス
に記録しておき、上記カードを情報端末機に接続した際
にこの記録内容を読み出し、上記カードの最大消費電力
が情報端末機の電力供給能力を超える場合には、情報端
末機でこれを表示し、同時にPCカードへの電力供給を
停止する等情報機器の保護処置を取る構成としている。
最大消費電力を上記カード内のメモリの所定のアドレス
に記録しておき、上記カードを情報端末機に接続した際
にこの記録内容を読み出し、上記カードの最大消費電力
が情報端末機の電力供給能力を超える場合には、情報端
末機でこれを表示し、同時にPCカードへの電力供給を
停止する等情報機器の保護処置を取る構成としている。
【0008】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
より説明する。
【0009】図1は本発明によるPCカードの構成を示
す。図1において、特に図示していないが情報端末機か
ら供給される電源はコネクタ14の電源端子1を経て本
発明によるPCカードの電源制御部13に供給され、P
Cカード内の情報を読み出すためのアドレス/データは
同じくコネクタ14の端子9を経て上記電源制御部13
に入力される。電源制御部13においては、上記情報端
末機から上記電源端子1を経て供給された電源は、上記
電源制御部13において省電力モードでも供給し続ける
電源出力(VB)と、省電力モードでは遮断される電源
出力(VA)とに分割される。上記電源出力VBは常時
接続電源出力配線6を通じてメモリ制御部となる半導体
素子制御部16に供給され、上記電源出力VAは省電力
モードで電源が遮断されるメモリを構成している半導体
素子15の電源として省電力モード電源出力配線7を通
じて供給される。また、このメモリを構成している半導
体素子15には上記情報端末機からアドレス信号、デー
タ信号等がコネクタ14の端子9及びバス12を経て供
給されるが、上記電源出力VAのON/OFF動作に伴
う負荷の急激な変化の影響がこれらアドレスおよびデー
タ両信号のバス12にエラー信号が混入するのを防止す
るため、上記電源制御部13内に上記電源出力VAのO
N/OFF動作に連動して動作する信号遮断回路10を
バス12の途中に設けている。
す。図1において、特に図示していないが情報端末機か
ら供給される電源はコネクタ14の電源端子1を経て本
発明によるPCカードの電源制御部13に供給され、P
Cカード内の情報を読み出すためのアドレス/データは
同じくコネクタ14の端子9を経て上記電源制御部13
に入力される。電源制御部13においては、上記情報端
末機から上記電源端子1を経て供給された電源は、上記
電源制御部13において省電力モードでも供給し続ける
電源出力(VB)と、省電力モードでは遮断される電源
出力(VA)とに分割される。上記電源出力VBは常時
接続電源出力配線6を通じてメモリ制御部となる半導体
素子制御部16に供給され、上記電源出力VAは省電力
モードで電源が遮断されるメモリを構成している半導体
素子15の電源として省電力モード電源出力配線7を通
じて供給される。また、このメモリを構成している半導
体素子15には上記情報端末機からアドレス信号、デー
タ信号等がコネクタ14の端子9及びバス12を経て供
給されるが、上記電源出力VAのON/OFF動作に伴
う負荷の急激な変化の影響がこれらアドレスおよびデー
タ両信号のバス12にエラー信号が混入するのを防止す
るため、上記電源制御部13内に上記電源出力VAのO
N/OFF動作に連動して動作する信号遮断回路10を
バス12の途中に設けている。
【0010】図2は上記電源制御部13の内部構成を示
したものである。図2において、電源端子1を経て供給
された電力は内蔵のヒューズ2を経てFET3のドレイ
ンに接続される。ここでコンデンサ4および5は電源ラ
インに混入してくる雑音成分を除去し、同時に省電力モ
ードに対する電源のON/OFF動作に際しての急激な
負荷変動の影響を軽減するためのものである。このFE
T3のドレイン側から上記電源出力VBが常時接続電源
出力配線6を通じて常時供給されており、ソース側から
は、省電力モードでは電源遮断状態となる上記半導体素
子15への電源が省電力モード電源出力配線7を通じて
供給される。上記電源出力VAのON/OFF動作はF
ET3のゲートに印加する電圧により制御され、このゲ
ートに印加される制御信号は上記信号遮断回路10を含
む電源制御部13内の電源遮断信号発生部11で発生さ
れる。ここで発生された制御信号は同じ電源制御部13
内の上記FET3のゲートに供給されると同時に、上記
信号遮断回路10内のスリーステートバッファに供給さ
れる。このスリーステートバッファにより、電源遮断さ
れることによるアドレス/データ・バス12へのエラー
信号が混入するのを防止している。すなわち、省電力モ
ードへの切り替えによる電源遮断時には、コネクタ14
の端子9を通じて入力されるアドレス/データにエラー
信号が混入するしメモリを構成している半導体素子15
に入力されるのを避けるため、スリーステートバッファ
が上記バス12の途中に挿入されている。
したものである。図2において、電源端子1を経て供給
された電力は内蔵のヒューズ2を経てFET3のドレイ
ンに接続される。ここでコンデンサ4および5は電源ラ
インに混入してくる雑音成分を除去し、同時に省電力モ
ードに対する電源のON/OFF動作に際しての急激な
負荷変動の影響を軽減するためのものである。このFE
T3のドレイン側から上記電源出力VBが常時接続電源
出力配線6を通じて常時供給されており、ソース側から
は、省電力モードでは電源遮断状態となる上記半導体素
子15への電源が省電力モード電源出力配線7を通じて
供給される。上記電源出力VAのON/OFF動作はF
ET3のゲートに印加する電圧により制御され、このゲ
ートに印加される制御信号は上記信号遮断回路10を含
む電源制御部13内の電源遮断信号発生部11で発生さ
れる。ここで発生された制御信号は同じ電源制御部13
内の上記FET3のゲートに供給されると同時に、上記
信号遮断回路10内のスリーステートバッファに供給さ
れる。このスリーステートバッファにより、電源遮断さ
れることによるアドレス/データ・バス12へのエラー
信号が混入するのを防止している。すなわち、省電力モ
ードへの切り替えによる電源遮断時には、コネクタ14
の端子9を通じて入力されるアドレス/データにエラー
信号が混入するしメモリを構成している半導体素子15
に入力されるのを避けるため、スリーステートバッファ
が上記バス12の途中に挿入されている。
【0011】さらに、メモリである上記半導体素子15
の所定のアドレスに当該PCカードの最大消費電力を記
録しておき、上記情報端末機にカード17を装填した際
にこれを読み出し、この記録されている最大消費電力が
情報端末機の供給電力を超える場合には、情報端末機側
で警報を表示し、電源を遮断状態にする等の情報端末機
側の電源保護処置が実行される。
の所定のアドレスに当該PCカードの最大消費電力を記
録しておき、上記情報端末機にカード17を装填した際
にこれを読み出し、この記録されている最大消費電力が
情報端末機の供給電力を超える場合には、情報端末機側
で警報を表示し、電源を遮断状態にする等の情報端末機
側の電源保護処置が実行される。
【0012】
【発明の効果】以上述べたように、本発明によりPCカ
ードを情報端末機に装填したままの状態でカード制御に
必要な部分を残して電源を遮断状態とすることが出来る
ため、信号系に影響を及ぼすこと無くアイドリング状態
での消費電力を大幅に低減することが出来、これにより
不要な発熱も押さえることが出来る。また、PCカード
の最大消費電力を読み出すことにより、特に携帯型情報
端末機の供給可能な最大定格電力を超えたカードを検出
し、使用者に知らせることが出来、情報端末機を保護す
ることが出来る。
ードを情報端末機に装填したままの状態でカード制御に
必要な部分を残して電源を遮断状態とすることが出来る
ため、信号系に影響を及ぼすこと無くアイドリング状態
での消費電力を大幅に低減することが出来、これにより
不要な発熱も押さえることが出来る。また、PCカード
の最大消費電力を読み出すことにより、特に携帯型情報
端末機の供給可能な最大定格電力を超えたカードを検出
し、使用者に知らせることが出来、情報端末機を保護す
ることが出来る。
【図1】本発明によるPCカード内の回路構成図。
【図2】本発明における電源制御部の回路構成図。
1 電源端子 2 ヒューズ 3 FET 4 電解コンデンサ 5 セラミックコンデンサ 6 常時接続電源出力配線 7 省電力モード電源出力配線 9 端子(アドレス/データ用) 10 信号遮断回路 12 電源遮断される半導体素子用アドレス/デー
タ・バス 13 電源制御部 14 コネクタ 15 半導体素子(メモリ) 16 メモリ制御部 17 PCカード
タ・バス 13 電源制御部 14 コネクタ 15 半導体素子(メモリ) 16 メモリ制御部 17 PCカード
フロントページの続き (51)Int.Cl.6 識別記号 FI G06F 3/08 G06F 1/00 332B G11C 5/00 301 341Q
Claims (3)
- 【請求項1】コネクタにより情報端末機と接続され、メ
モリおよびメモリ制御部を含む半導体素子を有するPC
カードにおいて、上記PCカードが上記情報端末機に接
続されたままの状態でアイドリング時には上記カード状
記憶媒体の動作を制御する部分を残し、これ以外の回路
部分の電源を遮断状態にする電子スイッチ部を含む電源
制御部を有することを特徴とするPCカード。 - 【請求項2】コネクタにより情報端末機と接続され、メ
モリおよびメモリ制御部を含む半導体素子を有するPC
カードにおいて、上記アイドリング時に実行される電源
のON/OFF動作による信号系への影響を遮断するた
めスリーステートバッファが上記カード内のアドレス/
データ・バスに挿入されていることを特徴とする請求項
1に記載のPCカード。 - 【請求項3】コネクタにより情報端末機と接続され、メ
モリおよびメモリ制御部を含む半導体素子を有するPC
カードにおいて、上記メモリの所定のアドレスに当該カ
ードの最大消費電力が記録されており、この記録内容は
コネクタを経て上記情報端末機で読み出し得ることを特
徴とするPCカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8325022A JPH10171936A (ja) | 1996-12-05 | 1996-12-05 | Pcカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8325022A JPH10171936A (ja) | 1996-12-05 | 1996-12-05 | Pcカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10171936A true JPH10171936A (ja) | 1998-06-26 |
Family
ID=18172275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8325022A Withdrawn JPH10171936A (ja) | 1996-12-05 | 1996-12-05 | Pcカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10171936A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007102409A (ja) * | 2005-10-03 | 2007-04-19 | Hitachi Ltd | ストレージシステムの省電力化方法及びストレージシステム |
WO2009084293A1 (en) * | 2007-12-28 | 2009-07-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
-
1996
- 1996-12-05 JP JP8325022A patent/JPH10171936A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007102409A (ja) * | 2005-10-03 | 2007-04-19 | Hitachi Ltd | ストレージシステムの省電力化方法及びストレージシステム |
WO2009084293A1 (en) * | 2007-12-28 | 2009-07-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2009163409A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 半導体記憶装置 |
US20100153625A1 (en) * | 2007-12-28 | 2010-06-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR101124838B1 (ko) * | 2007-12-28 | 2012-04-12 | 가부시끼가이샤 도시바 | 고체 상태 드라이브 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5016223A (en) | Memory card circuit | |
JP3302847B2 (ja) | 記憶装置 | |
US20010032298A1 (en) | Data processing circuit with a cache memory and apparatus containing such a circuit | |
WO1990001189A1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
EP1271289B1 (en) | Power supply management device and method for a computer equipment having powered I/O ports in standby mode | |
JPH10171936A (ja) | Pcカード | |
US6552445B1 (en) | Electronic apparatus and circuit board | |
US5812861A (en) | Override signal for forcing a powerdown of a flash memory | |
JP3720878B2 (ja) | Icカード | |
US7360105B2 (en) | Computer peripheral used by being connected to a host computer to reduce power consumption in standby mode | |
US5797024A (en) | PC card | |
JP2000075968A (ja) | 小型電子機器 | |
US20240204507A1 (en) | Power supply control system and processing method | |
JPH04111011A (ja) | 半導体記憶装置用インタフェイス回路 | |
JP3011205U (ja) | メモリic用保護回路 | |
JP2001203324A (ja) | 集積回路およびその動作制御方法 | |
JP2655766B2 (ja) | 情報カード | |
JPH01205257A (ja) | 集積回路 | |
CN118228657A (zh) | 兼具MCU和Flash的***及其低功耗控制方法 | |
CN112650384A (zh) | 一种低功耗休眠唤醒控制电路和多电源域的控制电路 | |
JPH04123442U (ja) | メモリカード保護装置 | |
JPH03256108A (ja) | デジタルシステムのリセット回路 | |
JPH02189614A (ja) | 半導体回路装置 | |
JPS61170987A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |