JPH10163809A - Unbalanced-to-balanced converter circuit - Google Patents
Unbalanced-to-balanced converter circuitInfo
- Publication number
- JPH10163809A JPH10163809A JP31521396A JP31521396A JPH10163809A JP H10163809 A JPH10163809 A JP H10163809A JP 31521396 A JP31521396 A JP 31521396A JP 31521396 A JP31521396 A JP 31521396A JP H10163809 A JPH10163809 A JP H10163809A
- Authority
- JP
- Japan
- Prior art keywords
- unbalanced
- balanced
- conversion circuit
- balanced conversion
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Amplitude Modulation (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、不平衡−平衡変換
回路、特に直交変調器に用いられる不平衡−平衡変換回
路に関する。The present invention relates to an unbalanced-balanced conversion circuit, and more particularly to an unbalanced-balanced conversion circuit used for a quadrature modulator.
【０００２】[0002]
【従来の技術】図４に、従来の不平衡−平衡変換回路の
例を示す。図４において、不平衡−平衡変換回路２０
は、差動増幅回路の平衡入力端子の一方を高周波的に接
地したもので、不平衡信号入力端子２１、平衡信号出力
端子２２および２３、電源端子２４、バイアス端子２
５、ＦＥＴＱ２１、Ｑ２２およびＱ２３、コンデンサＣ
２１、Ｃ２２、Ｃ２３およびＣ２４、抵抗Ｒ２１、Ｒ２
２、Ｒ２３、Ｒ２４、Ｒ２５およびＲ２６で構成され
る。2. Description of the Related Art FIG. 4 shows an example of a conventional unbalanced-balanced conversion circuit. Referring to FIG.
Is one in which one of the balanced input terminals of the differential amplifier circuit is grounded at a high frequency. The unbalanced signal input terminal 21, the balanced signal output terminals 22 and 23, the power supply terminal 24, the bias terminal 2
5, FETs Q21, Q22 and Q23, capacitor C
21, C22, C23 and C24, resistors R21, R2
2, R23, R24, R25 and R26.
【０００３】電源端子２４は、２つに分けられ、それぞ
れ抵抗Ｒ２１およびＲ２２を介してＦＥＴＱ２１および
Ｑ２２のドレインに接続され、ＦＥＴＱ２１およびＱ２
２のソースは、ともにＦＥＴＱ２３のドレインに接続さ
れている。ＦＥＴＱ２３のソースおよびゲートは、それ
ぞれ抵抗Ｒ２３およびＲ２４を介して接地されている。
不平衡信号入力端子２１はコンデンサＣ２１を介してＦ
ＥＴＱ２１のゲートに接続され、またバイアス端子２５
も抵抗Ｒ２５を介してＦＥＴＱ２１のゲートに接続され
ている。ＦＥＴＱ２１のゲートは抵抗Ｒ２６を介してＦ
ＥＴＱ２２のゲートに接続され、ＦＥＴＱ２２のゲート
はコンデンサＣ２４を介して接地されている。そして、
ＦＥＴＱ２１およびＱ２２のドレインは、それぞれコン
デンサＣ２２およびＣ２３を介して平衡信号出力端子２
２および２３に接続されている。A power supply terminal 24 is divided into two, connected to the drains of FETs Q21 and Q22 via resistors R21 and R22, respectively.
The two sources are both connected to the drain of the FET Q23. The source and gate of FET Q23 are grounded via resistors R23 and R24, respectively.
The unbalanced signal input terminal 21 is connected to F via a capacitor C21.
It is connected to the gate of ETQ21 and has a bias terminal 25
Is also connected to the gate of the FET Q21 via the resistor R25. The gate of the FET Q21 is connected to F via a resistor R26.
Connected to the gate of ETQ22, the gate of FET Q22 is grounded via capacitor C24. And
The drains of FETs Q21 and Q22 are connected to balanced signal output terminal 2 via capacitors C22 and C23, respectively.
2 and 23.
【０００４】このように構成された不平衡−平衡変換回
路２０において、ＦＥＴＱ２３と抵抗Ｒ２３、Ｒ２４は
定電流回路を構成している。そのため、ＦＥＴＱ２３を
流れる電流、すなわちＦＥＴＱ２１とＱ２２を流れる電
流の和は一定になる。In the thus-configured unbalanced-balanced conversion circuit 20, the FET Q23 and the resistors R23 and R24 form a constant current circuit. Therefore, the current flowing through the FET Q23, that is, the sum of the currents flowing through the FETs Q21 and Q22 becomes constant.
【０００５】ここで、不平衡信号入力端子２１からコン
デンサＣ２１を介してＦＥＴＱ２１に不平衡信号が入力
されると、不平衡信号の振幅に応じた電流が、電源端子
２４から抵抗Ｒ２１およびＦＥＴＱ２１を通ってＦＥＴ
Ｑ２３に流れ込む。この時、電源端子２４から抵抗Ｒ２
２およびＦＥＴＱ２２を通っても、電流がＦＥＴＱ２３
に流れ込むが、ＦＥＴＱ２３に流れ込む電流の和は一定
なので、抵抗Ｒ２２およびＦＥＴＱ２２に流れる電流
は、抵抗Ｒ２１およびＦＥＴＱ２１に流れる電流が大き
い時には小さく、逆に小さい時には大きい、互いに逆相
の関係になる。この結果、ＦＥＴＱ２１とＱ２２のドレ
インの電圧も互いに逆相の関係になり、それぞれコンデ
ンサＣ２２およびＣ２３を介して平衡信号として平衡信
号出力端子２２および２３に出力される。ここで、平衡
信号出力端子２２から出力される平衡信号は、入力され
た不平衡信号と逆相で、平衡信号出力端子２３から出力
される平衡信号は入力された不平衡信号と同相になる。When an unbalanced signal is input from the unbalanced signal input terminal 21 to the FET Q21 via the capacitor C21, a current corresponding to the amplitude of the unbalanced signal flows from the power supply terminal 24 through the resistor R21 and the FET Q21. Fet
It flows into Q23. At this time, the resistance R2
2 and the FET Q22,
However, since the sum of the currents flowing into the FET Q23 is constant, the currents flowing through the resistor R22 and the FET Q22 are small when the currents flowing through the resistor R21 and the FET Q21 are large, and are large when the currents flowing through the resistor R21 and the FET Q21 are small. As a result, the voltages at the drains of the FETs Q21 and Q22 also have an opposite phase relationship, and are output to the balanced signal output terminals 22 and 23 as balanced signals via the capacitors C22 and C23, respectively. Here, the balanced signal output from the balanced signal output terminal 22 has a phase opposite to that of the input unbalanced signal, and the balanced signal output from the balanced signal output terminal 23 has the same phase as the input unbalanced signal.
【０００６】図５に従来の不平衡−平衡変換回路の別の
例を示す。図５において、不平衡−平衡変換回路３０
は、不平衡信号入力端子３１、平衡信号出力端子３２お
よび３３、電源端子３４、能動素子であるＦＥＴＱ３
１、コンデンサＣ３１、Ｃ３２およびＣ３３、抵抗Ｒ３
１、Ｒ３２およびＲ３３で構成される。FIG. 5 shows another example of a conventional unbalanced-balanced conversion circuit. In FIG. 5, the unbalanced-balanced conversion circuit 30
Is an unbalanced signal input terminal 31, balanced signal output terminals 32 and 33, a power supply terminal 34, and an active element FET Q3.
1, capacitors C31, C32 and C33, resistor R3
1, R32 and R33.
【０００７】電源端子３４は抵抗Ｒ３１を介してＦＥＴ
Ｑ３１の第１の端子であるドレインに接続され、ＦＥＴ
Ｑ３１の第２の端子であるソースは抵抗Ｒ３２を介して
接地されている。不平衡信号入力端子３１はコンデンサ
Ｃ３１を介してＦＥＴＱ３１の第３の端子であるゲート
に接続され、ＦＥＴＱ３１のゲートは抵抗Ｒ３３を介し
て接地されている。そして、ＦＥＴＱ３１のドレインお
よびソースは、それぞれコンデンサＣ３２およびＣ３３
を介して平衡信号出力端子３２および３３に接続されて
いる。The power supply terminal 34 is connected to an FET via a resistor R31.
FET 31 is connected to the first terminal, the drain of Q31.
The source, which is the second terminal of Q31, is grounded via a resistor R32. The unbalanced signal input terminal 31 is connected via a capacitor C31 to the gate which is the third terminal of the FET Q31, and the gate of the FET Q31 is grounded via a resistor R33. The drain and source of the FET Q31 are connected to the capacitors C32 and C33, respectively.
Are connected to the balanced signal output terminals 32 and 33 via the.
【０００８】ここで、不平衡信号入力端子３１からコン
デンサＣ３１を介してＦＥＴＱ３１に不平衡信号が入力
されると、不平衡信号の振幅に応じた電流が、電源端子
３４から抵抗Ｒ３１、ＦＥＴＱ３１および抵抗Ｒ３２を
通ってグランドに流れる。この時、流れる電流が大きい
時には、抵抗Ｒ３１の電圧降下のためにＦＥＴＱ３１の
ドレインの電圧は相対的に下がり、同じく抵抗Ｒ３２の
電圧降下のためにＦＥＴＱ３１のソースの電圧は相対的
に上がる。逆に流れる電流が小さい時にはＦＥＴＱ３１
のドレインの電圧は相対的に上がり、ＦＥＴＱ３１のソ
ースの電圧は相対的に下がるという逆相の関係になる。
そして、ＦＥＴＱ３１のドレインおよびソースの電圧
は、それぞれコンデンサＣ３２およびＣ３３を介して平
衡信号として平衡信号出力端子３２および３３に出力さ
れる。ここで、平衡信号出力端子３２から出力される平
衡信号は、入力された不平衡信号と逆相で、平衡信号出
力端子３３から出力される平衡信号は入力された不平衡
信号と同相になる。Here, when an unbalanced signal is input from the unbalanced signal input terminal 31 to the FET Q31 via the capacitor C31, a current corresponding to the amplitude of the unbalanced signal is supplied from the power supply terminal 34 to the resistor R31, the FET Q31 and the resistor. Flow to ground through R32. At this time, when the flowing current is large, the voltage of the drain of the FET Q31 relatively decreases due to the voltage drop of the resistor R31, and the voltage of the source of the FET Q31 relatively increases due to the voltage drop of the resistor R32. Conversely, when the current flowing is small, the FET Q31
, The voltage at the drain of the FET Q31 rises relatively, and the voltage at the source of the FET Q31 falls relatively.
The drain and source voltages of the FET Q31 are output as balanced signals to the balanced signal output terminals 32 and 33 via the capacitors C32 and C33, respectively. Here, the balanced signal output from the balanced signal output terminal 32 has a phase opposite to that of the input unbalanced signal, and the balanced signal output from the balanced signal output terminal 33 has the same phase as the input unbalanced signal.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、図４の
従来例の場合は、電源端子２４からグランドまでの間に
ＦＥＴＱ２１とＱ２３、またはＦＥＴＱ２２とＱ２３の
２つのＦＥＴが直列に接続されている。それぞれのＦＥ
Ｔには、そのドライブのための最低限の電圧が必要とな
るため、電源電圧にはそれを満たすだけの電圧が必要と
なり、これが電源電圧の低電圧化の妨げとなる。携帯電
話などの低電圧・低消費電力化が要求される状況の中、
電源電圧を高くすることは大きなデメリットとなる。However, in the case of the prior art shown in FIG. 4, two FETs Q21 and Q23 or two FETs Q22 and Q23 are connected in series between the power supply terminal 24 and the ground. Each FE
Since T requires a minimum voltage for its drive, the power supply voltage needs a voltage that satisfies the minimum voltage, which hinders a reduction in the power supply voltage. In a situation where low voltage and low power consumption of mobile phones are required,
Increasing the power supply voltage is a major disadvantage.
【００１０】また、図５の従来例の場合は、不平衡信号
の周波数が低い場合は問題はないが、不平衡信号の周波
数が高くなるにつれてＦＥＴＱ３１の内部やその周辺回
路の浮遊容量などの寄生成分の影響が大きくなり、２つ
の平衡信号出力端子から出力される平衡信号の位相のバ
ランス（平衡度）が劣化するという問題がある。これは
不平衡−平衡変換回路としては致命的な問題となる。In the case of the conventional example shown in FIG. 5, there is no problem when the frequency of the unbalanced signal is low. However, as the frequency of the unbalanced signal increases, the parasitic capacitance such as the stray capacitance inside the FET Q31 and its peripheral circuits. There is a problem that the influence of the components becomes large and the balance (degree of balance) of the phases of the balanced signals output from the two balanced signal output terminals deteriorates. This is a fatal problem for an unbalanced-balanced conversion circuit.
【００１１】本発明は上記問題点を解決することを目的
とするもので、電源電圧を低くすることができ、しかも
高い周波数においても平衡信号の平衡度の劣化の少ない
不平衡−平衡変換回路を提供する。SUMMARY OF THE INVENTION An object of the present invention is to provide an unbalanced-balanced conversion circuit capable of lowering the power supply voltage and having less deterioration of the balance of a balanced signal even at a high frequency. provide.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するため
に、本発明の不平衡−平衡変換回路は、第１、第２およ
び第３の不平衡−平衡変換回路からなり、前記第１、第
２および第３の不平衡−平衡変換回路は、それぞれ１つ
の入力と２つの出力を有し、前記第１の不平衡−平衡変
換回路の２つの出力に、前記第２および第３の不平衡−
平衡変換回路の入力をそれぞれ接続し、前記第２の不平
衡−平衡変換回路と前記第３の不平衡−平衡変換回路の
合計４つの出力を、それぞれ同相同士および逆相同士で
接続して２つの出力を有するように構成したことを特徴
とする。In order to achieve the above object, an unbalanced-balanced conversion circuit according to the present invention comprises first, second and third unbalanced-balanced conversion circuits. The second and third unbalanced-balanced conversion circuits each have one input and two outputs, and the two outputs of the first unbalanced-balanced conversion circuit are connected to the second and third unbalanced-balanced circuits. Equilibrium
The inputs of the balanced conversion circuit are connected to each other, and a total of four outputs of the second unbalanced-balanced conversion circuit and the third unbalanced-balanced conversion circuit are connected in phase and in phase, respectively. It is characterized in that it is configured to have two outputs.
【００１３】また、本発明の不平衡−平衡変換回路にお
いて、前記第１、第２および第３の不平衡−平衡変換回
路は、直流電流が流入する第１の端子と、前記直流電流
が流出する第２の端子と、前記直流電流を制御する第３
の端子を少なくとも有する能動素子の、前記第３の端子
から不平衡信号を入力し、前記第１の端子と前記第２の
端子から、互いに位相が１８０度異なる平衡信号を取り
出すことを特徴とする。In the unbalanced-balanced conversion circuit according to the present invention, the first, second, and third unbalanced-balanced conversion circuits have a first terminal into which a DC current flows, and a first terminal through which the DC current flows. And a third terminal for controlling the DC current.
An unbalanced signal is input from the third terminal of the active element having at least the terminal of (a), and a balanced signal having a phase difference of 180 degrees from the first terminal and the second terminal is extracted from the first terminal and the second terminal. .
【００１４】[0014]
【発明の実施の形態】図１に、本発明の不平衡−平衡変
換回路の一実施例を示す。図１において、不平衡−平衡
変換回路１は、第１、第２および第３の不平衡−平衡変
換回路２、３および４、不平衡信号入力端子５、平衡信
号出力端子６および７、電源端子８、９および１０で構
成される。このうち、第１の不平衡−平衡変換回路２
は、能動素子であるＦＥＴＱ１、コンデンサＣ１、Ｃ
２、Ｃ３、抵抗Ｒ１、Ｒ２、Ｒ３で構成される。また、
第２の不平衡−平衡変換回路３は、能動素子であるＦＥ
ＴＱ２、コンデンサＣ２、Ｃ４、Ｃ５、抵抗Ｒ４、Ｒ
５、Ｒ６で構成される。さらに、第３の不平衡−平衡変
換回路４は、能動素子であるＦＥＴＱ３、コンデンサＣ
３、Ｃ６、Ｃ７、抵抗Ｒ７、Ｒ８、Ｒ９で構成される。
そして、第１および第２の不平衡−平衡変換回路２およ
び３はコンデンサＣ２を、第１および第３の不平衡−平
衡変換回路２および４はコンデンサＣ３をそれぞれ共有
している。第１、第２および第３の不平衡−平衡変換回
路２、３および４の内部の回路構成は、いずれも図５に
示した従来例と同じであり、その説明は省略する。FIG. 1 shows an embodiment of an unbalanced-balanced conversion circuit according to the present invention. In FIG. 1, an unbalanced-balanced conversion circuit 1 includes first, second and third unbalanced-balanced conversion circuits 2, 3 and 4, an unbalanced signal input terminal 5, balanced signal output terminals 6 and 7, a power supply It is composed of terminals 8, 9 and 10. Among them, the first unbalanced-balanced conversion circuit 2
Are the active element FET Q1, capacitors C1, C
2, C3 and resistors R1, R2, R3. Also,
The second unbalanced-balanced conversion circuit 3 includes an active element FE
TQ2, capacitors C2, C4, C5, resistors R4, R
5, R6. Further, the third unbalanced-balanced conversion circuit 4 includes an FET Q3 as an active element and a capacitor C
3, C6 and C7, and resistors R7, R8 and R9.
The first and second unbalanced-balanced conversion circuits 2 and 3 share a capacitor C2, and the first and third unbalanced-balanced conversion circuits 2 and 4 share a capacitor C3. The internal circuit configurations of the first, second, and third unbalanced-balanced conversion circuits 2, 3, and 4 are all the same as those of the conventional example shown in FIG. 5, and a description thereof will be omitted.
【００１５】ここで、不平衡信号入力端子５は第１の不
平衡−平衡変換回路２に接続され、第１の不平衡−平衡
変換回路２の２つの出力は、それぞれコンデンサＣ２お
よびＣ３を介して、第２および第３の不平衡−平衡変換
回路３および４に接続される。第２の不平衡−平衡変換
回路３の２つの出力は、それぞれコンデンサＣ４および
Ｃ５を介して平衡信号出力端子６および７に接続され
る。そして、第３の不平衡−平衡変換回路４の２つの出
力も、それぞれコンデンサＣ６およびＣ７を介して平衡
信号出力端子７および６に接続される。Here, the unbalanced signal input terminal 5 is connected to the first unbalanced-balanced conversion circuit 2, and two outputs of the first unbalanced-balanced conversion circuit 2 are respectively connected via capacitors C2 and C3. Connected to the second and third unbalanced-balanced conversion circuits 3 and 4. The two outputs of the second unbalanced-balanced conversion circuit 3 are connected to balanced signal output terminals 6 and 7 via capacitors C4 and C5, respectively. The two outputs of the third unbalanced-balanced conversion circuit 4 are also connected to the balanced signal output terminals 7 and 6 via the capacitors C6 and C7, respectively.
【００１６】このように構成された不平衡−平衡変換回
路１において、不平衡信号入力端子５から第１の不平衡
−平衡変換回路２に不平衡信号が入力されると、不平衡
信号と逆相の信号がコンデンサＣ２を介して第２の不平
衡−平衡変換回路３に、不平衡信号と同相の信号がコン
デンサＣ３を介して第３の不平衡−平衡変換回路４にそ
れぞれ入力される。In the unbalanced-balanced conversion circuit 1 configured as described above, when an unbalanced signal is input from the unbalanced signal input terminal 5 to the first unbalanced-balanced conversion circuit 2, the unbalanced signal is inverted. The phase signal is input to the second unbalanced-balanced conversion circuit 3 via the capacitor C2, and the signal in phase with the unbalanced signal is input to the third unbalanced-balanced conversion circuit 4 via the capacitor C3.
【００１７】第２の不平衡−平衡変換回路３に不平衡信
号と逆相の信号が入力されると、不平衡信号と同相の信
号がコンデンサＣ４を介して平衡信号出力端子６に、不
平衡信号と逆相の信号がコンデンサＣ５を介して平衡信
号出力端子７にそれぞれ出力される。一方、第３の不平
衡−平衡変換回路４に不平衡信号と同相の信号が入力さ
れると、不平衡信号と逆相の信号がコンデンサＣ６を介
して平衡信号出力端子７に、不平衡信号と同相の信号が
コンデンサＣ７を介して平衡信号出力端子６にそれぞれ
出力される。平衡信号出力端子６および７には、それぞ
れ２つの信号が合成されて出力されるが、同じ平衡信号
出力端子には同じ位相の信号が出力されるため、合成さ
れて大きくなって出力される。When a signal having a phase opposite to that of the unbalanced signal is input to the second unbalanced-balanced conversion circuit 3, a signal having the same phase as the unbalanced signal is supplied to the balanced signal output terminal 6 via the capacitor C4. The signal having the opposite phase to the signal is output to the balanced signal output terminal 7 via the capacitor C5. On the other hand, when a signal having the same phase as the unbalanced signal is input to the third unbalanced-balanced conversion circuit 4, a signal having a phase opposite to that of the unbalanced signal is output to the balanced signal output terminal 7 via the capacitor C6. Are output to the balanced signal output terminal 6 via the capacitor C7. Two signals are synthesized and output to the balanced signal output terminals 6 and 7, respectively. However, since signals having the same phase are output to the same balanced signal output terminal, they are synthesized and enlarged to be output.
【００１８】このように不平衡−平衡変換回路１を構成
することにより、周波数が高くなって、初段の第１の不
平衡−平衡変換回路２の出力の平衡度が劣化して位相が
ずれた場合でも、同じように構成された２段目の第２お
よび第３の不平衡−平衡変換回路３および４によって、
一方は位相がさらにずれ、もう一方は位相が逆にずれ、
これを合成することによって位相のずれを相殺して出力
することができる。By configuring the unbalanced-balanced conversion circuit 1 in this manner, the frequency increases, the degree of balance of the output of the first unbalanced-balanced conversion circuit 2 in the first stage deteriorates, and the phase shifts. Even in this case, the second and third unbalanced-balanced conversion circuits 3 and 4 of the second stage configured in the same manner,
One is further out of phase, the other is out of phase,
By synthesizing this, the phase shift can be canceled and output.
【００１９】図２に、本発明の不平衡−平衡変換回路１
と従来の不平衡−平衡変換回路３０における、平衡信号
の位相のバランスの比較を示す。図２は、不平衡−平衡
変換回路１および３０の、２つの平衡信号の位相の差の
周波数特性を示しており、ａは不平衡−平衡変換回路１
の２つの平衡信号の位相の差を、ｂは不平衡−平衡変換
回路３０の２つの平衡信号の位相の差を示している。FIG. 2 shows an unbalanced-balanced conversion circuit 1 according to the present invention.
7 shows a comparison of the balance of the phase of a balanced signal between the conventional unbalanced-balanced conversion circuit 30 and the conventional one. FIG. 2 shows the frequency characteristic of the phase difference between the two balanced signals of the unbalanced-balanced conversion circuits 1 and 30, where a is the unbalanced-balanced conversion circuit 1
And b indicates the phase difference between the two balanced signals of the unbalanced-balanced conversion circuit 30.
【００２０】図２から、従来の不平衡−平衡変換回路３
０では３ＧＨｚで約１４度のずれが生じているのに対し
て、本発明の不平衡−平衡変換回路１では３ＧＨｚで約
２度のずれしか生じず、本発明の不平衡−平衡変換回路
１の方で明らかに位相のずれが改善されていることが分
かる。FIG. 2 shows that the conventional unbalanced-balanced conversion circuit 3
0, a shift of about 14 degrees occurs at 3 GHz, whereas the unbalanced-balanced conversion circuit 1 of the present invention generates only a shift of about 2 degrees at 3 GHz, and the unbalanced-balanced conversion circuit 1 of the present invention. It can be seen that the phase shift is clearly improved in FIG.
【００２１】また、図３に本発明の不平衡−平衡変換回
路１および従来の不平衡−平衡変換回路２０の、電源端
子からグランドまでの各要素に加わる電圧の状態を示
す。ここで、図３（ａ）は不平衡−平衡変換回路１の初
段にある不平衡−平衡変換回路２の電源端子８からグラ
ンドまでの直流電流の経路のみを表したものである。ま
た、図３（ｂ）は不平衡−平衡変換回路２０の電源端子
２４からグランドまでのＦＥＴＱ２１を経由する直流電
流の経路のみを表したものである。FIG. 3 shows the state of the voltage applied to each element from the power supply terminal to the ground of the unbalanced-balanced conversion circuit 1 of the present invention and the conventional unbalanced-balanced conversion circuit 20. Here, FIG. 3A shows only the DC current path from the power supply terminal 8 of the unbalanced-balanced conversion circuit 2 at the first stage of the unbalanced-balanced conversion circuit 1 to the ground. FIG. 3B shows only a DC current path from the power supply terminal 24 of the unbalanced-balanced conversion circuit 20 to the ground via the FET Q21.
【００２２】図３の（ａ）と（ｂ）を比較して分かるよ
うに、同じ１ｍＡの電流を流す場合に、不平衡−平衡変
換回路２０では０．４Ｖ＋１．５Ｖ＋１．５Ｖ＋０．４
Ｖ＝３．８Ｖの電源電圧を必要とするのに対して、不平
衡−平衡変換回路１では０．４Ｖ＋１．５Ｖ＋０．４Ｖ
＝２．３Ｖの電源電圧で済む。この結果、図４に示した
従来例に比べて低電圧化が可能となることがわかる。As can be seen by comparing FIGS. 3A and 3B, when the same current of 1 mA flows, the unbalanced-balanced conversion circuit 20 uses 0.4V + 1.5V + 1.5V + 0.4.
While a power supply voltage of V = 3.8 V is required, the unbalanced-balanced conversion circuit 1 requires 0.4 V + 1.5 V + 0.4 V
= 2.3V power supply voltage. As a result, it can be seen that the voltage can be reduced as compared with the conventional example shown in FIG.
【００２３】なお、以上の説明においては能動素子とし
てＦＥＴを用いたが、これは真空管やバイポーラトラン
ジスタなどの別の能動素子を用いても同様の効果を得る
ことができる。In the above description, an FET is used as an active element. However, the same effect can be obtained by using another active element such as a vacuum tube or a bipolar transistor.
【００２４】また、上記の実施例においては能動素子を
使用した不平衡−平衡変換回路を３つ組み合わせて構成
したが、マイクロストリップ線路などの受動素子を使用
した不平衡−平衡変換回路を３つ組み合わせて構成して
も同様の効果を得ることができる。In the above embodiment, three unbalanced-balanced conversion circuits using active elements are combined, but three unbalanced-balanced conversion circuits using passive elements such as microstrip lines are used. The same effect can be obtained by combining and configuring.
【００２５】[0025]
【発明の効果】本発明の不平衡−平衡変換回路によれ
ば、不平衡−平衡変換回路の２つの出力に、同じ構成の
２つの不平衡−平衡変換回路をそれぞれ接続し、その４
つの出力をそれぞれ同相同士および逆相同士で接続して
出力するように構成することにより、高い周波数におい
ても平衡信号の平衡度の劣化が少なくなる。また、１つ
の能動素子で構成した不平衡−平衡変換回路を組み合わ
せて用いることにより、低電圧化も可能になる。According to the unbalanced-balanced conversion circuit of the present invention, two unbalanced-balanced conversion circuits having the same configuration are connected to the two outputs of the unbalanced-balanced conversion circuit, respectively.
By configuring the two outputs so as to be connected in-phase and out-of-phase, respectively, the deterioration of the balance of the balanced signal is reduced even at a high frequency. Further, by using an unbalanced-balanced conversion circuit composed of one active element in combination, it is possible to lower the voltage.
【図１】本発明の不平衡−平衡変換回路の一実施例を示
す回路図である。FIG. 1 is a circuit diagram showing one embodiment of an unbalanced-balanced conversion circuit according to the present invention.
【図２】図１の実施例と図５の従来例における、不平衡
−平衡変換回路の平衡信号の位相のバランスを示す図で
ある。2 is a diagram showing the balance of the phase of a balanced signal of an unbalanced-balanced conversion circuit in the embodiment of FIG. 1 and the conventional example of FIG. 5;
【図３】図１の実施例および図４の従来例における、不
平衡−平衡変換回路の各要素のに加わる電圧の状態を示
す図で、（ａ）は不平衡−平衡変換回路２の電源端子８
からグランドまでの直流電流の経路のみを表したもの、
（ｂ）は不平衡−平衡変換回路２０の電源端子２４から
グランドまでのＦＥＴＱ２１を経由する直流電流の経路
のみを表したものである。3A and 3B are diagrams showing states of voltages applied to respective elements of the unbalanced-balanced conversion circuit in the embodiment of FIG. 1 and the conventional example of FIG. Terminal 8
Only the path of the direct current from the ground to the ground,
(B) shows only the path of the DC current from the power supply terminal 24 of the unbalanced-balanced conversion circuit 20 to the ground via the FET Q21.
【図４】従来の不平衡−平衡変換回路の例を示す回路図
である。FIG. 4 is a circuit diagram showing an example of a conventional unbalanced-balanced conversion circuit.
【図５】従来の不平衡−平衡変換回路の別の例を示す回
路図である。FIG. 5 is a circuit diagram showing another example of the conventional unbalanced-balanced conversion circuit.
１…不平衡−平衡変換回路 ２…第１の不平衡−平衡変換回路 ３…第２の不平衡−平衡変換回路 ４…第３の不平衡−平衡変換回路 ５…不平衡信号入力端子 ６、７…平衡信号出力端子 ８、９、１０…電源端子 Ｑ１、Ｑ２、Ｑ３…ＦＥＴ Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７…コンデン
サ Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ
９…抵抗DESCRIPTION OF SYMBOLS 1 ... Unbalanced-balanced conversion circuit 2 ... 1st unbalanced-balanced conversion circuit 3 ... 2nd unbalanced-balanced conversion circuit 4 ... 3rd unbalanced-balanced conversion circuit 5 ... Unbalanced signal input terminal 6 7: balanced signal output terminal 8, 9, 10 ... power supply terminal Q1, Q2, Q3 ... FET C1, C2, C3, C4, C5, C6, C7 ... capacitors R1, R2, R3, R4, R5, R6, R7, R8, R
9 ... resistance
Claims (2)
換回路からなり、 前記第１、第２および第３の不平衡−平衡変換回路は、
それぞれ１つの入力と２つの出力を有し、 前記第１の不平衡−平衡変換回路の２つの出力に、前記
第２および第３の不平衡−平衡変換回路の入力をそれぞ
れ接続し、前記第２の不平衡−平衡変換回路と前記第３
の不平衡−平衡変換回路の合計４つの出力を、それぞれ
同相同士および逆相同士で接続して２つの出力を有する
ように構成したことを特徴とする不平衡−平衡変換回
路。A first, second, and third unbalanced-to-balanced conversion circuit, wherein the first, second, and third unbalanced-to-balanced conversion circuits include:
The first and second unbalanced-to-balanced conversion circuits respectively have one input and two outputs, and the two unbalanced-to-balanced conversion circuits are connected to the inputs of the second and third unbalanced-to-balanced conversion circuits, respectively. 2 unbalanced-balanced conversion circuit and the third
Characterized in that a total of four outputs of the unbalanced-balanced conversion circuit are connected in-phase and out-of-phase to have two outputs.
衡変換回路は、直流電流が流入する第１の端子と、前記
直流電流が流出する第２の端子と、前記直流電流を制御
する第３の端子を少なくとも有する能動素子の、前記第
３の端子から不平衡信号を入力し、前記第１の端子と前
記第２の端子から、互いに位相が１８０度異なる平衡信
号を取り出すことを特徴とする、請求項１に記載の不平
衡−平衡変換回路。2. The first, second, and third unbalanced-balanced conversion circuits include: a first terminal into which a DC current flows; a second terminal from which the DC current flows; Inputting an unbalanced signal from the third terminal of an active element having at least a third terminal to be controlled, and extracting a balanced signal having a phase difference of 180 degrees from the first terminal and the second terminal. The unbalanced-balanced conversion circuit according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31521396A JP3407568B2 (en) | 1996-11-26 | 1996-11-26 | Unbalanced-balanced conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31521396A JP3407568B2 (en) | 1996-11-26 | 1996-11-26 | Unbalanced-balanced conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163809A true JPH10163809A (en) | 1998-06-19 |
| JP3407568B2 JP3407568B2 (en) | 2003-05-19 |
Family
ID=18062769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31521396A Expired - Fee Related JP3407568B2 (en) | 1996-11-26 | 1996-11-26 | Unbalanced-balanced conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3407568B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008105257A1 (en) * | 2007-02-26 | 2008-09-04 | Nec Corporation | High-frequency circuit |
| US7710216B2 (en) | 2005-09-26 | 2010-05-04 | Nec Corporation | Balun circuit and integrated circuit device |
| WO2013014881A1 (en) * | 2011-07-27 | 2013-01-31 | パナソニック株式会社 | Power distribution circuit |
| WO2024138021A1 (en) * | 2022-12-21 | 2024-06-27 | Ttm Technologies North America, Inc. | Systems and methods for baluns optimized for wideband balanced properties |
-
1996
- 1996-11-26 JP JP31521396A patent/JP3407568B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7710216B2 (en) | 2005-09-26 | 2010-05-04 | Nec Corporation | Balun circuit and integrated circuit device |
| WO2008105257A1 (en) * | 2007-02-26 | 2008-09-04 | Nec Corporation | High-frequency circuit |
| WO2013014881A1 (en) * | 2011-07-27 | 2013-01-31 | パナソニック株式会社 | Power distribution circuit |
| JP2013030934A (en) * | 2011-07-27 | 2013-02-07 | Panasonic Corp | Power division circuit |
| CN103503313A (en) * | 2011-07-27 | 2014-01-08 | 松下电器产业株式会社 | Power distribution circuit |
| US9543760B2 (en) | 2011-07-27 | 2017-01-10 | Panasonic Intellectual Property Management Co., Ltd. | Power distribution circuit |
| WO2024138021A1 (en) * | 2022-12-21 | 2024-06-27 | Ttm Technologies North America, Inc. | Systems and methods for baluns optimized for wideband balanced properties |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3407568B2 (en) | 2003-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100326878B1 (en) | Amplification circuit | |
| US6239654B1 (en) | Filter circuit | |
| US6731163B2 (en) | Miller de-compensation for differential input, differential output amplifier | |
| US7227392B2 (en) | Frequency multiplier | |
| EP1977504A1 (en) | Single-ended amplifier | |
| US6642790B2 (en) | Differential, complementary amplifier | |
| JPH08307209A (en) | Integrated circuit | |
| JP3407568B2 (en) | Unbalanced-balanced conversion circuit | |
| US7138857B2 (en) | Signal processing device for mobile radio | |
| JPS6184913A (en) | High-pass circuit device | |
| JPH10209813A (en) | Unbalanced/balanced conversion circuit | |
| JPH0818357A (en) | Imtermediate frequency amplifier circuit | |
| JP2874610B2 (en) | 90 degree phase shifter | |
| JPH10322135A (en) | Mixer circuit | |
| EP1206033A2 (en) | Isolator circuit | |
| JPH06291576A (en) | Semiconductor integrated circuit | |
| JPH03195109A (en) | Differential amplifier circuit | |
| KR0139332B1 (en) | Active rc integrator wsing a frequency characteristic compensation circuit of high frequency type mos transistor resistance | |
| US4644291A (en) | Operational amplifier | |
| JPH09139642A (en) | Amplifier | |
| EP1392195A2 (en) | Integrated low-corner frequency high pass filter circuit | |
| JPH07221567A (en) | Semiconductor integrated circuit and capacitance value setting circuit | |
| JP2004080183A (en) | Frequency multiplier | |
| JP2703411B2 (en) | 90 degree phase shift circuit | |
| US5880636A (en) | Input stage for operational amplifier utilizing phase delay of active load current mirror to achieve improved bandwidth and phase margin |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090314 |
|
| LAPS | Cancellation because of no payment of annual fees |