JPH10163540A - Resistance element for superconducting integrated circuit - Google Patents
Resistance element for superconducting integrated circuitInfo
- Publication number
- JPH10163540A JPH10163540A JP8315915A JP31591596A JPH10163540A JP H10163540 A JPH10163540 A JP H10163540A JP 8315915 A JP8315915 A JP 8315915A JP 31591596 A JP31591596 A JP 31591596A JP H10163540 A JPH10163540 A JP H10163540A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- film
- molybdenum
- integrated circuit
- superconducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、超電導集積回路に
係り、特に抵抗体の平面的な幅が２．５μｍ以下で、し
かも抵抗値の精度が高く、回路を高集積化するのに好適
な、超電導集積回路用抵抗素子の構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a superconducting integrated circuit, and more particularly to a superconducting integrated circuit in which the planar width of a resistor is 2.5 .mu.m or less, the resistance value is high, and the circuit is suitable for highly integrated circuits. And a structure of a resistance element for a superconducting integrated circuit.
【０００２】[0002]
【従来の技術】従来、超電導集積回路用抵抗素子の構造
に関しては、エス・ハスオ；“ハイ−スピード ジョセ
フソン インテグレイテッド サーキット テクノロジ
ー”アイ・イー・イー・イー トランザクションズ オ
ン マグネティックス、２５巻、第２号、１９８９年３
月、７４０頁から７４９頁まで (S. Hasuo; High-Spee
d Josephson Integrated Circuit Technology IEEETran
sactions on Magnetics, Vol. 25, No. 2, March, 198
9, pp.740-749.)に記載のように、抵抗体をモリブデン
膜で構成していた。2. Description of the Related Art Conventionally, regarding the structure of a resistive element for a superconducting integrated circuit, see S. Hasuo, "High-speed Josephson Integrated Circuit Technology," IEE Transactions on Magnetics, Vol. No. 2, March 1989
Mon, 740 to 749 (S. Hasuo; High-Spee
d Josephson Integrated Circuit Technology IEEETran
sactions on Magnetics, Vol. 25, No. 2, March, 198
9, pp. 740-749.), The resistor was composed of a molybdenum film.
【０００３】[0003]
【発明が解決しようとする課題】超電導集積回路用抵抗
素子を構成する抵抗体はモリブデン膜または窒化モリブ
デン膜で構成される。従来の技術においては、モリブデ
ン膜を所望の形状の抵抗体に加工する場合は、通常、ホ
トレジストをマスクとして、ＣＦ4と酸素の混合ガスを
エッチングガスとした反応性イオンエッチング法を用い
る。A resistor constituting a resistance element for a superconducting integrated circuit is composed of a molybdenum film or a molybdenum nitride film. In the prior art, when a molybdenum film is processed into a resistor having a desired shape, a reactive ion etching method is generally used using a photoresist as a mask and a mixed gas of CF 4 and oxygen as an etching gas.
【０００４】ＣＦ4と酸素の混合ガスをエッチングガス
として用いた場合、モリブデンのみならずホトレジスト
もまたエッチングされる。しかも、ホトレジストのエッ
チング速度はモリブデンのエッチング速度よりも２倍以
上速い。そのため、エッチング中にホトレジストの水平
方向の寸法が縮小し、エッチング終了後の抵抗体の上面
の寸法は、ホトレジストの最初の寸法よりも大幅に縮小
する。また、エッチング終了後のモリブデン抵抗体の側
面は、基板に対して垂直とならず（実際には、２５度以
下の斜面になることも多い）、抵抗体の断面形状は台形
状になる。When a mixed gas of CF 4 and oxygen is used as an etching gas, not only molybdenum but also photoresist is etched. Moreover, the etching rate of the photoresist is more than twice as fast as that of molybdenum. Therefore, the dimension of the photoresist in the horizontal direction is reduced during the etching, and the dimension of the upper surface of the resistor after the etching is significantly reduced from the initial dimension of the photoresist. Also, the side surface of the molybdenum resistor after completion of the etching is not perpendicular to the substrate (in practice, it is often a slope of 25 degrees or less), and the cross-sectional shape of the resistor becomes trapezoidal.
【０００５】このため、シート抵抗値は、ホトレジスト
の寸法から計算されるものとは異なるものになる。ま
た、抵抗体側面の基板に対する角度はウエハのロットに
よってばらつきが大きく、ロットごとのシート抵抗値の
ばらつきの原因になる。特に、素子の高集積化を目的と
してモリブデン抵抗体の幅（電流を流す方向に対して直
角な方向の平面的な幅）を通常の３μｍ以下、特に２．
５μｍ以下とする場合には、抵抗体の幅に対する斜面の
部分の割合が大きくなり、シート抵抗値の設計値からの
ずれ、及びシート抵抗値のロット間ばらつきは超電導集
積回路の歩留まりに大きな影響を与える。For this reason, the sheet resistance differs from that calculated from the dimensions of the photoresist. Further, the angle of the side surface of the resistor with respect to the substrate greatly varies depending on the lot of the wafer, which causes variation in the sheet resistance value for each lot. In particular, the width of the molybdenum resistor (planar width in a direction perpendicular to the direction in which current flows) is usually 3 μm or less, particularly for the purpose of high integration of the element.
When the thickness is 5 μm or less, the ratio of the slope portion to the width of the resistor becomes large, and the deviation of the sheet resistance from the design value and the variation of the sheet resistance between lots greatly affect the yield of the superconducting integrated circuit. give.
【０００６】超電導集積回路を動作させる場合、シート
抵抗値の設計値からのずれおよびロット間ばらつきを共
に少なくとも±１０％以内にする必要がある。例えば、
膜厚が１００ｎｍで平面的な設計寸法が幅１．５μｍの
モリブデン抵抗体を作製する場合、抵抗体の上面の仕上
り幅は、ホトレジストの最初の水平方向の寸法と比較し
て約０．４μｍ縮小した。その結果、シート抵抗の値は
設計値よりも約４０％大きくなり、ロット間ばらつき
は、約±３５％になっていた。このことが、高集積化さ
れた超電導集積回路用抵抗素子を動作させるために障害
となっていた。When the superconducting integrated circuit is operated, it is necessary that both the deviation of the sheet resistance from the design value and the variation between lots are at least within ± 10%. For example,
When fabricating a molybdenum resistor having a thickness of 100 nm and a planar design dimension of 1.5 μm in width, the finished width of the upper surface of the resistor is reduced by about 0.4 μm as compared with the initial horizontal dimension of the photoresist. did. As a result, the sheet resistance value was about 40% larger than the design value, and the lot-to-lot variation was about ± 35%. This has been an obstacle to operating the highly integrated resistance element for superconducting integrated circuits.
【０００７】本発明の目的は、エッチング加工した後の
抵抗体の幅のホトレジスト寸法からのずれを小さくし、
かつ加工後の抵抗体の断面形状を長方形に近いものにす
ることによって、特に幅が微細で回路の高集積化に適し
た抵抗体を有する集積回路用抵抗素子において、シート
抵抗値の設計値からのずれ、およびロット間ばらつきを
小さくするのに適した超電導集積回路用抵抗素子の構造
を提供することにある。An object of the present invention is to reduce the deviation of the width of a resistor after etching from the photoresist dimension,
In addition, by making the cross-sectional shape of the processed resistor close to a rectangle, particularly in the integrated circuit resistor having a resistor having a fine width and suitable for high integration of a circuit, a design value of a sheet resistance value is used. An object of the present invention is to provide a structure of a resistance element for a superconducting integrated circuit suitable for reducing deviation and lot-to-lot variation.
【０００８】[0008]
【課題を解決するための手段】上記本発明の目的は、モ
リブデン膜または窒化モリブデン膜のいずれかの薄膜を
抵抗体として構成される超電導集積回路用抵抗素子にお
いて、抵抗体の上面に接し、かつ抵抗体の上面のうちで
超電導配線と接続されている部分以外のすべての部分を
被覆し、かつ抵抗体の上面以外の領域には存在しないよ
うなシリコン膜を有することを特徴とする超電導集積回
路用抵抗素子によって達成される。SUMMARY OF THE INVENTION An object of the present invention is to provide a resistance element for a superconducting integrated circuit in which a thin film of either a molybdenum film or a molybdenum nitride film is used as a resistor. A superconducting integrated circuit having a silicon film that covers all portions of the upper surface of the resistor other than the portion connected to the superconducting wiring and that does not exist in a region other than the upper surface of the resistor. This is achieved by a resistance element.
【０００９】また、本発明の目的は、抵抗体の電流を流
す方向に対して直角な方向の平面的な幅は２．５μｍ以
下であることを特徴とする超電導集積回路用抵抗素子に
よって達成される。Another object of the present invention is attained by a resistance element for a superconducting integrated circuit, wherein a planar width in a direction perpendicular to a direction in which a current flows through a resistor is 2.5 μm or less. You.
【００１０】また、本発明の目的は、抵抗体は、抵抗体
保護層によって被覆されており、かつ、抵抗体保護層に
被覆されていない部分において、超電導配線と接続され
ており、抵抗体と超電導配線が接続されている部分の面
積は、８μｍ2以下であることを特徴とする超電導集積
回路用抵抗素子によって達成される。[0010] It is another object of the present invention to provide a method in which a resistor is covered with a resistor protection layer, and is connected to a superconducting wiring at a portion not covered by the resistor protection layer. The area of the portion to which the superconducting wiring is connected is attained by 8 μm 2 or less, which is achieved by a superconducting integrated circuit resistance element.
【００１１】[0011]
【発明の実施の形態】以下、本発明を実施例を挙げて詳
細に説明する。図１は、本発明の実施例による超電導集
積回路用抵抗素子の一部を示す断面図である。シリコン
基板１上に圧力２．０Ｐａのアルゴンガスを用いた高周
波マグネトロンスパッタによって二酸化シリコンを３０
０ｎｍ堆積して下地絶縁膜２とする。下地絶縁膜２上
に、圧力０．２７Ｐａのアルゴンガスを用いた直流マグ
ネトロンスパッタによってモリブデンを１００ｎｍ堆積
し、続いて、真空を破ることなく、圧力１．３Ｐａのア
ルゴンガスを用いた高周波マグネトロンスパッタによっ
てシリコンを３０ｎｍ堆積する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to embodiments. FIG. 1 is a sectional view showing a part of a superconducting integrated circuit resistor according to an embodiment of the present invention. 30 silicon dioxide was deposited on the silicon substrate 1 by high frequency magnetron sputtering using argon gas at a pressure of 2.0 Pa.
The base insulating film 2 is formed by depositing 0 nm. Molybdenum is deposited to a thickness of 100 nm on the base insulating film 2 by DC magnetron sputtering using argon gas at a pressure of 0.27 Pa, followed by high-frequency magnetron sputtering using argon gas at a pressure of 1.3 Pa without breaking vacuum. Deposit 30 nm of silicon.
【００１２】堆積したシリコン膜上に抵抗パターニング
用の幅１．５μｍのホトレジストを形成し、圧力２７Ｐ
ａのＣＦ4ガスを用いた反応性イオンエッチングによっ
てまずシリコン膜を加工し、抵抗体保護層３を形成す
る。圧力２７ＰａのＣＦ4ガスを用いた場合、モリブデ
ン膜はエッチングされないので、エッチングはシリコン
膜とモリブデン膜の界面で停止し、モリブデン膜が損傷
を受けることはない。A 1.5 μm-wide photoresist for resistance patterning is formed on the deposited silicon film,
First, a silicon film is processed by reactive ion etching using CF 4 gas to form a resistor protection layer 3. When CF 4 gas at a pressure of 27 Pa is used, since the molybdenum film is not etched, the etching stops at the interface between the silicon film and the molybdenum film, and the molybdenum film is not damaged.
【００１３】次に、上記のエッチングによって形成した
シリコン膜のパターンをマスクとして、分圧１３Ｐａの
ＣＦ4と分圧１０Ｐａの酸素の混合ガスを用いた反応性
イオンエッチングによって、モリブデン膜を加工し、抵
抗体４を形成する。分圧１３ＰａのＣＦ4と分圧１０Ｐ
ａの酸素の混合ガスによってモリブデン膜のみならずシ
リコン膜もエッチングされるが、モリブデン膜とシリコ
ン膜のエッチング速度の比は約４：１であるので、モリ
ブデン膜をエッチングする間に、マスクとなるシリコン
膜がエッチングされて水平方向に後退する量が少ない。
従って、抵抗体４の側面は基板に対してほぼ垂直にな
り、抵抗体４の断面は長方形に近い形で加工できる。抵
抗体４の上面の水平方向の寸法は、抵抗体保護層３を加
工するのに用いたホトレジストの最初の水平方向の寸法
と比較して、たかだか０．１μｍ程度小さくなるだけで
ある。Next, using the pattern of the silicon film formed by the above etching as a mask, the molybdenum film is processed by reactive ion etching using a mixed gas of CF 4 at a partial pressure of 13 Pa and oxygen at a partial pressure of 10 Pa, The resistor 4 is formed. CF 4 partial pressure 13Pa and the partial pressure 10P
Although the silicon film as well as the molybdenum film is etched by the mixed gas of oxygen a, since the ratio of the etching rates of the molybdenum film and the silicon film is about 4: 1, it becomes a mask during the etching of the molybdenum film. The amount by which the silicon film is etched and recedes in the horizontal direction is small.
Therefore, the side surface of the resistor 4 is substantially perpendicular to the substrate, and the cross section of the resistor 4 can be processed in a substantially rectangular shape. The horizontal dimension of the upper surface of the resistor 4 is only smaller than the initial horizontal dimension of the photoresist used for processing the resistor protective layer 3 by at most about 0.1 μm.
【００１４】上記の抵抗体保護層３及び下地絶縁膜２の
上に、圧力２．０Ｐａのアルゴンガスを用いた高周波マ
グネトロンスパッタによって二酸化シリコンを２００ｎ
ｍ堆積する。ホトレジストをマスクとし、分圧３Ｐaの
ＣＨＦ3と分圧１Ｐａの酸素の混合ガスを用いて、上記
の二酸化シリコン膜をエッチング加工してコンタクト用
のスルーホールを形成し、残った二酸化シリコン膜を、
層間絶縁層５とする。ただし二酸化シリコン膜をエッチ
ングする場合、下の抵抗体保護層３を構成するシリコン
膜を全くエッチングしないか、あるいは多少エッチング
しても抵抗体４の上に残るシリコン膜の膜厚が１０ｎｍ
以上になるようにする。On the above-mentioned resistor protective layer 3 and underlying insulating film 2, silicon dioxide was deposited for 200 n by high frequency magnetron sputtering using argon gas at a pressure of 2.0 Pa.
m. Using a photoresist as a mask, the silicon dioxide film is etched using a mixed gas of CHF 3 at a partial pressure of 3 Pa and oxygen at a partial pressure of 1 Pa to form a through hole for contact, and the remaining silicon dioxide film is
The interlayer insulating layer 5 is used. However, when the silicon dioxide film is etched, the silicon film forming the lower resistor protection layer 3 is not etched at all, or even if the silicon film is slightly etched, the silicon film remaining on the resistor 4 has a thickness of 10 nm.
So that
【００１５】これは、ＣＨＦ3と分圧１Ｐａの酸素の混
合ガスによってモリブデン膜がエッチングされるのを防
止するためであり、また後述するように酸素によりモリ
ブデン膜が酸化されるのを防止するためでもある。抵抗
体４の上に残ったシリコン膜は、圧力２７ＰａのＣＦ4
を用いた反応性イオンエッチングによってエッチング除
去する。前述したように、ＣＦ4ガスによってはモリブ
デン膜はエッチングされることはなく、抵抗体４の損傷
を避けることができる。This is to prevent the molybdenum film from being etched by a mixed gas of CHF 3 and oxygen having a partial pressure of 1 Pa, and to prevent the molybdenum film from being oxidized by oxygen as described later. But also. The silicon film remaining on the resistor 4 is CF 4 at a pressure of 27 Pa.
Is removed by reactive ion etching using As described above, the molybdenum film is not etched by the CF 4 gas, and damage to the resistor 4 can be avoided.
【００１６】続いて、真空を破ることなく、圧力１．５
Ｐａのアルゴンガスを用いた直流マグネトロンスパッタ
によってニオブを２５０ｎｍ堆積する。堆積されたニオ
ブを、ホトレジストをマスクとして、圧力２７ＰａのＣ
Ｆ4を用いた反応性イオンエッチングによって加工し
て、超電導配線６とする。モリブデン膜とシリコン膜は
真空中で連続堆積しており、また、抵抗体４上のシリコ
ン膜のエッチングには、上述のごとく酸素ガスを用いな
いので、ニオブ膜と接触する抵抗体４のモリブデン膜の
表面が酸化されることがない。Subsequently, without breaking the vacuum, a pressure of 1.5
Niobium is deposited to a thickness of 250 nm by DC magnetron sputtering using an argon gas of Pa. Using the photoresist as a mask, the deposited niobium
The superconducting wiring 6 is formed by processing by reactive ion etching using F 4 . The molybdenum film and the silicon film are continuously deposited in a vacuum, and since the silicon film on the resistor 4 is not etched using oxygen gas as described above, the molybdenum film of the resistor 4 that comes into contact with the niobium film is used. Surface is not oxidized.
【００１７】従って、抵抗体の本来の抵抗以外の抵抗
が、抵抗体４と超電導配線６の接続する部分において現
れることがない。そのため、抵抗体４の幅を３μｍ以下
で精度よく加工することができ、抵抗体４と超電導配線
６が接触する部分の面積が８μｍ2以下であるような超
電導集積回路用抵抗素子が実現することができるように
なる。Therefore, no resistance other than the original resistance of the resistor appears at the portion where the resistor 4 and the superconducting wiring 6 are connected. Therefore, the width of the resistor 4 can be accurately processed to be 3 μm or less, and a resistance element for a superconducting integrated circuit in which the area of the portion where the resistor 4 and the superconducting wiring 6 are in contact is 8 μm 2 or less can be realized. Will be able to
【００１８】上記の実施例の超電導集積回路用抵抗素子
を１０枚の３インチシリコンウエハ上に作製し、４．２
Ｋにおいて抵抗値を測定すれば、シート抵抗の平均値は
設計値に対して７％程度高くそのロット間ばらつきは約
±８％となり、約１．５μｍ幅の抵抗体で構成される超
電導集積回路用抵抗素子を用いて作製した超電導集積回
路の動作を可能にすることができる。The resistive element for a superconducting integrated circuit according to the above embodiment was fabricated on ten 3-inch silicon wafers, and then 4.2.
When the resistance value is measured at K, the average value of the sheet resistance is about 7% higher than the design value, and the lot-to-lot variation is about ± 8%, and a superconducting integrated circuit composed of a resistor having a width of about 1.5 μm. The operation of the superconducting integrated circuit manufactured by using the resistance element can be enabled.
【００１９】本実施例においては、抵抗体の材料として
モリブデン膜を用いたが、これに替えて窒化モリブデン
膜等を用いてもよい。In this embodiment, the molybdenum film is used as the material of the resistor, but a molybdenum nitride film or the like may be used instead.
【００２０】[0020]
【発明の効果】以上説明したごとく本発明によれば、モ
リブデン膜または窒化モリブデン膜の薄膜を抵抗体とし
て構成される超電導集積回路用抵抗素子において、エッ
チング加工後の抵抗体の寸法が、ホトレジストの寸法に
対して大幅に縮小したり、抵抗体の側面が基板に対して
垂直でなくなったりするのを防止することができる。As described above, according to the present invention, in a resistance element for a superconducting integrated circuit in which a thin film of a molybdenum film or a molybdenum nitride film is used as a resistor, the dimension of the resistor after etching is smaller than that of the photoresist. It is possible to prevent the size from being greatly reduced with respect to the dimensions and preventing the side surfaces of the resistor from being perpendicular to the substrate.
【００２１】それにより、超電導集積回路用抵抗素子の
シート抵抗値の設計値からのずれ、およびロット間ばら
つきを小さくすることができる。Thus, the deviation of the sheet resistance value of the resistance element for the superconducting integrated circuit from the design value and the variation between lots can be reduced.
【図１】本発明の実施例による超電導集積回路用抵抗素
子の一部を示す断面図である。FIG. 1 is a cross-sectional view showing a part of a superconducting integrated circuit resistance element according to an embodiment of the present invention.
【図２】本発明の実施例による超電導集積回路用抵抗素
子の一部を示す平面図である。FIG. 2 is a plan view showing a part of a resistance element for a superconducting integrated circuit according to an embodiment of the present invention.
１・・・シリコン基板、２・・・下地絶縁膜、３・・・
抵抗体保護層、４・・・抵抗体、５・・・層間絶縁層、
６・・・超電導配線、１１・・・層間絶縁層の下に抵抗
体保護層および抵抗体が設けられている部分、１２・・
・超電導配線の下に層間絶縁層のコンタクトホールが設
けられている部分。DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Base insulating film, 3 ...
Resistor protection layer, 4 ... resistor, 5 ... interlayer insulating layer,
6 ... superconducting wiring, 11 ... part provided with a resistor protection layer and a resistor under an interlayer insulating layer, 12 ...
A portion where the contact hole of the interlayer insulating layer is provided below the superconducting wiring.
Claims (4)
ずれかの薄膜を抵抗体として構成される超電導集積回路
用抵抗素子において、 上記抵抗体の上面に接し、かつ上記抵抗体の上面のうち
で超電導配線と接続されている部分以外のすべての部分
を被覆し、かつ上記抵抗体の上面以外の領域には存在し
ないようなシリコン膜を有することを特徴とする超電導
集積回路用抵抗素子。1. A resistance element for a superconducting integrated circuit comprising a thin film of either a molybdenum film or a molybdenum nitride film as a resistor, wherein the superconducting wiring is in contact with the upper surface of the resistor and in the upper surface of the resistor. Characterized by having a silicon film that covers all parts other than the part connected to the resistor and that does not exist in a region other than the upper surface of the resistor.
子において、抵抗体の上面に接したシリコン膜の膜厚
は、５０ｎｍ以下であることを特徴とする、超電導集積
回路用抵抗素子。2. The superconducting integrated circuit resistance element according to claim 1, wherein the silicon film in contact with the upper surface of the resistor has a thickness of 50 nm or less.
ずれかの薄膜を抵抗体として構成される超電導集積回路
用抵抗素子において、 上記抵抗体の電流を流す方向に対して直角な方向の平面
的な幅は２．５μｍ以下であることを特徴とする超電導
集積回路用抵抗素子。3. A superconducting integrated circuit resistance element comprising a thin film of either a molybdenum film or a molybdenum nitride film as a resistor, wherein a planar width in a direction perpendicular to a direction in which a current flows through the resistor. Is not more than 2.5 μm.
ずれかの薄膜を抵抗体として構成される超電導集積回路
用抵抗素子において、 上記抵抗体は、抵抗体保護層によって被覆されており、
かつ、上記抵抗体保護層に被覆されていない部分におい
て、超電導配線と接続されており、 上記抵抗体と上記超電導配線が接続されている部分の面
積は、８μｍ2以下であることを特徴とする超電導集積
回路用抵抗素子。4. A superconducting integrated circuit resistance element comprising a thin film of either a molybdenum film or a molybdenum nitride film as a resistor, wherein the resistor is covered with a resistor protection layer;
Further, a portion not covered with the resistor protection layer is connected to a superconducting wiring, and an area of a portion where the resistor and the superconducting wiring are connected is 8 μm 2 or less. Resistive element for superconducting integrated circuits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8315915A JPH10163540A (en) | 1996-11-27 | 1996-11-27 | Resistance element for superconducting integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8315915A JPH10163540A (en) | 1996-11-27 | 1996-11-27 | Resistance element for superconducting integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163540A true JPH10163540A (en) | 1998-06-19 |
Family
ID=18071142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8315915A Pending JPH10163540A (en) | 1996-11-27 | 1996-11-27 | Resistance element for superconducting integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163540A (en) |
-
1996
- 1996-11-27 JP JP8315915A patent/JPH10163540A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10109673B2 (en) | Double-masking technique for increasing fabrication yield in superconducting electronics | |
| EP0181457B1 (en) | Method for making contacts to integrated circuits | |
| US6384423B1 (en) | Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness | |
| US5286336A (en) | Submicron Josephson junction and method for its fabrication | |
| JP3191896B2 (en) | Method for manufacturing semiconductor device | |
| US20040191697A1 (en) | Method for processing a niobium type thin film and method for manufacturing a superconducting integrated circuit | |
| JP2000114244A (en) | Semiconductor device and manufacture thereof | |
| JPH10163540A (en) | Resistance element for superconducting integrated circuit | |
| JP3164756B2 (en) | Method of forming multilayer thin film circuit | |
| JP2738682B2 (en) | Wiring formation method | |
| JPH05206292A (en) | Semiconductor integrated circuit | |
| JPS5979585A (en) | Manufacture of josephson junction element | |
| JPS6394692A (en) | Manufacture of josephson junction device | |
| JPH0570301B2 (en) | ||
| KR100265991B1 (en) | Manufacture of semiconductor device | |
| JPH01189939A (en) | Semiconductor integrated circuit | |
| JP2699389B2 (en) | Method for manufacturing semiconductor device | |
| JPS63205972A (en) | Superconducting circuit device and its manufacture | |
| JPH0634417B2 (en) | Method for manufacturing josephson junction device | |
| JPS63224273A (en) | Josephson junction element and its manufacture | |
| JPS61208879A (en) | Manufacture of josephson integrated circuit | |
| US20020110967A1 (en) | Method of forming metal lines in an integrated circuit using hard mask spacers | |
| JPH07142776A (en) | Pattern formation | |
| JPH03263884A (en) | Manufacture of josephson integrated circuit | |
| JPS6336546A (en) | Wiring structure of semiconductor device and manufacture thereof |