JPH11316691A - オペレーティングシステムの実行方法及び、これを用いた情報処理装置 - Google Patents
オペレーティングシステムの実行方法及び、これを用いた情報処理装置Info
- Publication number
- JPH11316691A JPH11316691A JP10123539A JP12353998A JPH11316691A JP H11316691 A JPH11316691 A JP H11316691A JP 10123539 A JP10123539 A JP 10123539A JP 12353998 A JP12353998 A JP 12353998A JP H11316691 A JPH11316691 A JP H11316691A
- Authority
- JP
- Japan
- Prior art keywords
- operating system
- scheduler
- thread
- user application
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】オペレーティングシステム（ＯＳ）にけるスケ
ジューラの処理のスピードのボトルネックを解消する。 【解決手段】少なくとも１以上のスレッドを有するユー
ザアプリケーションの実行を管理するオペレーティング
システムの実行方法であって、ユーザアプリケーション
にスレッド間を切り替えるスケジューラが設定され、前
記オペレーティングシステムにスケジューラの格納され
るメモリアドレスを予め設定し、オペレーティングシス
テムは、１つのスレッドのコンテキストをメモリへ待避
格納する際、前記スケジューラの格納されるメモリアド
レスをアクセスし、読み出されるスケジューラに従い、
ディスパッチャによりスレッドを切り替える。
ジューラの処理のスピードのボトルネックを解消する。 【解決手段】少なくとも１以上のスレッドを有するユー
ザアプリケーションの実行を管理するオペレーティング
システムの実行方法であって、ユーザアプリケーション
にスレッド間を切り替えるスケジューラが設定され、前
記オペレーティングシステムにスケジューラの格納され
るメモリアドレスを予め設定し、オペレーティングシス
テムは、１つのスレッドのコンテキストをメモリへ待避
格納する際、前記スケジューラの格納されるメモリアド
レスをアクセスし、読み出されるスケジューラに従い、
ディスパッチャによりスレッドを切り替える。
Description
【０００１】
【発明の属する技術分野】本発明は、オペレーティング
システム（ＯＳ）のスケジュール管理方法及び、これを
用いたゲーム装置に関する。
システム（ＯＳ）のスケジュール管理方法及び、これを
用いたゲーム装置に関する。
【０００２】
【従来の技術】ＣＰＵを搭載するコンピュータ装置にあ
っては、システムソフトウェアの一つであるオペレーテ
ィングシステム（ＯＳ）によって、ユーザプログラムで
あるアプリケーションプログラムの実行が管理される。
っては、システムソフトウェアの一つであるオペレーテ
ィングシステム（ＯＳ）によって、ユーザプログラムで
あるアプリケーションプログラムの実行が管理される。
【０００３】図７は、オペレーティングシステム（Ｏ
Ｓ）の起動の一般的方法を説明する図である。コンピュ
ータ装置の電源が投入されると（ステップＳ０１）、ブ
ートＲＯＭに格納されたブートストラッププログラムが
実行される（ステップＳ０２）。
Ｓ）の起動の一般的方法を説明する図である。コンピュ
ータ装置の電源が投入されると（ステップＳ０１）、ブ
ートＲＯＭに格納されたブートストラッププログラムが
実行される（ステップＳ０２）。
【０００４】ブートストラッププログラムは、ディスク
装置１０に格納されているローダプログラム１０１を主
記憶装置であるＲＡＭ１１に、読込み記憶する（ステッ
プＳ０３）。次いで、ＲＡＭ１１に記憶されたローダプ
ログラムが実行される（ステップＳ０４）。
装置１０に格納されているローダプログラム１０１を主
記憶装置であるＲＡＭ１１に、読込み記憶する（ステッ
プＳ０３）。次いで、ＲＡＭ１１に記憶されたローダプ
ログラムが実行される（ステップＳ０４）。
【０００５】ローダプログラムの実行により、ディスク
装置１０に格納されているオペレーティングシステム
（ＯＳ）１０２が、ディスク装置１０から読み出され、
同様に主記憶装置であるＲＡＭ１１に読込み記憶される
（ステップＳ０５）。
装置１０に格納されているオペレーティングシステム
（ＯＳ）１０２が、ディスク装置１０から読み出され、
同様に主記憶装置であるＲＡＭ１１に読込み記憶される
（ステップＳ０５）。
【０００６】ついで、オペレーティングシステム（Ｏ
Ｓ）の初期化ルーチンに制御が移行する（ステップＳ０
６）。この初期化ルーチンにおいて、各種のシステムテ
ーブルと入出力機器の初期化が行われる。この状態で、
アプリケーションの処理（プロセス）の生成を待つ。
Ｓ）の初期化ルーチンに制御が移行する（ステップＳ０
６）。この初期化ルーチンにおいて、各種のシステムテ
ーブルと入出力機器の初期化が行われる。この状態で、
アプリケーションの処理（プロセス）の生成を待つ。
【０００７】ここで、アプリケーションのプロセスは、
特定の仕事をするための一連の操作系列を実行する活動
である。かかるアプリケーションのプロセスに対し、オ
ペレーティングシステム（ＯＳ）は、プロセスの生成や
消滅を実現するプロセス管理と、プロセスを基本単位と
して、ＣＰＵを割り付けるスケジューラ機能を有する。
特定の仕事をするための一連の操作系列を実行する活動
である。かかるアプリケーションのプロセスに対し、オ
ペレーティングシステム（ＯＳ）は、プロセスの生成や
消滅を実現するプロセス管理と、プロセスを基本単位と
して、ＣＰＵを割り付けるスケジューラ機能を有する。
【０００８】図８は、プロセスの状態遷移とオペレーテ
ィングシステム（ＯＳ）の関わりを説明する図である。
プロセスが発生すると（ステップＳ１０）、直ちには実
行されず、実行可能の状態とされる（ステップＳ１
１）。
ィングシステム（ＯＳ）の関わりを説明する図である。
プロセスが発生すると（ステップＳ１０）、直ちには実
行されず、実行可能の状態とされる（ステップＳ１
１）。
【０００９】このため、実行可能の状態となるプロセス
は、複数個存在し、実行状態（ステップＳ１２）のプロ
セスが終了し（ステップＳ１３）、あるいは待機状態と
なって（ステップＳ１４）、ＣＰＵが空き状態になる
と、プロセス管理により、１つのプロセスが実行状態
（ステップＳ１２）とされる。この場合、ＣＰＵが空き
状態になって、いずれのプロセスを実行状態とするか
は、スケジューラにより制御される。
は、複数個存在し、実行状態（ステップＳ１２）のプロ
セスが終了し（ステップＳ１３）、あるいは待機状態と
なって（ステップＳ１４）、ＣＰＵが空き状態になる
と、プロセス管理により、１つのプロセスが実行状態
（ステップＳ１２）とされる。この場合、ＣＰＵが空き
状態になって、いずれのプロセスを実行状態とするか
は、スケジューラにより制御される。
【００１０】入出力操作等のイベントの発生により、プ
ロセスの実行状態（ステップＳ１２）から、待機状態
（ステップＳ１４）への移行が行われる。さらに、待機
状態（ステップＳ１４）から実行可能状態（ステップＳ
１１）への遷移は、入出力操作の完了、あるいは待機状
態となっている事象が発生した時に行われる。
ロセスの実行状態（ステップＳ１２）から、待機状態
（ステップＳ１４）への移行が行われる。さらに、待機
状態（ステップＳ１４）から実行可能状態（ステップＳ
１１）への遷移は、入出力操作の完了、あるいは待機状
態となっている事象が発生した時に行われる。
【００１１】図８において、プロセスの実行状態（ステ
ップＳ１２）から待機状態（ステップＳ１４）への遷移
のみが、プロセス自身で行われ、実行可能状態（ステッ
プＳ１１）と実行状態（ステップＳ１２）間の遷移は、
他の原因により生じる。
ップＳ１２）から待機状態（ステップＳ１４）への遷移
のみが、プロセス自身で行われ、実行可能状態（ステッ
プＳ１１）と実行状態（ステップＳ１２）間の遷移は、
他の原因により生じる。
【００１２】ここで、プロセスは、オペレーティングシ
ステム内でプロセス制御ブロックと呼ばれるデータ構造
により表される。プロセス制御ブロックの各項目は、オ
ペレーティングシステム（ＯＳ）を構成する種々のモジ
ュールによって、参照され、設定される。
ステム内でプロセス制御ブロックと呼ばれるデータ構造
により表される。プロセス制御ブロックの各項目は、オ
ペレーティングシステム（ＯＳ）を構成する種々のモジ
ュールによって、参照され、設定される。
【００１３】プロセスの遷移状態において、プロセス制
御ブロックの項目に含まれるプログラムカウンタとレジ
スタの待避領域が特に重要である。あるプロセスに割り
込みが発生すると、この割り込まれたプロセスのプログ
ラムカウンタとレジスタの現在の値が、ＲＡＭ１１上の
プロセス制御ブロックの待避領域に設定される。
御ブロックの項目に含まれるプログラムカウンタとレジ
スタの待避領域が特に重要である。あるプロセスに割り
込みが発生すると、この割り込まれたプロセスのプログ
ラムカウンタとレジスタの現在の値が、ＲＡＭ１１上の
プロセス制御ブロックの待避領域に設定される。
【００１４】一方、プロセスがＣＰＵに割り付けられる
時は、そのプロセスのＲＡＭ１１上に待避されているプ
ロセス制御ブロックの内容が、当該プロセスのプログラ
ムカウンタとレジスタに設定される。
時は、そのプロセスのＲＡＭ１１上に待避されているプ
ロセス制御ブロックの内容が、当該プロセスのプログラ
ムカウンタとレジスタに設定される。
【００１５】この様なプロセスからプロセスへのＣＰＵ
切換の処理は、コンテキストスイッチ（文脈の切換）と
呼ばれる。文脈の切換においては、実行状態（ステップ
Ｓ１２）から実行可能状態（ステップＳ１１）に遷移さ
せられるプロセス即ち、ＣＰＵを奪われる（横取りされ
る）プロセスに関する情報（図８で、コンテキストＡと
する）を待避し、ＣＰＵが割り付けられるプロセスに関
する情報（図８で、コンテキストＢとする）を回復する
ことが必要である。
切換の処理は、コンテキストスイッチ（文脈の切換）と
呼ばれる。文脈の切換においては、実行状態（ステップ
Ｓ１２）から実行可能状態（ステップＳ１１）に遷移さ
せられるプロセス即ち、ＣＰＵを奪われる（横取りされ
る）プロセスに関する情報（図８で、コンテキストＡと
する）を待避し、ＣＰＵが割り付けられるプロセスに関
する情報（図８で、コンテキストＢとする）を回復する
ことが必要である。
【００１６】そして、図８において、コンテキストＡ、
Ｂは、ＲＡＭ１１上のオペレーティングシステム（Ｏ
Ｓ）の管理領域に格納される。
Ｂは、ＲＡＭ１１上のオペレーティングシステム（Ｏ
Ｓ）の管理領域に格納される。
【００１７】ここで、プロセスについて更に説明する
と、プロセスを効率良く実行するために、プロセス自体
の高速化の他に、プロセスの生成／消滅、及びコンテキ
ストの切換などのプロセス処理の本質に関係しない操作
の時間を小さくすることが必要である。
と、プロセスを効率良く実行するために、プロセス自体
の高速化の他に、プロセスの生成／消滅、及びコンテキ
ストの切換などのプロセス処理の本質に関係しない操作
の時間を小さくすることが必要である。
【００１８】このために、操作の高速化を目的として、
スレッド機構がオペレーティングシステムに採用されて
いる。すなわち、スレッドは、プログラムを実行するた
めの、最小実行単位であり、１つの小さな実体（オブジ
ェクト）である。
スレッド機構がオペレーティングシステムに採用されて
いる。すなわち、スレッドは、プログラムを実行するた
めの、最小実行単位であり、１つの小さな実体（オブジ
ェクト）である。
【００１９】スレッドは、プロセスそのものではない
が、制御の流れを表し、プロセスの構成例を説明する図
９に示すようにプロセスの実行に必要な最小のコンテキ
ストである、レジスタセットとスタック等を持つ。
が、制御の流れを表し、プロセスの構成例を説明する図
９に示すようにプロセスの実行に必要な最小のコンテキ
ストである、レジスタセットとスタック等を持つ。
【００２０】したがって、上記図８におけるコンテキス
トＡ、Ｂには、スレッドの固有情報として、プログラム
カウンタ、レジスタセット、スタック等及び、プロセス
のコンテキストとして、アドレス空間、変数等が含まれ
る。
トＡ、Ｂには、スレッドの固有情報として、プログラム
カウンタ、レジスタセット、スタック等及び、プロセス
のコンテキストとして、アドレス空間、変数等が含まれ
る。
【００２１】ここで、図８において、プロセスの実行可
能状態（ステップＳ１１）と実行状態（ステップＳ１
２）間の遷移を制御するＣＰＵスケジューラについて、
図１０を参照して説明する。
能状態（ステップＳ１１）と実行状態（ステップＳ１
２）間の遷移を制御するＣＰＵスケジューラについて、
図１０を参照して説明する。
【００２２】オペレーティングシステムプログラムに含
まれるＣＰＵスケジューラは、実行可能状態にあるプロ
セスの集合から、次にＣＰＵを割り付けるプロセスを選
択する。選択されたプロセスに実際にＣＰＵを割り付け
るのは、オペレーティングシステムの一部であって、プ
ログラムコードであるディスパッチャ機能により行われ
る。
まれるＣＰＵスケジューラは、実行可能状態にあるプロ
セスの集合から、次にＣＰＵを割り付けるプロセスを選
択する。選択されたプロセスに実際にＣＰＵを割り付け
るのは、オペレーティングシステムの一部であって、プ
ログラムコードであるディスパッチャ機能により行われ
る。
【００２３】図１０において、ＣＰＵスケジューラは、
システム負荷の変動に対応するために、プロセスを一時
的に中断したり、再開する方針を決定する。そして、プ
ログラムの進行に伴って更新される。
システム負荷の変動に対応するために、プロセスを一時
的に中断したり、再開する方針を決定する。そして、プ
ログラムの進行に伴って更新される。
【００２４】すなわち、ＣＰＵスケジューラにより、ス
レッド毎の時間配分、優先度等が予め決定される。かか
るＣＰＵスケジューラの決定に基づき、ディスパッチャ
が呼び出され、実行中のユーザ側アプリケーションのス
レッド−０がオペレーティングシステムのレジスタを待
避する。
レッド毎の時間配分、優先度等が予め決定される。かか
るＣＰＵスケジューラの決定に基づき、ディスパッチャ
が呼び出され、実行中のユーザ側アプリケーションのス
レッド−０がオペレーティングシステムのレジスタを待
避する。
【００２５】すなわち、図１０において、実行中のユー
ザ側アプリケーションのスレッド−０がオペレーティン
グシステムにエントリされると（ステップＳ２０）、図
８に示した様に、ＲＡＭ１１のオペレーティングシステ
ムの管理領域に、スレッド−０のレジスタの内容をコン
テキスト−０として、待避する( ステップＳ２１) 。
ザ側アプリケーションのスレッド−０がオペレーティン
グシステムにエントリされると（ステップＳ２０）、図
８に示した様に、ＲＡＭ１１のオペレーティングシステ
ムの管理領域に、スレッド−０のレジスタの内容をコン
テキスト−０として、待避する( ステップＳ２１) 。
【００２６】次いで、次に実行すべきスレッド−１の内
容であるレジスタを、オペレーティングシステムの管理
する領域に保存されているコンテキスト−１から回復す
る（ステップＳ２２）。その後、システムモードからユ
ーザモードへの切り換え即ち、ディスパッチを行う（ス
テップＳ２３）。
容であるレジスタを、オペレーティングシステムの管理
する領域に保存されているコンテキスト−１から回復す
る（ステップＳ２２）。その後、システムモードからユ
ーザモードへの切り換え即ち、ディスパッチを行う（ス
テップＳ２３）。
【００２７】
【発明が解決しようとする課題】ここで、上記ＣＰＵス
ケジューラは、一般的なオペレーティングシステム（Ｏ
Ｓ）の場合、図８に示したように、可能性のあるプロセ
スの発生の全てを想定して、どのようなハードウエア環
境や、ソフトウェア環境にも対応させる必要があるた
め、使用していない管理機能もスケジューラの処理ルー
チンの中に組み込まれている。
ケジューラは、一般的なオペレーティングシステム（Ｏ
Ｓ）の場合、図８に示したように、可能性のあるプロセ
スの発生の全てを想定して、どのようなハードウエア環
境や、ソフトウェア環境にも対応させる必要があるた
め、使用していない管理機能もスケジューラの処理ルー
チンの中に組み込まれている。
【００２８】したがって、オペレーティングシステム
（ＯＳ）においては、このスケジューラの処理がスピー
ドのボトルネックになっている。特に、ゲーム装置にあ
っては、ゲームプログラムの実行処理において、スケジ
ューラの機能は単純で良いが、一方処理スピードの高速
化が必要である。
（ＯＳ）においては、このスケジューラの処理がスピー
ドのボトルネックになっている。特に、ゲーム装置にあ
っては、ゲームプログラムの実行処理において、スケジ
ューラの機能は単純で良いが、一方処理スピードの高速
化が必要である。
【００２９】また、携帯電話等の小型の電子機器におい
ては、オペレーティングシステム（ＯＳ）による、不要
で複雑な処理が増えることが、回路の消費電力の増大に
繋がり、バッテリの駆動時間が短縮してしまう問題も生
じる。
ては、オペレーティングシステム（ＯＳ）による、不要
で複雑な処理が増えることが、回路の消費電力の増大に
繋がり、バッテリの駆動時間が短縮してしまう問題も生
じる。
【００３０】したがって、本発明の目的は、上記問題を
解決するオペレーティングシステム（ＯＳ）のスケジュ
ール管理方法及び、これを用いた情報処理装置を提供す
ることにある。
解決するオペレーティングシステム（ＯＳ）のスケジュ
ール管理方法及び、これを用いた情報処理装置を提供す
ることにある。
【００３１】
【課題を解決するための手段】上記課題を達成する本発
明の特徴は、少なくとも１以上のスレッドを有するユー
ザアプリケーションの実行を管理するオペレーティング
システムの実行方法であって、ユーザアプリケーション
にスレッド間を切り替えるスケジューラが設定され、前
記オペレーティングシステムの起動の際あるいは予め、
スケジューラが格納される、ユーザアプリケーションに
よって管理されるメモリアドレスをオペレーティングシ
ステムに設定する。そして、このオペレーティングシス
テムは、一つのスレッドのコンテキストをメモリへ待避
格納する際、前記スケジューラの格納されるメモリアド
レスをアクセスし、読み出されるスケジューラに従い、
ディスパッチャによりスレッドを切り替えることにあ
る。
明の特徴は、少なくとも１以上のスレッドを有するユー
ザアプリケーションの実行を管理するオペレーティング
システムの実行方法であって、ユーザアプリケーション
にスレッド間を切り替えるスケジューラが設定され、前
記オペレーティングシステムの起動の際あるいは予め、
スケジューラが格納される、ユーザアプリケーションに
よって管理されるメモリアドレスをオペレーティングシ
ステムに設定する。そして、このオペレーティングシス
テムは、一つのスレッドのコンテキストをメモリへ待避
格納する際、前記スケジューラの格納されるメモリアド
レスをアクセスし、読み出されるスケジューラに従い、
ディスパッチャによりスレッドを切り替えることにあ
る。
【００３２】さらに、特徴として、前記待避格納される
スレッドのコンテキストは、前記ユーザアプリケーショ
ンにより管理されるメモリ領域に格納されることにあ
る。
スレッドのコンテキストは、前記ユーザアプリケーショ
ンにより管理されるメモリ領域に格納されることにあ
る。
【００３３】本発明を適用する、オペレーティングシス
テムにより、少なくとも１以上のスレッドを有するユー
ザアプリケーションの実行を管理する情報処理装置の特
徴は、前記ユーザアプリケーションを実行する制御手段
としてのＣＰＵと、このユーザアプリケーションに設定
された、スレッド間を切り替えるスケジューラを格納
し、前記ユーザアプリケーションにより管理されるメモ
リ領域を有し、前記オペレーティングシステムの起動の
際あるいは予め、前記ユーザアプリケーションにより管
理されるメモリ領域の前記スケジューラの格納されるメ
モリアドレスが、オペレーティングシステムに設定され
ることにある。
テムにより、少なくとも１以上のスレッドを有するユー
ザアプリケーションの実行を管理する情報処理装置の特
徴は、前記ユーザアプリケーションを実行する制御手段
としてのＣＰＵと、このユーザアプリケーションに設定
された、スレッド間を切り替えるスケジューラを格納
し、前記ユーザアプリケーションにより管理されるメモ
リ領域を有し、前記オペレーティングシステムの起動の
際あるいは予め、前記ユーザアプリケーションにより管
理されるメモリ領域の前記スケジューラの格納されるメ
モリアドレスが、オペレーティングシステムに設定され
ることにある。
【００３４】さらに、前記オペレーティングシステム
は、前記スケジューラの格納されるメモリアドレスをア
クセスし、読み出されるスケジューラに従い、前記ＣＰ
Ｕに割り当てられている一つのスレッドのコンテキスト
を、前記ユーザアプリケーションにより管理されるメモ
リ領域へ待避格納し、前記一つのスレッドと、前記ＣＰ
Ｕの割当てが切り替えられる他のスレッドのコンテキス
トをユーザアプリケーションにより管理されるメモリ領
域から読み出す。
は、前記スケジューラの格納されるメモリアドレスをア
クセスし、読み出されるスケジューラに従い、前記ＣＰ
Ｕに割り当てられている一つのスレッドのコンテキスト
を、前記ユーザアプリケーションにより管理されるメモ
リ領域へ待避格納し、前記一つのスレッドと、前記ＣＰ
Ｕの割当てが切り替えられる他のスレッドのコンテキス
トをユーザアプリケーションにより管理されるメモリ領
域から読み出す。
【００３５】さらに、特徴として、前記待避格納される
スレッドのコンテキストは、前記ユーザアプリケーショ
ンにより管理されるメモリ領域に格納される。
スレッドのコンテキストは、前記ユーザアプリケーショ
ンにより管理されるメモリ領域に格納される。
【００３６】さらに、特徴として、前記オペレーティン
グシステムは、ＲＯＭに格納されている。
グシステムは、ＲＯＭに格納されている。
【００３７】また、特徴として、前記オペレーティング
システムは、装置起ち上げ用のブートストラッププログ
ラムとともに、ＲＯＭに一体に格納されている。
システムは、装置起ち上げ用のブートストラッププログ
ラムとともに、ＲＯＭに一体に格納されている。
【００３８】さらに又、前記オペレーティングシステム
は、前記ＣＰＵと一体に、半導体チップ上に形成された
ＲＯＭに格納されていることを特徴とする。
は、前記ＣＰＵと一体に、半導体チップ上に形成された
ＲＯＭに格納されていることを特徴とする。
【００３９】さらに、上記本発明の特徴を利用した、オ
ペレーティングシステムを有するＣＰＵと、該ＣＰＵに
おいて実行されるバグ検出対象である少なくとも１のス
レッドを有するアプリケーションプログラムを供給する
ホスト装置を有するデバッカにおける特徴は、前記アプ
リケーションプログラムが、前記少なくとも１以上のス
レッド間を切り替えるスケジューラを有し、更に、１つ
のスレッドのコンテキストをメモリへ待避格納する際、
前記オペレーティングシステムに設定された、前記スケ
ジューラの格納される前記ユーザアプリケーションによ
り管理されるメモリアドレスが、オペレーティングシス
テムによりアクセスされ、このアクセスされるメモリア
ドレスから読み出される前記スケジューラに従い、ディ
スパッチャによりスレッドを切り替えられるものであっ
て、前記少なくとも１以上のスレッドが、デバック機能
を果たすデバックスレッドを有するものである。
ペレーティングシステムを有するＣＰＵと、該ＣＰＵに
おいて実行されるバグ検出対象である少なくとも１のス
レッドを有するアプリケーションプログラムを供給する
ホスト装置を有するデバッカにおける特徴は、前記アプ
リケーションプログラムが、前記少なくとも１以上のス
レッド間を切り替えるスケジューラを有し、更に、１つ
のスレッドのコンテキストをメモリへ待避格納する際、
前記オペレーティングシステムに設定された、前記スケ
ジューラの格納される前記ユーザアプリケーションによ
り管理されるメモリアドレスが、オペレーティングシス
テムによりアクセスされ、このアクセスされるメモリア
ドレスから読み出される前記スケジューラに従い、ディ
スパッチャによりスレッドを切り替えられるものであっ
て、前記少なくとも１以上のスレッドが、デバック機能
を果たすデバックスレッドを有するものである。
【００４０】本発明の更なる目的及び特徴は、以下の実
施の形態の説明から明らかとなる。
施の形態の説明から明らかとなる。
【００４１】
【発明の実施の形態】以下図面に従い、本発明の実施の
形態を説明する。なお、図において、同一又は、類似の
ものには、同一の参照数字又は、参照記号を付して説明
する。
形態を説明する。なお、図において、同一又は、類似の
ものには、同一の参照数字又は、参照記号を付して説明
する。
【００４２】図１は、本発明に従うオペレーティングシ
ステム（ＯＳ）のスケジュール管理方法の実施の形態を
説明する図であり、図８に対応するプロセスの状態遷移
図である。
ステム（ＯＳ）のスケジュール管理方法の実施の形態を
説明する図であり、図８に対応するプロセスの状態遷移
図である。
【００４３】図１において、図８の状態遷移図と比較す
ると、本発明の特徴は、スケジューラ及び、コンテキス
トのＲＡＭ１１上の格納領域をユーザアプリケーション
により管理されるメモリ領域であるユーザ側管理領域に
おいている点にある。したがって、コンテキストの格納
領域をユーザ側より任意にアクセスが可能である。
ると、本発明の特徴は、スケジューラ及び、コンテキス
トのＲＡＭ１１上の格納領域をユーザアプリケーション
により管理されるメモリ領域であるユーザ側管理領域に
おいている点にある。したがって、コンテキストの格納
領域をユーザ側より任意にアクセスが可能である。
【００４４】このために、オペレーティングシステム
（ＯＳ）には、その起動の際に、コンテキストの待避格
納（セーブ）を行った後、スケジューラの格納されるユ
ーザ側管理領域のアドレスをアクセス（ユーザコール）
する様に、当該スケジューラが格納されるユーザ側管理
領域アドレスが設定される。あるいは、起動の際に限ら
れずに、スケジューラの格納される管理領域のアドレス
を予めオペレーティングシステム（ＯＳ）に設定してお
くことも可能である。
（ＯＳ）には、その起動の際に、コンテキストの待避格
納（セーブ）を行った後、スケジューラの格納されるユ
ーザ側管理領域のアドレスをアクセス（ユーザコール）
する様に、当該スケジューラが格納されるユーザ側管理
領域アドレスが設定される。あるいは、起動の際に限ら
れずに、スケジューラの格納される管理領域のアドレス
を予めオペレーティングシステム（ＯＳ）に設定してお
くことも可能である。
【００４５】図２は、図１の状態遷移図における、オペ
レーティングシステム（ＯＳ）とユーザアプリケーショ
ン間の関わりを説明する動作フロー図である。
レーティングシステム（ＯＳ）とユーザアプリケーショ
ン間の関わりを説明する動作フロー図である。
【００４６】すなわち、図２において、ユーザアプリケ
ーションのスレッド−０が、オペレーティングシステム
（ＯＳ）にエントリすると（ステップＳ３０）、オペレ
ーティングシステム（ＯＳ）は、スレッド−０のコンテ
キストを、ＲＡＭ１１のユーザ側管理領域のメモリ領域
に、次の処理のタイミングに至るまで記録保持（セー
ブ）する（ステップＳ３１）。
ーションのスレッド−０が、オペレーティングシステム
（ＯＳ）にエントリすると（ステップＳ３０）、オペレ
ーティングシステム（ＯＳ）は、スレッド−０のコンテ
キストを、ＲＡＭ１１のユーザ側管理領域のメモリ領域
に、次の処理のタイミングに至るまで記録保持（セー
ブ）する（ステップＳ３１）。
【００４７】図２において、スレッド−０のコンテキス
トは、ＲＡＭ１１のユーザ側管理領域にコンテキストＡ
として格納される。
トは、ＲＡＭ１１のユーザ側管理領域にコンテキストＡ
として格納される。
【００４８】さらに、コンテキストをセーブする都度、
オペレーティングシステム（ＯＳ）は、その起動の際に
設定されたアドレスにアクセスして、ユーザ側のスケジ
ューラの呼び出しを行う（ステップＳ３２）。
オペレーティングシステム（ＯＳ）は、その起動の際に
設定されたアドレスにアクセスして、ユーザ側のスケジ
ューラの呼び出しを行う（ステップＳ３２）。
【００４９】オペレーティングシステム（ＯＳ）からの
呼び出しに対し、ユーザアプリケーションのスケジュー
ラ機能に従い、図２に示す例では、スレッド−０からス
レッド−１のコンテキスト・スイッチング処理を行い、
オペレーティングシステム（ＯＳ）にスレッド−０から
スレッド−１へのスイッチング処理を指示する（ステッ
プＳ３３）。
呼び出しに対し、ユーザアプリケーションのスケジュー
ラ機能に従い、図２に示す例では、スレッド−０からス
レッド−１のコンテキスト・スイッチング処理を行い、
オペレーティングシステム（ＯＳ）にスレッド−０から
スレッド−１へのスイッチング処理を指示する（ステッ
プＳ３３）。
【００５０】したがって、オペレーティングシステム
（ＯＳ）は、スイッチ先であるスレッド−１のコンテキ
ストＢを、ＲＡＭ１１のユーザ側管理のメモリ領域から
読み出し、ロードする（ステップＳ３４）。次いで、オ
ペレーティングシステム（ＯＳ）のディスパッチ機能に
より、実行状態のスレッド−０と実行可能状態のスレッ
ド−１を、それぞれ実行可能状態と、実行状態にスイッ
チする（ステップＳ３５）。
（ＯＳ）は、スイッチ先であるスレッド−１のコンテキ
ストＢを、ＲＡＭ１１のユーザ側管理のメモリ領域から
読み出し、ロードする（ステップＳ３４）。次いで、オ
ペレーティングシステム（ＯＳ）のディスパッチ機能に
より、実行状態のスレッド−０と実行可能状態のスレッ
ド−１を、それぞれ実行可能状態と、実行状態にスイッ
チする（ステップＳ３５）。
【００５１】この様に本発明では、コンテキストの格納
される領域を、オペレーティングシステム（ＯＳ）の管
理領域ではなく、ユーザ側で管理するメモリ領域として
いる。このために、オペレーティングシステム（ＯＳ）
の管理領域を予め大量に確保する必要が無く、オペレー
ティングシステム（ＯＳ）の管理領域を小さくすること
が可能である。
される領域を、オペレーティングシステム（ＯＳ）の管
理領域ではなく、ユーザ側で管理するメモリ領域として
いる。このために、オペレーティングシステム（ＯＳ）
の管理領域を予め大量に確保する必要が無く、オペレー
ティングシステム（ＯＳ）の管理領域を小さくすること
が可能である。
【００５２】さらに、上記の様に、コンテキストの書込
が、オペレーティングシステム（ＯＳ）の管理領域で行
われないので、オペレーティングシステム（ＯＳ）をＲ
ＯＭに格納したままで実行することも可能である。
が、オペレーティングシステム（ＯＳ）の管理領域で行
われないので、オペレーティングシステム（ＯＳ）をＲ
ＯＭに格納したままで実行することも可能である。
【００５３】図３は、かかる本発明に従う特徴を利用し
た、情報処理装置の実施例構成のブロック図である。上
記の様に、スケジューラがユーザアプリケーション４０
側に備えられ、オペレーティングシステム（ＯＳ）は、
読み出し専用となっているので、図３において、ブート
ＲＯＭ２０と同様に、ＲＯＭ３０に格納され、そのまま
実行される。
た、情報処理装置の実施例構成のブロック図である。上
記の様に、スケジューラがユーザアプリケーション４０
側に備えられ、オペレーティングシステム（ＯＳ）は、
読み出し専用となっているので、図３において、ブート
ＲＯＭ２０と同様に、ＲＯＭ３０に格納され、そのまま
実行される。
【００５４】コンテキスト・スイッチング（図２、ステ
ップＳ３３）の際、オペレーティングシステム（ＯＳ）
により、ユーザアプリケーション４０のＲＡＭ１１上の
管理領域がアクセスされ、スイッチ先のスレッド（プロ
セス）のコンテキストが読み出される。そして、読み出
されたコンテキストに対応するユーザアプリケーション
４０のプロセスに対し、ＣＰＵ１が割り当てられ、実行
される。
ップＳ３３）の際、オペレーティングシステム（ＯＳ）
により、ユーザアプリケーション４０のＲＡＭ１１上の
管理領域がアクセスされ、スイッチ先のスレッド（プロ
セス）のコンテキストが読み出される。そして、読み出
されたコンテキストに対応するユーザアプリケーション
４０のプロセスに対し、ＣＰＵ１が割り当てられ、実行
される。
【００５５】上記の様にして、本発明により、オペレー
ティングシステム（ＯＳ）の管理領域を小さくする事が
可能である。図４は、この特徴を利用して、情報処理装
置において、ＣＰＵ１と一体にオペレーティングシステ
ム（ＯＳ）を１つの半導体チップ上に構成した実施例構
成のブロック図である。なお、その動作は図３の例と同
様であるので省略する。
ティングシステム（ＯＳ）の管理領域を小さくする事が
可能である。図４は、この特徴を利用して、情報処理装
置において、ＣＰＵ１と一体にオペレーティングシステ
ム（ＯＳ）を１つの半導体チップ上に構成した実施例構
成のブロック図である。なお、その動作は図３の例と同
様であるので省略する。
【００５６】また、図５は、上記オペレーティングシス
テム（ＯＳ）の管理領域が小さくできるという本発明の
特徴を利用した情報処理装置の別の実施例構成のブロッ
ク図である。本実施例では、オペレーティングシステム
（ＯＳ）をブートストラッププログラムを含むバイオス
（ＢＩＯＳ）と共に、一体にＲＯＭ５０に格納してい
る。
テム（ＯＳ）の管理領域が小さくできるという本発明の
特徴を利用した情報処理装置の別の実施例構成のブロッ
ク図である。本実施例では、オペレーティングシステム
（ＯＳ）をブートストラッププログラムを含むバイオス
（ＢＩＯＳ）と共に、一体にＲＯＭ５０に格納してい
る。
【００５７】このように図４，図５の実施例に示される
如く、オペレーティングシステム（ＯＳ）を、他の要素
と一体に構成することにより装置コストの低減を図るこ
とが可能である。すなわち、オペレーティングシステム
（ＯＳ）を、ＣＰＵ１あるいはブートストラッププログ
ラムを含むバイオス（ＢＩＯＳ）と一体にＲＯＭに格納
することが可能であり、あるいは他の周辺機能部と一体
に格納することも可能である。
如く、オペレーティングシステム（ＯＳ）を、他の要素
と一体に構成することにより装置コストの低減を図るこ
とが可能である。すなわち、オペレーティングシステム
（ＯＳ）を、ＣＰＵ１あるいはブートストラッププログ
ラムを含むバイオス（ＢＩＯＳ）と一体にＲＯＭに格納
することが可能であり、あるいは他の周辺機能部と一体
に格納することも可能である。
【００５８】ここで、スケジューラをユーザ管理側に置
くという本発明の特徴を、更にソフトウェア開発におけ
るプログラムバグ修正装置であるデバッキング装置（デ
バッカ）に適用することが可能である。
くという本発明の特徴を、更にソフトウェア開発におけ
るプログラムバグ修正装置であるデバッキング装置（デ
バッカ）に適用することが可能である。
【００５９】図１１は、一般的なデバッカの構成を説明
する図である。図において、デバック対象となるターゲ
ットＣＰＵ５０と、デバッカ６０が、インサーキットエ
ミュレータ（ＩＣＥ）７０を通して接続される。
する図である。図において、デバック対象となるターゲ
ットＣＰＵ５０と、デバッカ６０が、インサーキットエ
ミュレータ（ＩＣＥ）７０を通して接続される。
【００６０】ここで、図１１における、ターゲットＣＰ
Ｕ５０は、従来と同様のオペレーティングシステムを有
するＣＰＵ５１を有し、従って、スケジューラ機能もオ
ペレーティングシステム側に有る。さらに、ＣＰＵ５１
は、専用インタフェース５２により、インサーキットエ
ミュレータ（ＩＣＥ）７０側に接続される。
Ｕ５０は、従来と同様のオペレーティングシステムを有
するＣＰＵ５１を有し、従って、スケジューラ機能もオ
ペレーティングシステム側に有る。さらに、ＣＰＵ５１
は、専用インタフェース５２により、インサーキットエ
ミュレータ（ＩＣＥ）７０側に接続される。
【００６１】デバッカ６０は、デバック対象とするプロ
グラムデータを発生するデバッカ・ホスト６１を有し、
専用インタフェース６２を通して、インサーキットエミ
ュレータ（ＩＣＥ）７０側に接続される。
グラムデータを発生するデバッカ・ホスト６１を有し、
専用インタフェース６２を通して、インサーキットエミ
ュレータ（ＩＣＥ）７０側に接続される。
【００６２】インサーキットエミュレータ（ＩＣＥ）７
０は、デバック作業を支援するものであり、デバッカ６
０からの所定のプログラムデータに対し、デバック作業
に必要なデバックスレッドを生成する。
０は、デバック作業を支援するものであり、デバッカ６
０からの所定のプログラムデータに対し、デバック作業
に必要なデバックスレッドを生成する。
【００６３】そして、デバッカ・ホスト６１から送られ
る上記のプログラムデータを通信インタフェース７３で
受信し、ＩＣＥ本体ＣＰＵ７１において、生成するデバ
ックスレッドを加え、通信インタフェース７２を通して
ターゲットＣＰＵ５１に送る。
る上記のプログラムデータを通信インタフェース７３で
受信し、ＩＣＥ本体ＣＰＵ７１において、生成するデバ
ックスレッドを加え、通信インタフェース７２を通して
ターゲットＣＰＵ５１に送る。
【００６４】したがって、図１１のデバッカの構成で
は、デバックを行うプログラム毎に対応したインサーキ
ットエミュレータ（ＩＣＥ）７０が必要となる。さら
に、専用のインタフェース５２，６２も必要となる。
は、デバックを行うプログラム毎に対応したインサーキ
ットエミュレータ（ＩＣＥ）７０が必要となる。さら
に、専用のインタフェース５２，６２も必要となる。
【００６５】これに対し、本発明のオペレーティング管
理システムを用いる場合のデバッカを、図６に示す構成
とすることが可能である。すなわち、インサーキットエ
ミュレータ（ＩＣＥ）７０を不要とし、ターゲット・ホ
スト間通信インタフェース５３を介し、汎用インタフェ
ース５２０，６２０を通して、ターゲットＣＰＵ５１間
が接続される。
理システムを用いる場合のデバッカを、図６に示す構成
とすることが可能である。すなわち、インサーキットエ
ミュレータ（ＩＣＥ）７０を不要とし、ターゲット・ホ
スト間通信インタフェース５３を介し、汎用インタフェ
ース５２０，６２０を通して、ターゲットＣＰＵ５１間
が接続される。
【００６６】デバッカ・ホスト６１から生成されるプロ
グラムデータ側に本発明に従い、スケジューラ機能を有
することにより、容易にデバックスレッドを生成するこ
とが可能である。
グラムデータ側に本発明に従い、スケジューラ機能を有
することにより、容易にデバックスレッドを生成するこ
とが可能である。
【００６７】これにより、図１１に示した様なインサー
キットエミュレータ（ＩＣＥ）７０及び、専用のインタ
フェース５２，６２を不要とすることができる。
キットエミュレータ（ＩＣＥ）７０及び、専用のインタ
フェース５２，６２を不要とすることができる。
【００６８】
【発明の効果】以上図面を参照して、本発明の実施の形
態を説明した様に、本発明は、ユーザアプリケーション
プログラム側に、スケジューラを置くことにより、オペ
レーティングシステム（ＯＳ）においてスケジューラの
処理がスピードのボトルネックになっている問題を解決
することが可能である。
態を説明した様に、本発明は、ユーザアプリケーション
プログラム側に、スケジューラを置くことにより、オペ
レーティングシステム（ＯＳ）においてスケジューラの
処理がスピードのボトルネックになっている問題を解決
することが可能である。
【００６９】また、特に本発明は、ゲームプログラムの
実行処理において、スケジューラの機能は単純で良い
が、一方処理スピードの高速化が必要であるゲーム装置
に適用する場合に、著しい特徴が得られる。
実行処理において、スケジューラの機能は単純で良い
が、一方処理スピードの高速化が必要であるゲーム装置
に適用する場合に、著しい特徴が得られる。
【００７０】また、本発明を携帯電話等の小型の電子機
器に適用する場合は、オペレーティングシステム（Ｏ
Ｓ）による、不要で複雑な処理が増えることによる回路
の消費電力の増大も防ぐことが可能である。
器に適用する場合は、オペレーティングシステム（Ｏ
Ｓ）による、不要で複雑な処理が増えることによる回路
の消費電力の増大も防ぐことが可能である。
【００７１】なお、上記実施の形態は、本発明を説明す
るためのものであり、本発明は、かかる実施の形態に限
定されない。本発明の保護の範囲は、特許請求の範囲に
より定まり、特許請求の範囲の記載の均等の範囲も、本
発明の保護の範囲に含まれるものである。
るためのものであり、本発明は、かかる実施の形態に限
定されない。本発明の保護の範囲は、特許請求の範囲に
より定まり、特許請求の範囲の記載の均等の範囲も、本
発明の保護の範囲に含まれるものである。
【図１】本発明に従うオペレーティングシステム（Ｏ
Ｓ）のスケジュール管理方法の実施の形態を説明する図
であり、図８に対応するプロセスの状態遷移図である。
Ｓ）のスケジュール管理方法の実施の形態を説明する図
であり、図８に対応するプロセスの状態遷移図である。
【図２】図１の状態遷移図における、オペレーティング
システム（ＯＳ）とユーザアプリケーション間の関わり
を説明する動作フロー図である。
システム（ＯＳ）とユーザアプリケーション間の関わり
を説明する動作フロー図である。
【図３】本発明に従う特徴を利用した、情報処理装置の
実施例構成のブロック図である。
実施例構成のブロック図である。
【図４】情報処理装置において、ＣＰＵ１と一体にオペ
レーティングシステム（ＯＳ）を１つの半導体チップ上
に構成した実施例構成のブロック図である。
レーティングシステム（ＯＳ）を１つの半導体チップ上
に構成した実施例構成のブロック図である。
【図５】本発明の特徴を利用した情報処理装置の別の実
施例構成のブロック図である。
施例構成のブロック図である。
【図６】本発明のオペレーティング管理方法を用いるデ
バッカの構成例である。
バッカの構成例である。
【図７】オペレーティングシステム（ＯＳ）の起動の一
般的方法を説明する図である。
般的方法を説明する図である。
【図８】プロセスの状態遷移とオペレーティングシステ
ム（ＯＳ）の関わりを説明する図である。
ム（ＯＳ）の関わりを説明する図である。
【図９】プロセスの構成例を説明する図である。
【図１０】ＣＰＵスケジューラの機能を説明する図であ
る。
る。
【図１１】一般的なデバッカの構成を説明する図であ
る。
る。
１ ＣＰＵ １１ ＲＡＭ ２０ ブートＲＯＭ ３０ オペレーティングシステム ４０ ユーザアプリケーション
Claims (10)
- 【請求項１】少なくとも１以上のスレッドを有するユー
ザアプリケーションの実行を管理するオペレーティング
システムの実行方法であって、 ユーザアプリケーションのスレッド間を切り替えるスケ
ジューラが設定され、 該オペレーティングシステムの起動の際あるいは予め、
ユーザアプリケーションにより管理される該スケジュー
ラの格納されるメモリアドレスを、該オペレーティング
システムに設定し、 該オペレーティングシステムは、１つのスレッドのコン
テキストをメモリへ待避格納する際、該設定されたスケ
ジューラの格納されるメモリアドレスをアクセスし、読
み出される該スケジューラに従い、ディスパッチャによ
りスレッドを切り替えることを特徴とするオペレーティ
ングシステムの実行方法。 - 【請求項２】請求項１において、 前記待避格納されるスレッドのコンテキストは、前記ユ
ーザアプリケーションにより管理されるメモリ領域に格
納されることを特徴とするオペレーティングシステムの
実行方法。 - 【請求項３】オペレーティングシステムにより、少なく
とも１以上のスレッドを有するユーザアプリケーション
の実行を管理する情報処理装置において、 該ユーザアプリケーションを実行するＣＰＵと、 該ユーザアプリケーションにより管理される、スレッド
間を切り替えるスケジューラを格納したメモリ領域を有
し、 該オペレーティングシステムの起動の際あるいは予め、
該ユーザアプリケーションにより管理されるメモリ領域
の該スケジューラの格納されるメモリアドレスが、該オ
ペレーティングシステムに設定され、 更に、該オペレーティングシステムは、該スケジューラ
の格納されるメモリアドレスをアクセスし、読み出され
るスケジューラに従い、該ＣＰＵに割り当てられている
１つのスレッドのコンテキストを、該ユーザアプリケー
ションにより管理されるメモリ領域へ待避格納し、該１
つのスレッドと、該ＣＰＵの割当てが切り替えられる他
のスレッドのコンテキストを該ユーザアプリケーション
により管理されるメモリ領域から読み出すことを特徴と
する情報処理装置。 - 【請求項４】請求項３において、 前記待避格納されるスレッドのコンテキストは、前記ユ
ーザアプリケーションにより管理されるメモリ領域に格
納されることを特徴とする情報処理装置。 - 【請求項５】請求項３において、 前記オペレーティングシステムは、ＲＯＭに格納されて
いることを特徴とする情報処理装置。 - 【請求項６】請求項３において、 前記オペレーティングシステムは、装置起ち上げ用のブ
ートストラッププログラムとともに、ＲＯＭに一体に格
納されていることを特徴とする情報処理装置。 - 【請求項７】請求項３において、 前記オペレーティングシステムは、前記ＣＰＵと一体
に、半導体チップ上に形成されたＲＯＭに格納されてい
ることを特徴とする情報処理装置。 - 【請求項８】オペレーティングシステムにより実行を管
理される、少なくとも１以上のスレッドを有するユーザ
アプリケーションであって、 スレッド間を切り替えるスケジューラを有し、 １つのスレッドのコンテキストをメモリへ待避格納する
際、該オペレーティングシステムの起動時あるいは予
め、該オペレーティングシステムに設定された、該スケ
ジューラの格納される該ユーザアプリケーションにより
管理されるメモリアドレスが、該オペレーティングシス
テムによりアクセスされ、該アクセスされるメモリアド
レスから読み出される該スケジューラに従い、ディスパ
ッチャによりスレッドを切り替えられることを特徴とす
るユーザアプリケーションを格納した記憶媒体。 - 【請求項９】請求項８において、 前記待避格納されるスレッドのコンテキストは、前記ユ
ーザアプリケーションにより管理されるメモリ領域に格
納されることを特徴とするユーザアプリケーションを格
納した記憶媒体。 - 【請求項１０】オペレーティングシステムを有するＣＰ
Ｕと、バグ検出対象であり、該ＣＰＵにおいて実行され
る少なくとも１以上のスレッドを有するアプリケーショ
ンプログラムを供給するホスト装置を有するデバッカに
おいて、 該アプリケーションプログラムは、スレッド間を切り替
えるスケジューラを有し、更に、 １つのスレッドのコンテキストをメモリへ待避格納する
際、該オペレーティングシステムの起動時あるいは予
め、該オペレーティングシステムに設定された、該スケ
ジューラの格納される該ユーザアプリケーションにより
管理されるメモリアドレスが、該オペレーティングシス
テムによりアクセスされ、該アクセスされるメモリアド
レスから読み出される該スケジューラに従い、ディスパ
ッチャによりスレッドを切り替えられるものであって、 該少なくとも１以上のスレッドが、デバック機能を果た
すデバックスレッドを有することを特徴とするデバッ
カ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10123539A JPH11316691A (ja) | 1998-05-06 | 1998-05-06 | オペレーティングシステムの実行方法及び、これを用いた情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10123539A JPH11316691A (ja) | 1998-05-06 | 1998-05-06 | オペレーティングシステムの実行方法及び、これを用いた情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11316691A true JPH11316691A (ja) | 1999-11-16 |
Family
ID=14863113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10123539A Pending JPH11316691A (ja) | 1998-05-06 | 1998-05-06 | オペレーティングシステムの実行方法及び、これを用いた情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11316691A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608220B1 (ko) | 2003-06-27 | 2006-08-08 | 가부시끼가이샤 도시바 | 정보처리시스템 및 메모리 관리방법과 이 방법을 실행하기 위한 프로그램을 기록한 기록매체 |
| CN100428165C (zh) * | 2005-08-31 | 2008-10-22 | 国际商业机器公司 | 用于控制子上下文之间的存储器访问的装置、***和方法 |
-
1998
- 1998-05-06 JP JP10123539A patent/JPH11316691A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608220B1 (ko) | 2003-06-27 | 2006-08-08 | 가부시끼가이샤 도시바 | 정보처리시스템 및 메모리 관리방법과 이 방법을 실행하기 위한 프로그램을 기록한 기록매체 |
| CN100428165C (zh) * | 2005-08-31 | 2008-10-22 | 国际商业机器公司 | 用于控制子上下文之间的存储器访问的装置、***和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6434696B1 (en) | Method for quickly booting a computer system | |
| KR100746797B1 (ko) | 프로세서 및 정보처리 방법 | |
| EP3274788B1 (en) | Technologies for improved hybrid sleep power management | |
| EP2296089A2 (en) | Operating systems | |
| US20070022421A1 (en) | Operating systems | |
| KR20060126372A (ko) | 운영 시스템 초기화 동안 코드를 실행하기 위한 시스템 | |
| JPH08503566A (ja) | コンピュータ装置の電力消費を自動的に減少させる方法 | |
| US20110219373A1 (en) | Virtual machine management apparatus and virtualization method for virtualization-supporting terminal platform | |
| CN102880477A (zh) | 一种实现计算机启动的方法和计算机 | |
| US20040098722A1 (en) | System, method, and computer program product for operating-system task management | |
| US4851992A (en) | Register/saving/restoring system for saving and restoring data in a register of a slave processor | |
| US7418714B2 (en) | Employing three parameter buffer access in connection with SMBus notifications | |
| JPH07287682A (ja) | コンピュータシステム | |
| US7930524B1 (en) | Method for executing a 32-bit flat address program during a system management mode interrupt | |
| CN116028129B (zh) | 一种基于飞腾平台的uefi快速启动方法及飞腾平台 | |
| JP2003099272A (ja) | タスク切替システムと方法およびｄｓｐとモデム | |
| JPH11316691A (ja) | オペレーティングシステムの実行方法及び、これを用いた情報処理装置 | |
| JPH10326205A (ja) | システムコール発行方法 | |
| JP2003044307A (ja) | 無線通信機と、そのブートプログラム書き換え方法及びプログラム | |
| JPH0484335A (ja) | 仮想計算機制御方式 | |
| JPH10143274A (ja) | Ｃｐｕのクロック制御装置 | |
| JP2009509214A (ja) | スレッドコールテーブルを用いたコンピュータ装置への機能性の付加 | |
| JP2003256219A (ja) | 組込み機器におけるプログラム実行方法 | |
| KR100292155B1 (ko) | 작업환경전환이용이한디지탈컴퓨터시스템과그사용방법 | |
| JP2663895B2 (ja) | Ｃｐｕシミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070925 |