JPH10125682A - 半導体素子の電極形成方法 - Google Patents
半導体素子の電極形成方法Info
- Publication number
- JPH10125682A JPH10125682A JP8272466A JP27246696A JPH10125682A JP H10125682 A JPH10125682 A JP H10125682A JP 8272466 A JP8272466 A JP 8272466A JP 27246696 A JP27246696 A JP 27246696A JP H10125682 A JPH10125682 A JP H10125682A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- forming
- metal film
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Chemically Coating (AREA)
Abstract
(57)【要約】
【課題】 半導体素子１のＡｌ電極２上に無電解めっき
法によって接続性の高い金属膜８，９の突起電極を形成
する。 【解決手段】 ウエハ６上に形成された半導体素子１の
Ａｌ電極２上に無電解めっき法で２種類以上の金属膜
８，９により突起電極を形成する方法において、各処理
温度によるウエハ６の反りを一定の状態に保持し、Ｎｉ
膜８上に、Ａｕ膜９を形成する際に、半導体素子１の保
護膜４とＮｉ膜８との界面からのＡｕ膜９のめっき液が
浸入するのを防止し、Ａｌ電極２とＡｕ膜９のめっき液
との反応を防止し、密着性が良く、接続性の高い電極を
形成している。
法によって接続性の高い金属膜８，９の突起電極を形成
する。 【解決手段】 ウエハ６上に形成された半導体素子１の
Ａｌ電極２上に無電解めっき法で２種類以上の金属膜
８，９により突起電極を形成する方法において、各処理
温度によるウエハ６の反りを一定の状態に保持し、Ｎｉ
膜８上に、Ａｕ膜９を形成する際に、半導体素子１の保
護膜４とＮｉ膜８との界面からのＡｕ膜９のめっき液が
浸入するのを防止し、Ａｌ電極２とＡｕ膜９のめっき液
との反応を防止し、密着性が良く、接続性の高い電極を
形成している。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、トランジ
スタ、ＩＣあるいはＬＳＩといった半導体素子を、パッ
ケージ無しの裸状態で実装する、いわゆるベアチップ実
装に好適な接合用の電極形成方法に関するものである。
スタ、ＩＣあるいはＬＳＩといった半導体素子を、パッ
ケージ無しの裸状態で実装する、いわゆるベアチップ実
装に好適な接合用の電極形成方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型、高機能化の要求
から、従来の樹脂パッケージに代わって、リード配線を
形成したテープ状の絶縁フィルムにベアチップを載せて
リードと接続した表面実装型のパッケージであるＴＣＰ
（Ｔａｐｅ ＣａｒｒｉｅｒＰａｃｋａｇｅ）、あるい
は、ベアチップを直接、回路基板に実装するフリップチ
ップ方式等の高密度実装技術に対する要望は、ますます
強まっている。これらの高密度実装技術に用いられる半
導体素子においては、外部と電気的な接続をするための
外部電極には、接合用の突起電極が必要である。
から、従来の樹脂パッケージに代わって、リード配線を
形成したテープ状の絶縁フィルムにベアチップを載せて
リードと接続した表面実装型のパッケージであるＴＣＰ
（Ｔａｐｅ ＣａｒｒｉｅｒＰａｃｋａｇｅ）、あるい
は、ベアチップを直接、回路基板に実装するフリップチ
ップ方式等の高密度実装技術に対する要望は、ますます
強まっている。これらの高密度実装技術に用いられる半
導体素子においては、外部と電気的な接続をするための
外部電極には、接合用の突起電極が必要である。
【０００３】かかる接合用の突起電極の形成方法の一例
を、図５および図６に基づいて説明する。
を、図５および図６に基づいて説明する。
【０００４】図５は、無電解めっき法によって突起電極
を形成する前のＡｌ電極付近の半導体素子の断面図であ
り、図６は、無電解めっき法による突起電極の形成方法
を示す工程断面図である。
を形成する前のＡｌ電極付近の半導体素子の断面図であ
り、図６は、無電解めっき法による突起電極の形成方法
を示す工程断面図である。
【０００５】これらの図において、１は半導体素子、２
は半導体素子１の外部電極としてのＡｌ電極、３は自然
酸化膜、４はＡｌ電極２の縁部を覆うように形成された
シリコン窒化膜などの保護膜、５はシリコン酸化膜、６
はウェハ、７はＺｎ粒子膜、８はＮｉ膜、９はＡｕ膜を
示している。
は半導体素子１の外部電極としてのＡｌ電極、３は自然
酸化膜、４はＡｌ電極２の縁部を覆うように形成された
シリコン窒化膜などの保護膜、５はシリコン酸化膜、６
はウェハ、７はＺｎ粒子膜、８はＮｉ膜、９はＡｕ膜を
示している。
【０００６】先ず、図６（a）は、ウエハ６の半導体素
子１上に形成されたＡｌ電極２のウエットエッチング工
程を示したものである。この工程において、ウェハ６を
リン酸や水酸化ナトリウムの水溶液中に浸漬することに
より、Ａｌ電極２の表面に形成された自然酸化膜３を除
去する。この自然酸化膜３の除去後、室温付近に保持し
た純水により洗浄を行う。
子１上に形成されたＡｌ電極２のウエットエッチング工
程を示したものである。この工程において、ウェハ６を
リン酸や水酸化ナトリウムの水溶液中に浸漬することに
より、Ａｌ電極２の表面に形成された自然酸化膜３を除
去する。この自然酸化膜３の除去後、室温付近に保持し
た純水により洗浄を行う。
【０００７】自然酸化膜３を除去したまま放置すると、
再びＡｌ電極２上に自然酸化膜３が形成されてしまうた
めに、図６（ｂ）に示すように、Ａｌ電極２上にＺｎ粒
子膜７を形成して自然酸化膜３の再形成を防止する。こ
のＺｎ粒子膜７の形成は、室温に保持したＺｎを含有す
るアルカリ性（ｐＨ１３〜１４）の溶液中に３０秒程度
浸漬することにより行われ、Ａｌと溶液中のＺｎイオン
との置換反応を利用してＡｌ電極２の表面に、膜厚３０
０〜５００Å程度のＺｎ粒子膜７を形成するものであ
る。このＺｎ粒子膜７の形成後は、室温付近に保持した
純水により洗浄を行う。
再びＡｌ電極２上に自然酸化膜３が形成されてしまうた
めに、図６（ｂ）に示すように、Ａｌ電極２上にＺｎ粒
子膜７を形成して自然酸化膜３の再形成を防止する。こ
のＺｎ粒子膜７の形成は、室温に保持したＺｎを含有す
るアルカリ性（ｐＨ１３〜１４）の溶液中に３０秒程度
浸漬することにより行われ、Ａｌと溶液中のＺｎイオン
との置換反応を利用してＡｌ電極２の表面に、膜厚３０
０〜５００Å程度のＺｎ粒子膜７を形成するものであ
る。このＺｎ粒子膜７の形成後は、室温付近に保持した
純水により洗浄を行う。
【０００８】次に、図６（ｃ）に示すように、Ａｌ電極
２上に無電解めっき法によりＮｉ膜８を形成する。
２上に無電解めっき法によりＮｉ膜８を形成する。
【０００９】具体的には、９０℃程度に保持した無電解
Ｎｉめっき浴中に、２〜５分の浸漬を行い、これによっ
て、Ｚｎ粒子膜７が無電解Ｎｉめっき液中で溶解するこ
とで、Ｚｎと無電解Ｎｉめっき液中のＮｉイオンとの置
換反応によりＮｉが析出した後に、無電解Ｎｉめっき液
の自己還元反応によりＮｉ上にＮｉが自己析出し、半導
体素子１のＡｌ電極２上に０.７〜１.２μｍ程度のＮｉ
膜８を形成するものである。
Ｎｉめっき浴中に、２〜５分の浸漬を行い、これによっ
て、Ｚｎ粒子膜７が無電解Ｎｉめっき液中で溶解するこ
とで、Ｚｎと無電解Ｎｉめっき液中のＮｉイオンとの置
換反応によりＮｉが析出した後に、無電解Ｎｉめっき液
の自己還元反応によりＮｉ上にＮｉが自己析出し、半導
体素子１のＡｌ電極２上に０.７〜１.２μｍ程度のＮｉ
膜８を形成するものである。
【００１０】次に、室温の純水によりウエハ６の洗浄を
行い、その後、図６（ｄ）に示すように、Ｎｉ膜８上に
無電解めっき法によりＡｕ膜９を形成する。具体的に
は、９０℃程度に保持した無電解Ａｕめっき浴中に、４
０分程度の浸漬を行い、Ｎｉと無電解Ａｕめっき液中の
Ａｕイオンとの置換反応によってＮｉ膜８上に０.２μ
ｍのＡｕ膜９を形成するものである。
行い、その後、図６（ｄ）に示すように、Ｎｉ膜８上に
無電解めっき法によりＡｕ膜９を形成する。具体的に
は、９０℃程度に保持した無電解Ａｕめっき浴中に、４
０分程度の浸漬を行い、Ｎｉと無電解Ａｕめっき液中の
Ａｕイオンとの置換反応によってＮｉ膜８上に０.２μ
ｍのＡｕ膜９を形成するものである。
【００１１】このようにＡｕ膜９を形成するのは、Ｎｉ
膜８単独ではＮｉの酸化膜の存在により電気的な接続性
が悪く、これを改善して電気的な接続性を高めるためで
ある。
膜８単独ではＮｉの酸化膜の存在により電気的な接続性
が悪く、これを改善して電気的な接続性を高めるためで
ある。
【００１２】なお、上記図６（ａ）から図６（ｄ）工程
は、通常ウエハ単位で行われる。
は、通常ウエハ単位で行われる。
【００１３】このようにして、半導体素子１の外部電極
であるＡｌ電極２上に無電解めっき法によりＮｉ膜８を
析出により形成し、更にその上にＡｕ膜９を無電解めっ
き法により析出して接合用の突起電極を形成する。この
半導体素子１をベアチップ実装する場合は、この突起電
極を直接回路基板にフリップチップ実装で接続したり、
あるいは、ＴＣＰにパッケージングするものである。
であるＡｌ電極２上に無電解めっき法によりＮｉ膜８を
析出により形成し、更にその上にＡｕ膜９を無電解めっ
き法により析出して接合用の突起電極を形成する。この
半導体素子１をベアチップ実装する場合は、この突起電
極を直接回路基板にフリップチップ実装で接続したり、
あるいは、ＴＣＰにパッケージングするものである。
【００１４】
【発明が解決しようとする課題】このように半導体素子
のＡｌ電極上に、無電解めっき法によってＮｉ膜および
Ａｕ膜といった第１，第２の金属膜を形成する場合に
は、Ａｌに対して反応性があるめっき液を使用すること
が多く、このため、Ａｌ電極上に形成した第１の金属膜
上に、第２の金属膜を形成する際には、Ａｌ電極と第１
の金属膜との界面に、第２の金属膜のめっき液が浸入す
るのを防止しなければ、Ａｌ電極と第１の金属膜との界
面において、第２の金属膜のめっき液とＡｌ電極とが反
応してしまい、Ａｌ電極と第１の金属膜との密着性が悪
くなり、しかも接触抵抗値が増加してしまうことにな
る。
のＡｌ電極上に、無電解めっき法によってＮｉ膜および
Ａｕ膜といった第１，第２の金属膜を形成する場合に
は、Ａｌに対して反応性があるめっき液を使用すること
が多く、このため、Ａｌ電極上に形成した第１の金属膜
上に、第２の金属膜を形成する際には、Ａｌ電極と第１
の金属膜との界面に、第２の金属膜のめっき液が浸入す
るのを防止しなければ、Ａｌ電極と第１の金属膜との界
面において、第２の金属膜のめっき液とＡｌ電極とが反
応してしまい、Ａｌ電極と第１の金属膜との密着性が悪
くなり、しかも接触抵抗値が増加してしまうことにな
る。
【００１５】ところが、上述のような従来例の無電解め
っき法を利用した電極形成では、ウエハ単位で半導体素
子のＡｌ電極上に第１，第２の金属膜を形成する際の８
０°Ｃ〜９０°Ｃ程度のめっき処理温度では、ウェハに
反りが発生する。すなわち、ウェハ上に半導体素子を形
成するために積層した材料の熱膨張率の相違により、め
っき処理温度では、ウエハの半導体素子の形成面側に反
りが発生し、この反りが発生した状態で金属膜が形成さ
れることになる。
っき法を利用した電極形成では、ウエハ単位で半導体素
子のＡｌ電極上に第１，第２の金属膜を形成する際の８
０°Ｃ〜９０°Ｃ程度のめっき処理温度では、ウェハに
反りが発生する。すなわち、ウェハ上に半導体素子を形
成するために積層した材料の熱膨張率の相違により、め
っき処理温度では、ウエハの半導体素子の形成面側に反
りが発生し、この反りが発生した状態で金属膜が形成さ
れることになる。
【００１６】したがって、第１の金属膜を形成した後の
室温の洗浄工程においては、反りがなくなって元の状態
に戻るので、Ａｌ電極上に形成された保護膜４と無電解
めっきにより形成した第１の金属膜であるＮｉ膜８との
界面に微細な隙間を生じ、第２の金属膜であるＡｕ膜９
を無電解めっき法により形成する時に、前記微細な隙間
よりＡｕ膜９のめっき液が浸入し、Ａｌ電極２と反応
し、Ａｌ電極２とＮｉ膜８との密着性が悪くなり、しか
も接触抵抗値が増加してしまうという問題点を有してい
た。
室温の洗浄工程においては、反りがなくなって元の状態
に戻るので、Ａｌ電極上に形成された保護膜４と無電解
めっきにより形成した第１の金属膜であるＮｉ膜８との
界面に微細な隙間を生じ、第２の金属膜であるＡｕ膜９
を無電解めっき法により形成する時に、前記微細な隙間
よりＡｕ膜９のめっき液が浸入し、Ａｌ電極２と反応
し、Ａｌ電極２とＮｉ膜８との密着性が悪くなり、しか
も接触抵抗値が増加してしまうという問題点を有してい
た。
【００１７】本発明は、上述の点に鑑みて為されたもの
であって、半導体素子の外部電極上に、無電解めっき法
によって少なくとも２種類以上の金属膜からなる接合用
の電極を形成する方法において、密着性がよく、接続性
の高い電極を形成できるようにすることを目的とする。
であって、半導体素子の外部電極上に、無電解めっき法
によって少なくとも２種類以上の金属膜からなる接合用
の電極を形成する方法において、密着性がよく、接続性
の高い電極を形成できるようにすることを目的とする。
【００１８】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、次のように構成している。
に、本発明では、次のように構成している。
【００１９】すなわち、本発明の半導体素子の電極形成
方法は、外部電極上に金属膜を形成する工程で生じるウ
エハの反りに起因して外部電極上に形成された保護膜と
無電解めっきにより形成した第１の金属膜との界面に微
細な隙間が生じ、この隙間から第２の金属膜のめっき液
が浸入して外部電極と反応するのを防止するために、金
属膜を形成するすべての処理工程でのウエハの反りを一
定にし、あるいは、反りを強制的に防止し、さらには、
反りの影響で生じた隙間をめっき法により再度埋めるよ
うにしている。
方法は、外部電極上に金属膜を形成する工程で生じるウ
エハの反りに起因して外部電極上に形成された保護膜と
無電解めっきにより形成した第１の金属膜との界面に微
細な隙間が生じ、この隙間から第２の金属膜のめっき液
が浸入して外部電極と反応するのを防止するために、金
属膜を形成するすべての処理工程でのウエハの反りを一
定にし、あるいは、反りを強制的に防止し、さらには、
反りの影響で生じた隙間をめっき法により再度埋めるよ
うにしている。
【００２０】本発明によれば、外部電極と第１の金属膜
との界面への第２の金属膜のめっき液の浸入を阻止して
前記めっき液と外部電極との反応を防止できることにな
り、これによって、外部電極と第１の金属膜との密着性
が向上し、接触抵抗値が小さく接続性の高い電極を形成
することができる。
との界面への第２の金属膜のめっき液の浸入を阻止して
前記めっき液と外部電極との反応を防止できることにな
り、これによって、外部電極と第１の金属膜との密着性
が向上し、接触抵抗値が小さく接続性の高い電極を形成
することができる。
【００２１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、半導体素子の外部電極上に無電解めっき法によって
少なくとも２種類以上の金属膜を積層することにより電
極を形成する方法において、少なくとも第１の金属膜を
形成する工程から第２の金属膜を形成する工程までのす
べての処理工程における処理温度を、ほぼ等しい温度に
保持するものであり、これによって、第１の金属膜の形
成のための処理工程で半導体素子に反りが生じても、ほ
ぼそのままの反り状態で処理が行われるので、室温に戻
した場合のように、外部電極上に形成された保護膜と第
１の金属膜との界面に微細な隙間が生じることがなく、
したがって、第２の金属膜のめっき液が外部電極と反応
することがない。
は、半導体素子の外部電極上に無電解めっき法によって
少なくとも２種類以上の金属膜を積層することにより電
極を形成する方法において、少なくとも第１の金属膜を
形成する工程から第２の金属膜を形成する工程までのす
べての処理工程における処理温度を、ほぼ等しい温度に
保持するものであり、これによって、第１の金属膜の形
成のための処理工程で半導体素子に反りが生じても、ほ
ぼそのままの反り状態で処理が行われるので、室温に戻
した場合のように、外部電極上に形成された保護膜と第
１の金属膜との界面に微細な隙間が生じることがなく、
したがって、第２の金属膜のめっき液が外部電極と反応
することがない。
【００２２】請求項２に記載の発明は、請求項１に記載
の発明において、前記ほぼ等しい温度を、前記外部電極
の縁部を覆う保護膜と外部電極上に形成された前記第１
の金属膜との境界部分に、隙間が生じない温度としてお
り、これによって、第２の金属膜のめっき液が外部電極
と反応するのを確実に防止することができる。
の発明において、前記ほぼ等しい温度を、前記外部電極
の縁部を覆う保護膜と外部電極上に形成された前記第１
の金属膜との境界部分に、隙間が生じない温度としてお
り、これによって、第２の金属膜のめっき液が外部電極
と反応するのを確実に防止することができる。
【００２３】請求項３に記載の発明は、請求項１または
２に記載の発明において、前記すべての処理工程は、前
記第１の金属膜を無電解めっき法によって形成する第１
の金属膜形成工程と、前記第１の金属膜が形成された半
導体素子を洗浄する洗浄工程と、前記第２の金属膜を無
電解めっき法によって形成する第２の金属膜形成工程と
を含むものであり、これら各工程における処理温度がほ
ぼ等しいので、ほぼ等しい反り状態で各工程の処理が為
されることになり、保護膜と第１の金属膜との界面に微
細な隙間が生じることがない。
２に記載の発明において、前記すべての処理工程は、前
記第１の金属膜を無電解めっき法によって形成する第１
の金属膜形成工程と、前記第１の金属膜が形成された半
導体素子を洗浄する洗浄工程と、前記第２の金属膜を無
電解めっき法によって形成する第２の金属膜形成工程と
を含むものであり、これら各工程における処理温度がほ
ぼ等しいので、ほぼ等しい反り状態で各工程の処理が為
されることになり、保護膜と第１の金属膜との界面に微
細な隙間が生じることがない。
【００２４】請求項４に記載の発明は、半導体素子の外
部電極上に無電解めっき法によって少なくとも２種類以
上の金属膜を積層することにより電極を形成する方法に
おいて、少なくとも第１の金属膜を形成する処理温度に
おける前記半導体素子の変形を、補強材によって防止す
るものであり、これによって、第１の金属膜の形成工程
で半導体素子に反りが生じることがなくなり、室温に戻
しても外部電極上に形成された保護膜と第１の金属膜と
の界面に微細な隙間が生じることがなく、したがって、
第２の金属膜のめっき液が外部電極と反応することがな
い。しかも、金属膜を形成した後の洗浄工程を、室温付
近の温度で行うことができる。
部電極上に無電解めっき法によって少なくとも２種類以
上の金属膜を積層することにより電極を形成する方法に
おいて、少なくとも第１の金属膜を形成する処理温度に
おける前記半導体素子の変形を、補強材によって防止す
るものであり、これによって、第１の金属膜の形成工程
で半導体素子に反りが生じることがなくなり、室温に戻
しても外部電極上に形成された保護膜と第１の金属膜と
の界面に微細な隙間が生じることがなく、したがって、
第２の金属膜のめっき液が外部電極と反応することがな
い。しかも、金属膜を形成した後の洗浄工程を、室温付
近の温度で行うことができる。
【００２５】請求項５に記載の発明は、半導体素子の外
部電極上に無電解めっき法によって少なくとも２種類以
上の金属膜を積層することにより電極を形成する方法に
おいて、第１の金属膜を無電解めっき法によって形成す
る第１の金属膜形成工程と、第１の金属膜が形成された
半導体素子を室温付近の温度で洗浄する洗浄工程と、第
２の金属膜を無電解めっき法によって形成する第２の金
属膜形成工程とを含み、前記第１の金属膜形成工程は、
室温よりも高温で第１の金属膜を形成する第１形成工程
と、室温付近の温度で第１の金属膜を形成する第２形成
工程とを含むものであり、第１の金属膜を形成する第１
形成工程で半導体素子に反りが生じ、室温付近に戻した
時に、外部電極上に形成された保護膜と第１の金属膜と
の界面に微細な隙間が生じたとしても、室温付近の温度
の第２形成工程で第１の金属膜が再び形成されて前記隙
間が埋め込まれることになり、これによって、第２の金
属膜のめっき液が外部電極と反応することがない。しか
も、第１の金属膜を形成した後の洗浄工程を、室温付近
の温度で行うことができる。
部電極上に無電解めっき法によって少なくとも２種類以
上の金属膜を積層することにより電極を形成する方法に
おいて、第１の金属膜を無電解めっき法によって形成す
る第１の金属膜形成工程と、第１の金属膜が形成された
半導体素子を室温付近の温度で洗浄する洗浄工程と、第
２の金属膜を無電解めっき法によって形成する第２の金
属膜形成工程とを含み、前記第１の金属膜形成工程は、
室温よりも高温で第１の金属膜を形成する第１形成工程
と、室温付近の温度で第１の金属膜を形成する第２形成
工程とを含むものであり、第１の金属膜を形成する第１
形成工程で半導体素子に反りが生じ、室温付近に戻した
時に、外部電極上に形成された保護膜と第１の金属膜と
の界面に微細な隙間が生じたとしても、室温付近の温度
の第２形成工程で第１の金属膜が再び形成されて前記隙
間が埋め込まれることになり、これによって、第２の金
属膜のめっき液が外部電極と反応することがない。しか
も、第１の金属膜を形成した後の洗浄工程を、室温付近
の温度で行うことができる。
【００２６】請求項６に記載の発明は、請求項１ないし
５のいずれかに記載の発明において、ウェハ単位で半導
体素子に電極を形成するので、量産性に優れたものとな
る。
５のいずれかに記載の発明において、ウェハ単位で半導
体素子に電極を形成するので、量産性に優れたものとな
る。
【００２７】請求項７に記載の発明は、請求項１ないし
６のいずれかに記載の発明において、前記外部電極をＡ
ｌ電極としており、汎用されている電極材料を用いるこ
とができる。
６のいずれかに記載の発明において、前記外部電極をＡ
ｌ電極としており、汎用されている電極材料を用いるこ
とができる。
【００２８】以下、本発明の実施の形態について、図面
を参照しながら説明する。
を参照しながら説明する。
【００２９】（実施の形態１）図１は、本発明の実施の
形態１に係る半導体素子の断面図であり、図２は、ウエ
ハ単位での半導体素子の電極形成方法を示す工程断面図
であり、図５および図６の従来例に対応する部分には、
同一の参照符号を付す。なお、図２（ａ）〜（ｃ）は、
めっき浴および洗浄槽内での変形した状態をそれぞれ示
している。
形態１に係る半導体素子の断面図であり、図２は、ウエ
ハ単位での半導体素子の電極形成方法を示す工程断面図
であり、図５および図６の従来例に対応する部分には、
同一の参照符号を付す。なお、図２（ａ）〜（ｃ）は、
めっき浴および洗浄槽内での変形した状態をそれぞれ示
している。
【００３０】この実施の形態の半導体素子１は、図１に
示されるように、その外部電極であるＡｌ電極２上に無
電解めっき法により、第１の金属膜としてのＮｉ膜８を
析出により形成し、更にその上に第２の金属膜としてＡ
ｕ膜９を無電解めっき法で析出した構成となっており、
この図１に示した半導体素子１をベアチップ実装する場
合は、従来と同様に、接合用の突起電極を直接回路基板
にフリップチップ実装で接続したり、あるいは、ＴＣＰ
にパッケージングするものである。
示されるように、その外部電極であるＡｌ電極２上に無
電解めっき法により、第１の金属膜としてのＮｉ膜８を
析出により形成し、更にその上に第２の金属膜としてＡ
ｕ膜９を無電解めっき法で析出した構成となっており、
この図１に示した半導体素子１をベアチップ実装する場
合は、従来と同様に、接合用の突起電極を直接回路基板
にフリップチップ実装で接続したり、あるいは、ＴＣＰ
にパッケージングするものである。
【００３１】次に、図２を参照しながら、本発明の実施
の形態１に係るウエハ単位での半導体素子の電極形成方
法を工程順に説明する。
の形態１に係るウエハ単位での半導体素子の電極形成方
法を工程順に説明する。
【００３２】先ず、図２（a）は、ウエハ６上の半導体
素子１上に形成されたＡｌ電極２のウエットエッチング
工程を示したものである。この工程において、ウェハ６
をリン酸や水酸化ナトリウムの水溶液中に浸漬すること
により、Ａｌ電極２の表面に形成された自然酸化膜を除
去する。その後、室温付近に保持した純水により洗浄を
行う。
素子１上に形成されたＡｌ電極２のウエットエッチング
工程を示したものである。この工程において、ウェハ６
をリン酸や水酸化ナトリウムの水溶液中に浸漬すること
により、Ａｌ電極２の表面に形成された自然酸化膜を除
去する。その後、室温付近に保持した純水により洗浄を
行う。
【００３３】この自然酸化膜を除去したまま放置する
と、再びＡｌ電極２上に自然酸化膜が形成されてしまう
ために、図２（ｂ）に示すように、Ａｌ電極２上にＺｎ
粒子膜７を形成して自然酸化膜の再形成を防止する。こ
のＺｎ粒子膜７の形成は、室温に保持したＺｎを含有す
るアルカリ性（ｐＨ１３〜１４）の溶液中に３０秒程度
浸漬することにより行われ、Ａｌと溶液中のＺｎイオン
との置換反応を利用してＡｌ電極２の表面に、膜厚３０
０〜５００Å程度のＺｎ粒子膜７を形成するものであ
る。このＺｎ粒子膜７の形成後は、室温付近に保持した
純水により洗浄を行う。
と、再びＡｌ電極２上に自然酸化膜が形成されてしまう
ために、図２（ｂ）に示すように、Ａｌ電極２上にＺｎ
粒子膜７を形成して自然酸化膜の再形成を防止する。こ
のＺｎ粒子膜７の形成は、室温に保持したＺｎを含有す
るアルカリ性（ｐＨ１３〜１４）の溶液中に３０秒程度
浸漬することにより行われ、Ａｌと溶液中のＺｎイオン
との置換反応を利用してＡｌ電極２の表面に、膜厚３０
０〜５００Å程度のＺｎ粒子膜７を形成するものであ
る。このＺｎ粒子膜７の形成後は、室温付近に保持した
純水により洗浄を行う。
【００３４】以上の前処理工程は、上述の従来例と同様
である。
である。
【００３５】次に、図２（ｃ）に示すように、Ａｌ電極
２上に無電解めっき法により第１の金属膜であるＮｉ膜
８を形成する。
２上に無電解めっき法により第１の金属膜であるＮｉ膜
８を形成する。
【００３６】具体的には、９０℃に保持した無電解Ｎｉ
めっき浴１０中に、２〜５分の浸漬を行い、これによっ
て、Ｚｎ粒子膜７が無電解Ｎｉめっき液中で溶解するこ
とで、Ｚｎと無電解Ｎｉめっき液中のＮｉイオンとの置
換反応によりＮｉが析出した後に、無電解Ｎｉめっき液
の自己還元反応によりＮｉ上にＮｉが自己析出し、半導
体素子１のＡｌ電極２上に０.７〜１.２μｍ程度のＮｉ
膜８を形成するものである。
めっき浴１０中に、２〜５分の浸漬を行い、これによっ
て、Ｚｎ粒子膜７が無電解Ｎｉめっき液中で溶解するこ
とで、Ｚｎと無電解Ｎｉめっき液中のＮｉイオンとの置
換反応によりＮｉが析出した後に、無電解Ｎｉめっき液
の自己還元反応によりＮｉ上にＮｉが自己析出し、半導
体素子１のＡｌ電極２上に０.７〜１.２μｍ程度のＮｉ
膜８を形成するものである。
【００３７】処理温度９０°Ｃの無電解Ｎｉめっき浴１
０中では、上述のように、ウェハ６上に半導体素子１を
形成するために積層した材料の熱膨張率の相違により、
図２（ｃ）に示されるように、ウエハ６の半導体素子１
の形成面側に反りが発生し、上面方向に反った状態でＮ
ｉ膜８を形成している。
０中では、上述のように、ウェハ６上に半導体素子１を
形成するために積層した材料の熱膨張率の相違により、
図２（ｃ）に示されるように、ウエハ６の半導体素子１
の形成面側に反りが発生し、上面方向に反った状態でＮ
ｉ膜８を形成している。
【００３８】次に、図２（ｄ）に示すように、洗浄槽１
１で無電解Ｎｉめっき浴１０と同温度である９０°Ｃの
純水によりウエハ６の洗浄を行う。具体的には、図２
（ｃ）の無電解Ｎｉめっき処理工程後の洗浄処理工程を
無電解Ｎｉめっき浴１０と同一温度の９０℃に保持した
純水により行うことで、洗浄工程におけるウエハ６の反
りは、無電解Ｎｉめっき浴１０にウエハ６を浸漬した時
の反りと同じ状態を保持することになり、これによっ
て、室温付近の温度の純水で洗浄する従来例のように反
りがなくなって保護膜４とＮｉ膜８との界面に微細な隙
間が生じるといったことがない。
１で無電解Ｎｉめっき浴１０と同温度である９０°Ｃの
純水によりウエハ６の洗浄を行う。具体的には、図２
（ｃ）の無電解Ｎｉめっき処理工程後の洗浄処理工程を
無電解Ｎｉめっき浴１０と同一温度の９０℃に保持した
純水により行うことで、洗浄工程におけるウエハ６の反
りは、無電解Ｎｉめっき浴１０にウエハ６を浸漬した時
の反りと同じ状態を保持することになり、これによっ
て、室温付近の温度の純水で洗浄する従来例のように反
りがなくなって保護膜４とＮｉ膜８との界面に微細な隙
間が生じるといったことがない。
【００３９】次に、図２（ｅ）に示すように、Ｎｉ膜８
上に無電解めっき法によりＡｕ膜９を形成する。具体的
には、Ｎｉ膜８のめっき処理温度および洗浄処理温度と
同一の９０℃に保持した無電解Ａｕめっき浴１２中に、
４０分程度の浸漬を行い、Ｎｉと無電解Ａｕめっき液中
のＡｕイオンとの置換反応によってＮｉ膜８上に０.２
μｍのＡｕ膜９を形成する。
上に無電解めっき法によりＡｕ膜９を形成する。具体的
には、Ｎｉ膜８のめっき処理温度および洗浄処理温度と
同一の９０℃に保持した無電解Ａｕめっき浴１２中に、
４０分程度の浸漬を行い、Ｎｉと無電解Ａｕめっき液中
のＡｕイオンとの置換反応によってＮｉ膜８上に０.２
μｍのＡｕ膜９を形成する。
【００４０】このようにＮｉ膜８のめっき処理温度およ
び洗浄処理温度と同一温度の無電解Ａｕめっき浴１２中
に浸漬するので、ウエハ６の反り状態も同じとなり、室
温付近に戻した場合のように保護膜４とＮｉ膜８との界
面に微細な隙間が生じることがなく、これによって、Ａ
ｌ電極２とＮｉ膜８の界面への無電解Ａｕめっき液の浸
入を防止することができるので、無電解Ａｕめっき液と
Ａｌ電極２とが反応することがなく、Ａｌ電極２とＮｉ
膜８との密着性が高く、接触抵抗値が低い突起電極を形
成することができる。
び洗浄処理温度と同一温度の無電解Ａｕめっき浴１２中
に浸漬するので、ウエハ６の反り状態も同じとなり、室
温付近に戻した場合のように保護膜４とＮｉ膜８との界
面に微細な隙間が生じることがなく、これによって、Ａ
ｌ電極２とＮｉ膜８の界面への無電解Ａｕめっき液の浸
入を防止することができるので、無電解Ａｕめっき液と
Ａｌ電極２とが反応することがなく、Ａｌ電極２とＮｉ
膜８との密着性が高く、接触抵抗値が低い突起電極を形
成することができる。
【００４１】なお、この実施の形態では、Ｎｉ膜８の無
電解めっき処理工程、洗浄処理工程およびＡｕ膜９の無
電解めっき処理工程の処理温度をすべて同一の温度にし
たけれども、本発明の他の実施の形態として、ウェハ６
の反り状態がほぼ同じ状態となって、保護膜４とＮｉ膜
８との境界部分に隙間が生じない範囲であれば、同一温
度である必要はなく、ほぼ等しい温度にすればよい。
電解めっき処理工程、洗浄処理工程およびＡｕ膜９の無
電解めっき処理工程の処理温度をすべて同一の温度にし
たけれども、本発明の他の実施の形態として、ウェハ６
の反り状態がほぼ同じ状態となって、保護膜４とＮｉ膜
８との境界部分に隙間が生じない範囲であれば、同一温
度である必要はなく、ほぼ等しい温度にすればよい。
【００４２】（実施の形態２）次に、本発明の実施の形
態２に係る半導体素子の電極形成方法を、図３に基づい
て説明する。
態２に係る半導体素子の電極形成方法を、図３に基づい
て説明する。
【００４３】この実施の形態２では、上述の従来例と同
様の工程で突起電極を形成するのであるが、少なくとも
無電解めっき法によってＡｌ電極２上にＮｉ膜８を形成
するめっき処理工程においては、ウェハ６の反りを防止
する補強材１３を、ウェハ６に装着して処理するもので
ある。
様の工程で突起電極を形成するのであるが、少なくとも
無電解めっき法によってＡｌ電極２上にＮｉ膜８を形成
するめっき処理工程においては、ウェハ６の反りを防止
する補強材１３を、ウェハ６に装着して処理するもので
ある。
【００４４】この補強材１３は、図３に示されるよう
に、ウェハ６の裏面から表面の周縁に延びるように形成
されており、補強材１３にウェハ６を嵌め込むようにし
て装着した後にＮｉ膜８のめっき処理工程に移行するも
のであり、これによって、めっき処理温度におけるウェ
ハ６の反りを防止するものである。
に、ウェハ６の裏面から表面の周縁に延びるように形成
されており、補強材１３にウェハ６を嵌め込むようにし
て装着した後にＮｉ膜８のめっき処理工程に移行するも
のであり、これによって、めっき処理温度におけるウェ
ハ６の反りを防止するものである。
【００４５】この補強材１３は、８０°Ｃ〜９０°Ｃ程
度の温度で変形することのない耐食性の材料、例えば、
テトラフロロエチレンあるいはセラミックなどから構成
される。
度の温度で変形することのない耐食性の材料、例えば、
テトラフロロエチレンあるいはセラミックなどから構成
される。
【００４６】この実施の形態２の電極形成方法では、実
施の形態１の図２（ｃ）におけるＮｉ膜８のめっき処理
工程において、前記補強材１３によってウェハ６に反り
が生じない状態でめっき処理を行うので、その後に、従
来例と同様に、室温に戻して室温の純水で洗浄しても、
保護膜４とＮｉ膜８との界面に微細な隙間が生じること
がなく、したがって、Ａｕ膜９のめっき処理工程におい
て、Ａｌ電極２とＮｉ膜８との界面への無電解Ａｕめっ
き液の浸入を防止することができ、密着性が高く、接触
抵抗値が低い突起電極を形成することができる。
施の形態１の図２（ｃ）におけるＮｉ膜８のめっき処理
工程において、前記補強材１３によってウェハ６に反り
が生じない状態でめっき処理を行うので、その後に、従
来例と同様に、室温に戻して室温の純水で洗浄しても、
保護膜４とＮｉ膜８との界面に微細な隙間が生じること
がなく、したがって、Ａｕ膜９のめっき処理工程におい
て、Ａｌ電極２とＮｉ膜８との界面への無電解Ａｕめっ
き液の浸入を防止することができ、密着性が高く、接触
抵抗値が低い突起電極を形成することができる。
【００４７】しかも、この実施の形態２では、上述の実
施の形態１のように、Ｎｉ膜８を形成した後の洗浄処理
を、９０°Ｃ程度の高温の純水で行う必要がなく、室温
の純水を使用できるので、純水を高温にする必要がな
い。
施の形態１のように、Ｎｉ膜８を形成した後の洗浄処理
を、９０°Ｃ程度の高温の純水で行う必要がなく、室温
の純水を使用できるので、純水を高温にする必要がな
い。
【００４８】その他の構成は、実施の形態１と同様であ
る。
る。
【００４９】なお、補強材１３は、Ａｕ膜９のめっき処
理工程においても使用してよいのは勿論である。
理工程においても使用してよいのは勿論である。
【００５０】また、補強材１３の形状は、図３の形状に
限ることなく、例えば、ウェハ６の裏面側と表面側とを
別部材で構成するとともに、両部材を連結部材で連結し
てウェハ６の反りを防止するようにしてもよい。
限ることなく、例えば、ウェハ６の裏面側と表面側とを
別部材で構成するとともに、両部材を連結部材で連結し
てウェハ６の反りを防止するようにしてもよい。
【００５１】（実施の形態３）次に、本発明の実施の形
態３に係る半導体素子の電極形成方法を、図４に基づい
て説明する。
態３に係る半導体素子の電極形成方法を、図４に基づい
て説明する。
【００５２】図４は、本実施の形態３における半導体素
子の電極形成方法の工程断面図であり、上述の実施の形
態に対応する部分には、同一の参照符号を付す。
子の電極形成方法の工程断面図であり、上述の実施の形
態に対応する部分には、同一の参照符号を付す。
【００５３】先ず、図４（a）は、ウエハ６上の半導体
素子１上に形成されたＡｌ電極２のウエットエッチング
工程を示したものである。この工程において、ウェハ６
をリン酸や水酸化ナトリウムの水溶液中に浸漬すること
により、Ａｌ電極２の表面に形成された自然酸化膜を除
去する。その後、室温付近に保持した純水により洗浄を
行う。
素子１上に形成されたＡｌ電極２のウエットエッチング
工程を示したものである。この工程において、ウェハ６
をリン酸や水酸化ナトリウムの水溶液中に浸漬すること
により、Ａｌ電極２の表面に形成された自然酸化膜を除
去する。その後、室温付近に保持した純水により洗浄を
行う。
【００５４】この自然酸化膜を除去したまま放置する
と、再びＡｌ電極２上に自然酸化膜が形成されてしまう
ために、図４（ｂ）に示すように、Ａｌ電極２上にＺｎ
粒子膜７を形成して自然酸化膜の再形成を防止する。こ
のＺｎ粒子膜７の形成は、室温に保持したＺｎを含有す
るアルカリ性（ｐＨ１３〜１４）の溶液中に３０秒程度
浸漬することにより行われ、Ａｌと溶液中のＺｎイオン
との置換反応を利用してＡｌ電極２の表面に、膜厚３０
０〜５００Å程度のＺｎ粒子膜７を形成するものであ
る。このＺｎ粒子膜７の形成後は、室温付近に保持した
純水により洗浄を行う。
と、再びＡｌ電極２上に自然酸化膜が形成されてしまう
ために、図４（ｂ）に示すように、Ａｌ電極２上にＺｎ
粒子膜７を形成して自然酸化膜の再形成を防止する。こ
のＺｎ粒子膜７の形成は、室温に保持したＺｎを含有す
るアルカリ性（ｐＨ１３〜１４）の溶液中に３０秒程度
浸漬することにより行われ、Ａｌと溶液中のＺｎイオン
との置換反応を利用してＡｌ電極２の表面に、膜厚３０
０〜５００Å程度のＺｎ粒子膜７を形成するものであ
る。このＺｎ粒子膜７の形成後は、室温付近に保持した
純水により洗浄を行う。
【００５５】次に、Ａｌ電極２上に無電解めっき法によ
って第１の金属膜であるＮｉ膜を形成するのであるが、
この実施の形態では、Ｎｉ膜を、第１，第２の形成工程
によって形成している。
って第１の金属膜であるＮｉ膜を形成するのであるが、
この実施の形態では、Ｎｉ膜を、第１，第２の形成工程
によって形成している。
【００５６】すなわち、図４（ｃ）に示すように、Ａｌ
電極２上に無電解めっき法により第１のＮｉ膜８1を形
成する。
電極２上に無電解めっき法により第１のＮｉ膜８1を形
成する。
【００５７】具体的には、９０℃に保持した無電解Ｎｉ
めっき浴１０中に、２〜５分の浸漬を行い、これによっ
て、Ｚｎ粒子膜７が無電解Ｎｉめっき液１０中で溶解す
ることで、Ｚｎと無電解Ｎｉめっき液中のＮｉイオンと
の置換反応によりＮｉが析出した後に、無電解Ｎｉめっ
き液の自己還元反応によりＮｉ上にＮｉが自己析出し、
半導体素子１のＡｌ電極２上に０.７〜１.２μｍ程度の
第１のＮｉ膜８1を形成するものである。
めっき浴１０中に、２〜５分の浸漬を行い、これによっ
て、Ｚｎ粒子膜７が無電解Ｎｉめっき液１０中で溶解す
ることで、Ｚｎと無電解Ｎｉめっき液中のＮｉイオンと
の置換反応によりＮｉが析出した後に、無電解Ｎｉめっ
き液の自己還元反応によりＮｉ上にＮｉが自己析出し、
半導体素子１のＡｌ電極２上に０.７〜１.２μｍ程度の
第１のＮｉ膜８1を形成するものである。
【００５８】処理温度９０°Ｃの無電解Ｎｉめっき浴１
０中では、ウェハ６は、上面方向に反っており、この反
った状態でＮｉ膜８1を形成している。
０中では、ウェハ６は、上面方向に反っており、この反
った状態でＮｉ膜８1を形成している。
【００５９】以上の工程は、上述の実施の形態１と基本
的に同様である。
的に同様である。
【００６０】実施の形態１では、その後の洗浄処理工程
を、９０°Ｃの純水により行ったのに対して、この実施
の形態３では、図４（ｄ）に示すように、従来例と同様
に、洗浄槽１４で室温の純水により洗浄を行う。
を、９０°Ｃの純水により行ったのに対して、この実施
の形態３では、図４（ｄ）に示すように、従来例と同様
に、洗浄槽１４で室温の純水により洗浄を行う。
【００６１】この室温の洗浄処理工程では、ウェハ６の
反りがなくなって元に戻るために、第１のＮｉ膜８1と
半導体素子１の保護膜４との界面に微細な隙間１５を生
じることになる。従来例では、この隙間１５が生じた状
態で、無電解めっき法によってＡｕ膜９を形成したけれ
ども、この実施の形態３では、図４（ｅ）に示すよう
に、第１のＮｉ膜８1上に、室温付近において再度第２
のＮｉ膜８2を無電解めっき法によって形成する。
反りがなくなって元に戻るために、第１のＮｉ膜８1と
半導体素子１の保護膜４との界面に微細な隙間１５を生
じることになる。従来例では、この隙間１５が生じた状
態で、無電解めっき法によってＡｕ膜９を形成したけれ
ども、この実施の形態３では、図４（ｅ）に示すよう
に、第１のＮｉ膜８1上に、室温付近において再度第２
のＮｉ膜８2を無電解めっき法によって形成する。
【００６２】すなわち、ウエハ６を室温にしてウエハ６
の反りを元に戻すことにより生じた第１のＮｉ膜８1と
保護膜４との界面の隙間１５を、室温付近の無電解Ｎｉ
めっき浴１６中に浸漬することにより第２のＮｉ膜８2
を形成し、これによって、隙間１５を埋めるのである。
の反りを元に戻すことにより生じた第１のＮｉ膜８1と
保護膜４との界面の隙間１５を、室温付近の無電解Ｎｉ
めっき浴１６中に浸漬することにより第２のＮｉ膜８2
を形成し、これによって、隙間１５を埋めるのである。
【００６３】具体的には、２７℃に保持した無電解Ｎｉ
めっき浴１６中で３０分浸漬し、第１のＮｉ８1膜上に
０.０５〜０.１μｍの第２のＮｉ膜８2を形成する。
めっき浴１６中で３０分浸漬し、第１のＮｉ８1膜上に
０.０５〜０.１μｍの第２のＮｉ膜８2を形成する。
【００６４】この第２のＮｉ膜８2を形成後に、室温に
保持した純水により洗浄を行う。
保持した純水により洗浄を行う。
【００６５】次に、図４（ｆ）に示すように、Ｎｉ膜８
2上に無電解めっき法によりＡｕ膜９を形成する。具体
的には、９０℃に保持した無電解Ａｕめっき浴１２中
に、４０分程度の浸漬を行い、Ｎｉと無電解Ａｕめっき
液中のＡｕイオンとの置換反応によってＮｉ膜８2上に
０.２μｍのＡｕ膜９を形成する。
2上に無電解めっき法によりＡｕ膜９を形成する。具体
的には、９０℃に保持した無電解Ａｕめっき浴１２中
に、４０分程度の浸漬を行い、Ｎｉと無電解Ａｕめっき
液中のＡｕイオンとの置換反応によってＮｉ膜８2上に
０.２μｍのＡｕ膜９を形成する。
【００６６】図４（ｃ）における第２のＮｉ膜８2の形
成工程において、隙間１５が埋め込まれているので、Ａ
ｕ膜９のめっき処理工程において、Ａｌ電極２とＮｉ膜
８1の界面への無電解Ａｕめっき液の浸入が防止され、
極めて容易にＡｌ電極２表面に密着性の高い金属膜を形
成することが出来る。
成工程において、隙間１５が埋め込まれているので、Ａ
ｕ膜９のめっき処理工程において、Ａｌ電極２とＮｉ膜
８1の界面への無電解Ａｕめっき液の浸入が防止され、
極めて容易にＡｌ電極２表面に密着性の高い金属膜を形
成することが出来る。
【００６７】しかも、この実施の形態３では、上述の実
施の形態１のように、Ｎｉ膜を形成した後の洗浄処理
を、９０°Ｃ程度の高温の純水で行う必要がなく、室温
の純水を使用できることになる。
施の形態１のように、Ｎｉ膜を形成した後の洗浄処理
を、９０°Ｃ程度の高温の純水で行う必要がなく、室温
の純水を使用できることになる。
【００６８】（その他の実施の形態）上述の各実施の形
態では、第１の金属膜としてＮｉ膜を用いたけれども、
本発明の他の実施の形態として、Ｎｉ膜に代えて、Ｃｕ
膜、Ｐｄ膜あるいはＡｕ膜を用いてよく、また、上述の
各実施の形態では、第２の金属膜としてＡｕ膜を用いた
けれども、本発明の他の実施の形態として、Ａｕ膜に代
えて、Ｃｕ膜あるいはＰｄ膜を用いてもよい。
態では、第１の金属膜としてＮｉ膜を用いたけれども、
本発明の他の実施の形態として、Ｎｉ膜に代えて、Ｃｕ
膜、Ｐｄ膜あるいはＡｕ膜を用いてよく、また、上述の
各実施の形態では、第２の金属膜としてＡｕ膜を用いた
けれども、本発明の他の実施の形態として、Ａｕ膜に代
えて、Ｃｕ膜あるいはＰｄ膜を用いてもよい。
【００６９】また、上述の各実施の形態では、外部電極
としてＡｌ電極を用いたけれども、本発明の他の実施の
形態として、Ａｌ電極に代えて、Ｐｔ電極あるいはＡｇ
電極を用いてもよい。
としてＡｌ電極を用いたけれども、本発明の他の実施の
形態として、Ａｌ電極に代えて、Ｐｔ電極あるいはＡｇ
電極を用いてもよい。
【００７０】上述の各実施の形態では、外部電極上に、
２種類の金属膜を形成したけれども、本発明の他の実施
の形態として、３種類以上、例えば、Ｉｎなどの金属膜
を、さらに形成してもよい。
２種類の金属膜を形成したけれども、本発明の他の実施
の形態として、３種類以上、例えば、Ｉｎなどの金属膜
を、さらに形成してもよい。
【００７１】なお、各処理工程における処理温度や処理
時間などの処理条件は、上述の実施の形態に限らないの
は勿論である。
時間などの処理条件は、上述の実施の形態に限らないの
は勿論である。
【００７２】
【発明の効果】以上のように本発明によれば、Ａｌ電極
などの外部電極上に、Ｎｉ膜やＡｕ膜などの金属膜を無
電解めっき法によって形成する際に、その処理温度をほ
ぼ等しい温度に保持することによってウエハの反り状態
を一定に保持し、あるいは、ウエハの反りを補強材で防
止し、さらには、第１の金属膜の形成を異なる２つのめ
っき処理温度で行うことにより、第１の金属膜と保護膜
との隙間からの第２の金属膜のめっき液の浸入を完全に
防止するので、密着性が良く、接触抵抗値が低い接続性
の高い電極を形成することができる。
などの外部電極上に、Ｎｉ膜やＡｕ膜などの金属膜を無
電解めっき法によって形成する際に、その処理温度をほ
ぼ等しい温度に保持することによってウエハの反り状態
を一定に保持し、あるいは、ウエハの反りを補強材で防
止し、さらには、第１の金属膜の形成を異なる２つのめ
っき処理温度で行うことにより、第１の金属膜と保護膜
との隙間からの第２の金属膜のめっき液の浸入を完全に
防止するので、密着性が良く、接触抵抗値が低い接続性
の高い電極を形成することができる。
【図１】本発明の実施の形態に係る半導体素子の断面図
である。
である。
【図２】本発明の実施の形態１に係る工程断面図であ
る。
る。
【図３】本発明の実施の形態２に係る補強材を装着した
状態の断面図である。
状態の断面図である。
【図４】本発明の実施の形態３に係る工程断面図であ
る。
る。
【図５】従来例の半導体素子の断面図である。
【図６】従来例の無電解めっき法による半導体素子の工
程断面図である。
程断面図である。
１ 半導体素子 ２ Ａｌ電極 ８，８1，８2 Ｎｉ膜 ９ Ａｕ膜 ６ ウェハ １０，１６ 無電解Ｎｉめっき浴 １１，１４ 洗浄槽 １２ 無電解Ａｕめっき浴 １３ 補強材 １５ 隙間
Claims (7)
- 【請求項１】 半導体素子の外部電極上に無電解めっき
法によって少なくとも２種類以上の金属膜を積層するこ
とにより電極を形成する方法において、 少なくとも第１の金属膜を形成する工程から第２の金属
膜を形成する工程までのすべての処理工程における処理
温度を、ほぼ等しい温度に保持することを特徴とする半
導体素子の電極形成方法。 - 【請求項２】 前記ほぼ等しい温度は、前記外部電極の
縁部を覆う保護膜と外部電極上に形成された前記第１の
金属膜との境界部分に、隙間が生じない温度である請求
項１記載の半導体素子の電極形成方法。 - 【請求項３】 前記すべての処理工程は、前記第１の金
属膜を無電解めっき法によって形成する第１の金属膜形
成工程と、前記第１の金属膜が形成された半導体素子を
洗浄する洗浄工程と、前記第２の金属膜を無電解めっき
法によって形成する第２の金属膜形成工程とを含むもの
である請求項１または２記載の半導体素子の電極形成方
法。 - 【請求項４】 半導体素子の外部電極上に無電解めっき
法によって少なくとも２種類以上の金属膜を積層するこ
とにより電極を形成する方法において、 少なくとも第１の金属膜を形成する処理温度における前
記半導体素子の変形を、補強材によって防止することを
特徴とする半導体素子の電極形成方法。 - 【請求項５】 半導体素子の外部電極上に無電解めっき
法によって少なくとも２種類以上の金属膜を積層するこ
とにより電極を形成する方法において、 第１の金属膜を無電解めっき法によって形成する第１の
金属膜形成工程と、 第１の金属膜が形成された半導体素子を室温付近の温度
で洗浄する洗浄工程と、 第２の金属膜を無電解めっき法によって形成する第２の
金属膜形成工程とを含み、 前記第１の金属膜形成工程は、室温よりも高温で第１の
金属膜を形成する第１形成工程と、室温付近の温度で第
１の金属膜を形成する第２形成工程とを含むことを特徴
とする半導体素子の電極形成方法。 - 【請求項６】 ウェハ単位で前記半導体素子に金属膜を
積層することにより前記電極を形成する請求項１ないし
５のいずれかに記載の半導体素子の電極形成方法。 - 【請求項７】 前記外部電極がＡｌ電極である請求項１
ないし６のいずれかに記載の半導体素子の電極形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27246696A JP3326466B2 (ja) | 1996-10-15 | 1996-10-15 | 半導体素子の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27246696A JP3326466B2 (ja) | 1996-10-15 | 1996-10-15 | 半導体素子の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125682A true JPH10125682A (ja) | 1998-05-15 |
| JP3326466B2 JP3326466B2 (ja) | 2002-09-24 |
Family
ID=17514316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27246696A Expired - Fee Related JP3326466B2 (ja) | 1996-10-15 | 1996-10-15 | 半導体素子の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326466B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747351B2 (en) * | 2000-12-22 | 2004-06-08 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing of the same |
| US7407877B2 (en) | 2001-02-27 | 2008-08-05 | Chippac, Inc. | Self-coplanarity bumping shape for flip-chip |
| JP2013102013A (ja) * | 2011-11-08 | 2013-05-23 | Toyota Motor Corp | 半導体装置の製造方法と半導体装置 |
| JP2016111290A (ja) * | 2014-12-10 | 2016-06-20 | 三菱電機株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
-
1996
- 1996-10-15 JP JP27246696A patent/JP3326466B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747351B2 (en) * | 2000-12-22 | 2004-06-08 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing of the same |
| US7407877B2 (en) | 2001-02-27 | 2008-08-05 | Chippac, Inc. | Self-coplanarity bumping shape for flip-chip |
| JP2013102013A (ja) * | 2011-11-08 | 2013-05-23 | Toyota Motor Corp | 半導体装置の製造方法と半導体装置 |
| JP2016111290A (ja) * | 2014-12-10 | 2016-06-20 | 三菱電機株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3326466B2 (ja) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3761309A (en) | Ctor components into housings method of producing soft solderable contacts for installing semicondu | |
| US6486549B1 (en) | Semiconductor module with encapsulant base | |
| KR100659625B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6686660B2 (en) | Semiconductor device | |
| JP3398609B2 (ja) | 半導体装置 | |
| CN107369668B (zh) | 用于制造半导体封装元件的半导体结构 | |
| TWI421910B (zh) | 半導體元件基板、其製造方法及半導體裝置 | |
| JP3949505B2 (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
| JP2002083835A (ja) | 半導体装置の製造方法 | |
| US7067353B2 (en) | Method for manufacturing semiconductor package having electrodes penetrating through semiconductor wafer | |
| US20020175409A1 (en) | Semiconductor device and method for fabricating the semiconductor device | |
| US10580732B2 (en) | Semiconductor device | |
| JP2002170904A (ja) | Ｃｓｐタイプの半導体装置とその作製方法、および半導体モジュール | |
| JP4480108B2 (ja) | 半導体装置の作製方法 | |
| JP3326466B2 (ja) | 半導体素子の電極形成方法 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JP2784122B2 (ja) | 半導体装置の製法 | |
| JP3274381B2 (ja) | 半導体装置の突起電極形成方法 | |
| JP2001244289A (ja) | 半導体装置およびその製造方法 | |
| TW571357B (en) | Semiconductor device and manufacturing method thereof | |
| JP3679001B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09232506A (ja) | 半導体装置およびその製造方法 | |
| JP2633580B2 (ja) | バンプ、バンプの形成方法および半導体素子 | |
| JP2006245465A (ja) | 半導体装置およびその製造方法 | |
| JP3453054B2 (ja) | 半導体素子の電極構造および電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070712 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |