JPH10117002A - ショットキーバリア半導体装置およびその製法 - Google Patents
ショットキーバリア半導体装置およびその製法Info
- Publication number
- JPH10117002A JPH10117002A JP26965696A JP26965696A JPH10117002A JP H10117002 A JPH10117002 A JP H10117002A JP 26965696 A JP26965696 A JP 26965696A JP 26965696 A JP26965696 A JP 26965696A JP H10117002 A JPH10117002 A JP H10117002A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor layer
- impurity concentration
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 金属層が設けられる半導体層の表面にエッチ
ングにより凹部を形成することなく、逆方向特性の耐圧
が大きく、かつ、順方向電圧降下が小さいショットキー
バリア半導体装置およびその製法を提供する。 【解決手段】 動作領域となる部分に不純物が導入され
て周囲より不純物濃度が高くされた高濃度不純物領域１
ａを有する第１導電型の半導体基板１と、該半導体基板
上にエピタキシャル成長された第１導電型で前記高濃度
不純物領域より不純物濃度が低い半導体層２と、前記半
導体基板の前記高濃度不純物領域より外周の不純物濃度
が低い領域１ｂの上部で前記半導体層の表面側に形成さ
れた第２導電型のガードリング４と、前記半導体層の表
面に前記ガードリングにかかるように設けられるショッ
トキーバリアを形成する金属層３とからなっている。
ングにより凹部を形成することなく、逆方向特性の耐圧
が大きく、かつ、順方向電圧降下が小さいショットキー
バリア半導体装置およびその製法を提供する。 【解決手段】 動作領域となる部分に不純物が導入され
て周囲より不純物濃度が高くされた高濃度不純物領域１
ａを有する第１導電型の半導体基板１と、該半導体基板
上にエピタキシャル成長された第１導電型で前記高濃度
不純物領域より不純物濃度が低い半導体層２と、前記半
導体基板の前記高濃度不純物領域より外周の不純物濃度
が低い領域１ｂの上部で前記半導体層の表面側に形成さ
れた第２導電型のガードリング４と、前記半導体層の表
面に前記ガードリングにかかるように設けられるショッ
トキーバリアを形成する金属層３とからなっている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板上の動作
層とする半導体層上にショットキーバリアを形成する金
属層が設けられるショットキーバリア半導体装置および
その製法に関する。さらに詳しくは、逆方向特性の耐圧
を高く維持しながら順方向の電圧降下を小さくしたショ
ットキーバリア半導体装置およびその製法に関する。
層とする半導体層上にショットキーバリアを形成する金
属層が設けられるショットキーバリア半導体装置および
その製法に関する。さらに詳しくは、逆方向特性の耐圧
を高く維持しながら順方向の電圧降下を小さくしたショ
ットキーバリア半導体装置およびその製法に関する。
【０００２】
【従来の技術】ショットキーバリアダイオード（以下、
ＳＢＤという）は、スイッチング特性が高速で、順方向
損失が小さいため、高周波用の整流回路に広く用いられ
ている。従来のＳＢＤは、たとえば図４に示されるよう
な構造になっている。
ＳＢＤという）は、スイッチング特性が高速で、順方向
損失が小さいため、高周波用の整流回路に広く用いられ
ている。従来のＳＢＤは、たとえば図４に示されるよう
な構造になっている。
【０００３】すなわち、図４において、１はたとえばシ
リコンなどからなるｎ+ 型の半導体基板で、２は半導体
基板１の上にエピタキシャル成長された、たとえばｎ-
型の動作層となる半導体層、３はモリブデン（Ｍｏ）な
どからなり、ショットキーバリアを形成する金属層、４
は金属層３の外周近傍の半導体層２の表面側にｐ型ドー
パントが拡散されて形成されたガードリングである。５
は半導体層２の表面に熱酸化法またはＣＶＤ法などによ
り形成された、たとえばＳｉＯ2 などからなる絶縁膜で
ある。
リコンなどからなるｎ+ 型の半導体基板で、２は半導体
基板１の上にエピタキシャル成長された、たとえばｎ-
型の動作層となる半導体層、３はモリブデン（Ｍｏ）な
どからなり、ショットキーバリアを形成する金属層、４
は金属層３の外周近傍の半導体層２の表面側にｐ型ドー
パントが拡散されて形成されたガードリングである。５
は半導体層２の表面に熱酸化法またはＣＶＤ法などによ
り形成された、たとえばＳｉＯ2 などからなる絶縁膜で
ある。
【０００４】ガードリング４は、ショットキーバリアを
形成する金属層３の周辺での逆方向特性である耐圧が中
心部のそれに比して小さくなる現象があり、周辺での耐
圧を向上させるために形成されている。すなわち、ガー
ドリング４が設けられることにより、ショットキーバリ
ア周辺部での耐圧はガードリング４部のｐｎ接合により
支配されることになり、ガードリング４とｎ+ 型の半導
体基板１との距離ｄ1を大きくすることにより耐圧を大
きくすることができる。
形成する金属層３の周辺での逆方向特性である耐圧が中
心部のそれに比して小さくなる現象があり、周辺での耐
圧を向上させるために形成されている。すなわち、ガー
ドリング４が設けられることにより、ショットキーバリ
ア周辺部での耐圧はガードリング４部のｐｎ接合により
支配されることになり、ガードリング４とｎ+ 型の半導
体基板１との距離ｄ1を大きくすることにより耐圧を大
きくすることができる。
【０００５】しかし、耐圧を大きくするため、ｎ- 型の
半導体層２の厚さを厚くしてｄ1 を大きくすると、ＳＢ
Ｄの動作領域の半導体層２の厚さｄ2 も大きくなり、動
作抵抗が大きくなる。その結果、順方向電圧の降下が大
きくなり、ＳＢＤの特徴が減殺される。
半導体層２の厚さを厚くしてｄ1 を大きくすると、ＳＢ
Ｄの動作領域の半導体層２の厚さｄ2 も大きくなり、動
作抵抗が大きくなる。その結果、順方向電圧の降下が大
きくなり、ＳＢＤの特徴が減殺される。
【０００６】この問題を解決するため、たとえば特開平
４−６５８７６号公報に開示され、図５にその断面図が
示されるように、金属層３が設けられる半導体層２の表
面をエッチングして凹部を形成し、その凹部内に金属層
３を設けることにより、ｎ型の半導体層２と金属層３と
の接合面をガードリング４の表面より下側にして、ＳＢ
Ｄの動作領域の厚さｄ2 を薄くしている。なお、図５に
おいて１はｎ+ 型の半導体基板、４はｐ型領域であるガ
ードリング、５は絶縁膜である。
４−６５８７６号公報に開示され、図５にその断面図が
示されるように、金属層３が設けられる半導体層２の表
面をエッチングして凹部を形成し、その凹部内に金属層
３を設けることにより、ｎ型の半導体層２と金属層３と
の接合面をガードリング４の表面より下側にして、ＳＢ
Ｄの動作領域の厚さｄ2 を薄くしている。なお、図５に
おいて１はｎ+ 型の半導体基板、４はｐ型領域であるガ
ードリング、５は絶縁膜である。
【０００７】
【発明が解決しようとする課題】従来のガードリングが
設けられたＳＢＤで耐圧を高くし、かつ、順方向の電圧
降下を小さくするためにショットキーバリアを形成する
金属層の接触面をその周囲のガードリングの表面より低
くする方法では、特開平４−６５８７６号公報にも示さ
れているように、つぎの問題がある。すなわち、ｎ型層
とｐ型層のエッチングレートが異なるため、ガードリン
グとの境界部で段差が生じやすい。また、エッチングの
ための窓開け部では、絶縁膜の下までオーバーエッチン
グされるため、絶縁膜と半導体層との間に段差が生じや
すい。その結果、この表面に成膜される金属層や電極膜
のステップカバレジが悪く段切れが生じて耐圧が低くな
ったり、その上部の電極用金属とショートするという問
題がある。
設けられたＳＢＤで耐圧を高くし、かつ、順方向の電圧
降下を小さくするためにショットキーバリアを形成する
金属層の接触面をその周囲のガードリングの表面より低
くする方法では、特開平４−６５８７６号公報にも示さ
れているように、つぎの問題がある。すなわち、ｎ型層
とｐ型層のエッチングレートが異なるため、ガードリン
グとの境界部で段差が生じやすい。また、エッチングの
ための窓開け部では、絶縁膜の下までオーバーエッチン
グされるため、絶縁膜と半導体層との間に段差が生じや
すい。その結果、この表面に成膜される金属層や電極膜
のステップカバレジが悪く段切れが生じて耐圧が低くな
ったり、その上部の電極用金属とショートするという問
題がある。
【０００８】本発明はこのような問題を解決するために
なされたもので、金属層が設けられる半導体層の表面に
エッチングにより凹部を形成することなく、逆方向特性
の耐圧が大きく、かつ、順方向電圧降下が小さいショッ
トキーバリア半導体装置およびその製法を提供すること
を目的とする。
なされたもので、金属層が設けられる半導体層の表面に
エッチングにより凹部を形成することなく、逆方向特性
の耐圧が大きく、かつ、順方向電圧降下が小さいショッ
トキーバリア半導体装置およびその製法を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明によるショットキ
ーバリア半導体装置は、動作領域となる部分に不純物が
導入されて周囲より不純物濃度が高くされた高濃度不純
物領域を有する第１導電型の半導体基板と、該半導体基
板上にエピタキシャル成長された第１導電型で前記高濃
度不純物領域より不純物濃度が低い半導体層と、前記半
導体基板の高濃度不純物領域より外周の不純物濃度が低
い領域の上部で前記半導体層の表面側に形成された第２
導電型のガードリングと、前記半導体層の表面に前記ガ
ードリングにかかるように設けられるショットキーバリ
アを形成する金属層とからなっている。
ーバリア半導体装置は、動作領域となる部分に不純物が
導入されて周囲より不純物濃度が高くされた高濃度不純
物領域を有する第１導電型の半導体基板と、該半導体基
板上にエピタキシャル成長された第１導電型で前記高濃
度不純物領域より不純物濃度が低い半導体層と、前記半
導体基板の高濃度不純物領域より外周の不純物濃度が低
い領域の上部で前記半導体層の表面側に形成された第２
導電型のガードリングと、前記半導体層の表面に前記ガ
ードリングにかかるように設けられるショットキーバリ
アを形成する金属層とからなっている。
【００１０】ここに動作領域とは、金属層と半導体層と
の間でショットキーバリアが形成される領域の他、その
下部の半導体基板の裏面までを含む意味である。
の間でショットキーバリアが形成される領域の他、その
下部の半導体基板の裏面までを含む意味である。
【００１１】この構造にすることにより、ショットキー
バリアを形成する金属層の下部の動作領域の半導体層は
エピタキシャル成長された不純物濃度が低い半導体層に
より、金属層とショットキーバリアを形成しながら、そ
の層は非常に薄く形成され得る。しかも、その半導体層
の下側は半導体基板にさらに不純物が拡散された不純物
濃度が高い領域になっているため、動作抵抗を充分に下
げることができる。一方、ガードリング部では、半導体
基板にさらなる不純物の拡散はなされないで不純物濃度
が低いため、エピタキシャル成長された半導体層と共に
ガードリングの周囲は、不純物濃度の低い半導体層によ
り充分の範囲が囲まれ、空乏層を充分に広げて耐圧を高
く維持することができる。とくに、ガードリング部では
半導体基板の不純物濃度の低い領域を利用しているた
め、その厚さは非常に大きく、数百Ｖ以上の高耐圧を得
ることができる。なお、高濃度不純物領域は動作領域全
体に亘って設けられないで、動作領域中の複数領域に分
割して設けられてもよい。
バリアを形成する金属層の下部の動作領域の半導体層は
エピタキシャル成長された不純物濃度が低い半導体層に
より、金属層とショットキーバリアを形成しながら、そ
の層は非常に薄く形成され得る。しかも、その半導体層
の下側は半導体基板にさらに不純物が拡散された不純物
濃度が高い領域になっているため、動作抵抗を充分に下
げることができる。一方、ガードリング部では、半導体
基板にさらなる不純物の拡散はなされないで不純物濃度
が低いため、エピタキシャル成長された半導体層と共に
ガードリングの周囲は、不純物濃度の低い半導体層によ
り充分の範囲が囲まれ、空乏層を充分に広げて耐圧を高
く維持することができる。とくに、ガードリング部では
半導体基板の不純物濃度の低い領域を利用しているた
め、その厚さは非常に大きく、数百Ｖ以上の高耐圧を得
ることができる。なお、高濃度不純物領域は動作領域全
体に亘って設けられないで、動作領域中の複数領域に分
割して設けられてもよい。
【００１２】前記ガードリングが、前記半導体層の表面
から前記半導体基板に達するように形成されていること
が、半導体基板とエピタキシャル成長された半導体層と
の境界面でブレークダウンすることなく高耐圧が得られ
るため好ましい。
から前記半導体基板に達するように形成されていること
が、半導体基板とエピタキシャル成長された半導体層と
の境界面でブレークダウンすることなく高耐圧が得られ
るため好ましい。
【００１３】本発明のショットキーバリア半導体装置の
製法は、（ａ）第１導電型の半導体基板の動作領域とな
る部分に両面から第１導電型の不純物を拡散して前記基
板を貫通するように高濃度不純物領域を形成し、（ｂ）
該半導体基板の一面に前記高濃度不純物領域より不純物
濃度が低い第１導電型の半導体層をエピタキシャル成長
し、（ｃ）前記半導体基板の周囲の不純物濃度が低い領
域の上部で前記半導体層の表面から第２導電型不純物を
導入してガードリングを形成し、（ｄ）該ガードリング
上の一部にかかるように前記半導体層の表面にショット
キーバリアを形成する金属層を設けることを特徴とす
る。
製法は、（ａ）第１導電型の半導体基板の動作領域とな
る部分に両面から第１導電型の不純物を拡散して前記基
板を貫通するように高濃度不純物領域を形成し、（ｂ）
該半導体基板の一面に前記高濃度不純物領域より不純物
濃度が低い第１導電型の半導体層をエピタキシャル成長
し、（ｃ）前記半導体基板の周囲の不純物濃度が低い領
域の上部で前記半導体層の表面から第２導電型不純物を
導入してガードリングを形成し、（ｄ）該ガードリング
上の一部にかかるように前記半導体層の表面にショット
キーバリアを形成する金属層を設けることを特徴とす
る。
【００１４】この製法により、動作領域の金属層と接す
る不純物濃度が低い半導体層はエピタキシャル成長によ
りその厚さを充分に薄く制御することができ、また、耐
圧を左右する周辺部のガードリング部では、半導体基板
の不純物濃度の低い領域により充分にその厚さを確保す
ることができ、高い耐圧で動作電圧の低いショットキー
バリア半導体装置が簡単に得られる。
る不純物濃度が低い半導体層はエピタキシャル成長によ
りその厚さを充分に薄く制御することができ、また、耐
圧を左右する周辺部のガードリング部では、半導体基板
の不純物濃度の低い領域により充分にその厚さを確保す
ることができ、高い耐圧で動作電圧の低いショットキー
バリア半導体装置が簡単に得られる。
【００１５】
【発明の実施の形態】つぎに、図面を参照しながら本発
明のショットキーバリア半導体装置およびその製法につ
いて説明をする。
明のショットキーバリア半導体装置およびその製法につ
いて説明をする。
【００１６】図１は本発明のショットキーバリア半導体
装置の一実施形態であるＳＢＤの断面説明図である。図
１において、１はたとえば不純物濃度が１×１０15程度
のｎ - 型のシリコンからなり、厚さがたとえば２００〜
２５０μｍ程度の半導体基板で、その中心部の動作領域
となる部分にｎ型の不純物が拡散されて１×１０19程度
の高不純物濃度とされたｎ+ 型半導体領域（高濃度不純
物領域）１ａおよびその周囲の不純物濃度が低いままの
ｎ- 型半導体領域１ｂからなっている。その半導体基板
１の上に動作層となる不純物濃度がたとえば１×１０15
程度のｎ- 型の半導体層２が、たとえば１〜２μｍ程度
の厚さに形成されている。ｎ- 型半導体領域１ｂ上の半
導体層２の表面側にガードリング４とするｐ+ 型領域が
２μｍ程度の深さに設けられており、そのガードリング
４上にかかるように、半導体層２の表面にモリブデン
（Ｍｏ）やチタン（Ｔｉ）などの半導体層２とショット
キーバリア（ショットキー接合）を形成する金属層３が
設けられている。金属層３の上および半導体基板１の裏
面にはＮｉやＡｕなどからなる電極が形成される（共に
図示されていない）。なお、５は絶縁膜である。
装置の一実施形態であるＳＢＤの断面説明図である。図
１において、１はたとえば不純物濃度が１×１０15程度
のｎ - 型のシリコンからなり、厚さがたとえば２００〜
２５０μｍ程度の半導体基板で、その中心部の動作領域
となる部分にｎ型の不純物が拡散されて１×１０19程度
の高不純物濃度とされたｎ+ 型半導体領域（高濃度不純
物領域）１ａおよびその周囲の不純物濃度が低いままの
ｎ- 型半導体領域１ｂからなっている。その半導体基板
１の上に動作層となる不純物濃度がたとえば１×１０15
程度のｎ- 型の半導体層２が、たとえば１〜２μｍ程度
の厚さに形成されている。ｎ- 型半導体領域１ｂ上の半
導体層２の表面側にガードリング４とするｐ+ 型領域が
２μｍ程度の深さに設けられており、そのガードリング
４上にかかるように、半導体層２の表面にモリブデン
（Ｍｏ）やチタン（Ｔｉ）などの半導体層２とショット
キーバリア（ショットキー接合）を形成する金属層３が
設けられている。金属層３の上および半導体基板１の裏
面にはＮｉやＡｕなどからなる電極が形成される（共に
図示されていない）。なお、５は絶縁膜である。
【００１７】その結果、金属層３が接する動作領域部の
半導体層２およびその周囲のガードリング４の部分の表
面が平坦な状態で、動作領域部では、金属層３の下にシ
ョットキーバリアを形成する不純物濃度が低い半導体層
２の厚さｄ2 が１〜２μｍ程度と非常に薄く形成される
と共に、その下側は半導体基板１の裏面まで高濃度不純
物領域のｎ+ 型半導体領域１ａとなっている。また、ガ
ードリング４部では、不純物濃度が低い半導体基板のま
まのｎ- 型半導体領域１ｂと、その半導体領域１ｂと同
様に不純物濃度が低い半導体層２でガードリング４のｐ
+ 型領域が囲まれて、ｐｎ接合部の周囲に不純物濃度の
低い半導体層が充分に確保されていることに本発明の特
徴がある。
半導体層２およびその周囲のガードリング４の部分の表
面が平坦な状態で、動作領域部では、金属層３の下にシ
ョットキーバリアを形成する不純物濃度が低い半導体層
２の厚さｄ2 が１〜２μｍ程度と非常に薄く形成される
と共に、その下側は半導体基板１の裏面まで高濃度不純
物領域のｎ+ 型半導体領域１ａとなっている。また、ガ
ードリング４部では、不純物濃度が低い半導体基板のま
まのｎ- 型半導体領域１ｂと、その半導体領域１ｂと同
様に不純物濃度が低い半導体層２でガードリング４のｐ
+ 型領域が囲まれて、ｐｎ接合部の周囲に不純物濃度の
低い半導体層が充分に確保されていることに本発明の特
徴がある。
【００１８】ガードリング４のｐ+ 型領域は半導体層２
と半導体基板１との境界面を突き抜けてｎ- 型半導体領
域１ｂに入り込むように形成されていることがとくに好
ましい。半導体層２とｎ- 型半導体領域１ｂとは共に不
純物濃度が低い半導体層であるが、製造工程が異なり、
不純物濃度を同一にすることは工数増となり大変で、ｐ
ｎ接合がこの境界面より上にあると、この境界面でブレ
ークダウンを生じる場合があるからである。なおｎ+ 型
半導体領域１ａは動作領域の全体に亘って形成されてい
なくても、その間隔が極端に広くならない限り、２個以
上に分離して形成されてもよい。
と半導体基板１との境界面を突き抜けてｎ- 型半導体領
域１ｂに入り込むように形成されていることがとくに好
ましい。半導体層２とｎ- 型半導体領域１ｂとは共に不
純物濃度が低い半導体層であるが、製造工程が異なり、
不純物濃度を同一にすることは工数増となり大変で、ｐ
ｎ接合がこの境界面より上にあると、この境界面でブレ
ークダウンを生じる場合があるからである。なおｎ+ 型
半導体領域１ａは動作領域の全体に亘って形成されてい
なくても、その間隔が極端に広くならない限り、２個以
上に分離して形成されてもよい。
【００１９】つぎに、本発明のショットキーバリア半導
体装置が低い順方向電圧で動作し、かつ、高い耐圧を有
する理由について説明をする。本発明のショットキーバ
リア半導体装置では、半導体基板１の動作領域部が基板
１を貫通する不純物濃度の高いｎ+ 型半導体領域１ａと
され、ショットキーバリアを形成するための不純物濃度
が低い半導体層２が必要最小限の厚さでその上に薄く形
成されているだけであるため、動作抵抗が小さくなる。
すなわち、金属層と接触する半導体層の不純物濃度が低
くないとショットキーバリアが形成されないでオーミッ
クコンタクトとなるが、そのショットキーバリアを形成
するために必要な部分の半導体層のみの不純物濃度を低
くしてその下の半導体層の不純物濃度を高くしているた
め、動作抵抗を充分に下げることができる。一方、ガー
ドリング４は前述のように、ショットキー接合の周辺部
での耐圧を向上させるために設けられており、周辺部で
の耐圧はｐｎ接合で規制される。このｐｎ接合の耐圧は
その接合部に形成される空乏層が広く形成されるほど高
くなる。また、この空乏層は半導体層の不純物濃度が低
い程広く形成される。本発明では、この空乏層が形成さ
れるｐｎ接合部分には不純物の拡散による不純物濃度の
高い領域がないため、不純物濃度が低い半導体層の領域
がその周囲に充分にあり、ｐｎ接合の空乏層を充分に広
げて耐圧を高く維持することができる。本発明では、と
くにガードリング４の下の不純物濃度の低い半導体領域
が半導体基板１の不純物濃度の低い領域をそのまま利用
しているため、非常に厚く形成されており、１０００Ｖ
以上の非常に高い耐圧を得ることができる。
体装置が低い順方向電圧で動作し、かつ、高い耐圧を有
する理由について説明をする。本発明のショットキーバ
リア半導体装置では、半導体基板１の動作領域部が基板
１を貫通する不純物濃度の高いｎ+ 型半導体領域１ａと
され、ショットキーバリアを形成するための不純物濃度
が低い半導体層２が必要最小限の厚さでその上に薄く形
成されているだけであるため、動作抵抗が小さくなる。
すなわち、金属層と接触する半導体層の不純物濃度が低
くないとショットキーバリアが形成されないでオーミッ
クコンタクトとなるが、そのショットキーバリアを形成
するために必要な部分の半導体層のみの不純物濃度を低
くしてその下の半導体層の不純物濃度を高くしているた
め、動作抵抗を充分に下げることができる。一方、ガー
ドリング４は前述のように、ショットキー接合の周辺部
での耐圧を向上させるために設けられており、周辺部で
の耐圧はｐｎ接合で規制される。このｐｎ接合の耐圧は
その接合部に形成される空乏層が広く形成されるほど高
くなる。また、この空乏層は半導体層の不純物濃度が低
い程広く形成される。本発明では、この空乏層が形成さ
れるｐｎ接合部分には不純物の拡散による不純物濃度の
高い領域がないため、不純物濃度が低い半導体層の領域
がその周囲に充分にあり、ｐｎ接合の空乏層を充分に広
げて耐圧を高く維持することができる。本発明では、と
くにガードリング４の下の不純物濃度の低い半導体領域
が半導体基板１の不純物濃度の低い領域をそのまま利用
しているため、非常に厚く形成されており、１０００Ｖ
以上の非常に高い耐圧を得ることができる。
【００２０】本発明によれば、動作領域部の半導体層を
エッチングすることにより薄くしていないため、エッチ
ングに伴い発生する、ガードリングとの境界部での段差
やエッチングのための窓開け部での絶縁膜の下までオー
バーエッチングによる絶縁膜と半導体層との間の段差が
生じない。その結果、この表面に成膜される金属層３や
電極膜のステップカバレジが悪く段切れが生じて耐圧が
低くなったり、その上部の電極用金属とショートすると
いう問題が生じない。したがって、エッチングに伴う問
題を生じることなく、耐圧を充分に向上させることがで
きると共に、動作領域での動作抵抗を小さく保つことが
できる。
エッチングすることにより薄くしていないため、エッチ
ングに伴い発生する、ガードリングとの境界部での段差
やエッチングのための窓開け部での絶縁膜の下までオー
バーエッチングによる絶縁膜と半導体層との間の段差が
生じない。その結果、この表面に成膜される金属層３や
電極膜のステップカバレジが悪く段切れが生じて耐圧が
低くなったり、その上部の電極用金属とショートすると
いう問題が生じない。したがって、エッチングに伴う問
題を生じることなく、耐圧を充分に向上させることがで
きると共に、動作領域での動作抵抗を小さく保つことが
できる。
【００２１】つぎに、このショットキーバリア半導体装
置の製法について、図２を参照しながら説明をする。
置の製法について、図２を参照しながら説明をする。
【００２２】まず、図２（ａ）に示されるように、比抵
抗が０.１〜１０Ω・ｃｍ（不純物濃度が１×１０14〜
１×１０16程度）、厚さが２００〜５００μｍ程度の半
導体基板１の両面にＳｉＯ2 などの保護膜を形成し、動
作領域を形成する部分が開口するようにパターニングを
してマスク１１を形成する。
抗が０.１〜１０Ω・ｃｍ（不純物濃度が１×１０14〜
１×１０16程度）、厚さが２００〜５００μｍ程度の半
導体基板１の両面にＳｉＯ2 などの保護膜を形成し、動
作領域を形成する部分が開口するようにパターニングを
してマスク１１を形成する。
【００２３】ついで、たとえばＰＯＣｌ3 などのガス雰
囲気で、マスク１１の開口部により露出した半導体基板
の表面にＰ（リン）などのｎ型不純物を導入し、図２
（ｂ）に示されるように、たとえば１２６０℃程度で１
週間程度拡散して、不純物濃度が１×１０19程度の不純
物濃度が高いｎ+ 型半導体領域１ａを基板１を貫通する
ように形成する。その結果、周囲には不純物濃度が低い
ままのｎ- 型半導体領域１ｂが形成される。この最初の
不純物の導入は、イオン注入により行っても良い。
囲気で、マスク１１の開口部により露出した半導体基板
の表面にＰ（リン）などのｎ型不純物を導入し、図２
（ｂ）に示されるように、たとえば１２６０℃程度で１
週間程度拡散して、不純物濃度が１×１０19程度の不純
物濃度が高いｎ+ 型半導体領域１ａを基板１を貫通する
ように形成する。その結果、周囲には不純物濃度が低い
ままのｎ- 型半導体領域１ｂが形成される。この最初の
不純物の導入は、イオン注入により行っても良い。
【００２４】つぎに、図２（ｃ）に示されるように、半
導体基板１の一面である表面の全面に比抵抗が０.１〜
１０Ω・ｃｍ（不純物濃度が１×１０14〜１×１０16程
度）のｎ- 型半導体層２を１〜２μｍ程度エピタキシャ
ル成長して堆積する。
導体基板１の一面である表面の全面に比抵抗が０.１〜
１０Ω・ｃｍ（不純物濃度が１×１０14〜１×１０16程
度）のｎ- 型半導体層２を１〜２μｍ程度エピタキシャ
ル成長して堆積する。
【００２５】その後、図２（ｄ）に示されるように、熱
酸化法などにより動作領域の外周部に開口部を有するマ
スク１３を形成し、ボロンなどのｐ型不純物をたとえば
１１８０℃程度で１〜５時間程度拡散しｐ+ 型のガード
リング４を形成する。この際、ｐ+ 型領域が半導体層２
と半導体基板１との境界面を突き抜けてｎ- 型半導体領
域１ｂまで入り込むように形成するのが、境界面でのブ
レークダウンを避けるため好ましい。
酸化法などにより動作領域の外周部に開口部を有するマ
スク１３を形成し、ボロンなどのｐ型不純物をたとえば
１１８０℃程度で１〜５時間程度拡散しｐ+ 型のガード
リング４を形成する。この際、ｐ+ 型領域が半導体層２
と半導体基板１との境界面を突き抜けてｎ- 型半導体領
域１ｂまで入り込むように形成するのが、境界面でのブ
レークダウンを避けるため好ましい。
【００２６】ついで、図２（ｅ）に示されるように、ガ
ードリング４の一部にかかるように、半導体層２の表面
にＭｏ（モリブデン）またはＴｉ（チタン）などのショ
ットキーバリアを形成する金属層３を真空蒸着などによ
り成膜し、さらにその表面および半導体基板の裏面にＡ
ｕまたはＮｉなどの電極材料を蒸着し各チップにダイシ
ングすることにより、ＳＢＤのチップが形成される。な
お、半導体基板１の裏面は電極形成の前に削って薄くさ
れる場合もある。
ードリング４の一部にかかるように、半導体層２の表面
にＭｏ（モリブデン）またはＴｉ（チタン）などのショ
ットキーバリアを形成する金属層３を真空蒸着などによ
り成膜し、さらにその表面および半導体基板の裏面にＡ
ｕまたはＮｉなどの電極材料を蒸着し各チップにダイシ
ングすることにより、ＳＢＤのチップが形成される。な
お、半導体基板１の裏面は電極形成の前に削って薄くさ
れる場合もある。
【００２７】すなわち、本発明の製法によれば、半導体
基板１の状態で予め動作領域となる部分に同じ導電型の
不純物を貫通するように導入し、その周囲を不純物濃度
の低い半導体領域としておくだけで、後は特別の工程を
必要とすることなく、動作領域の不純物濃度が低い半導
体層を薄くでき、ガードリング４部では不純物濃度が低
い半導体層を厚く形成することができる。その結果、高
耐圧で動作電圧の低いショットキーバリア半導体装置が
得られる。
基板１の状態で予め動作領域となる部分に同じ導電型の
不純物を貫通するように導入し、その周囲を不純物濃度
の低い半導体領域としておくだけで、後は特別の工程を
必要とすることなく、動作領域の不純物濃度が低い半導
体層を薄くでき、ガードリング４部では不純物濃度が低
い半導体層を厚く形成することができる。その結果、高
耐圧で動作電圧の低いショットキーバリア半導体装置が
得られる。
【００２８】この方法により製造した本発明のＳＢＤの
順方向の電圧電流特性が図３にＰで、従来の図４に示さ
れる構造のＳＢＤ電圧電流特性Ｑと対比して示されるよ
うに、同じ４０Ｖの耐圧で電流密度１×１０2 Ａ／ｃｍ
2 の電流を得るのに、従来は順方向電圧が０.５Ｖであ
ったのが、本発明では０.４Ｖで得られ、動作電圧を非
常に低くできることがわかる。すなわち、順方向の動作
電圧を低くすることができ、高電流特性が得られる。ま
た、耐圧に関しては１０００Ｖの印加に対しても充分に
絶えることができた。
順方向の電圧電流特性が図３にＰで、従来の図４に示さ
れる構造のＳＢＤ電圧電流特性Ｑと対比して示されるよ
うに、同じ４０Ｖの耐圧で電流密度１×１０2 Ａ／ｃｍ
2 の電流を得るのに、従来は順方向電圧が０.５Ｖであ
ったのが、本発明では０.４Ｖで得られ、動作電圧を非
常に低くできることがわかる。すなわち、順方向の動作
電圧を低くすることができ、高電流特性が得られる。ま
た、耐圧に関しては１０００Ｖの印加に対しても充分に
絶えることができた。
【００２９】
【発明の効果】本発明によれば、動作領域において不純
物濃度が高く、その周囲で不純物濃度が低い半導体基板
の表面に不純物濃度が低い半導体層が設けられているの
で、動作領域での不純物濃度が低い半導体層を非常に薄
く制御することができ、かつ、ガードリング部では不純
物濃度が低い半導体基板を利用して不純物濃度が低い半
導体層を厚く確保することができる。その結果、とくに
高耐圧で動作電圧の低いショットキーバリア半導体装置
が得られる。しかも、半導体層の表面をエッチングする
必要もないので、金属層のカバレジの問題が生じること
がなく、信頼性が大幅に向上する。
物濃度が高く、その周囲で不純物濃度が低い半導体基板
の表面に不純物濃度が低い半導体層が設けられているの
で、動作領域での不純物濃度が低い半導体層を非常に薄
く制御することができ、かつ、ガードリング部では不純
物濃度が低い半導体基板を利用して不純物濃度が低い半
導体層を厚く確保することができる。その結果、とくに
高耐圧で動作電圧の低いショットキーバリア半導体装置
が得られる。しかも、半導体層の表面をエッチングする
必要もないので、金属層のカバレジの問題が生じること
がなく、信頼性が大幅に向上する。
【図１】本発明のショットキーバリア半導体装置の一実
施形態の断面説明図である。
施形態の断面説明図である。
【図２】図１のショットキーバリア半導体装置の製造工
程を示す図である。
程を示す図である。
【図３】図１のショットキーバリア半導体装置の電圧電
流特性を示す図である。
流特性を示す図である。
【図４】従来のショットキーバリア半導体装置の断面説
明図である。
明図である。
【図５】従来のショットキーバリア半導体装置の他の構
造の断面説明図である。
造の断面説明図である。
１ 半導体基板 １ａ ｎ+ 型半導体領域 １ｂ ｎ- 型半導体領域 ２ 半導体層 ３ 金属層 ４ ガードリング
Claims (3)
- 【請求項１】 動作領域となる部分に不純物が導入され
て周囲より不純物濃度が高くされた高濃度不純物領域を
有する第１導電型の半導体基板と、該半導体基板上にエ
ピタキシャル成長された第１導電型で前記高濃度不純物
領域より不純物濃度が低い半導体層と、前記半導体基板
の高濃度不純物領域より外周の不純物濃度が低い領域の
上部で前記半導体層の表面側に形成された第２導電型の
ガードリングと、前記半導体層の表面に前記ガードリン
グにかかるように設けられるショットキーバリアを形成
する金属層とからなるショットキーバリア半導体装置。 - 【請求項２】 前記ガードリングが、前記半導体層の表
面から前記半導体基板に達するように形成されてなる請
求項１記載のショットキーバリア半導体装置。 - 【請求項３】 （ａ）第１導電型の半導体基板の動作領
域となる部分に両面から第１導電型の不純物を拡散して
前記基板を貫通するように高濃度不純物領域を形成し、
（ｂ）該半導体基板の一面に前記高濃度不純物領域より
不純物濃度が低い第１導電型の半導体層をエピタキシャ
ル成長し、（ｃ）前記半導体基板の周囲の不純物濃度が
低い領域の上部で前記半導体層の表面から第２導電型不
純物を導入してガードリングを形成し、（ｄ）該ガード
リングの一部にかかるように前記半導体層の表面にショ
ットキーバリアを形成する金属層を設けることを特徴と
するショットキーバリア半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26965696A JPH10117002A (ja) | 1996-10-11 | 1996-10-11 | ショットキーバリア半導体装置およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26965696A JPH10117002A (ja) | 1996-10-11 | 1996-10-11 | ショットキーバリア半導体装置およびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10117002A true JPH10117002A (ja) | 1998-05-06 |
Family
ID=17475397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26965696A Pending JPH10117002A (ja) | 1996-10-11 | 1996-10-11 | ショットキーバリア半導体装置およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10117002A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840938A (zh) * | 2009-02-18 | 2010-09-22 | 万国半导体有限公司 | 氮化镓异质结肖特基二极管 |
| US8169047B2 (en) | 2007-09-06 | 2012-05-01 | Renesas Electronics Corporation | Semiconductor device comprising a schottky barrier diode |
| WO2021003806A1 (zh) * | 2019-07-11 | 2021-01-14 | 瑞能半导体科技股份有限公司 | 半导体器件及其制造方法 |
-
1996
- 1996-10-11 JP JP26965696A patent/JPH10117002A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8169047B2 (en) | 2007-09-06 | 2012-05-01 | Renesas Electronics Corporation | Semiconductor device comprising a schottky barrier diode |
| US8604583B2 (en) | 2007-09-06 | 2013-12-10 | Renesas Electronics Corporation | Semiconductor device comprising a Schottky barrier diode |
| US8860169B2 (en) | 2007-09-06 | 2014-10-14 | Renesas Electronics Corporation | Semiconductor device comprising a Schottky barrier diode |
| CN101840938A (zh) * | 2009-02-18 | 2010-09-22 | 万国半导体有限公司 | 氮化镓异质结肖特基二极管 |
| WO2021003806A1 (zh) * | 2019-07-11 | 2021-01-14 | 瑞能半导体科技股份有限公司 | 半导体器件及其制造方法 |
| US11264450B2 (en) | 2019-07-11 | 2022-03-01 | Ween Semiconductors Technology Co., Ltd. | Semiconductor device and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7323402B2 (en) | Trench Schottky barrier diode with differential oxide thickness | |
| US5021840A (en) | Schottky or PN diode with composite sidewall | |
| US7851881B1 (en) | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode | |
| US4607270A (en) | Schottky barrier diode with guard ring | |
| JP2005532698A (ja) | トレンチ型ショットキ・バリア・ダイオード | |
| US5367189A (en) | Vertical semiconductor device | |
| US5654226A (en) | Wafer bonding for power devices | |
| US20040211974A1 (en) | Two mask shottky barrier diode with locos structure | |
| US6670688B2 (en) | Semiconductor device including at least one schottky metal layer surrounding PN junction | |
| US6727525B1 (en) | Diode comprising a metal semiconductor contact and a method for the production thereof | |
| US6307244B1 (en) | Schottky barrier semiconductor device | |
| US4717679A (en) | Minimal mask process for fabricating a lateral insulated gate semiconductor device | |
| JPH10117002A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP2004335919A (ja) | 半導体装置及びその製造方法 | |
| JPH10117000A (ja) | ショットキーバリア半導体装置およびその製法 | |
| US6855983B1 (en) | Semiconductor device having reduced on resistance | |
| JP3067034B2 (ja) | ショットキーバリア半導体装置 | |
| JP2006041166A (ja) | イオン注入マスクの形成方法及び炭化珪素デバイス | |
| JP3581027B2 (ja) | ショットキーバリア半導体装置 | |
| JPH03185870A (ja) | 半導体装置 | |
| JPH09307120A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH10117001A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH1070290A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPS5817680A (ja) | 半導体装置 | |
| JPH0618280B2 (ja) | ショットキバリア半導体装置 |