JPH10117000A - ショットキーバリア半導体装置およびその製法 - Google Patents
ショットキーバリア半導体装置およびその製法Info
- Publication number
- JPH10117000A JPH10117000A JP26965796A JP26965796A JPH10117000A JP H10117000 A JPH10117000 A JP H10117000A JP 26965796 A JP26965796 A JP 26965796A JP 26965796 A JP26965796 A JP 26965796A JP H10117000 A JPH10117000 A JP H10117000A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- impurity concentration
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 金属層が設けられる半導体基板の動作層表面
にエッチングにより凹部を形成することなく、逆方向特
性の耐圧が大きく、かつ、順方向電圧降下が小さいショ
ットキーバリア半導体装置およびその製法を提供する。 【解決手段】 第１導電型の半導体基板１と、該半導体
基板上に形成された第１導電型で前記半導体基板より不
純物濃度が低い半導体層２と、該半導体層と前記半導体
基板との境界部から前記半導体層の表面近傍まで設けら
れた第１導電型で該半導体層より不純物濃度が高い埋込
層６と、該埋込層の外周部で前記半導体層の表面側に形
成された第２導電型のガードリング４と、前記埋込層上
の前記半導体層の表面に前記ガードリングにかかるよう
に設けられるショットキーバリアを形成する金属層３と
からなっている。
にエッチングにより凹部を形成することなく、逆方向特
性の耐圧が大きく、かつ、順方向電圧降下が小さいショ
ットキーバリア半導体装置およびその製法を提供する。 【解決手段】 第１導電型の半導体基板１と、該半導体
基板上に形成された第１導電型で前記半導体基板より不
純物濃度が低い半導体層２と、該半導体層と前記半導体
基板との境界部から前記半導体層の表面近傍まで設けら
れた第１導電型で該半導体層より不純物濃度が高い埋込
層６と、該埋込層の外周部で前記半導体層の表面側に形
成された第２導電型のガードリング４と、前記埋込層上
の前記半導体層の表面に前記ガードリングにかかるよう
に設けられるショットキーバリアを形成する金属層３と
からなっている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板上の動作
層とする半導体層上にショットキーバリアを形成する金
属層が設けられるショットキーバリア半導体装置および
その製法に関する。さらに詳しくは、逆方向特性の耐圧
を高く維持しながら順方向の電圧降下を小さくしたショ
ットキーバリア半導体装置およびその製法に関する。
層とする半導体層上にショットキーバリアを形成する金
属層が設けられるショットキーバリア半導体装置および
その製法に関する。さらに詳しくは、逆方向特性の耐圧
を高く維持しながら順方向の電圧降下を小さくしたショ
ットキーバリア半導体装置およびその製法に関する。
【０００２】
【従来の技術】ショットキーバリアダイオード（以下、
ＳＢＤという）は、スイッチング特性が高速で、順方向
損失が小さいため、高周波用の整流回路に広く用いられ
ている。従来のＳＢＤは、たとえば図６に示されるよう
な構造になっている。
ＳＢＤという）は、スイッチング特性が高速で、順方向
損失が小さいため、高周波用の整流回路に広く用いられ
ている。従来のＳＢＤは、たとえば図６に示されるよう
な構造になっている。
【０００３】すなわち、図６において、１はたとえばシ
リコンなどからなるｎ+ 型の半導体基板で、２は半導体
基板１の上にエピタキシャル成長された、たとえばｎ-
型の動作層となる半導体層、３はモリブデン（Ｍｏ）な
どからなり、ショットキーバリアを形成する金属層、４
は金属層３の外周近傍の半導体層２の表面側にｐ型ドー
パントが拡散されて形成されたガードリングである。５
は半導体層２の表面に熱酸化法またはＣＶＤ法などによ
り形成された、たとえばＳｉＯ2 などからなる絶縁膜で
ある。
リコンなどからなるｎ+ 型の半導体基板で、２は半導体
基板１の上にエピタキシャル成長された、たとえばｎ-
型の動作層となる半導体層、３はモリブデン（Ｍｏ）な
どからなり、ショットキーバリアを形成する金属層、４
は金属層３の外周近傍の半導体層２の表面側にｐ型ドー
パントが拡散されて形成されたガードリングである。５
は半導体層２の表面に熱酸化法またはＣＶＤ法などによ
り形成された、たとえばＳｉＯ2 などからなる絶縁膜で
ある。
【０００４】ガードリング４は、ショットキーバリアを
形成する金属層３の周辺での逆方向特性である耐圧が中
心部のそれに比して小さくなる現象があり、周辺での耐
圧を向上させるために形成されている。すなわち、ガー
ドリング４が設けられることにより、ショットキーバリ
ア周辺部での耐圧はガードリング４部のｐｎ接合により
支配されることになり、ガードリング４とｎ+ 型の半導
体基板１との距離ｄ1を大きくすることにより耐圧を大
きくすることができる。
形成する金属層３の周辺での逆方向特性である耐圧が中
心部のそれに比して小さくなる現象があり、周辺での耐
圧を向上させるために形成されている。すなわち、ガー
ドリング４が設けられることにより、ショットキーバリ
ア周辺部での耐圧はガードリング４部のｐｎ接合により
支配されることになり、ガードリング４とｎ+ 型の半導
体基板１との距離ｄ1を大きくすることにより耐圧を大
きくすることができる。
【０００５】しかし、耐圧を大きくするため、ｎ- 型の
半導体層２の厚さを厚くしてｄ1 を大きくすると、ＳＢ
Ｄの動作領域の半導体層２の厚さｄ2 も大きくなり、動
作抵抗が大きくなる。その結果、順方向電圧の降下が大
きくなり、ＳＢＤの特徴が減殺される。
半導体層２の厚さを厚くしてｄ1 を大きくすると、ＳＢ
Ｄの動作領域の半導体層２の厚さｄ2 も大きくなり、動
作抵抗が大きくなる。その結果、順方向電圧の降下が大
きくなり、ＳＢＤの特徴が減殺される。
【０００６】この問題を解決するため、たとえば特開平
４−６５８７６号公報に開示され、図７にその断面図が
示されるように、金属層３が設けられる半導体層２の表
面をエッチングして凹部を形成し、その凹部内に金属層
３を設けることにより、ｎ型の半導体層２と金属層３と
の接合面をガードリング４の表面より下側にして、ＳＢ
Ｄの動作領域の厚さｄ2 を薄くしている。なお、図７に
おいて１はｎ+ 型の半導体基板、４はｐ型領域であるガ
ードリング、５は絶縁膜である。
４−６５８７６号公報に開示され、図７にその断面図が
示されるように、金属層３が設けられる半導体層２の表
面をエッチングして凹部を形成し、その凹部内に金属層
３を設けることにより、ｎ型の半導体層２と金属層３と
の接合面をガードリング４の表面より下側にして、ＳＢ
Ｄの動作領域の厚さｄ2 を薄くしている。なお、図７に
おいて１はｎ+ 型の半導体基板、４はｐ型領域であるガ
ードリング、５は絶縁膜である。
【０００７】
【発明が解決しようとする課題】従来のガードリングが
設けられたＳＢＤで耐圧を高くし、かつ、順方向の電圧
降下を小さくするためにショットキーバリアを形成する
金属層の接触面をその周囲のガードリングの表面より低
くする方法では、特開平４−６５８７６号公報にも示さ
れているように、つぎの問題がある。すなわち、ｎ型層
とｐ型層のエッチングレートが異なるため、ガードリン
グとの境界部で段差が生じやすい。また、エッチングの
ための窓開け部では、絶縁膜の下までオーバーエッチン
グされるため、絶縁膜と半導体層との間に段差が生じや
すい。その結果、この表面に成膜される金属層や電極膜
のステップカバレジが悪く段切れが生じて耐圧が低くな
ったり、その上部の電極用金属とショートするという問
題がある。
設けられたＳＢＤで耐圧を高くし、かつ、順方向の電圧
降下を小さくするためにショットキーバリアを形成する
金属層の接触面をその周囲のガードリングの表面より低
くする方法では、特開平４−６５８７６号公報にも示さ
れているように、つぎの問題がある。すなわち、ｎ型層
とｐ型層のエッチングレートが異なるため、ガードリン
グとの境界部で段差が生じやすい。また、エッチングの
ための窓開け部では、絶縁膜の下までオーバーエッチン
グされるため、絶縁膜と半導体層との間に段差が生じや
すい。その結果、この表面に成膜される金属層や電極膜
のステップカバレジが悪く段切れが生じて耐圧が低くな
ったり、その上部の電極用金属とショートするという問
題がある。
【０００８】本発明はこのような問題を解決するために
なされたもので、金属層が設けられる半導体層の表面に
エッチングにより凹部を形成することなく、逆方向特性
の耐圧が大きく、かつ、順方向電圧降下が小さいショッ
トキーバリア半導体装置およびその製法を提供すること
を目的とする。
なされたもので、金属層が設けられる半導体層の表面に
エッチングにより凹部を形成することなく、逆方向特性
の耐圧が大きく、かつ、順方向電圧降下が小さいショッ
トキーバリア半導体装置およびその製法を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明によるショットキ
ーバリア半導体装置は、第１導電型の半導体基板と、該
半導体基板上に形成された第１導電型で前記半導体基板
より不純物濃度が低い半導体層と、該半導体層と前記半
導体基板との境界部から前記半導体層の表面近傍まで設
けられた第１導電型で該半導体層より不純物濃度が高い
埋込層と、該埋込層の外周部で前記半導体層の表面側に
形成された第２導電型のガードリングと、前記埋込層上
の前記半導体層の表面に前記ガードリングにかかるよう
に設けられたショットキーバリアを形成する金属層とか
らなっている。
ーバリア半導体装置は、第１導電型の半導体基板と、該
半導体基板上に形成された第１導電型で前記半導体基板
より不純物濃度が低い半導体層と、該半導体層と前記半
導体基板との境界部から前記半導体層の表面近傍まで設
けられた第１導電型で該半導体層より不純物濃度が高い
埋込層と、該埋込層の外周部で前記半導体層の表面側に
形成された第２導電型のガードリングと、前記埋込層上
の前記半導体層の表面に前記ガードリングにかかるよう
に設けられたショットキーバリアを形成する金属層とか
らなっている。
【００１０】この構造にすることにより、ショットキー
バリアを形成する金属層の下部の動作領域の半導体層は
その表面側で不純物濃度が低く、金属層と共に充分にシ
ョットキーバリアを形成しながら、その層を非常に薄く
してその下側は不純物濃度が高い埋込層になっており、
動作抵抗を充分に下げることができる。一方、ガードリ
ング部では、埋込層が形成されていないため、ガードリ
ングの下部に不純物濃度の低い半導体層が十分な厚さ確
保され、空乏層を充分に広げて耐圧を高く維持すること
ができる。
バリアを形成する金属層の下部の動作領域の半導体層は
その表面側で不純物濃度が低く、金属層と共に充分にシ
ョットキーバリアを形成しながら、その層を非常に薄く
してその下側は不純物濃度が高い埋込層になっており、
動作抵抗を充分に下げることができる。一方、ガードリ
ング部では、埋込層が形成されていないため、ガードリ
ングの下部に不純物濃度の低い半導体層が十分な厚さ確
保され、空乏層を充分に広げて耐圧を高く維持すること
ができる。
【００１１】本発明の請求項２記載のショットキーバリ
ア半導体装置は、第１導電型の半導体基板と、該半導体
基板上に形成された第１導電型で前記半導体基板より不
純物濃度が低い半導体層と、該半導体層の外周部で前記
半導体層の表面側に形成された第２導電型のガードリン
グと、前記半導体層の表面に前記ガードリングにかかる
ように設けられたショットキーバリアを形成する金属層
とからなり、前記ショットキーバリアを形成する領域で
は前記半導体層の表面から前記半導体基板の裏面に向か
って、前記半導体層の不純物濃度から前記半導体基板の
不純物濃度より高い不純物濃度の領域を経て前記半導体
基板の不純物濃度に至る不純物濃度分布の領域を有し、
前記ガードリングの形成部では該ガードリングの下面か
ら前記半導体基板の裏面に向かって前記半導体層の不純
物濃度のまま前記半導体基板の不純物濃度に至る不純物
濃度分布になっている。
ア半導体装置は、第１導電型の半導体基板と、該半導体
基板上に形成された第１導電型で前記半導体基板より不
純物濃度が低い半導体層と、該半導体層の外周部で前記
半導体層の表面側に形成された第２導電型のガードリン
グと、前記半導体層の表面に前記ガードリングにかかる
ように設けられたショットキーバリアを形成する金属層
とからなり、前記ショットキーバリアを形成する領域で
は前記半導体層の表面から前記半導体基板の裏面に向か
って、前記半導体層の不純物濃度から前記半導体基板の
不純物濃度より高い不純物濃度の領域を経て前記半導体
基板の不純物濃度に至る不純物濃度分布の領域を有し、
前記ガードリングの形成部では該ガードリングの下面か
ら前記半導体基板の裏面に向かって前記半導体層の不純
物濃度のまま前記半導体基板の不純物濃度に至る不純物
濃度分布になっている。
【００１２】本発明のショットキーバリア半導体装置の
製法は、（ａ）第１導電型の半導体基板の一領域に第１
導電型不純物を導入してから第１導電型の半導体層を成
長し、（ｂ）前記不純物の導入領域の外周で前記半導体
層の表面に第２導電型不純物を導入してガードリングを
形成すると共に、前記導入した第１導電型不純物を前記
半導体層に拡散させて埋込層を形成し、（ｃ）該ガード
リング上の一部にかかるように前記半導体層の表面にシ
ョットキーバリアを形成する金属層を設けることを特徴
とする。
製法は、（ａ）第１導電型の半導体基板の一領域に第１
導電型不純物を導入してから第１導電型の半導体層を成
長し、（ｂ）前記不純物の導入領域の外周で前記半導体
層の表面に第２導電型不純物を導入してガードリングを
形成すると共に、前記導入した第１導電型不純物を前記
半導体層に拡散させて埋込層を形成し、（ｃ）該ガード
リング上の一部にかかるように前記半導体層の表面にシ
ョットキーバリアを形成する金属層を設けることを特徴
とする。
【００１３】
【発明の実施の形態】つぎに、図面を参照しながら本発
明のショットキーバリア半導体装置およびその製法につ
いて説明をする。
明のショットキーバリア半導体装置およびその製法につ
いて説明をする。
【００１４】図１は本発明のショットキーバリア半導体
装置の一実施形態であるＳＢＤの断面説明図である。図
１において、１はたとえば不純物濃度が１×１０19程度
のｎ + 型のシリコンからなり、厚さがたとえば２００〜
２５０μｍ程度の半導体基板で、その上に動作層となる
不純物濃度がたとえば１×１０15程度のｎ- 型の半導体
層２が、たとえば５μｍ程度の厚さに形成され、動作領
域では半導体基板１と半導体層２との接合部に半導体層
２の表面近傍まで不純物濃度が、たとえば１×１０20程
度のｎ+ 型の埋込層６が形成されている。埋込層６は半
導体基板１の表面に導入された不純物が拡散工程で半導
体層２の表面側にせり上がって形成されるもので、動作
領域部では、不純物濃度が低いｎ- 型の半導体層２の厚
さｄ2 は１μｍ程度となり、その他の部分は半導体基板
１の裏面まで不純物濃度が高い半導体層で構成されてい
る。この埋込層６のせり上がる高さは不純物の拡散係数
と拡散時間により精密にコントロールすることができ、
残る半導体層２の厚さｄ2は自在に正確に制御される。
装置の一実施形態であるＳＢＤの断面説明図である。図
１において、１はたとえば不純物濃度が１×１０19程度
のｎ + 型のシリコンからなり、厚さがたとえば２００〜
２５０μｍ程度の半導体基板で、その上に動作層となる
不純物濃度がたとえば１×１０15程度のｎ- 型の半導体
層２が、たとえば５μｍ程度の厚さに形成され、動作領
域では半導体基板１と半導体層２との接合部に半導体層
２の表面近傍まで不純物濃度が、たとえば１×１０20程
度のｎ+ 型の埋込層６が形成されている。埋込層６は半
導体基板１の表面に導入された不純物が拡散工程で半導
体層２の表面側にせり上がって形成されるもので、動作
領域部では、不純物濃度が低いｎ- 型の半導体層２の厚
さｄ2 は１μｍ程度となり、その他の部分は半導体基板
１の裏面まで不純物濃度が高い半導体層で構成されてい
る。この埋込層６のせり上がる高さは不純物の拡散係数
と拡散時間により精密にコントロールすることができ、
残る半導体層２の厚さｄ2は自在に正確に制御される。
【００１５】埋込層６の外周部では、半導体層２の表面
にガードリング４とするｐ+ 型領域が２μｍ程度の深さ
に設けられており、そのガードリング４上にかかるよう
に、半導体層２の表面にモリブデン（Ｍｏ）やチタン
（Ｔｉ）などの半導体層とショットキーバリア（ショッ
トキー接合）を形成する金属層３が設けられている。ガ
ードリング４の部分には埋込層６は形成されていないた
め、ガードリング４の下側は不純物濃度が低い半導体層
２の厚さがそのまま残り、前述の例では、ガードリング
４とｎ+ 型の半導体基板１との距離ｄ1 は３μｍ程度と
なっている。なお、埋込層６とガードリング４との間隔
も距離ｄ1 と同程度になるように形成される。金属層３
の上および半導体基板１の裏面にはＮｉやＡｕなどから
なる電極が形成される（共に図示されていない）。な
お、５は絶縁膜である。
にガードリング４とするｐ+ 型領域が２μｍ程度の深さ
に設けられており、そのガードリング４上にかかるよう
に、半導体層２の表面にモリブデン（Ｍｏ）やチタン
（Ｔｉ）などの半導体層とショットキーバリア（ショッ
トキー接合）を形成する金属層３が設けられている。ガ
ードリング４の部分には埋込層６は形成されていないた
め、ガードリング４の下側は不純物濃度が低い半導体層
２の厚さがそのまま残り、前述の例では、ガードリング
４とｎ+ 型の半導体基板１との距離ｄ1 は３μｍ程度と
なっている。なお、埋込層６とガードリング４との間隔
も距離ｄ1 と同程度になるように形成される。金属層３
の上および半導体基板１の裏面にはＮｉやＡｕなどから
なる電極が形成される（共に図示されていない）。な
お、５は絶縁膜である。
【００１６】以上のように、金属層３が接する動作領域
部の半導体層２およびその周囲のガードリング４の部分
の表面が平坦な状態で、動作領域部では、埋込層６の形
成に伴い、不純物濃度が低い半導体層２の厚さｄ2 が非
常に薄くされると共に、半導体基板１よりむしろ高い不
純物濃度の領域が形成されており、ガードリング４部に
は埋込層６はなく、ガードリング４に接する不純物濃度
の低い半導体層２は充分にその厚さｄ1 が確保されてい
ることに本発明の特徴がある。
部の半導体層２およびその周囲のガードリング４の部分
の表面が平坦な状態で、動作領域部では、埋込層６の形
成に伴い、不純物濃度が低い半導体層２の厚さｄ2 が非
常に薄くされると共に、半導体基板１よりむしろ高い不
純物濃度の領域が形成されており、ガードリング４部に
は埋込層６はなく、ガードリング４に接する不純物濃度
の低い半導体層２は充分にその厚さｄ1 が確保されてい
ることに本発明の特徴がある。
【００１７】この構成の動作領域（図１のＡで示す位
置）およびガードリング４の形成されている領域（図１
のＢで示す位置）における半導体層２の表面から半導体
基板１の裏面にかけての不純物濃度の分布を模式的に示
すと図２（ａ）〜（ｂ）のようになる。すなわち、図２
（ａ）は動作領域（図１のＡで示す位置）における不純
物濃度の分布図で、半導体層２の表面側から１μｍ程度
までの深さが１×１０15程度の当初の半導体層２の不純
物濃度で、その後、不純物濃度が高くなり、ピークが１
×１０20程度で、その後やや低くなって１×１０19程度
の半導体基板１の不純物濃度となる。一方、耐圧を確保
するためのガードリング４の部分は、図２（ｂ）に示さ
れるように、表面から２μｍ程度の深さがｐ+ 型領域
で、その後、１×１０15程度の不純物濃度が低い半導体
層２が３μｍ程度続き、その後半導体基板１の不純物濃
度である１×１０19程度となっている。このように、本
発明のショットキーバリア半導体装置では、動作層の不
純物濃度の低い半導体層２と半導体基板１との間に半導
体基板１より不純物濃度が高い領域が形成されているこ
とでも特徴づけられるが、埋込層６の形成により半導体
層２の不純物濃度より高い領域が形成されておれば、動
作抵抗を下げることができ、高特性の半導体ショットキ
ーバリア半導体装置が得られる。
置）およびガードリング４の形成されている領域（図１
のＢで示す位置）における半導体層２の表面から半導体
基板１の裏面にかけての不純物濃度の分布を模式的に示
すと図２（ａ）〜（ｂ）のようになる。すなわち、図２
（ａ）は動作領域（図１のＡで示す位置）における不純
物濃度の分布図で、半導体層２の表面側から１μｍ程度
までの深さが１×１０15程度の当初の半導体層２の不純
物濃度で、その後、不純物濃度が高くなり、ピークが１
×１０20程度で、その後やや低くなって１×１０19程度
の半導体基板１の不純物濃度となる。一方、耐圧を確保
するためのガードリング４の部分は、図２（ｂ）に示さ
れるように、表面から２μｍ程度の深さがｐ+ 型領域
で、その後、１×１０15程度の不純物濃度が低い半導体
層２が３μｍ程度続き、その後半導体基板１の不純物濃
度である１×１０19程度となっている。このように、本
発明のショットキーバリア半導体装置では、動作層の不
純物濃度の低い半導体層２と半導体基板１との間に半導
体基板１より不純物濃度が高い領域が形成されているこ
とでも特徴づけられるが、埋込層６の形成により半導体
層２の不純物濃度より高い領域が形成されておれば、動
作抵抗を下げることができ、高特性の半導体ショットキ
ーバリア半導体装置が得られる。
【００１８】前述の埋込層６は動作領域の面積全体に亘
って形成されていなくても、たとえば図４に示されるよ
うに、２個以上に分割されて設けられていても良い。す
なわち、電流は抵抗の小さい埋込層６の部分に引き寄せ
られて流れるため、埋込層６が分離して形成されていて
も、その間隔が極端に広くならない限り、動作抵抗を殆
ど上昇させないで、低い動作電圧のショットキーバリア
半導体装置となる。なお、図４において他の符号は図１
と同じ部分を示し、その説明を省略する。
って形成されていなくても、たとえば図４に示されるよ
うに、２個以上に分割されて設けられていても良い。す
なわち、電流は抵抗の小さい埋込層６の部分に引き寄せ
られて流れるため、埋込層６が分離して形成されていて
も、その間隔が極端に広くならない限り、動作抵抗を殆
ど上昇させないで、低い動作電圧のショットキーバリア
半導体装置となる。なお、図４において他の符号は図１
と同じ部分を示し、その説明を省略する。
【００１９】つぎに、本発明のショットキーバリア半導
体装置が低い動作抵抗で動作し、かつ、高い耐圧を有す
る理由について説明をする。本発明のショットキーバリ
ア半導体装置では、不純物濃度の高い埋込層６の形成に
より、ショットキーバリアを形成するために必要な低濃
度不純物の半導体層の厚さｄ2 が必要最小限に薄く形成
されており、動作領域の他の部分は不純物濃度が高いた
め、動作抵抗が小さくなる。すなわち、金属層と接触す
る半導体層の不純物濃度が低くないとショットキーバリ
アが形成されないでオーミックコンタクトとなるが、そ
のショットキーバリアを形成するために必要な部分の半
導体層のみの不純物濃度を低くしてその下の半導体層の
不純物濃度を高くしているため、動作抵抗を充分に下げ
ることができる。
体装置が低い動作抵抗で動作し、かつ、高い耐圧を有す
る理由について説明をする。本発明のショットキーバリ
ア半導体装置では、不純物濃度の高い埋込層６の形成に
より、ショットキーバリアを形成するために必要な低濃
度不純物の半導体層の厚さｄ2 が必要最小限に薄く形成
されており、動作領域の他の部分は不純物濃度が高いた
め、動作抵抗が小さくなる。すなわち、金属層と接触す
る半導体層の不純物濃度が低くないとショットキーバリ
アが形成されないでオーミックコンタクトとなるが、そ
のショットキーバリアを形成するために必要な部分の半
導体層のみの不純物濃度を低くしてその下の半導体層の
不純物濃度を高くしているため、動作抵抗を充分に下げ
ることができる。
【００２０】一方、ガードリング４は前述のように、シ
ョットキー接合の周辺部での耐圧を向上させるために設
けられており、周辺部での耐圧はｐｎ接合で規制され
る。このｐｎ接合の耐圧はその接合部に形成される空乏
層が広く形成されるほど高くなる。また、この空乏層は
半導体層の不純物濃度が低い程広く形成される。本発明
では、この空乏層が形成されるｐｎ接合部には埋込層６
が形成されておらず、不純物濃度が低い半導体層２の厚
さｄ2 が充分にあり、ｐｎ接合の空乏層を充分に広げて
耐圧を高く維持することができる。半導体層２の厚さを
１０μｍ程度と厚く形成すれば、４００〜６００Ｖ程度
の高耐圧が得られる。
ョットキー接合の周辺部での耐圧を向上させるために設
けられており、周辺部での耐圧はｐｎ接合で規制され
る。このｐｎ接合の耐圧はその接合部に形成される空乏
層が広く形成されるほど高くなる。また、この空乏層は
半導体層の不純物濃度が低い程広く形成される。本発明
では、この空乏層が形成されるｐｎ接合部には埋込層６
が形成されておらず、不純物濃度が低い半導体層２の厚
さｄ2 が充分にあり、ｐｎ接合の空乏層を充分に広げて
耐圧を高く維持することができる。半導体層２の厚さを
１０μｍ程度と厚く形成すれば、４００〜６００Ｖ程度
の高耐圧が得られる。
【００２１】本発明によれば、動作領域部の半導体層を
エッチングすることにより薄くしていないため、エッチ
ングに伴い発生する、ガードリングとの境界部での段差
や、エッチングのための窓開け部での絶縁膜の下へのオ
ーバーエッチングによる絶縁膜と半導体層との間の段差
が生じない。その結果、この表面に成膜される金属層３
や電極膜のステップカバレジが悪く段切れが生じて耐圧
が低くなったり、その上部の電極用金属とショートする
という問題が生じない。したがって、エッチングに伴う
問題が生じることなく、耐圧を充分に向上させることが
できると共に、動作領域での動作抵抗を小さく保つこと
ができる。
エッチングすることにより薄くしていないため、エッチ
ングに伴い発生する、ガードリングとの境界部での段差
や、エッチングのための窓開け部での絶縁膜の下へのオ
ーバーエッチングによる絶縁膜と半導体層との間の段差
が生じない。その結果、この表面に成膜される金属層３
や電極膜のステップカバレジが悪く段切れが生じて耐圧
が低くなったり、その上部の電極用金属とショートする
という問題が生じない。したがって、エッチングに伴う
問題が生じることなく、耐圧を充分に向上させることが
できると共に、動作領域での動作抵抗を小さく保つこと
ができる。
【００２２】つぎに、このショットキーバリア半導体装
置の製法について、図３を参照しながら説明をする。
置の製法について、図３を参照しながら説明をする。
【００２３】まず、図３（ａ）に示されるように、不純
物濃度が１×１０19程度と高く、厚さが５００μｍ程度
の半導体基板１の表面にＳｉＯ2 などの保護膜を形成
し、動作領域を形成する部分が開口するようにパターニ
ングをしてマスク１１を形成する。ついで、９００〜１
１００℃程度でリンなどのｎ型不純物を０.５〜２時間
程度拡散して、不純物濃度が１×１０16〜１×１０21程
度の不純物濃度が高い高濃度不純物領域１２を形成す
る。この高濃度不純物領域１２の形成は、イオン注入に
より行っても良い。
物濃度が１×１０19程度と高く、厚さが５００μｍ程度
の半導体基板１の表面にＳｉＯ2 などの保護膜を形成
し、動作領域を形成する部分が開口するようにパターニ
ングをしてマスク１１を形成する。ついで、９００〜１
１００℃程度でリンなどのｎ型不純物を０.５〜２時間
程度拡散して、不純物濃度が１×１０16〜１×１０21程
度の不純物濃度が高い高濃度不純物領域１２を形成す
る。この高濃度不純物領域１２の形成は、イオン注入に
より行っても良い。
【００２４】つぎに、図３（ｂ）に示されるように、半
導体基板１の表面の全面に比抵抗が０.１〜１０Ω・ｃ
ｍ（不純物濃度が１×１０14〜１×１０16程度）のｎ-
型半導体層２を１〜５μｍ程度エピタキシャル成長して
堆積する。
導体基板１の表面の全面に比抵抗が０.１〜１０Ω・ｃ
ｍ（不純物濃度が１×１０14〜１×１０16程度）のｎ-
型半導体層２を１〜５μｍ程度エピタキシャル成長して
堆積する。
【００２５】その後、図３（ｃ）に示されるように、熱
酸化法などにより動作領域の外周部に開口部を有するマ
スク１３を形成し、ボロンなどのｐ型不純物をたとえば
１１８０℃程度で１〜５時間程度熱拡散しガードリング
４を形成する。この際、高不純物領域１２のｎ型不純物
がｎ- 型半導体層２にもせり上がって埋込層６が形成さ
れる。
酸化法などにより動作領域の外周部に開口部を有するマ
スク１３を形成し、ボロンなどのｐ型不純物をたとえば
１１８０℃程度で１〜５時間程度熱拡散しガードリング
４を形成する。この際、高不純物領域１２のｎ型不純物
がｎ- 型半導体層２にもせり上がって埋込層６が形成さ
れる。
【００２６】ついで、図３（ｄ）に示されるように、ガ
ードリング４上にかかるように、半導体層２の表面にＭ
ｏ（モリブデン）またはＴｉ（チタン）などのショット
キーバリアを形成する金属層３を真空蒸着などにより成
膜し、さらに半導体基板１の裏面を研磨して薄くした
後、その表面および半導体基板の裏面にＡｕまたはＮｉ
などの電極材料を蒸着し各チップにダイシングすること
により、ＳＢＤのチップが形成される。なお、５は絶縁
膜である。
ードリング４上にかかるように、半導体層２の表面にＭ
ｏ（モリブデン）またはＴｉ（チタン）などのショット
キーバリアを形成する金属層３を真空蒸着などにより成
膜し、さらに半導体基板１の裏面を研磨して薄くした
後、その表面および半導体基板の裏面にＡｕまたはＮｉ
などの電極材料を蒸着し各チップにダイシングすること
により、ＳＢＤのチップが形成される。なお、５は絶縁
膜である。
【００２７】すなわち、本発明の製法によれば、半導体
基板１の状態で予め同じ導電型の不純物を導入しておく
だけで、後は特別の工程を必要とすることなく、動作領
域の不純物濃度が低い半導体層を薄くでき、ガードリン
グ４部では不純物濃度が低い半導体層を厚く形成するこ
とができる。その結果、高耐圧で動作電圧の低いショッ
トキーバリア半導体装置が得られる。
基板１の状態で予め同じ導電型の不純物を導入しておく
だけで、後は特別の工程を必要とすることなく、動作領
域の不純物濃度が低い半導体層を薄くでき、ガードリン
グ４部では不純物濃度が低い半導体層を厚く形成するこ
とができる。その結果、高耐圧で動作電圧の低いショッ
トキーバリア半導体装置が得られる。
【００２８】この方法により製造した本発明のＳＢＤの
順方向の電圧電流特性が図５にＰで、従来の図６に示さ
れる構造のＳＢＤの電圧電流特性Ｑと対比して示される
ように、同じ電流密度１×１０2 Ａ／ｃｍ2 で、従来は
順方向電圧が０.５Ｖであったのが、本発明では０.４Ｖ
で得られ、動作電圧を非常に低くできることがわかる。
すなわち、高い耐圧が得られると共に、順方向の動作電
圧を低くすることができ、高電流特性が得られる。
順方向の電圧電流特性が図５にＰで、従来の図６に示さ
れる構造のＳＢＤの電圧電流特性Ｑと対比して示される
ように、同じ電流密度１×１０2 Ａ／ｃｍ2 で、従来は
順方向電圧が０.５Ｖであったのが、本発明では０.４Ｖ
で得られ、動作電圧を非常に低くできることがわかる。
すなわち、高い耐圧が得られると共に、順方向の動作電
圧を低くすることができ、高電流特性が得られる。
【００２９】
【発明の効果】本発明によれば、動作領域において、不
純物濃度が高い半導体基板と不純物濃度が低い半導体層
との境界面から半導体層の表面側にかけて埋込層が形成
されているので、動作層での不純物濃度が低い半導体層
を非常に薄く制御することができる。一方、ガードリン
グ部では埋込層がなく不純物濃度が低い半導体層を厚く
形成することができる。その結果、高耐圧で動作電圧の
低いショットキーバリア半導体装置が得られる。しか
も、半導体層の表面をエッチングする必要もないので、
段差に基づく金属層のカバレジの問題が生じることがな
く、信頼性が大幅に向上する。
純物濃度が高い半導体基板と不純物濃度が低い半導体層
との境界面から半導体層の表面側にかけて埋込層が形成
されているので、動作層での不純物濃度が低い半導体層
を非常に薄く制御することができる。一方、ガードリン
グ部では埋込層がなく不純物濃度が低い半導体層を厚く
形成することができる。その結果、高耐圧で動作電圧の
低いショットキーバリア半導体装置が得られる。しか
も、半導体層の表面をエッチングする必要もないので、
段差に基づく金属層のカバレジの問題が生じることがな
く、信頼性が大幅に向上する。
【図１】本発明のショットキーバリア半導体装置の一実
施形態の断面説明図である。
施形態の断面説明図である。
【図２】図１のショットキーバリア半導体装置の不純物
濃度分布を示す図である。
濃度分布を示す図である。
【図３】図１のショットキーバリア半導体装置の製造工
程を示す図である。
程を示す図である。
【図４】本発明のショットキーバリア半導体装置の他の
構造例を示す図である。
構造例を示す図である。
【図５】図１のショットキーバリア半導体装置の電圧電
流特性を示す図である。
流特性を示す図である。
【図６】従来のショットキーバリア半導体装置の断面説
明図である。
明図である。
【図７】従来のショットキーバリア半導体装置の他の構
造の断面説明図である。
造の断面説明図である。
１ 半導体基板 ２ 半導体層 ３ 金属層 ４ ガードリング ６ 埋込層
Claims (3)
- 【請求項１】 第１導電型の半導体基板と、該半導体基
板上に形成された第１導電型で前記半導体基板より不純
物濃度が低い半導体層と、該半導体層と前記半導体基板
との境界部から前記半導体層の表面近傍まで設けられた
第１導電型で該半導体層より不純物濃度が高い埋込層
と、該埋込層の外周部で前記半導体層の表面側に形成さ
れた第２導電型のガードリングと、前記埋込層上の前記
半導体層の表面に前記ガードリングにかかるように設け
られるショットキーバリアを形成する金属層とからなる
ショットキーバリア半導体装置。 - 【請求項２】 第１導電型の半導体基板と、該半導体基
板上に形成された第１導電型で前記半導体基板より不純
物濃度が低い半導体層と、該半導体層の外周部で前記半
導体層の表面側に形成された第２導電型のガードリング
と、前記半導体層の表面に前記ガードリングにかかるよ
うに設けられるショットキーバリアを形成する金属層と
からなり、前記ショットキーバリアを形成する領域では
前記半導体層の表面から前記半導体基板の裏面に向かっ
て、前記半導体層の不純物濃度から前記半導体基板の不
純物濃度より高い不純物濃度の領域を経て前記半導体基
板の不純物濃度に至る不純物濃度分布の領域を有し、前
記ガードリングの形成部では該ガードリングの下面から
前記半導体基板の裏面に向かって前記半導体層の不純物
濃度のまま前記半導体基板の不純物濃度に至る不純物濃
度分布であるショットキーバリア半導体装置。 - 【請求項３】 （ａ）第１導電型の半導体基板の一領域
に第１導電型不純物を導入してから第１導電型の半導体
層を成長し、（ｂ）前記不純物の導入領域の外周で前記
半導体層の表面に第２導電型不純物を導入してガードリ
ングを形成すると共に、前記導入した第１導電型不純物
を前記半導体層に拡散させて埋込層を形成し、（ｃ）該
ガードリング上の一部にかかるように前記半導体層の表
面にショットキーバリアを形成する金属層を設けること
を特徴とするショットキーバリア半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26965796A JPH10117000A (ja) | 1996-10-11 | 1996-10-11 | ショットキーバリア半導体装置およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26965796A JPH10117000A (ja) | 1996-10-11 | 1996-10-11 | ショットキーバリア半導体装置およびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10117000A true JPH10117000A (ja) | 1998-05-06 |
Family
ID=17475410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26965796A Pending JPH10117000A (ja) | 1996-10-11 | 1996-10-11 | ショットキーバリア半導体装置およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10117000A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946350A (zh) * | 2016-10-12 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种带有衬底埋层的半导体装置及其制造方法 |
| CN107946349A (zh) * | 2016-10-12 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种带有外延调制区的半导体装置及其制造方法 |
-
1996
- 1996-10-11 JP JP26965796A patent/JPH10117000A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946350A (zh) * | 2016-10-12 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种带有衬底埋层的半导体装置及其制造方法 |
| CN107946349A (zh) * | 2016-10-12 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种带有外延调制区的半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6221688B1 (en) | Diode and method for manufacturing the same | |
| JP2689047B2 (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
| JP5303819B2 (ja) | 半導体装置およびその製造方法 | |
| US20020008237A1 (en) | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication | |
| US7183575B2 (en) | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode | |
| JPH05145076A (ja) | ウエーハ・ボンデイングを利用した縦型電流半導体デバイスおよびその製作方法 | |
| US20080217721A1 (en) | High efficiency rectifier | |
| US6558984B2 (en) | Trench schottky barrier rectifier and method of making the same | |
| US9508711B2 (en) | Semiconductor device with bipolar junction transistor cells | |
| JP3779366B2 (ja) | 半導体装置及びその製造方法 | |
| US20030038333A1 (en) | Semiconductor device | |
| JP2003504855A (ja) | 金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法 | |
| JPH10117000A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP2000294805A (ja) | ショットキバリアダイオード及びその製造方法 | |
| JP3357793B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000312013A (ja) | ショットキーバリア半導体装置 | |
| JPH10117002A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP3581027B2 (ja) | ショットキーバリア半導体装置 | |
| JP3067034B2 (ja) | ショットキーバリア半導体装置 | |
| JPH03185870A (ja) | 半導体装置 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| JPH09307120A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH1070290A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH10117001A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP3625380B2 (ja) | ショットキーバリア半導体装置およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040706 Free format text: JAPANESE INTERMEDIATE CODE: A02 |