JPH10116970A - マスタスライスの自動レイアウト設計方法 - Google Patents
マスタスライスの自動レイアウト設計方法Info
- Publication number
- JPH10116970A JPH10116970A JP8271936A JP27193696A JPH10116970A JP H10116970 A JPH10116970 A JP H10116970A JP 8271936 A JP8271936 A JP 8271936A JP 27193696 A JP27193696 A JP 27193696A JP H10116970 A JPH10116970 A JP H10116970A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- elements
- priority
- base
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 短い配線長で、マスタスライス型集積回路の
レイアウトを自動設計する。 【解決手段】 マスタ基板上に、各々トランジスタ3
3,34を含む分割領域35,36を得る。次に、分割
領域35で下地素子の中から1kΩの抵抗素子31A,
31B、5kΩの抵抗素子31D,31Eをトランジス
タ33に接続すべき12kΩの回路素子に割り当て、直
列に接続して12kΩの抵抗値を持つ合成抵抗31を実
現する。同様に、分割領域36で下地素子の中から1k
Ωの抵抗素子32A、5kΩの抵抗素子32Bをトラン
ジスタ34に接続すべき6kΩの回路素子に割り当て
て、直列に接続して6kΩの抵抗値を持つ合成抵抗32
を実現する。
レイアウトを自動設計する。 【解決手段】 マスタ基板上に、各々トランジスタ3
3,34を含む分割領域35,36を得る。次に、分割
領域35で下地素子の中から1kΩの抵抗素子31A,
31B、5kΩの抵抗素子31D,31Eをトランジス
タ33に接続すべき12kΩの回路素子に割り当て、直
列に接続して12kΩの抵抗値を持つ合成抵抗31を実
現する。同様に、分割領域36で下地素子の中から1k
Ωの抵抗素子32A、5kΩの抵抗素子32Bをトラン
ジスタ34に接続すべき6kΩの回路素子に割り当て
て、直列に接続して6kΩの抵抗値を持つ合成抵抗32
を実現する。
Description
【0001】
【発明の属する技術分野】本発明は、マスタスライス型
の半導体集積回路のレイアウト設計方法に関するもので
ある。
の半導体集積回路のレイアウト設計方法に関するもので
ある。
【0002】
【従来の技術】近年、半導体集積回路の分野においては
多品種少量生産化が顕著であり、開発製造期間の短縮が
求められている。そこで、半導体基板上にトランジス
タ、抵抗、コンデンサ等の下地素子を予め形成したマス
タ基板を準備しておき、最後の配線のみを違えて行ない
機能の異なる複数の種類の半導体集積回路を実現する、
いわゆるマスタスライス方式が採用されている。マスタ
スライス型の半導体集積回路を設計する際には、マスタ
基板上の下地素子を回路素子に割り当てて配線する、電
算機を用いた自動レイアウト設計が行なわれている。
多品種少量生産化が顕著であり、開発製造期間の短縮が
求められている。そこで、半導体基板上にトランジス
タ、抵抗、コンデンサ等の下地素子を予め形成したマス
タ基板を準備しておき、最後の配線のみを違えて行ない
機能の異なる複数の種類の半導体集積回路を実現する、
いわゆるマスタスライス方式が採用されている。マスタ
スライス型の半導体集積回路を設計する際には、マスタ
基板上の下地素子を回路素子に割り当てて配線する、電
算機を用いた自動レイアウト設計が行なわれている。
【0003】従来、マスタスライス方式の自動レイアウ
ト設計においては、マスタ基板上のトランジスタエミッ
タサイズ、抵抗値、容量値等を各々いくつか組み合わせ
て複数の下地素子値を準備し、該下地素子値を推奨値と
して設計者に提供していた。設計者は、これらの推奨値
を使用して回路を設計する。
ト設計においては、マスタ基板上のトランジスタエミッ
タサイズ、抵抗値、容量値等を各々いくつか組み合わせ
て複数の下地素子値を準備し、該下地素子値を推奨値と
して設計者に提供していた。設計者は、これらの推奨値
を使用して回路を設計する。
【0004】以下、図7〜図9を用いて、従来のマスタ
スライスの自動レイアウト設計方法の具体例を説明す
る。
スライスの自動レイアウト設計方法の具体例を説明す
る。
【0005】図7は、レイアウト設計の対象とする回路
図の一部である。図7において、回路上の抵抗素子1,
2の抵抗値はそれぞれ12kΩ,6kΩとなるように設
計されている。3,4は回路上のトランジスタである。
この回路を搭載するマスタ基板として、1kΩ,5k
Ω,10kΩの抵抗素子を持ち、推奨値に12kΩ,6
kΩの双方を含むマスタ基板を考える。
図の一部である。図7において、回路上の抵抗素子1,
2の抵抗値はそれぞれ12kΩ,6kΩとなるように設
計されている。3,4は回路上のトランジスタである。
この回路を搭載するマスタ基板として、1kΩ,5k
Ω,10kΩの抵抗素子を持ち、推奨値に12kΩ,6
kΩの双方を含むマスタ基板を考える。
【0006】図8は、素子値に基づいた従来の方法によ
るレイアウト結果を示す。1kΩの抵抗素子21A,2
1B及び10kΩの抵抗素子21Cを直列に接続して1
2kΩの合成抵抗21を実現し、1kΩの抵抗素子22
A及び5kΩの抵抗素子22Bを直列に接続して6kΩ
の合成抵抗22を実現している。コレクタC,ベース
B,エミッタEを持つトランジスタ23及び24をそれ
ぞれ図7のトランジスタ3及び4に、合成抵抗21及び
22をそれぞれ図7の抵抗素子1及び2に割り当ててい
る。ところが、図8のレイアウトでは、近接することが
好ましい合成抵抗21とトランジスタ23とが離れて存
在する。また、合成抵抗21及び22が離れて存在する
ため、両合成抵抗の間に相対精度を確保できない可能性
が高い。
るレイアウト結果を示す。1kΩの抵抗素子21A,2
1B及び10kΩの抵抗素子21Cを直列に接続して1
2kΩの合成抵抗21を実現し、1kΩの抵抗素子22
A及び5kΩの抵抗素子22Bを直列に接続して6kΩ
の合成抵抗22を実現している。コレクタC,ベース
B,エミッタEを持つトランジスタ23及び24をそれ
ぞれ図7のトランジスタ3及び4に、合成抵抗21及び
22をそれぞれ図7の抵抗素子1及び2に割り当ててい
る。ところが、図8のレイアウトでは、近接することが
好ましい合成抵抗21とトランジスタ23とが離れて存
在する。また、合成抵抗21及び22が離れて存在する
ため、両合成抵抗の間に相対精度を確保できない可能性
が高い。
【0007】図9は、これらの問題を解決するために図
7の回路を変更した回路図を示す。図9によれば、図7
の抵抗素子1を変更した6kΩの抵抗素子1A及び1B
を互いに直列に接続して、抵抗素子1と同じ12kΩの
抵抗値を回路上で作り出している。このことにより、図
9の回路上の抵抗素子1A、1B及び2は、対応する下
地素子の組合せが同じ「1kΩ及び5kΩの組合せ」に
なって近接した下地素子が割り当てられるため、相対精
度を確保しながらトランジスタ23,24の近くに配置
することが容易になる。
7の回路を変更した回路図を示す。図9によれば、図7
の抵抗素子1を変更した6kΩの抵抗素子1A及び1B
を互いに直列に接続して、抵抗素子1と同じ12kΩの
抵抗値を回路上で作り出している。このことにより、図
9の回路上の抵抗素子1A、1B及び2は、対応する下
地素子の組合せが同じ「1kΩ及び5kΩの組合せ」に
なって近接した下地素子が割り当てられるため、相対精
度を確保しながらトランジスタ23,24の近くに配置
することが容易になる。
【0008】
【発明が解決しようとする課題】上記従来の自動レイア
ウト設計方法によると、なおも以下のような問題が発生
する。
ウト設計方法によると、なおも以下のような問題が発生
する。
【0009】まず、近接したレイアウトの実現及び相対
精度の確保を目的とした上述の回路変更により、設計者
の負担が増大する。特に、通常のアナログIC用回路図
においては、抵抗値、容量値等の素子値は様々な数値を
とることが多く、このような回路素子値を特定のマスタ
基板用に変更しようとすると作業量が膨大になる。
精度の確保を目的とした上述の回路変更により、設計者
の負担が増大する。特に、通常のアナログIC用回路図
においては、抵抗値、容量値等の素子値は様々な数値を
とることが多く、このような回路素子値を特定のマスタ
基板用に変更しようとすると作業量が膨大になる。
【0010】次に、ある回路素子値を実現するために組
合せ可能な下地素子値に合わせて回路変更しても、下地
素子値の組合せが限られるため、該回路素子値を実現す
るため互いに近接して接続したい回路素子の組合せに対
して、結果的に離れた下地素子が割り当てられて長い配
線長になる恐れがある。
合せ可能な下地素子値に合わせて回路変更しても、下地
素子値の組合せが限られるため、該回路素子値を実現す
るため互いに近接して接続したい回路素子の組合せに対
して、結果的に離れた下地素子が割り当てられて長い配
線長になる恐れがある。
【0011】更に、回路素子相互の間で相対精度を確保
したい要求がある場合に、該要求を考慮せず下地素子を
レイアウトするため、相対精度の要求を持つ素子グルー
プを近接して配置できるとは限らず、したがって相対精
度を確保できない場合がある。この場合には、相対精度
の要求を満たすようにレイアウトを考慮して、回路変
更、又は試行錯誤的なレイアウト修正をしなければなら
ない。
したい要求がある場合に、該要求を考慮せず下地素子を
レイアウトするため、相対精度の要求を持つ素子グルー
プを近接して配置できるとは限らず、したがって相対精
度を確保できない場合がある。この場合には、相対精度
の要求を満たすようにレイアウトを考慮して、回路変
更、又は試行錯誤的なレイアウト修正をしなければなら
ない。
【0012】本発明の目的は、回路を変更することな
く、マスタ基板上で近接したレイアウトを実現できて、
かつ要求される素子間に所望の相対精度を確保できるマ
スタスライスの自動レイアウト設計方法を提供すること
にある。
く、マスタ基板上で近接したレイアウトを実現できて、
かつ要求される素子間に所望の相対精度を確保できるマ
スタスライスの自動レイアウト設計方法を提供すること
にある。
【0013】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明は、マスタスライスの自動レイアウト設計
方法を、マスタ基板全体を複数の分割領域に縦横に分割
して、回路素子に該分割領域内で最適な下地素子を割り
当てる構成とするものである。
めに、本発明は、マスタスライスの自動レイアウト設計
方法を、マスタ基板全体を複数の分割領域に縦横に分割
して、回路素子に該分割領域内で最適な下地素子を割り
当てる構成とするものである。
【0014】具体的に本発明が講じた解決手段は、同じ
種類の優先下地素子を各々1個含むように前記マスタ基
板全体を複数の分割領域に縦横に分割する第1の工程
と、前記半導体集積回路の回路素子であり優先下地素子
と同じ種類である優先回路素子の各々に優先下地素子を
割り当てる第2の工程と、優先回路素子に接続されるべ
き一般回路素子の各々に、対応する優先下地素子と同じ
分割領域内の一般下地素子の最適な組合せを割り当てる
第3の工程とを備える構成とするものである。
種類の優先下地素子を各々1個含むように前記マスタ基
板全体を複数の分割領域に縦横に分割する第1の工程
と、前記半導体集積回路の回路素子であり優先下地素子
と同じ種類である優先回路素子の各々に優先下地素子を
割り当てる第2の工程と、優先回路素子に接続されるべ
き一般回路素子の各々に、対応する優先下地素子と同じ
分割領域内の一般下地素子の最適な組合せを割り当てる
第3の工程とを備える構成とするものである。
【0015】上記の構成により、優先下地素子を含む分
割領域内で、一般回路素子の各々に対して一般下地素子
の最適な組合せを割り当てるため、優先下地素子と一般
下地素子とを近接して配置できる。
割領域内で、一般回路素子の各々に対して一般下地素子
の最適な組合せを割り当てるため、優先下地素子と一般
下地素子とを近接して配置できる。
【0016】更に、具体的に本発明が講じた解決手段
は、前記マスタ基板全体を複数の分割領域に縦横に分割
する工程と、相対精度を確保すべき精度要求を持つ複数
の回路素子よりなる素子グループに、該素子グループ内
の回路素子値の合計に基づいて、同じ分割領域内の下地
素子の最適な組合せを割り当てる工程とを備える構成と
するものである。
は、前記マスタ基板全体を複数の分割領域に縦横に分割
する工程と、相対精度を確保すべき精度要求を持つ複数
の回路素子よりなる素子グループに、該素子グループ内
の回路素子値の合計に基づいて、同じ分割領域内の下地
素子の最適な組合せを割り当てる工程とを備える構成と
するものである。
【0017】上記の構成により、1つの分割領域内で、
精度要求を持つ素子グループの各回路素子に対して下地
素子の最適な組合せを割り当てるため、該素子グループ
の各回路素子に対応する下地素子を互いに近接して配置
できる。
精度要求を持つ素子グループの各回路素子に対して下地
素子の最適な組合せを割り当てるため、該素子グループ
の各回路素子に対応する下地素子を互いに近接して配置
できる。
【0018】
【発明の実施の形態】以下、本発明に係る自動レイアウ
ト設計方法の具体例について、図面を参照しながら説明
する。
ト設計方法の具体例について、図面を参照しながら説明
する。
【0019】図1は、図7に示す回路を搭載するマスタ
基板の平面図の一部を示すと共に、分割領域35,36
に優先下地素子であってコレクタC,ベースB,エミッ
タEを持つトランジスタ下地素子33,34をそれぞれ
含み、該トランジスタ下地素子33,34を図7のトラ
ンジスタ回路素子3,4にそれぞれ割り当て、分割領域
35,36がそれぞれ含む合成抵抗31,32を図7の
抵抗素子1,2にそれぞれ割り当てた、本発明に係るレ
イアウト設計方法による結果を示す。本具体例では、優
先下地素子であるトランジスタ下地素子を各分割領域に
1個ずつ含むようマスタ基板全体を複数の分割領域に縦
横に分割して、優先回路素子であるトランジスタ回路素
子の各々にトランジスタ下地素子を割り当て、あるトラ
ンジスタ回路素子に接続されるべき一般回路素子の各々
に対し、該トランジスタ回路素子に対応するトランジス
タ下地素子と同じ分割領域内の一般下地素子の最適な組
合せを割り当てるものとする。図1によれば、優先下地
素子であるトランジスタ下地素子33を含む分割領域3
5の中で、一般下地素子の最適な組合せとして、1kΩ
の抵抗素子31A,5kΩの抵抗素子31D及び31
E,1kΩの抵抗素子31Bを直列に接続して、12k
Ωの合成抵抗31を実現している。また、同様に、優先
下地素子であるトランジスタ下地素子34を含む分割領
域36の中で、一般下地素子の最適な組合せとして、1
kΩの抵抗素子32A及び5kΩの抵抗素子32Bを直
列に接続して6kΩの合成抵抗32を実現している。
基板の平面図の一部を示すと共に、分割領域35,36
に優先下地素子であってコレクタC,ベースB,エミッ
タEを持つトランジスタ下地素子33,34をそれぞれ
含み、該トランジスタ下地素子33,34を図7のトラ
ンジスタ回路素子3,4にそれぞれ割り当て、分割領域
35,36がそれぞれ含む合成抵抗31,32を図7の
抵抗素子1,2にそれぞれ割り当てた、本発明に係るレ
イアウト設計方法による結果を示す。本具体例では、優
先下地素子であるトランジスタ下地素子を各分割領域に
1個ずつ含むようマスタ基板全体を複数の分割領域に縦
横に分割して、優先回路素子であるトランジスタ回路素
子の各々にトランジスタ下地素子を割り当て、あるトラ
ンジスタ回路素子に接続されるべき一般回路素子の各々
に対し、該トランジスタ回路素子に対応するトランジス
タ下地素子と同じ分割領域内の一般下地素子の最適な組
合せを割り当てるものとする。図1によれば、優先下地
素子であるトランジスタ下地素子33を含む分割領域3
5の中で、一般下地素子の最適な組合せとして、1kΩ
の抵抗素子31A,5kΩの抵抗素子31D及び31
E,1kΩの抵抗素子31Bを直列に接続して、12k
Ωの合成抵抗31を実現している。また、同様に、優先
下地素子であるトランジスタ下地素子34を含む分割領
域36の中で、一般下地素子の最適な組合せとして、1
kΩの抵抗素子32A及び5kΩの抵抗素子32Bを直
列に接続して6kΩの合成抵抗32を実現している。
【0020】上記の例によれば、推奨値及び下地素子値
を意識せずに設計した回路図である図7に含まれる回路
素子に対して、マスタ基板上で互いに接続されるべき複
数の下地素子を同一の分割領域内で割り当てるため、短
い配線長を得ることができる。また、下地素子値を組み
合わせた最適な組合せを回路素子に割り当てるため、推
奨値及び下地素子値を意識せずに回路設計をすることが
できて回路設計の自由度が増し、1つの回路図に対して
回路の変更をせずに複数の種類のマスタ基板を使用でき
ると共に、回路素子値に対し特定の下地素子値を偏って
割り当てることから生ずる特定の下地素子の不足を回避
できる。更に、設計した回路素子に対して下地素子を割
り当てることにより下地素子を用いてカスタムICを実
現できるため、カスタムICの回路図情報をデータベー
スとしてマスタスライス型半導体集積回路の設計に利用
できる。
を意識せずに設計した回路図である図7に含まれる回路
素子に対して、マスタ基板上で互いに接続されるべき複
数の下地素子を同一の分割領域内で割り当てるため、短
い配線長を得ることができる。また、下地素子値を組み
合わせた最適な組合せを回路素子に割り当てるため、推
奨値及び下地素子値を意識せずに回路設計をすることが
できて回路設計の自由度が増し、1つの回路図に対して
回路の変更をせずに複数の種類のマスタ基板を使用でき
ると共に、回路素子値に対し特定の下地素子値を偏って
割り当てることから生ずる特定の下地素子の不足を回避
できる。更に、設計した回路素子に対して下地素子を割
り当てることにより下地素子を用いてカスタムICを実
現できるため、カスタムICの回路図情報をデータベー
スとしてマスタスライス型半導体集積回路の設計に利用
できる。
【0021】なお、ある一般回路素子に対しある分割領
域内で一般下地素子の最適な組合せを割り当てられなか
った場合には、隣接する未使用の分割領域の中から最適
なものを追加した新たな領域において再度一般下地素子
の最適な組合せを割り当ててもよい。
域内で一般下地素子の最適な組合せを割り当てられなか
った場合には、隣接する未使用の分割領域の中から最適
なものを追加した新たな領域において再度一般下地素子
の最適な組合せを割り当ててもよい。
【0022】なお、上記の例においては、優先下地素子
であるトランジスタ素子を各分割領域に1個ずつ含むよ
うにマスタ基板全体を複数の分割領域に縦横に分割した
が、より効果的に領域を形成するため、1つの分割領域
が複数の優先下地素子を含むようにマスタ基板全体を縦
横に分割してもよい。例えば、2倍のエミッタサイズを
持つ回路素子が多い場合には、1つの分割領域に2トラ
ンジスタ素子を含むようにマスタ基板を分割することが
有効である。
であるトランジスタ素子を各分割領域に1個ずつ含むよ
うにマスタ基板全体を複数の分割領域に縦横に分割した
が、より効果的に領域を形成するため、1つの分割領域
が複数の優先下地素子を含むようにマスタ基板全体を縦
横に分割してもよい。例えば、2倍のエミッタサイズを
持つ回路素子が多い場合には、1つの分割領域に2トラ
ンジスタ素子を含むようにマスタ基板を分割することが
有効である。
【0023】図2は、設計対象とする回路に対して本発
明に係る自動レイアウト設計方法を実施する場合の処理
の流れを示す。
明に係る自動レイアウト設計方法を実施する場合の処理
の流れを示す。
【0024】まず、ステップS1で、設計対象とする回
路の回路図情報(ネットリスト、回路素子値等)を入力
する。ステップS2で、マスタ基板の素子形成部を分割
領域に分割する。この際、マスタ基板の素子形成部にお
いてトランジスタ下地素子を優先下地素子にする。ま
た、1つの分割領域にトランジスタ下地素子の1つを含
み、更に該トランジスタ下地素子近傍の他の種類の素子
(抵抗、コンデンサ等)を同じ分割領域に含むこととす
る。ステップS3で、優先下地素子であるトランジスタ
下地素子を、トランジスタ回路素子に割り当てる。この
際、優先回路素子の素子値と優先下地素子の素子値との
関係に基づいて、最適な優先下地素子を決定して割り当
てる。トランジスタでは、素子値として例えばエミッタ
サイズを用いて、エミッタ電流の値に対応したエミッタ
サイズを持つトランジスタを最適な下地素子に決定す
る。ステップS4で、各トランジスタについて処理の優
先度を決定する。
路の回路図情報(ネットリスト、回路素子値等)を入力
する。ステップS2で、マスタ基板の素子形成部を分割
領域に分割する。この際、マスタ基板の素子形成部にお
いてトランジスタ下地素子を優先下地素子にする。ま
た、1つの分割領域にトランジスタ下地素子の1つを含
み、更に該トランジスタ下地素子近傍の他の種類の素子
(抵抗、コンデンサ等)を同じ分割領域に含むこととす
る。ステップS3で、優先下地素子であるトランジスタ
下地素子を、トランジスタ回路素子に割り当てる。この
際、優先回路素子の素子値と優先下地素子の素子値との
関係に基づいて、最適な優先下地素子を決定して割り当
てる。トランジスタでは、素子値として例えばエミッタ
サイズを用いて、エミッタ電流の値に対応したエミッタ
サイズを持つトランジスタを最適な下地素子に決定す
る。ステップS4で、各トランジスタについて処理の優
先度を決定する。
【0025】ステップS5で、優先回路素子である割当
て済み回路素子(本実施例ではトランジスタ回路素子)
に回路上接続する素子である一般回路素子を抽出する。
ステップS6で、一般回路素子を抽出できたかを判断す
る。抽出できなかった場合には、未割当ての回路素子は
残っていないので処理を終了する。
て済み回路素子(本実施例ではトランジスタ回路素子)
に回路上接続する素子である一般回路素子を抽出する。
ステップS6で、一般回路素子を抽出できたかを判断す
る。抽出できなかった場合には、未割当ての回路素子は
残っていないので処理を終了する。
【0026】抽出できた場合には、ステップS7で抽出
した一般回路素子に精度要求があるかを判断する。精度
要求がない場合には、ステップS9aで、一般回路素子
毎に割り当てるべき分割領域を決定する。このとき、優
先回路素子に対応する優先下地素子を含む分割領域を、
該優先回路素子にそれぞれ接続する一般回路素子に対し
て割り当てる分割領域とする。ステップS10aで、割
り当てられた分割領域内で抵抗値、容量値等の回路素子
値を満たすように、一般下地素子の最適な組合せを一般
回路素子に割り当てる。この際、割り当てられた分割領
域と他の分割領域との位置関係、当該分割領域に含まれ
る下地素子の種類及び素子値、並びに他の一般回路素子
の割当て状態のうち少なくとも1つを用いた評価関数に
基づいて、一般下地素子の最適な組合せを定量的に決定
する。
した一般回路素子に精度要求があるかを判断する。精度
要求がない場合には、ステップS9aで、一般回路素子
毎に割り当てるべき分割領域を決定する。このとき、優
先回路素子に対応する優先下地素子を含む分割領域を、
該優先回路素子にそれぞれ接続する一般回路素子に対し
て割り当てる分割領域とする。ステップS10aで、割
り当てられた分割領域内で抵抗値、容量値等の回路素子
値を満たすように、一般下地素子の最適な組合せを一般
回路素子に割り当てる。この際、割り当てられた分割領
域と他の分割領域との位置関係、当該分割領域に含まれ
る下地素子の種類及び素子値、並びに他の一般回路素子
の割当て状態のうち少なくとも1つを用いた評価関数に
基づいて、一般下地素子の最適な組合せを定量的に決定
する。
【0027】ステップS7で精度要求があると判断した
場合には、ステップS8で、精度要求がある素子グルー
プを抽出する。以下、ステップS9aと同様にステップ
S9bで該素子グループに対して割り当てるべき分割領
域を決定し、ステップS10aと同様にステップS10
bで該分割領域内において下地素子の最適な組合せを素
子グループの各一般回路素子に割り当てる。
場合には、ステップS8で、精度要求がある素子グルー
プを抽出する。以下、ステップS9aと同様にステップ
S9bで該素子グループに対して割り当てるべき分割領
域を決定し、ステップS10aと同様にステップS10
bで該分割領域内において下地素子の最適な組合せを素
子グループの各一般回路素子に割り当てる。
【0028】ステップS11a又はS11bでは、分割
領域内で下地素子を回路素子に割り当てられたかを判断
し、割り当てられたと判断した場合には、ステップS5
に移行して割当て済み回路素子に接続されるべき次の一
般回路素子を抽出する。ステップS11a又はS11b
で割り当てられなかったと判断した場合には、ステップ
S9a又はS9bに移行して隣接分割領域のうち最適な
ものを追加して新たな領域とし、該新たな領域において
ステップS10a又はS10bからの処理ルーチンを実
行する。ステップS9a又はS9bで追加する分割領域
を決定する場合、隣接分割領域の中心までのマンハッタ
ン距離、一般回路素子の素子値と隣接分割領域の持つ下
地素子値との比である素子値比、及び異なる層に構成さ
れた一般下地素子を混合して回路素子値を実現できる場
合において層が一致しない度合を示す層混在度の少なく
とも1つを用いた評価関数に基づいて、追加する分割領
域を定量的に決定する。例えば、評価関数として、 α×(マンハッタン距離)+β×(素子値比)+γ×
(層混在度)+e を用いる。ここで、α,β,γ及びeは重み付けの定数
であり、追加する分割領域を決定する際にどの項目を重
視するかに応じて設計者が定める。本発明に係る自動レ
イアウト設計方法によれば、設計した一般回路素子に一
般下地素子の最適な組合せを割り当てる際に評価関数を
用いて定量的に割り当てるため、評価関数の定数を設計
者が適切に選択することにより、設計者のレイアウトに
対する要求をよく反映できる。
領域内で下地素子を回路素子に割り当てられたかを判断
し、割り当てられたと判断した場合には、ステップS5
に移行して割当て済み回路素子に接続されるべき次の一
般回路素子を抽出する。ステップS11a又はS11b
で割り当てられなかったと判断した場合には、ステップ
S9a又はS9bに移行して隣接分割領域のうち最適な
ものを追加して新たな領域とし、該新たな領域において
ステップS10a又はS10bからの処理ルーチンを実
行する。ステップS9a又はS9bで追加する分割領域
を決定する場合、隣接分割領域の中心までのマンハッタ
ン距離、一般回路素子の素子値と隣接分割領域の持つ下
地素子値との比である素子値比、及び異なる層に構成さ
れた一般下地素子を混合して回路素子値を実現できる場
合において層が一致しない度合を示す層混在度の少なく
とも1つを用いた評価関数に基づいて、追加する分割領
域を定量的に決定する。例えば、評価関数として、 α×(マンハッタン距離)+β×(素子値比)+γ×
(層混在度)+e を用いる。ここで、α,β,γ及びeは重み付けの定数
であり、追加する分割領域を決定する際にどの項目を重
視するかに応じて設計者が定める。本発明に係る自動レ
イアウト設計方法によれば、設計した一般回路素子に一
般下地素子の最適な組合せを割り当てる際に評価関数を
用いて定量的に割り当てるため、評価関数の定数を設計
者が適切に選択することにより、設計者のレイアウトに
対する要求をよく反映できる。
【0029】図3は、領域分割の例を示す。図3におい
て、41,41,…はそれぞれマスタ基板上の抵抗素
子、42はマスタ基板上のトランジスタ素子(トランジ
スタ下地素子)、43はマスタ基板上のコンデンサであ
る。トランジスタを優先下地素子にした場合、トランジ
スタ42について、右側、上側、左側及び下側にそれぞ
れ隣接するトランジスタとの間で対向する端部同士の間
に中線を引く。これら4本の中線によって囲まれた領域
を、トランジスタ42を含む分割領域とする。各優先下
地素子について同様の操作を行ない、分割領域の各々に
優先下地素子を各1個含むようにして、マスタ基板全体
を縦横に複数の分割領域に分割する。
て、41,41,…はそれぞれマスタ基板上の抵抗素
子、42はマスタ基板上のトランジスタ素子(トランジ
スタ下地素子)、43はマスタ基板上のコンデンサであ
る。トランジスタを優先下地素子にした場合、トランジ
スタ42について、右側、上側、左側及び下側にそれぞ
れ隣接するトランジスタとの間で対向する端部同士の間
に中線を引く。これら4本の中線によって囲まれた領域
を、トランジスタ42を含む分割領域とする。各優先下
地素子について同様の操作を行ない、分割領域の各々に
優先下地素子を各1個含むようにして、マスタ基板全体
を縦横に複数の分割領域に分割する。
【0030】図4は、トランジスタt1 〜t3 、抵抗r
1 〜r7 及びコンデンサc1 のうち、抵抗r4 とr5 と
の間に相対精度を確保したい要求があった場合に、抵抗
r4及びr5 を精度要求グループ54とした回路図の例
を示す。図5は、図4に基づいて各回路素子について節
レベルを決定し、各素子間で接続関係及び精度要求を示
す枝を発生させた接続グラフを示す。図4においてトラ
ンジスタを優先回路素子とすると、図5においてコレク
タC,エミッタEを持つt1 ,t2 ,t3 のトランジス
タ群がレベル0の節51となり、該トランジスタ群に接
続するr1 〜r6 の抵抗群がレベル1の節52となり、
更に該抵抗群に接続されるr7 の抵抗及びc1 のコンデ
ンサがレベル2の節53となる。抵抗r4 及びr5 は精
度要求グループ54である。回路図及び精度要求に従っ
て、トランジスタt1 と抵抗r1及びr4 との間に接続
関係を示す枝55を、抵抗r4 とr7 との間に接続関係
を示す枝55を生成し、同様に他の素子間においても接
続関係を示す枝を生成する。抵抗r4 とr5 との間には
精度要求を示す枝56を生成する。
1 〜r7 及びコンデンサc1 のうち、抵抗r4 とr5 と
の間に相対精度を確保したい要求があった場合に、抵抗
r4及びr5 を精度要求グループ54とした回路図の例
を示す。図5は、図4に基づいて各回路素子について節
レベルを決定し、各素子間で接続関係及び精度要求を示
す枝を発生させた接続グラフを示す。図4においてトラ
ンジスタを優先回路素子とすると、図5においてコレク
タC,エミッタEを持つt1 ,t2 ,t3 のトランジス
タ群がレベル0の節51となり、該トランジスタ群に接
続するr1 〜r6 の抵抗群がレベル1の節52となり、
更に該抵抗群に接続されるr7 の抵抗及びc1 のコンデ
ンサがレベル2の節53となる。抵抗r4 及びr5 は精
度要求グループ54である。回路図及び精度要求に従っ
て、トランジスタt1 と抵抗r1及びr4 との間に接続
関係を示す枝55を、抵抗r4 とr7 との間に接続関係
を示す枝55を生成し、同様に他の素子間においても接
続関係を示す枝を生成する。抵抗r4 とr5 との間には
精度要求を示す枝56を生成する。
【0031】図6は、図7の回路図において抵抗素子1
と2との間に相対精度を確保する要求がある場合に同一
の分割領域に精度要求を持つ素子グループを配置した、
本発明に係るレイアウト設計方法の結果を示す。図6に
おいて、マスタ基板を縦横に分割した分割領域45及び
46にコレクタC,ベースB,エミッタEを持つトラン
ジスタ下地素子43及び44をそれぞれ含み、該トラン
ジスタ下地素子43及び44を優先回路素子である図7
のトランジスタ3及び4に割り当てている。精度要求を
有する図7の回路上の抵抗素子1と2とが抽出され、割
り当てるべき分割領域を決定する。この場合、割り当て
候補領域として45及び46の2通りがある。しかし、
図7の回路上の抵抗素子1及び2の抵抗値の和である総
回路抵抗は18kΩなので、総回路抵抗12kΩを持つ
分割領域46では抵抗値を実現できない。一方、分割領
域45は総回路抵抗53kΩを持つので、分割領域45
を図7の回路上の抵抗素子1及び2に割り当てる。分割
領域45において、1kΩの抵抗素子41A,5kΩの
抵抗素子41D及び41E,1kΩの抵抗素子41Bを
直列に接続して12kΩの合成抵抗41を実現し、1k
Ωの抵抗素子42A及び5kΩの抵抗素子42Bを直列
に接続して6kΩの合成抵抗42を実現して、合成抵抗
41及び42をそれぞれ図7の回路上の抵抗素子1及び
2に割り当てる。したがって、回路上の抵抗素子1及び
2はいずれも同一の分割領域内で互いに近距離にある下
地素子から構成されるため、良好な相対精度を確保する
ことができる。なお、ある素子グループに対しある分割
領域内で下地素子の最適な組合せを割り当てられなかっ
た場合には、隣接する未使用の分割領域の中から最適な
ものを追加した新たな領域において、再度下地素子の最
適な組合せを割り当ててもよい。上記の例によれば、精
度要求を有する素子グループに対して、該素子グループ
を同一又は近接した分割領域内で互いに近距離にある下
地素子から構成するため、良好な相対精度を確保するこ
とができる。
と2との間に相対精度を確保する要求がある場合に同一
の分割領域に精度要求を持つ素子グループを配置した、
本発明に係るレイアウト設計方法の結果を示す。図6に
おいて、マスタ基板を縦横に分割した分割領域45及び
46にコレクタC,ベースB,エミッタEを持つトラン
ジスタ下地素子43及び44をそれぞれ含み、該トラン
ジスタ下地素子43及び44を優先回路素子である図7
のトランジスタ3及び4に割り当てている。精度要求を
有する図7の回路上の抵抗素子1と2とが抽出され、割
り当てるべき分割領域を決定する。この場合、割り当て
候補領域として45及び46の2通りがある。しかし、
図7の回路上の抵抗素子1及び2の抵抗値の和である総
回路抵抗は18kΩなので、総回路抵抗12kΩを持つ
分割領域46では抵抗値を実現できない。一方、分割領
域45は総回路抵抗53kΩを持つので、分割領域45
を図7の回路上の抵抗素子1及び2に割り当てる。分割
領域45において、1kΩの抵抗素子41A,5kΩの
抵抗素子41D及び41E,1kΩの抵抗素子41Bを
直列に接続して12kΩの合成抵抗41を実現し、1k
Ωの抵抗素子42A及び5kΩの抵抗素子42Bを直列
に接続して6kΩの合成抵抗42を実現して、合成抵抗
41及び42をそれぞれ図7の回路上の抵抗素子1及び
2に割り当てる。したがって、回路上の抵抗素子1及び
2はいずれも同一の分割領域内で互いに近距離にある下
地素子から構成されるため、良好な相対精度を確保する
ことができる。なお、ある素子グループに対しある分割
領域内で下地素子の最適な組合せを割り当てられなかっ
た場合には、隣接する未使用の分割領域の中から最適な
ものを追加した新たな領域において、再度下地素子の最
適な組合せを割り当ててもよい。上記の例によれば、精
度要求を有する素子グループに対して、該素子グループ
を同一又は近接した分割領域内で互いに近距離にある下
地素子から構成するため、良好な相対精度を確保するこ
とができる。
【0032】なお、上記の例においては、例示した評価
関数を追加分割領域の決定に用いた。その他にも、異な
る拡散層タイプの下地素子がマスタ基板上で混在する場
合、非常に大きい素子値の回路素子を扱う場合等に、領
域間の距離、領域内の拡散層タイプ別の総素子値等を変
数に採用した評価関数を、素子毎又は素子グループ毎に
割り当てるべき領域を決定するために、図2のステップ
S9a又は9bにおいて用いることも可能である。
関数を追加分割領域の決定に用いた。その他にも、異な
る拡散層タイプの下地素子がマスタ基板上で混在する場
合、非常に大きい素子値の回路素子を扱う場合等に、領
域間の距離、領域内の拡散層タイプ別の総素子値等を変
数に採用した評価関数を、素子毎又は素子グループ毎に
割り当てるべき領域を決定するために、図2のステップ
S9a又は9bにおいて用いることも可能である。
【0033】また、上記の例においては、下地素子を用
いて回路素子に割り当てる場合を説明したが、これに代
えて、下地素子を組合せた基本セルを用いてもよい。
いて回路素子に割り当てる場合を説明したが、これに代
えて、下地素子を組合せた基本セルを用いてもよい。
【0034】また、上記の例においては、トランジスタ
下地素子を領域分割の基準とする場合を説明したが、ト
ランジスタに代えて他の下地素子を用いてもよい。更
に、マスタ基板の素子形成部分が下地素子の同じ組合せ
による同じ形状の繰り返しにより構成されている場合、
繰り返し形状の1つを単位として領域分割を行なうこと
も可能である。この場合には、1つの分割領域内のトラ
ンジスタエミッタサイズの合計値、総抵抗値、総容量値
等を考慮して回路を分割し、分割された回路のそれぞれ
を分割領域に対応させることにより、より一層回路のイ
メージに近いレイアウトを実現できる。
下地素子を領域分割の基準とする場合を説明したが、ト
ランジスタに代えて他の下地素子を用いてもよい。更
に、マスタ基板の素子形成部分が下地素子の同じ組合せ
による同じ形状の繰り返しにより構成されている場合、
繰り返し形状の1つを単位として領域分割を行なうこと
も可能である。この場合には、1つの分割領域内のトラ
ンジスタエミッタサイズの合計値、総抵抗値、総容量値
等を考慮して回路を分割し、分割された回路のそれぞれ
を分割領域に対応させることにより、より一層回路のイ
メージに近いレイアウトを実現できる。
【0035】また、上記の例においては、設計対象をア
ナログ回路としたが、ディジタル回路に対しても適用す
ることができる。
ナログ回路としたが、ディジタル回路に対しても適用す
ることができる。
【0036】
【発明の効果】以上説明してきたとおり、本発明によれ
ば、優先回路素子及びこれに接続されるべき一般回路素
子に対してマスタ基板上で同一又は近接した分割領域内
で下地素子を割り当てることとしたので、回路図を変更
することなく、該優先回路素子及び一般回路素子に対応
する下地素子を短距離で配線したレイアウト結果を得る
ことができる。
ば、優先回路素子及びこれに接続されるべき一般回路素
子に対してマスタ基板上で同一又は近接した分割領域内
で下地素子を割り当てることとしたので、回路図を変更
することなく、該優先回路素子及び一般回路素子に対応
する下地素子を短距離で配線したレイアウト結果を得る
ことができる。
【0037】また、回路上で精度要求を有する素子グル
ープに対しては、マスタ基板上で同一又は近接した分割
領域内で下地素子を割り当てることとしたので、該素子
グループの各回路素子に対応する下地素子を短距離で配
線したレイアウト結果を得ることができ、回路図を変更
することなく、該素子グループの各素子間において良好
な相対精度を確保することができる。
ープに対しては、マスタ基板上で同一又は近接した分割
領域内で下地素子を割り当てることとしたので、該素子
グループの各回路素子に対応する下地素子を短距離で配
線したレイアウト結果を得ることができ、回路図を変更
することなく、該素子グループの各素子間において良好
な相対精度を確保することができる。
【図1】本発明に係る自動レイアウト設計方法を使用し
た配線レイアウトの例を示す平面図である。
た配線レイアウトの例を示す平面図である。
【図2】本発明に係る自動レイアウト設計方法を示すフ
ローチャート図である。
ローチャート図である。
【図3】マスタ基板の領域分割の例を示す平面図であ
る。
る。
【図4】精度要求の例を示す回路図である。
【図5】図4に係る接続グラフを示す図である。
【図6】本発明に係る自動レイアウト設計方法を使用し
た配線レイアウトの他の例を示す平面図である。
た配線レイアウトの他の例を示す平面図である。
【図7】レイアウト設計対象の例を示す回路図である。
【図8】従来例に係る自動レイアウト設計方法を使用し
た配線レイアウトの例を示す平面図である。
た配線レイアウトの例を示す平面図である。
【図9】図7の変更後の回路図である。
1 回路上の抵抗素子(12kΩ) 2 回路上の抵抗素子(6kΩ) 3,4 回路上のトランジスタ(トランジスタ回路素
子) 31 合成抵抗(12kΩ) 32 合成抵抗(6kΩ) 31A,31B,32A マスタ基板上の抵抗素子(1
kΩ) 31D,31E,32B マスタ基板上の抵抗素子(5
kΩ) 33,34 トランジスタ下地素子 35,36 マスタ基板上の分割領域 41 合成抵抗(12kΩ) 42 合成抵抗(6kΩ) 41A,41B,42A マスタ基板上の抵抗素子(1
kΩ) 41D,41E,42B マスタ基板上の抵抗素子(5
kΩ) 43,44 トランジスタ下地素子 45,46 マスタ基板上の分割領域
子) 31 合成抵抗(12kΩ) 32 合成抵抗(6kΩ) 31A,31B,32A マスタ基板上の抵抗素子(1
kΩ) 31D,31E,32B マスタ基板上の抵抗素子(5
kΩ) 33,34 トランジスタ下地素子 35,36 マスタ基板上の分割領域 41 合成抵抗(12kΩ) 42 合成抵抗(6kΩ) 41A,41B,42A マスタ基板上の抵抗素子(1
kΩ) 41D,41E,42B マスタ基板上の抵抗素子(5
kΩ) 43,44 トランジスタ下地素子 45,46 マスタ基板上の分割領域
Claims (8)
- 【請求項1】 マスタ基板上のレイアウトを決めるよう
に、前記マスタ基板上に予め形成された下地素子を半導
体集積回路の回路素子に自動的に割り当てるためのマス
タスライスの自動レイアウト設計方法であって、 同じ種類の優先下地素子を各々1個含むように前記マス
タ基板全体を複数の分割領域に縦横に分割する第1の工
程と、 前記半導体集積回路の回路素子であり優先下地素子と同
じ種類である優先回路素子の各々に優先下地素子を割り
当てる第2の工程と、 優先回路素子に接続されるべき一般回路素子の各々に、
対応する優先下地素子と同じ分割領域内の一般下地素子
の最適な組合せを割り当てる第3の工程とを備えたこと
を特徴とする方法。 - 【請求項2】 請求項1に記載のマスタスライスの自動
レイアウト設計方法において、優先下地素子としてトラ
ンジスタを選択する工程を備えたことを特徴とする方
法。 - 【請求項3】 請求項1に記載のマスタスライスの自動
レイアウト設計方法において、前記第2の工程は、優先
回路素子の素子値と優先下地素子の素子値との関係に基
づいて最適な優先下地素子を決定する工程を備えたこと
を特徴とする方法。 - 【請求項4】 請求項1に記載のマスタスライスの自動
レイアウト設計方法において、前記第3の工程は、優先
下地素子を含む分割領域と他の分割領域との位置関係、
分割領域に含まれる下地素子の種類及び素子値、並びに
他の一般回路素子の割当て状態のうち少なくとも1つを
用いた評価関数に基づいて、一般下地素子の最適な組合
せを定量的に決定する工程を備えたことを特徴とする方
法。 - 【請求項5】 請求項1に記載のマスタスライスの自動
レイアウト設計方法において、ある優先回路素子に接続
されるべき一般回路素子に、対応する優先下地素子と同
じ分割領域内の一般下地素子を割り当てることができな
かった場合には、該分割領域に隣接する未使用の分割領
域を割当て対象として追加する工程を更に備えたことを
特徴とする方法。 - 【請求項6】 請求項5に記載のマスタスライスの自動
レイアウト設計方法において、隣接分割領域の中心まで
の距離、一般回路素子の素子値と隣接分割領域の持つ下
地素子値との比である素子値比、及び異なる層に構成さ
れた一般下地素子を混合して回路素子値を実現できる場
合において層が一致しない度合を示す層混在度の少なく
とも1つを用いた評価関数に基づいて、追加分割領域を
定量的に決定する工程を備えたことを特徴とする方法。 - 【請求項7】 マスタ基板上のレイアウトを決めるよう
に、前記マスタ基板上に予め形成された下地素子を半導
体集積回路の回路素子に自動的に割り当てるためのマス
タスライスの自動レイアウト設計方法であって、 前記マスタ基板全体を複数の分割領域に縦横に分割する
工程と、 相対精度を確保すべき精度要求を持つ複数の回路素子よ
りなる素子グループに、該素子グループ内の回路素子値
の合計に基づいて、同じ分割領域内の下地素子の最適な
組合せを割り当てる工程とを備えたことを特徴とする方
法。 - 【請求項8】 請求項7に記載のマスタスライスの自動
レイアウト設計方法において、ある素子グループに同じ
分割領域内の下地素子を割り当てることができなかった
場合には、該分割領域に隣接する未使用の分割領域を割
当て対象として追加する工程を更に備えたことを特徴と
する方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27193696A JP3243421B2 (ja) | 1996-10-15 | 1996-10-15 | マスタスライスの自動レイアウト設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27193696A JP3243421B2 (ja) | 1996-10-15 | 1996-10-15 | マスタスライスの自動レイアウト設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10116970A true JPH10116970A (ja) | 1998-05-06 |
JP3243421B2 JP3243421B2 (ja) | 2002-01-07 |
Family
ID=17506911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27193696A Expired - Fee Related JP3243421B2 (ja) | 1996-10-15 | 1996-10-15 | マスタスライスの自動レイアウト設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3243421B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011210189A (ja) * | 2010-03-30 | 2011-10-20 | Fujitsu Semiconductor Ltd | 半導体装置の設計方法、プログラム、及び設計支援装置 |
-
1996
- 1996-10-15 JP JP27193696A patent/JP3243421B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011210189A (ja) * | 2010-03-30 | 2011-10-20 | Fujitsu Semiconductor Ltd | 半導体装置の設計方法、プログラム、及び設計支援装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3243421B2 (ja) | 2002-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2746762B2 (ja) | 半導体集積回路のレイアウト方法 | |
EP1685464B1 (en) | Distributed autorouting of conductive paths | |
US7523436B2 (en) | Semi-custom-made semiconductor integrated circuit device, method for customization and method for redesign | |
WO1998037573A2 (en) | Integrated circuit floor plan optimization system | |
US6397375B1 (en) | Method for managing metal resources for over-the-block routing in integrated circuits | |
EP0170971B1 (en) | Method for distributing wire load in a multilayer electrical circuit board or interconnection package | |
Chang et al. | Layer assignment problem for three-layer routing | |
JP6915766B2 (ja) | 半導体集積回路のレイアウト方法 | |
US7428719B2 (en) | Layout of network using parallel and series elements | |
JP3243421B2 (ja) | マスタスライスの自動レイアウト設計方法 | |
US6532580B1 (en) | In-place method for inserting repeater buffers in an integrated circuit | |
JP4303170B2 (ja) | 多層プリント配線板の配線設計システム | |
JP3171431B2 (ja) | 半導体集積回路の自動レイアウト設計方法 | |
JP3234505B2 (ja) | 半導体集積回路の設計装置および設計方法 | |
JP2002222229A (ja) | 自動配置配線装置および自動配置配線方法 | |
JPH0645443A (ja) | 階層化配線方法 | |
JPH02266546A (ja) | 集積回路装置における集積回路素子の配置方法 | |
JPH10135339A (ja) | 自動配置配線方法 | |
JP3201463B2 (ja) | 半導体集積回路の設計装置および設計方法 | |
JPH06209043A (ja) | ディジタルlsi設計における自動配置方法およびその装置 | |
JP2001147954A (ja) | 半導体集積回路のフロアプラン作成方法 | |
JPH0258269A (ja) | ゲートアレイの電源配線の形成方法 | |
JPH09283629A (ja) | 半導体集積回路の論理素子配置処理方法 | |
Palmer et al. | The constraints of vias and layers and their impact on PCB design strategy | |
JPH08161389A (ja) | 回路シミュレーション方法及び回路シミュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011009 |
|
LAPS | Cancellation because of no payment of annual fees |