JPH10116959A - 面実装型複合半導体装置及びその製造方法 - Google Patents

面実装型複合半導体装置及びその製造方法

Info

Publication number
JPH10116959A
JPH10116959A JP8270931A JP27093196A JPH10116959A JP H10116959 A JPH10116959 A JP H10116959A JP 8270931 A JP8270931 A JP 8270931A JP 27093196 A JP27093196 A JP 27093196A JP H10116959 A JPH10116959 A JP H10116959A
Authority
JP
Japan
Prior art keywords
lead
resin
electrode
diodes
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8270931A
Other languages
English (en)
Inventor
Susumu Murakami
進 村上
Masao Tsuruoka
征男 鶴岡
Hitoshi Matsuzaki
均 松崎
Atsushi Numata
敦 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP8270931A priority Critical patent/JPH10116959A/ja
Publication of JPH10116959A publication Critical patent/JPH10116959A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 １つのモールド樹脂中に２個あるいは４個の
半導体装置を搭載して外部端子数を削減し、実装密度を
高くでき、外部接続箇所を少なくして信頼性の向上を図
り、寿命を長くすることができる面実装型複合半導体装
置及び製造方法。 【解決手段】 ダイオードとして構成されている２個の
半導体ペレット１００が樹脂４０内にモールドされ、２
個の半導体ペレットのカソード電極３２を樹脂の内部で
接続し、外部に３個の電極を導出して構成されている。
そして、樹脂４０によるモールド内において、２個の半
導体ペレット１００のカソード電極３０が、カソード側
の第２リード電極３２の上に第２半田３１を介して接続
されて搭載され、また、２個の半導体ペレット１００の
それぞれのアノード電極２０に第１半田２１を介してア
ノード側の第１リード電極２２ａ、２２ｂが接続されて
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、面実装型複合半導
体装置及びその製造方法に係り、特に、複数の半導体装
置が同一の樹脂内部に搭載されて構成される面実装型複
合半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体ペレット、例えば、ダイオードを
樹脂によりモールドし、２つの端子を樹脂の１つの平面
上に配置する面実装型半導体装置に関する種々の技術が
提案されている。
【０００３】例えば、放熱性及びサージ耐量を向上させ
る技術として、特開平３−５７２５１号公報等に記載さ
れた技術が知られている。この従来技術は、ｐｎ接合形
成側に突起電極を有する１つのペレットをリードフレー
ム上に搭載して構成される半導体装置に関するものであ
り、ペレットをリードフレーム上に突起電極を介して搭
載することにより、放熱性及びサージ耐量を向上させる
というものである。
【０００４】また、１つの半導体チップをリードフレー
ムに搭載し、合成樹脂によりモールドして密封したダイ
オードに関する技術として、例えば、特開平２−３３９
５５号公報等に記載された技術が知られている。この従
来技術は、リードフレームの長手両端縁における両フレ
ーム枠を、その一方のフレーム枠から延びる端子によっ
て連結して、両フレーム枠を連結する連結フレームを設
ける必要をなくし、各端子間のピッチを縮小することが
できるというものである。
【０００５】
【発明が解決しようとする課題】しかし、前述した従来
技術による半導体装置は、１つの素子を樹脂内にモール
ドしたものであり、前記半導体装置をダイオードとして
電源の整流回路を構成しようとする場合、全波整流回路
では、２個のダイオードが必要であり４つの外部端子が
設けられることになり、また、ブリッジ回路では、４個
のダイオードが必要であり８つの外部端子が設けられる
ことになる。このため、前述の従来技術による半導体装
置を用いて整流回路を構成する場合、使用する部品点数
が多くなり電源回路の実装密度を高くすることができ
ず、外部接続箇所が多くなるため信頼性に欠け、寿命も
長くできないという問題点を生じている。
【０００６】本発明の目的は、前記従来技術の問題点を
解決し、１つのモールド樹脂中に２個あるいは４個の半
導体装置を搭載して、外部端子を削減することにより、
実装密度を高くでき、外部接続箇所を少なくして信頼性
の向上を図り、寿命を長くすることができるコンパクト
な面実装型複合半導体装置及びその製造方法を提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明によれば前記目的
は、樹脂内部に複数の半導体ペレットをモールドして形
成される面実装型複合半導体装置において、樹脂内部に
２つのダイオードが埋め込まれ、それぞれのダイオード
のカソード電極が樹脂内部で等電位にリード電極により
接続され、このリード電極が樹脂外部に１つの共通のリ
ード端子として取り出され、等電位接続されていない２
つのそれぞれのアノード電極がリード電極に接続され、
このリード電極が樹脂外部に２つの個別のリード端子と
して取り出され、樹脂外部に取り出された３つのリード
端子の先端部分を全て樹脂外部の１つの面上に配置する
ことにより達成される。
【０００８】そして、前記ダイオードとして、ガラスで
被覆されたｐ+、ｎ、ｎ+型、ｐ+ 、ｐ、ｎ+ 型のメサ型
ダイオード、二酸化珪素膜で被覆されたプレーナ型ｐｎ
ダイオード、あるいは、二酸化珪素膜で被覆されたプレ
ーナ型ショットキーダイオードが使用される。
【０００９】また、前記目的は、樹脂内部に複数の半導
体ペレットをモールドして形成される面実装型複合半導
体装置の製造方法において、連結フレームにより連結さ
れた２つのフレーム枠の一方のフレーム枠から内向き
に、直角以外の任意の角度で延びる第２の端子が、第２
の端子の先端部で端子と垂直方向に長方形の長辺の中央
部が位置する長方形のリード電極を有するよう成型され
た第２のリードフレームの長方形のリード電極上に、第
２半田を介して互いに隔離されて２つのダイオードのカ
ソード電極あるいはアノード電極を接続するように２つ
のダイオードを搭載する工程と、連結フレームにより連
結された２つのフレーム枠の両方のフレーム枠から内向
きに、直角以外の任意の角度で延びる第１の端子を有
し、それぞれの端子の先端部に第１リード電極を有する
よう成型された第１のリードフレームの第１リード電極
上に２つのダイオードのアノード電極あるいはカソード
電極を第１半田を介して接続する工程と、少なくとも前
記２つのダイオード、第１リード電極、第２リード電極
を樹脂により封止する工程と、前記第１リードフレーム
及び第２リードフレームのフレーム枠を切断する工程
と、 樹脂外部に取り出された２つの第１の端子及び第
２のリード端子の先端部分の全てを樹脂外部の１つの面
上に配置するように成型する工程とを備えることにより
達成される。
【００１０】また、前記目的は、樹脂内部に複数の半導
体ペレットをモールドして形成される面実装型複合半導
体装置の製造方法において、連結フレームにより連結さ
れた２つのフレーム枠の両方のフレーム枠から内向き
に、直角以外の任意の角度で延びる第２の端子を有し、
それぞれの端子の先端部に第２リード電極を有するよう
成型された第２のリードフレームのそれぞれの第２リー
ド電極上に、第２半田を介して２つのダイオードのカソ
ード電極あるいはアノード電極を接続するよう２つのダ
イオードを搭載する工程と、連結フレームにより連結さ
れた２つのフレーム枠の一方のフレーム枠から内向き
に、直角以外の任意の角度で延びる第１の端子が、第１
の端子の先端部で端子と垂直方向に長方形の長辺の中央
部が位置する長方形のリード電極を有するよう成型され
た第１のリードフレームの長方形のリード電極に、前記
第２のリードフレーム上に搭載された２つのダイオード
のそれぞれのアノード電極あるいはカソード電極を第１
の半田を介して接続する工程と、少なくとも前記２つの
ダイオード、第１リード電極、第２リード電極を樹脂に
より封止する工程と、前記第１リードフレーム及び第２
リードフレームのフレーム枠を切断する工程と、樹脂外
部に取り出された２つの第２の端子及び第１のリード端
子の先端部分の全てを樹脂外部の１つの面上に配置する
ように成型する工程とを備えることにより達成される。
【００１１】さらに、前記目的は、樹脂内部に複数の半
導体ペレットをモールドして形成される面実装型複合半
導体装置において、樹脂内部に第１、第２、第３及び第
４のダイオードが埋め込まれ、第１及び第２のダイオー
ドのカソード電極が半田を介して等電位に第１のリード
電極により接続され、第３及び第４のダイオードのアノ
ード電極が半田を介して等電位に第２のリード電極によ
り接続され、第１のダイオードのアノード電極と第３の
ダイオードのカソード電極とが半田を介して等電位に第
３のリード電極により接続され、第２のダイオードのア
ノード電極と第４のダイオードのカソード電極とが半田
を介して等電位に第４のリード電極により接続され、前
記第１、第２、第３及び第４のリード電極が樹脂外部に
４つの個別のリード端子として取り出され、樹脂外部に
取り出された４つのリード端子の先端部分を全て樹脂外
部の１つの面上に配置することにより達成される。
【００１２】また、前記目的は、樹脂内部に複数の半導
体ペレットをモールドして形成される面実装型複合半導
体装置の製造方法において、連結フレームにより連結さ
れた２つのフレーム枠の両方のフレーム枠から内向き
に、直角以外の任意の角度で延びる第１及び第２の端子
のそれぞれの先端部で端子と垂直方向に長い平面部を有
するよう成型されたリード電極を有する第１のリードフ
レームの、一方のフレーム枠から延びるリード電極上に
半田を介して互いに隔離して第１及び第２のダイオード
のカソード電極を接続するように２つのダイオードを搭
載する工程と、連結フレームにより連結された２つのフ
レーム枠の両方のフレーム枠から内向きに、直角以外の
任意の角度で延びる第３及び第４の端子のそれぞれの先
端部で端子と垂直方向に長い平面部を有するよう成型さ
れたリード電極を有する第２のリードフレームの、両方
のフレーム枠から延びるそれぞれのリード電極上に半田
を介して第３及び第４のダイオードのカソード電極を接
続するように２つのダイオードを搭載する工程と、第１
及び第２のダイオードが搭載された前記第１のリードフ
レームと、第３及び第４のダイオードが搭載された上記
第２のリードフレームとを重ね合わせ、半田を介して第
２の端子の先端部のリード電極の一方の平面部に第３の
ダイオードのアノード電極を接続し、半田を介して第２
の端子の先端部のリード電極の他方の平面部に第４のダ
イオードのアノード電極を接続し、半田を介して第４の
端子の先端部のリード電極の第４のダイオードが搭載さ
れていない部分に第２のダイオードのアノード電極を接
続し、半田を介して第３の端子の先端部のリード電極の
第３のダイオードが搭載されていない部分に第１のダイ
オードのアノード電極を接続する工程と、少なくとも前
記第１、第２、第３及び第４のダイオードと、第１、第
２、第３及び第４のダイオードを半田を介して接続して
いるリード電極とを樹脂により封止する工程と、前記第
１のリードフレーム及び第２のリードフレームのフレー
ム枠を切断する工程と、樹脂外部に取り出されたリード
電極による４つの第１、第２、第３及び第４の端子の先
端部分の全てを樹脂外部の１つの面上に配置するように
成型する工程とを備えることにより達成される。
【００１３】
【発明の実施の形態】以下、本発明による面実装型複合
半導体装置及びその製造方法の実施形態を図面により詳
細に説明する。
【００１４】図１は本発明の第１の実施形態による面実
装型複合半導体装置の構成を示す断面図、図２は第１の
実施形態による面実装型複合半導体装置の外観を示す斜
視図である。図１、図２において、１はｎ型半導体領
域、２はｐ+ 型半導体領域、３はｎ+ 型半導体領域、５
はガラス被膜、２０はアノード電極、２１は第１半田、
２２ａ、２２ｂはアノード側リード電極、３０はカソー
ド電極、３１は第２半田、３２はカソード側リード電
極、４０は樹脂、１００は半導体ペレットである。
【００１５】本発明の第１の実施形態による面実装型複
合半導体装置は、ダイオードとして構成されている２個
の半導体ペレット１００を樹脂４０内にモールドし、２
個の半導体ペレットのカソード電極３２を樹脂の内部で
接続し、外部に３個の電極を導出して構成されている。
【００１６】樹脂４０内にモールドされる半導体ペレッ
ト１００は、方位が（１１１）、抵抗率が３５〜４５Ω
ｃｍのｎ型半導体領域１を持つシリコン基板を用い、一
方の主表面に、表面不純物濃度が１×１０19／cm2 以上
となるようにＢ（ボロン）を４０±５μｍの深さにイオ
ン打ち込み法、あるいは、ボロンナイトライドを拡散源
とした熱拡散法により高不純物濃度のｐ+ 型半導体領域
２を形成し、他方の主表面に、表面不純物濃度が１×１
０20／cm2 以上となるようにＰ（リン）を４５±１０μ
ｍの深さにイオン打ち込み法、あるいは、次亜塩素酸リ
ンを拡散源とした熱拡散法により高不純物濃度のｎ+ 型
半導体領域３を形成し、一方の主表面から所定の領域に
ｐｎ接合が露出するよう通常の熱酸化とホトリソグラフ
ィとにより一方の主表面の酸化膜の一部を除去した後、
Ｕ０１エッチャントで約６０μｍエッチングしｐ+ 型半
導体領域２とｎ型半導体領域１とからなるｐｎ接合を露
出させるようにメサ溝を設け、このメサ部にスクリーン
印刷法によりペースト状の鉛系ガラス（主成分：Ｐｂ
Ｏ、ＳｉＯ2、Ａｌ2Ｏ3）を５５±１０μｍ塗布し、酸
素雰囲気中で７８０〜８５０℃、４０分の熱処理を施し
てガラス焼成したガラス被膜５を形成して構成されてい
る。
【００１７】また、この半導体ペレット１００は、アノ
ード層となるｐ+ 型半導体領域２にアノード電極２０
が、カソード層となるｎ+ 型半導体領域３にカソード電
極３０がそれぞれガラス被膜５を形成した後に、無電解
ニッケルめっきあるいはＣｒ−Ｎｉ−Ａｇ蒸着によりオ
ーミック接触して形成されている。
【００１８】すなわち、半導体ペレット１００は、ｎ型
半導体領域１、ｐ型半導体領域２、ｎ+ 型半導体領域
３、アノード電極２０、及びカソード電極３０、ガラス
被膜５からなるダイオードである。
【００１９】そして、本発明の第１の実施形態による面
実装型複合半導体装置は、半導体ペレット１００を完全
にモールドするためのエポキシ系の樹脂４０によるモー
ルド内において、２個の半導体ペレット１００のカソー
ド電極３０が、カソード側の第２リード電極３２の上に
第２半田３１を介して接続されて搭載され、また、２個
の半導体ペレット１００のそれぞれのアノード電極２０
に第１半田２１を介してアノード側の第１リード電極２
２ａ、２２ｂが接続されている。
【００２０】本発明の第１の実施形態による面実装型複
合半導体装置は、図２にその外観を示すように、半導体
ペレット１００をモールドした樹脂４０の外部に、前述
の２個の半導体ペレットのカソード電極３０に等電位に
接続された第２リード電極３２と、２個の半導体ペレッ
トのそれぞれのアノード電極２０と接続された第１リー
ド電極２２ａ、２２ｂが端子として取り出されており、
それぞれの端子は、樹脂の一平面上に配置されるように
形成されている。
【００２１】前述した面実装型複合半導体装置の特長
は、１個のパッケージの中に２個のダイオードが搭載さ
れ、カソード電極が２個のダイオードに共通の端子とし
て１つ取り出され、アノード電極がそれぞれのダイオー
ドに対して２個取り出されている点、及び、外部端子と
して取り出されるリード電極が、内部の半導体ペレット
に直接接続されている点である。そして、この面実装型
複合半導体装置は、電源等の例えば整流回路に用いる場
合、ダイオードの部品としては従来２個必要であったも
のを１個で済ませることができ部品点数を削減すること
ができるだけでなく、必要な外部端子として、３個の端
子で済ませることができる利点があるため、電源回路の
寿命を長くして信頼性の向上を図ることができる。
【００２２】図３は図１に示した本発明の第１の実施形
態による面実装型複合半導体装置の製造方法を説明する
図であり、以下、図３を参照して面実装型複合半導体装
置の製造方法を説明する。図３において、２２０、３２
０はフレーム枠、２２１、３２１は連結フレーム、３２
２は第２の端子、３２３はリード電極であり、他の符号
は図１の場合と同一である。なお、以下に説明する製造
工程において、使用する半導体ペレット１００は、図１
に示したものと同様な構成を有する。
【００２３】（１）まず、連結フレーム３２１で連結さ
れた２つのフレーム枠３２０の一方から内向きに、直角
以外の任意の角度（図示例では４５度としている）で延
びる第２の端子３２２の先端部で第２の端子３２２と垂
直方向に長方形の長辺の中央部が位置する長方形のリー
ド電極３２３を有するよう成型された第２のリードフレ
ームを用意する。なお、前記第２の端子３２２が図１に
おける第２リード端子となる〔図３（ａ）〕。
【００２４】（２）次に、用意された第２リードフレー
ムの長方形のリード電極３２３上に、図１により説明し
た第２半田３１を形成し、その上に２つの半導体ペレッ
ト１００のカソード電極３０が位置するように隔離して
配置し、熱処理を施してリード電極３２３を第２リード
電極３２とし、第２リード電極３２とカソード電極３０
とを第２半田３１を介して接続する〔図３（ｂ）〕。
【００２５】（３）その後、２つの半導体ペレット１０
０のそれぞれのアノード電極２０上に第１半田２１を形
成しておき、連結フレーム２２１により連結された２つ
のフレーム枠２２０の両方から内向きに、直角以外の任
意の角度（図示例では４５度としている）で延びる第１
リード電極２２ａ、２２ｂを有するよう成型された第１
のリードフレームが重なるよう配置し、熱処理を施して
第１リード電極２２ａ、２２ｂとアノード電極２０とを
第１半田２１を介して接続する〔図３（ｃ）〕。
【００２６】（４）最後に、半導体ペレット１００の全
てを完全に覆うように樹脂４０によりモールドし、樹脂
４０の外部に出ている第１リードフレーム枠２２０、第
２リードフレーム枠３２０、連結フレーム２２１及び３
２１を切離した後、第１リード電極２２ａ、２２ｂ、及
び、第２リード電極３２２を加工し、樹脂４０の下部に
それぞれの先端が位置するように形成する〔図３
（ｄ）〕。
【００２７】前述した各工程を実施することにより図１
に示す面実装型複合半導体装置を製造することができる
が、樹脂４０によるモールドを行った後、樹脂４０の外
部に出ている第１リード電極２２ａ、２２ｂと第２リー
ド電極３２２とに、半田を形成しておくと、例えば、プ
リント基板に半田で接続する場合、接続が容易になる利
点を得ることができる。
【００２８】図４は本発明の第２の実施形態による面実
装型複合半導体装置の構成を示す断面図であり、図の符
号は図１の場合と同一である。
【００２９】図４に示す本発明の第２の実施形態による
面実装型複合半導体装置は、カソード側の２つの第２リ
ード電極３２ａと３２ｂとの上に、２個の半導体ペレッ
ト１００が第２半田３１を介してそれぞれのカソード電
極３０と接続され搭載され、また、２個の半導体ペレッ
トのそれぞれのアノード電極２０に、第１半田２１を介
してアノード側の１つの第１リード電極２２が接続され
て構成されている。
【００３０】この第２の実施形態は、図１により説明し
た第１の実施形態が２つのダイオードのカソード電極を
共通の１つの第２リード電極に接続しているのに対し
て、２つのダイオードのアノード電極を共通の１つの第
１リード電極に接続して構成したものである。
【００３１】図５は本発明の第３の実施形態による面実
装型複合半導体装置の構成を示す断面図である。図５に
おいて、１１はｐ型半導体領域、１２はｐ+ 型半導体領
域、１３はｎ+ 型半導体領域、１０１は半導体ペレット
であり、他の符号は図１の場合と同一である。
【００３２】図１により説明した本発明の第１の実施形
態で使用した半導体ペレット１００は、ｐ+ 型半導体領
域２、ｎ型半導体領域１、ｎ+ 型半導体領域３からなる
ｐ+、ｎ、ｎ+ 型のダイオードであったが、図５に示す
本発明の第３の実施形態に使用する半導体ペレット１０
１は、ｐ+ 型半導体領域１２、ｐ型半導体領域１１、ｎ
+ 型半導体領域１３からなるｐ+ 、ｐ、ｎ+ 型のダイオ
ードとしたものである。図５に示すように、ｐ+ 、ｐ、
ｎ+ 型のダイオードを用いても、図４に示したと同様の
回路構成、すなわち、２つのダイオードのアノード電極
を共通の１つの第１リード電極２２に接続した面実装型
複合半導体装置を得ることができる。
【００３３】図６は本発明の第４の実施形態による面実
装型複合半導体装置の構成を示す断面図であり、図の符
号は図５の場合と同一である。
【００３４】図６に示す本発明の第４の実施形態は、ｐ
+ 、ｐ、ｎ+ 型のダイオードを用いて、図１に示したと
同様の回路構成、すなわち、２つのダイオードのカソー
ド電極を共通の１つの第２リード電極３２に接続された
面実装型複合半導体装置としたものである。
【００３５】図７は図４に示した本発明の第２の実施形
態による面実装型複合半導体装置の製造方法を説明する
図であり、以下、図７を参照して面実装型複合半導体装
置の製造方法を説明する。図７において、２２２は第１
の端子、２２３は長方形のリード電極であり他の符号は
図３の場合と同一である。なお、以下に説明する製造工
程において、使用する半導体ペレット１００は、図４に
示したものと同様な構成を有する。
【００３６】（１）まず、連結フレーム３２１で連結さ
れた２つのフレーム枠３２０の両方から内向きに、直角
以外の任意の角度（図示例では４５度としている）で延
びる第２のリード電極３２ａ、３２ｂを有するよう成型
された第２のリードフレームを用意する〔図７
（ａ）〕。
【００３７】（２）次に、用意された第２リードフレー
ムの第２リード電極３２ａ、３２ｂのそれぞれの上に、
図４により説明した第２半田３１を形成し、その上に２
つの半導体ペレット１００のカソード電極３０が位置す
るよう配置し、熱処理を施して第２リード電極３２ａ、
３２ｂとカソード電極３０とを第２半田３１を介して接
続する〔図７（ｂ）〕。
【００３８】（３）その後、２つの半導体ペレット１０
０のそれぞれのアノード電極２０上に第１半田２１を形
成しておき、連結フレーム２２１により連結された２つ
のフレーム枠２２０の一方から内向きに、直角以外の任
意の角度（図示例では４５度としている）で延びる第１
の端子２２２の先端部で第１の端子２２２と垂直方向に
長方形の長辺の中央部が位置する長方形のリード電極２
２３を有するよう成型された第１のリードフレームが重
なるよう配置し、熱処理を施して第１リード電極２２と
される長方形のリード電極２２３と２つのアノード電極
２０とを第１半田２１を介して等電位になるよう接続す
る〔図７（ｃ）〕。
【００３９】（４）最後に、半導体ペレット１００の全
てを完全に覆うように樹脂４０によりモールドし、樹脂
４０の外部に出ている第１リードフレーム枠２２０、第
２リードフレーム３２０、連結フレーム２２１及び３２
１を切離した後、第１リード電極２２及び第２リード電
極３２ａ、３２ｂを加工し、樹脂４０の下部にそれぞれ
の先端が位置するように形成する〔図７（ｄ）〕。
【００４０】なお、前述において、樹脂４０によるモー
ルドを行った後、樹脂４０の外部に出ている第１リード
電極２２と第２リード電極３２ａ、３２ｂとに半田を形
成しておくと、例えば、プリント基板に半田で接続する
場合、接続が容易になる利点を得ることができる。
【００４１】前述した本発明の各実施形態による面実装
型複合半導体装置に使用される半導体ペレットは、メサ
溝に露出するｐｎ接合にガラス被膜を設けた構成のダイ
オードであるとして説明したが、本発明は、前述以外の
種々な構成を持つ半導体ペレットを使用することができ
る。以下、半導体ペレットの各種の変形例について説明
する。
【００４２】図８は本発明に使用可能な半導体ペレット
の第１の変形例を示す断面図である。図８において、６
は絶縁膜であり、他の符号は図１の場合と同一である。
【００４３】図８に示す半導体ペレットは、シリコン酸
化膜等の絶縁膜６を、ガラス被膜５とｐ+ 型半導体領域
２及びｎ型半導体領域１の表面との間に介在させて形成
したダイオードである。このように、図１に示した半導
体ペレットに、シリコン酸化膜等による絶縁膜６を付加
することにより、半導体表面の界面準位を低減すること
が可能となり、半導体表面を流れる表面発生電流の低減
を図ることができる。
【００４４】図９は本発明に使用可能な半導体ペレット
の第２の変形例を示す断面図である。図９において、４
は高不純物濃度のｎ+ 型半導体領域であり、他の符号は
図１の場合と同一である。
【００４５】図９に示す半導体ペレットは、図１により
説明したガラス被覆半導体装置のチップ周辺に、ｐ+ 型
半導体領域２を取り囲むようにｎ型半導体領域１に隣接
して高不純物濃度のｎ+ 型半導体領域４を形成して構成
したダイオードである。このような高不純物濃度のｎ+
型半導体領域４を設けることにより、主ｐｎ接合から延
びる空乏層がチップ端部にまで延びることを防止してリ
ーク電流の増大を防止することができ。しかも、ダイシ
ング時にガラスを切らなくて済むので、ガラスにクラッ
クが発生することによる耐圧不良を低減することができ
る。
【００４６】図１０は本発明に使用可能な半導体ペレッ
トの第３の変形例を示す断面図である。図１０における
符号は図８、図９の場合と同一である。
【００４７】図１０に示す半導体ペレットは、図１によ
り説明したガラス被覆半導体装置に対して、図９により
説明した高不純物濃度のｎ+ 型半導体領域４及び図８に
より説明したシリコン酸化膜６を併合して設けて構成し
たダイオードである。このようにすることにより、主ｐ
ｎ接合から延びる空乏層がチップ端部にまで延びること
によるリーク電流の増大を防止でき、ダイシング時にガ
ラスを切らなくて済むので、ガラスにクラックが発生す
ることによる耐圧不良を低減できる。さらに、半導体表
面の界面準位を低減することが可能となり、半導体表面
を流れる表面発生電流の低減を図ることができる。
【００４８】図１１、図１２は本発明に使用可能な半導
体ペレットの第４、第５の変形例を示す断面図である。
図１１、図１２における符号は図８、図９の場合と同一
である。
【００４９】前述までに説明した本発明による面実装型
複合半導体装置は、ガラス被膜５を安定化膜としたダイ
オードを使用するとして説明してきたが、本発明は、ガ
ラス被膜５を安定化膜としたダイオードに限らず、図１
１、図１２に示すような二酸化珪素膜６を安定化膜とし
たプレーナ型のｐｎダイオード、プレーナ型のショット
キーダイオード等を使用することも可能である。
【００５０】図１３は図１に示した本発明の第１の実施
形態による面実装型複合半導体装置の他の製造方法を説
明する図である。
【００５１】図３により説明した製造方法は、図３
（ｄ）に示したように、第２リードフレームの連結フレ
ーム３２１で連結された２つのフレーム枠３２０の間及
び第１リードフレームの連結フレーム２２１で連結され
た２つのフレーム枠２２０の間に図１に示した断面構造
を有するダイオードをカソード電極が等電位になるよう
に接続して面実装型複合半導体装置１４０を配置して製
造するとして説明したが、図１３に示す製造方法は、第
２リードフレームの３つのフレーム枠３２０を２つの連
結フレーム３２１で連結し、第１リードフレームの３つ
のフレーム枠２２０を２つの連結フレーム３２１で連結
し、連結により得られる２つのフレーム枠の間に図１に
示した断面構造を有するダイオードを配置して面実装型
複合半導体装置１４０を製造するようにしたものであ
る。
【００５２】図１３に示すような製造方法をとることに
より、同一作業で多数の面実装型複合半導体装置を得る
ことができ、生産性を一層向上させることができる。
【００５３】図１４は図４に示した本発明の第２の実施
形態による面実装型複合半導体装置の他の製造方法を説
明する図である。
【００５４】図７により説明した製造方法は、図７
（ｄ）に示したように、第２リードフレームの連結フレ
ーム３２１で連結された２つのフレーム枠３２０の間及
び第１リードフレームの連結フレーム２２１で連結され
た２つのフレーム枠２２０の間に図４に示した断面構造
を有するダイオードをアノード電極が等電位になるよう
に接続して面実装型複合半導体装置１４１が配置して製
造するとして説明したが、図１４に示す製造方法は、第
２リードフレームの３つのフレーム枠３２０を２つの連
結フレーム３２１で連結し、第１リードフレームの３つ
のフレーム枠２２０を２つの連結フレーム２２１で連結
し、連結により得られる２つのフレーム枠の間に図４に
示した断面構造を有するダイオードを配置して面実装型
複合半導体装置１４１を製造するようにしたものであ
る。
【００５５】図１４に示すような製造方法をとることに
より、同一作業で多数の面実装型複合半導体装置を得る
ことができ、生産性を一層向上させることができる。
【００５６】前述した図１３、図１４の製造方法では、
３つのフレーム枠を連結したリードフレームを用いると
したが、本発明は、さらに多数のフレーム枠を連結した
リードフレームを使用することもでき、これにより、さ
らに生産性の向上を図ることができる。
【００５７】図１５、図１６は本発明の第５、第６の実
施形態による面実装型複合半導体装置の構成を示す断面
図、図１７は図１５、図１６に示す面実装型複合半導体
装置の外観を示す斜視図であり、図の符号は図１、図４
の場合と同一である。
【００５８】図１５に示す本発明の第５の実施形態によ
る面実装型複合半導体装置は、半導体ペレット１００を
完全にモールドするためのエポキシ系の樹脂４０による
モールド内において、２個の半導体ペレット１００のカ
ソード電極３０が、カソード側の第２リード電極３２の
上に第２半田３１を介して接続されて搭載され、２個の
半導体ペレット１００のそれぞれのアノード電極２０に
第１半田２１を介して、アノード側の第１リード電極２
２ａ、２２ｂが接続されて構成されている点については
図１の場合と同様であるが、リード電極の取り出し方が
図１の場合と異なっている。
【００５９】すなわち、この第５の実施形態では、樹脂
４０内部の１つの第２リード電極３２及び２つの第１リ
ード電極２２ａ、２２ｂが、全て紙面と垂直な方向から
取り出されるように加工成型されて樹脂４０外部の一平
面上に配置されるよう形成されている。
【００６０】このような構成とすることにより、図１で
示した構造と比べて、面実装型複合半導体装置１４２の
長手方向の寸法を短くでき、よりコンパクトな面実装型
複合半導体装置を得ることができる。また、このような
構成の面実装型複合半導体装置は、その製造の際に用い
るリードフレームとして、フレーム枠から直角方向に延
びるリード電極を有するものを使用することができ、フ
レーム枠内で高密度に面実装型複合半導体装置を製造す
ることができ、生産効率を向上させることができる。
【００６１】図１６に示す本発明の第６の実施形態によ
る面実装型複合半導体装置は、カソード側の２つの第２
リード電極３２ａと３２ｂとの上に、２個の半導体ペレ
ット１００が第２半田３１を介してそれぞれのカソード
電極３０と接続され搭載され、また、２個の半導体ペレ
ットのそれぞれのアノード電極２０に、第１半田２１を
介してアノード側の１つの第１リード電極２２が接続さ
れて構成されている点については図４の場合と同様であ
るが、リード電極取り出し方が異なっている。
【００６２】すなわち、この第６の実施形態では、樹脂
４０内部の２つの第２リード電極３２ａ、３２ｂ及び１
つの第１リード電極２２が、全て紙面と垂直な方向から
取り出されるように加工成型されて樹脂４０外部の一平
面上に配置されるよう形成されている。
【００６３】このような構成とすることにより、図４で
示した構造と比べて、面実装型複合半導体装置１４３の
長手方向の寸法を短くでき、よりコンパクトな面実装型
複合半導体装置を得ることができる。また、このような
構成の面実装型複合半導体装置は、図１５の場合と同様
に、その製造の際に用いるリードフレームとして、フレ
ーム枠から直角方向に延びるリード電極を有するものを
使用することができ、フレーム枠内で高密度に面実装型
複合半導体装置を製造することができ、生産効率を向上
させることができる。
【００６４】図１５、図１６で説明した本発明の第５、
第６の実施形態による面実装型複合半導体装置は、その
外観を図１７に示すように、モールド樹脂４０の外部
に、２個の半導体ペレットのカソード電極３０が等電位
に接続された第２リード電極３２と、２個の半導体ペレ
ットのそれぞれのアノード電極２０と接続された第１リ
ード電極２２ａ、２２ｂとが端子として取り出されてい
るか、あるいは、モールド樹脂４０の外部に、２個の半
導体ペレットのアノード電極２０が等電位に接続された
第１リード電極２２と、２個の半導体ペレットのそれぞ
れのカソード電極３０と接続された第２リード電極３２
ａ、３２ｂとが端子として取り出されている。そして、
それぞれの端子が、樹脂の一平面上の配置されるよう形
成されている。
【００６５】前述のようなリード電極の取り出し方をし
た本発明の第５、第６の実施形態による面実装型複合半
導体装置は、図２で説明したと同様の特徴を持ち、同様
な効果を得ることができる。すなわち、これらの半導体
装置も、１個のパッケージの中に２個のダイオードが搭
載され、カソード電極あるいはアノード電極が２個のダ
イオードに共通の端子として１つ取り出され、アノード
電極あるいはカソード電極がそれぞれのダイオードに対
して２個取り出されている点、及び、外部端子として取
り出されるリード電極が、内部の半導体ペレットに直接
接続されている点を特徴としている。そして、電源等の
例えば整流回路に用いる場合、ダイオードの部品として
は従来２個必要であったものを１個で済ませることがで
き部品点数を削減することができるだけでなく、必要な
外部端子として、３個の端子で済ませることができる利
点があるため、電源回路の寿命を長くして信頼性の向上
を図ることができる。
【００６６】ちなみに、従来の２端子の面実装ダイオー
ドを上から見た面積は11.04mm2であり、本発明による３
端子の面実装ダイオードの上から見た面積は14.64mm2で
あった。従って、前述した本発明の各実施形態による３
端子の面実装ダイオードを１個使うことにより、従来の
２端子の面実装ダイオードを２個使った場合に比べ、実
装面積を６６％に削減することができ、実装密度を高く
することが可能となった。
【００６７】図１８は本発明の第７の実施形態による面
実装型複合半導体装置の電気的な構成を示す平面図、図
１９は本発明の第７の実施形態による面実装型複合半導
体装置の外観を示す斜視図、図２０は本発明の第７の実
施形態による面実装型複合半導体装置の構造を説明する
断面図である。図１８〜図２０において、５１〜５４は
外部端子Ｔ１〜Ｔ４を形成するリード電極であり、他の
符号は図１の場合と同一である。
【００６８】本発明の第７の実施形態による面実装型複
合半導体装置は、図１８に外部に取り出された端子と樹
脂４０の内部に搭載された半導体ペレット１００をダイ
オードの記号Ｄ１〜Ｄ４を用いて示しているように、４
つのダイオードとしての半導体ペレット１００がブリッ
ジ回路を構成するよう接続され、４つの各接続点が外部
電極Ｔ１〜Ｔ４に引き出されて構成されている。
【００６９】すなわち、図示半導体装置は、ダイオード
Ｄ１及びＤ２のカソード電極と接続されたリード電極５
１が外部端子Ｔ１として、ダイオードＤ３及びＤ４のア
ノード電極と接続されたリード電極５２が外部端子Ｔ２
として、ダイオードＤ１のアノード電極及びＤ３のカソ
ード電極と接続されたリード電極５３が外部端子Ｔ３と
して、ダイオードＤ２のアノード電極及びＤ４のカソー
ド電極と接続されたリード電極５４が外部端子Ｔ４とし
て引き出されている構成されている。なお、ダイオード
としては、これまで説明した図１、図４〜６、図８〜１
２のいずれのダイオードを用いてもよい。
【００７０】本発明の第７の実施形態による面実装型複
合半導体装置の外観が図１９に示されており、モールド
樹脂４０の外部に、図１８に示す端子Ｔ１〜Ｔ５が取り
出されており、それぞれの端子は樹脂の一平面上に配置
されるよう形成されている。
【００７１】この面実装型複合半導体装置は、１個のパ
ッケージの中に４個のダイオードがブリッジ回路として
接続されて搭載され、ブリッジ回路に使用する端子とし
て４つの端子のみが取り出されているいる点、及び、外
部端子として取り出されるリード電極が、内部の半導体
ペレットに直接接続されている点を特徴としている。こ
れにより、電源等の例えば整流回路に用いる場合、ダイ
オードの部品としては従来４個必要であったものを１個
で済ませることができ部品点数を削減し、実装面積を低
減することができるだけでなく、必要な外部端子を４個
で済ませることができるため、電源回路の寿命を長くし
て信頼性の向上を図ることができる。
【００７２】ちなみに、従来の２端子の面実装ダイオー
ドを上から見た面積は11.04mm2であり、本発明による４
端子の面実装ダイオードの上から見た面積は25.00mm2で
あった。従って、前述した本発明の実施形態による４端
子の面実装ダイオードを１個使うことにより、従来の２
端子の面実装ダイオードを４個使った場合に比較して、
実装面積を５６％に削減することができ、実装密度を高
くすることが可能となった。
【００７３】本発明の第７の実施形態による面実装型複
合半導体装置の構造を示す図２０において、図２０
（ａ）は図１９におけるＡ−Ａ’部あるいはＢ−Ｂ’部
の断面図、図２０（ｂ）、図２０（ｃ）はそれぞれ図１
９におけるＣ−Ｃ’部及びＤ−Ｄ’部の断面図である。
また、図２０（ａ）において、符号のうち括弧内に示し
た符号はＢ−Ｂ’部の断面に対するものであり、括弧外
に示した符号はＡ−Ａ’部の断面に対応するものであ
る。
【００７４】図２０（ａ）に示すＡ−Ａ’部の断面につ
いて見ると、リード電極５３には、ダイオードを構成す
る２つの半導体ペレット１００の一方のカソード電極３
０が半田３１を介して接続され、他方のアノード電極２
０が半田２１を介して接続されている。そして、図２０
（ａ）の下部に示すリード電極５３は、樹脂内部で半導
体ペレット１００に接続されたリード電極５３がそのま
ま樹脂外部に取り出され樹脂の一平面上に配置されたも
のである。また、Ｂ−Ｂ’部の断面についても同様に、
リード電極５４は、樹脂内部で半導体ペレット１００に
接続されたリード電極５４がそのまま樹脂外部に取り出
され樹脂の一平面上に配置されている。
【００７５】次に、図２０（ｂ）に示すＣ−Ｃ’部の断
面について見ると、リード電極５１には、ダイオードを
構成する２つの半導体ペレット１００の両方のカソード
電極３０が半田３１を介して接続され、それぞれのアノ
ード電極２０が半田２１を介してそれぞれリード電極５
３と５４とに接続されている。そして、図２０（ｂ）の
下部に示すリード電極５１は、樹脂内部で半導体ペレッ
ト１００に接続されたリード電極５１がそのまま樹脂外
部に取り出され樹脂の一平面上に配置されもたのであ
る。
【００７６】また、図２０（ｃ）に示すＤ−Ｄ’部の断
面について見ると、リード電極５２には、ダイオードを
構成する２つの半導体ペレット１００の両方のアノード
電極２０が半田２１を介して接続され、それぞれのカソ
ード電極３０が半田３１を介してそれぞれリード電極５
３と５４とに接続されている。そして、図２０（ｃ）の
下部に示すリード電極５２は、樹脂内部で半導体ペレッ
ト１００に接続されたリード電極５２がそのまま樹脂外
部に取り出され樹脂の一平面上に配置されたものであ
る。
【００７７】本発明の第７の実施形態による面実装型複
合半導体装置は、図２０ににより説明したような構成を
持つことにより、樹脂内部で１つのダイオードのアノー
ド電極と別のダイオードのカソード電極を等電位接続す
るために、少なくとも同一平面を有するリード電極に接
続することができ、製造が簡単になるだけでなく、実装
するために必要な樹脂の体積を小さくすることができ
る。
【００７８】図２１は図１８〜図２０により説明した本
発明の第７の実施形態による面実装型複合半導体装置の
製造方法を説明する図であり、以下、図２１を参照して
その製造方法を説明する。なお、図２１においては、半
導体ペレットの断面については示していないが、図２０
に説明したものと同様である。
【００７９】（１）まず、連結フレーム４２１により連
結された２つのフレーム枠のうち一方のフレーム枠４２
０ａから内向きに、直角以外の任意の角度（図示例では
４５度としている）で延びる端子４２２ａの先端部で端
子４２２ａと垂直方向に長方形の長辺の中央部が位置す
る長方形のリード電極４２３ａを有するよう成型され、
また、他方のフレーム枠４２０ｂから内向きに、直角以
外の任意の角度（図示例では４５度としている）で延び
る端子４２２ｂの先端部で端子４２２ｂと垂直方向に長
方形の長辺の中央部が位置する長方形のリード電極４２
３ｂを有するよう成型された第１のリードフレームを用
意する。そして、リード電極４２３ａ上に、半田３１を
形成し、その上に２つの半導体ペレット１００のカソー
ド電極３０が位置するように隔離して配置して熱処理を
施し、リード電極４２３ａとカソード電極３０とを半田
３１を介して接続する〔図２１（ａ）〕。
【００８０】（２）また、連結フレーム５２１で連結さ
れた２つのフレーム枠５２０ａ及び５２０ｂから内向き
に、直角以外の任意の角度（図示例では４５度としてい
る）で延びる端子５２２ａ及び５２２ｂの先端部で端子
５２２ａ及び５２２ｂと垂直方向に平面部を有するよう
なリード電極５２３ａ及び５２３ｂが成型された第２の
リードフレームを用意する。そして、リード電極５２３
ａ及び５２３ｂ上に、半田３１を形成し、その上に２つ
の半導体ペレット１００のカソード電極３０が位置する
ように配置して熱処理を施し、リード電極５２３ａ及び
５２３ｂとそれぞれのダイオードのカソード電極３０と
を半田３１を介して接続する〔図２１（ｂ）〕。
【００８１】（３）その後、第１のリードフレームに搭
載された２つの半導体ペレット１００の上にクリーム状
の半田を形成し、また、リード電極４２３ｂ上に隔離し
てクリーム状の半田を形成しておき、次に、２つの半導
体ペレット１００が接続された第２のリードフレームを
２つの半導体ペレット１００が接続された第１のリード
フレーム上に、フレーム枠４２０ａと５２０ａとが重な
り、フレーム枠４２０ｂと５２０ｂとが重なるよう配置
する。すなわち、図２０（ｂ）に示す第２のリードフレ
ームを裏返して図２０（ａ）に示す第１のリードフレー
ムの上に重ねる。その後、熱処理を施して、第１のリー
ドフレームのリード電極４２３ａ上に形成された２つの
半導体ペレット１００のアノード電極を、それぞれリー
ド電極５２３ａと５２３ｂとに接続し、リード電極４２
３ｂ上に形成されたクリーム状の半田の上に第２のリー
ドフレームのリード電極５２３ａ及び５２３ｂ上に形成
された２つの半導体ペレット１００のアノード電極を半
田３１を介して接続する〔図２１（ｃ）〕。
【００８２】なお、図２１（ｃ）の工程で第１、第２の
リードフレームを重ねて接続を行う際に位置ずれを生じ
ないようにするためには、図２１（ａ）及び図２１
（ｂ）の工程で用いる半田の融点をず２１（ｃ）の工程
で用いる半田の融点より高いことが望ましい。
【００８３】（４）最後に、半導体ペレット１００の全
てを完全に覆うように樹脂４０によりモールドし、樹脂
４０の外部に出ている第１リードフレームのフレーム枠
４２０ａ及び４２０ｂ、第２リードフレームのフレーム
枠５２０ａ及び５２０ｂ、及び、連結フレーム４２１、
５２１を切離した後、樹脂外部に取り出された端子５
１、５２、５３及び５４を加工し、樹脂４０の下部にそ
れぞれの先端が位置するように形成する〔図２１
（ｄ）〕。
【００８４】なお、前述において、樹脂４０によるモー
ルドを行った後、樹脂４０の外部に出ているリード電極
５１〜５４に半田を形成しておくと、例えば、プリント
基板に半田で接続する場合、接続が容易になる利点を得
ることができる。
【００８５】前述した本発明の各各実施形態による面実
装型複合半導体装置及びその製造方法によれば、高耐
圧、低リーク電流、かつ、高信頼の面実装型複合半導体
装置を得ることができ、また、このような半導体装置を
歩留まりよく製造することができた。
【００８６】すなわち、本発明の各実施形態による面実
装型複合半導体装置は、その耐圧が、約８００±１００
Ｖであり、リーク電流も逆方向印加電圧が４００Ｖで１
０ｎＡ以下となり、極めて阻止特性の優れたものである
ことを確認した。さらに、高温逆バイアス試験（ＤＣ４
００Ｖ、接合温度１５０℃、時間１０００ｈ）を実施し
たところ、リーク電流が初期値の５０％増加にとどま
り、高信頼性を示すことを確認した。
【００８７】
【発明の効果】以上説明したように本発明によれば、本
発明による面実装型複合半導体装置を、複数のダイオー
ドの共通端子が１つのリード電極として取り出して構成
しているので、複数のダイオードを使用する回路におい
て、外部端子数の削減、回路部品点数の削減を図ること
ができ、回路の高信頼化及び実装密度の向上を図ること
ができる。また、その製造方法によれば、歩留まりよく
高い信頼性を持った面実装型複合半導体装置の製造を行
うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による面実装型複合半
導体装置の構成を示す断面図である。
【図２】第１の実施形態による面実装型複合半導体装置
の外観を示す斜視図である。
【図３】本発明の第１の実施形態による面実装型複合半
導体装置の製造方法を説明する図である。
【図４】本発明の第２の実施形態による面実装型複合半
導体装置の構成を示す断面図である。
【図５】本発明の第３の実施形態による面実装型複合半
導体装置の構成を示す断面図である。
【図６】本発明の第４の実施形態による面実装型複合半
導体装置の構成を示す断面図である。
【図７】図４に示した本発明の第２の実施形態による面
実装型複合半導体装置の製造方法を説明する図である。
【図８】本発明に使用可能な半導体ペレットの第１の変
形例を示す断面図である。
【図９】本発明に使用可能な半導体ペレットの第２の変
形例を示す断面図である。
【図１０】本発明に使用可能な半導体ペレットの第３の
変形例を示す断面図である。
【図１１】本発明に使用可能な半導体ペレットの第４の
変形例を示す断面図である。
【図１２】本発明に使用可能な半導体ペレットの第５の
変形例を示す断面図である。
【図１３】図１に示した本発明の第１の実施形態による
面実装型複合半導体装置の他の製造方法を説明する図で
ある。
【図１４】図４に示した本発明の第２の実施形態による
面実装型複合半導体装置の他の製造方法を説明する図で
ある。
【図１５】本発明の第５の実施形態による面実装型複合
半導体装置の構成を示す断面図である。
【図１６】本発明の第６の実施形態による面実装型複合
半導体装置の構成を示す断面図である。
【図１７】図１５、図１６に示す本発明の第５、第６の
実施形態による面実装型複合半導体装置の面実装型複合
半導体装置の外観を示す斜視図である。
【図１８】本発明の第７の実施形態による面実装型複合
半導体装置の電気的な構成を示す平面図である。
【図１９】本発明の第７の実施形態による面実装型複合
半導体装置の外観を示す斜視図である。
【図２０】本発明の第７の実施形態による面実装型複合
半導体装置の構造を説明する断面図である。
【図２１】本発明の第７の実施形態による面実装型複合
半導体装置の製造方法を説明する図である。
【符号の説明】
１ ｎ型半導体領域 ２ ｐ＋型半導体領域 ３、４ ｎ＋型半導体領域 ５ ガラス被膜 ６ シリコン酸化膜 ２０ アノード電極 ２１ａ、２１ｂ 第１半田 ２２、２２ａ、２２ｂ アノード側リード電極 ３０ カソード電極 ３１ａ、３１ｂ 第２半田 ３２、３２ａ、３２ｂ カソード側リード電極 ４０ 樹脂 １００、１０１ 半導体ペレット １４０、１４１、１４２、１４３ 面実装型複合半導体
装置 ２２０、３２０、４２０、５２０ フレーム枠 ２２１、３２１、４２１、５２１ 連結フレーム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松崎 均 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 沼田 敦 茨城県日立市弁天町三丁目10番２号 日立 原町電子工業株式会社内

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 樹脂内部に複数の半導体ペレットをモー
    ルドして形成される面実装型複合半導体装置において、
    樹脂内部に２つのダイオードが埋め込まれ、それぞれの
    ダイオードのカソード電極が樹脂内部で等電位にリード
    電極により接続され、このリード電極が樹脂外部に１つ
    の共通のリード端子として取り出され、等電位接続され
    ていない２つのそれぞれのアノード電極がリード電極に
    接続され、このリード電極が樹脂外部に２つの個別のリ
    ード端子として取り出され、樹脂外部に取り出された３
    つのリード端子の先端部分が全て樹脂外部の１つの面上
    に配置されたことを特徴とする面実装型複合半導体装
    置。
  2. 【請求項２】 樹脂内部に複数の半導体ペレットをモー
    ルドして形成される面実装型複合半導体装置において、
    樹脂内部に２つのダイオードが埋め込まれ、それぞれの
    ダイオードのアノード電極が樹脂内部で等電位にリード
    電極により接続され、このリード電極が樹脂外部に１つ
    の共通のリード端子として取り出され、等電位接続され
    ていない２つのそれぞれのカソード電極がリード電極に
    接続され、このリード電極が樹脂外部に２つの個別のリ
    ード端子として取り出され、樹脂外部に取り出された３
    つのリード端子の先端部分が全て樹脂外部の１つの面上
    に配置されたことを特徴とする面実装型複合半導体装
    置。
  3. 【請求項３】 樹脂内部に複数の半導体ペレットをモー
    ルドして形成される面実装型複合半導体装置において、
    樹脂内部に２つのダイオードが埋め込まれ、２つのダイ
    オードのカソード電極が少なくとも同一水平面を有する
    １つの第２リード電極上に第２半田を介して接続され、
    ２つのダイオードのそれぞれのアノード電極には第１半
    田を介して２つの第１リード電極が接続され、前記第２
    リード電極及び第１リード電極が同一材料で樹脂外部に
    まで延長され、樹脂外部に取り出された第２リード電極
    及び第１リード電極の先端部分が全て樹脂外部の１つの
    面上に配置されたことを特徴とする面実装型複合半導体
    装置。
  4. 【請求項４】 樹脂内部に複数の半導体ペレットをモー
    ルドして形成される面実装型複合半導体装置において、
    樹脂内部に２つのダイオードが埋め込まれ、２つのダイ
    オードのそれぞれのカソード電極が少なくとも同一水平
    面を有する２つの第２リード電極上に第２半田を介して
    接続され、２つのダイオードのそれぞれのアノード電極
    には第１半田を介して１つの第１リード電極が接続さ
    れ、前記第２リード電極及び第１リード電極が同一材料
    で樹脂外部にまで延長され、樹脂外部に取り出された第
    ２リード電極及び第１リード電極の先端部分が全て樹脂
    外部の１つの面上に配置されたことを特徴とする面実装
    型複合半導体装置。
  5. 【請求項５】 樹脂内部に複数の半導体ペレットをモー
    ルドして形成される面実装型複合半導体装置において、
    樹脂内部に２つのダイオードが埋め込まれ、２つのダイ
    オードのアノード電極が少なくとも同一水平面を有する
    １つの第１リード電極上に第１半田を介して接続され、
    ２つのダイオードのそれぞれのカソード電極には第２半
    田を介して２つの第２リード電極が接続され、前記第１
    リード電極及び第２リード電極が同一材料で樹脂外部に
    まで延長され、樹脂外部に取り出された第１リード電極
    及び第２リード電極の先端部分が全て樹脂外部の１つの
    面上に配置されたことを特徴とする面実装型複合半導体
    装置。
  6. 【請求項６】 樹脂内部に複数の半導体ペレットをモー
    ルドして形成される面実装型複合半導体装置において、
    樹脂内部に２つのダイオードが埋め込まれ、２つのダイ
    オードのそれぞれのアノード電極が少なくとも同一水平
    面を有する２つの第１リード電極上に第１半田を介して
    接続され、２つのダイオードのそれぞれのカソード電極
    には第２半田を介して２つの第２リード電極が接続さ
    れ、前記第１リード電極及び第２リード電極が同一材料
    で樹脂外部にまで延長され、樹脂外部に取り出された第
    １リード電極及び第２リード電極の先端部分が全て樹脂
    外部の１つの面上に配置されたことを特徴とする面実装
    型複合半導体装置。
  7. 【請求項７】 前記ダイオードは、一対の主表面を有
    し、第１導電型の半導体基板となる第１半導体領域の一
    方の主表面から基板と反対導電型の不純物を拡散して第
    ２半導体領域が形成され、一方の主表面から所定の領域
    に第１半導体領域と第２半導体領域とからなるｐｎ接合
    を露出するようにメサ型に溝が設けられ、このメサ部に
    ガラス被膜が形成され、第１半導体領域の他方の主表面
    から第１半導体領域より高不純物濃度の同一導電型の不
    純物を拡散した第３半導体領域が形成され、一方の主表
    面の第２半導体領域の露出面に第１電極が形成され、他
    方の主表面の第３半導体領域の露出面に第２電極が形成
    されて構成されたダイオード、あるいは、該ダイオード
    のメサ部とガラス被膜との間に二酸化珪素膜を介在させ
    て構成されたダイオードであること特徴とする請求項１
    ないし６のうちいずれか１記載の面実装型複合半導体装
    置。
  8. 【請求項８】 前記ダイオードは、一対の主表面を有
    し、第１導電型の半導体基板となる第１半導体領域の一
    方の主表面から基板と反対導電型の不純物を拡散して第
    ２半導体領域が選択的に形成され、第２半導体領域を取
    り囲むように第１半導体領域を介して第１半導体領域よ
    り高不純物濃度の第４半導体領域が形成され、一方の主
    表面から所定の領域に第１半導体領域と第２半導体領域
    とからなるｐｎ接合が露出するようにメサ型に溝が設け
    られ、このメサ部にガラス被膜が形成され、第１半導体
    領域の他方の主表面から第１半導体領域より高不純物濃
    度の同一導電型の不純物を拡散した第３半導体領域が形
    成され、一方の主表面の第２半導体領域の露出面に第１
    電極が形成され、他方の主表面の第３半導体領域の露出
    面に第２電極が形成されて構成されたダイオード、ある
    いは、該ダイオードのメサ部とガラス被膜との間に二酸
    化珪素膜を介在させて構成されたダイオードであること
    特徴とする請求項１ないし６のうちいずれか１記載の面
    実装型複合半導体装置。
  9. 【請求項９】 前記ダイオードは、一対の主表面を有
    し、第１導電型の半導体基板となる第１半導体領域の一
    方の主表面から基板と反対導電型の不純物を拡散して第
    ２半導体領域が選択的に形成され、一方の主表面に露出
    した第１半導体領域表面と第１半導体領域と第２半導体
    領域からなるｐｎ接合表面には二酸化珪素膜等の安定化
    膜が形成され、第１半導体領域の他方の主表面から第１
    半導体領域より高不純物濃度で同一導電型の不純物を拡
    散した第３半導体領域が形成され、一方の主表面の第２
    半導体領域の露出面に第１電極が形成され、他方の主表
    面の第３半導体領域の露出面に第２電極が形成されて構
    成されたダイオードであることを特徴とする請求項１な
    いし６のうちいずれか１記載の面実装型複合半導体装
    置。
  10. 【請求項１０】 前記ダイオードは、一対の主表面を有
    し、第１導電型の半導体基板となる第１半導体領域の一
    方の主表面から基板と反対導電型の不純物を拡散して内
    部に第１半導体領域表面が露出する環状の第２半導体領
    域が選択的に形成され、一方の主表面に露出した第２半
    導体領域の外周部と第１半導体領域からなるｐｎ接合表
    面と第２半導体領域の外周部に隣接する第１半導体領域
    表面には二酸化珪素膜等の安定化膜が形成され、第１半
    導体領域の他方の主表面から第１半導体領域より高不純
    物濃度で同導電型の不純物を拡散した第３半導体領域が
    形成され、一方の主表面の第２半導体領域の内周部表面
    にオーミック接触し、第２半導体領域の内周部に隣接す
    る第１半導体領域の露出面にショットキー接触する第１
    電極が形成され、他方の主表面の第３半導体領域の露出
    面にオーミック接触する第２電極が形成されて構成され
    たダイオードであることを特徴とする請求項１ないし６
    のうちいずれか１記載の面実装型複合半導体装置。
  11. 【請求項１１】 樹脂内部に複数の半導体ペレットをモ
    ールドして形成される面実装型複合半導体装置の製造方
    法において、 連結フレームにより連結された２つのフレーム枠の一方
    のフレーム枠から内向きに、直角以外の任意の角度で延
    びる第２の端子が、第２の端子の先端部で端子と垂直方
    向に長方形の長辺の中央部が位置する長方形のリード電
    極を有するよう成型された第２のリードフレームの長方
    形のリード電極上に、第２半田を介して互いに隔離され
    て２つのダイオードのカソード電極あるいはアノード電
    極を接続するように２つのダイオードを搭載する工程
    と、 連結フレームにより連結された２つのフレーム枠の両方
    のフレーム枠から内向きに、直角以外の任意の角度で延
    びる第１の端子を有し、それぞれの端子の先端部に第１
    リード電極を有するよう成型された第１のリードフレー
    ムの第１リード電極上に２つのダイオードのアノード電
    極あるいはカソード電極を第１半田を介して接続する工
    程と、 少なくとも前記２つのダイオード、第１リード電極、第
    ２リード電極を樹脂により封止する工程と、 前記第１リードフレーム及び第２リードフレームのフレ
    ーム枠を切断する工程と、 樹脂外部に取り出された２つの第１の端子及び第２のリ
    ード端子の先端部分の全てを樹脂外部の１つの面上に配
    置するように成型する工程とからなることを特徴とする
    面実装型複合半導体装置の製造方法。
  12. 【請求項１２】 樹脂内部に複数の半導体ペレットをモ
    ールドして形成される面実装型複合半導体装置の製造方
    法において、 連結フレームにより連結された２つのフレーム枠の両方
    のフレーム枠から内向きに、直角以外の任意の角度で延
    びる第２の端子を有し、それぞれの端子の先端部に第２
    リード電極を有するよう成型された第２のリードフレー
    ムのそれぞれの第２リード電極上に、第２半田を介して
    ２つのダイオードのカソード電極あるいはアノード電極
    を接続するよう２つのダイオードを搭載する工程と、 連結フレームにより連結された２つのフレーム枠の一方
    のフレーム枠から内向きに、直角以外の任意の角度で延
    びる第１の端子が、第１の端子の先端部で端子と垂直方
    向に長方形の長辺の中央部が位置する長方形のリード電
    極を有するよう成型された第１のリードフレームの長方
    形のリード電極に、前記第２のリードフレーム上に搭載
    された２つのダイオードのそれぞれのアノード電極ある
    いはカソード電極を第１の半田を介して接続する工程
    と、 少なくとも前記２つのダイオード、第１リード電極、第
    ２リード電極を樹脂により封止する工程と、 前記第１リードフレーム及び第２リードフレームのフレ
    ーム枠を切断する工程と、 樹脂外部に取り出された２つの第２の端子及び第１のリ
    ード端子の先端部分の全てを樹脂外部の１つの面上に配
    置するように成型する工程とからなることを特徴とする
    面実装型複合半導体装置の製造方法。
  13. 【請求項１３】 樹脂内部に複数の半導体ペレットをモ
    ールドして形成される面実装型複合半導体装置におい
    て、樹脂内部に第１、第２、第３及び第４のダイオード
    が埋め込まれ、第１及び第２のダイオードのカソード電
    極が半田を介して等電位に第１のリード電極により接続
    され、第３及び第４のダイオードのアノード電極が半田
    を介して等電位に第２のリード電極により接続され、第
    １のダイオードのアノード電極と第３のダイオードのカ
    ソード電極とが半田を介して等電位に第３のリード電極
    により接続され、第２のダイオードのアノード電極と第
    ４のダイオードのカソード電極とが半田を介して等電位
    に第４のリード電極により接続され、前記第１、第２、
    第３及び第４のリード電極が樹脂外部に４つの個別のリ
    ード端子として取り出され、樹脂外部に取り出された４
    つのリード端子の先端部分が全て樹脂外部の１つの面上
    に配置されたことを特徴とする面実装型複合半導体装
    置。
  14. 【請求項１４】 樹脂内部に複数の半導体ペレットをモ
    ールドして形成される面実装型複合半導体装置の製造方
    法において、 連結フレームにより連結された２つのフレーム枠の両方
    のフレーム枠から内向きに、直角以外の任意の角度で延
    びる第１及び第２の端子のそれぞれの先端部で端子と垂
    直方向に長い平面部を有するよう成型されたリード電極
    を有する第１のリードフレームの、一方のフレーム枠か
    ら延びるリード電極上に半田を介して互いに隔離して第
    １及び第２のダイオードのカソード電極を接続するよう
    に２つのダイオードを搭載する工程と、 連結フレームにより連結された２つのフレーム枠の両方
    のフレーム枠から内向きに、直角以外の任意の角度で延
    びる第３及び第４の端子のそれぞれの先端部で端子と垂
    直方向に長い平面部を有するよう成型されたリード電極
    を有する第２のリードフレームの、両方のフレーム枠か
    ら延びるそれぞれのリード電極上に半田を介して第３及
    び第４のダイオードのカソード電極を接続するように２
    つのダイオードを搭載する工程と、 第１及び第２のダイオードが搭載された前記第１のリー
    ドフレームと、第３及び第４のダイオードが搭載された
    上記第２のリードフレームとを重ね合わせ、半田を介し
    て第２の端子の先端部のリード電極の一方の平面部に第
    ３のダイオードのアノード電極を接続し、半田を介して
    第２の端子の先端部のリード電極の他方の平面部に第４
    のダイオードのアノード電極を接続し、半田を介して第
    ４の端子の先端部のリード電極の第４のダイオードが搭
    載されていない部分に第２のダイオードのアノード電極
    を接続し、半田を介して第３の端子の先端部のリード電
    極の第３のダイオードが搭載されていない部分に第１の
    ダイオードのアノード電極を接続する工程と、 少なくとも前記第１、第２、第３及び第４のダイオード
    と、第１、第２、第３及び第４のダイオードを半田を介
    して接続しているリード電極とを樹脂により封止する工
    程と、 前記第１のリードフレーム及び第２のリードフレームの
    フレーム枠を切断する工程と、 樹脂外部に取り出されたリード電極による４つの第１、
    第２、第３及び第４の端子の先端部分の全てを樹脂外部
    の１つの面上に配置するように成型する工程とからなる
    ことを特徴とする面実装型複合半導体装置の製造方法。
JP8270931A 1996-10-14 1996-10-14 面実装型複合半導体装置及びその製造方法 Pending JPH10116959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8270931A JPH10116959A (ja) 1996-10-14 1996-10-14 面実装型複合半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8270931A JPH10116959A (ja) 1996-10-14 1996-10-14 面実装型複合半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10116959A true JPH10116959A (ja) 1998-05-06

Family

ID=17493000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8270931A Pending JPH10116959A (ja) 1996-10-14 1996-10-14 面実装型複合半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10116959A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148562B2 (en) 2003-10-31 2006-12-12 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device and power semiconductor module
JP2015207889A (ja) * 2014-04-18 2015-11-19 日本電波工業株式会社 高周波回路及び発振器
JP2017045901A (ja) * 2015-08-27 2017-03-02 トヨタ自動車株式会社 還流ダイオードと車載用電源装置
US10026673B2 (en) 2014-11-21 2018-07-17 Denso Corporation Semiconductor device and power module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148562B2 (en) 2003-10-31 2006-12-12 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device and power semiconductor module
JP2015207889A (ja) * 2014-04-18 2015-11-19 日本電波工業株式会社 高周波回路及び発振器
US10026673B2 (en) 2014-11-21 2018-07-17 Denso Corporation Semiconductor device and power module
JP2017045901A (ja) * 2015-08-27 2017-03-02 トヨタ自動車株式会社 還流ダイオードと車載用電源装置

Similar Documents

Publication Publication Date Title
JPH05110121A (ja) 太陽電池
US20060220214A1 (en) Semiconductor device and manufacturing method thereof
JPH0671062B2 (ja) 樹脂封止型半導体装置
JP4411695B2 (ja) 窒化物半導体発光素子
US6365433B1 (en) Semiconductor device and manufacturing method thereof
JP3780061B2 (ja) 面実装型半導体装置
JP2004221399A (ja) リードフレーム、その製造方法、それを用いた半導体装置およびその製造方法
JPH10150223A (ja) チップ型発光素子
TWI405319B (zh) 堆疊之積體電路晶片組成件
JPH10270761A (ja) 半導体発光素子およびその製法
GB2082836A (en) Corrugated semiconductor devices
JPH10116959A (ja) 面実装型複合半導体装置及びその製造方法
JPS6097659A (ja) 半導体集積回路
JP2003197923A (ja) 半導体装置
JPH10150227A (ja) チップ型発光素子
JPS63150954A (ja) ブリツジ型半導体装置
JP3917619B2 (ja) 半導体発光素子の製法
JPH06163981A (ja) 半導体装置
KR100518059B1 (ko) 스위칭 다이오드 및 그 제조 방법
JP2000216410A (ja) ショットキ―バリアダイオ―ドの製造方法
KR100722322B1 (ko) 반도체 패키지
JPH1117197A (ja) ショットキーダイオードおよびその製造方法
JP2006237210A (ja) 半導体装置
JPH07254620A (ja) 面実装型半導体装置
KR100216736B1 (ko) 캐소드 공통 및 애노드 공통 병렬 다이오드 및 다이오드 모듈 제조방법