JPH0993059A - Ａｇｃ装置 - Google Patents
Ａｇｃ装置Info
- Publication number
- JPH0993059A JPH0993059A JP7249424A JP24942495A JPH0993059A JP H0993059 A JPH0993059 A JP H0993059A JP 7249424 A JP7249424 A JP 7249424A JP 24942495 A JP24942495 A JP 24942495A JP H0993059 A JPH0993059 A JP H0993059A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- agc
- variable gain
- circuit
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 21
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 238000012886 linear function Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 8
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 3
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 2
- 101150118928 MXR1 gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】 十分なインピーダンス整合特性と、リニアな
ＡＧＣ特性とを両立することができる安価なＡＧＣ装置
を提供する。 【解決手段】 このＡＧＣ装置はリニア補正回路６を備
えている。補正回路６は制御電圧発生回路７からの制御
電圧ｘを補正して、補正された制御電圧ｗを可変利得増
幅回路２に出力する。上記補正は、制御電圧ｘの変化に
対するＡＧＣゲインのデジベル値の変化をリニアにする
ような補正である。
ＡＧＣ特性とを両立することができる安価なＡＧＣ装置
を提供する。 【解決手段】 このＡＧＣ装置はリニア補正回路６を備
えている。補正回路６は制御電圧発生回路７からの制御
電圧ｘを補正して、補正された制御電圧ｗを可変利得増
幅回路２に出力する。上記補正は、制御電圧ｘの変化に
対するＡＧＣゲインのデジベル値の変化をリニアにする
ような補正である。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル処理に対
応したＡＧＣ(オートマチック・ゲイン・コントロール)装
置に関し、たとえば、デジタル信号の処理を行うＣＡＴ
Ｖ(ケーブルテレビ受像機)の電子チューナの一部を構成
するＡＧＣ装置に関する。
応したＡＧＣ(オートマチック・ゲイン・コントロール)装
置に関し、たとえば、デジタル信号の処理を行うＣＡＴ
Ｖ(ケーブルテレビ受像機)の電子チューナの一部を構成
するＡＧＣ装置に関する。
【０００２】
【従来の技術】従来、この種のＡＧＣ装置としては、図
１５に示すＣＡＴＶのチューナ１００のＡＧＣ装置があ
る。このチューナ１００は、チューナ本体部１０と復調
部１１を有している。そして、このチューナ本体部１０
の可変利得増幅回路２と、復調部１１の制御電圧発生回
路７とＤ/Ａコンバータ８と入力レベル検出回路９とＡ
／Ｄコンバータ３とデジタル復調回路４がＡＧＣ装置を
構成している。
１５に示すＣＡＴＶのチューナ１００のＡＧＣ装置があ
る。このチューナ１００は、チューナ本体部１０と復調
部１１を有している。そして、このチューナ本体部１０
の可変利得増幅回路２と、復調部１１の制御電圧発生回
路７とＤ/Ａコンバータ８と入力レベル検出回路９とＡ
／Ｄコンバータ３とデジタル復調回路４がＡＧＣ装置を
構成している。
【０００３】上記チューナ部１０は、チューナ入力端子
１に接続されたバンドパスフィルタＢＦ１と可変利得増
幅回路２と増幅器ＡＭＰ１と混合器ＭＸＲ１とバンドパ
スフィルタＢＦ２と増幅器ＡＭＰ２と局部発振器ＬＯと
を有している。また、上記復調部１１は、バンドパスフ
ィルタＢＦ３とＡ/Ｄコンバータ３とデジタル復調回路
４と入力レベル検出回路９とＤ/Ａコンバータ８と制御
電圧発生回路７を有している。
１に接続されたバンドパスフィルタＢＦ１と可変利得増
幅回路２と増幅器ＡＭＰ１と混合器ＭＸＲ１とバンドパ
スフィルタＢＦ２と増幅器ＡＭＰ２と局部発振器ＬＯと
を有している。また、上記復調部１１は、バンドパスフ
ィルタＢＦ３とＡ/Ｄコンバータ３とデジタル復調回路
４と入力レベル検出回路９とＤ/Ａコンバータ８と制御
電圧発生回路７を有している。
【０００４】上記復調部１１に入力された信号は、Ａ／
Ｄコンバータ３によって量子化される。たとえば、Ａ／
Ｄコンバータ３の分解能を１０ビットとするならば、上
記復調部１１の入力信号レベルは０〜１０２３の整数値
をとる。ここで、デジタル復調回路４に入力される信号
レベルと２５５以下とするならば、上記入力信号レベル
のうちの２５６〜１０２３は過大な入力となる。したが
って、チューナ部１０の可変利得増幅回路２は、入力信
号を最大で20log(1023/255)≒１２(dＢ)だけゲインを落
とさなければならないことになる。
Ｄコンバータ３によって量子化される。たとえば、Ａ／
Ｄコンバータ３の分解能を１０ビットとするならば、上
記復調部１１の入力信号レベルは０〜１０２３の整数値
をとる。ここで、デジタル復調回路４に入力される信号
レベルと２５５以下とするならば、上記入力信号レベル
のうちの２５６〜１０２３は過大な入力となる。したが
って、チューナ部１０の可変利得増幅回路２は、入力信
号を最大で20log(1023/255)≒１２(dＢ)だけゲインを落
とさなければならないことになる。
【０００５】上記レベル検出回路９は入力信号レベルが
ＡＧＣをかける必要があるレベルか否かを判断し、か
つ、上記入力信号のレベルをどれだけ下げる必要がある
のかを判断して、必要なレベル減衰量に相当する制御電
圧データを出力する。そして、Ｄ／Ａコンバータ８は上
記制御電圧データをアナログ信号に変換して、制御電圧
発生回路７に出力する。制御電圧発生回路７は、電圧バ
ッファあるいは電流バッファの働きをし、上記アナログ
信号に変換された制御電圧データを可変利得増幅回路２
を駆動できるようなＡＧＣ信号ｖ1に変換する。
ＡＧＣをかける必要があるレベルか否かを判断し、か
つ、上記入力信号のレベルをどれだけ下げる必要がある
のかを判断して、必要なレベル減衰量に相当する制御電
圧データを出力する。そして、Ｄ／Ａコンバータ８は上
記制御電圧データをアナログ信号に変換して、制御電圧
発生回路７に出力する。制御電圧発生回路７は、電圧バ
ッファあるいは電流バッファの働きをし、上記アナログ
信号に変換された制御電圧データを可変利得増幅回路２
を駆動できるようなＡＧＣ信号ｖ1に変換する。
【０００６】上記制御電圧発生回路７が出力するアナロ
グ制御信号としてのＡＧＣ電圧ｖ1は、チューナ本体部
１０の可変利得増幅回路２に直接入力される。そして、
可変利得増幅回路２は、上記ＡＧＣ電圧ｖ1に基づいて
チューナゲインを制御する。
グ制御信号としてのＡＧＣ電圧ｖ1は、チューナ本体部
１０の可変利得増幅回路２に直接入力される。そして、
可変利得増幅回路２は、上記ＡＧＣ電圧ｖ1に基づいて
チューナゲインを制御する。
【０００７】図１６に上記可変利得増幅回路２の構成を
示す。この可変利得増幅回路２が備える３つのダイオー
ドＤ１,Ｄ２,Ｄ３はＰｉＮダイオードであり、図１８に
示すように、順方向電流ＩFを変えることによって、高
周波抵抗ｒｄを変えることができる。
示す。この可変利得増幅回路２が備える３つのダイオー
ドＤ１,Ｄ２,Ｄ３はＰｉＮダイオードであり、図１８に
示すように、順方向電流ＩFを変えることによって、高
周波抵抗ｒｄを変えることができる。
【０００８】今、ＡＧＣ電圧ｖ2をＡＧＣ電圧の可変範
囲の内の最大値に設定すると、電流は高周波遮断用コイ
ルＬを介して、ダイオードＤ1と抵抗Ｒ5を有する径路を
流れる。ここで、接点ａの電圧ｖ4は電源電圧Ｂを抵抗
Ｒ3とＲ4とで分圧した電圧である。そして、この接点ａ
の電圧ｖ4は、接点１６に最大ＡＧＣ電圧ｖ2を印加した
ときの接点ｃの電圧ｖ3よりも低い値に設定している。
囲の内の最大値に設定すると、電流は高周波遮断用コイ
ルＬを介して、ダイオードＤ1と抵抗Ｒ5を有する径路を
流れる。ここで、接点ａの電圧ｖ4は電源電圧Ｂを抵抗
Ｒ3とＲ4とで分圧した電圧である。そして、この接点ａ
の電圧ｖ4は、接点１６に最大ＡＧＣ電圧ｖ2を印加した
ときの接点ｃの電圧ｖ3よりも低い値に設定している。
【０００９】したがって、ＡＧＣ電圧の最大値において
は、ダイオードＤ2とＤ3は接点ｃの電圧v3でもって逆バ
イアスされているから、ダイオードＤ2とＤ3には電流は
流れない。したがって、このとき、可変利得増幅回路２
の入出力特性(端子１４から端子１５への信号通過特性)
は、ダイオードＤ1の高周波抵抗Ｒ1のみによる減衰とな
り、利得最大(max gain)になる。
は、ダイオードＤ2とＤ3は接点ｃの電圧v3でもって逆バ
イアスされているから、ダイオードＤ2とＤ3には電流は
流れない。したがって、このとき、可変利得増幅回路２
の入出力特性(端子１４から端子１５への信号通過特性)
は、ダイオードＤ1の高周波抵抗Ｒ1のみによる減衰とな
り、利得最大(max gain)になる。
【００１０】次に、ＡＧＣ電圧ｖ2を下げていくと、ダ
イオードＤ1を流れる電流は減り、接点ｃにおける電圧v
3が下がる。これにより、ダイオードＤ2およびＤ3を流
れる電流が増加する。すなわち、図１６に示した可変利
得増幅回路２によれば、ＡＧＣ電圧ｖ2が最大であると
きにチューナ部１０が最大ゲインを持ち、ＡＧＣ電圧ｖ
2を下げることによりゲインが低下するようなＡＧＣ特
性を得ることができる。
イオードＤ1を流れる電流は減り、接点ｃにおける電圧v
3が下がる。これにより、ダイオードＤ2およびＤ3を流
れる電流が増加する。すなわち、図１６に示した可変利
得増幅回路２によれば、ＡＧＣ電圧ｖ2が最大であると
きにチューナ部１０が最大ゲインを持ち、ＡＧＣ電圧ｖ
2を下げることによりゲインが低下するようなＡＧＣ特
性を得ることができる。
【００１１】図１６に示した可変利得増幅回路２の高周
波等価回路を図１７に示す。図１７において、抵抗Ｒ1,
Ｒ2およびＲ3は、ダイオードＤ1,Ｄ2およびＤ3の高周波
抵抗成分である。また、抵抗ＲLは、可変利得増幅回路
２の後段の回路のインピーダンスである。上記後段の回
路は、増幅器ＡＭＰ１,混合器ＭＸＲ１,局部発振器ＬＯ
などを含んでいる。
波等価回路を図１７に示す。図１７において、抵抗Ｒ1,
Ｒ2およびＲ3は、ダイオードＤ1,Ｄ2およびＤ3の高周波
抵抗成分である。また、抵抗ＲLは、可変利得増幅回路
２の後段の回路のインピーダンスである。上記後段の回
路は、増幅器ＡＭＰ１,混合器ＭＸＲ１,局部発振器ＬＯ
などを含んでいる。
【００１２】この図１７に示した等価回路において、可
変利得増幅回路２の端子１４から後段を見た入力インピ
ーダンスＺinは、次の式(１)によって表される。
変利得増幅回路２の端子１４から後段を見た入力インピ
ーダンスＺinは、次の式(１)によって表される。
【００１３】 Ｚin＝[{R1+RLR2/(RL+R2)}・R2]／[{R1+RLR2/(RL+R2)}+R2] ……(１) ＣＡＴＶのチューナにおいて、上記入力インピーダンス
Ｚinは重要である。何故ならば、インピーダンス整合が
とれていない場合には、上記可変利得増幅回路２の入力
端子１４で反射が起こるからである。この場合、他のシ
ステムに影響を及ぼす可能性が出てくる。特に、デジタ
ルシステムであるＣＡＴＶのチューナにおいては、上記
反射によるマルチパス（多重伝搬)が発生して信号に位
相差が生じ、データを正確に復調ができなくなることが
ある。
Ｚinは重要である。何故ならば、インピーダンス整合が
とれていない場合には、上記可変利得増幅回路２の入力
端子１４で反射が起こるからである。この場合、他のシ
ステムに影響を及ぼす可能性が出てくる。特に、デジタ
ルシステムであるＣＡＴＶのチューナにおいては、上記
反射によるマルチパス（多重伝搬)が発生して信号に位
相差が生じ、データを正確に復調ができなくなることが
ある。
【００１４】したがって、上記可変利得増幅回路２でも
ってＡＧＣをかけて、チューナゲインを制御した場合に
おいても、(１)式に表わされた入力インピーダンスＺin
は、システムのインピーダンスと整合がとれていなけれ
ばならない。ここで、(１)式におけるＲ1,Ｒ2およびＲ3
はダイオードＤ1,Ｄ2およびＤ3の高周波抵抗である。こ
の高周波抵抗の抵抗値は、ダイオードＤ1,Ｄ2およびＤ3
に流れている直流電流の関数である。そして、このダイ
オードＤ1,Ｄ2およびＤ3に流れる直流電流は、ＡＧＣ電
圧ｖ2を変えることによって変化する。
ってＡＧＣをかけて、チューナゲインを制御した場合に
おいても、(１)式に表わされた入力インピーダンスＺin
は、システムのインピーダンスと整合がとれていなけれ
ばならない。ここで、(１)式におけるＲ1,Ｒ2およびＲ3
はダイオードＤ1,Ｄ2およびＤ3の高周波抵抗である。こ
の高周波抵抗の抵抗値は、ダイオードＤ1,Ｄ2およびＤ3
に流れている直流電流の関数である。そして、このダイ
オードＤ1,Ｄ2およびＤ3に流れる直流電流は、ＡＧＣ電
圧ｖ2を変えることによって変化する。
【００１５】即ち、図１６において、可変利得増幅回路
２のダイオードＤ1を流れる電流をＩ1とし、ダイオード
Ｄ2およびＤ3を流れる電流をＩ2とすると、この電流Ｉ1
およびＩ2は、次の(２)式および(３)式で表される。た
だし、Ｄ2およびＤ3は同じ特性をもつダイオードであっ
て、その飽和電流をＩs2とし、Ｄ1の飽和電流をＩs1と
する。
２のダイオードＤ1を流れる電流をＩ1とし、ダイオード
Ｄ2およびＤ3を流れる電流をＩ2とすると、この電流Ｉ1
およびＩ2は、次の(２)式および(３)式で表される。た
だし、Ｄ2およびＤ3は同じ特性をもつダイオードであっ
て、その飽和電流をＩs2とし、Ｄ1の飽和電流をＩs1と
する。
【００１６】 Ｉ1＝ＩS1［exp{q(v2−v3)／kＴ｝−１］ ……… (２) Ｉ2＝ＩS2［exp{q(v4−v3)／２kＴ｝−１］ ……… (３) この(２)式および(３)式で用いられている各記号の意味
を次に示す。
を次に示す。
【００１７】 ｑ: 電子の電荷量 Ｉs：飽和電流 ｋ: ボルツマン定数 Ｔ：絶対温度 したがって、上述したように、図１６に示す可変利得増
幅回路２の入力インピーダンスＺinは、(２)式および
(３)式に示されるダイオード電流Ｉ1およびＩ2の関数に
なる。また、上記入力インピーダンスＺinは、ダイオー
ドＤ1,Ｄ2およびＤ3として使用するＰiＮダイオードの
(順方向電流)対(高周波抵抗)特性によって決定される。
そして、図１８に示すように、ＰiＮダイオードの高周
波抵抗ｒｄは、順方向電流ＩFの中間領域では、概ねＩF
の対数に対するリニアな関数として表わされるが、微少
電流あるいは大電流領域においては飽和特性を示す。
幅回路２の入力インピーダンスＺinは、(２)式および
(３)式に示されるダイオード電流Ｉ1およびＩ2の関数に
なる。また、上記入力インピーダンスＺinは、ダイオー
ドＤ1,Ｄ2およびＤ3として使用するＰiＮダイオードの
(順方向電流)対(高周波抵抗)特性によって決定される。
そして、図１８に示すように、ＰiＮダイオードの高周
波抵抗ｒｄは、順方向電流ＩFの中間領域では、概ねＩF
の対数に対するリニアな関数として表わされるが、微少
電流あるいは大電流領域においては飽和特性を示す。
【００１８】上記(１)式,(２)式,(３)式を含む条件によ
って、最大ゲイン状態を含め、ＡＧＣをかけた状態にお
いても、上記(１)式における入力インピーダンスＺinが
システムインピーダンスＺsに整合するようにダイオー
ド電流Ｉ1とＩ2を設定すると、そのＡＧＣ特性、即ちＡ
ＧＣ電圧の変化に対して、ＡＧＣゲインつまり減衰量の
対数値は、図２に示すように曲線的に変化してしまう。
って、最大ゲイン状態を含め、ＡＧＣをかけた状態にお
いても、上記(１)式における入力インピーダンスＺinが
システムインピーダンスＺsに整合するようにダイオー
ド電流Ｉ1とＩ2を設定すると、そのＡＧＣ特性、即ちＡ
ＧＣ電圧の変化に対して、ＡＧＣゲインつまり減衰量の
対数値は、図２に示すように曲線的に変化してしまう。
【００１９】
【発明が解決しようとする課題】デジタルシステムの場
合、図１５に示すように、出力信号は復調部１１のＡ/
Ｄコンバータ３によってアナログ信号はデジタル信号に
変換されて、デジタル復調回路４によってデジタル復調
される。同時に、レベル検出回路９によって復調回路４
に入力されたデジタル信号のレベルを検出し、制御電圧
発生回路７は、上記復調回路４に入力されるデジタル信
号のレベルが所定のレベルになるようにＡＧＣ電圧ｖ1
を発生する。そして、このＡＧＣ電圧ｖ1を帰還信号ｖ2
＝ｖ1としてチューナ部１０の可変利得増幅回路２に帰
還することによって、チューナのゲインをコントロール
する。このように、可変利得増幅回路２と復調回路４と
レベル検出回路９と制御電圧発生回路７とがＡＧＣルー
プを構成している。このＡＧＣループにおいて、チュー
ナ部１０の可変利得増幅回路２が、図２に示したように
曲線的に変化するＡＧＣ特性を持つ場合、必要とするシ
ステム特性を得るにはＤ／Ａコンバータ８の分解能を上
げなければならなくなる。したがって、コストアップを
招く問題がある。
合、図１５に示すように、出力信号は復調部１１のＡ/
Ｄコンバータ３によってアナログ信号はデジタル信号に
変換されて、デジタル復調回路４によってデジタル復調
される。同時に、レベル検出回路９によって復調回路４
に入力されたデジタル信号のレベルを検出し、制御電圧
発生回路７は、上記復調回路４に入力されるデジタル信
号のレベルが所定のレベルになるようにＡＧＣ電圧ｖ1
を発生する。そして、このＡＧＣ電圧ｖ1を帰還信号ｖ2
＝ｖ1としてチューナ部１０の可変利得増幅回路２に帰
還することによって、チューナのゲインをコントロール
する。このように、可変利得増幅回路２と復調回路４と
レベル検出回路９と制御電圧発生回路７とがＡＧＣルー
プを構成している。このＡＧＣループにおいて、チュー
ナ部１０の可変利得増幅回路２が、図２に示したように
曲線的に変化するＡＧＣ特性を持つ場合、必要とするシ
ステム特性を得るにはＤ／Ａコンバータ８の分解能を上
げなければならなくなる。したがって、コストアップを
招く問題がある。
【００２０】ここで、Ｄ／Ａコンバータ８の分解能につ
いて、具体的に説明する。たとえば、ＡＧＣを１dＢス
テップで行うとし、この時のＡＧＣ電圧ｘの範囲を０〜
１０Ｖとする。この場合、図２に示した曲線的に変化す
るＡＧＣ特性では、ＡＧＣ感度が０.０２５Ｖ／１dＢ〜
２.０Ｖ／１dＢまで変化している。したがって、このＡ
ＧＣ感度が０.０２５Ｖ／１dＢである領域においても１
dＢステップでもってゲインを制御するためには、ＡＧ
Ｃ電圧ｘを０.０２５Ｖステップでもって変化させるこ
とが必要になる。従って、Ｄ／Ａコンバータ８は、(１
０／０.０２５)＋１＝４０１段階に出力信号を分解でき
なければならない。すなわち、Ｄ／Ａコンバータ８は９
ビットの分解能を持つことが必要になる。これに対し
て、たとえばＡＧＣ感度が０.１Ｖ／dＢで一定値であれ
ば、１dＢステップでゲインを変える場合にも、ＡＧＣ
電圧を０.１Ｖステップで変化させればよい。従って、
Ｄ／Ａコンバータ８は出力を１０／０.１＋１＝１０１
段階に分解すれば良い。つまり、Ｄ／Ａコンバータ８は
７ビットの分解能を持っていれば良いことになる。この
ように、可変利得増幅回路２が、曲線的に変化するＡＧ
Ｃ特性を持つ場合には、Ｄ／Ａコンバータ８の分解能を
上げなければならくなって、コストの上昇を招く。
いて、具体的に説明する。たとえば、ＡＧＣを１dＢス
テップで行うとし、この時のＡＧＣ電圧ｘの範囲を０〜
１０Ｖとする。この場合、図２に示した曲線的に変化す
るＡＧＣ特性では、ＡＧＣ感度が０.０２５Ｖ／１dＢ〜
２.０Ｖ／１dＢまで変化している。したがって、このＡ
ＧＣ感度が０.０２５Ｖ／１dＢである領域においても１
dＢステップでもってゲインを制御するためには、ＡＧ
Ｃ電圧ｘを０.０２５Ｖステップでもって変化させるこ
とが必要になる。従って、Ｄ／Ａコンバータ８は、(１
０／０.０２５)＋１＝４０１段階に出力信号を分解でき
なければならない。すなわち、Ｄ／Ａコンバータ８は９
ビットの分解能を持つことが必要になる。これに対し
て、たとえばＡＧＣ感度が０.１Ｖ／dＢで一定値であれ
ば、１dＢステップでゲインを変える場合にも、ＡＧＣ
電圧を０.１Ｖステップで変化させればよい。従って、
Ｄ／Ａコンバータ８は出力を１０／０.１＋１＝１０１
段階に分解すれば良い。つまり、Ｄ／Ａコンバータ８は
７ビットの分解能を持っていれば良いことになる。この
ように、可変利得増幅回路２が、曲線的に変化するＡＧ
Ｃ特性を持つ場合には、Ｄ／Ａコンバータ８の分解能を
上げなければならくなって、コストの上昇を招く。
【００２１】そこで、この発明の目的は、十分なインピ
ーダンス整合特性と、リニアなＡＧＣ特性とを両立する
ことができる安価なＡＧＣ装置を提供することにある。
ーダンス整合特性と、リニアなＡＧＣ特性とを両立する
ことができる安価なＡＧＣ装置を提供することにある。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明のＡＧＣ装置は、アナログ制御信号
のレベルに応じて、アナログ入力信号に対するアナログ
出力信号の利得を調整する可変利得増幅手段と、上記可
変利得増幅手段の上記アナログ出力信号を受けて、デジ
タル信号を出力する信号処理手段と、上記信号処理手段
から出力されたデジタル信号を受けて、アナログ信号を
出力するＤ／Ａ変換手段と、上記Ｄ／Ａ変換手段から出
力されたアナログ信号を受けて、上記アナログ信号に対
する上記可変利得増幅手段の利得の関係が、少なくとも
一つの直線で表されるように、上記アナログ信号を補正
した補正信号を上記制御信号として上記可変利得増幅手
段に出力するリニア補正手段とを備えたことを特徴とし
ている。
に、請求項１の発明のＡＧＣ装置は、アナログ制御信号
のレベルに応じて、アナログ入力信号に対するアナログ
出力信号の利得を調整する可変利得増幅手段と、上記可
変利得増幅手段の上記アナログ出力信号を受けて、デジ
タル信号を出力する信号処理手段と、上記信号処理手段
から出力されたデジタル信号を受けて、アナログ信号を
出力するＤ／Ａ変換手段と、上記Ｄ／Ａ変換手段から出
力されたアナログ信号を受けて、上記アナログ信号に対
する上記可変利得増幅手段の利得の関係が、少なくとも
一つの直線で表されるように、上記アナログ信号を補正
した補正信号を上記制御信号として上記可変利得増幅手
段に出力するリニア補正手段とを備えたことを特徴とし
ている。
【００２３】したがって、請求項１のＡＧＣ装置によれ
ば、上記リニア補正手段が、Ｄ／Ａ変換手段からのアナ
ログ信号を受ける。そして、上記リニア補正手段は、上
記アナログ信号を補正した補正信号を制御信号として上
記可変利得増幅手段に出力する。この補正は、補正前の
アナログ信号の変化に対して上記可変利得増幅手段のＡ
ＧＣゲインがリニアに変化するように行われる。そし
て、上記可変利得増幅手段は上記制御信号に応じてＡＧ
Ｃゲインを変化させる。このとき、上記可変利得増幅手
段は、補正前のアナログ信号の変化に対してＡＧＣゲイ
ンがリニアに変化する。
ば、上記リニア補正手段が、Ｄ／Ａ変換手段からのアナ
ログ信号を受ける。そして、上記リニア補正手段は、上
記アナログ信号を補正した補正信号を制御信号として上
記可変利得増幅手段に出力する。この補正は、補正前の
アナログ信号の変化に対して上記可変利得増幅手段のＡ
ＧＣゲインがリニアに変化するように行われる。そし
て、上記可変利得増幅手段は上記制御信号に応じてＡＧ
Ｃゲインを変化させる。このとき、上記可変利得増幅手
段は、補正前のアナログ信号の変化に対してＡＧＣゲイ
ンがリニアに変化する。
【００２４】このように、請求項１のＡＧＣ装置は、リ
ニア補正手段がＤ／Ａ変換手段から出力されたアナログ
信号を補正して作成した補正信号を制御信号とすること
によって、可変利得増幅回路のＡＧＣ特性をリニアにす
る。したがって、可変利得増幅回路の入力端子において
十分なインピーダンス整合が得られるように上記可変利
得増幅回路を構成したときにも、可変利得増幅回路のＡ
ＧＣ特性をリニアにすることができる。したがって、請
求項１のＡＧＣ装置によれば、十分なインピーダンス整
合特性と、リニアなＡＧＣ特性とを両立することができ
る。
ニア補正手段がＤ／Ａ変換手段から出力されたアナログ
信号を補正して作成した補正信号を制御信号とすること
によって、可変利得増幅回路のＡＧＣ特性をリニアにす
る。したがって、可変利得増幅回路の入力端子において
十分なインピーダンス整合が得られるように上記可変利
得増幅回路を構成したときにも、可変利得増幅回路のＡ
ＧＣ特性をリニアにすることができる。したがって、請
求項１のＡＧＣ装置によれば、十分なインピーダンス整
合特性と、リニアなＡＧＣ特性とを両立することができ
る。
【００２５】また、請求項２の発明のＡＧＣ装置は、請
求項１に記載のＡＧＣ装置において、上記リニア補正手
段は、上記Ｄ／Ａ変換手段から出力された上記アナログ
信号を補正しないで上記可変利得増幅手段に制御信号と
して入力したと仮定した場合において、上記制御信号に
対する上記可変利得増幅手段の利得の関係を表す特性曲
線を、ｘを電圧、ｙは利得として、２つの１次関数ｙ＝
ｆ１（ｘ)＝ｃ1ｘ＋ｄ1,ｙ＝ｆ2(ｘ)＝ｃ2ｘ＋ｄ2で表
した場合(ただし、ｙ＝ｆ1(ｘ)とｙ＝ｆ2(ｘ)との交点の
ｘ座標をｔとしたときに、ｘ≦ｔのときにｙ＝ｆ1(ｘ)
を使用し、ｘ＞ｔのときにｙ＝ｆ2(ｘ)を使用する。)、
上記ｆ1(ｘ),ｆ2(ｘ)の逆関数ｆ1 -1(ｘ)，ｆ2 -1(ｘ)の
変数ｘとして、補正前のアナログ信号ｘの1次関数ａｘ
＋ｂを用いて、式ｗ＝ｆ1 -1(ａｘ＋ｂ)，ｗ＝ｆ2 -1(ａ
ｘ＋ｂ)の値ｗを上記補正信号とすることを特徴として
いる。
求項１に記載のＡＧＣ装置において、上記リニア補正手
段は、上記Ｄ／Ａ変換手段から出力された上記アナログ
信号を補正しないで上記可変利得増幅手段に制御信号と
して入力したと仮定した場合において、上記制御信号に
対する上記可変利得増幅手段の利得の関係を表す特性曲
線を、ｘを電圧、ｙは利得として、２つの１次関数ｙ＝
ｆ１（ｘ)＝ｃ1ｘ＋ｄ1,ｙ＝ｆ2(ｘ)＝ｃ2ｘ＋ｄ2で表
した場合(ただし、ｙ＝ｆ1(ｘ)とｙ＝ｆ2(ｘ)との交点の
ｘ座標をｔとしたときに、ｘ≦ｔのときにｙ＝ｆ1(ｘ)
を使用し、ｘ＞ｔのときにｙ＝ｆ2(ｘ)を使用する。)、
上記ｆ1(ｘ),ｆ2(ｘ)の逆関数ｆ1 -1(ｘ)，ｆ2 -1(ｘ)の
変数ｘとして、補正前のアナログ信号ｘの1次関数ａｘ
＋ｂを用いて、式ｗ＝ｆ1 -1(ａｘ＋ｂ)，ｗ＝ｆ2 -1(ａ
ｘ＋ｂ)の値ｗを上記補正信号とすることを特徴として
いる。
【００２６】この請求項２の発明のＡＧＣ装置によれ
ば、上記リニア補正手段は、ＡＧＣ電圧ｘを１次関数ｆ
の逆関数ｆ-1でもって補正すればよいから、補正内容が
単純になる。したがって、リニア補正回路の構成を簡単
にすることができる。したがって、インピーダンス整合
とＡＧＣ特性のリニア化の両方を安いコストで実現でき
る。
ば、上記リニア補正手段は、ＡＧＣ電圧ｘを１次関数ｆ
の逆関数ｆ-1でもって補正すればよいから、補正内容が
単純になる。したがって、リニア補正回路の構成を簡単
にすることができる。したがって、インピーダンス整合
とＡＧＣ特性のリニア化の両方を安いコストで実現でき
る。
【００２７】また、請求項３のＡＧＣ装置は、請求項１
に記載のＡＧＣ装置において、上記可変利得増幅回路と
上記リニア補正手段は、チューナ本体部とデジタル復調
部とからなるチューナの上記チューナ本体部に設けられ
ていることを特徴としている。
に記載のＡＧＣ装置において、上記可変利得増幅回路と
上記リニア補正手段は、チューナ本体部とデジタル復調
部とからなるチューナの上記チューナ本体部に設けられ
ていることを特徴としている。
【００２８】したがって、請求項３のＡＧＣ装置によれ
ば、ＡＧＣ装置の可変利得増幅手段とリニア補正手段と
をチューナ本体部と一体の物として取り扱うことができ
る。したがって、調整,組み立て等の取り扱い性を向上
できる。
ば、ＡＧＣ装置の可変利得増幅手段とリニア補正手段と
をチューナ本体部と一体の物として取り扱うことができ
る。したがって、調整,組み立て等の取り扱い性を向上
できる。
【００２９】また、請求項４のＡＧＣ装置は、請求項１
に記載のＡＧＣ装置において、上記リニア補正手段は、
負帰還がかけられた演算増幅器を備え、この演算増幅器
によってアナログ入力信号が所定のレベル以上のときに
アナログ出力信号が飽和することを特徴としている。
に記載のＡＧＣ装置において、上記リニア補正手段は、
負帰還がかけられた演算増幅器を備え、この演算増幅器
によってアナログ入力信号が所定のレベル以上のときに
アナログ出力信号が飽和することを特徴としている。
【００３０】従って、請求項４の発明によれば、上記リ
ニア補正手段は、上記演算増幅器の飽和特性を利用し
て、可変利得増幅手段のＡＧＣ特性を最大ゲインで飽和
する特性にすることができる。この飽和特性によれば、
所定のＡＧＣ電圧付近でＡＧＣゲインを必ず最大にする
ことができるから、ＡＧＣ特性の設計が容易になる。
ニア補正手段は、上記演算増幅器の飽和特性を利用し
て、可変利得増幅手段のＡＧＣ特性を最大ゲインで飽和
する特性にすることができる。この飽和特性によれば、
所定のＡＧＣ電圧付近でＡＧＣゲインを必ず最大にする
ことができるから、ＡＧＣ特性の設計が容易になる。
【００３１】また、請求項５のＡＧＣ装置は、請求項１
に記載のＡＧＣ装置において、上記信号処理手段は、上
記可変利得増幅手段を通したチューナＩＦ信号を受け
て、Ａ／Ｄ変換するＡ／Ｄコンバータと、上記Ａ／Ｄコ
ンバータからのデジタル信号を受けて、デジタル復調を
行ってデジタル信号を出力するデジタル復調部とからな
ることを特徴としている。
に記載のＡＧＣ装置において、上記信号処理手段は、上
記可変利得増幅手段を通したチューナＩＦ信号を受け
て、Ａ／Ｄ変換するＡ／Ｄコンバータと、上記Ａ／Ｄコ
ンバータからのデジタル信号を受けて、デジタル復調を
行ってデジタル信号を出力するデジタル復調部とからな
ることを特徴としている。
【００３２】したがって、請求項５の発明によれば、Ａ
／Ｄコンバータから出力されたデジタル信号をデジタル
復調部でデジタル復調できる。そして、このデジタル復
調されたデジタル信号を上記Ｄ／Ａ変換手段でアナログ
信号に変換し、このアナログ信号をリニア補正手段で補
正して、可変利得増幅手段に出力できる。
／Ｄコンバータから出力されたデジタル信号をデジタル
復調部でデジタル復調できる。そして、このデジタル復
調されたデジタル信号を上記Ｄ／Ａ変換手段でアナログ
信号に変換し、このアナログ信号をリニア補正手段で補
正して、可変利得増幅手段に出力できる。
【００３３】また、請求項６のＡＧＣ装置は、請求項１
に記載のＡＧＣ装置において、上記Ｄ／Ａ変換手段は、
上記デジタル信号を受けてアナログ信号を出力するＤ／
Ａコンバータと、上記Ｄ／Ａコンバータからのアナログ
信号に応じた制御電圧信号を上記リニア補正手段に出力
する制御電圧発生回路とからなることを特徴としてい
る。
に記載のＡＧＣ装置において、上記Ｄ／Ａ変換手段は、
上記デジタル信号を受けてアナログ信号を出力するＤ／
Ａコンバータと、上記Ｄ／Ａコンバータからのアナログ
信号に応じた制御電圧信号を上記リニア補正手段に出力
する制御電圧発生回路とからなることを特徴としてい
る。
【００３４】この請求項６の発明によれば、上記Ｄ／Ａ
コンバータからのアナログ信号を制御電圧発生回路で制
御電圧信号に変換して上記リニア補正手段に出力するこ
とができる。したがって、上記リニア補正手段に適した
制御電圧信号を上記リニア補正手段に出力することがで
きる。
コンバータからのアナログ信号を制御電圧発生回路で制
御電圧信号に変換して上記リニア補正手段に出力するこ
とができる。したがって、上記リニア補正手段に適した
制御電圧信号を上記リニア補正手段に出力することがで
きる。
【００３５】また、請求項７のＡＧＣ装置は、請求項１
に記載のＡＧＣ装置において、上記可変利得増幅手段
は、複数のＰｉＮダイオードを備えていることを特徴と
している。
に記載のＡＧＣ装置において、上記可変利得増幅手段
は、複数のＰｉＮダイオードを備えていることを特徴と
している。
【００３６】したがって、請求項７の発明によれば、順
方向電流と高周波抵抗値との非線形関係を持つＰｉＮダ
イオードで構成された可変利得増幅器のリニアなＡＧＣ
特性とインピーダンス整合とを両立することができる。
方向電流と高周波抵抗値との非線形関係を持つＰｉＮダ
イオードで構成された可変利得増幅器のリニアなＡＧＣ
特性とインピーダンス整合とを両立することができる。
【００３７】また、請求項８のＡＧＣ装置は、請求項１
に記載のＡＧＣ装置において、上記信号処理手段から出
力されたデジタル信号のレベルを表すデジタル信号をＤ
／Ａ変換手段に出力するレベル検出手段をさらに備えて
いることを特徴としている。
に記載のＡＧＣ装置において、上記信号処理手段から出
力されたデジタル信号のレベルを表すデジタル信号をＤ
／Ａ変換手段に出力するレベル検出手段をさらに備えて
いることを特徴としている。
【００３８】したがって、請求項８の発明によれば、上
記信号処理手段から出力されたデジタル信号のレベルを
検出して、このレベルが所定値になるように、Ｄ／Ａコ
ンバータにデジタルデータを出力することができる。
記信号処理手段から出力されたデジタル信号のレベルを
検出して、このレベルが所定値になるように、Ｄ／Ａコ
ンバータにデジタルデータを出力することができる。
【００３９】
【発明の実施の形態】以下、この発明を図示の実施の形
態に基づいて詳細に説明する。
態に基づいて詳細に説明する。
【００４０】〔第１形態〕図１に、本発明のＡＧＣ装置
の実施の第１形態を含んでいるＣＡＴＶチューナ１０１
を示す。Ａ／Ｄコンバータ３とデジタル復調回路４が信
号処理手段を構成しており、制御電圧発生回路７とＤ／
Ａコンバータ８がＤ／Ａ変換手段を構成している。この
ＣＡＴＶチューナ１０１は、図１５に示したチューナ部
１０の制御電圧入力端子１２と復調部１１の制御電圧出
力端子１３との間にリニア補正回路６を接続したもので
あるから、図１５に示した構成と同じ構成の部分には同
じ番号を付する。
の実施の第１形態を含んでいるＣＡＴＶチューナ１０１
を示す。Ａ／Ｄコンバータ３とデジタル復調回路４が信
号処理手段を構成しており、制御電圧発生回路７とＤ／
Ａコンバータ８がＤ／Ａ変換手段を構成している。この
ＣＡＴＶチューナ１０１は、図１５に示したチューナ部
１０の制御電圧入力端子１２と復調部１１の制御電圧出
力端子１３との間にリニア補正回路６を接続したもので
あるから、図１５に示した構成と同じ構成の部分には同
じ番号を付する。
【００４１】このＣＡＴＶチューナ１０１が有するチュ
ーナ部１０の可変利得増幅回路２のＡＧＣ特性を、可変
利得増幅回路２に入力される制御電圧をｗとし、この可
変利得増幅回路２による減衰量の対数値をｙとして、次
の式(４)で表わす。
ーナ部１０の可変利得増幅回路２のＡＧＣ特性を、可変
利得増幅回路２に入力される制御電圧をｗとし、この可
変利得増幅回路２による減衰量の対数値をｙとして、次
の式(４)で表わす。
【００４２】 ｙ＝ｆ(ｗ) ……… (４) 〔 ｙ: 減衰量の対数値 〕 〔 ｗ:制御電圧 〕 また、復調部１１の制御電圧発生回路７が出力するＡＧ
Ｃ電圧をxとすると、このＡＧＣ電圧ｘの変化に対して
上記減衰量の対数値ｙがリニアに変化するためには、次
の式(５)が成立すればよい。そして、この式(５)が求め
るＡＧＣ特性である。
Ｃ電圧をxとすると、このＡＧＣ電圧ｘの変化に対して
上記減衰量の対数値ｙがリニアに変化するためには、次
の式(５)が成立すればよい。そして、この式(５)が求め
るＡＧＣ特性である。
【００４３】 ｙ＝ａｘ＋ｂ ……… (５) 〔 ａ，bは定数 〕 したがって、上記式(４)と式(５)から、次の式(６)が求
められる。
められる。
【００４４】 ｗ＝ｆ-1(ａｘ＋ｂ) ……… (６) 従って、この第１形態のＡＧＣ装置のリニア補正回路６
は、この式(６)を満足するように、ＡＧＣ電圧ｘを補正
して制御電圧ｗにすればよい。こうすれば、ループＡＧ
Ｃ特性を、復調部１１の制御電圧発生回路７が出力する
ＡＧＣ電圧ｘに対して、傾きがａでｙ切片がｂである直
線特性にすることができる。
は、この式(６)を満足するように、ＡＧＣ電圧ｘを補正
して制御電圧ｗにすればよい。こうすれば、ループＡＧ
Ｃ特性を、復調部１１の制御電圧発生回路７が出力する
ＡＧＣ電圧ｘに対して、傾きがａでｙ切片がｂである直
線特性にすることができる。
【００４５】ところで、チューナ部１０の可変利得増幅
回路２は、制御電圧ｗを下げると減衰量が増えるリバー
スＡＧＣ回路である。この可変利得増幅回路２の回路構
成は従来と同じであり図１６に示す。この可変利得増幅
回路２のＡＧＣ特性は、前述の式(２)と式(３)に示した
ダイオード電流Ｉ1,Ｉ2と、ダイオードＤ1,Ｄ2,Ｄ3の
(順方向電流)対(高周波抵抗)特性によって決まる。した
がって、上記ＡＧＣ特性を表している上記式(４)の関数
ｆは、非常に複雑である。したがって、上記式(６)を満
足する関数ｆ-1は非常に複雑である。
回路２は、制御電圧ｗを下げると減衰量が増えるリバー
スＡＧＣ回路である。この可変利得増幅回路２の回路構
成は従来と同じであり図１６に示す。この可変利得増幅
回路２のＡＧＣ特性は、前述の式(２)と式(３)に示した
ダイオード電流Ｉ1,Ｉ2と、ダイオードＤ1,Ｄ2,Ｄ3の
(順方向電流)対(高周波抵抗)特性によって決まる。した
がって、上記ＡＧＣ特性を表している上記式(４)の関数
ｆは、非常に複雑である。したがって、上記式(６)を満
足する関数ｆ-1は非常に複雑である。
【００４６】そこで、この第１形態では、図２に示した
曲線をなす未補正のＡＧＣ特性について、ＡＧＣ電圧範
囲を複数の区間に分割し、それぞれの区間において直線
近似を行い、複数の直線近似式を作った。そして、この
複数の直線近似式を表す複数の関数のそれぞれに対する
逆関数を、後述するようなリニア補正回路６で回路的に
実現した。従って、このリニア補正回路６によって、こ
の形態のＡＧＣ装置のＡＧＣ特性の直線性を向上させて
リニア化させることができる。
曲線をなす未補正のＡＧＣ特性について、ＡＧＣ電圧範
囲を複数の区間に分割し、それぞれの区間において直線
近似を行い、複数の直線近似式を作った。そして、この
複数の直線近似式を表す複数の関数のそれぞれに対する
逆関数を、後述するようなリニア補正回路６で回路的に
実現した。従って、このリニア補正回路６によって、こ
の形態のＡＧＣ装置のＡＧＣ特性の直線性を向上させて
リニア化させることができる。
【００４７】このことを、以下に、より具体的に説明す
る。
る。
【００４８】ＡＧＣ電圧範囲をn個の区間に分割し、そ
れぞれの区間でのＡＧＣ特性曲線の直線近似式を、次の
ｎ個の式(７)1,式(７)2,…，式(７)i，…，式(７)nで表
す。
れぞれの区間でのＡＧＣ特性曲線の直線近似式を、次の
ｎ個の式(７)1,式(７)2,…，式(７)i，…，式(７)nで表
す。
【００４９】 ｆ1(ｘ)＝ｃ1ｘ＋ｄ1 ……… (７)1 ｆ2(ｘ)＝ｃ2ｘ＋ｄ2 ……… (７)2 ・ ・ ｆi(ｘ)＝ｃiｘ＋ｄi ……… (７)i ・ ｆn(ｘ)＝ｃnｘ＋ｄn ……… (７)n 〔 ｃ1,ｃ2,…,ｃnとｄ1,ｄ2,…,ｄnは定数 〕 すると、求める逆関数ｆ-1(ａｘ＋ｂ)は、次のｎ個の式
(８)1,式(８)2,…式(８)nになる。
(８)1,式(８)2,…式(８)nになる。
【００５０】 ｗ＝ｆ-1 1(ax＋b)＝k1ｘ＋ｌ1 , k1＝a/c1、l1＝b/c1−d1 …… (８)1 ｗ＝ｆ-1 2(ax＋b)＝k2ｘ＋ｌ2 , k2＝a/c2、l2＝b/c2−d2 …… (８)2 ・ ・ ・ ・ ・ ・ ｗ＝ｆ-1 i(ax＋b)＝kiｘ＋ｌi , ki＝a/ci、li＝b/ci−di …… (８)i ・ ・ ・ ｗ＝ｆ-1n(ax＋b)＝knｘ＋ｌn ，kn＝a/cn、ln＝b/cn−dn …… (８)n この式(８)から明らかなように、一区間をみると、その
補正関数ｆ-1は傾きｋi、切片ｌiの直線式である。した
がって、この補正関数ｆi -1を実現するリニア補正回路
６は、ゲインとオフセット電圧をもつ演算増幅器によっ
て構成できる。このことを次に説明する。
補正関数ｆ-1は傾きｋi、切片ｌiの直線式である。した
がって、この補正関数ｆi -1を実現するリニア補正回路
６は、ゲインとオフセット電圧をもつ演算増幅器によっ
て構成できる。このことを次に説明する。
【００５１】ここでは、最も簡単な例として、ＡＧＣ電
圧範囲を二つの区間に分割する場合を考える。図２に示
すＡＧＣ特性におけるＡＧＣ曲線を、図３に示すよう
に、傾きが小さな直線Ｌ１と傾きが大きな直線Ｌ２の２
直線で近似する。この場合、求める最適化された補正式
は、次の式(９)と式(１０)とで表される。式(１０)はＡ
ＧＣ電圧ｘが低い領域を近似する直線Ｌ２の逆関数を表
しており、式(９）はＡＧＣ電圧ｘが高い領域を近似す
る直線Ｌ１の逆関数を表している。
圧範囲を二つの区間に分割する場合を考える。図２に示
すＡＧＣ特性におけるＡＧＣ曲線を、図３に示すよう
に、傾きが小さな直線Ｌ１と傾きが大きな直線Ｌ２の２
直線で近似する。この場合、求める最適化された補正式
は、次の式(９)と式(１０)とで表される。式(１０)はＡ
ＧＣ電圧ｘが低い領域を近似する直線Ｌ２の逆関数を表
しており、式(９）はＡＧＣ電圧ｘが高い領域を近似す
る直線Ｌ１の逆関数を表している。
【００５２】 ｗ＝ｋ1ｘ＋ｌ1 ［ＶAGC-M＜ｘ＜ＶAGC-H］ ……… (９) ｗ＝ｋ2ｘ＋ｌ2 ［ＶAGC-L＜ｘ＜ＶAGC-M］ ………(１０) ここで、｜k1｜＞｜k2｜ 次に、図５に、上記補正式（９)と(１０)を実現するリ
ニア補正回路６の構成を示す。このリニア補正回路６
は、演算増幅器ｉc1とｉc2を有している。この演算増幅
器ｉc1の出力端子と(-)入力端子との間には、抵抗Ｒ8と
ダイオードＤ4の直列回路と抵抗Ｒ7とが並列に接続され
た並列回路が接続されている。また、上記抵抗Ｒ8とダ
イオードＤ4との接続点ｇとグランドとの間に抵抗Ｒ9が
接続されている。また、上記並列回路と上記(-)入力端
子との接続点ｄとＡＧＣ電圧発生回路出力端子１３との
間には抵抗Ｒ６が接続されている。また、上記演算増幅
器ｉc1の(+)入力端子と電源電圧Ｂのバッテリーとの間
には抵抗Ｒ10が接続されている。そして、この抵抗Ｒ10
と上記(+)入力端子との接続点ｅとグランドとの間には
抵抗Ｒ11が接続されている。
ニア補正回路６の構成を示す。このリニア補正回路６
は、演算増幅器ｉc1とｉc2を有している。この演算増幅
器ｉc1の出力端子と(-)入力端子との間には、抵抗Ｒ8と
ダイオードＤ4の直列回路と抵抗Ｒ7とが並列に接続され
た並列回路が接続されている。また、上記抵抗Ｒ8とダ
イオードＤ4との接続点ｇとグランドとの間に抵抗Ｒ9が
接続されている。また、上記並列回路と上記(-)入力端
子との接続点ｄとＡＧＣ電圧発生回路出力端子１３との
間には抵抗Ｒ６が接続されている。また、上記演算増幅
器ｉc1の(+)入力端子と電源電圧Ｂのバッテリーとの間
には抵抗Ｒ10が接続されている。そして、この抵抗Ｒ10
と上記(+)入力端子との接続点ｅとグランドとの間には
抵抗Ｒ11が接続されている。
【００５３】そして、上記演算増幅器ｉc1の出力端子
は、抵抗Ｒ12を介して演算増幅器ｉｃ2の(-)入力端子に
接続されている。そして、この演算増幅器ｉｃ2の(+)入
力端子と電源電圧Ｂのバッテリーとの間には抵抗Ｒ14が
接続されている。そして、この抵抗Ｒ14と上記(+)入力
端子との接続点とグランドとの間には抵抗Ｒ1５が接続
されている。また、上記抵抗Ｒ12と上記(-)入力端子と
の接続点と上記演算増幅器ｉｃ2の出力端子との間には
抵抗Ｒ13が接続されている。また、この演算増幅器ｉｃ
2の出力端子は抵抗Ｒ16を介して電流バッファ用トラン
ジスタＱ1のベースに接続されている。この電流バッフ
ァ用トランジスタＱ1のコレクタは電源電圧Ｂのバッテ
リーに接続されており、エミッタはチューナＡＧＣ電圧
入力端子１６に接続されている。
は、抵抗Ｒ12を介して演算増幅器ｉｃ2の(-)入力端子に
接続されている。そして、この演算増幅器ｉｃ2の(+)入
力端子と電源電圧Ｂのバッテリーとの間には抵抗Ｒ14が
接続されている。そして、この抵抗Ｒ14と上記(+)入力
端子との接続点とグランドとの間には抵抗Ｒ1５が接続
されている。また、上記抵抗Ｒ12と上記(-)入力端子と
の接続点と上記演算増幅器ｉｃ2の出力端子との間には
抵抗Ｒ13が接続されている。また、この演算増幅器ｉｃ
2の出力端子は抵抗Ｒ16を介して電流バッファ用トラン
ジスタＱ1のベースに接続されている。この電流バッフ
ァ用トランジスタＱ1のコレクタは電源電圧Ｂのバッテ
リーに接続されており、エミッタはチューナＡＧＣ電圧
入力端子１６に接続されている。
【００５４】図５に示した回路において、ＡＧＣ電圧発
生回路出力端子１３に印加された電圧ｖ1つまり補正前
のＡＧＣ電圧ｘが最大値のときに、演算増幅器ｉｃ1の
出力が飽和するように抵抗Ｒ10と抵抗Ｒ11の抵抗値を設
定している。この設定によって、素子特性が多少ばらつ
いていても、ＡＧＣ電圧最大のポイントではＡＧＣがか
からないようにすることができる。
生回路出力端子１３に印加された電圧ｖ1つまり補正前
のＡＧＣ電圧ｘが最大値のときに、演算増幅器ｉｃ1の
出力が飽和するように抵抗Ｒ10と抵抗Ｒ11の抵抗値を設
定している。この設定によって、素子特性が多少ばらつ
いていても、ＡＧＣ電圧最大のポイントではＡＧＣがか
からないようにすることができる。
【００５５】上記電圧ｖ1が最大値の時に、演算増幅器i
c1の出力レベルｖ7は最低出力レベルになる。そして、
接点gにおける電圧ｖ８は、上記電圧ｖ7を抵抗Ｒ8とＲ9
で分圧した電圧であり、ダイオードＤ４はオフしてい
る。
c1の出力レベルｖ7は最低出力レベルになる。そして、
接点gにおける電圧ｖ８は、上記電圧ｖ7を抵抗Ｒ8とＲ9
で分圧した電圧であり、ダイオードＤ４はオフしてい
る。
【００５６】次に、電圧ｖ1を下げていくと、演算増幅
器ｉｃ１は動作領域に入り、接点ｆの電圧ｖ7は、抵抗
Ｒ6と抵抗Ｒ7とで決まる傾きでもって増加して行く。そ
して、接点ｄにおける電圧ｖ5が電圧ｖ8よりも大きいと
きにはダイオードＤ4はオフ状態のままである。
器ｉｃ１は動作領域に入り、接点ｆの電圧ｖ7は、抵抗
Ｒ6と抵抗Ｒ7とで決まる傾きでもって増加して行く。そ
して、接点ｄにおける電圧ｖ5が電圧ｖ8よりも大きいと
きにはダイオードＤ4はオフ状態のままである。
【００５７】次に、さらに電圧ｖ1を下げていくと、接
点ｆの電圧ｖ7は上昇し、接点ｇの電圧ｖ8も増える。そ
して、この電圧ｖ8が電圧ｖ5よりも大きくなるとダイオ
ードＤ4はオンになる。ここで、ダイオードＤ4のオン抵
抗を無視すると、演算増幅器ｉｃ1の帰還抵抗は抵抗Ｒ8
と抵抗Ｒ7の並列値となる。すなわち、上記ダイオード
Ｄ4がオンすることによって、演算増幅器ｉc1のゲイン
が小さくなる。したがって、電圧ｖ1つまりＡＧＣ電圧
ｘの増分に対する制御電圧ｗの増分が小さくなり、ｗ‐
ｘ座標における直線の傾きが小さくなる。
点ｆの電圧ｖ7は上昇し、接点ｇの電圧ｖ8も増える。そ
して、この電圧ｖ8が電圧ｖ5よりも大きくなるとダイオ
ードＤ4はオンになる。ここで、ダイオードＤ4のオン抵
抗を無視すると、演算増幅器ｉｃ1の帰還抵抗は抵抗Ｒ8
と抵抗Ｒ7の並列値となる。すなわち、上記ダイオード
Ｄ4がオンすることによって、演算増幅器ｉc1のゲイン
が小さくなる。したがって、電圧ｖ1つまりＡＧＣ電圧
ｘの増分に対する制御電圧ｗの増分が小さくなり、ｗ‐
ｘ座標における直線の傾きが小さくなる。
【００５８】したがって、上記演算増幅器ｉc1を含んだ
増幅器において、上記抵抗Ｒ6と抵抗Ｒ7と抵抗Ｒ8と
を、｜k1｜＝Ｒ７／Ｒ6，かつ｜k2｜＝（Ｒ7//Ｒ8）／
Ｒ6と設定することによって、上記式(９)および式(１
０)からなる補正特性の反転特性を得ることができる。
ここで、上記(Ｒ7//Ｒ8)は、抵抗Ｒ７と抵抗Ｒ８とを並
列接続したときの抵抗値を表している。
増幅器において、上記抵抗Ｒ6と抵抗Ｒ7と抵抗Ｒ8と
を、｜k1｜＝Ｒ７／Ｒ6，かつ｜k2｜＝（Ｒ7//Ｒ8）／
Ｒ6と設定することによって、上記式(９)および式(１
０)からなる補正特性の反転特性を得ることができる。
ここで、上記(Ｒ7//Ｒ8)は、抵抗Ｒ７と抵抗Ｒ８とを並
列接続したときの抵抗値を表している。
【００５９】そして、この演算増幅器ｉc1の出力を、演
算増幅器ｉc2に入力している。そして、抵抗Ｒ12＝抵抗
Ｒ13として、上記演算増幅器ｉc2を反転アンプにしたか
ら、この演算増幅器ｉｃ2の出力ｖ９を、上記補正特性
とすることができ、図４に示した補正特性を得ることが
できる。
算増幅器ｉc2に入力している。そして、抵抗Ｒ12＝抵抗
Ｒ13として、上記演算増幅器ｉc2を反転アンプにしたか
ら、この演算増幅器ｉｃ2の出力ｖ９を、上記補正特性
とすることができ、図４に示した補正特性を得ることが
できる。
【００６０】図６に、図１のＣＡＴＶチューナ１０１が
含んでいる第１例のＡＧＣ装置の補正されたＡＧＣ特性
を示す。図２の未補正のＡＧＣ特性に比べて、直線性が
改善されていることが分かる。この図６に示した直線性
が改善されたＡＧＣ特性によれば，ＡＧＣ電圧ｘが２Ｖ
から６Ｖの範囲ではＡＧＣ感度は、０.１Ｖ／１dＢでほ
ぼ一定値になる。したがって、１dＢステップでもって
ゲインを制御するためには、ＡＧＣ電圧ｘを０.１Ｖス
テップで変化させればよい。したがって、Ｄ／Ａコンバ
ータ８は、(１０/０.１)＋１＝１０１段階に出力を分解
できればよい。したがって、Ｄ／Ａコンバータ８は、従
来に比べて小さな７ビットの分解能を有していれば良
い。したがって、この例によれば、従来に比べて、Ｄ／
Ａコンバータ８のコストダウンを図ることができる。
含んでいる第１例のＡＧＣ装置の補正されたＡＧＣ特性
を示す。図２の未補正のＡＧＣ特性に比べて、直線性が
改善されていることが分かる。この図６に示した直線性
が改善されたＡＧＣ特性によれば，ＡＧＣ電圧ｘが２Ｖ
から６Ｖの範囲ではＡＧＣ感度は、０.１Ｖ／１dＢでほ
ぼ一定値になる。したがって、１dＢステップでもって
ゲインを制御するためには、ＡＧＣ電圧ｘを０.１Ｖス
テップで変化させればよい。したがって、Ｄ／Ａコンバ
ータ８は、(１０/０.１)＋１＝１０１段階に出力を分解
できればよい。したがって、Ｄ／Ａコンバータ８は、従
来に比べて小さな７ビットの分解能を有していれば良
い。したがって、この例によれば、従来に比べて、Ｄ／
Ａコンバータ８のコストダウンを図ることができる。
【００６１】また、図１１に、この第１形態のチューナ
１０の入力端子１での定在波比ＶＳＷＲ(ボルテージ・
スタンディングウエーブ・レシオ)と可変利得増幅回路
２のＡＧＣゲインとの関係特性を示す。この関係特性を
参照すれば分かるように、０〜３５dＢの範囲におい
て、上記定在波比を２.０よりも小さくすることがで
き、インピーダンス整合状態を良くすることができた。
尚、定在波比が１.０に近いほどインピーダンス整合状
態が良い。
１０の入力端子１での定在波比ＶＳＷＲ(ボルテージ・
スタンディングウエーブ・レシオ)と可変利得増幅回路
２のＡＧＣゲインとの関係特性を示す。この関係特性を
参照すれば分かるように、０〜３５dＢの範囲におい
て、上記定在波比を２.０よりも小さくすることがで
き、インピーダンス整合状態を良くすることができた。
尚、定在波比が１.０に近いほどインピーダンス整合状
態が良い。
【００６２】従って、この形態によれば、可変利得増幅
回路２の入力端子１４において十分なインピーダンス整
合が得られるように上記可変利得増幅回路２を構成した
ときにも、可変利得増幅回路２のＡＧＣ特性をリニアに
することができる。したがって、この形態によれば、十
分なインピーダンス整合特性と、リニアなＡＧＣ特性と
を両立することができる。
回路２の入力端子１４において十分なインピーダンス整
合が得られるように上記可変利得増幅回路２を構成した
ときにも、可変利得増幅回路２のＡＧＣ特性をリニアに
することができる。したがって、この形態によれば、十
分なインピーダンス整合特性と、リニアなＡＧＣ特性と
を両立することができる。
【００６３】また、この形態によれば、ＡＧＣ電圧ｘを
補正なしで可変利得増幅回路２に入力したときの可変利
得増幅回路２の非線形なＡＧＣ特性を複数の直線で近似
してこの近似直線が表す１次関数の逆関数でもって、リ
ニア補正回路６がＡＧＣ電圧ｘを補正する。したがっ
て、リニア補正回路６は、簡単な１次関数の逆関数でも
ってＡＧＣ電圧ｘを補正すればよいので、補正内容を簡
単，単純にすることができる。したがって、インピーダ
ンス整合とＡＧＣ特性のリニア化の両方を安いコストで
実現できる。
補正なしで可変利得増幅回路２に入力したときの可変利
得増幅回路２の非線形なＡＧＣ特性を複数の直線で近似
してこの近似直線が表す１次関数の逆関数でもって、リ
ニア補正回路６がＡＧＣ電圧ｘを補正する。したがっ
て、リニア補正回路６は、簡単な１次関数の逆関数でも
ってＡＧＣ電圧ｘを補正すればよいので、補正内容を簡
単，単純にすることができる。したがって、インピーダ
ンス整合とＡＧＣ特性のリニア化の両方を安いコストで
実現できる。
【００６４】また、この形態によれば、上記リニア補正
回路６が、負帰還をかけた演算増幅器ｉｃ1で構成され
ているから、この演算増幅器ｉｃ1の飽和特性を利用し
て、図６に示すように、可変利得増幅回路２のＡＧＣ特
性を最大ゲインで飽和する特性にすることができる。し
たがって、最大ゲイン付近ではＡＧＣ電圧ｘが変動して
もＡＧＣゲインを最大に保つことができる。この飽和特
性によれば、所定のＡＧＣ電圧付近でＡＧＣゲインを必
ず最大にすることができるから、ＡＧＣ特性の設計が容
易になる。
回路６が、負帰還をかけた演算増幅器ｉｃ1で構成され
ているから、この演算増幅器ｉｃ1の飽和特性を利用し
て、図６に示すように、可変利得増幅回路２のＡＧＣ特
性を最大ゲインで飽和する特性にすることができる。し
たがって、最大ゲイン付近ではＡＧＣ電圧ｘが変動して
もＡＧＣゲインを最大に保つことができる。この飽和特
性によれば、所定のＡＧＣ電圧付近でＡＧＣゲインを必
ず最大にすることができるから、ＡＧＣ特性の設計が容
易になる。
【００６５】尚、上記第１形態では、式(７)と式(８)に
おける分割区間の個数nを２として、図５に示したリニ
ア補正回路６を構成した。これに対し、図５に示したダ
イオードＤ４と抵抗Ｒ８とＲ９が構成する１段目のダイ
オード‐抵抗回路と同じ構造で構成素子の特性値を変更
した別のダイオード‐抵抗回路を、上記１段目のダイオ
ード‐抵抗回路に並列に接続することによって、３以上
のｎ個の分割区間で曲線を直線で近似することができ
る。したがって、この場合には、より直線性の良いＡＧ
Ｃ特性を実現することができる。具体的に、上記分割区
間の個数ｎを３としたときのリニア補正回路６Ｔの回路
構成を図１２に示す。図１２に示すように、このリニア
補正回路６Ｔは、図５に示した上記第１例のリニア補正
回路６のダイオードＤ4と抵抗Ｒ8と抵抗Ｒ9が構成する
１段目のダイオード‐抵抗回路に、ダイオードＤ6と抵
抗Ｒ24と抵抗Ｒ25とが構成する２段目のダイオード‐抵
抗回路が並列に接続されている回路である。
おける分割区間の個数nを２として、図５に示したリニ
ア補正回路６を構成した。これに対し、図５に示したダ
イオードＤ４と抵抗Ｒ８とＲ９が構成する１段目のダイ
オード‐抵抗回路と同じ構造で構成素子の特性値を変更
した別のダイオード‐抵抗回路を、上記１段目のダイオ
ード‐抵抗回路に並列に接続することによって、３以上
のｎ個の分割区間で曲線を直線で近似することができ
る。したがって、この場合には、より直線性の良いＡＧ
Ｃ特性を実現することができる。具体的に、上記分割区
間の個数ｎを３としたときのリニア補正回路６Ｔの回路
構成を図１２に示す。図１２に示すように、このリニア
補正回路６Ｔは、図５に示した上記第１例のリニア補正
回路６のダイオードＤ4と抵抗Ｒ8と抵抗Ｒ9が構成する
１段目のダイオード‐抵抗回路に、ダイオードＤ6と抵
抗Ｒ24と抵抗Ｒ25とが構成する２段目のダイオード‐抵
抗回路が並列に接続されている回路である。
【００６６】この場合、図２に示したＡＧＣ特性を図１
３に示すように３直線Ｌ１,Ｌ２,Ｌ３で近似して、この
３直線Ｌ１,Ｌ２,Ｌ３の逆関数ｆ1 -1,ｆ2 -1,ｆ3 -1を作
成する。そして、図１４に示すように、補正前のＡＧＣ
電圧ｘを変数とし補正後のＡＧＣ電圧ｗを関数値とする
上記３つの逆関数を、上記リニア補正回路６Ｔで実現す
ればよい。つまり、ダイオードＤ6がオンする電圧をダ
イオードＤ4がオンする電圧よりも小さく設定して、Ａ
ＧＣ電圧ｘを下げて行くにしたがって、ダイオードＤ4,
Ｄ6が順に導通するようにする。そうすれば、ＡＧＣ電
圧ｘを下げて行くにしたがって、演算増幅器ｉｃ1のゲ
インを３段階に低下させることができる。したがって、
リニア補正回路６Ｔは入力された補正前ＡＧＣ電圧ｘ
を、図１４に示すように補正して、補正したＡＧＣ電圧
ｗを可変利得増幅回路２に出力することができる。した
がって、図１２に示したリニア補正回路６Ｔによれば、
図５に示したリニア補正回路６に比べて、図２に示す曲
線特性を一層正確に近似して補正することができる。し
たがって、リニア補正回路６Ｔによれば、リニア補正回
路６よりも、ＡＧＣ特性を一層直線に近づけることがで
きる。
３に示すように３直線Ｌ１,Ｌ２,Ｌ３で近似して、この
３直線Ｌ１,Ｌ２,Ｌ３の逆関数ｆ1 -1,ｆ2 -1,ｆ3 -1を作
成する。そして、図１４に示すように、補正前のＡＧＣ
電圧ｘを変数とし補正後のＡＧＣ電圧ｗを関数値とする
上記３つの逆関数を、上記リニア補正回路６Ｔで実現す
ればよい。つまり、ダイオードＤ6がオンする電圧をダ
イオードＤ4がオンする電圧よりも小さく設定して、Ａ
ＧＣ電圧ｘを下げて行くにしたがって、ダイオードＤ4,
Ｄ6が順に導通するようにする。そうすれば、ＡＧＣ電
圧ｘを下げて行くにしたがって、演算増幅器ｉｃ1のゲ
インを３段階に低下させることができる。したがって、
リニア補正回路６Ｔは入力された補正前ＡＧＣ電圧ｘ
を、図１４に示すように補正して、補正したＡＧＣ電圧
ｗを可変利得増幅回路２に出力することができる。した
がって、図１２に示したリニア補正回路６Ｔによれば、
図５に示したリニア補正回路６に比べて、図２に示す曲
線特性を一層正確に近似して補正することができる。し
たがって、リニア補正回路６Ｔによれば、リニア補正回
路６よりも、ＡＧＣ特性を一層直線に近づけることがで
きる。
【００６７】〔第２形態〕次に、図１０に本発明のＡＧ
Ｃ装置の実施の形態の第２形態を構成するリニア補正回
路５６と、可変利得増幅回路５２を示す。この第２形態
のＡＧＣ装置が組み込まれたＣＡＴＶチューナは、図１
に示したＣＡＴＶチューナ１０１の可変利得増幅回路２
とリニア補正回路６とに替えて、上記可変利得増幅回路
５２とリニア補正回路５６とを備えている。
Ｃ装置の実施の形態の第２形態を構成するリニア補正回
路５６と、可変利得増幅回路５２を示す。この第２形態
のＡＧＣ装置が組み込まれたＣＡＴＶチューナは、図１
に示したＣＡＴＶチューナ１０１の可変利得増幅回路２
とリニア補正回路６とに替えて、上記可変利得増幅回路
５２とリニア補正回路５６とを備えている。
【００６８】図１０に示すように、この第２形態のＡＧ
Ｃ装置はリニア補正回路５６と可変利得増幅回路５２を
有している。このリニア補正回路５６は、演算増幅器ｉ
c３を有している。この演算増幅器ｉc３の出力端子と
(-)入力端子との間には、抵抗Ｒ19とダイオードＤ5の直
列回路と抵抗Ｒ18とが並列に接続された並列回路が接続
されている。また、上記抵抗Ｒ19とダイオードＤ5との
接続点とグランドとの間に抵抗Ｒ20が接続されている。
また、上記並列回路と上記(-)入力端子との接続点とＡ
ＧＣ電圧発生回路出力端子１３との間には抵抗Ｒ17が接
続されている。また、上記演算増幅器ｉc3の(+)入力端
子とバッテリーＢとの間には抵抗Ｒ21が接続されてい
る。そして、この抵抗Ｒ21と上記(+)入力端子との接続
点とグランドとの間には抵抗Ｒ22が接続されている。
Ｃ装置はリニア補正回路５６と可変利得増幅回路５２を
有している。このリニア補正回路５６は、演算増幅器ｉ
c３を有している。この演算増幅器ｉc３の出力端子と
(-)入力端子との間には、抵抗Ｒ19とダイオードＤ5の直
列回路と抵抗Ｒ18とが並列に接続された並列回路が接続
されている。また、上記抵抗Ｒ19とダイオードＤ5との
接続点とグランドとの間に抵抗Ｒ20が接続されている。
また、上記並列回路と上記(-)入力端子との接続点とＡ
ＧＣ電圧発生回路出力端子１３との間には抵抗Ｒ17が接
続されている。また、上記演算増幅器ｉc3の(+)入力端
子とバッテリーＢとの間には抵抗Ｒ21が接続されてい
る。そして、この抵抗Ｒ21と上記(+)入力端子との接続
点とグランドとの間には抵抗Ｒ22が接続されている。
【００６９】そして、上記演算増幅器ｉc3の出力端子
は、抵抗Ｒ23を介して電流バッファ用トランジスタＱ2
のベースに接続されている。この電流バッファ用トラン
ジスタＱ1のコレクタはバッテリーＢに接続されてお
り、エミッタはＡＧＣ回路への制御信号の入力端子１６
に接続されている。この入力端子１６には、可変利得増
幅回路５２が接続されている。
は、抵抗Ｒ23を介して電流バッファ用トランジスタＱ2
のベースに接続されている。この電流バッファ用トラン
ジスタＱ1のコレクタはバッテリーＢに接続されてお
り、エミッタはＡＧＣ回路への制御信号の入力端子１６
に接続されている。この入力端子１６には、可変利得増
幅回路５２が接続されている。
【００７０】この可変利得増幅回路５２は、３つのＰi
ＮダイオードＤ11,Ｄ12,Ｄ13を有している。上記ダイオ
ードＤ11は、キャパシタＣ11とＣ14を介して、入力端子
１４と出力端子１５との間に接続されている。上記ダイ
オードＤ11と上記キャパシタＣ11との接続点と電源電圧
Ｂのバッテリとの間には抵抗Ｒ26が接続されている。ま
た、上記接続点とグランドとの間には、抵抗Ｒ27が接続
されている。また、上記接続点から延びている同電位の
導線にはキャパシタＣ12が接続されている。このキャパ
シタＣ12には上記ダイオードＤ12とＤ13が直列に接続さ
れている。そして、このダイオードＤ13は、上記ダイオ
ードＤ11とキャパシタＣ14との接続線に接続されてい
る。また、上記キャパシタＣ12と上記ダイオードＤ12と
の接続線と上記ＡＧＣ回路への制御信号の入力端子１６
との間にはインダクタンスＬ11が接続されている。ま
た、上記ダイオードＤ12とＤ13との接続線とグランドと
の間にはキャパシタＣ13が接続されている。また、上記
ダイオードＤ11と上記キャパシタＣ14との接続線とグラ
ンドとの間には抵抗Ｒ28が接続されている。
ＮダイオードＤ11,Ｄ12,Ｄ13を有している。上記ダイオ
ードＤ11は、キャパシタＣ11とＣ14を介して、入力端子
１４と出力端子１５との間に接続されている。上記ダイ
オードＤ11と上記キャパシタＣ11との接続点と電源電圧
Ｂのバッテリとの間には抵抗Ｒ26が接続されている。ま
た、上記接続点とグランドとの間には、抵抗Ｒ27が接続
されている。また、上記接続点から延びている同電位の
導線にはキャパシタＣ12が接続されている。このキャパ
シタＣ12には上記ダイオードＤ12とＤ13が直列に接続さ
れている。そして、このダイオードＤ13は、上記ダイオ
ードＤ11とキャパシタＣ14との接続線に接続されてい
る。また、上記キャパシタＣ12と上記ダイオードＤ12と
の接続線と上記ＡＧＣ回路への制御信号の入力端子１６
との間にはインダクタンスＬ11が接続されている。ま
た、上記ダイオードＤ12とＤ13との接続線とグランドと
の間にはキャパシタＣ13が接続されている。また、上記
ダイオードＤ11と上記キャパシタＣ14との接続線とグラ
ンドとの間には抵抗Ｒ28が接続されている。
【００７１】チューナ部の可変利得増幅回路５２はフォ
ワードＡＧＣタイプであって、端子１２に入力される制
御電圧ｗを上げると減衰量が増える。図７に補正回路５
６でＡＧＣ電圧ｘを補正しなかったときの(電流バッフ
ァ用トランジスタＱ2を含む)可変利得増幅回路５２のＡ
ＧＣ特性を示す。
ワードＡＧＣタイプであって、端子１２に入力される制
御電圧ｗを上げると減衰量が増える。図７に補正回路５
６でＡＧＣ電圧ｘを補正しなかったときの(電流バッフ
ァ用トランジスタＱ2を含む)可変利得増幅回路５２のＡ
ＧＣ特性を示す。
【００７２】この第２形態についても、上記第１形態と
同様に、図７に示した未補正のＡＧＣ特性を表す曲線
を、図８に示す２本の直線Ｌ３と直線Ｌ４でもって近似
する。この場合、上記第１例の式(９)と(１０)に相当す
る最適化された補正式(１１)と(１２)を得る。補正式
(１１)はＡＧＣ電圧ｘが低い領域の傾きが小さい直線Ｌ
３を補正するもので、傾きが大きい。一方、補正式(１
２)はＡＧＣ電圧ｘが高い領域の傾きが大きな直線Ｌ４
を補正するもので、傾きが小さい。
同様に、図７に示した未補正のＡＧＣ特性を表す曲線
を、図８に示す２本の直線Ｌ３と直線Ｌ４でもって近似
する。この場合、上記第１例の式(９)と(１０)に相当す
る最適化された補正式(１１)と(１２)を得る。補正式
(１１)はＡＧＣ電圧ｘが低い領域の傾きが小さい直線Ｌ
３を補正するもので、傾きが大きい。一方、補正式(１
２)はＡＧＣ電圧ｘが高い領域の傾きが大きな直線Ｌ４
を補正するもので、傾きが小さい。
【００７３】 ｗ＝ｐ1ｘ＋ｑ１ ［ＶAGC-L＜ｘ＜ＶAGC-M］ ………(１１) ｗ＝ｐ2ｘ＋ｑ2 ［ＶAGC-M＜ｘ＜ＶAGC-H］ ………(１２) ここで、｜p1｜＞｜p2｜ この補正式(１１)と(１２)が表している補正特性を図９
に示す。
に示す。
【００７４】いま、図１０に示した回路において、制御
電圧発生回路７が出力端子１３に印加した電圧ｖ1つま
り未補正のＡＧＣ電圧ｘを最小値にして、チューナ可変
利得増幅回路５２における減衰量を最小値にする場合、
演算増幅器ｉc３の出力電圧ｖ10はｉc３における最大飽
和出力レベルとなる。したがって、ダイオードＤ５はオ
フする。次に、上記電圧ｖ1(未補正のＡＧＣ電圧ｘ)が
上がっていくと演算増幅器ｉc３は動作領域に入る。こ
のとき、上記ダイオードＤ５がオフしている動作領域で
は、演算増幅器ｉc３の出力電圧ｖ10は傾き｜p1｜＝
（Ｒ18／Ｒ17）でもって低下して行く。この特性は図９
の傾斜が急な直線部分に相当する。
電圧発生回路７が出力端子１３に印加した電圧ｖ1つま
り未補正のＡＧＣ電圧ｘを最小値にして、チューナ可変
利得増幅回路５２における減衰量を最小値にする場合、
演算増幅器ｉc３の出力電圧ｖ10はｉc３における最大飽
和出力レベルとなる。したがって、ダイオードＤ５はオ
フする。次に、上記電圧ｖ1(未補正のＡＧＣ電圧ｘ)が
上がっていくと演算増幅器ｉc３は動作領域に入る。こ
のとき、上記ダイオードＤ５がオフしている動作領域で
は、演算増幅器ｉc３の出力電圧ｖ10は傾き｜p1｜＝
（Ｒ18／Ｒ17）でもって低下して行く。この特性は図９
の傾斜が急な直線部分に相当する。
【００７５】次に、さらに電圧ｖ1が上昇して、それに
つれて電圧ｖ10が低下して行くと、ダイオードＤ5はオ
ンする。すると、演算増幅器ｉc３の出力電圧特性の傾
きは減少し、傾き｜p2｜＝（Ｒ18//Ｒ19）／Ｒ17とな
る。この特性は図９の傾斜が緩い直線部分に相当する。
なお、(Ｒ18//Ｒ19)は抵抗Ｒ18と抵抗Ｒ19とを並列接続
したときの抵抗値を表している。
つれて電圧ｖ10が低下して行くと、ダイオードＤ5はオ
ンする。すると、演算増幅器ｉc３の出力電圧特性の傾
きは減少し、傾き｜p2｜＝（Ｒ18//Ｒ19）／Ｒ17とな
る。この特性は図９の傾斜が緩い直線部分に相当する。
なお、(Ｒ18//Ｒ19)は抵抗Ｒ18と抵抗Ｒ19とを並列接続
したときの抵抗値を表している。
【００７６】このように、この第２形態のリニア補正回
路５６は、図７に示した湾曲した未補正のＡＧＣ特性曲
線を図８に示した２区間の直線で近似した折れ曲がりＡ
ＧＣ特性を、図９に示した逆折れ曲がり補正特性でもっ
て補正して、リニアなＡＧＣ特性にすることができる。
路５６は、図７に示した湾曲した未補正のＡＧＣ特性曲
線を図８に示した２区間の直線で近似した折れ曲がりＡ
ＧＣ特性を、図９に示した逆折れ曲がり補正特性でもっ
て補正して、リニアなＡＧＣ特性にすることができる。
【００７７】したがって、この第２形態のＡＣＣ装置に
よれば、可変利得増幅回路５２に十分なインピーダンス
整合特性を持たせた上で、リニアなＡＧＣ特性を低コス
トでもって実現することができる。
よれば、可変利得増幅回路５２に十分なインピーダンス
整合特性を持たせた上で、リニアなＡＧＣ特性を低コス
トでもって実現することができる。
【００７８】尚、この第２形態のＡＧＣ装置のリニア補
正回路５６においても、図１０に示したダイオードＤ5
と抵抗Ｒ19とＲ20が構成する１段目のダイオード‐抵抗
回路と同じ構造で構成素子の特性値を変更した別のダイ
オード‐抵抗回路を、上記１段目のダイオード‐抵抗回
路に並列にｎ段接続することによって、３以上のｎ個の
分割区間で曲線を直線で近似することができる。したが
って、この場合には、より直線性の良いＡＧＣ特性を実
現することができる。また、上記リニア補正回路６，５
６を、上記チューナ部１０に一体化した場合には、ＡＧ
Ｃ装置の可変利得増幅回路２とリニア補正回路６,５６
とをチューナ部１０と一体の物として取り扱うことがで
きる。したがって、調整,組み立て等の取り扱い性を向
上できる。また、上記第１，第２形態では、可変利得増
幅増幅回路２，５２をｐｉｎダイオードで構成したがト
ランジスタで構成してもよい。
正回路５６においても、図１０に示したダイオードＤ5
と抵抗Ｒ19とＲ20が構成する１段目のダイオード‐抵抗
回路と同じ構造で構成素子の特性値を変更した別のダイ
オード‐抵抗回路を、上記１段目のダイオード‐抵抗回
路に並列にｎ段接続することによって、３以上のｎ個の
分割区間で曲線を直線で近似することができる。したが
って、この場合には、より直線性の良いＡＧＣ特性を実
現することができる。また、上記リニア補正回路６，５
６を、上記チューナ部１０に一体化した場合には、ＡＧ
Ｃ装置の可変利得増幅回路２とリニア補正回路６,５６
とをチューナ部１０と一体の物として取り扱うことがで
きる。したがって、調整,組み立て等の取り扱い性を向
上できる。また、上記第１，第２形態では、可変利得増
幅増幅回路２，５２をｐｉｎダイオードで構成したがト
ランジスタで構成してもよい。
【００７９】
【発明の効果】以上より明らかなように、請求項１の発
明のＡＧＣ装置は、アナログ制御信号のレベルに応じ
て、アナログ入力信号に対するアナログ出力信号の利得
を調整する可変利得増幅手段と、上記可変利得増幅手段
の上記アナログ出力信号を受けて、デジタル信号を出力
する信号処理手段と、上記信号処理手段から出力された
デジタル信号を受けて、アナログ信号を出力するＤ／Ａ
変換手段と、上記Ｄ／Ａ変換手段から出力されたアナロ
グ信号を受けて、上記アナログ信号に対する上記可変利
得増幅手段の利得の関係が、少なくとも一つの直線で表
されるように、上記アナログ信号を補正した補正信号を
上記制御信号として上記可変利得増幅手段に出力するリ
ニア補正手段とを備えている。
明のＡＧＣ装置は、アナログ制御信号のレベルに応じ
て、アナログ入力信号に対するアナログ出力信号の利得
を調整する可変利得増幅手段と、上記可変利得増幅手段
の上記アナログ出力信号を受けて、デジタル信号を出力
する信号処理手段と、上記信号処理手段から出力された
デジタル信号を受けて、アナログ信号を出力するＤ／Ａ
変換手段と、上記Ｄ／Ａ変換手段から出力されたアナロ
グ信号を受けて、上記アナログ信号に対する上記可変利
得増幅手段の利得の関係が、少なくとも一つの直線で表
されるように、上記アナログ信号を補正した補正信号を
上記制御信号として上記可変利得増幅手段に出力するリ
ニア補正手段とを備えている。
【００８０】従って、請求項１のＡＧＣ装置によれば、
リニア補正手段がＤ／Ａ変換手段から出力されたアナロ
グ信号を補正して作成した補正信号を制御信号とするこ
とによって、可変利得増幅回路のＡＧＣ特性をリニアに
する。従って、可変利得増幅回路の入力端子において十
分なインピーダンス整合が得られるように上記可変利得
増幅回路を構成したときにも、可変利得増幅回路のＡＧ
Ｃ特性をリニアにすることができる。従って、請求項１
のＡＧＣ装置によれば、十分なインピーダンス整合特性
と、リニアなＡＧＣ特性とを両立することができる。
リニア補正手段がＤ／Ａ変換手段から出力されたアナロ
グ信号を補正して作成した補正信号を制御信号とするこ
とによって、可変利得増幅回路のＡＧＣ特性をリニアに
する。従って、可変利得増幅回路の入力端子において十
分なインピーダンス整合が得られるように上記可変利得
増幅回路を構成したときにも、可変利得増幅回路のＡＧ
Ｃ特性をリニアにすることができる。従って、請求項１
のＡＧＣ装置によれば、十分なインピーダンス整合特性
と、リニアなＡＧＣ特性とを両立することができる。
【００８１】また、請求項２の発明のＡＧＣ装置は、請
求項１に記載のＡＧＣ装置において、上記リニア補正手
段は、上記Ｄ／Ａ変換手段から出力された上記アナログ
信号を補正しないで上記可変利得増幅手段に制御信号と
して入力したと仮定した場合において、上記制御信号に
対する上記可変利得増幅手段の利得の関係を表す特性曲
線を、ｘを電圧、ｙは利得として、２つの１次関数ｙ＝
ｆ1(ｘ)＝ｃ1ｘ＋ｄ1,ｙ＝ｆ2(ｘ)＝ｃ2ｘ＋ｄ2で表し
た場合(ただし、ｙ＝ｆ1(ｘ)とｙ＝ｆ2(ｘ)との交点のｘ
座標をｔとしたときに、ｘ≦ｔのときにｙ＝ｆ1(ｘ)を
使用し、ｘ＞ｔのときにｙ＝ｆ2(ｘ)を使用する。)、上
記ｆ1(ｘ),ｆ2(ｘ)の逆関数ｆ1 -1(ｘ)，ｆ2 -1(ｘ)の変
数ｘとして、補正前のアナログ信号ｘの1次関数ａｘ＋
ｂを用いて、式ｗ＝ｆ1 -1(ａｘ＋ｂ)，ｗ＝ｆ2 -1(ａｘ
＋ｂ)の値ｗを上記補正信号とする。
求項１に記載のＡＧＣ装置において、上記リニア補正手
段は、上記Ｄ／Ａ変換手段から出力された上記アナログ
信号を補正しないで上記可変利得増幅手段に制御信号と
して入力したと仮定した場合において、上記制御信号に
対する上記可変利得増幅手段の利得の関係を表す特性曲
線を、ｘを電圧、ｙは利得として、２つの１次関数ｙ＝
ｆ1(ｘ)＝ｃ1ｘ＋ｄ1,ｙ＝ｆ2(ｘ)＝ｃ2ｘ＋ｄ2で表し
た場合(ただし、ｙ＝ｆ1(ｘ)とｙ＝ｆ2(ｘ)との交点のｘ
座標をｔとしたときに、ｘ≦ｔのときにｙ＝ｆ1(ｘ)を
使用し、ｘ＞ｔのときにｙ＝ｆ2(ｘ)を使用する。)、上
記ｆ1(ｘ),ｆ2(ｘ)の逆関数ｆ1 -1(ｘ)，ｆ2 -1(ｘ)の変
数ｘとして、補正前のアナログ信号ｘの1次関数ａｘ＋
ｂを用いて、式ｗ＝ｆ1 -1(ａｘ＋ｂ)，ｗ＝ｆ2 -1(ａｘ
＋ｂ)の値ｗを上記補正信号とする。
【００８２】したがって、この請求項２の発明のＡＧＣ
装置によれば、上記リニア補正手段は、ＡＧＣ電圧ｘを
１次関数ｆの逆関数ｆ-1でもって補正すればよいから、
補正内容が単純になる。したがって、リニア補正回路の
構成を簡単にすることができる。したがって、インピー
ダンス整合とＡＧＣ特性のリニア化の両方を安いコスト
で実現できる。
装置によれば、上記リニア補正手段は、ＡＧＣ電圧ｘを
１次関数ｆの逆関数ｆ-1でもって補正すればよいから、
補正内容が単純になる。したがって、リニア補正回路の
構成を簡単にすることができる。したがって、インピー
ダンス整合とＡＧＣ特性のリニア化の両方を安いコスト
で実現できる。
【００８３】また、請求項３のＡＧＣ装置は、請求項１
に記載のＡＧＣ装置において、上記可変利得増幅回路と
上記リニア補正手段は、チューナ本体部とデジタル復調
部とからなるチューナの上記チューナ本体部に設けられ
ている。
に記載のＡＧＣ装置において、上記可変利得増幅回路と
上記リニア補正手段は、チューナ本体部とデジタル復調
部とからなるチューナの上記チューナ本体部に設けられ
ている。
【００８４】したがって、請求項３のＡＧＣ装置によれ
ば、ＡＧＣ装置の可変利得増幅手段とリニア補正手段と
をチューナ本体部と一体の物として取り扱うことができ
る。したがって、調整,組み立て等の取り扱い性を向上
できる。
ば、ＡＧＣ装置の可変利得増幅手段とリニア補正手段と
をチューナ本体部と一体の物として取り扱うことができ
る。したがって、調整,組み立て等の取り扱い性を向上
できる。
【００８５】また、請求項４のＡＧＣ装置は、請求項１
に記載のＡＧＣ装置において、上記リニア補正手段は、
負帰還がかけられた演算増幅器を備え、この演算増幅器
によってアナログ入力信号が所定のレベル以上のときに
アナログ出力信号が飽和する。
に記載のＡＧＣ装置において、上記リニア補正手段は、
負帰還がかけられた演算増幅器を備え、この演算増幅器
によってアナログ入力信号が所定のレベル以上のときに
アナログ出力信号が飽和する。
【００８６】従って、請求項４の発明によれば、上記リ
ニア補正手段は、上記演算増幅器の飽和特性を利用し
て、可変利得増幅手段のＡＧＣ特性を最大ゲインで飽和
する特性にすることができる。この飽和特性によれば、
所定のＡＧＣ電圧付近でＡＧＣゲインを必ず最大にする
ことができるから、ＡＧＣ特性の設計が容易になる。
ニア補正手段は、上記演算増幅器の飽和特性を利用し
て、可変利得増幅手段のＡＧＣ特性を最大ゲインで飽和
する特性にすることができる。この飽和特性によれば、
所定のＡＧＣ電圧付近でＡＧＣゲインを必ず最大にする
ことができるから、ＡＧＣ特性の設計が容易になる。
【００８７】また、請求項５のＡＧＣ装置は、請求項１
に記載のＡＧＣ装置において、上記信号処理手段は、上
記可変利得増幅手段を通したチューナＩＦ信号を受け
て、Ａ／Ｄ変換するＡ／Ｄコンバータと、上記Ａ／Ｄコ
ンバータからのデジタル信号を受けて、デジタル復調を
行ってデジタル信号を出力するデジタル復調部とからな
る。
に記載のＡＧＣ装置において、上記信号処理手段は、上
記可変利得増幅手段を通したチューナＩＦ信号を受け
て、Ａ／Ｄ変換するＡ／Ｄコンバータと、上記Ａ／Ｄコ
ンバータからのデジタル信号を受けて、デジタル復調を
行ってデジタル信号を出力するデジタル復調部とからな
る。
【００８８】したがって、請求項５の発明によれば、Ａ
／Ｄコンバータから出力されたデジタル信号をデジタル
復調部でデジタル復調できる。そして、このデジタル復
調されたデジタル信号を上記Ｄ／Ａ変換手段でアナログ
信号に変換し、このアナログ信号をリニア補正手段で補
正して、可変利得増幅手段に出力できる。
／Ｄコンバータから出力されたデジタル信号をデジタル
復調部でデジタル復調できる。そして、このデジタル復
調されたデジタル信号を上記Ｄ／Ａ変換手段でアナログ
信号に変換し、このアナログ信号をリニア補正手段で補
正して、可変利得増幅手段に出力できる。
【００８９】また、請求項６のＡＧＣ装置は、請求項１
に記載のＡＧＣ装置において、上記Ｄ／Ａ変換手段は、
上記デジタル信号を受けてアナログ信号を出力するＤ／
Ａコンバータと、上記Ｄ／Ａコンバータからのアナログ
信号に応じた制御電圧信号を上記リニア補正手段に出力
する制御電圧発生回路とからなる。
に記載のＡＧＣ装置において、上記Ｄ／Ａ変換手段は、
上記デジタル信号を受けてアナログ信号を出力するＤ／
Ａコンバータと、上記Ｄ／Ａコンバータからのアナログ
信号に応じた制御電圧信号を上記リニア補正手段に出力
する制御電圧発生回路とからなる。
【００９０】この請求項６の発明によれば、上記Ｄ／Ａ
コンバータからのアナログ信号を制御電圧発生回路で制
御電圧信号に変換して上記リニア補正手段に出力するこ
とができる。したがって、上記リニア補正手段に適した
制御電圧信号を上記リニア補正手段に出力することがで
きる。
コンバータからのアナログ信号を制御電圧発生回路で制
御電圧信号に変換して上記リニア補正手段に出力するこ
とができる。したがって、上記リニア補正手段に適した
制御電圧信号を上記リニア補正手段に出力することがで
きる。
【００９１】また、請求項７のＡＧＣ装置は、請求項１
に記載のＡＧＣ装置において、上記可変利得増幅手段
は、複数のＰｉＮダイオードを備えている。
に記載のＡＧＣ装置において、上記可変利得増幅手段
は、複数のＰｉＮダイオードを備えている。
【００９２】したがって、請求項７の発明によれば、順
方向電流と高周波抵抗値との非線形関係を持つＰｉＮダ
イオードで構成された可変利得増幅器のリニアなＡＧＣ
特性とインピーダンス整合とを両立することができる。
方向電流と高周波抵抗値との非線形関係を持つＰｉＮダ
イオードで構成された可変利得増幅器のリニアなＡＧＣ
特性とインピーダンス整合とを両立することができる。
【００９３】また、請求項８のＡＧＣ装置は、請求項１
に記載のＡＧＣ装置において、上記信号処理手段から出
力されたデジタル信号のレベルを表すデジタル信号をＤ
／Ａ変換手段に出力するレベル検出手段をさらに備えて
いる。
に記載のＡＧＣ装置において、上記信号処理手段から出
力されたデジタル信号のレベルを表すデジタル信号をＤ
／Ａ変換手段に出力するレベル検出手段をさらに備えて
いる。
【００９４】したがって、請求項８の発明によれば、上
記信号処理手段から出力されたデジタル信号のレベルを
検出して、このレベルが所定値になるように、Ｄ／Ａコ
ンバータにデジタルデータを出力することができる。
記信号処理手段から出力されたデジタル信号のレベルを
検出して、このレベルが所定値になるように、Ｄ／Ａコ
ンバータにデジタルデータを出力することができる。
【図１】 本発明のＡＧＣ装置の実施の第１形態を含ん
でいるＣＡＴＶチューナ１０１のブロック図である。
でいるＣＡＴＶチューナ１０１のブロック図である。
【図２】 従来のＡＧＣ装置の湾曲したＡＧＣ特性曲線
を表すＡＧＣ特性図。
を表すＡＧＣ特性図。
【図３】 上記湾曲したＡＧＣ特性曲線を２直線で近似
した様子を表しているＡＧＣ特性図。
した様子を表しているＡＧＣ特性図。
【図４】 図３の特性を補正する補正関数を表す図であ
る。
る。
【図５】 上記第１形態のリニア補正回路と可変利得増
幅回路の回路図である。
幅回路の回路図である。
【図６】 上記第１形態のＡＧＣ装置のリニア化された
ＡＧＣ特性を表すＡＧＣ特性図である。
ＡＧＣ特性を表すＡＧＣ特性図である。
【図７】 フォワード可変利得増幅回路５２の湾曲した
ＡＧＣ特性を表すＡＧＣ特性図である。
ＡＧＣ特性を表すＡＧＣ特性図である。
【図８】 図７の湾曲したＡＧＣ特性を２直線で近似し
た様子を表しているＡＧＣ特性図。
た様子を表しているＡＧＣ特性図。
【図９】 図３の特性を補正する補正関数を表す図であ
る。
る。
【図１０】 本発明の第２形態のＡＧＣ装置のリニア補
正回路５６と可変利得増幅回路５２の回路図である。
正回路５６と可変利得増幅回路５２の回路図である。
【図１１】 本発明の第１形態のチューナ１０の入力端
子１での電圧定在波比とＡＧＣゲインとの関係特性図で
ある。
子１での電圧定在波比とＡＧＣゲインとの関係特性図で
ある。
【図１２】 本発明の第１形態の変形例のＡＧＣ装置の
リニア補正回路の回路図である。
リニア補正回路の回路図である。
【図１３】 上記変形例において、湾曲したＡＧＣ特性
曲線を３直線で近似した様子を表しているＡＧＣ特性図
である。
曲線を３直線で近似した様子を表しているＡＧＣ特性図
である。
【図１４】 上記変形例において、図１３の特性を補正
する補正関数を表す図である。
する補正関数を表す図である。
【図１５】 従来のＡＧＣ装置を含んでいるＣＡＴＶチ
ューナ１００のブロック図である。
ューナ１００のブロック図である。
【図１６】 従来のＡＧＣ装置の可変利得増幅回路の回
路図である。
路図である。
【図１７】 図１２の可変利得増幅回路の高周波等価回
路図である。
路図である。
【図１８】 ＰiＮダイオードの(順方向電流)対(高周波
抵抗)特性を表す特性図である。
抵抗)特性を表す特性図である。
１…チューナ入力端子、２…可変利得増幅回路、３…Ａ
／Ｄコンバータ、４…デジタル復調回路、５…復調デー
タ出力端子、６…リニア補正回路、７…制御電圧発生回
路、８…Ｄ／Ａコンバータ、９…レベル検出回路、１０
…チューナ部、１１…復調部、１２…制御電圧入力端
子、１３…制御電圧出力端子、１４…可変利得増幅回路
の入力端子、１５…可変利得増幅回路の出力端子、１０
１…チューナ。
／Ｄコンバータ、４…デジタル復調回路、５…復調デー
タ出力端子、６…リニア補正回路、７…制御電圧発生回
路、８…Ｄ／Ａコンバータ、９…レベル検出回路、１０
…チューナ部、１１…復調部、１２…制御電圧入力端
子、１３…制御電圧出力端子、１４…可変利得増幅回路
の入力端子、１５…可変利得増幅回路の出力端子、１０
１…チューナ。
Claims (8)
- 【請求項１】 アナログ制御信号のレベルに応じて、ア
ナログ入力信号に対するアナログ出力信号の利得を調整
する可変利得増幅手段と、 上記可変利得増幅手段の上記アナログ出力信号を受け
て、デジタル信号を出力する信号処理手段と、 上記信号処理手段から出力されたデジタル信号を受け
て、アナログ信号を出力するＤ／Ａ変換手段と、 上記Ｄ／Ａ変換手段から出力されたアナログ信号を受け
て、上記アナログ信号に対する上記可変利得増幅手段の
利得の関係が、少なくとも一つの直線で表されるよう
に、上記アナログ信号を補正した補正信号を上記制御信
号として上記可変利得増幅手段に出力するリニア補正手
段とを備えたことを特徴とするＡＧＣ装置。 - 【請求項２】 請求項１に記載のＡＧＣ装置において、 上記リニア補正手段は、上記Ｄ／Ａ変換手段から出力さ
れた上記アナログ信号を補正しないで上記可変利得増幅
手段に制御信号として入力したと仮定した場合におい
て、上記制御信号に対する上記可変利得増幅手段の利得
の関係を表す特性曲線を、ｘを電圧、ｙは利得として、
２つの１次関数ｙ＝ｆ1(ｘ)＝ｃ1ｘ＋ｄ1,ｙ＝ｆ2(ｘ)
＝ｃ2ｘ＋ｄ2で表した場合(ただし、ｙ＝ｆ1(ｘ)とｙ＝
ｆ2(ｘ)との交点のｘ座標をｔとしたときに、ｘ≦ｔの
ときにｙ＝ｆ1(ｘ)を使用し、ｘ＞ｔのときにｙ＝ｆ
2(ｘ)を使用する。)、上記ｆ1(ｘ),ｆ2(ｘ)の逆関数ｆ1
-1(ｘ)，ｆ2 -1(ｘ)の変数ｘとして、補正前のアナログ
信号ｘの１次関数ａｘ＋ｂを用いて、式ｗ＝ｆ1 -1(ａｘ
＋ｂ)，ｗ＝ｆ2 -1(ａｘ＋ｂ)の値ｗを上記補正信号とす
ることを特徴とするＡＧＣ装置。 - 【請求項３】 請求項１に記載のＡＧＣ装置において、 上記可変利得増幅回路と上記リニア補正手段は、チュー
ナ本体部とデジタル復調部とからなるチューナの上記チ
ューナ本体部に設けられていることを特徴とするＡＧＣ
装置。 - 【請求項４】 請求項１に記載のＡＧＣ装置において、 上記リニア補正手段は、 負帰還がかけられた演算増幅器を備え、この演算増幅器
によってアナログ入力信号が所定のレベル以上のときに
アナログ出力信号が飽和することを特徴とするＡＧＣ装
置。 - 【請求項５】 請求項１に記載のＡＧＣ装置において、 上記信号処理手段は、上記可変利得増幅手段を通したチ
ューナＩＦ信号を受けて、Ａ／Ｄ変換するＡ／Ｄコンバ
ータと、上記Ａ／Ｄコンバータからのデジタル信号を受
けて、デジタル復調を行ってデジタル信号を出力するデ
ジタル復調部とからなることを特徴とするＡＧＣ装置。 - 【請求項６】 請求項１に記載のＡＧＣ装置において、 上記Ｄ／Ａ変換手段は、上記デジタル信号を受けてアナ
ログ信号を出力するＤ／Ａコンバータと、上記Ｄ／Ａコ
ンバータからのアナログ信号に応じた制御電圧信号を上
記リニア補正手段に出力する制御電圧発生回路とからな
ることを特徴とするＡＧＣ装置。 - 【請求項７】 請求項１に記載のＡＧＣ装置において、 上記可変利得増幅手段は、複数のＰｉＮダイオードを備
えていることを特徴とするＡＧＣ装置。 - 【請求項８】 請求項１に記載のＡＧＣ装置において、 上記信号処理手段から出力されたデジタル信号のレベル
を表すデジタル信号をＤ／Ａ変換手段に出力するレベル
検出手段をさらに備えていることを特徴とするＡＧＣ装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24942495A JP3316351B2 (ja) | 1995-09-27 | 1995-09-27 | Ａｇｃ装置 |
| TW084111411A TW365087B (en) | 1995-09-27 | 1995-10-28 | AGC apparatus concurrently satisfying sufficient impedance matching characteristic and linear AGC characteristic |
| US08/550,538 US5737033A (en) | 1995-09-27 | 1995-10-30 | AGC apparatus concurrently satisfying sufficient impedance matching characteristic and linear AGC characteristic |
| DE19542402A DE19542402C2 (de) | 1995-09-27 | 1995-11-14 | AGC-Schaltung |
| KR1019950042163A KR0177051B1 (ko) | 1995-09-27 | 1995-11-15 | 충분한 임피던스 매칭 특성 및 선형 agc 특성을 동시에 만족시키는 agc 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24942495A JP3316351B2 (ja) | 1995-09-27 | 1995-09-27 | Ａｇｃ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0993059A true JPH0993059A (ja) | 1997-04-04 |
| JP3316351B2 JP3316351B2 (ja) | 2002-08-19 |
Family
ID=17192775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24942495A Expired - Fee Related JP3316351B2 (ja) | 1995-09-27 | 1995-09-27 | Ａｇｃ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5737033A (ja) |
| JP (1) | JP3316351B2 (ja) |
| KR (1) | KR0177051B1 (ja) |
| DE (1) | DE19542402C2 (ja) |
| TW (1) | TW365087B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003096328A1 (fr) * | 2002-05-07 | 2003-11-20 | Sanyo Electric Co., Ltd. | Dispositif de traitement de signaux d'un dispositif a disque |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3120737B2 (ja) * | 1996-08-23 | 2000-12-25 | 日本電気株式会社 | 自動利得制御回路 |
| US6091942A (en) * | 1996-12-02 | 2000-07-18 | Motorola, Inc. | Self gain aligning circuit and method |
| KR100207713B1 (ko) * | 1997-01-17 | 1999-07-15 | 윤종용 | 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로 |
| US6249552B1 (en) * | 1997-09-29 | 2001-06-19 | Nortel Networks Limited | Audio frequency recovery—DC restorer circuit for cordless phone applications |
| US6522870B1 (en) * | 1997-12-05 | 2003-02-18 | Thomson Licensing S.A. | Automatic gain-controlled VHF/UHF antenna tuning apparatus |
| US6060950A (en) * | 1998-06-05 | 2000-05-09 | Nokia Mobile Phones Limited | Control of a variable gain amplifier with a delta sigma modulator D/A converter |
| JP3314723B2 (ja) * | 1998-06-10 | 2002-08-12 | 日本電気株式会社 | ディジタル自動利得制御用リニアライザ及びこれを用いたディジタル自動利得制御回路 |
| US7035351B1 (en) * | 1998-07-24 | 2006-04-25 | Gct Semiconductor, Inc. | Automatic gain control loop apparatus |
| TW522354B (en) * | 1998-08-31 | 2003-03-01 | Semiconductor Energy Lab | Display device and method of driving the same |
| JP3730419B2 (ja) * | 1998-09-30 | 2006-01-05 | シャープ株式会社 | 映像信号処理装置 |
| US6327465B1 (en) * | 1998-12-02 | 2001-12-04 | Micron Technology, Inc. | Voltage tunable active inductorless filter |
| US6285863B1 (en) * | 1999-11-24 | 2001-09-04 | Lucent Technologies Inc. | System and method for providing automatic gain control with high dynamic range |
| US6567124B1 (en) * | 1999-12-01 | 2003-05-20 | Ball Aerospace & Technologies Corp. | Electronic image processing technique for achieving enhanced image detail |
| US6876339B2 (en) * | 1999-12-27 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| SG92689A1 (en) * | 2000-03-27 | 2002-11-19 | Koninkl Philips Electronics Nv | Automatic gain control |
| KR20010084821A (ko) * | 2000-02-29 | 2001-09-06 | 서평원 | 이동 통신 시스템 기지국의 수신 장치 |
| US6783073B2 (en) * | 2000-04-18 | 2004-08-31 | Renesas Technology Corp. | Image input system |
| US6677823B2 (en) | 2001-02-28 | 2004-01-13 | Andrew Corporation | Gain compensation circuit using a variable offset voltage |
| KR100767547B1 (ko) * | 2001-05-14 | 2007-10-16 | 엘지노텔 주식회사 | 부호분할다중접속용 디지털수신기의 자동이득제어 장치 |
| FR2833429B1 (fr) * | 2001-12-06 | 2004-07-02 | St Microelectronics Sa | Procede de controle du gain d'un syntonisateur de frequences, et syntonisateur correspondant, en particulier pour la reception de signaux de television numerique terrestre |
| US6753716B2 (en) * | 2002-07-23 | 2004-06-22 | Nokia Corporation | Balanced load switch |
| FR2999831B1 (fr) * | 2012-12-18 | 2019-01-25 | Sagemcom Energy & Telecom Sas | Dispositif de demodulation |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2846207A1 (de) * | 1978-10-24 | 1980-05-08 | Licentia Gmbh | Anordnung zur pegelregelung fuer digitale empfaengersysteme |
| FR2520952A1 (fr) | 1982-02-03 | 1983-08-05 | Trt Telecom Radio Electr | Dispositif de controle automatique de gain (cag) a action rapide |
| DE3216707C2 (de) * | 1982-05-05 | 1986-08-14 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Netzwerk mit vorwählbar nichtlinearem Zusammenhang zwischen Eingangs- und Ausgangsgröße |
| US4517526A (en) | 1983-05-25 | 1985-05-14 | Comtech Telecommunications Corp. | Digitally controlled AGC amplifier |
| US4591796A (en) | 1984-03-26 | 1986-05-27 | Transmation, Inc. | Performance predictable linearizing or function modifying circuit |
| GB8521019D0 (en) * | 1985-08-22 | 1986-10-01 | Rank Pullin Controls Ltd | Imaging apparatus |
| JP2553534B2 (ja) * | 1986-12-26 | 1996-11-13 | 松下電器産業株式会社 | テレビジヨン映像信号制御装置 |
| JP2847159B2 (ja) * | 1987-01-29 | 1999-01-13 | マスプロ電工株式会社 | Ｃａｔｖ用増幅器 |
| US4989074A (en) * | 1988-09-27 | 1991-01-29 | Matsushita Electric Industrial Co., Ltd. | Digital automatic gain control apparatus |
| US5089890A (en) * | 1989-02-06 | 1992-02-18 | Canon Kabushiki Kaisha | Gamma correction device |
| FR2665988B1 (fr) * | 1990-08-14 | 1996-11-22 | Cit Alcatel | Procede et dispositif de commande automatique de gain d'un amplificateur a gain variable, et leur application a la commande de gain d'un syntoniseur, notamment pour reseau de videocommunication. |
| JP3173881B2 (ja) * | 1992-08-13 | 2001-06-04 | 富士通株式会社 | 自動利得制御方式 |
-
1995
- 1995-09-27 JP JP24942495A patent/JP3316351B2/ja not_active Expired - Fee Related
- 1995-10-28 TW TW084111411A patent/TW365087B/zh not_active IP Right Cessation
- 1995-10-30 US US08/550,538 patent/US5737033A/en not_active Expired - Lifetime
- 1995-11-14 DE DE19542402A patent/DE19542402C2/de not_active Expired - Fee Related
- 1995-11-15 KR KR1019950042163A patent/KR0177051B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003096328A1 (fr) * | 2002-05-07 | 2003-11-20 | Sanyo Electric Co., Ltd. | Dispositif de traitement de signaux d'un dispositif a disque |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970019506A (ko) | 1997-04-30 |
| US5737033A (en) | 1998-04-07 |
| DE19542402A1 (de) | 1997-04-10 |
| DE19542402C2 (de) | 2003-06-18 |
| TW365087B (en) | 1999-07-21 |
| JP3316351B2 (ja) | 2002-08-19 |
| KR0177051B1 (ko) | 1999-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0993059A (ja) | Ａｇｃ装置 | |
| CN100340059C (zh) | 用于包络反馈放大器线性化的线性自动优化 | |
| US7340235B1 (en) | System for limiting current in an output stage of a power amplifier | |
| JPH1022758A (ja) | 携帯用ｒｆ送信端末装置のための温度補償された広い動作範囲の電力検出回路 | |
| KR19990062583A (ko) | 가변이득증폭기용 소프트-리미팅 제어회로 | |
| US7454179B1 (en) | Radio frequency power detector and decision circuit used with DC supply voltage controlled power amplifiers | |
| US7315152B1 (en) | System for detecting current in an output stage of a power amplifier | |
| EP1509998A2 (en) | Apparatus for detecting the envelope of rf power signals | |
| US6424212B1 (en) | Power amplifiers | |
| JPS61133713A (ja) | Ａｇｃ装置 | |
| US7113035B2 (en) | Electronic circuit | |
| KR100573348B1 (ko) | 신호 처리단 및 무선 주파수 튜너 | |
| JPH08316759A (ja) | 広帯域増幅器 | |
| US8364109B2 (en) | Receiver | |
| JP4691785B2 (ja) | 増幅回路 | |
| JP3214196B2 (ja) | Ａｖ光空間伝送の受光回路 | |
| US4209714A (en) | Logarithmic amplifier | |
| JP3263017B2 (ja) | 検波回路およびそれを用いた送信装置ならびに受信装置 | |
| JP2981953B2 (ja) | 線形送信回路 | |
| CN104113294A (zh) | 压控放大器以及使用压控放大器的方法 | |
| US6169808B1 (en) | Signal compressing circuit | |
| JP3239563B2 (ja) | Ａｖ光空間伝送の受光回路 | |
| JP3107680B2 (ja) | 線形送信回路 | |
| JPH09116435A (ja) | Ａｄ変換回路 | |
| JPS645371Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |