JPH0983947A - マルチメディア対応データ処理システムでビデオ・サイズをリアルタイムに変更するシステム - Google Patents
マルチメディア対応データ処理システムでビデオ・サイズをリアルタイムに変更するシステムInfo
- Publication number
- JPH0983947A JPH0983947A JP8178860A JP17886096A JPH0983947A JP H0983947 A JPH0983947 A JP H0983947A JP 8178860 A JP8178860 A JP 8178860A JP 17886096 A JP17886096 A JP 17886096A JP H0983947 A JPH0983947 A JP H0983947A
- Authority
- JP
- Japan
- Prior art keywords
- video
- signal
- data processing
- processing system
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 62
- 230000006835 compression Effects 0.000 claims abstract description 27
- 238000007906 compression Methods 0.000 claims abstract description 27
- 239000000872 buffer Substances 0.000 claims description 35
- 230000006837 decompression Effects 0.000 claims description 19
- 230000006870 function Effects 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 230000010076 replication Effects 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 238000005070 sampling Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 101000868045 Homo sapiens Uncharacterized protein C1orf87 Proteins 0.000 description 1
- 102100032994 Uncharacterized protein C1orf87 Human genes 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4023—Scaling of whole images or parts thereof, e.g. expanding or contracting based on decimating pixels or lines of pixels; based on inserting pixels or lines of pixels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】 マルチメディアに対応したデータ処理システ
ムでビデオ・サイズをリアルタイムに変更するシステム
を提供すること。 【解決手段】 マルチメディアのコンピュータ・データ
処理システムに用いられるビデオ・アダプタは、マルチ
メディアのコンピュータ・データ処理システム内で圧縮
及び圧縮解除再生時に、ビデオのダウンスケーリングや
アップスケーリング等、ビデオ・サイズをリアルタイム
に変更することができる。普通、データ処理システムは
中央処理装置、入出力バス及びビデオ・アダプタからの
データを送信または格納するシステム・メモリとレベル
2キャッシュを制御するメモリ・コントローラを含む。
ビデオ・アダプタはビデオ・デコーダ、ビデオ・エンコ
ーダ及びフィールド・メモリに接続され、ビデオのアッ
プスケーリングとダウンスケーリングを実行するバス・
イネーブル・ロジックを含む。
ムでビデオ・サイズをリアルタイムに変更するシステム
を提供すること。 【解決手段】 マルチメディアのコンピュータ・データ
処理システムに用いられるビデオ・アダプタは、マルチ
メディアのコンピュータ・データ処理システム内で圧縮
及び圧縮解除再生時に、ビデオのダウンスケーリングや
アップスケーリング等、ビデオ・サイズをリアルタイム
に変更することができる。普通、データ処理システムは
中央処理装置、入出力バス及びビデオ・アダプタからの
データを送信または格納するシステム・メモリとレベル
2キャッシュを制御するメモリ・コントローラを含む。
ビデオ・アダプタはビデオ・デコーダ、ビデオ・エンコ
ーダ及びフィールド・メモリに接続され、ビデオのアッ
プスケーリングとダウンスケーリングを実行するバス・
イネーブル・ロジックを含む。
Description
【0001】
【発明の属する技術分野】本発明は、一般的にはビデオ
信号処理に関し、特にビデオとグラフィックスの情報の
デジタル信号を提供するデータ処理システム、中でもマ
ルチメディアに対応したデータ処理システムに表示でき
これに格納されるビデオやグラフィックスの情報のリア
ルタイム・スケーリングに関する。
信号処理に関し、特にビデオとグラフィックスの情報の
デジタル信号を提供するデータ処理システム、中でもマ
ルチメディアに対応したデータ処理システムに表示でき
これに格納されるビデオやグラフィックスの情報のリア
ルタイム・スケーリングに関する。
【0002】
【従来の技術】ビデオ信号処理技術では、普通はバスの
制御権を持つ中央処理装置が1つあり、取り付けられた
他の構成要素は全てバスによって中央処理装置に接続さ
れる。その結果、アプリケーションを実行すると共にグ
ラフィックス・サブシステムを制御する処理装置は1つ
だけなので、可能なトランザクションはかなり制限され
る。これがうまく機能するのは低解像度のグラフィック
ス・アプリケーションだけである。グラフィックス制御
チップである程度のアクセラレーションを可能にするア
ドオン・カードがある。このような改良により帯域幅が
節約され、ハイレベルのコマンドをいくつかグラフィッ
クス・サブシステムにオフロードすることができる。例
えば中央処理装置はコマンドを送って線を描く、或いは
四角形を描き、グラフィックス・サブシステムに座標を
送るだけでもよい。これによりピクセル毎に情報を送る
のに比べてプロセスが加速される。このアプローチは低
解像度グラフィックスでは申し分ない。しかし、より解
像度の高いアプリケーションの場合は中央処理装置の負
担が大きくなることがある。従って、グラフィックスの
解像度が高くなると、何らかのグラフィックス動作を加
速するためにアクセラレーションを加えることは可能だ
ったが、結局はコンピュータ・システムで代表的なバス
の実バス帯域幅を維持できない、或いはグラフィック画
像の極めて高い更新レートを維持できないところにまで
達している。この点はビデオが加わると更に複雑にな
る。ビデオは毎秒30フレームで更新しなければなら
ず、グラフィックス・サブシステムに、あるバスで毎秒
5メガバイト乃至9メガバイトの維持帯域幅を要するこ
とがあるからである。
制御権を持つ中央処理装置が1つあり、取り付けられた
他の構成要素は全てバスによって中央処理装置に接続さ
れる。その結果、アプリケーションを実行すると共にグ
ラフィックス・サブシステムを制御する処理装置は1つ
だけなので、可能なトランザクションはかなり制限され
る。これがうまく機能するのは低解像度のグラフィック
ス・アプリケーションだけである。グラフィックス制御
チップである程度のアクセラレーションを可能にするア
ドオン・カードがある。このような改良により帯域幅が
節約され、ハイレベルのコマンドをいくつかグラフィッ
クス・サブシステムにオフロードすることができる。例
えば中央処理装置はコマンドを送って線を描く、或いは
四角形を描き、グラフィックス・サブシステムに座標を
送るだけでもよい。これによりピクセル毎に情報を送る
のに比べてプロセスが加速される。このアプローチは低
解像度グラフィックスでは申し分ない。しかし、より解
像度の高いアプリケーションの場合は中央処理装置の負
担が大きくなることがある。従って、グラフィックスの
解像度が高くなると、何らかのグラフィックス動作を加
速するためにアクセラレーションを加えることは可能だ
ったが、結局はコンピュータ・システムで代表的なバス
の実バス帯域幅を維持できない、或いはグラフィック画
像の極めて高い更新レートを維持できないところにまで
達している。この点はビデオが加わると更に複雑にな
る。ビデオは毎秒30フレームで更新しなければなら
ず、グラフィックス・サブシステムに、あるバスで毎秒
5メガバイト乃至9メガバイトの維持帯域幅を要するこ
とがあるからである。
【0003】ビデオとグラフィックスを統合したシステ
ムを得るという目標を達成するには、ビデオ・サブシス
テムとグラフィックス・サブシステムではしばしばぶつ
かる要件のバランスをとるシステム・マーケット・テキ
スチャが必要である。例えばグラフィック画像では水平
解像度と垂直解像度を高めるのは有益だが、デジタル・
ビデオ・サブシステムで水平、垂直解像度を高めるのは
かなり高コストになり、画質はそれとわかるほど変化し
ないことがある。同様にグラフィックス・サブシステム
では、ピクセル深さ、同時に使用可能な色数は重要であ
るがビデオ・システムではそうではない。ビデオ・シス
テムには16ビット準純色ピクセルが適しているが、グ
ラフィック・システムでは24ビット・ピクセルを使用
するのが効果的と考えられる。
ムを得るという目標を達成するには、ビデオ・サブシス
テムとグラフィックス・サブシステムではしばしばぶつ
かる要件のバランスをとるシステム・マーケット・テキ
スチャが必要である。例えばグラフィック画像では水平
解像度と垂直解像度を高めるのは有益だが、デジタル・
ビデオ・サブシステムで水平、垂直解像度を高めるのは
かなり高コストになり、画質はそれとわかるほど変化し
ないことがある。同様にグラフィックス・サブシステム
では、ピクセル深さ、同時に使用可能な色数は重要であ
るがビデオ・システムではそうではない。ビデオ・シス
テムには16ビット準純色ピクセルが適しているが、グ
ラフィック・システムでは24ビット・ピクセルを使用
するのが効果的と考えられる。
【0004】また、リアルタイム・ビデオを実現するに
は普通、特にマルチメディア・アプリケーションではビ
デオ・サイズを変更する必要がある。リアルタイム・ビ
デオでは帯域幅を圧縮し、普通はビデオの格納や転送に
用いられる各種ビデオ圧縮アルゴリズムに対応するため
にビデオのダウンスケーリングを要する。またビデオの
圧縮解除(解凍)では視認性を良くするには、表示中に
ビデオのアップスケーリング(拡大)またはズーミング
を要する。ピクセル・ドロップによるデシメーション
(decimation)はビデオ・ダウンスケーリング(縮小)
の1方法であり、ピクセル複製による補間はアップスケ
ーリングを行う1方法である。
は普通、特にマルチメディア・アプリケーションではビ
デオ・サイズを変更する必要がある。リアルタイム・ビ
デオでは帯域幅を圧縮し、普通はビデオの格納や転送に
用いられる各種ビデオ圧縮アルゴリズムに対応するため
にビデオのダウンスケーリングを要する。またビデオの
圧縮解除(解凍)では視認性を良くするには、表示中に
ビデオのアップスケーリング(拡大)またはズーミング
を要する。ピクセル・ドロップによるデシメーション
(decimation)はビデオ・ダウンスケーリング(縮小)
の1方法であり、ピクセル複製による補間はアップスケ
ーリングを行う1方法である。
【0005】代表的なビデオ・キャプチャ/再生アダプ
タは、NTSC(national television system committ
ee)/PAL(phase alternation line)のアナログ・
ビデオ信号をそのデジタル成分Y、U、Vに変換、デコ
ードするビデオ・デコーダで構成される。信号がそのデ
ジタル成分に変換された後、入力/出力バスはリアルタ
イム・ビデオのデータ・レートに対応できないのでダウ
ンスケーリングが行われる。次に、ビデオCODEC
(圧縮/圧縮解除)ステージで、損失のある圧縮アルゴ
リズムにより入力データの帯域幅が圧縮され、バッファ
に格納される。圧縮が行われた後、バス・インタフェー
ス・デバイスが圧縮済みデータを格納するためシステム
・メモリに送るか、転送するためLAN(ローカル・エ
リア・ネットワーク)アダプタに送る。次にビデオ・デ
ータはシステム・メモリからYUVバスを通してグラフ
ィック・アダプタかまたはビデオ・エンコーダに送られ
てモニタされる。圧縮されたビデオ・データの再生中、
データはバス・インタフェース・デバイスによってシス
テム・メモリからバッファに読出される。これは次にビ
デオCODECによってフィールド・メモリに圧縮解除
される。圧縮解除されたYUVバスのデータはディスプ
レイまたはNTSCモニタに表示できる。データはダウ
ンスケーリングされ圧縮されたので、YUVバスでアッ
プスケーリングしなければならない。圧縮解除された画
像は最大サイズの1/4または1/8であり、表示する
にはアップスケーリングまたはズーミングを行う必要が
あるからである。
タは、NTSC(national television system committ
ee)/PAL(phase alternation line)のアナログ・
ビデオ信号をそのデジタル成分Y、U、Vに変換、デコ
ードするビデオ・デコーダで構成される。信号がそのデ
ジタル成分に変換された後、入力/出力バスはリアルタ
イム・ビデオのデータ・レートに対応できないのでダウ
ンスケーリングが行われる。次に、ビデオCODEC
(圧縮/圧縮解除)ステージで、損失のある圧縮アルゴ
リズムにより入力データの帯域幅が圧縮され、バッファ
に格納される。圧縮が行われた後、バス・インタフェー
ス・デバイスが圧縮済みデータを格納するためシステム
・メモリに送るか、転送するためLAN(ローカル・エ
リア・ネットワーク)アダプタに送る。次にビデオ・デ
ータはシステム・メモリからYUVバスを通してグラフ
ィック・アダプタかまたはビデオ・エンコーダに送られ
てモニタされる。圧縮されたビデオ・データの再生中、
データはバス・インタフェース・デバイスによってシス
テム・メモリからバッファに読出される。これは次にビ
デオCODECによってフィールド・メモリに圧縮解除
される。圧縮解除されたYUVバスのデータはディスプ
レイまたはNTSCモニタに表示できる。データはダウ
ンスケーリングされ圧縮されたので、YUVバスでアッ
プスケーリングしなければならない。圧縮解除された画
像は最大サイズの1/4または1/8であり、表示する
にはアップスケーリングまたはズーミングを行う必要が
あるからである。
【0006】最大サイズの画像フレームは、NTSC信
号では640×480の方形ピクセル解像度、PALま
たはSECAM(sequential colour avec memoireすな
わちsequential color with memory)信号では768×
576に対応する。マルチメディア・システムの多く
は、入力ビデオ・データの帯域幅を圧縮するためのビデ
オCODECとして静止画の圧縮に関するISO(国際
標準化機構)の規格であるJPEGフォーマットを使用
する。JPEGエンジンはまた、圧縮されたビデオ・デ
ータの再生中に圧縮解除のために用いられる。このアダ
プタは多くのマルチメディア・アダプタでサポートされ
る。具体的にはIBMのUMS/6000(Ultimedia
Services/6000)というアダプタでサポートされる。J
PEGでフルサイズ画像を圧縮すれば良好な画質が維持
されるがデジタル画像処理のデータ・レートが大きくな
る。例えば、従来のI/OバスまたはLAN上ではフル
タイムのデータ・レートを処理するのは難しい。従って
データ・レートをソース側で下げる必要がある。最大解
像度の方形ピクセル・ビデオ画像をCIF(common int
ermediate format)サイズ(NTSCで320×24
0、PALまたはSECAMで384×288)に変更
し、偶数フィールドか奇数フィールドだけを圧縮すれば
データ・レートは毎秒150Kバイトに下がる。またU
MS/6000はCIFサイズ画像をシームレスに処理
し、MPEG、P×64等のビデオ圧縮規格ではCIF
サイズの入力が必要である。圧縮解除されたCIFサイ
ズ画像は、再生中、視認性を高めるために最大画面の解
像度までアップスケーリングできる。
号では640×480の方形ピクセル解像度、PALま
たはSECAM(sequential colour avec memoireすな
わちsequential color with memory)信号では768×
576に対応する。マルチメディア・システムの多く
は、入力ビデオ・データの帯域幅を圧縮するためのビデ
オCODECとして静止画の圧縮に関するISO(国際
標準化機構)の規格であるJPEGフォーマットを使用
する。JPEGエンジンはまた、圧縮されたビデオ・デ
ータの再生中に圧縮解除のために用いられる。このアダ
プタは多くのマルチメディア・アダプタでサポートされ
る。具体的にはIBMのUMS/6000(Ultimedia
Services/6000)というアダプタでサポートされる。J
PEGでフルサイズ画像を圧縮すれば良好な画質が維持
されるがデジタル画像処理のデータ・レートが大きくな
る。例えば、従来のI/OバスまたはLAN上ではフル
タイムのデータ・レートを処理するのは難しい。従って
データ・レートをソース側で下げる必要がある。最大解
像度の方形ピクセル・ビデオ画像をCIF(common int
ermediate format)サイズ(NTSCで320×24
0、PALまたはSECAMで384×288)に変更
し、偶数フィールドか奇数フィールドだけを圧縮すれば
データ・レートは毎秒150Kバイトに下がる。またU
MS/6000はCIFサイズ画像をシームレスに処理
し、MPEG、P×64等のビデオ圧縮規格ではCIF
サイズの入力が必要である。圧縮解除されたCIFサイ
ズ画像は、再生中、視認性を高めるために最大画面の解
像度までアップスケーリングできる。
【0007】先に述べたマルチメディア・プラットフォ
ーム内でアップスケーリングとダウンスケーリングの機
能を提供するため、通常はスケーラ・チップがビデオ・
デコード回路の後に追加される。普通、スケーラ・チッ
プは高コストであり、連続スケーリングを意味するフレ
キシビリティ及びその機能によっては更に高価になる。
残念ながらフルサイズのビデオ画像処理を行うデータ処
理システムは高価であるが、これは1つには別にスケー
ラ・チップのコストがかかるからである。
ーム内でアップスケーリングとダウンスケーリングの機
能を提供するため、通常はスケーラ・チップがビデオ・
デコード回路の後に追加される。普通、スケーラ・チッ
プは高コストであり、連続スケーリングを意味するフレ
キシビリティ及びその機能によっては更に高価になる。
残念ながらフルサイズのビデオ画像処理を行うデータ処
理システムは高価であるが、これは1つには別にスケー
ラ・チップのコストがかかるからである。
【0008】従って、データ処理システムのビデオ画像
処理ユニットに、スケーリング・チップ、バッファ、そ
の他スケーリング・チップを追加するために必要な関連
インタフェース・ロジック等の回路を追加する必要な
く、圧縮と圧縮解除の再生中にビデオのダウンスケーリ
ングとアップスケーリングを行えるシステムが求められ
る。
処理ユニットに、スケーリング・チップ、バッファ、そ
の他スケーリング・チップを追加するために必要な関連
インタフェース・ロジック等の回路を追加する必要な
く、圧縮と圧縮解除の再生中にビデオのダウンスケーリ
ングとアップスケーリングを行えるシステムが求められ
る。
【0009】
【発明が解決しようとする課題】本発明の目的は、ビデ
オ信号処理を実現することである。
オ信号処理を実現することである。
【0010】本発明の他の目的は、ビデオとグラフィッ
クスの情報のデジタル信号を提供することである。
クスの情報のデジタル信号を提供することである。
【0011】本発明の他の目的は、マルチメディアに対
応したデータ処理システムで表示できこれに格納される
ビデオまたはグラフィックスの情報をリアルタイムでス
ケーリングすることである。
応したデータ処理システムで表示できこれに格納される
ビデオまたはグラフィックスの情報をリアルタイムでス
ケーリングすることである。
【0012】
【課題を解決するための手段】前記の目的はここに述べ
るようにして達成される。本発明に従って、マルチメデ
ィアのコンピュータ・データ処理システムに用いられる
ビデオ・アダプタが開示される。ビデオ・アダプタはマ
ルチメディアのコンピュータ・データ処理システム内で
圧縮時、圧縮解除再生時にリアルタイムでビデオ・サイ
ズを変更することができる。ビデオ・アダプタは個々の
ビデオ信号成分を所定シーケンスで選択的にクロックし
てこのサイズ変更を行う。
るようにして達成される。本発明に従って、マルチメデ
ィアのコンピュータ・データ処理システムに用いられる
ビデオ・アダプタが開示される。ビデオ・アダプタはマ
ルチメディアのコンピュータ・データ処理システム内で
圧縮時、圧縮解除再生時にリアルタイムでビデオ・サイ
ズを変更することができる。ビデオ・アダプタは個々の
ビデオ信号成分を所定シーケンスで選択的にクロックし
てこのサイズ変更を行う。
【0013】普通、データ処理システムは中央処理装
置、入力/出力バス及びビデオ・アダプタからのデータ
を送信または格納するシステム・メモリとレベル2キャ
ッシュを制御するメモリ・コントローラを含む。ビデオ
・アダプタは更にビデオ信号入力とこれに接続されたび
デコーダを含み、アナログ・ビデオ信号をデジタル信号
に変換しデコードする。デジタル信号はデジタル成分の
Y、U、Vを含む。またビデオ・アダプタはビデオ・デ
コーダに接続されたビデオ・エンコーダを含み、Y、
U、Vのデジタル成分をアナログ・ビデオ信号に変換し
エンコードして、マルチメディアのデータ処理システム
を完成させるディスプレイまたはビデオ・モニタに表示
する。ビデオ・アダプタにはフィールド・メモリも用意
され、ビデオ・デコーダに接続される。これにより書込
みと読出しの操作が可能になり、ビデオ・アダプタによ
って実行されるアップスケーリングとダウンスケーリン
グの機能が補助される。
置、入力/出力バス及びビデオ・アダプタからのデータ
を送信または格納するシステム・メモリとレベル2キャ
ッシュを制御するメモリ・コントローラを含む。ビデオ
・アダプタは更にビデオ信号入力とこれに接続されたび
デコーダを含み、アナログ・ビデオ信号をデジタル信号
に変換しデコードする。デジタル信号はデジタル成分の
Y、U、Vを含む。またビデオ・アダプタはビデオ・デ
コーダに接続されたビデオ・エンコーダを含み、Y、
U、Vのデジタル成分をアナログ・ビデオ信号に変換し
エンコードして、マルチメディアのデータ処理システム
を完成させるディスプレイまたはビデオ・モニタに表示
する。ビデオ・アダプタにはフィールド・メモリも用意
され、ビデオ・デコーダに接続される。これにより書込
みと読出しの操作が可能になり、ビデオ・アダプタによ
って実行されるアップスケーリングとダウンスケーリン
グの機能が補助される。
【0014】ビデオ・アダプタはまた、ビデオ・デコー
ダ、ビデオ・エンコーダ及びフィールド・メモリに接続
されたバス・イネーブル・ロジックを含み、これはビデ
オのアップスケーリングとダウンスケーリングを行うビ
デオ・アダプタの要素である。またアップスケーリング
やダウンスケーリングの必要なく最大解像度の画像の圧
縮と圧縮解除を可能にするビデオ・パススルー機能も含
まれる。バス・イネーブル・ロジックは、Uクロック信
号に接続されたクロック・バッファ、クロック・バッフ
ァと並列に接続されデジタル・ビデオ信号のUまたはV
成分を通す第1イネーブル・ゲート、及びデジタル・ビ
デオ信号のY成分に接続された第2イネーブル・ゲート
を含む。第2イネーブル・ゲートはYイネーブル信号に
よって有効になり、バス・イネーブル・ロジックはY成
分が連続した2つのクロック・サイクルでアクティブで
あり、あるサイクル期間には2つのY成分が送られる間
に1つのU成分と1つのV成分が送られるように、U、
V成分が次の連続した2つのクロック・サイクルで交替
するよう動作する。デジタル信号の圧縮と圧縮解除を行
うためビデオ圧縮/圧縮解除要素すなわちCODEC要
素も用意される。
ダ、ビデオ・エンコーダ及びフィールド・メモリに接続
されたバス・イネーブル・ロジックを含み、これはビデ
オのアップスケーリングとダウンスケーリングを行うビ
デオ・アダプタの要素である。またアップスケーリング
やダウンスケーリングの必要なく最大解像度の画像の圧
縮と圧縮解除を可能にするビデオ・パススルー機能も含
まれる。バス・イネーブル・ロジックは、Uクロック信
号に接続されたクロック・バッファ、クロック・バッフ
ァと並列に接続されデジタル・ビデオ信号のUまたはV
成分を通す第1イネーブル・ゲート、及びデジタル・ビ
デオ信号のY成分に接続された第2イネーブル・ゲート
を含む。第2イネーブル・ゲートはYイネーブル信号に
よって有効になり、バス・イネーブル・ロジックはY成
分が連続した2つのクロック・サイクルでアクティブで
あり、あるサイクル期間には2つのY成分が送られる間
に1つのU成分と1つのV成分が送られるように、U、
V成分が次の連続した2つのクロック・サイクルで交替
するよう動作する。デジタル信号の圧縮と圧縮解除を行
うためビデオ圧縮/圧縮解除要素すなわちCODEC要
素も用意される。
【0015】本発明は、ビデオ・ピクセル・フォーマッ
トのアップスケーリングやダウンスケーリング等、デジ
タル・ビデオのサイズ変更をリアルタイムで行う。スケ
ーラは、様々なマルチメディア・アプリケーションで最
大解像度の画像をCIFサイズに縮小するかまたはCI
Fサイズの画像を最大解像度の画像にアップスケーリン
グする。アダプタにもパススルー・モードがあり、最大
解像度の画像をキャプチャ時には圧縮し再生時には圧縮
解除する。ダウンスケーリングは相手側により、ビデオ
の圧縮とキャプチャのためフィールド・メモリに格納す
る前にピクセル・クロックの操作により行われる。アッ
プスケーリングはビデオ・デコーダからのマスタ・タイ
ミング信号と、フィールド・メモリからの同期読出し内
容を使ってピクセルを複製して実行される。これにより
TVモニタやコンピュータ・ディスプレイでムラのない
再生ができる一方、スケーラ・チップやバッファ、或い
はインタフェース・ロジックを追加する必要なくスケー
リングや同期化の機能が簡単に実行される。
トのアップスケーリングやダウンスケーリング等、デジ
タル・ビデオのサイズ変更をリアルタイムで行う。スケ
ーラは、様々なマルチメディア・アプリケーションで最
大解像度の画像をCIFサイズに縮小するかまたはCI
Fサイズの画像を最大解像度の画像にアップスケーリン
グする。アダプタにもパススルー・モードがあり、最大
解像度の画像をキャプチャ時には圧縮し再生時には圧縮
解除する。ダウンスケーリングは相手側により、ビデオ
の圧縮とキャプチャのためフィールド・メモリに格納す
る前にピクセル・クロックの操作により行われる。アッ
プスケーリングはビデオ・デコーダからのマスタ・タイ
ミング信号と、フィールド・メモリからの同期読出し内
容を使ってピクセルを複製して実行される。これにより
TVモニタやコンピュータ・ディスプレイでムラのない
再生ができる一方、スケーラ・チップやバッファ、或い
はインタフェース・ロジックを追加する必要なくスケー
リングや同期化の機能が簡単に実行される。
【0016】
【発明の実施の形態】図1は、ビデオ・キャプチャ(取
込み)/再生システムを持つデータ処理システム10の
ブロック図である。データ処理システム10は更に中央
処理装置(CPU)12を含む。CPU12は更にシス
テム・バスを通してメモリ・コントローラ14に接続さ
れる。メモリ・コントローラ14とCPU12にはまた
レベル2キャッシュ・システム16が接続される。メモ
リ・コントローラ14はキャッシュ16及びシステム・
メモリの機能と動作を制御する。メモリ・コントローラ
はCPUとメモリのシステムをI/Oバス20を通して
他の構成要素に接続する。バス20は例えばPCI、マ
イクロチャネル、ISA、その他、パーソナル・コンピ
ュータやワークステーションの環境に対応したバス・シ
ステムである。
込み)/再生システムを持つデータ処理システム10の
ブロック図である。データ処理システム10は更に中央
処理装置(CPU)12を含む。CPU12は更にシス
テム・バスを通してメモリ・コントローラ14に接続さ
れる。メモリ・コントローラ14とCPU12にはまた
レベル2キャッシュ・システム16が接続される。メモ
リ・コントローラ14はキャッシュ16及びシステム・
メモリの機能と動作を制御する。メモリ・コントローラ
はCPUとメモリのシステムをI/Oバス20を通して
他の構成要素に接続する。バス20は例えばPCI、マ
イクロチャネル、ISA、その他、パーソナル・コンピ
ュータやワークステーションの環境に対応したバス・シ
ステムである。
【0017】ビデオ・キャプチャ/再生システムは、ビ
デオ・アダプタ22、TVカメラ24及びTVモニタ2
6で構成される。画像処理情報はTVカメラ24を通し
て記録され、ビデオ・アダプタ22で処理されて後にT
Vモニタ26に表示される。またビデオ情報はシステム
・メモリ18その他、任意のユーザ入力から得られる。
データ処理システム10はまたI/Oバス20に接続さ
れ更にディスプレイ30に接続されたグラフィック・ア
ダプタ28を含む。I/Oバス20にはまたオーディオ
・アダプタ32、LANアダプタ34及び基本入出力
(I/O)アダプタ36が接続され、アダプタ36は更
にデータ情報を長期的に格納したり、またビデオ・アダ
プタ22によって用いられる情報を一時的に格納したり
できるディスク装置38に接続できる。基本I/Oアダ
プタ36はユーザ入力を与え、データ処理システム10
のユーザに応答を返す。ビデオ・アダプタ22は図2の
ブロック図に詳しく示している。
デオ・アダプタ22、TVカメラ24及びTVモニタ2
6で構成される。画像処理情報はTVカメラ24を通し
て記録され、ビデオ・アダプタ22で処理されて後にT
Vモニタ26に表示される。またビデオ情報はシステム
・メモリ18その他、任意のユーザ入力から得られる。
データ処理システム10はまたI/Oバス20に接続さ
れ更にディスプレイ30に接続されたグラフィック・ア
ダプタ28を含む。I/Oバス20にはまたオーディオ
・アダプタ32、LANアダプタ34及び基本入出力
(I/O)アダプタ36が接続され、アダプタ36は更
にデータ情報を長期的に格納したり、またビデオ・アダ
プタ22によって用いられる情報を一時的に格納したり
できるディスク装置38に接続できる。基本I/Oアダ
プタ36はユーザ入力を与え、データ処理システム10
のユーザに応答を返す。ビデオ・アダプタ22は図2の
ブロック図に詳しく示している。
【0018】図2は、ビデオ・アダプタ22の詳細及び
ビデオ・アダプタ22内の要素間のデータ・フローを示
すブロック図である。ビデオ・キャプチャ/再生アダプ
タ22は更に、ビデオ・デコーダ40を含み、NTSC
/PALアナログ・ビデオ信号をそのデジタル成分Y、
U、Vに変換しデコードし、更にYUVバス44を通し
てビデオ・エンコーダ42に接続される。ビデオ・エン
コーダ42はデジタル成分Y、U、VをNTSC/PA
Lアナログ・ビデオ信号に変換してエンコードし、TV
モニタに表示する。ビデオ・デコーダ40は更にYUV
バス44を通してフィールド・メモリ46に接続され
る。ビデオ・デコーダ40からの同期信号もフィールド
・メモリ書込み/ダウンスケール・ロジック46aまた
はフィールド・メモリ読出し/アップスケール・ロジッ
ク46bを通してフィールド・メモリに送られる。これ
ら同期信号はまた図3乃至図5のタイミング図に示し、
そこで詳しく説明している。
ビデオ・アダプタ22内の要素間のデータ・フローを示
すブロック図である。ビデオ・キャプチャ/再生アダプ
タ22は更に、ビデオ・デコーダ40を含み、NTSC
/PALアナログ・ビデオ信号をそのデジタル成分Y、
U、Vに変換しデコードし、更にYUVバス44を通し
てビデオ・エンコーダ42に接続される。ビデオ・エン
コーダ42はデジタル成分Y、U、VをNTSC/PA
Lアナログ・ビデオ信号に変換してエンコードし、TV
モニタに表示する。ビデオ・デコーダ40は更にYUV
バス44を通してフィールド・メモリ46に接続され
る。ビデオ・デコーダ40からの同期信号もフィールド
・メモリ書込み/ダウンスケール・ロジック46aまた
はフィールド・メモリ読出し/アップスケール・ロジッ
ク46bを通してフィールド・メモリに送られる。これ
ら同期信号はまた図3乃至図5のタイミング図に示し、
そこで詳しく説明している。
【0019】フィールド・メモリ46はビデオCODE
C48に接続する。CODEC48は圧縮または圧縮解
除(解凍)を行うもので、これにより入力データの帯域
幅が損失のあるアルゴリズムによって縮小され、データ
はバッファ50に格納される。バッファ50は更にI/
Oバス・インタフェース・モジュール52に接続され
る。モジュール52は圧縮されたデータをシステム・メ
モリ18またはLANアダプタ34に送って転送する。
YUVバス44上のビデオ・データはまたグラフィック
・アダプタ28に送ってモニタできる。
C48に接続する。CODEC48は圧縮または圧縮解
除(解凍)を行うもので、これにより入力データの帯域
幅が損失のあるアルゴリズムによって縮小され、データ
はバッファ50に格納される。バッファ50は更にI/
Oバス・インタフェース・モジュール52に接続され
る。モジュール52は圧縮されたデータをシステム・メ
モリ18またはLANアダプタ34に送って転送する。
YUVバス44上のビデオ・データはまたグラフィック
・アダプタ28に送ってモニタできる。
【0020】ビデオ・アダプタ22で圧縮解除されたビ
デオ・データの再生中、データはバス・インタフェース
・モジュール52によってシステム・メモリ18からバ
ッファ50に読出される。次にビデオCODEC48に
よってフィールド・メモリ46に圧縮解除される。YU
Vバス44上の圧縮解除されたデータはディスプレイま
たはTVモニタ26で表示できる。圧縮解除された画像
は最大サイズの1/4または1/8に過ぎないので、圧
縮解除済み画像をアップスケーリングまたはズーミング
して表示する手段が用意される。これはYUVバス44
に接続する。
デオ・データの再生中、データはバス・インタフェース
・モジュール52によってシステム・メモリ18からバ
ッファ50に読出される。次にビデオCODEC48に
よってフィールド・メモリ46に圧縮解除される。YU
Vバス44上の圧縮解除されたデータはディスプレイま
たはTVモニタ26で表示できる。圧縮解除された画像
は最大サイズの1/4または1/8に過ぎないので、圧
縮解除済み画像をアップスケーリングまたはズーミング
して表示する手段が用意される。これはYUVバス44
に接続する。
【0021】アップスケーリング(拡大)手段はYUV
バス44に接続されたバス・イネーブル・ロジック54
で実行される。バス・イネーブル・ロジック54はクロ
ック・バッファ56と2つのイネーブル・ゲート58、
60を含む。クロック・バッファ56はU_clkクロ
ック信号62を受取る。Y成分ゲート60はY_en信
号64によって常に有効であり、UまたはVの成分のデ
ータはクロック・バッファ56とゲート58を通して並
列にYUVバス44に接続され、それらのうち1つだけ
が全てのピクセル・クロック信号(PCLK)について
UV_en信号66で有効になる。Y成分ゲート60は
そのデータをフィールド・メモリ44から、8ビット・
バス70を通して受取り、ゲート60の出力は8ビット
・ビデオ出力72によってYUVバス44に戻る。UV
成分データは8ビット・バス68を通してフィールド・
メモリ46から受信され、クロック・バッファ56とゲ
ート58の出力は8ビット・ビデオ出力74によってY
UVバス44に戻る。
バス44に接続されたバス・イネーブル・ロジック54
で実行される。バス・イネーブル・ロジック54はクロ
ック・バッファ56と2つのイネーブル・ゲート58、
60を含む。クロック・バッファ56はU_clkクロ
ック信号62を受取る。Y成分ゲート60はY_en信
号64によって常に有効であり、UまたはVの成分のデ
ータはクロック・バッファ56とゲート58を通して並
列にYUVバス44に接続され、それらのうち1つだけ
が全てのピクセル・クロック信号(PCLK)について
UV_en信号66で有効になる。Y成分ゲート60は
そのデータをフィールド・メモリ44から、8ビット・
バス70を通して受取り、ゲート60の出力は8ビット
・ビデオ出力72によってYUVバス44に戻る。UV
成分データは8ビット・バス68を通してフィールド・
メモリ46から受信され、クロック・バッファ56とゲ
ート58の出力は8ビット・ビデオ出力74によってY
UVバス44に戻る。
【0022】ビデオ・アダプタ22は、この実施例で
は、サイズ縮小せずにデジタル・ビデオ・データをフィ
ールド・メモリ46に置き、アップスケーリングなしに
フィールド・メモリ46からデータを読出すパススルー
・モードも提供する。このモードでは最大解像度の画像
の圧縮と圧縮解除が可能である。サイズ変更ロジックの
実動作については以下で詳しく述べる。ビデオ・アダプ
タ22が提供するのは、別のスケーリング・チップ、別
のバッファ或いは関連インタフェース・ロジックを必要
とせずに、時間的にインタリーブされたデジタル・ビデ
オ成分のYUVデータのピクセル・クロック操作で、す
ぐにサイズ変更を行う機能である。これによりデータ処
理システムは圧縮時には最大サイズのビデオをCIFサ
イズにダウンスケーリングし、再生時にはCIFサイズ
から最大サイズにビデオをアップスケーリングすること
ができる。
は、サイズ縮小せずにデジタル・ビデオ・データをフィ
ールド・メモリ46に置き、アップスケーリングなしに
フィールド・メモリ46からデータを読出すパススルー
・モードも提供する。このモードでは最大解像度の画像
の圧縮と圧縮解除が可能である。サイズ変更ロジックの
実動作については以下で詳しく述べる。ビデオ・アダプ
タ22が提供するのは、別のスケーリング・チップ、別
のバッファ或いは関連インタフェース・ロジックを必要
とせずに、時間的にインタリーブされたデジタル・ビデ
オ成分のYUVデータのピクセル・クロック操作で、す
ぐにサイズ変更を行う機能である。これによりデータ処
理システムは圧縮時には最大サイズのビデオをCIFサ
イズにダウンスケーリングし、再生時にはCIFサイズ
から最大サイズにビデオをアップスケーリングすること
ができる。
【0023】ビデオ・デコーダ40の出力はYUVが
4:2:2のピクセル・フォーマットである。ビデオ・
デコーダ40はまたバッファ50と3状態可能なゲート
58、60に時間的にインタリーブされたU、V成分に
関連したタイミング信号を出力する。8ビットのYデー
タと8ビットのUまたはVデータがピクセル・クロック
(PCLK)毎に出力される。従って、あるラインの1
6ビット出力シーケンスは、図3のクロック・タイミン
グ図に示したように、Y0 U0、Y1 V0、Y2
U1、Y3 V1、...等となる。図3はビデオ・デ
コーダ出力データのタイミング機能を示すクロック図で
ある。図2で倍ピクセル・クロック周波数はPCLK2
X、ピクセル・データ修飾信号はCREFである。
4:2:2のピクセル・フォーマットである。ビデオ・
デコーダ40はまたバッファ50と3状態可能なゲート
58、60に時間的にインタリーブされたU、V成分に
関連したタイミング信号を出力する。8ビットのYデー
タと8ビットのUまたはVデータがピクセル・クロック
(PCLK)毎に出力される。従って、あるラインの1
6ビット出力シーケンスは、図3のクロック・タイミン
グ図に示したように、Y0 U0、Y1 V0、Y2
U1、Y3 V1、...等となる。図3はビデオ・デ
コーダ出力データのタイミング機能を示すクロック図で
ある。図2で倍ピクセル・クロック周波数はPCLK2
X、ピクセル・データ修飾信号はCREFである。
【0024】図4は、ダウンスケーリング(縮小)のた
めのビデオ・データのサンプリングを示すタイミング図
である。ダウンスケーリングについて説明する前に、1
6ビット・ピクセル・ストリームについて簡単に触れて
おく。あるラインの16ビット・ピクセル・ストリーム
はY0 U0、Y1 V0、Y2 U1、Y3 V1、
Y4 U2、Y5 V2...となる。ここで重要なの
は、U、V成分の個数が、ライン当たりYUVが4:
2:2のフォーマットで出力されるY成分の半分である
ことである。フルサイズのNTSC画像は方形ピクセル
解像度がライン当たり640ピクセル、フレーム当たり
480ラインである。TVソースはインタレースされる
ので2つの解像度フィールド、640ピクセル/ライン
X240ライン/フィールドそれぞれが生成される。C
IFサイズの画像は、垂直解像度またはフィールドとし
てのライン数は同じだが、水平方向の解像度またはピク
セル数は半分しかない。従って、シンプルなデシメーシ
ョンによるダウンスケーリング後のピクセル・シーケン
スは次のようになる。 Y0 U0、Y2 V0、Y4 U2、Y6 V
2、...
めのビデオ・データのサンプリングを示すタイミング図
である。ダウンスケーリングについて説明する前に、1
6ビット・ピクセル・ストリームについて簡単に触れて
おく。あるラインの16ビット・ピクセル・ストリーム
はY0 U0、Y1 V0、Y2 U1、Y3 V1、
Y4 U2、Y5 V2...となる。ここで重要なの
は、U、V成分の個数が、ライン当たりYUVが4:
2:2のフォーマットで出力されるY成分の半分である
ことである。フルサイズのNTSC画像は方形ピクセル
解像度がライン当たり640ピクセル、フレーム当たり
480ラインである。TVソースはインタレースされる
ので2つの解像度フィールド、640ピクセル/ライン
X240ライン/フィールドそれぞれが生成される。C
IFサイズの画像は、垂直解像度またはフィールドとし
てのライン数は同じだが、水平方向の解像度またはピク
セル数は半分しかない。従って、シンプルなデシメーシ
ョンによるダウンスケーリング後のピクセル・シーケン
スは次のようになる。 Y0 U0、Y2 V0、Y4 U2、Y6 V
2、...
【0025】このシーケンスはYデータを半ピクセル・
クロック周波数(PCLKB2)でサンプリングし、U
VデータをPCLKゲートで1/4のピクセル・クロッ
ク周波数(PCLKB4)によってサンプリングするこ
とによって生成できる。ダウンスケーリングされたY、
UVのデータはフィールド・メモリに格納される。PC
LKとゲートPCLKB4(GPCLKB4)でのダウ
ンスケーリングのためのYUVデータ・サンプリングは
図4に示してある。Yサンプリングは各GPCLKB4
クロック・サイクルの正位相で起こり、必要なピクセル
・シーケンスが出力される。
クロック周波数(PCLKB2)でサンプリングし、U
VデータをPCLKゲートで1/4のピクセル・クロッ
ク周波数(PCLKB4)によってサンプリングするこ
とによって生成できる。ダウンスケーリングされたY、
UVのデータはフィールド・メモリに格納される。PC
LKとゲートPCLKB4(GPCLKB4)でのダウ
ンスケーリングのためのYUVデータ・サンプリングは
図4に示してある。Yサンプリングは各GPCLKB4
クロック・サイクルの正位相で起こり、必要なピクセル
・シーケンスが出力される。
【0026】ここで、図5のタイミング図に関連して、
CIFサイズの画像からの最大解像度のビデオ・アップ
サイジングについて説明する。CIFサイズからフルサ
イズの解像度のビデオへのアップスケーリングのプロセ
スは、本発明のダウンスケーリングの部分で行われるよ
うにY、U、V成分についてサンプリング回数をただ変
更する場合よりも複雑である。再生中、あるラインにつ
いてフィールド・メモリ内の圧縮解除済みCIFピクセ
ル・サイズ・シーケンスは次のようになる。 Y0 U0、Y2 V0、Y4 U2、6 V
2、...
CIFサイズの画像からの最大解像度のビデオ・アップ
サイジングについて説明する。CIFサイズからフルサ
イズの解像度のビデオへのアップスケーリングのプロセ
スは、本発明のダウンスケーリングの部分で行われるよ
うにY、U、V成分についてサンプリング回数をただ変
更する場合よりも複雑である。再生中、あるラインにつ
いてフィールド・メモリ内の圧縮解除済みCIFピクセ
ル・サイズ・シーケンスは次のようになる。 Y0 U0、Y2 V0、Y4 U2、6 V
2、...
【0027】簡単なサイズ変更ロジックを通した後のY
UVバス上のアップスケーリングされたフルサイズのビ
デオ・ピクセル・シーケンスは次のようになる。 Y0 U0、Y0 V0、Y2 U0、Y2 V0、Y
4 U2、Y4 V2、Y6 U2、Y6 V
2、...
UVバス上のアップスケーリングされたフルサイズのビ
デオ・ピクセル・シーケンスは次のようになる。 Y0 U0、Y0 V0、Y2 U0、Y2 V0、Y
4 U2、Y4 V2、Y6 U2、Y6 V
2、...
【0028】更にこの出力シーケンスは、デジタル成分
をNTSC/PAL信号にエンコードした後にディスプ
レイにムラのあるアーティファクトが生じないように、
ビデオ・エンコーダのピクセル・タイミングとも同期が
とられる。ムラのあるアーティファクトは異なるフレー
ムから部分的なフィールドが1つのフレーム時間に表示
される時に生じる。同期ロジックには図5に示すよう
に、エンコーダのタイミングに対してフィールド・メモ
リの読出しタイミングが関係する。Y成分ピクセルはY
_FMRE*信号でフィールド・メモリからYフィール
ド・メモリに読出される。ピクセルのU、V成分はUV
_FMRE*信号でUVフィールド・メモリに読出され
る。あるラインの第1読出しパルスはアクティブ・ビデ
オがスタートする前にY0、U0が得られなければなら
ないから、ピクセル・クロックのタイミングでは生成で
きない。従って2つの別々のパルス(図5の破線で囲ん
だ部分)がアクティブ・ビデオの直前に生成され、正規
のFMRE*信号と組み合わせられる。FMRE*信号は
PCLK、PCLKB2及びPCLKB4の各信号から
生成される。
をNTSC/PAL信号にエンコードした後にディスプ
レイにムラのあるアーティファクトが生じないように、
ビデオ・エンコーダのピクセル・タイミングとも同期が
とられる。ムラのあるアーティファクトは異なるフレー
ムから部分的なフィールドが1つのフレーム時間に表示
される時に生じる。同期ロジックには図5に示すよう
に、エンコーダのタイミングに対してフィールド・メモ
リの読出しタイミングが関係する。Y成分ピクセルはY
_FMRE*信号でフィールド・メモリからYフィール
ド・メモリに読出される。ピクセルのU、V成分はUV
_FMRE*信号でUVフィールド・メモリに読出され
る。あるラインの第1読出しパルスはアクティブ・ビデ
オがスタートする前にY0、U0が得られなければなら
ないから、ピクセル・クロックのタイミングでは生成で
きない。従って2つの別々のパルス(図5の破線で囲ん
だ部分)がアクティブ・ビデオの直前に生成され、正規
のFMRE*信号と組み合わせられる。FMRE*信号は
PCLK、PCLKB2及びPCLKB4の各信号から
生成される。
【0029】アップスケーリングはまた、再生のためY
UVバス44で図2のバス・イネーブル・ロジック54
により実行される。先に述べた通り、バス・イネーブル
・ロジック54はクロック・バッファ56と2つのイネ
ーブル・ゲート58、60を含む。Y成分ゲート60は
ライン64で常に有効でUまたはV成分データ・ライン
68は、並列なバッファ56とゲート58を通してバス
44に接続される。バッファ56とゲート58はPCL
K毎に交互に有効になる。信号U0が読出されると、こ
れはバッファ56に格納され、図5のタイミング図に示
すように、バッファを通してバスに対しても有効にな
る。V0が読出されるとバッファ56は無効になり、ゲ
ート58は有効になってV0がバス44に出力される。
UVバス44で図2のバス・イネーブル・ロジック54
により実行される。先に述べた通り、バス・イネーブル
・ロジック54はクロック・バッファ56と2つのイネ
ーブル・ゲート58、60を含む。Y成分ゲート60は
ライン64で常に有効でUまたはV成分データ・ライン
68は、並列なバッファ56とゲート58を通してバス
44に接続される。バッファ56とゲート58はPCL
K毎に交互に有効になる。信号U0が読出されると、こ
れはバッファ56に格納され、図5のタイミング図に示
すように、バッファを通してバスに対しても有効にな
る。V0が読出されるとバッファ56は無効になり、ゲ
ート58は有効になってV0がバス44に出力される。
【0030】次の連続した2つのピクセル・クロック・
サイクルでは、UVフィールド・メモリの読出しロジッ
ク46bから読出しは行われないが、バッファ56は有
効になり、ゲート58は無効になってU0がまた第1サ
イクルに出力される。次にバッファは無効に、ゲートは
有効になる。よってフィールド・メモリ読出しロジック
46bから読出されたV0が再び出力される。このシー
ケンスはライン内で、全てのラインについて繰り返さ
れ、よってフル解像度画像が作られる。
サイクルでは、UVフィールド・メモリの読出しロジッ
ク46bから読出しは行われないが、バッファ56は有
効になり、ゲート58は無効になってU0がまた第1サ
イクルに出力される。次にバッファは無効に、ゲートは
有効になる。よってフィールド・メモリ読出しロジック
46bから読出されたV0が再び出力される。このシー
ケンスはライン内で、全てのラインについて繰り返さ
れ、よってフル解像度画像が作られる。
【0031】サイズ変更ロジックはまた、サイズ縮小せ
ずにデジタル・ビデオ・データをフィールド・メモリに
出力し、アップスケーリングなしにデータをフィールド
・メモリから読出すパススルー・モードを持つ。このモ
ードによりフル解像度画像の圧縮と圧縮解除が可能にな
る。
ずにデジタル・ビデオ・データをフィールド・メモリに
出力し、アップスケーリングなしにデータをフィールド
・メモリから読出すパススルー・モードを持つ。このモ
ードによりフル解像度画像の圧縮と圧縮解除が可能にな
る。
【0032】まとめると、本発明は、ビデオ・ピクセル
・フォーマットのアップスケーリングとダウンスケーリ
ングが実行可能で、デジタル・ビデオ・サイズをリアル
タイムで変更する方法及びシステムを開示している。ス
ケーラは様々なマルチメディア・アプリケーションでフ
ル解像度画像をCIFサイズに縮小するか、またはCI
Fサイズの画像をフル解像度画像にアップスケーリング
する。このようなアプリケーションにはIBMのUltime
diaビデオI/Oアダプタのものがある。またパススル
ー・モードにより、フル解像度画像がキャプチャ時には
圧縮され再生時には圧縮解除される。ダウンスケーリン
グはビデオの圧縮とキャプチャではフィールド・メモリ
に格納する前にピクセル・クロックの操作でデシメーシ
ョンにより行われる。アップスケーリングはピクセルの
複製により、ビデオ・デコーダからのマスタ・タイミン
グ信号と、フィールド・メモリからの同期読出し内容を
用いて行われる。同期再生はTVモニタやコンピュータ
・ディスプレイ上でムラなく行われる。スケーリングと
同期の機能はコストのかかるスケーラ・チップ、別のバ
ッファ機能、或いはインタフェース・ロジック手段を必
要とせず簡単に行われる。
・フォーマットのアップスケーリングとダウンスケーリ
ングが実行可能で、デジタル・ビデオ・サイズをリアル
タイムで変更する方法及びシステムを開示している。ス
ケーラは様々なマルチメディア・アプリケーションでフ
ル解像度画像をCIFサイズに縮小するか、またはCI
Fサイズの画像をフル解像度画像にアップスケーリング
する。このようなアプリケーションにはIBMのUltime
diaビデオI/Oアダプタのものがある。またパススル
ー・モードにより、フル解像度画像がキャプチャ時には
圧縮され再生時には圧縮解除される。ダウンスケーリン
グはビデオの圧縮とキャプチャではフィールド・メモリ
に格納する前にピクセル・クロックの操作でデシメーシ
ョンにより行われる。アップスケーリングはピクセルの
複製により、ビデオ・デコーダからのマスタ・タイミン
グ信号と、フィールド・メモリからの同期読出し内容を
用いて行われる。同期再生はTVモニタやコンピュータ
・ディスプレイ上でムラなく行われる。スケーリングと
同期の機能はコストのかかるスケーラ・チップ、別のバ
ッファ機能、或いはインタフェース・ロジック手段を必
要とせず簡単に行われる。
【0033】ネイティブのビデオ・ピクセル・フォーマ
ットでスケーリングを行えば、現在のデジタル・ビデオ
・システムで普通に用いられている標準RGBピクセル
のスケーリングに比べてデータ量が少なくなる。簡単な
サイズ変更ロジックは全てのグラフィック・アダプタ
で、データをフレーム・バッファから読出される際にア
ップスケーリングするのに使用でき、また、通常はYU
V/RGB色空間変換をサポートする仕様になっている
デジタル/アナログ変換(DAC)チップに統合するこ
とができる。
ットでスケーリングを行えば、現在のデジタル・ビデオ
・システムで普通に用いられている標準RGBピクセル
のスケーリングに比べてデータ量が少なくなる。簡単な
サイズ変更ロジックは全てのグラフィック・アダプタ
で、データをフレーム・バッファから読出される際にア
ップスケーリングするのに使用でき、また、通常はYU
V/RGB色空間変換をサポートする仕様になっている
デジタル/アナログ変換(DAC)チップに統合するこ
とができる。
【0034】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0035】(1)中央処理装置と、前記中央処理装置
に接続された入出力(I/O)バスと、前記入出力バス
に接続され、複数の成分を有するデジタル・ビデオ信号
のビデオ・サイズを、個々の成分を所定シーケンスで選
択的にクロックすることによって変更するビデオ・アダ
プタと、を含む、マルチメディアのコンピュータ・デー
タ処理システム。 (2)前記ビデオ・サイズ変更は、圧縮時または圧縮解
除再生時のビデオのダウンスケーリングとアップスケー
リングを含む、前記(1)記載のコンピュータ・データ
処理システム。 (3)前記ビデオ・アダプタは、ビデオ信号入力と、前
記ビデオ信号入力に接続され、前記ビデオ信号入力から
受信されたアナログ・ビデオ信号を前記デジタル・ビデ
オ信号成分に変換しデコードするビデオ・デコーダと、
を含む、前記(1)記載のコンピュータ・データ処理シ
ステム。 (4)前記ビデオ・デコーダに接続され、デジタル・ビ
デオ信号成分をアナログ・ビデオ信号に変換しエンコー
ドしてビデオ・モニタで表示するビデオ・エンコーダを
含む、前記(3)記載のコンピュータ・データ処理シス
テム。 (5)前記ビデオ・デコーダに接続され、目的の信号に
対して書込みと読出し及びアップスケーリングとダウン
スケーリングの機能を実行するフィールド・メモリを含
む、前記(3)記載のコンピュータ・データ処理システ
ム。 (6)前記ビデオ・デコーダと前記フィールド・メモリ
は、前記ビデオ・デコーダからの同期信号によって同期
がとられる、前記(5)記載のコンピュータ・データ処
理システム。 (7)前記フィールド・メモリに接続され、前記目的信
号に対して圧縮または圧縮解除を行うビデオCODEC
を含む、前記(5)記載のコンピュータ・データ処理シ
ステム。 (8)前記ビデオ・アダプタは、ビデオ・デコーダとビ
デオ・エンコーダに接続され、ビデオのアップスケーリ
ングとダウンスケーリングを実行するバス・イネーブル
・ロジックを含む、前記(1)記載のコンピュータ・デ
ータ処理システム。 (9)前記バス・イネーブル・ロジックは最大解像度の
画像の圧縮と圧縮解除を可能にするビデオ・パススルー
を行う、前記(8)記載のコンピュータ・データ処理シ
ステム。 (10)前記バス・イネーブル・ロジックは、Uクロッ
ク信号に接続されたクロック・バッファと、前記クロッ
ク・バッファに並列接続され、前記デジタル・ビデオ信
号のU成分またはV成分を通す第1イネーブル・ゲート
と、前記デジタル・ビデオ信号のY成分に接続され、Y
イネーブル信号によって有効になる第2イネーブル・ゲ
ートと、を含み、前記Y成分は連続した2つのクロック
・サイクルでアクティブであり、前記U、V成分は次の
連続した2つのクロック・サイクルで交替する、前記
(8)記載のコンピュータ・データ処理システム。 (11)前記複数のデジタル信号成分はY、U及びVの
デジタル成分を含む、前記(1)記載の発明。 (12)マルチメディアのコンピュータ・データ処理シ
ステムに用いられるビデオ・アダプタであって、ビデオ
信号入力と、前記ビデオ信号入力に接続され、前記ビデ
オ信号入力から受信されたアナログ・ビデオ信号をデジ
タル信号に変換しデコードするビデオ・デコーダと、前
記ビデオ・デコーダに接続され、複数の成分を有するデ
ジタル・ビデオ信号のビデオを圧縮時または圧縮解除再
生時に所定シーケンスで個々の成分を選択的にクロック
することによってリアルタイムにアップスケーリングし
ダウンスケーリングするバス・イネーブル・ロジック
と、を含む、ビデオ・アダプタ。 (13)前記デジタル信号はY、U及びVのデジタル成
分を含む、前記(12)記載の発明。 (14)前記ビデオ・デコーダに接続され、デジタル成
分をアナログ・ビデオ信号に変換しエンコードしてビデ
オ・モニタに表示するビデオ・エンコーダを含む、前記
(13)記載の発明。 (15)前記ビデオ・デコーダに接続され、目的の信号
に対して書込みと読出し及びアップスケーリングとダウ
ンスケーリングの機能を実行するフィールド・メモリを
含む、前記(12)記載の発明。 (16)前記ビデオ・デコーダと前記フィールド・メモ
リは、前記ビデオ・デコーダからの同期信号によって同
期がとられる、前記(15)記載の発明。 (17)前記フィールド・メモリに接続され、前記目的
信号に対して圧縮または圧縮解除を行うビデオCODE
Cを含む、前記(15)記載の発明。 (18)前記バス・イネーブル・ロジックは、最大解像
度の画像の圧縮と圧縮解除を可能にするビデオ・パスス
ルーを行う、前記(12)記載の発明。 (19)前記バス・イネーブル・ロジックは、Uクロッ
ク信号に接続されたクロック・バッファと、前記クロッ
ク・バッファに並列接続され、前記デジタル・ビデオ信
号のU成分またはV成分を通す第1イネーブル・ゲート
と、前記デジタル・ビデオ信号のY成分に接続され、Y
イネーブル信号によって有効になる第2イネーブル・ゲ
ートとを含み、前記Y成分は連続した2つのクロック・
サイクルでアクティブであり、前記U、V成分は次の連
続した2つのクロック・サイクルで交替する、前記(1
2)記載の発明。 (20)前記アップスケーリングはピクセル複製によ
り、前記ビデオ・デコーダからのマスタ・タイミング信
号と、前記ビデオ・デコーダと前記バス・イネーブル・
ロジックに接続されたフィールド・メモリからの同期読
出し内容を用いて行われる、前記(12)記載の発明。 (21)前記ダウンスケーリングは、ピクセル・クロッ
ク操作を伴うデシメーションによって実行される、前記
(12)記載の発明。
に接続された入出力(I/O)バスと、前記入出力バス
に接続され、複数の成分を有するデジタル・ビデオ信号
のビデオ・サイズを、個々の成分を所定シーケンスで選
択的にクロックすることによって変更するビデオ・アダ
プタと、を含む、マルチメディアのコンピュータ・デー
タ処理システム。 (2)前記ビデオ・サイズ変更は、圧縮時または圧縮解
除再生時のビデオのダウンスケーリングとアップスケー
リングを含む、前記(1)記載のコンピュータ・データ
処理システム。 (3)前記ビデオ・アダプタは、ビデオ信号入力と、前
記ビデオ信号入力に接続され、前記ビデオ信号入力から
受信されたアナログ・ビデオ信号を前記デジタル・ビデ
オ信号成分に変換しデコードするビデオ・デコーダと、
を含む、前記(1)記載のコンピュータ・データ処理シ
ステム。 (4)前記ビデオ・デコーダに接続され、デジタル・ビ
デオ信号成分をアナログ・ビデオ信号に変換しエンコー
ドしてビデオ・モニタで表示するビデオ・エンコーダを
含む、前記(3)記載のコンピュータ・データ処理シス
テム。 (5)前記ビデオ・デコーダに接続され、目的の信号に
対して書込みと読出し及びアップスケーリングとダウン
スケーリングの機能を実行するフィールド・メモリを含
む、前記(3)記載のコンピュータ・データ処理システ
ム。 (6)前記ビデオ・デコーダと前記フィールド・メモリ
は、前記ビデオ・デコーダからの同期信号によって同期
がとられる、前記(5)記載のコンピュータ・データ処
理システム。 (7)前記フィールド・メモリに接続され、前記目的信
号に対して圧縮または圧縮解除を行うビデオCODEC
を含む、前記(5)記載のコンピュータ・データ処理シ
ステム。 (8)前記ビデオ・アダプタは、ビデオ・デコーダとビ
デオ・エンコーダに接続され、ビデオのアップスケーリ
ングとダウンスケーリングを実行するバス・イネーブル
・ロジックを含む、前記(1)記載のコンピュータ・デ
ータ処理システム。 (9)前記バス・イネーブル・ロジックは最大解像度の
画像の圧縮と圧縮解除を可能にするビデオ・パススルー
を行う、前記(8)記載のコンピュータ・データ処理シ
ステム。 (10)前記バス・イネーブル・ロジックは、Uクロッ
ク信号に接続されたクロック・バッファと、前記クロッ
ク・バッファに並列接続され、前記デジタル・ビデオ信
号のU成分またはV成分を通す第1イネーブル・ゲート
と、前記デジタル・ビデオ信号のY成分に接続され、Y
イネーブル信号によって有効になる第2イネーブル・ゲ
ートと、を含み、前記Y成分は連続した2つのクロック
・サイクルでアクティブであり、前記U、V成分は次の
連続した2つのクロック・サイクルで交替する、前記
(8)記載のコンピュータ・データ処理システム。 (11)前記複数のデジタル信号成分はY、U及びVの
デジタル成分を含む、前記(1)記載の発明。 (12)マルチメディアのコンピュータ・データ処理シ
ステムに用いられるビデオ・アダプタであって、ビデオ
信号入力と、前記ビデオ信号入力に接続され、前記ビデ
オ信号入力から受信されたアナログ・ビデオ信号をデジ
タル信号に変換しデコードするビデオ・デコーダと、前
記ビデオ・デコーダに接続され、複数の成分を有するデ
ジタル・ビデオ信号のビデオを圧縮時または圧縮解除再
生時に所定シーケンスで個々の成分を選択的にクロック
することによってリアルタイムにアップスケーリングし
ダウンスケーリングするバス・イネーブル・ロジック
と、を含む、ビデオ・アダプタ。 (13)前記デジタル信号はY、U及びVのデジタル成
分を含む、前記(12)記載の発明。 (14)前記ビデオ・デコーダに接続され、デジタル成
分をアナログ・ビデオ信号に変換しエンコードしてビデ
オ・モニタに表示するビデオ・エンコーダを含む、前記
(13)記載の発明。 (15)前記ビデオ・デコーダに接続され、目的の信号
に対して書込みと読出し及びアップスケーリングとダウ
ンスケーリングの機能を実行するフィールド・メモリを
含む、前記(12)記載の発明。 (16)前記ビデオ・デコーダと前記フィールド・メモ
リは、前記ビデオ・デコーダからの同期信号によって同
期がとられる、前記(15)記載の発明。 (17)前記フィールド・メモリに接続され、前記目的
信号に対して圧縮または圧縮解除を行うビデオCODE
Cを含む、前記(15)記載の発明。 (18)前記バス・イネーブル・ロジックは、最大解像
度の画像の圧縮と圧縮解除を可能にするビデオ・パスス
ルーを行う、前記(12)記載の発明。 (19)前記バス・イネーブル・ロジックは、Uクロッ
ク信号に接続されたクロック・バッファと、前記クロッ
ク・バッファに並列接続され、前記デジタル・ビデオ信
号のU成分またはV成分を通す第1イネーブル・ゲート
と、前記デジタル・ビデオ信号のY成分に接続され、Y
イネーブル信号によって有効になる第2イネーブル・ゲ
ートとを含み、前記Y成分は連続した2つのクロック・
サイクルでアクティブであり、前記U、V成分は次の連
続した2つのクロック・サイクルで交替する、前記(1
2)記載の発明。 (20)前記アップスケーリングはピクセル複製によ
り、前記ビデオ・デコーダからのマスタ・タイミング信
号と、前記ビデオ・デコーダと前記バス・イネーブル・
ロジックに接続されたフィールド・メモリからの同期読
出し内容を用いて行われる、前記(12)記載の発明。 (21)前記ダウンスケーリングは、ピクセル・クロッ
ク操作を伴うデシメーションによって実行される、前記
(12)記載の発明。
【図1】本発明の好適な実施例に従ったビデオ・キャプ
チャ/再生システムを持つデータ処理システムのブロッ
ク図である。
チャ/再生システムを持つデータ処理システムのブロッ
ク図である。
【図2】ビデオ・アダプタの詳細及びビデオ・アダプタ
内の要素間のデータ・フローを示すブロック図である。
内の要素間のデータ・フローを示すブロック図である。
【図3】ビデオ・デコーダ出力データのタイミング機能
のクロック図である。
のクロック図である。
【図4】ダウンスケーリングのためのビデオ・データの
サンプリングを示すタイミング図である。
サンプリングを示すタイミング図である。
【図5】エンコーダのタイミングに対するフィールド・
メモリの読出しタイミングに関係する同期ロジックの図
である。
メモリの読出しタイミングに関係する同期ロジックの図
である。
10 データ処理システム 12 中央処理装置(CPU) 14 メモリ・コントローラ 16 レベル2キャッシュ・システム 18 システム・メモリ 20 I/Oバス 22 ビデオ・アダプタ 24 TVカメラ 26 TVモニタ 28 グラフィック・アダプタ 30 ディスプレイ 32 オーディオ・アダプタ 34 LANアダプタ 36 基本入出力(I/O)アダプタ 38 ディスク装置 40 ビデオ・デコーダ 42 ビデオ・エンコーダ 44 YUVバス 46 フィールド・メモリ 46a フィールト・メモリ書込み/ダウンスケール・
ロジック 46b フィールト・メモリ読出し/アップスケール・
ロジック 48 ビデオCODEC 50 バッファ 52 I/Oバス・インタフェース・モジュール 54 バス・イネーブル・ロジック 56 クロック・バッファ 58、60 イネーブル・ゲート 62 U_clkクロック信号 64 Y_en信号 66 UV_en信号 68、70 8ビット・バス 72、74 8ビット・ビデオ出力
ロジック 46b フィールト・メモリ読出し/アップスケール・
ロジック 48 ビデオCODEC 50 バッファ 52 I/Oバス・インタフェース・モジュール 54 バス・イネーブル・ロジック 56 クロック・バッファ 58、60 イネーブル・ゲート 62 U_clkクロック信号 64 Y_en信号 66 UV_en信号 68、70 8ビット・バス 72、74 8ビット・ビデオ出力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケビン・リン・ヒル アメリカ合衆国78759、テキサス州オース ティン、スィートシェード・レーン 11504
Claims (21)
- 【請求項1】中央処理装置と、 前記中央処理装置に接続された入出力(I/O)バス
と、 前記入出力バスに接続され、複数の成分を有するデジタ
ル・ビデオ信号のビデオ・サイズを、個々の成分を所定
シーケンスで選択的にクロックすることによって変更す
るビデオ・アダプタと、 を含む、マルチメディアのコンピュータ・データ処理シ
ステム。 - 【請求項2】前記ビデオ・サイズ変更は、圧縮時または
圧縮解除再生時のビデオのダウンスケーリングとアップ
スケーリングを含む、請求項1記載のコンピュータ・デ
ータ処理システム。 - 【請求項3】前記ビデオ・アダプタは、 ビデオ信号入力と、 前記ビデオ信号入力に接続され、前記ビデオ信号入力か
ら受信されたアナログ・ビデオ信号を前記デジタル・ビ
デオ信号成分に変換しデコードするビデオ・デコーダ
と、 を含む、請求項1記載のコンピュータ・データ処理シス
テム。 - 【請求項4】前記ビデオ・デコーダに接続され、デジタ
ル・ビデオ信号成分をアナログ・ビデオ信号に変換しエ
ンコードしてビデオ・モニタで表示するビデオ・エンコ
ーダを含む、請求項3記載のコンピュータ・データ処理
システム。 - 【請求項5】前記ビデオ・デコーダに接続され、目的の
信号に対して書込みと読出し及びアップスケーリングと
ダウンスケーリングの機能を実行するフィールド・メモ
リを含む、請求項3記載のコンピュータ・データ処理シ
ステム。 - 【請求項6】前記ビデオ・デコーダと前記フィールド・
メモリは、前記ビデオ・デコーダからの同期信号によっ
て同期がとられる、請求項5記載のコンピュータ・デー
タ処理システム。 - 【請求項7】前記フィールド・メモリに接続され、前記
目的信号に対して圧縮または圧縮解除を行うビデオCO
DECを含む、請求項5記載のコンピュータ・データ処
理システム。 - 【請求項8】前記ビデオ・アダプタは、ビデオ・デコー
ダとビデオ・エンコーダに接続され、ビデオのアップス
ケーリングとダウンスケーリングを実行するバス・イネ
ーブル・ロジックを含む、請求項1記載のコンピュータ
・データ処理システム。 - 【請求項9】前記バス・イネーブル・ロジックは最大解
像度の画像の圧縮と圧縮解除を可能にするビデオ・パス
スルーを行う、請求項8記載のコンピュータ・データ処
理システム。 - 【請求項10】前記バス・イネーブル・ロジックは、 Uクロック信号に接続されたクロック・バッファと、 前記クロック・バッファに並列接続され、前記デジタル
・ビデオ信号のU成分またはV成分を通す第1イネーブ
ル・ゲートと、 前記デジタル・ビデオ信号のY成分に接続され、Yイネ
ーブル信号によって有効になる第2イネーブル・ゲート
と、を含み、前記Y成分は連続した2つのクロック・サ
イクルでアクティブであり、前記U、V成分は次の連続
した2つのクロック・サイクルで交替する、 請求項8記載のコンピュータ・データ処理システム。 - 【請求項11】前記複数のデジタル信号成分はY、U及
びVのデジタル成分を含む、請求項1記載の発明。 - 【請求項12】マルチメディアのコンピュータ・データ
処理システムに用いられるビデオ・アダプタであって、 ビデオ信号入力と、 前記ビデオ信号入力に接続され、前記ビデオ信号入力か
ら受信されたアナログ・ビデオ信号をデジタル信号に変
換しデコードするビデオ・デコーダと、 前記ビデオ・デコーダに接続され、複数の成分を有する
デジタル・ビデオ信号のビデオを圧縮時または圧縮解除
再生時に所定シーケンスで個々の成分を選択的にクロッ
クすることによってリアルタイムにアップスケーリング
しダウンスケーリングするバス・イネーブル・ロジック
と、 を含む、ビデオ・アダプタ。 - 【請求項13】前記デジタル信号はY、U及びVのデジ
タル成分を含む、請求項12記載の発明。 - 【請求項14】前記ビデオ・デコーダに接続され、デジ
タル成分をアナログ・ビデオ信号に変換しエンコードし
てビデオ・モニタに表示するビデオ・エンコーダを含
む、請求項13記載の発明。 - 【請求項15】前記ビデオ・デコーダに接続され、目的
の信号に対して書込みと読出し及びアップスケーリング
とダウンスケーリングの機能を実行するフィールド・メ
モリを含む、請求項12記載の発明。 - 【請求項16】前記ビデオ・デコーダと前記フィールド
・メモリは、前記ビデオ・デコーダからの同期信号によ
って同期がとられる、請求項15記載の発明。 - 【請求項17】前記フィールド・メモリに接続され、前
記目的信号に対して圧縮または圧縮解除を行うビデオC
ODECを含む、請求項15記載の発明。 - 【請求項18】前記バス・イネーブル・ロジックは、最
大解像度の画像の圧縮と圧縮解除を可能にするビデオ・
パススルーを行う、請求項12記載の発明。 - 【請求項19】前記バス・イネーブル・ロジックは、 Uクロック信号に接続されたクロック・バッファと、 前記クロック・バッファに並列接続され、前記デジタル
・ビデオ信号のU成分またはV成分を通す第1イネーブ
ル・ゲートと、 前記デジタル・ビデオ信号のY成分に接続され、Yイネ
ーブル信号によって有効になる第2イネーブル・ゲート
とを含み、前記Y成分は連続した2つのクロック・サイ
クルでアクティブであり、前記U、V成分は次の連続し
た2つのクロック・サイクルで交替する、 請求項12記載の発明。 - 【請求項20】前記アップスケーリングはピクセル複製
により、前記ビデオ・デコーダからのマスタ・タイミン
グ信号と、前記ビデオ・デコーダと前記バス・イネーブ
ル・ロジックに接続されたフィールド・メモリからの同
期読出し内容を用いて行われる、請求項12記載の発
明。 - 【請求項21】前記ダウンスケーリングは、ピクセル・
クロック操作を伴うデシメーションによって実行され
る、請求項12記載の発明。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/525,862 US5812144A (en) | 1995-09-08 | 1995-09-08 | System for performing real-time video resizing in a data processing system having multimedia capability |
US525862 | 1995-09-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0983947A true JPH0983947A (ja) | 1997-03-28 |
JP3137581B2 JP3137581B2 (ja) | 2001-02-26 |
Family
ID=24094905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08178860A Expired - Fee Related JP3137581B2 (ja) | 1995-09-08 | 1996-07-09 | マルチメディア対応データ処理システムでビデオ・サイズをリアルタイムに変更するシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US5812144A (ja) |
EP (1) | EP0762750A3 (ja) |
JP (1) | JP3137581B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002536676A (ja) * | 1999-01-29 | 2002-10-29 | ソニー エレクトロニクス インク | ビデオズーミングシステム及び方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0981497A (ja) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | 実時間ストリームサーバ並びに実時間ストリームデータの格納方法および転送方法 |
US6034689A (en) * | 1996-06-03 | 2000-03-07 | Webtv Networks, Inc. | Web browser allowing navigation between hypertext objects using remote control |
JP3472667B2 (ja) | 1996-08-30 | 2003-12-02 | 株式会社日立製作所 | ビデオデータ処理装置およびビデオデータ表示装置 |
US6742066B2 (en) * | 1999-05-17 | 2004-05-25 | Hewlett-Packard Development Company, L.P. | System and method for controlling remote console functionality assist logic |
US6417866B1 (en) * | 1997-02-26 | 2002-07-09 | Ati Technologies, Inc. | Method and apparatus for image display processing that reduces CPU image scaling processing |
US5986714A (en) * | 1997-06-10 | 1999-11-16 | International Business Machines Corporation | Method, apparatus and computer program product for selectively reducing bandwidth of real-time video data |
US6157740A (en) * | 1997-11-17 | 2000-12-05 | International Business Machines Corporation | Compression/decompression engine for enhanced memory storage in MPEG decoder |
US6229520B1 (en) * | 1998-01-16 | 2001-05-08 | Texas Instruments Incorporated | Digital processing for resized graphics images |
US6326960B1 (en) * | 1998-09-04 | 2001-12-04 | National Semiconductor Corporation | Video output phase control in a decoder |
US6661427B1 (en) | 1998-11-09 | 2003-12-09 | Broadcom Corporation | Graphics display system with video scaler |
DE19916604A1 (de) * | 1999-04-13 | 2000-10-26 | Matthias Zahn | Vorrichtung und Verfahren zur Bearbeitung von zeitlich aufeinanderfolgenden Datenpaketen |
US6898245B2 (en) * | 2001-03-26 | 2005-05-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Low complexity video decoding |
US8933941B2 (en) | 2004-08-23 | 2015-01-13 | Hewlett-Packard Development Company, L.P. | Method and apparatus for redirection of video data |
US8395619B1 (en) * | 2008-10-02 | 2013-03-12 | Nvidia Corporation | System and method for transferring pre-computed Z-values between GPUs |
US10157492B1 (en) | 2008-10-02 | 2018-12-18 | Nvidia Corporation | System and method for transferring pre-computed Z-values between GPUS |
KR102189647B1 (ko) * | 2014-09-02 | 2020-12-11 | 삼성전자주식회사 | 디스플레이 장치, 시스템 및 그 제어 방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4994912A (en) * | 1989-02-23 | 1991-02-19 | International Business Machines Corporation | Audio video interactive display |
US5119082A (en) * | 1989-09-29 | 1992-06-02 | International Business Machines Corporation | Color television window expansion and overscan correction for high-resolution raster graphics displays |
US5227863A (en) * | 1989-11-14 | 1993-07-13 | Intelligent Resources Integrated Systems, Inc. | Programmable digital video processing system |
JPH07105914B2 (ja) * | 1990-05-23 | 1995-11-13 | 三菱電機株式会社 | 画像出力制御装置 |
US5237432A (en) * | 1991-12-23 | 1993-08-17 | Xerox Corporation | Image scaling apparatus |
JPH06214538A (ja) * | 1992-05-08 | 1994-08-05 | Apple Computer Inc | 統合されたビデオおよびグラフィックを表示するための、システムおよび方法 |
US5335321A (en) * | 1992-06-19 | 1994-08-02 | Intel Corporation | Scalable multimedia platform architecture |
US5412766A (en) * | 1992-10-21 | 1995-05-02 | International Business Machines Corporation | Data processing method and apparatus for converting color image data to non-linear palette |
US5319793A (en) * | 1992-10-21 | 1994-06-07 | International Business Machines Corporation | Method and apparatus for improved compression and recording of color video data in a personal computer using a plurality of lookup tables |
US5384904A (en) * | 1992-12-08 | 1995-01-24 | Intel Corporation | Image scaling using real scale factors |
US5517612A (en) * | 1993-11-12 | 1996-05-14 | International Business Machines Corporation | Device for scaling real-time image frames in multi-media workstations |
US5574572A (en) * | 1994-09-07 | 1996-11-12 | Harris Corporation | Video scaling method and device |
-
1995
- 1995-09-08 US US08/525,862 patent/US5812144A/en not_active Expired - Fee Related
-
1996
- 1996-07-09 JP JP08178860A patent/JP3137581B2/ja not_active Expired - Fee Related
- 1996-07-31 EP EP96305667A patent/EP0762750A3/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002536676A (ja) * | 1999-01-29 | 2002-10-29 | ソニー エレクトロニクス インク | ビデオズーミングシステム及び方法 |
JP2011141559A (ja) * | 1999-01-29 | 2011-07-21 | Sony Electronics Inc | ビデオズーミングシステム及び方法 |
JP4966451B2 (ja) * | 1999-01-29 | 2012-07-04 | ソニー エレクトロニクス インク | ビデオズーミングシステム及び方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0762750A3 (en) | 1998-05-06 |
US5812144A (en) | 1998-09-22 |
JP3137581B2 (ja) | 2001-02-26 |
EP0762750A2 (en) | 1997-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5859651A (en) | Method and apparatus for block data transfer to reduce on-chip storage for interpolative video resizing | |
US5689800A (en) | Video feedback for reducing data rate or increasing quality in a video processing system | |
JP3137581B2 (ja) | マルチメディア対応データ処理システムでビデオ・サイズをリアルタイムに変更するシステム | |
JP3268779B2 (ja) | ビデオウィンドウのための可変ピクセルデプスおよびフォーマット | |
US6222885B1 (en) | Video codec semiconductor chip | |
US5335321A (en) | Scalable multimedia platform architecture | |
JP3759167B2 (ja) | 圧縮されたビデオデータを復号化し、表示するメモリコントローラ | |
US5790110A (en) | System and method for generating video in a computer system | |
US7536062B2 (en) | Scaling images for display | |
US5977947A (en) | Method and apparatus for resizing block ordered video image frames with reduced on-chip cache | |
US5784047A (en) | Method and apparatus for a display scaler | |
US5548324A (en) | Process, apparatus and system for displaying multiple video streams using linked control blocks | |
JP2001526848A (ja) | 多重フォーマットビデオ信号処理装置 | |
KR20150141892A (ko) | 디스플레이 컨트롤러 | |
US6115507A (en) | Method and apparatus for upscaling video images in a graphics controller chip | |
JPH10210501A (ja) | デジタルスチルカメラのメモリ制御回路 | |
WO1993015453A1 (en) | Personal computer apparatus for digital video and audio manipulation | |
JP2001028749A (ja) | 画像圧縮・伸張・表示装置 | |
KR100397400B1 (ko) | 디지털 신호처리 방식의 다 채널 영상 처리 시스템 | |
JP3564714B2 (ja) | 映像記録再生装置 | |
JP2001339723A (ja) | 画像圧縮・蓄積・表示装置 | |
JPH10340077A (ja) | 画像表示装置 | |
Morse et al. | Trends in hardware acceleration for digital video on personal computers | |
JP2003143530A (ja) | 映像記録再生装置 | |
JPH10322697A (ja) | 画像情報符号化装置、画像情報復号装置、画像処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |