JPH098132A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法Info
- Publication number
- JPH098132A JPH098132A JP15442995A JP15442995A JPH098132A JP H098132 A JPH098132 A JP H098132A JP 15442995 A JP15442995 A JP 15442995A JP 15442995 A JP15442995 A JP 15442995A JP H098132 A JPH098132 A JP H098132A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- diffusion region
- opening
- oxide film
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 拡散領域の周縁部における接合面の曲率半径
を増大させ、以て電流集中を抑えることにより耐圧性を
向上させた半導体素子及びその製造方法を得る。 【構成】 拡散層を酸化膜に形成した開口の基板表面側
の内周縁により規定される基準縁に対し深さより大きく
基板表面に拡がるように設ける。
を増大させ、以て電流集中を抑えることにより耐圧性を
向上させた半導体素子及びその製造方法を得る。 【構成】 拡散層を酸化膜に形成した開口の基板表面側
の内周縁により規定される基準縁に対し深さより大きく
基板表面に拡がるように設ける。
Description
【０００１】
【産業上の利用分野】本発明は拡散領域の周縁部におけ
る接合面の基板表面への拡がりを増大させ、以て電流集
中に起因する耐圧性を向上させた半導体素子及びその製
造方法に関する。
る接合面の基板表面への拡がりを増大させ、以て電流集
中に起因する耐圧性を向上させた半導体素子及びその製
造方法に関する。
【０００２】
【従来の技術】半導体基板内へ不純物を導入することに
より形成したＰＮ接合面から成る半導体素子は、バイポ
ーラやＭＯＳの個別デバイスや集積回路等の種々の半導
体素子に必須要素として利用されている。不純物の基板
内への導入は、形成するＰＮ接合面の深さやプロファイ
ル形状に応じて熱拡散やイオン注入等を適宜組み合わし
て実施されている。
より形成したＰＮ接合面から成る半導体素子は、バイポ
ーラやＭＯＳの個別デバイスや集積回路等の種々の半導
体素子に必須要素として利用されている。不純物の基板
内への導入は、形成するＰＮ接合面の深さやプロファイ
ル形状に応じて熱拡散やイオン注入等を適宜組み合わし
て実施されている。
【０００３】一般に、熱拡散により不純物を基板内に導
入することにより拡散領域を形成する場合、不純物は縦
方向、即ち基板表面に直交する基板の内方向、に拡散さ
れると共に、基板の表面に平行な横方向にも拡散され、
その結果曲面状の周縁部から成るＰＮ接合面により画成
された拡散領域が形成される。より具体的には、例え
ば、図３に示すように、Ｎ型のエピタキシャル層１１が
形成された半導体基板の表面にＳｉＯ2の熱酸化膜１２
を形成し、熱酸化膜に不純物導入のための開口１３を形
成して、開口１３を介して基板内１１に不純物としての
ホウ素を導入する場合、不純物は基板の縦方向（ｘ）の
みならず、横方向（ｙ）へも同時に拡散し、形成される
ＰＮ接合面１４はその周縁部で熱酸化膜１２の下面に入
り込んだ状態で終端する形状に形成され、基板１１内に
拡散領域１５を画成している。
入することにより拡散領域を形成する場合、不純物は縦
方向、即ち基板表面に直交する基板の内方向、に拡散さ
れると共に、基板の表面に平行な横方向にも拡散され、
その結果曲面状の周縁部から成るＰＮ接合面により画成
された拡散領域が形成される。より具体的には、例え
ば、図３に示すように、Ｎ型のエピタキシャル層１１が
形成された半導体基板の表面にＳｉＯ2の熱酸化膜１２
を形成し、熱酸化膜に不純物導入のための開口１３を形
成して、開口１３を介して基板内１１に不純物としての
ホウ素を導入する場合、不純物は基板の縦方向（ｘ）の
みならず、横方向（ｙ）へも同時に拡散し、形成される
ＰＮ接合面１４はその周縁部で熱酸化膜１２の下面に入
り込んだ状態で終端する形状に形成され、基板１１内に
拡散領域１５を画成している。
【０００４】
【発明が解決しようとする課題】半導体基板１１内へ不
純物を熱拡散により導入したときの、不純物の横（ｙ）
方向への拡散距離ｙｊを正確に把握することは難しい
が、一般的には、縦（ｘ）方向への拡散距離ｘｊに対し
てほぼ８０％、即ちｙｊ＝０．８ｘｊ、程度と一般に考
えられている。
純物を熱拡散により導入したときの、不純物の横（ｙ）
方向への拡散距離ｙｊを正確に把握することは難しい
が、一般的には、縦（ｘ）方向への拡散距離ｘｊに対し
てほぼ８０％、即ちｙｊ＝０．８ｘｊ、程度と一般に考
えられている。
【０００５】このため、不純物の拡散により形成される
ＰＮ接合面は、比較的浅く形成された場合にはその周縁
部における曲率半径は小さいが、深く形成するに従い曲
率半径は増大されることになる。しかるに、比較的浅い
拡散領域でＰＮ接合面の周縁部の曲率半径が小さく形成
された場合、素子の使用に際して、この接合面の周縁部
で電流集中が発生しやすく、耐圧が低下するため、使用
や過負荷試験で素子破壊が起こりやすくなる等の問題が
生じる。
ＰＮ接合面は、比較的浅く形成された場合にはその周縁
部における曲率半径は小さいが、深く形成するに従い曲
率半径は増大されることになる。しかるに、比較的浅い
拡散領域でＰＮ接合面の周縁部の曲率半径が小さく形成
された場合、素子の使用に際して、この接合面の周縁部
で電流集中が発生しやすく、耐圧が低下するため、使用
や過負荷試験で素子破壊が起こりやすくなる等の問題が
生じる。
【０００６】他方、熱拡散に代えてまたはこれと共にイ
オン注入法により基板表面に比較的浅く拡散層を形成す
る方法も広く用いられているが、この方法によってもや
はり、ＰＮ接合面の周縁部での曲率半径を一定以上大き
くすることはできない。従って、本発明の目的は、拡散
領域の周縁部における接合面の曲率半径を増大させ以て
電流集中に起因する耐圧性を向上させた半導体素子及び
その製造方法を得ることにある。
オン注入法により基板表面に比較的浅く拡散層を形成す
る方法も広く用いられているが、この方法によってもや
はり、ＰＮ接合面の周縁部での曲率半径を一定以上大き
くすることはできない。従って、本発明の目的は、拡散
領域の周縁部における接合面の曲率半径を増大させ以て
電流集中に起因する耐圧性を向上させた半導体素子及び
その製造方法を得ることにある。
【０００７】
【課題を解決するための手段】本発明によれば、半導体
基板と、基板内にこれと反対の導電型に形成された拡散
領域と、基板の表面に形成された酸化膜と、酸化膜に形
成された開口を介して拡散領域に接続された電極配線
と、から成り、拡散領域は開口の基板表面側の内周縁に
より規定される基準縁に対し深さよりも大きく基板表面
に拡がっていることを特徴とする半導体素子が提供され
る。
基板と、基板内にこれと反対の導電型に形成された拡散
領域と、基板の表面に形成された酸化膜と、酸化膜に形
成された開口を介して拡散領域に接続された電極配線
と、から成り、拡散領域は開口の基板表面側の内周縁に
より規定される基準縁に対し深さよりも大きく基板表面
に拡がっていることを特徴とする半導体素子が提供され
る。
【０００８】上記の開口は、酸化膜の表面側に形成され
た第１開口部分と、基板側に第１開口部分より小さな開
口断面に形成された第２開口部分と、で構成できる。本
発明によれば、更に、半導体基板の表面にポリシリコン
層をパターン形成し、ポリシリコン層の少なくとも外周
を被覆埋設するように酸化膜を成長形成すると共にポリ
シリコン層の上面中央部が露出されるように第１開口部
分を酸化膜に形成し、第１開口部分を介して前記ポリシ
リコン層内に不純物を拡散すると共に基板の表面に拡散
させて拡散領域を形成し、次いで、ポリシリコン層に酸
化を施して酸化膜に一体化させ、次いで、一体化された
酸化膜の部分に第２開口部分を形成して拡散領域を露出
させる、ことから成ることを特徴とする半導体素子の製
造方法が提供される。
た第１開口部分と、基板側に第１開口部分より小さな開
口断面に形成された第２開口部分と、で構成できる。本
発明によれば、更に、半導体基板の表面にポリシリコン
層をパターン形成し、ポリシリコン層の少なくとも外周
を被覆埋設するように酸化膜を成長形成すると共にポリ
シリコン層の上面中央部が露出されるように第１開口部
分を酸化膜に形成し、第１開口部分を介して前記ポリシ
リコン層内に不純物を拡散すると共に基板の表面に拡散
させて拡散領域を形成し、次いで、ポリシリコン層に酸
化を施して酸化膜に一体化させ、次いで、一体化された
酸化膜の部分に第２開口部分を形成して拡散領域を露出
させる、ことから成ることを特徴とする半導体素子の製
造方法が提供される。
【０００９】
【発明の作用】基板への不純物は第１開口部分よりも大
径に形成されたポリシリコン層を介して拡散されるの
で、基板表面に比較的浅いにも拘らず周縁部にて大きな
曲率半径で側方に拡がった拡散層が形成される。この場
合、ポリシリコンはシリコン結晶よりもより大きな不純
物、例えばホウ素（Ｂ）、に関する拡散速度を有するの
で、ポリシリコン層を介在させることにより基板表面で
横方向への拡散幅を増大させることができる。
径に形成されたポリシリコン層を介して拡散されるの
で、基板表面に比較的浅いにも拘らず周縁部にて大きな
曲率半径で側方に拡がった拡散層が形成される。この場
合、ポリシリコンはシリコン結晶よりもより大きな不純
物、例えばホウ素（Ｂ）、に関する拡散速度を有するの
で、ポリシリコン層を介在させることにより基板表面で
横方向への拡散幅を増大させることができる。
【００１０】形成された拡散領域は、基板側に形成され
た第２開口部分の基板側の周縁により規定される基準縁
に対して深さよりも大きく基板表面に拡がり、周縁部に
より大きな曲率半径が付与される。このため、素子の使
用に際して、従来の素子にしばしば発生したようなＰＮ
接合周縁部での電流集中を有効に抑えることが可能にな
り、以て素子の耐圧性を向上させることができる。
た第２開口部分の基板側の周縁により規定される基準縁
に対して深さよりも大きく基板表面に拡がり、周縁部に
より大きな曲率半径が付与される。このため、素子の使
用に際して、従来の素子にしばしば発生したようなＰＮ
接合周縁部での電流集中を有効に抑えることが可能にな
り、以て素子の耐圧性を向上させることができる。
【００１１】
【実施例】次に、本発明による半導体素子にちて、図１
及び図２を参照しながら実施例に従い詳細に説明する。
本発明による半導体素子は、図１に断面を示すように、
表面にＮ-型のエピタキシャル層が形成されたＮ+型の半
導体基板１と、基板１の表面にこれと反対の導電型に形
成された拡散領域２と、基板１の表面に形成された酸化
膜３と、酸化膜３にその表面側に形成された第１開口部
分４ａと基板側に形成された第２開口部分４ｂとから成
る開口４と、開口を介して拡散領域２に接続された導電
性の金属から成る電極部５と、から成っている。第１図
の実施例では、第２開口部分４ｂを包囲する酸化膜３内
には未酸化のポリシリコンから成る残存ポリシリコン層
６ａが埋設状に残存している。
及び図２を参照しながら実施例に従い詳細に説明する。
本発明による半導体素子は、図１に断面を示すように、
表面にＮ-型のエピタキシャル層が形成されたＮ+型の半
導体基板１と、基板１の表面にこれと反対の導電型に形
成された拡散領域２と、基板１の表面に形成された酸化
膜３と、酸化膜３にその表面側に形成された第１開口部
分４ａと基板側に形成された第２開口部分４ｂとから成
る開口４と、開口を介して拡散領域２に接続された導電
性の金属から成る電極部５と、から成っている。第１図
の実施例では、第２開口部分４ｂを包囲する酸化膜３内
には未酸化のポリシリコンから成る残存ポリシリコン層
６ａが埋設状に残存している。
【００１２】ここで、本発明の半導体素子の拡散領域２
はその周縁部でより大きな曲率半径で第２開口部分の基
板１側の内周縁により規定される基準縁４ｃに対し深さ
Ｙｊよりも大きく基板表面に拡がっていることを特徴と
している。即ち、拡散領域は、基準縁４ｃからの横方向
への拡散領域の拡がりをＸｊとすれば、Ｘｊ≧Ｙｊの関
係が成立するような大きさに形成されている。
はその周縁部でより大きな曲率半径で第２開口部分の基
板１側の内周縁により規定される基準縁４ｃに対し深さ
Ｙｊよりも大きく基板表面に拡がっていることを特徴と
している。即ち、拡散領域は、基準縁４ｃからの横方向
への拡散領域の拡がりをＸｊとすれば、Ｘｊ≧Ｙｊの関
係が成立するような大きさに形成されている。
【００１３】本発明の半導体素子は、上述したように、
拡散領域２が第２開口部分４ｂの基板１側の周縁により
規定される基準縁４ｃに対し深さよりも大きく基板表面
に拡がるように形成され、拡散領域２を画成する接合面
の周縁部の曲率半径を拡散領域２の深さに対してより大
きな値に形成されている。このため、ＰＮ接合面の周縁
部の曲面を成す部分での電流集中の発生を有効に抑える
ことが可能になり、以てより高い耐圧性を得ることがで
きる。
拡散領域２が第２開口部分４ｂの基板１側の周縁により
規定される基準縁４ｃに対し深さよりも大きく基板表面
に拡がるように形成され、拡散領域２を画成する接合面
の周縁部の曲率半径を拡散領域２の深さに対してより大
きな値に形成されている。このため、ＰＮ接合面の周縁
部の曲面を成す部分での電流集中の発生を有効に抑える
ことが可能になり、以てより高い耐圧性を得ることがで
きる。
【００１４】次に、本発明の素子の製造方法について説
明する。先ず、例えばＮ+の導電型のシリコンから成る
出発基板の表面にＮ-の導電型のエピタキシャル層を成
長形成して半導体基板１を準備する。基板１を準備した
ら、基板１の表面に熱酸化膜３ａを約８００オングスト
ロームの均一な層厚に形成し、これに写真蝕刻法により
約φ８μｍのサイズの開口を形成後、開口が形成された
基板１の表面及び酸化膜３ａの表面にポリシリコン膜を
蒸着により開口部にて約２０００オングストロームの膜
厚になるように形成し、形成したポリシリコン膜を写真
蝕刻法によるエッチングを施すことにより、図２（ａ）
に示すように、開口に位置合せされた約φ１２μｍの大
径部を有するポリシリコン層６をパターン形成する。
尚、ポリシリコン層６の層厚は形成する素子の設計等に
応じて、例えば、約５００ー５０００オングストローム
の範囲で適宜設定可能である。
明する。先ず、例えばＮ+の導電型のシリコンから成る
出発基板の表面にＮ-の導電型のエピタキシャル層を成
長形成して半導体基板１を準備する。基板１を準備した
ら、基板１の表面に熱酸化膜３ａを約８００オングスト
ロームの均一な層厚に形成し、これに写真蝕刻法により
約φ８μｍのサイズの開口を形成後、開口が形成された
基板１の表面及び酸化膜３ａの表面にポリシリコン膜を
蒸着により開口部にて約２０００オングストロームの膜
厚になるように形成し、形成したポリシリコン膜を写真
蝕刻法によるエッチングを施すことにより、図２（ａ）
に示すように、開口に位置合せされた約φ１２μｍの大
径部を有するポリシリコン層６をパターン形成する。
尚、ポリシリコン層６の層厚は形成する素子の設計等に
応じて、例えば、約５００ー５０００オングストローム
の範囲で適宜設定可能である。
【００１５】次いで、基板１の表面の酸化膜３ａを熱成
長させてポリシリコン層６の外周を埋設させた後、ポリ
シリコン層６の上面中央部が露出するように酸化膜３に
エッチングを施して約φ６μｍのサイズの第１開口部分
４ａを形成する。このように酸化膜３に第１開口部分４
ａを形成したら、不純物としてのほう素（Ｂ）を約１１
５０℃及び約３６０分の拡散条件で第１開口部分を介し
てポリシリコン層６内に熱拡散させると、ポリシリコン
層６に導入された不純物は更に基板１の表面に向けて拡
散され、図２（ｂ）に示すように、基板１の表面にポリ
シリコン層６からの不純物による拡散領域２が形成され
る。
長させてポリシリコン層６の外周を埋設させた後、ポリ
シリコン層６の上面中央部が露出するように酸化膜３に
エッチングを施して約φ６μｍのサイズの第１開口部分
４ａを形成する。このように酸化膜３に第１開口部分４
ａを形成したら、不純物としてのほう素（Ｂ）を約１１
５０℃及び約３６０分の拡散条件で第１開口部分を介し
てポリシリコン層６内に熱拡散させると、ポリシリコン
層６に導入された不純物は更に基板１の表面に向けて拡
散され、図２（ｂ）に示すように、基板１の表面にポリ
シリコン層６からの不純物による拡散領域２が形成され
る。
【００１６】このとき、基板１への不純物は第１開口部
分４ａよりも大径に形成されたポリシリコン層６を介し
て拡散されるので、基板１の表面には周縁部が側方に拡
がった浅い拡散層２が大きな曲率半径で形成される。
尚、ポリシリコン層６への不純物の導入は、上述のよう
な熱拡散に代えて、イオン注入法を用いて行ってもよ
い。
分４ａよりも大径に形成されたポリシリコン層６を介し
て拡散されるので、基板１の表面には周縁部が側方に拡
がった浅い拡散層２が大きな曲率半径で形成される。
尚、ポリシリコン層６への不純物の導入は、上述のよう
な熱拡散に代えて、イオン注入法を用いて行ってもよ
い。
【００１７】次いで、第１開口部分４ａ側からポリシリ
コン層６を酸化させることにより、ポリシリコン層６
は、図２（ｃ）に示すように、その上面中央部側から酸
化が進行し、周縁部６ａを残してすでに形成されている
酸化膜３と一体化される。この酸化の進行が基板１の拡
散領域２の表面に至った後に酸化を終了する。次いで、
酸化により酸化膜３に一体化された部分にエッチングを
施して第１開口部分よりも小さな開口断面の第２開口部
分４ｂを形成して拡散層２の表面を第１開口部分４側に
露出させた後、図２（ｄ）に示すように、第１及び第２
開口部分４ａ及び４ｂから成る開口４により画成された
基板１の表面、即ち拡散領域２の表面、にＡｌ等の導電
性金属を蒸着により形成し、他の必要な配線と共に電極
配線５を形成することにより本発明の半導体素子が得ら
れる。
コン層６を酸化させることにより、ポリシリコン層６
は、図２（ｃ）に示すように、その上面中央部側から酸
化が進行し、周縁部６ａを残してすでに形成されている
酸化膜３と一体化される。この酸化の進行が基板１の拡
散領域２の表面に至った後に酸化を終了する。次いで、
酸化により酸化膜３に一体化された部分にエッチングを
施して第１開口部分よりも小さな開口断面の第２開口部
分４ｂを形成して拡散層２の表面を第１開口部分４側に
露出させた後、図２（ｄ）に示すように、第１及び第２
開口部分４ａ及び４ｂから成る開口４により画成された
基板１の表面、即ち拡散領域２の表面、にＡｌ等の導電
性金属を蒸着により形成し、他の必要な配線と共に電極
配線５を形成することにより本発明の半導体素子が得ら
れる。
【００１８】尚、上述の実施例ではポリシリコン層の酸
化に際して、酸化膜内に残存ポリシリコン層を残存させ
たが、必ずしもこれを残存させる必要はないことはいう
までもない。また、上述の実施例では、ポリシリコン層
を周縁部上部が突出したフランジ状に形成したが、本発
明はこれに限定されることなく円筒状に形成することに
より素子を製造してもよい。
化に際して、酸化膜内に残存ポリシリコン層を残存させ
たが、必ずしもこれを残存させる必要はないことはいう
までもない。また、上述の実施例では、ポリシリコン層
を周縁部上部が突出したフランジ状に形成したが、本発
明はこれに限定されることなく円筒状に形成することに
より素子を製造してもよい。
【００１９】
【発明の効果】素子の使用に際して、従来の素子にしば
しば発生したようなＰＮ接合周縁部での電流集中を有効
に抑えることが可能になり、以て素子の耐圧性を向上さ
せることができる。
しば発生したようなＰＮ接合周縁部での電流集中を有効
に抑えることが可能になり、以て素子の耐圧性を向上さ
せることができる。
【図１】本発明の半導体素子の断面図である。
【図２】本発明の半導体素子の製造方法の工程を示す図
である。
である。
【図３】基板への不純物導入により形成される一般的な
接合面のプロファイルを示す断面図である。
接合面のプロファイルを示す断面図である。
１ 半導体基板 ２ 拡散領域 ３ 酸化膜 ４ａ 第１開口部分 ４ｂ 第２開口部分 ４ｃ 基準縁 ５ 電極配線 ６ ポリシリコン層 ６ａ 残存ポリシリコン層
Claims (3)
- 【請求項１】半導体基板と、前記基板内にこれと反対の
導電型に形成された拡散領域と、前記基板の表面に形成
された酸化膜と、前記酸化膜に形成された開口を介して
前記拡散領域に接続された電極配線と、から成り、前記
拡散領域は前記開口の基板表面側の内周縁により規定さ
れる基準縁に対し深さよりも大きく基板表面に拡がって
いることを特徴とする半導体素子。 - 【請求項２】前記開口は前記酸化膜の表面側に形成され
た第１開口部分と、基板側に前記第１開口部分より小さ
な開口断面に形成された第２開口部分とから成る請求項
１に記載の半導体素子。 - 【請求項３】半導体基板の表面にポリシリコン層をパタ
ーン形成し、前記ポリシリコン層の少なくとも外周を被
覆埋設するように酸化膜を成長形成すると共に前記ポリ
シリコン層の上面中央部が露出されるように第１開口部
分を酸化膜に形成し、前記第１開口部分を介して前記ポ
リシリコン層内に不純物を拡散すると共に前記基板の表
面に拡散させて拡散領域を形成し、次いで、前記ポリシ
リコン層に酸化を施して前記酸化膜に一体化させ、次い
で、一体化された酸化膜の部分に第２開口部分を形成し
て前記拡散領域を露出させる、ことから成ることを特徴
とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15442995A JPH098132A (ja) | 1995-06-21 | 1995-06-21 | 半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15442995A JPH098132A (ja) | 1995-06-21 | 1995-06-21 | 半導体素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098132A true JPH098132A (ja) | 1997-01-10 |
Family
ID=15583992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15442995A Pending JPH098132A (ja) | 1995-06-21 | 1995-06-21 | 半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098132A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297880B1 (en) | 1998-01-29 | 2001-10-02 | Therma-Wave, Inc. | Apparatus for analyzing multi-layer thin film stacks on semiconductors |
-
1995
- 1995-06-21 JP JP15442995A patent/JPH098132A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297880B1 (en) | 1998-01-29 | 2001-10-02 | Therma-Wave, Inc. | Apparatus for analyzing multi-layer thin film stacks on semiconductors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828626B2 (en) | Semiconductor device with vertical transistors | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0586673B2 (ja) | ||
| US4473941A (en) | Method of fabricating zener diodes | |
| US6207974B1 (en) | Process for manufacture of a p-channel MOS gated device with base implant through the contact window | |
| JP2997377B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10233515A (ja) | ショットキーバリア半導体装置とその製造方法 | |
| JPH08227897A (ja) | 半導体装置およびその製法 | |
| JP3921764B2 (ja) | 半導体装置の製造方法 | |
| JP2001036074A (ja) | 半導体装置およびその製造方法 | |
| JPH098132A (ja) | 半導体素子及びその製造方法 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JPS6156607B2 (ja) | ||
| JPH03201564A (ja) | ラテラル型半導体装置 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JP2679636B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04364736A (ja) | 半導体集積回路装置 | |
| JP2001284585A (ja) | 電界効果トランジスタ | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS62298170A (ja) | 半導体装置の製造方法 | |
| JPS60241249A (ja) | 半導体装置 | |
| JPS59161067A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS60140759A (ja) | 半導体装置の製造方法 | |
| JPH0845952A (ja) | バイポーラトランジスタの製造方法 | |
| JPS63249370A (ja) | 半導体装置およびその製造方法 |