JPH097967A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH097967A JPH097967A JP14728595A JP14728595A JPH097967A JP H097967 A JPH097967 A JP H097967A JP 14728595 A JP14728595 A JP 14728595A JP 14728595 A JP14728595 A JP 14728595A JP H097967 A JPH097967 A JP H097967A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- boron
- locos
- locos oxide
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 ＬＯＣＯＳ酸化膜下にボロンのイオン注入に
よるチャネルストッパおよび高抵抗素子を有する半導体
装置を製造する。 【構成】 低エネルギーと高エネルギーの２度のボロン
注入を施した後、ウェット酸化とドライ酸化の２段階酸
化によるＬＯＣＯＳ酸化をして、ボロン拡散層のチャネ
ルストッパ形成、および高エネルギーのボロン注入を施
した後、ウェット酸化とドライ酸化の２段階酸化による
ＬＯＣＯＳ酸化膜３９をして、ボロン拡散層４３による
ＬＯＣＯＳ酸化膜３９下の高抵抗素子１を形成する。 【効果】 高濃度Ｎ+ 拡散層と接するチャネルストッパ
部の耐圧低下を押さえ、チャネルストッパ効果も確実に
持たせるボロン濃度の拡散層を精度よく形成できる。ま
た抵抗値バラツキの少ないＬＯＣＯＳ酸化膜３９下の高
抵抗素子１を形成できる。
よるチャネルストッパおよび高抵抗素子を有する半導体
装置を製造する。 【構成】 低エネルギーと高エネルギーの２度のボロン
注入を施した後、ウェット酸化とドライ酸化の２段階酸
化によるＬＯＣＯＳ酸化をして、ボロン拡散層のチャネ
ルストッパ形成、および高エネルギーのボロン注入を施
した後、ウェット酸化とドライ酸化の２段階酸化による
ＬＯＣＯＳ酸化膜３９をして、ボロン拡散層４３による
ＬＯＣＯＳ酸化膜３９下の高抵抗素子１を形成する。 【効果】 高濃度Ｎ+ 拡散層と接するチャネルストッパ
部の耐圧低下を押さえ、チャネルストッパ効果も確実に
持たせるボロン濃度の拡散層を精度よく形成できる。ま
た抵抗値バラツキの少ないＬＯＣＯＳ酸化膜３９下の高
抵抗素子１を形成できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、さらに詳しくは、ボロンのイオン注入により、Ｌ
ＯＣＯＳ酸化膜下のチャネルストッパやＬＯＣＯＳ酸化
膜下の拡散層による高抵抗素子を形成する工程を含む半
導体装置の製造方法に関する。
関し、さらに詳しくは、ボロンのイオン注入により、Ｌ
ＯＣＯＳ酸化膜下のチャネルストッパやＬＯＣＯＳ酸化
膜下の拡散層による高抵抗素子を形成する工程を含む半
導体装置の製造方法に関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置の高集積化、高性
能化に伴い、ＬＯＣＯＳ法とボロンのイオン注入による
効果的な素子分離法や、ＬＯＣＯＳ法で形成される厚い
酸化膜のフィールド領域に、ボロンの拡散層による高抵
抗素子を形成する等の高集積化対応がなされてきた。
能化に伴い、ＬＯＣＯＳ法とボロンのイオン注入による
効果的な素子分離法や、ＬＯＣＯＳ法で形成される厚い
酸化膜のフィールド領域に、ボロンの拡散層による高抵
抗素子を形成する等の高集積化対応がなされてきた。
【０００３】ＬＯＣＯＳ法とボロンのイオン注入で、Ｌ
ＯＣＯＳ酸化膜下にチャネルストッパを形成する従来の
素子分離法につき、図５を参照して説明する。まず、図
５（ａ）に示すように、半導体基板１１の表面に酸化膜
３１を熱酸化により形成し、その上にプラズマＣＶＤよ
りＳｉＮ膜３２を堆積し、フォトリソグラフィ法により
半導体集積回路のフィールド領域となる部分のＳｉＮ３
２をパターニングし、その後ボロンのイオン注入をし
て、ボロン注入領域３３を形成する。次に図５（ｂ）に
示す様に、不活性ガスの熱処理により注入イオンを活性
化した後、ＳｉＮ膜３２を酸化防止膜として酸化のマス
クに使用し、熱酸化によりＬＯＣＯＳ酸化膜３４を半導
体基板１１に形成する。この様にして、フィールド領域
のＬＯＣＯＳ酸化膜３４下のボロン拡散層３５によるチ
ャネルストッパが形成される。
ＯＣＯＳ酸化膜下にチャネルストッパを形成する従来の
素子分離法につき、図５を参照して説明する。まず、図
５（ａ）に示すように、半導体基板１１の表面に酸化膜
３１を熱酸化により形成し、その上にプラズマＣＶＤよ
りＳｉＮ膜３２を堆積し、フォトリソグラフィ法により
半導体集積回路のフィールド領域となる部分のＳｉＮ３
２をパターニングし、その後ボロンのイオン注入をし
て、ボロン注入領域３３を形成する。次に図５（ｂ）に
示す様に、不活性ガスの熱処理により注入イオンを活性
化した後、ＳｉＮ膜３２を酸化防止膜として酸化のマス
クに使用し、熱酸化によりＬＯＣＯＳ酸化膜３４を半導
体基板１１に形成する。この様にして、フィールド領域
のＬＯＣＯＳ酸化膜３４下のボロン拡散層３５によるチ
ャネルストッパが形成される。
【０００４】また、半導体集積回路のフィールド領域の
ＬＯＣＯＳ酸化膜下に、ボロンの拡散層を用いた高抵抗
素子を形成して、半導体集積回路の高集積化を図ること
が行われてきた。この製造方法を図６を参照して説明す
る。。まず図６（ａ）に示したように、Ｐ型半導体基板
１１にＮ型不純物を拡散し、Ｎウェル１２を形成したＰ
型半導体基板１１上に、熱酸化膜３１を形成し、更にこ
の上にプラズマＣＶＤ法によりＳｉＮ膜３２を形成す
る。次に、フォトリソグラフィによりＳｉＮ膜３２をパ
ターンニングしてフィールド領域となる部分のＳｉＮ膜
３２を除去する。
ＬＯＣＯＳ酸化膜下に、ボロンの拡散層を用いた高抵抗
素子を形成して、半導体集積回路の高集積化を図ること
が行われてきた。この製造方法を図６を参照して説明す
る。。まず図６（ａ）に示したように、Ｐ型半導体基板
１１にＮ型不純物を拡散し、Ｎウェル１２を形成したＰ
型半導体基板１１上に、熱酸化膜３１を形成し、更にこ
の上にプラズマＣＶＤ法によりＳｉＮ膜３２を形成す
る。次に、フォトリソグラフィによりＳｉＮ膜３２をパ
ターンニングしてフィールド領域となる部分のＳｉＮ膜
３２を除去する。
【０００５】さらにその後、図６（ｂ）に示すように、
フォトレジスト３６を塗布し、ＬＯＣＯＳ酸化下のボロ
ン拡散層に高抵抗素子を形成するためのボロンイオン注
入用マスクによる、フォトレジスト３６のパターニング
する。次に、所望の高抵抗を形成すべく、ボロンのイオ
ン打ち込みをして、ボロン注入領域３７を形成する。次
に、図６（ｃ）に示すように、フォトレジスト３６を剥
離後、イオン注入したボロンの活性化の熱処理を行い、
その後ＳｉＮ膜３２を酸化防止膜として酸化のマスクに
使用し、ウェット酸化法にて酸化し、ＬＯＣＯＳ酸化膜
３４を形成する。このようにして、ＬＯＣＯＳ酸化膜３
４の下に、ボロン拡散層３８による高抵抗素子１が形成
される。
フォトレジスト３６を塗布し、ＬＯＣＯＳ酸化下のボロ
ン拡散層に高抵抗素子を形成するためのボロンイオン注
入用マスクによる、フォトレジスト３６のパターニング
する。次に、所望の高抵抗を形成すべく、ボロンのイオ
ン打ち込みをして、ボロン注入領域３７を形成する。次
に、図６（ｃ）に示すように、フォトレジスト３６を剥
離後、イオン注入したボロンの活性化の熱処理を行い、
その後ＳｉＮ膜３２を酸化防止膜として酸化のマスクに
使用し、ウェット酸化法にて酸化し、ＬＯＣＯＳ酸化膜
３４を形成する。このようにして、ＬＯＣＯＳ酸化膜３
４の下に、ボロン拡散層３８による高抵抗素子１が形成
される。
【０００６】しかし、上記の様なボロンのイオン注入に
よるＬＯＣＯＳ酸化膜下のチャネルストッパ形成におけ
る問題は、ボロンのイオン打ち込みドーズ量が多いと、
チャネルストッパの効果は上がるが、高濃度Ｎ+ 拡散層
と接する部分（図示せず）での耐圧が低下する。一方、
ボロンのイオン打ち込みドーズ量が少ないと、ＬＯＣＯ
Ｓ酸化時にボロンが酸化膜中に多く取り込まれ、更にま
た、ボロンの偏拆係数が小さいことにより、ＬＯＣＯＳ
酸化膜下の界面でボロン濃度の低下が起き、チャネルス
トッパの効果が低下する。更に、ＭＯＳトランジスタの
半導体集積回路においては、ＬＯＣＯＳ領域の周囲に生
じるバーズビーク下のボロン濃度の低下はゲート電極の
チャネル幅変動要因となり、ＭＯＳ特性を劣化させる。
よるＬＯＣＯＳ酸化膜下のチャネルストッパ形成におけ
る問題は、ボロンのイオン打ち込みドーズ量が多いと、
チャネルストッパの効果は上がるが、高濃度Ｎ+ 拡散層
と接する部分（図示せず）での耐圧が低下する。一方、
ボロンのイオン打ち込みドーズ量が少ないと、ＬＯＣＯ
Ｓ酸化時にボロンが酸化膜中に多く取り込まれ、更にま
た、ボロンの偏拆係数が小さいことにより、ＬＯＣＯＳ
酸化膜下の界面でボロン濃度の低下が起き、チャネルス
トッパの効果が低下する。更に、ＭＯＳトランジスタの
半導体集積回路においては、ＬＯＣＯＳ領域の周囲に生
じるバーズビーク下のボロン濃度の低下はゲート電極の
チャネル幅変動要因となり、ＭＯＳ特性を劣化させる。
【０００７】また、上記の様なボロンのイオン注入によ
るフィールド領域のＬＯＣＯＳ酸化膜下の高抵抗素子の
形成においては、拡散層の実質的なボロン濃度変動によ
る抵抗値のバラツキが大きな問題である。この抵抗値の
バラツキは、ＬＯＣＯＳ工程およびＬＯＣＯＳ工程以前
熱処理工程においての、シリコンのドーパントとなる不
純物の拡散により実質的なボロン濃度の変動によるか、
又はボロンの偏拆係数の関係で、ＬＯＣＯＳ工程時にボ
ロンの酸化膜への取り込まれ度合いの変動等によってお
こされる。この様なことで、高抵抗素子の抵抗値のバラ
ツキを起こし、半導体装置の製造歩留を低下させてい
る。
るフィールド領域のＬＯＣＯＳ酸化膜下の高抵抗素子の
形成においては、拡散層の実質的なボロン濃度変動によ
る抵抗値のバラツキが大きな問題である。この抵抗値の
バラツキは、ＬＯＣＯＳ工程およびＬＯＣＯＳ工程以前
熱処理工程においての、シリコンのドーパントとなる不
純物の拡散により実質的なボロン濃度の変動によるか、
又はボロンの偏拆係数の関係で、ＬＯＣＯＳ工程時にボ
ロンの酸化膜への取り込まれ度合いの変動等によってお
こされる。この様なことで、高抵抗素子の抵抗値のバラ
ツキを起こし、半導体装置の製造歩留を低下させてい
る。
【０００８】
【発明が解決しようとする課題】本発明は、上記のごと
くイオン注入後にＬＯＣＯＳ酸化をして、ＬＯＣＯＳ酸
化膜下のボロン拡散層によりチャネルストッパを形成す
る場合に、高濃度Ｎ+ 拡散層と隣接する箇所での耐圧低
下を押さえ、しかもチャネルストッパの効果を確実にす
るための精度よいボロン濃度制御を可能とする半導体装
置の製造方法を提供することを目的とする。また本発明
は、上記のごとくイオン注入後にＬＯＣＯＳ酸化をし
て、ＬＯＣＯＳ酸化膜下にボロン拡散層による高抵抗素
子を形成する場合に、ＬＯＣＯＳ酸化膜下のボロン拡散
層のボロン濃度バラツキを押さえたことで高抵抗素子の
抵抗値バラツキ押さえることを可能にする半導体装置の
製造方法を提供することを目的とする。
くイオン注入後にＬＯＣＯＳ酸化をして、ＬＯＣＯＳ酸
化膜下のボロン拡散層によりチャネルストッパを形成す
る場合に、高濃度Ｎ+ 拡散層と隣接する箇所での耐圧低
下を押さえ、しかもチャネルストッパの効果を確実にす
るための精度よいボロン濃度制御を可能とする半導体装
置の製造方法を提供することを目的とする。また本発明
は、上記のごとくイオン注入後にＬＯＣＯＳ酸化をし
て、ＬＯＣＯＳ酸化膜下にボロン拡散層による高抵抗素
子を形成する場合に、ＬＯＣＯＳ酸化膜下のボロン拡散
層のボロン濃度バラツキを押さえたことで高抵抗素子の
抵抗値バラツキ押さえることを可能にする半導体装置の
製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上記の課題を解決するために提案するもので
あり、半導体基板上に酸化防止膜を形成し、前記半導体
基板に形成する半導体集積回路のフィールド領域になる
前記酸化防止膜をフォトリソグラフィ法により開口し、
前記酸化防止膜をマスクに熱酸化してＬＯＣＯＳ酸化膜
を形成し、ＬＯＣＯＳ酸化膜下にチャネルストッパを形
成する半導体装置の製造方法であって、前記チャネルス
トッパとなるボロンをイオン注入する際に、前記半導体
基板表面に低エネルギーで打ち込むイオン注入と、ＬＯ
ＣＯＳ酸化膜厚の略半分の値に相当する半導体基板表面
からの深さに高エネルギーで打ち込むイオン注入を施し
た後、前記酸化防止膜をマスクとして熱酸化し、前記Ｌ
ＯＣＯＳ酸化膜を形成することを特徴とする。また、本
発明の半導体装置の製造方法は、上記の半導体装置の製
造方法であって、ＬＯＣＯＳ酸化工程を水蒸気と酸素ガ
スによるウェット酸化工程と酸素ガスのみによるドライ
酸化工程をこの順序で施して、前記ＬＯＣＯＳ酸化膜を
形成することを特徴とするものである。
造方法は、上記の課題を解決するために提案するもので
あり、半導体基板上に酸化防止膜を形成し、前記半導体
基板に形成する半導体集積回路のフィールド領域になる
前記酸化防止膜をフォトリソグラフィ法により開口し、
前記酸化防止膜をマスクに熱酸化してＬＯＣＯＳ酸化膜
を形成し、ＬＯＣＯＳ酸化膜下にチャネルストッパを形
成する半導体装置の製造方法であって、前記チャネルス
トッパとなるボロンをイオン注入する際に、前記半導体
基板表面に低エネルギーで打ち込むイオン注入と、ＬＯ
ＣＯＳ酸化膜厚の略半分の値に相当する半導体基板表面
からの深さに高エネルギーで打ち込むイオン注入を施し
た後、前記酸化防止膜をマスクとして熱酸化し、前記Ｌ
ＯＣＯＳ酸化膜を形成することを特徴とする。また、本
発明の半導体装置の製造方法は、上記の半導体装置の製
造方法であって、ＬＯＣＯＳ酸化工程を水蒸気と酸素ガ
スによるウェット酸化工程と酸素ガスのみによるドライ
酸化工程をこの順序で施して、前記ＬＯＣＯＳ酸化膜を
形成することを特徴とするものである。
【００１０】更にまた、本発明の半導体装置の製造方法
は、半導体基板に形成される半導体集積回路でフィール
ド領域のＬＯＣＯＳ酸化膜下に拡散層による高抵抗素子
を形成する半導体装置の製造方法であって、形成される
前記ＬＯＣＯＳ酸化膜厚の略半分の値に相当する半導体
基板表面からの深さに高エネルギーで打ち込むボロンの
イオン注入をした後、前記酸化防止膜をマスクとして熱
酸化によりＬＯＣＯＳ酸化膜を形成することで、ＬＯＣ
ＯＳ酸化膜下に拡散層による高抵抗を形成することを特
徴とするものである。また、本発明の半導体装置の製造
方法は、上記のＬＯＣＯＳ酸化膜下に拡散層による高抵
抗素子を形成する半導体装置の製造方法であって、ＬＯ
ＣＯＳ酸化工程を水蒸気と酸素ガスによるウェット酸化
工程と酸素ガスのみによるドライ酸化工程をこの順序で
施して、前記ＬＯＣＯＳ酸化膜を形成することを特徴と
するものである。
は、半導体基板に形成される半導体集積回路でフィール
ド領域のＬＯＣＯＳ酸化膜下に拡散層による高抵抗素子
を形成する半導体装置の製造方法であって、形成される
前記ＬＯＣＯＳ酸化膜厚の略半分の値に相当する半導体
基板表面からの深さに高エネルギーで打ち込むボロンの
イオン注入をした後、前記酸化防止膜をマスクとして熱
酸化によりＬＯＣＯＳ酸化膜を形成することで、ＬＯＣ
ＯＳ酸化膜下に拡散層による高抵抗を形成することを特
徴とするものである。また、本発明の半導体装置の製造
方法は、上記のＬＯＣＯＳ酸化膜下に拡散層による高抵
抗素子を形成する半導体装置の製造方法であって、ＬＯ
ＣＯＳ酸化工程を水蒸気と酸素ガスによるウェット酸化
工程と酸素ガスのみによるドライ酸化工程をこの順序で
施して、前記ＬＯＣＯＳ酸化膜を形成することを特徴と
するものである。
【００１１】
【作用】本発明の半導体装置の製造方法によれば、ＬＯ
ＣＯＳ酸化時の酸化膜にボロンが食われる状態を極力押
さえることで、ＬＯＣＯＳ酸化膜下のボロン拡散層によ
るチャネルストッパや高抵抗素子を安定して精度よく形
成することができる。一般に、ボロンを含むシリコン半
導体基板を酸化すると、ボロンの偏拆係数の関係で酸化
膜中により多くのボロンが偏拆する。そこで、ボロンの
酸化膜に取り込まれる量を少なくすべく、ＬＯＣＯＳ酸
化膜がシリコン基板表面から内部に形成される厚み（Ｌ
ＯＣＯＳ酸化膜厚の約４割の厚み）以上の深さに高エネ
ルギーでボロンのイオン注入を施した後、前記酸化防止
膜をマスクとして熱酸化し、前記ＬＯＣＯＳ酸化膜を形
成ことで、ボロンのＬＯＣＯＳ酸化膜に食われる量を極
力押さえられる。
ＣＯＳ酸化時の酸化膜にボロンが食われる状態を極力押
さえることで、ＬＯＣＯＳ酸化膜下のボロン拡散層によ
るチャネルストッパや高抵抗素子を安定して精度よく形
成することができる。一般に、ボロンを含むシリコン半
導体基板を酸化すると、ボロンの偏拆係数の関係で酸化
膜中により多くのボロンが偏拆する。そこで、ボロンの
酸化膜に取り込まれる量を少なくすべく、ＬＯＣＯＳ酸
化膜がシリコン基板表面から内部に形成される厚み（Ｌ
ＯＣＯＳ酸化膜厚の約４割の厚み）以上の深さに高エネ
ルギーでボロンのイオン注入を施した後、前記酸化防止
膜をマスクとして熱酸化し、前記ＬＯＣＯＳ酸化膜を形
成ことで、ボロンのＬＯＣＯＳ酸化膜に食われる量を極
力押さえられる。
【００１２】更に、ボロンの偏拆係数は酸化条件の違い
により、次式のようになることが知られている。ウエッ
ト酸化時の偏拆係数ｍ（Ｓｉ中の不純物濃度とＳｉＯ2
中の不純物濃度の比）は、 ｍ＝１０４．０ＥＸＰ（−０．６６ｅＶ／ｋＴ） ドライ酸化時の偏拆係数ｍは、 ｍ＝１３．４ＥＸＰ（−０．３３ｅＶ／ｋＴ） 今、１０００℃でＬＯＣＯＳ酸化をする時には、ウエッ
ト酸化時およびドライ酸化時の偏拆係数ｍは、それぞれ
ｍ＝０．２５５、ｍ＝０．６６３となる。したがって、
ドライ酸化の方がボロンの酸化膜への取り込まれ度合い
が少なくてすむ。通常、厚いＬＯＣＯＳ酸化膜の形成
は、作業性の関係で酸化速度の大きいウエット酸化にて
行うが、上記のことを考慮して、ＬＯＣＯＳ酸化膜厚の
略半分の値に相当する半導体基板表面からの深さに高エ
ネルギーで打ち込むボロンイオン注入をした後、ＬＯＣ
ＯＳ酸化工程を水蒸気と酸素ガスによるウェット酸化工
程と酸素ガスのみによるドライ酸化工程をこの順序で施
して、前記ＬＯＣＯＳ酸化膜を形成すれば、ＬＯＣＯＳ
酸化膜下のボロン拡散層による高抵抗素子が、バラツキ
の少ない抵抗値で安定にでき、しかもの作業性よく形成
することができる。
により、次式のようになることが知られている。ウエッ
ト酸化時の偏拆係数ｍ（Ｓｉ中の不純物濃度とＳｉＯ2
中の不純物濃度の比）は、 ｍ＝１０４．０ＥＸＰ（−０．６６ｅＶ／ｋＴ） ドライ酸化時の偏拆係数ｍは、 ｍ＝１３．４ＥＸＰ（−０．３３ｅＶ／ｋＴ） 今、１０００℃でＬＯＣＯＳ酸化をする時には、ウエッ
ト酸化時およびドライ酸化時の偏拆係数ｍは、それぞれ
ｍ＝０．２５５、ｍ＝０．６６３となる。したがって、
ドライ酸化の方がボロンの酸化膜への取り込まれ度合い
が少なくてすむ。通常、厚いＬＯＣＯＳ酸化膜の形成
は、作業性の関係で酸化速度の大きいウエット酸化にて
行うが、上記のことを考慮して、ＬＯＣＯＳ酸化膜厚の
略半分の値に相当する半導体基板表面からの深さに高エ
ネルギーで打ち込むボロンイオン注入をした後、ＬＯＣ
ＯＳ酸化工程を水蒸気と酸素ガスによるウェット酸化工
程と酸素ガスのみによるドライ酸化工程をこの順序で施
して、前記ＬＯＣＯＳ酸化膜を形成すれば、ＬＯＣＯＳ
酸化膜下のボロン拡散層による高抵抗素子が、バラツキ
の少ない抵抗値で安定にでき、しかもの作業性よく形成
することができる。
【００１３】
【実施例】以下、本発明の具体的実施例につき、添付図
面を参照して説明する。なお従来技術の説明で参照した
図５、６中の構成部分と同様の構成部分には、同一の参
照符号を付すものとする。
面を参照して説明する。なお従来技術の説明で参照した
図５、６中の構成部分と同様の構成部分には、同一の参
照符号を付すものとする。
【００１４】実施例１ 本実施例は、半導体集積回路の製造方法における、ＬＯ
ＣＯＳ法とボロンのイオン注入による素子分離法に本発
明を適用した例であり、これを図１（ａ）〜（ｃ）を参
照にして説明する。まず、図１（ａ）に示すように、Ｐ
型半導体基板１１の表面に、厚さ約３０ｎｍの酸化膜３
１を熱酸化により形成し、その上にプラズマＣＶＤ法よ
り厚さ約２００ｎｍのＳｉＮ膜３２を堆積し、更にその
上に、フォトレジスト３７を１．５μｍの厚さで塗布す
る。次に、半導体集積回路のフィールド領域となる部分
のＳｉＮ膜３２を除去すべく、まずフォトレジスト３７
をリソグラフィ法によりパターニングし、その後このフ
ォトレジスト３７をマスクとしＳｉＮ膜３２をＲＩＥ法
によりエッチングする。
ＣＯＳ法とボロンのイオン注入による素子分離法に本発
明を適用した例であり、これを図１（ａ）〜（ｃ）を参
照にして説明する。まず、図１（ａ）に示すように、Ｐ
型半導体基板１１の表面に、厚さ約３０ｎｍの酸化膜３
１を熱酸化により形成し、その上にプラズマＣＶＤ法よ
り厚さ約２００ｎｍのＳｉＮ膜３２を堆積し、更にその
上に、フォトレジスト３７を１．５μｍの厚さで塗布す
る。次に、半導体集積回路のフィールド領域となる部分
のＳｉＮ膜３２を除去すべく、まずフォトレジスト３７
をリソグラフィ法によりパターニングし、その後このフ
ォトレジスト３７をマスクとしＳｉＮ膜３２をＲＩＥ法
によりエッチングする。
【００１５】次に、前記フォトレジスト３７とＳｉＮ膜
３２をマスクとし、Ｐ型半導体基板１１上の酸化膜３１
を通して、Ｐ型半導体基板１１に、一例としてドーズ量
約２Ｅ１３／ｃｍ2 、エネルギー約２０ＫｅＶでボロン
をイオン注入して、Ｐ型半導体基板１１表面のより浅い
部分（約６０ｎｍ）に低エネルギーのボロン注入領域３
３を形成する。その後、図１（ｂ）に示す様に、高エネ
ルギーによるボロンのイオン注入を行い、高エネルギー
によるボロン注入領域３８を形成する。この注入時のボ
ロンイオンのエネルギーは、この後に形成するＬＯＣＯ
Ｓ酸化膜厚より決め、例えばＬＯＣＯＳ酸化膜厚を約６
００ｎｍとする時は、Ｐ型半導体基板１１の表面よりＬ
ＯＣＯＳ酸化膜厚の約半分である深さ３００ｎｍ程度に
ボロンイオンが打ち込まれるようなエネルギーとし、こ
のエネルギー値は、酸化膜３１を考慮すると約１００Ｋ
ｅＶとなる。なお、この時のボロンイオンのドーズ量は
チャネルストッパ効果とＮ+ 高濃度不純物拡散領域（図
示せず）と接する箇所での耐圧低下を生じないことを考
慮し、約２Ｅ１３／ｃｍ2 程度とする。
３２をマスクとし、Ｐ型半導体基板１１上の酸化膜３１
を通して、Ｐ型半導体基板１１に、一例としてドーズ量
約２Ｅ１３／ｃｍ2 、エネルギー約２０ＫｅＶでボロン
をイオン注入して、Ｐ型半導体基板１１表面のより浅い
部分（約６０ｎｍ）に低エネルギーのボロン注入領域３
３を形成する。その後、図１（ｂ）に示す様に、高エネ
ルギーによるボロンのイオン注入を行い、高エネルギー
によるボロン注入領域３８を形成する。この注入時のボ
ロンイオンのエネルギーは、この後に形成するＬＯＣＯ
Ｓ酸化膜厚より決め、例えばＬＯＣＯＳ酸化膜厚を約６
００ｎｍとする時は、Ｐ型半導体基板１１の表面よりＬ
ＯＣＯＳ酸化膜厚の約半分である深さ３００ｎｍ程度に
ボロンイオンが打ち込まれるようなエネルギーとし、こ
のエネルギー値は、酸化膜３１を考慮すると約１００Ｋ
ｅＶとなる。なお、この時のボロンイオンのドーズ量は
チャネルストッパ効果とＮ+ 高濃度不純物拡散領域（図
示せず）と接する箇所での耐圧低下を生じないことを考
慮し、約２Ｅ１３／ｃｍ2 程度とする。
【００１６】次に、フォトレジスト３７を除去し、前記
低エネルギーのボロン注入領域３３や高エネルギーによ
るボロン注入領域３８のボロンの活性化をすべく、約１
０００℃で１０分間の熱処理をする。その後ＳｉＮ膜３
２を酸化防止のマスクとし、一例として水素ガスと酸素
ガスを１：１．１の比で混合したガスを、酸化炉中で燃
焼させて作る水蒸気と酸素の雰囲気中で酸化を行うウェ
ット酸化法により、約９５０℃で１６０分間酸化し、さ
らにその後、酸素ガスのみによるドライ酸化を約９５０
℃で３０分間おこない、図１（ｃ）に示すように、約６
００ｎｍのＬＯＣＯＳ酸化膜３９を形成する。この様に
してＬＯＣＯＳ酸化を行うと、低エネルギーと高エネル
ギーによって注入されたボロン注入領域３３、３８のボ
ロンは一部酸化膜に取り込まれながら、深さ方向と平面
方向に拡散してゆき、ＬＯＣＯＳ酸化膜３９下にボロン
拡散層４０が形成される。
低エネルギーのボロン注入領域３３や高エネルギーによ
るボロン注入領域３８のボロンの活性化をすべく、約１
０００℃で１０分間の熱処理をする。その後ＳｉＮ膜３
２を酸化防止のマスクとし、一例として水素ガスと酸素
ガスを１：１．１の比で混合したガスを、酸化炉中で燃
焼させて作る水蒸気と酸素の雰囲気中で酸化を行うウェ
ット酸化法により、約９５０℃で１６０分間酸化し、さ
らにその後、酸素ガスのみによるドライ酸化を約９５０
℃で３０分間おこない、図１（ｃ）に示すように、約６
００ｎｍのＬＯＣＯＳ酸化膜３９を形成する。この様に
してＬＯＣＯＳ酸化を行うと、低エネルギーと高エネル
ギーによって注入されたボロン注入領域３３、３８のボ
ロンは一部酸化膜に取り込まれながら、深さ方向と平面
方向に拡散してゆき、ＬＯＣＯＳ酸化膜３９下にボロン
拡散層４０が形成される。
【００１７】この時、Ｐ型半導体基板１１の表面に打ち
込まれた前者の低エネルギーのボロン注入領域３３のボ
ロンは、ＬＯＣＯＳ酸化膜３９のバーズビーク部４１の
下にも効果的に拡散してチャネルストッパの機能を確実
に持たせることができる。また、後者の高エネルギーに
よるボロン注入領域３８のボロンは、ＬＯＣＯＳ酸化時
の酸化膜への取り込まれが少なく、またウェット酸化と
ドライ酸化の２段階酸化によりボロンの偏拆係数の関係
で決まるＬＯＣＯＳの界面での濃度低下が軽減され、チ
ャネルストッパ効果と耐圧の面で決める所望のボロン濃
度が精度よく得られる。この上述したボロンイオンの二
度打ち込みと２段階のＬＯＣＯＳ酸化をした時、ＬＯＣ
ＯＳ酸化膜３９とＰ型半導体基板１１のボロン濃度分布
を従来法と対比して示したのが図２（ａ）、（ｂ）であ
る。ここで、図２（ａ）は本実施例１の場合で、図２
（ｂ）は従来例の場合である。この図２より明らかなよ
うに、本実施例１の場合はＬＯＣＯＳ酸化膜へのボロン
取り込まれ量が少なく、またＬＯＣＯＳの界面における
ボロン濃度低下が少なく所望のボロン濃度が得やすくな
っている。
込まれた前者の低エネルギーのボロン注入領域３３のボ
ロンは、ＬＯＣＯＳ酸化膜３９のバーズビーク部４１の
下にも効果的に拡散してチャネルストッパの機能を確実
に持たせることができる。また、後者の高エネルギーに
よるボロン注入領域３８のボロンは、ＬＯＣＯＳ酸化時
の酸化膜への取り込まれが少なく、またウェット酸化と
ドライ酸化の２段階酸化によりボロンの偏拆係数の関係
で決まるＬＯＣＯＳの界面での濃度低下が軽減され、チ
ャネルストッパ効果と耐圧の面で決める所望のボロン濃
度が精度よく得られる。この上述したボロンイオンの二
度打ち込みと２段階のＬＯＣＯＳ酸化をした時、ＬＯＣ
ＯＳ酸化膜３９とＰ型半導体基板１１のボロン濃度分布
を従来法と対比して示したのが図２（ａ）、（ｂ）であ
る。ここで、図２（ａ）は本実施例１の場合で、図２
（ｂ）は従来例の場合である。この図２より明らかなよ
うに、本実施例１の場合はＬＯＣＯＳ酸化膜へのボロン
取り込まれ量が少なく、またＬＯＣＯＳの界面における
ボロン濃度低下が少なく所望のボロン濃度が得やすくな
っている。
【００１８】実施例２ 本実施例は、半導体集積回路の製造方法における、フィ
ールド領域のＬＯＣＯＳ酸化膜下に高抵抗素子を形成す
る場合に本発明を適用した例であり、図３（ａ）〜
（ｃ）および図４を参照して説明する。本実施例は、ま
ず図３（ａ）に示したように、通常方法にてＰ型半導体
基板１１にＮ型不純物を拡散し、Ｎウェル１２を形成し
たＰ型半導体基板１１上に、膜厚３０ｎｍの熱酸化膜３
１を形成し、更にこの上にプラズマＣＶＤ法によりＳｉ
Ｎ膜３２を膜厚約２００ｎｍ形成する。次に、フォトリ
ソグラフィによりＳｉＮ膜１３をパターニングしてフィ
ールド領域となる部分のＳｉＮ膜３２を除去する。
ールド領域のＬＯＣＯＳ酸化膜下に高抵抗素子を形成す
る場合に本発明を適用した例であり、図３（ａ）〜
（ｃ）および図４を参照して説明する。本実施例は、ま
ず図３（ａ）に示したように、通常方法にてＰ型半導体
基板１１にＮ型不純物を拡散し、Ｎウェル１２を形成し
たＰ型半導体基板１１上に、膜厚３０ｎｍの熱酸化膜３
１を形成し、更にこの上にプラズマＣＶＤ法によりＳｉ
Ｎ膜３２を膜厚約２００ｎｍ形成する。次に、フォトリ
ソグラフィによりＳｉＮ膜１３をパターニングしてフィ
ールド領域となる部分のＳｉＮ膜３２を除去する。
【００１９】さらにその後、図３（ｂ）に示すように、
フォトレジスト３６を膜厚約１．５μｍほど塗布し、Ｌ
ＯＣＯＳ酸化膜下のボロン拡散層に高抵抗素子を形成す
るためのボロンイオン注入用のフォトマスクにて、フォ
トレジスト３６をパターニングする。次に、所望の高抵
抗を形成すべく、フォトレジスト３６のパター形状とＬ
ＯＣＯＳ酸化およびその後の熱処理とを考慮して決める
ボロンのドーズ量、例えば６Ｅ１３／ｃｍ2 で、エネル
ギーとしては、この後に形成するＬＯＣＯＳ酸化膜の膜
厚、例えば６００ｎｍの約半分程度のボロンイオン注入
の投影飛程を与えるエネルギー約１００ＫｅＶで、ボロ
ンをフォトレジスト３６をマスクとしてＰ型半導体基板
１１に打ち込み、ボロン注入領域４２を形成する。
フォトレジスト３６を膜厚約１．５μｍほど塗布し、Ｌ
ＯＣＯＳ酸化膜下のボロン拡散層に高抵抗素子を形成す
るためのボロンイオン注入用のフォトマスクにて、フォ
トレジスト３６をパターニングする。次に、所望の高抵
抗を形成すべく、フォトレジスト３６のパター形状とＬ
ＯＣＯＳ酸化およびその後の熱処理とを考慮して決める
ボロンのドーズ量、例えば６Ｅ１３／ｃｍ2 で、エネル
ギーとしては、この後に形成するＬＯＣＯＳ酸化膜の膜
厚、例えば６００ｎｍの約半分程度のボロンイオン注入
の投影飛程を与えるエネルギー約１００ＫｅＶで、ボロ
ンをフォトレジスト３６をマスクとしてＰ型半導体基板
１１に打ち込み、ボロン注入領域４２を形成する。
【００２０】次に、フォトレジスト３６を剥離後、イオ
ン注入したボロンの活性化のため、約１０００℃で１０
分間の熱処理を行う。その後引き続いて、ＳｉＮ膜３２
を酸化防止のマスクとし、一例として水素ガスと酸素ガ
スを１：１．１の比で混合したガスを、酸化炉中で燃焼
させて作る水蒸気と酸素の雰囲気中で酸化を行うウェッ
ト酸化法により、約９５０℃で１６０分間酸化し、さら
にその後、酸素ガスのみによるドライ酸化を約９５０℃
で３０分間おこない、図３（ｃ）に示すように、約６０
０ｎｍのＬＯＣＯＳ酸化膜３９を形成する。上述したよ
うなボロンのイオン注入法とＬＯＣＯＳ酸化法とによ
り、ＬＯＣＯＳ酸化膜３９下のボロン拡散層４３による
高抵抗素子１を形成することで、ＬＯＣＯＳ酸化膜への
ボロンの取り込まれ量を軽減し、またボロンの偏拆係数
に起因するＬＯＣＯＳの界面でのボロン濃度の落ち込み
も軽減でき、バラツキの少ない、所望の抵抗値もつ高抵
抗素子１が安定して形成でき、しかも、ＬＯＣＯＳ酸化
をウェット酸化とドライ酸化の二段階酸化とすることで
の作業性への影響はほとんど無い。
ン注入したボロンの活性化のため、約１０００℃で１０
分間の熱処理を行う。その後引き続いて、ＳｉＮ膜３２
を酸化防止のマスクとし、一例として水素ガスと酸素ガ
スを１：１．１の比で混合したガスを、酸化炉中で燃焼
させて作る水蒸気と酸素の雰囲気中で酸化を行うウェッ
ト酸化法により、約９５０℃で１６０分間酸化し、さら
にその後、酸素ガスのみによるドライ酸化を約９５０℃
で３０分間おこない、図３（ｃ）に示すように、約６０
０ｎｍのＬＯＣＯＳ酸化膜３９を形成する。上述したよ
うなボロンのイオン注入法とＬＯＣＯＳ酸化法とによ
り、ＬＯＣＯＳ酸化膜３９下のボロン拡散層４３による
高抵抗素子１を形成することで、ＬＯＣＯＳ酸化膜への
ボロンの取り込まれ量を軽減し、またボロンの偏拆係数
に起因するＬＯＣＯＳの界面でのボロン濃度の落ち込み
も軽減でき、バラツキの少ない、所望の抵抗値もつ高抵
抗素子１が安定して形成でき、しかも、ＬＯＣＯＳ酸化
をウェット酸化とドライ酸化の二段階酸化とすることで
の作業性への影響はほとんど無い。
【００２１】上述のＬＯＣＯＳ酸化膜下の高抵抗素子１
を形成した後は、従来の方法によって、Ｐ型半導体基板
１１のＮウェル３１の領域には、ＰチャンネルＭＯＳト
ランジスタ２を、Ｐ型半導体基板１１には、Ｎチャンネ
ルＭＯＳトランジスタ（図示せず）等を形成し、コンタ
クト窓開けや電極形成等を行い、図４に示すような半導
体集積回路を作製する。以上、本発明の２例の実施例で
説明した製造方法は、これら実施例に何ら限定されるも
のではない。例えば、ＬＯＣＯＳ酸化時のウェット酸化
は蒸留水の加熱による水蒸気を使用してもよく、高エネ
ルギーのボロン打ち込み用マスクとしてＣＶＤのＳｉＯ
2 膜等を利用してもよい。その他、本発明の技術的思想
の範囲内で、ボロンのイオン注入やＬＯＣＯＳ酸化の製
造条件は適宜変更が可能である。
を形成した後は、従来の方法によって、Ｐ型半導体基板
１１のＮウェル３１の領域には、ＰチャンネルＭＯＳト
ランジスタ２を、Ｐ型半導体基板１１には、Ｎチャンネ
ルＭＯＳトランジスタ（図示せず）等を形成し、コンタ
クト窓開けや電極形成等を行い、図４に示すような半導
体集積回路を作製する。以上、本発明の２例の実施例で
説明した製造方法は、これら実施例に何ら限定されるも
のではない。例えば、ＬＯＣＯＳ酸化時のウェット酸化
は蒸留水の加熱による水蒸気を使用してもよく、高エネ
ルギーのボロン打ち込み用マスクとしてＣＶＤのＳｉＯ
2 膜等を利用してもよい。その他、本発明の技術的思想
の範囲内で、ボロンのイオン注入やＬＯＣＯＳ酸化の製
造条件は適宜変更が可能である。
【００２２】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法によるＬＯＣＯＳ酸化膜下のチ
ャネルストッパ形成は、低エネルギーと高いエネルギー
によるボロンのイオン注入を行った後に、ウェット酸化
とドライ酸化の２段階酸化法をとることにより、高濃度
Ｎ+ 拡散層と隣接する箇所での耐圧低下を押さえ、しか
もバードビーク部も含めたＬＯＣＯＳ酸化膜下のチャネ
ルストッパ機能を確実に持たせた精度よいボロン濃度制
御を可能にする。また、本発明の半導体装置の製造方法
によるＬＯＣＯＳ酸化膜下のボロン拡散層による高抵抗
素子の形成は、高いエネルギーによるボロンのイオン注
入を行った後に、ウェット酸化とドライ酸化の２段階酸
化法をとることにより、バラツキの少ない所望の抵抗値
もったＬＯＣＯＳ酸化膜下の高抵抗素子が安定して形成
でき、半導体装置の製造歩留りを改善できる。
の半導体装置の製造方法によるＬＯＣＯＳ酸化膜下のチ
ャネルストッパ形成は、低エネルギーと高いエネルギー
によるボロンのイオン注入を行った後に、ウェット酸化
とドライ酸化の２段階酸化法をとることにより、高濃度
Ｎ+ 拡散層と隣接する箇所での耐圧低下を押さえ、しか
もバードビーク部も含めたＬＯＣＯＳ酸化膜下のチャネ
ルストッパ機能を確実に持たせた精度よいボロン濃度制
御を可能にする。また、本発明の半導体装置の製造方法
によるＬＯＣＯＳ酸化膜下のボロン拡散層による高抵抗
素子の形成は、高いエネルギーによるボロンのイオン注
入を行った後に、ウェット酸化とドライ酸化の２段階酸
化法をとることにより、バラツキの少ない所望の抵抗値
もったＬＯＣＯＳ酸化膜下の高抵抗素子が安定して形成
でき、半導体装置の製造歩留りを改善できる。
【図１】本発明を適応した実施例１の工程を、その工程
順に説明する概略断面図であり、（ａ）は低エネルギー
のボロンイオン注入によるボロン注入領域を形成した状
態、（ｂ）は高エネルギーのボロンイオン注入によるボ
ロン注入領域を形成した状態、（ｃ）はＬＯＣＯＳ酸化
してボロン拡散層を形成した状態である。
順に説明する概略断面図であり、（ａ）は低エネルギー
のボロンイオン注入によるボロン注入領域を形成した状
態、（ｂ）は高エネルギーのボロンイオン注入によるボ
ロン注入領域を形成した状態、（ｃ）はＬＯＣＯＳ酸化
してボロン拡散層を形成した状態である。
【図２】ＬＯＣＯＳ酸化をした時、ＬＯＣＯＳ酸化膜と
Ｐ型半導体基板のボロン濃度分布を示したもので、
（ａ）は本発明の場合で、（ｂ）は従来の場合である。
Ｐ型半導体基板のボロン濃度分布を示したもので、
（ａ）は本発明の場合で、（ｂ）は従来の場合である。
【図３】本発明を適応した実施例２の工程を、その工程
順に説明する概略断面図であり、（ａ）は酸化防止膜の
ＳｉＮ膜をパターニングした状態、（ｂ）は高エネルギ
ーのボロンイオン注入によるボロン注入領域を形成した
状態、（ｃ）はＬＯＣＯＳ酸化してボロン拡散層を形成
した状態である。
順に説明する概略断面図であり、（ａ）は酸化防止膜の
ＳｉＮ膜をパターニングした状態、（ｂ）は高エネルギ
ーのボロンイオン注入によるボロン注入領域を形成した
状態、（ｃ）はＬＯＣＯＳ酸化してボロン拡散層を形成
した状態である。
【図４】本発明を適応した実施例２のＬＯＣＯＳ酸化膜
下の高抵抗素子を有する半導体集積回路の概略断面図で
ある。
下の高抵抗素子を有する半導体集積回路の概略断面図で
ある。
【図５】従来のＬＯＣＯＳ酸化膜下のチャネルストッパ
形成工程を、その工程順に説明する概略断面図であり、
（ａ）は低エネルギーのボロンイオン注入によるボロン
注入領域を形成した状態、（ｂ）はＬＯＣＯＳ酸化して
ボロン拡散層を形成した状態である。
形成工程を、その工程順に説明する概略断面図であり、
（ａ）は低エネルギーのボロンイオン注入によるボロン
注入領域を形成した状態、（ｂ）はＬＯＣＯＳ酸化して
ボロン拡散層を形成した状態である。
【図６】従来のＬＯＣＯＳ酸化膜下の高抵抗素子形成工
程を、その工程順に説明する概略断面図であり、（ａ）
は酸化防止膜のＳｉＮ膜をパターンニングした状態、
（ｂ）は低エネルギーのボロンイオン注入によるボロン
注入領域を形成した状態、（ｃ）はＬＯＣＯＳ酸化して
ボロン拡散層による高抵抗素子を形成した状態である。
程を、その工程順に説明する概略断面図であり、（ａ）
は酸化防止膜のＳｉＮ膜をパターンニングした状態、
（ｂ）は低エネルギーのボロンイオン注入によるボロン
注入領域を形成した状態、（ｃ）はＬＯＣＯＳ酸化して
ボロン拡散層による高抵抗素子を形成した状態である。
１ ＬＯＣＯＳ酸化膜下の高抵抗素子 ２ ＭＯＳトランジスタ １１ Ｐ型半導体基板 １２ Ｎウェル ３１ 酸化膜 ３２ ＳｉＮ膜 ３９ ＬＯＣＯＳ酸化膜 ４０ チャネルストッパ ４３ 高抵抗素子
Claims (4)
- 【請求項１】 半導体基板上に酸化防止膜を形成し、前
記半導体基板に形成する半導体集積回路のフィールド領
域になる前記酸化防止膜をフォトリソグラフィ法により
開口し、前記フィールド領域にチャネルストッパとする
ボロンをイオン注入した後、前記酸化防止膜をマスクに
熱酸化してＬＯＣＯＳ酸化膜を形成し、ＬＯＣＯＳ酸化
膜下にチャネルストッパを形成する半導体装置の製造方
法において、 前記チャネルストッパとなるボロンをイオン注入する際
に、前記半導体基板表面に低エネルギーで打ち込むイオ
ン注入と、ＬＯＣＯＳ酸化膜厚の略半分の値に相当する
半導体基板表面からの深さに高エネルギーで打ち込むイ
オン注入を施した後、前記酸化防止膜をマスクとして熱
酸化し前記ＬＯＣＯＳ酸化膜を形成することを特徴とす
る半導体装置の製造方法。 - 【請求項２】 請求項１に記載した半導体装置の製造方
法において、 ＬＯＣＯＳ酸化工程を水蒸気と酸素ガスによるウェット
酸化工程と酸素ガスのみによるドライ酸化工程をこの順
序で施して、前記ＬＯＣＯＳ酸化膜を形成することを特
徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板に形成される半導体集積回路
でフィールド領域のＬＯＣＯＳ酸化膜下に拡散層による
高抵抗素子を形成する半導体装置の製造方法において、 形成される前記ＬＯＣＯＳ酸化膜厚の略半分の値に相当
する半導体基板表面からの深さに高エネルギーで打ち込
むボロンのイオン注入を施した後、前記酸化防止膜をマ
スクとして熱酸化によりＬＯＣＯＳ酸化膜を形成するこ
とで、前記ＬＯＣＯＳ酸化膜下に拡散層による高抵抗素
子を形成する半導体装置の製造方法。 - 【請求項４】 請求項３に記載した半導体装置の製造方
法において、 ＬＯＣＯＳ酸化工程を水蒸気と酸素ガスによるウェット
酸化工程と酸素ガスのみによるドライ酸化工程をこの順
序で施して、前記ＬＯＣＯＳ酸化膜を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14728595A JPH097967A (ja) | 1995-06-14 | 1995-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14728595A JPH097967A (ja) | 1995-06-14 | 1995-06-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH097967A true JPH097967A (ja) | 1997-01-10 |
Family
ID=15426752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14728595A Pending JPH097967A (ja) | 1995-06-14 | 1995-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH097967A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5829290A (en) * | 1996-02-14 | 1998-11-03 | Crown Cork & Seal Technologies Corporation | Reshaping of containers |
| US5832766A (en) * | 1996-07-15 | 1998-11-10 | Crown Cork & Seal Technologies Corporation | Systems and methods for making decorative shaped metal cans |
| US5960659A (en) * | 1995-10-02 | 1999-10-05 | Crown Cork & Seal Company, Inc. | Systems and methods for making decorative shaped metal cans |
| CN111769047A (zh) * | 2020-09-03 | 2020-10-13 | 江苏应能微电子有限公司 | 一种高压金属氧化物半导体终端区制造方法 |
-
1995
- 1995-06-14 JP JP14728595A patent/JPH097967A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5960659A (en) * | 1995-10-02 | 1999-10-05 | Crown Cork & Seal Company, Inc. | Systems and methods for making decorative shaped metal cans |
| US5829290A (en) * | 1996-02-14 | 1998-11-03 | Crown Cork & Seal Technologies Corporation | Reshaping of containers |
| US5832766A (en) * | 1996-07-15 | 1998-11-10 | Crown Cork & Seal Technologies Corporation | Systems and methods for making decorative shaped metal cans |
| US5970767A (en) * | 1996-07-15 | 1999-10-26 | Crown Cork & Seal Technologies Corporation | Systems and methods for making decorative shaped metal cans |
| CN111769047A (zh) * | 2020-09-03 | 2020-10-13 | 江苏应能微电子有限公司 | 一种高压金属氧化物半导体终端区制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970000703B1 (ko) | 반도체 장치의 제조 방법 | |
| JPS6115594B2 (ja) | ||
| JPS61237422A (ja) | 半導体装置の製造方法 | |
| US4847213A (en) | Process for providing isolation between CMOS devices | |
| JPH06112419A (ja) | 半導体装置の製造方法 | |
| JP4505349B2 (ja) | 半導体装置の製造方法 | |
| JPH0312785B2 (ja) | ||
| JPH097967A (ja) | 半導体装置の製造方法 | |
| JP4031408B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH09223793A (ja) | 半導体装置及びその製造方法 | |
| JPH05243264A (ja) | トランジスタの製造方法 | |
| JPH0637106A (ja) | 半導体製造装置の製造方法 | |
| JPH0423329A (ja) | 半導体装置の製造方法 | |
| JPH0653237A (ja) | 半導体素子の製造方法 | |
| JP3566811B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0778979A (ja) | 半導体装置の製造方法 | |
| JPS58220461A (ja) | 半導体装置の製造方法 | |
| JPH07321193A (ja) | 半導体装置の製造方法 | |
| JPH0555204A (ja) | 半導体装置の製造方法 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPH0274042A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JP2000164693A (ja) | 半導体装置の製造方法 | |
| JPH027441A (ja) | 半導体装置の製造方法 | |
| JPH02240933A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH02240934A (ja) | Ｍｏｓ型半導体装置の製造方法 |