JPH097967A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH097967A JPH097967A JP14728595A JP14728595A JPH097967A JP H097967 A JPH097967 A JP H097967A JP 14728595 A JP14728595 A JP 14728595A JP 14728595 A JP14728595 A JP 14728595A JP H097967 A JPH097967 A JP H097967A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- boron
- locos
- locos oxide
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 LOCOS酸化膜下にボロンのイオン注入に
よるチャネルストッパおよび高抵抗素子を有する半導体
装置を製造する。 【構成】 低エネルギーと高エネルギーの2度のボロン
注入を施した後、ウェット酸化とドライ酸化の2段階酸
化によるLOCOS酸化をして、ボロン拡散層のチャネ
ルストッパ形成、および高エネルギーのボロン注入を施
した後、ウェット酸化とドライ酸化の2段階酸化による
LOCOS酸化膜39をして、ボロン拡散層43による
LOCOS酸化膜39下の高抵抗素子1を形成する。 【効果】 高濃度N+ 拡散層と接するチャネルストッパ
部の耐圧低下を押さえ、チャネルストッパ効果も確実に
持たせるボロン濃度の拡散層を精度よく形成できる。ま
た抵抗値バラツキの少ないLOCOS酸化膜39下の高
抵抗素子1を形成できる。
よるチャネルストッパおよび高抵抗素子を有する半導体
装置を製造する。 【構成】 低エネルギーと高エネルギーの2度のボロン
注入を施した後、ウェット酸化とドライ酸化の2段階酸
化によるLOCOS酸化をして、ボロン拡散層のチャネ
ルストッパ形成、および高エネルギーのボロン注入を施
した後、ウェット酸化とドライ酸化の2段階酸化による
LOCOS酸化膜39をして、ボロン拡散層43による
LOCOS酸化膜39下の高抵抗素子1を形成する。 【効果】 高濃度N+ 拡散層と接するチャネルストッパ
部の耐圧低下を押さえ、チャネルストッパ効果も確実に
持たせるボロン濃度の拡散層を精度よく形成できる。ま
た抵抗値バラツキの少ないLOCOS酸化膜39下の高
抵抗素子1を形成できる。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、さらに詳しくは、ボロンのイオン注入により、L
OCOS酸化膜下のチャネルストッパやLOCOS酸化
膜下の拡散層による高抵抗素子を形成する工程を含む半
導体装置の製造方法に関する。
関し、さらに詳しくは、ボロンのイオン注入により、L
OCOS酸化膜下のチャネルストッパやLOCOS酸化
膜下の拡散層による高抵抗素子を形成する工程を含む半
導体装置の製造方法に関する。
【0002】
【従来の技術】LSI等の半導体装置の高集積化、高性
能化に伴い、LOCOS法とボロンのイオン注入による
効果的な素子分離法や、LOCOS法で形成される厚い
酸化膜のフィールド領域に、ボロンの拡散層による高抵
抗素子を形成する等の高集積化対応がなされてきた。
能化に伴い、LOCOS法とボロンのイオン注入による
効果的な素子分離法や、LOCOS法で形成される厚い
酸化膜のフィールド領域に、ボロンの拡散層による高抵
抗素子を形成する等の高集積化対応がなされてきた。
【0003】LOCOS法とボロンのイオン注入で、L
OCOS酸化膜下にチャネルストッパを形成する従来の
素子分離法につき、図5を参照して説明する。まず、図
5(a)に示すように、半導体基板11の表面に酸化膜
31を熱酸化により形成し、その上にプラズマCVDよ
りSiN膜32を堆積し、フォトリソグラフィ法により
半導体集積回路のフィールド領域となる部分のSiN3
2をパターニングし、その後ボロンのイオン注入をし
て、ボロン注入領域33を形成する。次に図5(b)に
示す様に、不活性ガスの熱処理により注入イオンを活性
化した後、SiN膜32を酸化防止膜として酸化のマス
クに使用し、熱酸化によりLOCOS酸化膜34を半導
体基板11に形成する。この様にして、フィールド領域
のLOCOS酸化膜34下のボロン拡散層35によるチ
ャネルストッパが形成される。
OCOS酸化膜下にチャネルストッパを形成する従来の
素子分離法につき、図5を参照して説明する。まず、図
5(a)に示すように、半導体基板11の表面に酸化膜
31を熱酸化により形成し、その上にプラズマCVDよ
りSiN膜32を堆積し、フォトリソグラフィ法により
半導体集積回路のフィールド領域となる部分のSiN3
2をパターニングし、その後ボロンのイオン注入をし
て、ボロン注入領域33を形成する。次に図5(b)に
示す様に、不活性ガスの熱処理により注入イオンを活性
化した後、SiN膜32を酸化防止膜として酸化のマス
クに使用し、熱酸化によりLOCOS酸化膜34を半導
体基板11に形成する。この様にして、フィールド領域
のLOCOS酸化膜34下のボロン拡散層35によるチ
ャネルストッパが形成される。
【0004】また、半導体集積回路のフィールド領域の
LOCOS酸化膜下に、ボロンの拡散層を用いた高抵抗
素子を形成して、半導体集積回路の高集積化を図ること
が行われてきた。この製造方法を図6を参照して説明す
る。。まず図6(a)に示したように、P型半導体基板
11にN型不純物を拡散し、Nウェル12を形成したP
型半導体基板11上に、熱酸化膜31を形成し、更にこ
の上にプラズマCVD法によりSiN膜32を形成す
る。次に、フォトリソグラフィによりSiN膜32をパ
ターンニングしてフィールド領域となる部分のSiN膜
32を除去する。
LOCOS酸化膜下に、ボロンの拡散層を用いた高抵抗
素子を形成して、半導体集積回路の高集積化を図ること
が行われてきた。この製造方法を図6を参照して説明す
る。。まず図6(a)に示したように、P型半導体基板
11にN型不純物を拡散し、Nウェル12を形成したP
型半導体基板11上に、熱酸化膜31を形成し、更にこ
の上にプラズマCVD法によりSiN膜32を形成す
る。次に、フォトリソグラフィによりSiN膜32をパ
ターンニングしてフィールド領域となる部分のSiN膜
32を除去する。
【0005】さらにその後、図6(b)に示すように、
フォトレジスト36を塗布し、LOCOS酸化下のボロ
ン拡散層に高抵抗素子を形成するためのボロンイオン注
入用マスクによる、フォトレジスト36のパターニング
する。次に、所望の高抵抗を形成すべく、ボロンのイオ
ン打ち込みをして、ボロン注入領域37を形成する。次
に、図6(c)に示すように、フォトレジスト36を剥
離後、イオン注入したボロンの活性化の熱処理を行い、
その後SiN膜32を酸化防止膜として酸化のマスクに
使用し、ウェット酸化法にて酸化し、LOCOS酸化膜
34を形成する。このようにして、LOCOS酸化膜3
4の下に、ボロン拡散層38による高抵抗素子1が形成
される。
フォトレジスト36を塗布し、LOCOS酸化下のボロ
ン拡散層に高抵抗素子を形成するためのボロンイオン注
入用マスクによる、フォトレジスト36のパターニング
する。次に、所望の高抵抗を形成すべく、ボロンのイオ
ン打ち込みをして、ボロン注入領域37を形成する。次
に、図6(c)に示すように、フォトレジスト36を剥
離後、イオン注入したボロンの活性化の熱処理を行い、
その後SiN膜32を酸化防止膜として酸化のマスクに
使用し、ウェット酸化法にて酸化し、LOCOS酸化膜
34を形成する。このようにして、LOCOS酸化膜3
4の下に、ボロン拡散層38による高抵抗素子1が形成
される。
【0006】しかし、上記の様なボロンのイオン注入に
よるLOCOS酸化膜下のチャネルストッパ形成におけ
る問題は、ボロンのイオン打ち込みドーズ量が多いと、
チャネルストッパの効果は上がるが、高濃度N+ 拡散層
と接する部分(図示せず)での耐圧が低下する。一方、
ボロンのイオン打ち込みドーズ量が少ないと、LOCO
S酸化時にボロンが酸化膜中に多く取り込まれ、更にま
た、ボロンの偏拆係数が小さいことにより、LOCOS
酸化膜下の界面でボロン濃度の低下が起き、チャネルス
トッパの効果が低下する。更に、MOSトランジスタの
半導体集積回路においては、LOCOS領域の周囲に生
じるバーズビーク下のボロン濃度の低下はゲート電極の
チャネル幅変動要因となり、MOS特性を劣化させる。
よるLOCOS酸化膜下のチャネルストッパ形成におけ
る問題は、ボロンのイオン打ち込みドーズ量が多いと、
チャネルストッパの効果は上がるが、高濃度N+ 拡散層
と接する部分(図示せず)での耐圧が低下する。一方、
ボロンのイオン打ち込みドーズ量が少ないと、LOCO
S酸化時にボロンが酸化膜中に多く取り込まれ、更にま
た、ボロンの偏拆係数が小さいことにより、LOCOS
酸化膜下の界面でボロン濃度の低下が起き、チャネルス
トッパの効果が低下する。更に、MOSトランジスタの
半導体集積回路においては、LOCOS領域の周囲に生
じるバーズビーク下のボロン濃度の低下はゲート電極の
チャネル幅変動要因となり、MOS特性を劣化させる。
【0007】また、上記の様なボロンのイオン注入によ
るフィールド領域のLOCOS酸化膜下の高抵抗素子の
形成においては、拡散層の実質的なボロン濃度変動によ
る抵抗値のバラツキが大きな問題である。この抵抗値の
バラツキは、LOCOS工程およびLOCOS工程以前
熱処理工程においての、シリコンのドーパントとなる不
純物の拡散により実質的なボロン濃度の変動によるか、
又はボロンの偏拆係数の関係で、LOCOS工程時にボ
ロンの酸化膜への取り込まれ度合いの変動等によってお
こされる。この様なことで、高抵抗素子の抵抗値のバラ
ツキを起こし、半導体装置の製造歩留を低下させてい
る。
るフィールド領域のLOCOS酸化膜下の高抵抗素子の
形成においては、拡散層の実質的なボロン濃度変動によ
る抵抗値のバラツキが大きな問題である。この抵抗値の
バラツキは、LOCOS工程およびLOCOS工程以前
熱処理工程においての、シリコンのドーパントとなる不
純物の拡散により実質的なボロン濃度の変動によるか、
又はボロンの偏拆係数の関係で、LOCOS工程時にボ
ロンの酸化膜への取り込まれ度合いの変動等によってお
こされる。この様なことで、高抵抗素子の抵抗値のバラ
ツキを起こし、半導体装置の製造歩留を低下させてい
る。
【0008】
【発明が解決しようとする課題】本発明は、上記のごと
くイオン注入後にLOCOS酸化をして、LOCOS酸
化膜下のボロン拡散層によりチャネルストッパを形成す
る場合に、高濃度N+ 拡散層と隣接する箇所での耐圧低
下を押さえ、しかもチャネルストッパの効果を確実にす
るための精度よいボロン濃度制御を可能とする半導体装
置の製造方法を提供することを目的とする。また本発明
は、上記のごとくイオン注入後にLOCOS酸化をし
て、LOCOS酸化膜下にボロン拡散層による高抵抗素
子を形成する場合に、LOCOS酸化膜下のボロン拡散
層のボロン濃度バラツキを押さえたことで高抵抗素子の
抵抗値バラツキ押さえることを可能にする半導体装置の
製造方法を提供することを目的とする。
くイオン注入後にLOCOS酸化をして、LOCOS酸
化膜下のボロン拡散層によりチャネルストッパを形成す
る場合に、高濃度N+ 拡散層と隣接する箇所での耐圧低
下を押さえ、しかもチャネルストッパの効果を確実にす
るための精度よいボロン濃度制御を可能とする半導体装
置の製造方法を提供することを目的とする。また本発明
は、上記のごとくイオン注入後にLOCOS酸化をし
て、LOCOS酸化膜下にボロン拡散層による高抵抗素
子を形成する場合に、LOCOS酸化膜下のボロン拡散
層のボロン濃度バラツキを押さえたことで高抵抗素子の
抵抗値バラツキ押さえることを可能にする半導体装置の
製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上記の課題を解決するために提案するもので
あり、半導体基板上に酸化防止膜を形成し、前記半導体
基板に形成する半導体集積回路のフィールド領域になる
前記酸化防止膜をフォトリソグラフィ法により開口し、
前記酸化防止膜をマスクに熱酸化してLOCOS酸化膜
を形成し、LOCOS酸化膜下にチャネルストッパを形
成する半導体装置の製造方法であって、前記チャネルス
トッパとなるボロンをイオン注入する際に、前記半導体
基板表面に低エネルギーで打ち込むイオン注入と、LO
COS酸化膜厚の略半分の値に相当する半導体基板表面
からの深さに高エネルギーで打ち込むイオン注入を施し
た後、前記酸化防止膜をマスクとして熱酸化し、前記L
OCOS酸化膜を形成することを特徴とする。また、本
発明の半導体装置の製造方法は、上記の半導体装置の製
造方法であって、LOCOS酸化工程を水蒸気と酸素ガ
スによるウェット酸化工程と酸素ガスのみによるドライ
酸化工程をこの順序で施して、前記LOCOS酸化膜を
形成することを特徴とするものである。
造方法は、上記の課題を解決するために提案するもので
あり、半導体基板上に酸化防止膜を形成し、前記半導体
基板に形成する半導体集積回路のフィールド領域になる
前記酸化防止膜をフォトリソグラフィ法により開口し、
前記酸化防止膜をマスクに熱酸化してLOCOS酸化膜
を形成し、LOCOS酸化膜下にチャネルストッパを形
成する半導体装置の製造方法であって、前記チャネルス
トッパとなるボロンをイオン注入する際に、前記半導体
基板表面に低エネルギーで打ち込むイオン注入と、LO
COS酸化膜厚の略半分の値に相当する半導体基板表面
からの深さに高エネルギーで打ち込むイオン注入を施し
た後、前記酸化防止膜をマスクとして熱酸化し、前記L
OCOS酸化膜を形成することを特徴とする。また、本
発明の半導体装置の製造方法は、上記の半導体装置の製
造方法であって、LOCOS酸化工程を水蒸気と酸素ガ
スによるウェット酸化工程と酸素ガスのみによるドライ
酸化工程をこの順序で施して、前記LOCOS酸化膜を
形成することを特徴とするものである。
【0010】更にまた、本発明の半導体装置の製造方法
は、半導体基板に形成される半導体集積回路でフィール
ド領域のLOCOS酸化膜下に拡散層による高抵抗素子
を形成する半導体装置の製造方法であって、形成される
前記LOCOS酸化膜厚の略半分の値に相当する半導体
基板表面からの深さに高エネルギーで打ち込むボロンの
イオン注入をした後、前記酸化防止膜をマスクとして熱
酸化によりLOCOS酸化膜を形成することで、LOC
OS酸化膜下に拡散層による高抵抗を形成することを特
徴とするものである。また、本発明の半導体装置の製造
方法は、上記のLOCOS酸化膜下に拡散層による高抵
抗素子を形成する半導体装置の製造方法であって、LO
COS酸化工程を水蒸気と酸素ガスによるウェット酸化
工程と酸素ガスのみによるドライ酸化工程をこの順序で
施して、前記LOCOS酸化膜を形成することを特徴と
するものである。
は、半導体基板に形成される半導体集積回路でフィール
ド領域のLOCOS酸化膜下に拡散層による高抵抗素子
を形成する半導体装置の製造方法であって、形成される
前記LOCOS酸化膜厚の略半分の値に相当する半導体
基板表面からの深さに高エネルギーで打ち込むボロンの
イオン注入をした後、前記酸化防止膜をマスクとして熱
酸化によりLOCOS酸化膜を形成することで、LOC
OS酸化膜下に拡散層による高抵抗を形成することを特
徴とするものである。また、本発明の半導体装置の製造
方法は、上記のLOCOS酸化膜下に拡散層による高抵
抗素子を形成する半導体装置の製造方法であって、LO
COS酸化工程を水蒸気と酸素ガスによるウェット酸化
工程と酸素ガスのみによるドライ酸化工程をこの順序で
施して、前記LOCOS酸化膜を形成することを特徴と
するものである。
【0011】
【作用】本発明の半導体装置の製造方法によれば、LO
COS酸化時の酸化膜にボロンが食われる状態を極力押
さえることで、LOCOS酸化膜下のボロン拡散層によ
るチャネルストッパや高抵抗素子を安定して精度よく形
成することができる。一般に、ボロンを含むシリコン半
導体基板を酸化すると、ボロンの偏拆係数の関係で酸化
膜中により多くのボロンが偏拆する。そこで、ボロンの
酸化膜に取り込まれる量を少なくすべく、LOCOS酸
化膜がシリコン基板表面から内部に形成される厚み(L
OCOS酸化膜厚の約4割の厚み)以上の深さに高エネ
ルギーでボロンのイオン注入を施した後、前記酸化防止
膜をマスクとして熱酸化し、前記LOCOS酸化膜を形
成ことで、ボロンのLOCOS酸化膜に食われる量を極
力押さえられる。
COS酸化時の酸化膜にボロンが食われる状態を極力押
さえることで、LOCOS酸化膜下のボロン拡散層によ
るチャネルストッパや高抵抗素子を安定して精度よく形
成することができる。一般に、ボロンを含むシリコン半
導体基板を酸化すると、ボロンの偏拆係数の関係で酸化
膜中により多くのボロンが偏拆する。そこで、ボロンの
酸化膜に取り込まれる量を少なくすべく、LOCOS酸
化膜がシリコン基板表面から内部に形成される厚み(L
OCOS酸化膜厚の約4割の厚み)以上の深さに高エネ
ルギーでボロンのイオン注入を施した後、前記酸化防止
膜をマスクとして熱酸化し、前記LOCOS酸化膜を形
成ことで、ボロンのLOCOS酸化膜に食われる量を極
力押さえられる。
【0012】更に、ボロンの偏拆係数は酸化条件の違い
により、次式のようになることが知られている。ウエッ
ト酸化時の偏拆係数m(Si中の不純物濃度とSiO2
中の不純物濃度の比)は、 m=104.0EXP(−0.66eV/kT) ドライ酸化時の偏拆係数mは、 m=13.4EXP(−0.33eV/kT) 今、1000℃でLOCOS酸化をする時には、ウエッ
ト酸化時およびドライ酸化時の偏拆係数mは、それぞれ
m=0.255、m=0.663となる。したがって、
ドライ酸化の方がボロンの酸化膜への取り込まれ度合い
が少なくてすむ。通常、厚いLOCOS酸化膜の形成
は、作業性の関係で酸化速度の大きいウエット酸化にて
行うが、上記のことを考慮して、LOCOS酸化膜厚の
略半分の値に相当する半導体基板表面からの深さに高エ
ネルギーで打ち込むボロンイオン注入をした後、LOC
OS酸化工程を水蒸気と酸素ガスによるウェット酸化工
程と酸素ガスのみによるドライ酸化工程をこの順序で施
して、前記LOCOS酸化膜を形成すれば、LOCOS
酸化膜下のボロン拡散層による高抵抗素子が、バラツキ
の少ない抵抗値で安定にでき、しかもの作業性よく形成
することができる。
により、次式のようになることが知られている。ウエッ
ト酸化時の偏拆係数m(Si中の不純物濃度とSiO2
中の不純物濃度の比)は、 m=104.0EXP(−0.66eV/kT) ドライ酸化時の偏拆係数mは、 m=13.4EXP(−0.33eV/kT) 今、1000℃でLOCOS酸化をする時には、ウエッ
ト酸化時およびドライ酸化時の偏拆係数mは、それぞれ
m=0.255、m=0.663となる。したがって、
ドライ酸化の方がボロンの酸化膜への取り込まれ度合い
が少なくてすむ。通常、厚いLOCOS酸化膜の形成
は、作業性の関係で酸化速度の大きいウエット酸化にて
行うが、上記のことを考慮して、LOCOS酸化膜厚の
略半分の値に相当する半導体基板表面からの深さに高エ
ネルギーで打ち込むボロンイオン注入をした後、LOC
OS酸化工程を水蒸気と酸素ガスによるウェット酸化工
程と酸素ガスのみによるドライ酸化工程をこの順序で施
して、前記LOCOS酸化膜を形成すれば、LOCOS
酸化膜下のボロン拡散層による高抵抗素子が、バラツキ
の少ない抵抗値で安定にでき、しかもの作業性よく形成
することができる。
【0013】
【実施例】以下、本発明の具体的実施例につき、添付図
面を参照して説明する。なお従来技術の説明で参照した
図5、6中の構成部分と同様の構成部分には、同一の参
照符号を付すものとする。
面を参照して説明する。なお従来技術の説明で参照した
図5、6中の構成部分と同様の構成部分には、同一の参
照符号を付すものとする。
【0014】実施例1 本実施例は、半導体集積回路の製造方法における、LO
COS法とボロンのイオン注入による素子分離法に本発
明を適用した例であり、これを図1(a)〜(c)を参
照にして説明する。まず、図1(a)に示すように、P
型半導体基板11の表面に、厚さ約30nmの酸化膜3
1を熱酸化により形成し、その上にプラズマCVD法よ
り厚さ約200nmのSiN膜32を堆積し、更にその
上に、フォトレジスト37を1.5μmの厚さで塗布す
る。次に、半導体集積回路のフィールド領域となる部分
のSiN膜32を除去すべく、まずフォトレジスト37
をリソグラフィ法によりパターニングし、その後このフ
ォトレジスト37をマスクとしSiN膜32をRIE法
によりエッチングする。
COS法とボロンのイオン注入による素子分離法に本発
明を適用した例であり、これを図1(a)〜(c)を参
照にして説明する。まず、図1(a)に示すように、P
型半導体基板11の表面に、厚さ約30nmの酸化膜3
1を熱酸化により形成し、その上にプラズマCVD法よ
り厚さ約200nmのSiN膜32を堆積し、更にその
上に、フォトレジスト37を1.5μmの厚さで塗布す
る。次に、半導体集積回路のフィールド領域となる部分
のSiN膜32を除去すべく、まずフォトレジスト37
をリソグラフィ法によりパターニングし、その後このフ
ォトレジスト37をマスクとしSiN膜32をRIE法
によりエッチングする。
【0015】次に、前記フォトレジスト37とSiN膜
32をマスクとし、P型半導体基板11上の酸化膜31
を通して、P型半導体基板11に、一例としてドーズ量
約2E13/cm2 、エネルギー約20KeVでボロン
をイオン注入して、P型半導体基板11表面のより浅い
部分(約60nm)に低エネルギーのボロン注入領域3
3を形成する。その後、図1(b)に示す様に、高エネ
ルギーによるボロンのイオン注入を行い、高エネルギー
によるボロン注入領域38を形成する。この注入時のボ
ロンイオンのエネルギーは、この後に形成するLOCO
S酸化膜厚より決め、例えばLOCOS酸化膜厚を約6
00nmとする時は、P型半導体基板11の表面よりL
OCOS酸化膜厚の約半分である深さ300nm程度に
ボロンイオンが打ち込まれるようなエネルギーとし、こ
のエネルギー値は、酸化膜31を考慮すると約100K
eVとなる。なお、この時のボロンイオンのドーズ量は
チャネルストッパ効果とN+ 高濃度不純物拡散領域(図
示せず)と接する箇所での耐圧低下を生じないことを考
慮し、約2E13/cm2 程度とする。
32をマスクとし、P型半導体基板11上の酸化膜31
を通して、P型半導体基板11に、一例としてドーズ量
約2E13/cm2 、エネルギー約20KeVでボロン
をイオン注入して、P型半導体基板11表面のより浅い
部分(約60nm)に低エネルギーのボロン注入領域3
3を形成する。その後、図1(b)に示す様に、高エネ
ルギーによるボロンのイオン注入を行い、高エネルギー
によるボロン注入領域38を形成する。この注入時のボ
ロンイオンのエネルギーは、この後に形成するLOCO
S酸化膜厚より決め、例えばLOCOS酸化膜厚を約6
00nmとする時は、P型半導体基板11の表面よりL
OCOS酸化膜厚の約半分である深さ300nm程度に
ボロンイオンが打ち込まれるようなエネルギーとし、こ
のエネルギー値は、酸化膜31を考慮すると約100K
eVとなる。なお、この時のボロンイオンのドーズ量は
チャネルストッパ効果とN+ 高濃度不純物拡散領域(図
示せず)と接する箇所での耐圧低下を生じないことを考
慮し、約2E13/cm2 程度とする。
【0016】次に、フォトレジスト37を除去し、前記
低エネルギーのボロン注入領域33や高エネルギーによ
るボロン注入領域38のボロンの活性化をすべく、約1
000℃で10分間の熱処理をする。その後SiN膜3
2を酸化防止のマスクとし、一例として水素ガスと酸素
ガスを1:1.1の比で混合したガスを、酸化炉中で燃
焼させて作る水蒸気と酸素の雰囲気中で酸化を行うウェ
ット酸化法により、約950℃で160分間酸化し、さ
らにその後、酸素ガスのみによるドライ酸化を約950
℃で30分間おこない、図1(c)に示すように、約6
00nmのLOCOS酸化膜39を形成する。この様に
してLOCOS酸化を行うと、低エネルギーと高エネル
ギーによって注入されたボロン注入領域33、38のボ
ロンは一部酸化膜に取り込まれながら、深さ方向と平面
方向に拡散してゆき、LOCOS酸化膜39下にボロン
拡散層40が形成される。
低エネルギーのボロン注入領域33や高エネルギーによ
るボロン注入領域38のボロンの活性化をすべく、約1
000℃で10分間の熱処理をする。その後SiN膜3
2を酸化防止のマスクとし、一例として水素ガスと酸素
ガスを1:1.1の比で混合したガスを、酸化炉中で燃
焼させて作る水蒸気と酸素の雰囲気中で酸化を行うウェ
ット酸化法により、約950℃で160分間酸化し、さ
らにその後、酸素ガスのみによるドライ酸化を約950
℃で30分間おこない、図1(c)に示すように、約6
00nmのLOCOS酸化膜39を形成する。この様に
してLOCOS酸化を行うと、低エネルギーと高エネル
ギーによって注入されたボロン注入領域33、38のボ
ロンは一部酸化膜に取り込まれながら、深さ方向と平面
方向に拡散してゆき、LOCOS酸化膜39下にボロン
拡散層40が形成される。
【0017】この時、P型半導体基板11の表面に打ち
込まれた前者の低エネルギーのボロン注入領域33のボ
ロンは、LOCOS酸化膜39のバーズビーク部41の
下にも効果的に拡散してチャネルストッパの機能を確実
に持たせることができる。また、後者の高エネルギーに
よるボロン注入領域38のボロンは、LOCOS酸化時
の酸化膜への取り込まれが少なく、またウェット酸化と
ドライ酸化の2段階酸化によりボロンの偏拆係数の関係
で決まるLOCOSの界面での濃度低下が軽減され、チ
ャネルストッパ効果と耐圧の面で決める所望のボロン濃
度が精度よく得られる。この上述したボロンイオンの二
度打ち込みと2段階のLOCOS酸化をした時、LOC
OS酸化膜39とP型半導体基板11のボロン濃度分布
を従来法と対比して示したのが図2(a)、(b)であ
る。ここで、図2(a)は本実施例1の場合で、図2
(b)は従来例の場合である。この図2より明らかなよ
うに、本実施例1の場合はLOCOS酸化膜へのボロン
取り込まれ量が少なく、またLOCOSの界面における
ボロン濃度低下が少なく所望のボロン濃度が得やすくな
っている。
込まれた前者の低エネルギーのボロン注入領域33のボ
ロンは、LOCOS酸化膜39のバーズビーク部41の
下にも効果的に拡散してチャネルストッパの機能を確実
に持たせることができる。また、後者の高エネルギーに
よるボロン注入領域38のボロンは、LOCOS酸化時
の酸化膜への取り込まれが少なく、またウェット酸化と
ドライ酸化の2段階酸化によりボロンの偏拆係数の関係
で決まるLOCOSの界面での濃度低下が軽減され、チ
ャネルストッパ効果と耐圧の面で決める所望のボロン濃
度が精度よく得られる。この上述したボロンイオンの二
度打ち込みと2段階のLOCOS酸化をした時、LOC
OS酸化膜39とP型半導体基板11のボロン濃度分布
を従来法と対比して示したのが図2(a)、(b)であ
る。ここで、図2(a)は本実施例1の場合で、図2
(b)は従来例の場合である。この図2より明らかなよ
うに、本実施例1の場合はLOCOS酸化膜へのボロン
取り込まれ量が少なく、またLOCOSの界面における
ボロン濃度低下が少なく所望のボロン濃度が得やすくな
っている。
【0018】実施例2 本実施例は、半導体集積回路の製造方法における、フィ
ールド領域のLOCOS酸化膜下に高抵抗素子を形成す
る場合に本発明を適用した例であり、図3(a)〜
(c)および図4を参照して説明する。本実施例は、ま
ず図3(a)に示したように、通常方法にてP型半導体
基板11にN型不純物を拡散し、Nウェル12を形成し
たP型半導体基板11上に、膜厚30nmの熱酸化膜3
1を形成し、更にこの上にプラズマCVD法によりSi
N膜32を膜厚約200nm形成する。次に、フォトリ
ソグラフィによりSiN膜13をパターニングしてフィ
ールド領域となる部分のSiN膜32を除去する。
ールド領域のLOCOS酸化膜下に高抵抗素子を形成す
る場合に本発明を適用した例であり、図3(a)〜
(c)および図4を参照して説明する。本実施例は、ま
ず図3(a)に示したように、通常方法にてP型半導体
基板11にN型不純物を拡散し、Nウェル12を形成し
たP型半導体基板11上に、膜厚30nmの熱酸化膜3
1を形成し、更にこの上にプラズマCVD法によりSi
N膜32を膜厚約200nm形成する。次に、フォトリ
ソグラフィによりSiN膜13をパターニングしてフィ
ールド領域となる部分のSiN膜32を除去する。
【0019】さらにその後、図3(b)に示すように、
フォトレジスト36を膜厚約1.5μmほど塗布し、L
OCOS酸化膜下のボロン拡散層に高抵抗素子を形成す
るためのボロンイオン注入用のフォトマスクにて、フォ
トレジスト36をパターニングする。次に、所望の高抵
抗を形成すべく、フォトレジスト36のパター形状とL
OCOS酸化およびその後の熱処理とを考慮して決める
ボロンのドーズ量、例えば6E13/cm2 で、エネル
ギーとしては、この後に形成するLOCOS酸化膜の膜
厚、例えば600nmの約半分程度のボロンイオン注入
の投影飛程を与えるエネルギー約100KeVで、ボロ
ンをフォトレジスト36をマスクとしてP型半導体基板
11に打ち込み、ボロン注入領域42を形成する。
フォトレジスト36を膜厚約1.5μmほど塗布し、L
OCOS酸化膜下のボロン拡散層に高抵抗素子を形成す
るためのボロンイオン注入用のフォトマスクにて、フォ
トレジスト36をパターニングする。次に、所望の高抵
抗を形成すべく、フォトレジスト36のパター形状とL
OCOS酸化およびその後の熱処理とを考慮して決める
ボロンのドーズ量、例えば6E13/cm2 で、エネル
ギーとしては、この後に形成するLOCOS酸化膜の膜
厚、例えば600nmの約半分程度のボロンイオン注入
の投影飛程を与えるエネルギー約100KeVで、ボロ
ンをフォトレジスト36をマスクとしてP型半導体基板
11に打ち込み、ボロン注入領域42を形成する。
【0020】次に、フォトレジスト36を剥離後、イオ
ン注入したボロンの活性化のため、約1000℃で10
分間の熱処理を行う。その後引き続いて、SiN膜32
を酸化防止のマスクとし、一例として水素ガスと酸素ガ
スを1:1.1の比で混合したガスを、酸化炉中で燃焼
させて作る水蒸気と酸素の雰囲気中で酸化を行うウェッ
ト酸化法により、約950℃で160分間酸化し、さら
にその後、酸素ガスのみによるドライ酸化を約950℃
で30分間おこない、図3(c)に示すように、約60
0nmのLOCOS酸化膜39を形成する。上述したよ
うなボロンのイオン注入法とLOCOS酸化法とによ
り、LOCOS酸化膜39下のボロン拡散層43による
高抵抗素子1を形成することで、LOCOS酸化膜への
ボロンの取り込まれ量を軽減し、またボロンの偏拆係数
に起因するLOCOSの界面でのボロン濃度の落ち込み
も軽減でき、バラツキの少ない、所望の抵抗値もつ高抵
抗素子1が安定して形成でき、しかも、LOCOS酸化
をウェット酸化とドライ酸化の二段階酸化とすることで
の作業性への影響はほとんど無い。
ン注入したボロンの活性化のため、約1000℃で10
分間の熱処理を行う。その後引き続いて、SiN膜32
を酸化防止のマスクとし、一例として水素ガスと酸素ガ
スを1:1.1の比で混合したガスを、酸化炉中で燃焼
させて作る水蒸気と酸素の雰囲気中で酸化を行うウェッ
ト酸化法により、約950℃で160分間酸化し、さら
にその後、酸素ガスのみによるドライ酸化を約950℃
で30分間おこない、図3(c)に示すように、約60
0nmのLOCOS酸化膜39を形成する。上述したよ
うなボロンのイオン注入法とLOCOS酸化法とによ
り、LOCOS酸化膜39下のボロン拡散層43による
高抵抗素子1を形成することで、LOCOS酸化膜への
ボロンの取り込まれ量を軽減し、またボロンの偏拆係数
に起因するLOCOSの界面でのボロン濃度の落ち込み
も軽減でき、バラツキの少ない、所望の抵抗値もつ高抵
抗素子1が安定して形成でき、しかも、LOCOS酸化
をウェット酸化とドライ酸化の二段階酸化とすることで
の作業性への影響はほとんど無い。
【0021】上述のLOCOS酸化膜下の高抵抗素子1
を形成した後は、従来の方法によって、P型半導体基板
11のNウェル31の領域には、PチャンネルMOSト
ランジスタ2を、P型半導体基板11には、Nチャンネ
ルMOSトランジスタ(図示せず)等を形成し、コンタ
クト窓開けや電極形成等を行い、図4に示すような半導
体集積回路を作製する。以上、本発明の2例の実施例で
説明した製造方法は、これら実施例に何ら限定されるも
のではない。例えば、LOCOS酸化時のウェット酸化
は蒸留水の加熱による水蒸気を使用してもよく、高エネ
ルギーのボロン打ち込み用マスクとしてCVDのSiO
2 膜等を利用してもよい。その他、本発明の技術的思想
の範囲内で、ボロンのイオン注入やLOCOS酸化の製
造条件は適宜変更が可能である。
を形成した後は、従来の方法によって、P型半導体基板
11のNウェル31の領域には、PチャンネルMOSト
ランジスタ2を、P型半導体基板11には、Nチャンネ
ルMOSトランジスタ(図示せず)等を形成し、コンタ
クト窓開けや電極形成等を行い、図4に示すような半導
体集積回路を作製する。以上、本発明の2例の実施例で
説明した製造方法は、これら実施例に何ら限定されるも
のではない。例えば、LOCOS酸化時のウェット酸化
は蒸留水の加熱による水蒸気を使用してもよく、高エネ
ルギーのボロン打ち込み用マスクとしてCVDのSiO
2 膜等を利用してもよい。その他、本発明の技術的思想
の範囲内で、ボロンのイオン注入やLOCOS酸化の製
造条件は適宜変更が可能である。
【0022】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法によるLOCOS酸化膜下のチ
ャネルストッパ形成は、低エネルギーと高いエネルギー
によるボロンのイオン注入を行った後に、ウェット酸化
とドライ酸化の2段階酸化法をとることにより、高濃度
N+ 拡散層と隣接する箇所での耐圧低下を押さえ、しか
もバードビーク部も含めたLOCOS酸化膜下のチャネ
ルストッパ機能を確実に持たせた精度よいボロン濃度制
御を可能にする。また、本発明の半導体装置の製造方法
によるLOCOS酸化膜下のボロン拡散層による高抵抗
素子の形成は、高いエネルギーによるボロンのイオン注
入を行った後に、ウェット酸化とドライ酸化の2段階酸
化法をとることにより、バラツキの少ない所望の抵抗値
もったLOCOS酸化膜下の高抵抗素子が安定して形成
でき、半導体装置の製造歩留りを改善できる。
の半導体装置の製造方法によるLOCOS酸化膜下のチ
ャネルストッパ形成は、低エネルギーと高いエネルギー
によるボロンのイオン注入を行った後に、ウェット酸化
とドライ酸化の2段階酸化法をとることにより、高濃度
N+ 拡散層と隣接する箇所での耐圧低下を押さえ、しか
もバードビーク部も含めたLOCOS酸化膜下のチャネ
ルストッパ機能を確実に持たせた精度よいボロン濃度制
御を可能にする。また、本発明の半導体装置の製造方法
によるLOCOS酸化膜下のボロン拡散層による高抵抗
素子の形成は、高いエネルギーによるボロンのイオン注
入を行った後に、ウェット酸化とドライ酸化の2段階酸
化法をとることにより、バラツキの少ない所望の抵抗値
もったLOCOS酸化膜下の高抵抗素子が安定して形成
でき、半導体装置の製造歩留りを改善できる。
【図1】本発明を適応した実施例1の工程を、その工程
順に説明する概略断面図であり、(a)は低エネルギー
のボロンイオン注入によるボロン注入領域を形成した状
態、(b)は高エネルギーのボロンイオン注入によるボ
ロン注入領域を形成した状態、(c)はLOCOS酸化
してボロン拡散層を形成した状態である。
順に説明する概略断面図であり、(a)は低エネルギー
のボロンイオン注入によるボロン注入領域を形成した状
態、(b)は高エネルギーのボロンイオン注入によるボ
ロン注入領域を形成した状態、(c)はLOCOS酸化
してボロン拡散層を形成した状態である。
【図2】LOCOS酸化をした時、LOCOS酸化膜と
P型半導体基板のボロン濃度分布を示したもので、
(a)は本発明の場合で、(b)は従来の場合である。
P型半導体基板のボロン濃度分布を示したもので、
(a)は本発明の場合で、(b)は従来の場合である。
【図3】本発明を適応した実施例2の工程を、その工程
順に説明する概略断面図であり、(a)は酸化防止膜の
SiN膜をパターニングした状態、(b)は高エネルギ
ーのボロンイオン注入によるボロン注入領域を形成した
状態、(c)はLOCOS酸化してボロン拡散層を形成
した状態である。
順に説明する概略断面図であり、(a)は酸化防止膜の
SiN膜をパターニングした状態、(b)は高エネルギ
ーのボロンイオン注入によるボロン注入領域を形成した
状態、(c)はLOCOS酸化してボロン拡散層を形成
した状態である。
【図4】本発明を適応した実施例2のLOCOS酸化膜
下の高抵抗素子を有する半導体集積回路の概略断面図で
ある。
下の高抵抗素子を有する半導体集積回路の概略断面図で
ある。
【図5】従来のLOCOS酸化膜下のチャネルストッパ
形成工程を、その工程順に説明する概略断面図であり、
(a)は低エネルギーのボロンイオン注入によるボロン
注入領域を形成した状態、(b)はLOCOS酸化して
ボロン拡散層を形成した状態である。
形成工程を、その工程順に説明する概略断面図であり、
(a)は低エネルギーのボロンイオン注入によるボロン
注入領域を形成した状態、(b)はLOCOS酸化して
ボロン拡散層を形成した状態である。
【図6】従来のLOCOS酸化膜下の高抵抗素子形成工
程を、その工程順に説明する概略断面図であり、(a)
は酸化防止膜のSiN膜をパターンニングした状態、
(b)は低エネルギーのボロンイオン注入によるボロン
注入領域を形成した状態、(c)はLOCOS酸化して
ボロン拡散層による高抵抗素子を形成した状態である。
程を、その工程順に説明する概略断面図であり、(a)
は酸化防止膜のSiN膜をパターンニングした状態、
(b)は低エネルギーのボロンイオン注入によるボロン
注入領域を形成した状態、(c)はLOCOS酸化して
ボロン拡散層による高抵抗素子を形成した状態である。
1 LOCOS酸化膜下の高抵抗素子 2 MOSトランジスタ 11 P型半導体基板 12 Nウェル 31 酸化膜 32 SiN膜 39 LOCOS酸化膜 40 チャネルストッパ 43 高抵抗素子
Claims (4)
- 【請求項1】 半導体基板上に酸化防止膜を形成し、前
記半導体基板に形成する半導体集積回路のフィールド領
域になる前記酸化防止膜をフォトリソグラフィ法により
開口し、前記フィールド領域にチャネルストッパとする
ボロンをイオン注入した後、前記酸化防止膜をマスクに
熱酸化してLOCOS酸化膜を形成し、LOCOS酸化
膜下にチャネルストッパを形成する半導体装置の製造方
法において、 前記チャネルストッパとなるボロンをイオン注入する際
に、前記半導体基板表面に低エネルギーで打ち込むイオ
ン注入と、LOCOS酸化膜厚の略半分の値に相当する
半導体基板表面からの深さに高エネルギーで打ち込むイ
オン注入を施した後、前記酸化防止膜をマスクとして熱
酸化し前記LOCOS酸化膜を形成することを特徴とす
る半導体装置の製造方法。 - 【請求項2】 請求項1に記載した半導体装置の製造方
法において、 LOCOS酸化工程を水蒸気と酸素ガスによるウェット
酸化工程と酸素ガスのみによるドライ酸化工程をこの順
序で施して、前記LOCOS酸化膜を形成することを特
徴とする半導体装置の製造方法。 - 【請求項3】 半導体基板に形成される半導体集積回路
でフィールド領域のLOCOS酸化膜下に拡散層による
高抵抗素子を形成する半導体装置の製造方法において、 形成される前記LOCOS酸化膜厚の略半分の値に相当
する半導体基板表面からの深さに高エネルギーで打ち込
むボロンのイオン注入を施した後、前記酸化防止膜をマ
スクとして熱酸化によりLOCOS酸化膜を形成するこ
とで、前記LOCOS酸化膜下に拡散層による高抵抗素
子を形成する半導体装置の製造方法。 - 【請求項4】 請求項3に記載した半導体装置の製造方
法において、 LOCOS酸化工程を水蒸気と酸素ガスによるウェット
酸化工程と酸素ガスのみによるドライ酸化工程をこの順
序で施して、前記LOCOS酸化膜を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14728595A JPH097967A (ja) | 1995-06-14 | 1995-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14728595A JPH097967A (ja) | 1995-06-14 | 1995-06-14 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH097967A true JPH097967A (ja) | 1997-01-10 |
Family
ID=15426752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14728595A Pending JPH097967A (ja) | 1995-06-14 | 1995-06-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH097967A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5829290A (en) * | 1996-02-14 | 1998-11-03 | Crown Cork & Seal Technologies Corporation | Reshaping of containers |
US5832766A (en) * | 1996-07-15 | 1998-11-10 | Crown Cork & Seal Technologies Corporation | Systems and methods for making decorative shaped metal cans |
US5960659A (en) * | 1995-10-02 | 1999-10-05 | Crown Cork & Seal Company, Inc. | Systems and methods for making decorative shaped metal cans |
CN111769047A (zh) * | 2020-09-03 | 2020-10-13 | 江苏应能微电子有限公司 | 一种高压金属氧化物半导体终端区制造方法 |
-
1995
- 1995-06-14 JP JP14728595A patent/JPH097967A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5960659A (en) * | 1995-10-02 | 1999-10-05 | Crown Cork & Seal Company, Inc. | Systems and methods for making decorative shaped metal cans |
US5829290A (en) * | 1996-02-14 | 1998-11-03 | Crown Cork & Seal Technologies Corporation | Reshaping of containers |
US5832766A (en) * | 1996-07-15 | 1998-11-10 | Crown Cork & Seal Technologies Corporation | Systems and methods for making decorative shaped metal cans |
US5970767A (en) * | 1996-07-15 | 1999-10-26 | Crown Cork & Seal Technologies Corporation | Systems and methods for making decorative shaped metal cans |
CN111769047A (zh) * | 2020-09-03 | 2020-10-13 | 江苏应能微电子有限公司 | 一种高压金属氧化物半导体终端区制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970000703B1 (ko) | 반도체 장치의 제조 방법 | |
JPS6115594B2 (ja) | ||
JPS61237422A (ja) | 半導体装置の製造方法 | |
US4847213A (en) | Process for providing isolation between CMOS devices | |
JPH06112419A (ja) | 半導体装置の製造方法 | |
JP4505349B2 (ja) | 半導体装置の製造方法 | |
JPH0312785B2 (ja) | ||
JPH097967A (ja) | 半導体装置の製造方法 | |
JP4031408B2 (ja) | Mosトランジスタの製造方法 | |
JPH09223793A (ja) | 半導体装置及びその製造方法 | |
JPH05243264A (ja) | トランジスタの製造方法 | |
JPH0637106A (ja) | 半導体製造装置の製造方法 | |
JPH0423329A (ja) | 半導体装置の製造方法 | |
JPH0653237A (ja) | 半導体素子の製造方法 | |
JP3566811B2 (ja) | 半導体装置及びその製造方法 | |
JPH0778979A (ja) | 半導体装置の製造方法 | |
JPS58220461A (ja) | 半導体装置の製造方法 | |
JPH07321193A (ja) | 半導体装置の製造方法 | |
JPH0555204A (ja) | 半導体装置の製造方法 | |
JPH036844A (ja) | 半導体収積回路の製造方法 | |
JPH0274042A (ja) | Mis型トランジスタの製造方法 | |
JP2000164693A (ja) | 半導体装置の製造方法 | |
JPH027441A (ja) | 半導体装置の製造方法 | |
JPH02240933A (ja) | Mos型半導体装置の製造方法 | |
JPH02240934A (ja) | Mos型半導体装置の製造方法 |