JPH02240934A - Ｍｏｓ型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＭＯＳ型半導体装置の製造方法に関するも
のである。

〔従来の技術〕

近年、低消費電力の要求からＭＯＳ型半導体装置が多く
利用されるようになってきた。一方、集積回路の集積度
が増加するにつれて半導体装置の寸法を小さ（すること
が求められているが、ＭＯ８型半導体装置のゲート長を
短くしていくと、Ｐチャンネルトランジスタではパンチ
スルー耐圧の劣化がみられ、またＮチャンネルトランジ
スタではドレイン領域近傍の電界強度が大きくなってホ
ントキャリアが発生し、しきい値電圧が著しく低下する
いわゆるショートチャンネル効果をもたらすことが知ら
れている。

これらショートチャンネル効果を抑制するためには、ゲ
ート側端部のソース・ドレイン領域に低濃度拡散層を設
ける方法があり、例えばＬＤＤ構造として知られるよう
なソース・ドレイン二重拡散構造がある。

以下に、従来のＭＯＳ型半導体装置の製造方法について
、Ｎチャンネルトランジスタの構造を例にとって説明す
る。

第２図１ａｌ〜（ｅ）は従来のＭＯＳ型半導体装置の製
造方法の一部分の工程順断面図であり、１１はｐ型シリ
コン基板、１２は素子分離領域、１３はゲート酸化膜、
１４はポリシリコン膜、１５はｎ型低濃度拡散層、１７
はポリシリコン膜の酸化層、１８はｎ型高濃度拡散層、
１９は酸化シリコン膜である。

まず、ｐ型シリコン基板１１に既知の技術にて厚い酸化
膜からなる素子骨Ｍ　ｗｉ域１２を形成する。

つぎに、ｐ型シリコン基板１１にゲート酸化膜１３を成
長させ、その上にゲート電極となるポリシリコンＷ１１
４を成長させる。ついで、ポリシリコン膜１４に高濃度
のリンを気相拡散して低抵抗膜とする。さらに、レジス
ト膜を回転塗布し、光露光技術、電子ビーム露光技術、
Ｘ線露光技術、あるいはイオンビーム露光技術を用いて
レジスト膜を所望のレジストパターンに形成し、このレ
ジストパターンをマスクとして、ポリシリコン膜１４を
ドライエツチングにより選択除去してゲート電極とした
後、レジストを除去する。この時の状態は、第２図１ａ
ｌに示される。

つぎに、第２図（ｂ）に示すように、ゲート電極である
ポリシリコン膜１４をマスクとしてｐ型シリコン基板１
１に低濃度不純物を注入してｎ型低濃度拡散層１５を形
成する。

つぎに、第２図（Ｃ）に示すように、素子骨＃領域１２
のエツジ部の段差部等で除去しきれなかったポリシリコ
ン膜１４のエツチング残渣がポリシリコン同眉間の電気
的短絡の原因とならぬように、熱酸化法を用いてポリシ
リコン膜１４のエツチング残渣を酸化して絶縁物とする
。この時同時にゲート電極となるポリシリコン１Ｉｉｌ
１４の側壁および上面も酸化される。さらに、この時に
酸化がゲート電極部のゲート酸化膜１３へ侵食し、ポリ
シリコン膜１４が持ち上げられて、ゲート電極の両端で
ゲートバーズビークと呼ばれる形状が発生することがあ
る。なお、１７はポリシリコン膜の酸化層である。

つぎに、第２図１ｄｌに示すように、ｐ型シリコン基板
１１上に酸化シリコン膜１９を周知のＣＶＤ法で０．１
μｍの厚さに成長させ、ゲート電極の側端部にのみ酸化
シリコン膜１９が残るように異方性エツチングを行い、
スペーサを形成する。

そして、第２図１ｅｔに示すように、ポリシリコン膜の
酸化Ｎ１７および酸化シリコン膜１９のスペーサをマス
クとしてｐ型シリコン基板１１に高濃度不純物を注入し
てｎ型高濃度拡散９１Ｂを形成し、ゲート電極の両端に
ソース・ドレインの二重拡散層を形成する。

〔発明が解決しようとする課題〕

しかしながら、上記の従来のＭＯＳ型半導体装置の製造
方法では、ゲート電極となるポリシリコン膜１４の表面
が酸化されて！！ｌｌｉ物（ポリシリコン膜の酸化層１
７）となるため、導電性を有した実効的なゲート長が短
くなり、さらにはゲートバーズビーク形状となることで
、ＭＯＳ型半導体装置のチャンネル長が変化する問題点
があった。

また、リンが高濃度に拡散されたポリシリコン膜１４は
、増速酸化現象によりｐ型シリコン基板１１に比べて酸
化速度が著しく速いため、酸化を高い精度で制御する必
要が生じ、この結果工程が複雑になり、制御精度が損な
われた場合には、ＭＯ８型半導体装置の特性にばらつき
が生しるという問題点があった。

この発明の目的は、ＭＯＳ型半導体装置のゲート長を変
えることな（、また製造工程数を増やすことなく、ポリ
シリコン膜のエツチング残渣を酸化することができ、さ
らにＭＯＳ型半導体装置のソース・ドレインの二重拡散
層を形成することができるＭＯＳ型半導体装置の製造方
法を提供することである。

〔課題を解決するための手段〕

この発明のＭＯＳ型半導体装置の製造方法は、ゲート電
極となるポリシリコン膜をマスクとしてシリコン基板に
自己整合的に低濃度不純物の注入を行い、ついでこのゲ
ート電極となるポリシリコン膜の側壁部を耐酸化性被膜
で覆った後、ゲート酸化膜上に残存するポリシリコン膜
のエツチング残渣の酸化処理を行い、さらにこの耐酸化
性被膜で側壁部が覆われたポリシリコン膜をマスクとし
てシリコン基板に自己整合的に高濃度不純物の注入を行
う。

〔作　　　用〕

この発明の方法によれば、ゲート電極となるポリシリコ
ン膜の側壁部を耐酸化性被膜で覆うことで、ゲート酸化
膜上に残存するエツチング残渣の酸化処理時においてゲ
ート電極の側壁が酸化されない、したがって、ゲート電
極の幅が酸化により減少することなくポリシリコン膜の
エツチング残渣を酸化することができる。

また、耐酸化性被膜で覆う前にゲート電極であるポリシ
リコン膜をマスクとしてシリコン基板に低濃度不純物を
注入し、つぎにゲート電極であるポリシリコン膜の側壁
部を覆った耐酸化性被膜がスペーサとなり、耐酸化性被
膜で側壁部が覆われたポリシリコン膜をマスクとしてシ
リコン基板に高濃度不純物を注入することにより、ソー
ス・ドレインの二重拡散層を自己整合的に形成すること
ができ、る。

〔実　施　例〕

以下、この発明のＭＯＳ型半導体装置の製造方法を図面
を参照しながら説明する。ここでは、実施例としてＮチ
ャンネルトランジスタの場合について述べる。

第１図ｉａｌ〜ｌｅｌはこの発明の一実施例におけるＭ
Ｏ８゛型半導体装置の製造方法の一部分を示す工程順断
面図である。同図において、ｌはｐ型シリコン基板、２
は素子骨＃領域、３はゲート酸化膜、４はポリシリコン
膜、５はｎ型低濃度拡散層、６は窒化シリコン膜、７は
ポリシリコン膜の酸化層、８はｎ型高濃度拡散層である
。

まず、例えば濃度が５　Ｘ　ｌ　Ｏ”ｅｌｌ−”のｐ型
シリコン基板ｌに既知の技術にて厚い酸化膜からなる素
子分離領域２を形成する。つぎに、ｐ型シリコン基板ｌ
にゲート酸化膜３を例えば２０ｎｍの厚さに成長させ、
その上にゲート電極となるポリシリコン膜４を例えば０
．４μｍの厚さに成長させる。

ついで、ポリシリコン膜４に高濃度のリンを例えば１０
００℃で気相拡散し、例えば濃度３Ｘ１０”（Ｊｌ　−
”の低抵抗膜とする。さらに、レジスト膜を回転塗布し
、光露光技術、電子ビーム露光技術、Ｘ線露光技術、あ
るいはイオンビーム露光技術を用いてレジスト膜を所望
のレジストパターンに形成し、このレジストパターンを
マスクとして、ポリシリコン膜４をドライエツチングに
より選択除去してゲート電極とした後、レジストを除去
する。

この時の状態は第１図（ａｌに示される。

つぎに、第１図（ｂｌに示すように、ゲート電極である
ポリシリコン膜４をマスクとして、ｐ型シリコン基板ｌ
に例えばリンイオンを６０ＫｅＶ、１０Ｘ　Ｉ　Ｑ　”
ｃｓ−”の条件で注入してｎ型低濃度拡散層５を形成す
る（低濃度イオン注入工程）。

つぎに、第１図（Ｃ１に示すように、周知のＣＶＤ法に
よりシリコン基板！上に窒化シリコン膜６を例えば厚さ
０．１μｍに成長させる。

つぎに、第１図（ｄ）に示すように、窒化シリコン膜６
を、ゲート電極となるポリシリコン膜４の側壁部に窒化
シリコン膜６を残すように異方性エツチングすることで
、片側０．１μｍのスペーサをゲート電極の両端に加え
たことになる（被覆工程）。

ついで、素子分離領域２のエツジ部の段差等で除去しき
れなかったポリシリコン膜４のエツチング残渣がポリシ
リコン同眉間の電気的短絡の原因とならぬように、例え
ば９００℃、３０分の条件で熱酸化してエツチング残渣
を絶縁物とする（熱酸化工程）。

つぎに、第１図（ｅ）に示すように、窒化シリコン膜６
で側壁部が覆われてゲート電極となるポリシリコン膜４
をマスクとして、ｐ型シリコン基板１に例えばヒ素イオ
ンを４０ＫｅＶ、４ＸｌＯ”（Ｊ−”の条件で注入して
ｎ型高濃度拡散層８を形成し、ゲート電極の両端にソー
ス・ドレインの二重拡散層が形成される（高濃度イオン
注入工程）。

以降は、公知の技術にて、Ｎチャンネルトランジスタが
形成される。

なお、この実施例では、ゲート電極となるポリシリコン
膜４の側壁部を覆う耐酸化性被膜として、窒化シリコン
を用いたが、炭化シリコン、酸化アルミニューム等の耐
酸化性を有する被膜であれば有効であることは言うまで
もない。

なお、熱酸化工程は、ｎ型高濃度拡散Ｎ８の形成工程の
後に行ってもよい。

以上のように、この実施例によれば、ゲート電極となる
ポリシリコン膜４の側壁部を耐酸化性被膜である例えば
窒化シリコン膜で覆うことで、ＭＯ８型半導体装置のゲ
ート電極となるポリシリコン１１１４の幅を変えること
なくエツチング残渣を酸化することができ、また耐酸化
性被膜形成の前後にそれぞれ低濃度と高濃度の不純物を
注入することで、ソース・ドレインの二重拡散層が自己
整合的に得られる。

〔発明の効果〕

この発明のＭＯＳ型半導体装置の製造方法によれば、ゲ
ート電極となるポリシリコン膜の側壁部を酸化すること
なく、ゲート酸化膜上に残存するポリシリコン膜のエツ
チング残渣を酸化することができ、酸化によってゲート
長が変化しないため、デバイス特性の安定性が得られる
。

また、ソース・ドレインの二重拡散層形成時の２回の不
純物注入マスクとして、耐酸化性被膜で覆う前のゲート
電極となるポリシリコン膜と、側壁部が耐酸化性被膜で
覆われた後のポリシリコン膜とを用いているので、ソー
ス・ドレインの二重拡散層を自己整合的に形成すること
ができ、優れた特性を有するＭＯＳ型半導体装置を得る
ことができる。

【図面の簡単な説明】

第１図（ａ）〜（ａ）はこの発明の一実施例のＭＯ５型
半導体装置の製造方法を示す工程順断面図、第２図（ａ
ｌ〜ｌｅ）は従来のＭＯＳ型半導体装置の製造方法を示
す工程順断面図である。 ｌ・・・ｐ型シリコン基板、２・・・素子分Ｍ領域、３
・・・ゲート酸化膜、４・・・ポリシリコン膜、５・・
・ｎ型低濃度拡散層、６・・・窒化シリコン膜、７・・
・ポリシリコン膜の酸化層、８・・・ｎ型高濃度拡散層
（ｅ）

Claims (1)

1. 【特許請求の範囲】 ＭＯＳ型半導体装置のソース・ドレイン二重拡散層を形
   成するに際し、 シリコン基板上にゲート酸化膜を介して形成されてゲー
   ト電極となるポリシリコン膜をマスクとして前記シリコ
   ン基板に自己整合的に低濃度拡散層を形成する低濃度イ
   オン注入工程と、前記低濃度イオン注入工程の後に前記
   ポリシリコン膜の側壁部を耐酸化性被膜で覆う被覆工程
   と、前記被覆工程の後に前記シリコン基板の表面を熱酸
   化してゲート酸化膜上に残存するポリシリコン膜のエッ
   チング残渣を絶縁物に変化させる熱酸化工程と、前記耐
   酸化性被膜で側壁部が覆われたポリシリコン膜をマスク
   として前記シリコン基板に自己整合的に高濃度拡散層を
   形成する高濃度イオン注入工程とを含むＭＯＳ型半導体
   装置の製造方法。