JPH0974152A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0974152A JPH0974152A JP7228867A JP22886795A JPH0974152A JP H0974152 A JPH0974152 A JP H0974152A JP 7228867 A JP7228867 A JP 7228867A JP 22886795 A JP22886795 A JP 22886795A JP H0974152 A JPH0974152 A JP H0974152A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- wiring pattern
- semiconductor element
- envelope
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 広帯域の半導体素子の伝送特性を劣化させな
いようにする。 【解決手段】 誘電体基板９ａおよび９ｂの上面（対向
する面）にそれぞれ斜めカット面９a1および９b1の途中
まで伸びた信号用配線パターン１０ａおよび１０ｂを設
ける。誘電体基板９ａを挟むように金属ブロック１３ａ
を配置する。誘電体基板９ｂを挟むように金属ブロック
１３ｂを配置する。信号用導電性リード１２の一端を半
導体素子５の信号用電極パッド１１に、信号用導電性リ
ード１２の他端を誘電体基板９ａの配線パターン１０ａ
と誘電体基板９ｂの配線パターン１０ｂとの間に接続
し、誘電体基板９ａの斜めカット面９a1上の配線パター
ン１０ａ’および誘電体基板９ｂの斜めカット面９b1上
の配線パターン１０ｂ’と同軸コネクタ２の中心導体７
の先端部とを接合材１９を介して接合する。
いようにする。 【解決手段】 誘電体基板９ａおよび９ｂの上面（対向
する面）にそれぞれ斜めカット面９a1および９b1の途中
まで伸びた信号用配線パターン１０ａおよび１０ｂを設
ける。誘電体基板９ａを挟むように金属ブロック１３ａ
を配置する。誘電体基板９ｂを挟むように金属ブロック
１３ｂを配置する。信号用導電性リード１２の一端を半
導体素子５の信号用電極パッド１１に、信号用導電性リ
ード１２の他端を誘電体基板９ａの配線パターン１０ａ
と誘電体基板９ｂの配線パターン１０ｂとの間に接続
し、誘電体基板９ａの斜めカット面９a1上の配線パター
ン１０ａ’および誘電体基板９ｂの斜めカット面９b1上
の配線パターン１０ｂ’と同軸コネクタ２の中心導体７
の先端部とを接合材１９を介して接合する。
Description
【０００１】
【発明の属する技術分野】この発明は、光／電気通信分
野において使用される高周波ＩＣ等を搭載した半導体装
置の高周波化実装技術に関するものである。
野において使用される高周波ＩＣ等を搭載した半導体装
置の高周波化実装技術に関するものである。
【０００２】
【従来の技術】高周波化ＩＣ等を搭載した従来の半導体
装置の構成を図７に示す。図７（ａ）はその一部破断平
面図、図７（ｂ）は図７（ａ）におけるＩ−Ｉ線断面図
である。この半導体装置は、金属性外囲器３に同軸コネ
クタ２が入出力信号端子に応じた数だけ取り付けられ
（この例では２個）、金属基板４の凹部１７に金錫ロー
材等の接合材１８により半導体素子５が接着されてい
る。また、金属基板４の凸部面には絶縁性基板２８が半
導体素子５とほぼ同様にして接合されている。
装置の構成を図７に示す。図７（ａ）はその一部破断平
面図、図７（ｂ）は図７（ａ）におけるＩ−Ｉ線断面図
である。この半導体装置は、金属性外囲器３に同軸コネ
クタ２が入出力信号端子に応じた数だけ取り付けられ
（この例では２個）、金属基板４の凹部１７に金錫ロー
材等の接合材１８により半導体素子５が接着されてい
る。また、金属基板４の凸部面には絶縁性基板２８が半
導体素子５とほぼ同様にして接合されている。
【０００３】絶縁性基板２８の上面には、薄膜（例え
ば、ＮｉＣｒ／Ａｕ、Ｔｉ／Ａｕなど）あるいは厚膜
（Ｗ／Ｎｉ／Ａｕなど）による信号用配線パターン２９
および接地用配線パターン３０ａ，３０ｂが形成され、
コプレーナ線路３４を構成している。半導体素子５の信
号用電極パッド１１と信号用配線パターン２９との間お
よび接地用電極パッド１４と接地用配線パターン３０
ａ，３０ｂとの間はそれぞれボンディングワイヤ３１
（２５μｍφ〜３０μｍφの金線など）で接続されてい
る。更に、同軸コネクタ２の中心導体７と信号用配線パ
ターン２９との間は錫鉛半田や銀ペースト等の接合材３
２で電気的に接続されている。外囲器３の上面部にはキ
ャップ３３が上記の接合材を用いるかあるいはシームウ
ェルド法等により接合されている。なお、図では、同軸
コネクタ２の詳細については省略している。
ば、ＮｉＣｒ／Ａｕ、Ｔｉ／Ａｕなど）あるいは厚膜
（Ｗ／Ｎｉ／Ａｕなど）による信号用配線パターン２９
および接地用配線パターン３０ａ，３０ｂが形成され、
コプレーナ線路３４を構成している。半導体素子５の信
号用電極パッド１１と信号用配線パターン２９との間お
よび接地用電極パッド１４と接地用配線パターン３０
ａ，３０ｂとの間はそれぞれボンディングワイヤ３１
（２５μｍφ〜３０μｍφの金線など）で接続されてい
る。更に、同軸コネクタ２の中心導体７と信号用配線パ
ターン２９との間は錫鉛半田や銀ペースト等の接合材３
２で電気的に接続されている。外囲器３の上面部にはキ
ャップ３３が上記の接合材を用いるかあるいはシームウ
ェルド法等により接合されている。なお、図では、同軸
コネクタ２の詳細については省略している。
【０００４】この半導体装置において、入力信号は、同
軸コネクタ２（２−１）に入り、コプレーナ線路３４
（信号用配線パターン２９および接地用配線パターン３
０ａおよび３０ｂから構成される伝送線路）、ボンディ
ングワイヤ３１（３１ａ）を経由して半導体素子５に伝
達される。そして、半導体素子５で増幅等の信号変換／
処理された後、ボンディングワイヤ３１（３１ｂ）およ
びコプレーナ線路３４を経て、同軸コネクタ２（２−
２）より出力される。
軸コネクタ２（２−１）に入り、コプレーナ線路３４
（信号用配線パターン２９および接地用配線パターン３
０ａおよび３０ｂから構成される伝送線路）、ボンディ
ングワイヤ３１（３１ａ）を経由して半導体素子５に伝
達される。そして、半導体素子５で増幅等の信号変換／
処理された後、ボンディングワイヤ３１（３１ｂ）およ
びコプレーナ線路３４を経て、同軸コネクタ２（２−
２）より出力される。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置では、ボンディングワイヤ３１ａ
および３１ｂのインダクタンスおよび寄生容量、コプレ
ーナ線路３４と同軸コネクタ２の中心導体７の変換部で
生じる不要電磁波モード（マイクロストリップ線路で扱
うモード）によって、半導体素子５の動作周波数帯域内
にリップルや共振が発生し易かった。このため、半導体
装置としての伝送特性を著しく劣化させることになり、
特に数１０ＧHz以上の広帯域にわたって実用に供するこ
とが困難であった。
うな従来の半導体装置では、ボンディングワイヤ３１ａ
および３１ｂのインダクタンスおよび寄生容量、コプレ
ーナ線路３４と同軸コネクタ２の中心導体７の変換部で
生じる不要電磁波モード（マイクロストリップ線路で扱
うモード）によって、半導体素子５の動作周波数帯域内
にリップルや共振が発生し易かった。このため、半導体
装置としての伝送特性を著しく劣化させることになり、
特に数１０ＧHz以上の広帯域にわたって実用に供するこ
とが困難であった。
【０００６】また、電源の供給には同軸コネクタ２に替
えてセラミックフィードスルーのリード端子やガラスで
絶縁したコバル（ＫＯＶＡＲ）材等のリードからなるガ
ラス端子が用いられ、半導体素子５の電源供給用電極パ
ッド（図示せず）から上記端子との接続にボンディング
ワイヤ等が用いられているため、そのインダクタンスが
半導体素子５の動作を不安定にさせることが多かった。
えてセラミックフィードスルーのリード端子やガラスで
絶縁したコバル（ＫＯＶＡＲ）材等のリードからなるガ
ラス端子が用いられ、半導体素子５の電源供給用電極パ
ッド（図示せず）から上記端子との接続にボンディング
ワイヤ等が用いられているため、そのインダクタンスが
半導体素子５の動作を不安定にさせることが多かった。
【０００７】本発明はこのような課題を解決するために
なされたもので、その第１目的は、広帯域（数１０ＧＨ
ｚ以上）の半導体素子の伝送特性を劣化させることなく
実装することのできる半導体装置を提供することにあ
る。また、その第２目的は、広帯域（数１０ＧＨｚ以
上）の半導体素子の動作を安定化させることのできる半
導体装置を提供することにある。
なされたもので、その第１目的は、広帯域（数１０ＧＨ
ｚ以上）の半導体素子の伝送特性を劣化させることなく
実装することのできる半導体装置を提供することにあ
る。また、その第２目的は、広帯域（数１０ＧＨｚ以
上）の半導体素子の動作を安定化させることのできる半
導体装置を提供することにある。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために、第１発明（請求項１に係る発明）は、同軸コ
ネクタ（２）を設けた外囲器（３）内に半導体素子
（５）を搭載した半導体装置において、斜めカット面
（９a1）を有し、その上面から斜めカット面（９a1）の
途中まで伸びた配線パターン（１０ａ）が形成された第
１の絶縁性基板（９ａ）と、この第１の絶縁性基板（９
ａ）を挟むようにその両側方に配置され、外囲器（３）
と電気的に接続された第１の導電性ブロック（１３ａ）
と、斜めカット面（９b1）を有し、その上面から斜めカ
ット面（９b1）の途中まで伸びた配線パターン（１０
ｂ）が形成された第２の絶縁性基板（９ｂ）と、この第
２の絶縁性基板（９ｂ）を挟むようにその両側方に配置
され、外囲器（３）と電気的に接続された第２の導電性
ブロック（１３ｂ）と、その一端が半導体素子（５）の
接地用電極パッド（１４）に、その他端が第１の導電性
ブロック（１３ａ）と第２の導電性ブロック（１３ｂ）
との間に接続された第１の導電性リード（１５）と、そ
の一端が半導体素子（５）の信号用電極パッド（１１）
に、その他端が第１の絶縁性基板（９ａ）の上面の配線
パターン（１０ａ）と第２の絶縁性基板（９ｂ）の上面
の配線パターン（１０ｂ）との間に接続された第２の導
電性リード（１２）とを設け、第１の絶縁性基板（９
ａ）の斜めカット面（９a1）上の配線パターン（１０
ａ’）および第２の絶縁性基板（９ｂ）の斜めカット面
（９b1）上の配線パターン（１０ｂ’）と同軸コネクタ
（２）の中心導体（７）の先端部とを電気的に接合する
ようにしたものである。
るために、第１発明（請求項１に係る発明）は、同軸コ
ネクタ（２）を設けた外囲器（３）内に半導体素子
（５）を搭載した半導体装置において、斜めカット面
（９a1）を有し、その上面から斜めカット面（９a1）の
途中まで伸びた配線パターン（１０ａ）が形成された第
１の絶縁性基板（９ａ）と、この第１の絶縁性基板（９
ａ）を挟むようにその両側方に配置され、外囲器（３）
と電気的に接続された第１の導電性ブロック（１３ａ）
と、斜めカット面（９b1）を有し、その上面から斜めカ
ット面（９b1）の途中まで伸びた配線パターン（１０
ｂ）が形成された第２の絶縁性基板（９ｂ）と、この第
２の絶縁性基板（９ｂ）を挟むようにその両側方に配置
され、外囲器（３）と電気的に接続された第２の導電性
ブロック（１３ｂ）と、その一端が半導体素子（５）の
接地用電極パッド（１４）に、その他端が第１の導電性
ブロック（１３ａ）と第２の導電性ブロック（１３ｂ）
との間に接続された第１の導電性リード（１５）と、そ
の一端が半導体素子（５）の信号用電極パッド（１１）
に、その他端が第１の絶縁性基板（９ａ）の上面の配線
パターン（１０ａ）と第２の絶縁性基板（９ｂ）の上面
の配線パターン（１０ｂ）との間に接続された第２の導
電性リード（１２）とを設け、第１の絶縁性基板（９
ａ）の斜めカット面（９a1）上の配線パターン（１０
ａ’）および第２の絶縁性基板（９ｂ）の斜めカット面
（９b1）上の配線パターン（１０ｂ’）と同軸コネクタ
（２）の中心導体（７）の先端部とを電気的に接合する
ようにしたものである。
【０００９】この発明によれば、同軸コネクタ（２）の
中心導体（７）の先端部が絶縁性基板（９ａ，９ｂ）の
斜めカット面（９a1，９b1）上の配線パターン（１０
ａ’，１０ｂ’）に接続され、この配線パターン（１０
ａ，１０ｂ）に挟まれた導電性リード（１２）を経由し
て半導体素子（５）の信号用電極パッド（１１）に接続
される。絶縁性基板（９ａ，９ｂ）は導電体に囲まれた
構造となり、絶縁性基板（９ａ，９ｂ）で挟まれた導電
性リード（１２）部は擬似的な同軸構造（あるいはシー
ルドされたストリップ線路）となる。すなわち、信号
は、半導体素子（５）の電極近傍まで同軸のＴＥＭモー
ドで伝搬する。
中心導体（７）の先端部が絶縁性基板（９ａ，９ｂ）の
斜めカット面（９a1，９b1）上の配線パターン（１０
ａ’，１０ｂ’）に接続され、この配線パターン（１０
ａ，１０ｂ）に挟まれた導電性リード（１２）を経由し
て半導体素子（５）の信号用電極パッド（１１）に接続
される。絶縁性基板（９ａ，９ｂ）は導電体に囲まれた
構造となり、絶縁性基板（９ａ，９ｂ）で挟まれた導電
性リード（１２）部は擬似的な同軸構造（あるいはシー
ルドされたストリップ線路）となる。すなわち、信号
は、半導体素子（５）の電極近傍まで同軸のＴＥＭモー
ドで伝搬する。
【００１０】第２発明（請求項２に係る発明）は、第１
発明において、導電性リード（１２，１５）の一端の上
部に誘電体（２１）を設けたものである。この発明によ
れば、半導体素子（５）の信号用電極パッド（１１）と
導電性リード（１２）との接続部近傍における特性イン
ピーダンスを、誘電体（２１）の厚みにより調整でき
る。
発明において、導電性リード（１２，１５）の一端の上
部に誘電体（２１）を設けたものである。この発明によ
れば、半導体素子（５）の信号用電極パッド（１１）と
導電性リード（１２）との接続部近傍における特性イン
ピーダンスを、誘電体（２１）の厚みにより調整でき
る。
【００１１】第３発明（請求項３に係る発明）は、外囲
器（３）内に半導体素子（５）を搭載した半導体装置に
おいて、外囲器（３）の一部に電源供給用の開口部（２
３）を設け、その上面に配線パターン（２４ａ，２４
ｂ）が形成された第１の絶縁性基板（２５ａ）および第
２の絶縁性基板（２５ｂ）を設け、導電性リード（２
６）の一端を半導体素子（５）の電源供給用電極パッド
（２７）に接続し、導電性リード（２６）の途中を第１
の絶縁性基板（２５ａ）上の配線パターン（２４ａ）と
第２の絶縁性基板（２５ｂ）上の配線パターン（２４
ｂ）との間に位置させ、導電性リード（２６）の他端を
開口部（２３）を通過して外囲器（３）の外側に延伸さ
せるようにしたものである。
器（３）内に半導体素子（５）を搭載した半導体装置に
おいて、外囲器（３）の一部に電源供給用の開口部（２
３）を設け、その上面に配線パターン（２４ａ，２４
ｂ）が形成された第１の絶縁性基板（２５ａ）および第
２の絶縁性基板（２５ｂ）を設け、導電性リード（２
６）の一端を半導体素子（５）の電源供給用電極パッド
（２７）に接続し、導電性リード（２６）の途中を第１
の絶縁性基板（２５ａ）上の配線パターン（２４ａ）と
第２の絶縁性基板（２５ｂ）上の配線パターン（２４
ｂ）との間に位置させ、導電性リード（２６）の他端を
開口部（２３）を通過して外囲器（３）の外側に延伸さ
せるようにしたものである。
【００１２】この発明によれば、半導体素子（５）の電
源供給用電極パッド（２７）に接続された導電性リード
（２６）が、第１の絶縁性基板（２５ａ）と第２の絶縁
性基板（２５ｂ）との間にに挟まれて外囲器（３）外に
出る。絶縁性基板（２５ａ，２５ｂ）に挟まれたリード
部では、外囲器（３）と絶縁性基板（２５ａ，２５ｂ）
の配線パターン（２４ａ，２４ｂ）との間で平行平板容
量が形成され、電源側に漏れた信号はこれによって短絡
される。
源供給用電極パッド（２７）に接続された導電性リード
（２６）が、第１の絶縁性基板（２５ａ）と第２の絶縁
性基板（２５ｂ）との間にに挟まれて外囲器（３）外に
出る。絶縁性基板（２５ａ，２５ｂ）に挟まれたリード
部では、外囲器（３）と絶縁性基板（２５ａ，２５ｂ）
の配線パターン（２４ａ，２４ｂ）との間で平行平板容
量が形成され、電源側に漏れた信号はこれによって短絡
される。
【００１３】第４発明（請求項４に係る発明）は、第３
発明において、第１の絶縁性基板（２５ａ）とその上面
の配線パタン（２４ａ）との間および第２の絶縁性基板
（２５ｂ）とその上面の配線パターン（２４ｂ）との間
に弾性体（２７ａ，２７ｂ）を配置したものである。こ
の発明によれば、導電性リード（２６）の途中が弾性体
（２７ａ，２７ｂ）を介して、第１の絶縁性基板（２５
ａ）と第２の絶縁性基板（２５ｂ）との間に挟まれる。
発明において、第１の絶縁性基板（２５ａ）とその上面
の配線パタン（２４ａ）との間および第２の絶縁性基板
（２５ｂ）とその上面の配線パターン（２４ｂ）との間
に弾性体（２７ａ，２７ｂ）を配置したものである。こ
の発明によれば、導電性リード（２６）の途中が弾性体
（２７ａ，２７ｂ）を介して、第１の絶縁性基板（２５
ａ）と第２の絶縁性基板（２５ｂ）との間に挟まれる。
【００１４】
【発明の実施の形態】以下、本発明を実施形態に基づき
詳細に説明する。 〔実施形態１：第１発明〕図１はこの発明の第１実施形
態を示し、同図（ａ）はその一部破断平面図、同図
（ｂ）は同図（ａ）におけるII−II線断面図（一部破断
側断面図）である。また、図２（ａ）は図１（ａ）にお
けるIII −III 線断面図であり、図２（ｂ）は図１
（ａ）におけるIV−IV線断面図である。
詳細に説明する。 〔実施形態１：第１発明〕図１はこの発明の第１実施形
態を示し、同図（ａ）はその一部破断平面図、同図
（ｂ）は同図（ａ）におけるII−II線断面図（一部破断
側断面図）である。また、図２（ａ）は図１（ａ）にお
けるIII −III 線断面図であり、図２（ｂ）は図１
（ａ）におけるIV−IV線断面図である。
【００１５】この半導体装置１では、図１（ａ）および
（ｂ）に示されるように、同軸コネクタ２を取り付けた
外囲器３の底部に備えたコバル（ＫＯＶＡＲ）等の金属
あるいはメタライズしたセラミックからなる金属基板４
ａに接合材１８を介して半導体素子５を搭載し、半導体
素子５と外囲器３の開口部６内を貫通した同軸コネクタ
２の中心導体７との間に、斜めカット面９a1および９b1
を持つセラミックやテフロン等の誘電体基板（絶縁性基
板）９ａおよび９ｂをほゞ上下対称となるように配置し
ている。
（ｂ）に示されるように、同軸コネクタ２を取り付けた
外囲器３の底部に備えたコバル（ＫＯＶＡＲ）等の金属
あるいはメタライズしたセラミックからなる金属基板４
ａに接合材１８を介して半導体素子５を搭載し、半導体
素子５と外囲器３の開口部６内を貫通した同軸コネクタ
２の中心導体７との間に、斜めカット面９a1および９b1
を持つセラミックやテフロン等の誘電体基板（絶縁性基
板）９ａおよび９ｂをほゞ上下対称となるように配置し
ている。
【００１６】誘電体基板９ａおよび９ｂの上面（対向す
る面）にはそれぞれ斜めカット面９a1および９b1の途中
まで伸びた信号用配線パターン１０ａおよび１０ｂを設
けている。そして、同軸コネクタ２の中心導体７の先端
部を斜めカット面９a1，９b1の信号用配線パターン１０
ａ’および１０ｂ’に接合材１９を介して接続し、金等
からなる信号用導電性リード１２の一端を半導体素子５
の信号用電極パッド１１に接続し、この信号用導電性リ
ード１２の他端を信号用配線パターン１０ａと１０ｂと
の間に配置し接続している。
る面）にはそれぞれ斜めカット面９a1および９b1の途中
まで伸びた信号用配線パターン１０ａおよび１０ｂを設
けている。そして、同軸コネクタ２の中心導体７の先端
部を斜めカット面９a1，９b1の信号用配線パターン１０
ａ’および１０ｂ’に接合材１９を介して接続し、金等
からなる信号用導電性リード１２の一端を半導体素子５
の信号用電極パッド１１に接続し、この信号用導電性リ
ード１２の他端を信号用配線パターン１０ａと１０ｂと
の間に配置し接続している。
【００１７】また、図２（ａ）に示されるように、誘電
体基板９ａおよび９ｂそれぞれの両側方にはコバル（Ｋ
ＯＶＡＲ）材に金めっきした金属ブロック１３ａおよび
１３ｂが設けられ、金属ブロック１３ａと１３ｂとがほ
ゞ上下対称となるように配置されている。金属ブロック
１３ａと１３ｂとの間には、その一端が半導体素子５の
接地用電極パッド１４に接続された接地用導電性リード
１５の他端が配置されている。外囲器３の上面部には金
属基板４ｂが配置されている。したがって、信号用導電
性リード１２を挟み込んだ誘電体基板９ａおよび９ｂは
金属ブロック１３ａおよび１３ｂと上下の金属基板４ａ
および４ｂで囲まれた構造となる。
体基板９ａおよび９ｂそれぞれの両側方にはコバル（Ｋ
ＯＶＡＲ）材に金めっきした金属ブロック１３ａおよび
１３ｂが設けられ、金属ブロック１３ａと１３ｂとがほ
ゞ上下対称となるように配置されている。金属ブロック
１３ａと１３ｂとの間には、その一端が半導体素子５の
接地用電極パッド１４に接続された接地用導電性リード
１５の他端が配置されている。外囲器３の上面部には金
属基板４ｂが配置されている。したがって、信号用導電
性リード１２を挟み込んだ誘電体基板９ａおよび９ｂは
金属ブロック１３ａおよび１３ｂと上下の金属基板４ａ
および４ｂで囲まれた構造となる。
【００１８】また、図２（ｂ）に示されるように、中心
導体７および誘電体基板９ａおよび９ｂの斜めカット面
９a1および９b1上の信号用配線パターン１０ａ’および
１０ｂ’部においても、上記説明と同様に四方を金属ブ
ロック１３ａ，１３ｂおよび金属基板４ａ，４ｂで囲ま
れた疑似同軸構造となる。したがって、同軸コネクタ２
からの信号はこの疑似同軸構造の変換部を経由して半導
体素子５に伝達されることになり、半導体素子５近傍ま
で同軸コネクタ２からのＴＥＭ伝搬モードの乱れを小さ
くできるため、従来構造での不連続部分での反射等の低
減改善ができる。
導体７および誘電体基板９ａおよび９ｂの斜めカット面
９a1および９b1上の信号用配線パターン１０ａ’および
１０ｂ’部においても、上記説明と同様に四方を金属ブ
ロック１３ａ，１３ｂおよび金属基板４ａ，４ｂで囲ま
れた疑似同軸構造となる。したがって、同軸コネクタ２
からの信号はこの疑似同軸構造の変換部を経由して半導
体素子５に伝達されることになり、半導体素子５近傍ま
で同軸コネクタ２からのＴＥＭ伝搬モードの乱れを小さ
くできるため、従来構造での不連続部分での反射等の低
減改善ができる。
【００１９】この半導体装置１の組み立ては、図３
（ｂ）に示すように、先ず斜めカット面９a1を持つ誘電
体基板９ａおよび金属ブロック１３ａ（図示省略）を金
属基板４ａの凸部面の両端にロー材１６（例えば、銀ロ
ーや金錫共晶合金など）を溶融させて接続し、中央凹部
１７に半導体素子５を上記と同様の溶融温度かそれ以下
の溶融温度を有するロー材１８（例えば、金錫共晶合金
や錫鉛系半田など）により溶融接着した後、半導体素子
５の信号用電極パッド１１と信号用配線パターン１０ａ
との間に熱圧着法や熱超音波法等により信号用導電性リ
ード１２を接続する。同様に、接地用電極パッド１４と
金属ブロック１３ａとの間を接地用導電性リード１５で
接続する（図示省略）。なお、誘電体基板９ａ上の信号
用配線パターン１０ａは、蒸着やめっき法さらにはエッ
チング手法により形成したＮｉＣｒ−ＡｕやＴｉ−Ａｕ
等の構成としている。
（ｂ）に示すように、先ず斜めカット面９a1を持つ誘電
体基板９ａおよび金属ブロック１３ａ（図示省略）を金
属基板４ａの凸部面の両端にロー材１６（例えば、銀ロ
ーや金錫共晶合金など）を溶融させて接続し、中央凹部
１７に半導体素子５を上記と同様の溶融温度かそれ以下
の溶融温度を有するロー材１８（例えば、金錫共晶合金
や錫鉛系半田など）により溶融接着した後、半導体素子
５の信号用電極パッド１１と信号用配線パターン１０ａ
との間に熱圧着法や熱超音波法等により信号用導電性リ
ード１２を接続する。同様に、接地用電極パッド１４と
金属ブロック１３ａとの間を接地用導電性リード１５で
接続する（図示省略）。なお、誘電体基板９ａ上の信号
用配線パターン１０ａは、蒸着やめっき法さらにはエッ
チング手法により形成したＮｉＣｒ−ＡｕやＴｉ−Ａｕ
等の構成としている。
【００２０】一方、図３（ａ）に示すように、斜めカッ
ト面９b1を持つ誘電体基板９ｂおよび金属ブロック１３
ｂ（図示省略）をロー材（例えば、銀ローや金錫共晶合
金など）１６を用いて接続した金属基板４ｂを用意す
る。ねじ込み等の手段により取り付けた同軸コネクタ２
を有する外囲器３の上面部に金属基板４ｂをロー付けあ
るいはレーザ溶接により一体化する。その際、中心導体
７と誘電体基板９ｂの斜めカット面９b1上の信号用配線
パターン１０ｂ’との間にはＡｇペーストなどの接合材
１９を塗布しておく。
ト面９b1を持つ誘電体基板９ｂおよび金属ブロック１３
ｂ（図示省略）をロー材（例えば、銀ローや金錫共晶合
金など）１６を用いて接続した金属基板４ｂを用意す
る。ねじ込み等の手段により取り付けた同軸コネクタ２
を有する外囲器３の上面部に金属基板４ｂをロー付けあ
るいはレーザ溶接により一体化する。その際、中心導体
７と誘電体基板９ｂの斜めカット面９b1上の信号用配線
パターン１０ｂ’との間にはＡｇペーストなどの接合材
１９を塗布しておく。
【００２１】しかるのち、信号用導電性リード１２と誘
電体基板９ｂ上の信号用配線パターン１０ｂおよび誘電
体基板９ａの斜めカット面９a1上の信号用配線パターン
１０ａ’と中心導体７に塗布された接合材１９とがそれ
ぞれ接続されるように金属基板４ａを外囲器３内に挿入
し、接合材１９を昇温固化した後、レーザ溶接等により
一体化することにより半導体素子５を封止して、本半導
体装置１を完成させる。なお、上記説明では、金属ブロ
ック１３ａ（１３ｂ）と金属基板４ａ（４ｂ）とを分離
した構成としたが、金属ブロック１３ａ（１３ｂ）と金
属基板４ａ（４ｂ）とを一体構造としてもよく、このよ
うな構造も本発明の範疇に入ることは言うまでもない。
電体基板９ｂ上の信号用配線パターン１０ｂおよび誘電
体基板９ａの斜めカット面９a1上の信号用配線パターン
１０ａ’と中心導体７に塗布された接合材１９とがそれ
ぞれ接続されるように金属基板４ａを外囲器３内に挿入
し、接合材１９を昇温固化した後、レーザ溶接等により
一体化することにより半導体素子５を封止して、本半導
体装置１を完成させる。なお、上記説明では、金属ブロ
ック１３ａ（１３ｂ）と金属基板４ａ（４ｂ）とを分離
した構成としたが、金属ブロック１３ａ（１３ｂ）と金
属基板４ａ（４ｂ）とを一体構造としてもよく、このよ
うな構造も本発明の範疇に入ることは言うまでもない。
【００２２】〔実施形態２：第２発明〕図４はこの発明
の第２実施形態を示す一部破断側断面図である。この実
施形態２は、凸部２０に誘電体基板２１を設けた金属ブ
ロック２２を半導体素子５と金属基板４ｂとの間に配置
し、誘電体基板２１が半導体素子５に接続された信号用
導電性リード１２および接地用導電性リード１５（図示
省略）の上部に位置する構造とされている点が実施形態
１と異なる。
の第２実施形態を示す一部破断側断面図である。この実
施形態２は、凸部２０に誘電体基板２１を設けた金属ブ
ロック２２を半導体素子５と金属基板４ｂとの間に配置
し、誘電体基板２１が半導体素子５に接続された信号用
導電性リード１２および接地用導電性リード１５（図示
省略）の上部に位置する構造とされている点が実施形態
１と異なる。
【００２３】この構造においては、信号用導電性リード
１２上部の誘電体基板２１の厚みｔにより、すなわち上
部の接地部となる金属ブロック２２の凸部２０までの高
さｔを変えることにより、信号用導電性リード１２部の
特性インピーダンスを調整できる特徴を有する。なお、
金属ブロック２２を金属基板４ｂと一体構造としても、
また誘電体基板２１がない場合、すなわち比誘電率が１
の場合（空気）であっても、その効果は同様であり、本
発明の範疇にあることは言うまでもない。
１２上部の誘電体基板２１の厚みｔにより、すなわち上
部の接地部となる金属ブロック２２の凸部２０までの高
さｔを変えることにより、信号用導電性リード１２部の
特性インピーダンスを調整できる特徴を有する。なお、
金属ブロック２２を金属基板４ｂと一体構造としても、
また誘電体基板２１がない場合、すなわち比誘電率が１
の場合（空気）であっても、その効果は同様であり、本
発明の範疇にあることは言うまでもない。
【００２４】〔実施形態３：第３発明〕図５はこの半導
体装置の第３実施形態であり、同図（ａ）は平面図、同
図（ｂ）は同図（ａ）におけるＶ−Ｖ線断面図である。
図５において、開口部２３を設けた外囲器３と、半導体
素子５および配線パターン２４ａを有する絶縁性基板２
５ａを搭載した金属基板４ａと、配線パターン２４ｂを
有する絶縁性基板２５ｂを搭載した金属基板４ｂと、電
源供給用導電性リード２６とから構成される。この実施
形態３では、電源供給用導電性リード２６の一端を半導
体素子５の電源供給用電極パッド２７に接続し、この電
源供給用導電性リード２６の途中を絶縁性基板２５ａお
よび２５ｂそれぞれの配線パターン２４ａおよび２４ｂ
間に接続し、電源供給用導電性リード２６の他端を開口
部２３を通過して外囲器３の外に出すように構成してい
る。
体装置の第３実施形態であり、同図（ａ）は平面図、同
図（ｂ）は同図（ａ）におけるＶ−Ｖ線断面図である。
図５において、開口部２３を設けた外囲器３と、半導体
素子５および配線パターン２４ａを有する絶縁性基板２
５ａを搭載した金属基板４ａと、配線パターン２４ｂを
有する絶縁性基板２５ｂを搭載した金属基板４ｂと、電
源供給用導電性リード２６とから構成される。この実施
形態３では、電源供給用導電性リード２６の一端を半導
体素子５の電源供給用電極パッド２７に接続し、この電
源供給用導電性リード２６の途中を絶縁性基板２５ａお
よび２５ｂそれぞれの配線パターン２４ａおよび２４ｂ
間に接続し、電源供給用導電性リード２６の他端を開口
部２３を通過して外囲器３の外に出すように構成してい
る。
【００２５】この半導体装置においては、電源供給用導
電性リード２６が絶縁性基板２５ａおよび２５ｂを介し
て接地部となる金属基板４ａおよび４ｂに並列に容量結
合されることになり、この容量によって電源供給用電極
パッド２７からの信号（電源側に漏れた信号）を短絡で
きる。また、電源供給用導電性リード２６を絶縁性基板
２５ａおよび２５ｂで押圧固定した構造となっているた
め、電源供給用導電性リード２６の他端からの半導体素
子５の電源供給用電極パッド２７の接続部への応力を緩
和する上でも有効となる。
電性リード２６が絶縁性基板２５ａおよび２５ｂを介し
て接地部となる金属基板４ａおよび４ｂに並列に容量結
合されることになり、この容量によって電源供給用電極
パッド２７からの信号（電源側に漏れた信号）を短絡で
きる。また、電源供給用導電性リード２６を絶縁性基板
２５ａおよび２５ｂで押圧固定した構造となっているた
め、電源供給用導電性リード２６の他端からの半導体素
子５の電源供給用電極パッド２７の接続部への応力を緩
和する上でも有効となる。
【００２６】〔実施形態４：第４発明〕図６はこの発明
の第４実施形態を示す側断面図である。この実施形態４
は、絶縁性基板２５ａと配線パターン２４ａとの間およ
び絶縁性基板２５ｂと配線パターン２４ｂとの間に弾性
体２７ａおよび２７ｂを配置した点が実施形態３と異な
る。この構造によって、絶縁性基板２５ａ，２５ｂの厚
み加工精度のずれに伴う電源供給用導電性リード２６へ
の応力を緩和することができる。
の第４実施形態を示す側断面図である。この実施形態４
は、絶縁性基板２５ａと配線パターン２４ａとの間およ
び絶縁性基板２５ｂと配線パターン２４ｂとの間に弾性
体２７ａおよび２７ｂを配置した点が実施形態３と異な
る。この構造によって、絶縁性基板２５ａ，２５ｂの厚
み加工精度のずれに伴う電源供給用導電性リード２６へ
の応力を緩和することができる。
【００２７】
【発明の効果】以上説明したことから明らかなように本
発明によれば、第１発明では、同軸コネクタの中心導体
の先端部が絶縁性基板の斜めカット面上の配線パターン
に接続され、この配線パターンに挟まれた導電性リード
を経由して半導体素子の信号用電極パッドに接続される
ものとなり、絶縁性基板で挟まれた導電性リード部が擬
似的な同軸構造（あるいはシールドされたストリップ線
路）となる。これにより、信号が半導体素子の電極近傍
まで同軸のＴＥＭモードで伝搬するものとなり、擬似的
な同軸構造でのＴＥＭ伝搬モードの乱れを小さくでき、
従来構造での不連続部での反射等の低減改善ができるよ
うになり、広帯域（数１０ＧＨｚ以上）の半導体素子の
伝送特性を劣化させることなく実装することができるよ
うになる。第２発明では、第１発明において、半導体素
子の信号用電極パッドと導電性リードとの接続部近傍に
おける特性インピーダンスを誘電体の厚みにより調整で
き、接続部での不連続に伴う反射特性の改善を図ること
ができる。
発明によれば、第１発明では、同軸コネクタの中心導体
の先端部が絶縁性基板の斜めカット面上の配線パターン
に接続され、この配線パターンに挟まれた導電性リード
を経由して半導体素子の信号用電極パッドに接続される
ものとなり、絶縁性基板で挟まれた導電性リード部が擬
似的な同軸構造（あるいはシールドされたストリップ線
路）となる。これにより、信号が半導体素子の電極近傍
まで同軸のＴＥＭモードで伝搬するものとなり、擬似的
な同軸構造でのＴＥＭ伝搬モードの乱れを小さくでき、
従来構造での不連続部での反射等の低減改善ができるよ
うになり、広帯域（数１０ＧＨｚ以上）の半導体素子の
伝送特性を劣化させることなく実装することができるよ
うになる。第２発明では、第１発明において、半導体素
子の信号用電極パッドと導電性リードとの接続部近傍に
おける特性インピーダンスを誘電体の厚みにより調整で
き、接続部での不連続に伴う反射特性の改善を図ること
ができる。
【００２８】第３発明では、半導体素子の電源供給用電
極パッドに接続された導電性リードが第１の絶縁性基板
と第２の絶縁性基板との間に挟まれて外囲器外に出、絶
縁性基板に挟まれたリード部では、外囲器と絶縁性基板
の配線パターンとの間で平行平板容量が形成され、電源
側に漏れた信号がこれによって短絡されるものとなり、
広帯域（数１０ＧＨｚ以上）の半導体素子の動作を安定
化させることが可能となる。第４発明では、第３発明に
おいて、導電性リードの途中が弾性体を介して第１の絶
縁性基板と第２の絶縁性基板との間に挟まれるものとな
り、絶縁性基板の厚み加工精度のずれに伴う電源供給用
導電性リードへの応力を緩和することができる。
極パッドに接続された導電性リードが第１の絶縁性基板
と第２の絶縁性基板との間に挟まれて外囲器外に出、絶
縁性基板に挟まれたリード部では、外囲器と絶縁性基板
の配線パターンとの間で平行平板容量が形成され、電源
側に漏れた信号がこれによって短絡されるものとなり、
広帯域（数１０ＧＨｚ以上）の半導体素子の動作を安定
化させることが可能となる。第４発明では、第３発明に
おいて、導電性リードの途中が弾性体を介して第１の絶
縁性基板と第２の絶縁性基板との間に挟まれるものとな
り、絶縁性基板の厚み加工精度のずれに伴う電源供給用
導電性リードへの応力を緩和することができる。
【図１】 本発明の第１施形態を説明するための一部破
断平面図および一部破断側断面図である。
断平面図および一部破断側断面図である。
【図２】 図１（ａ）におけるIII −III 線断面図およ
びIV−IV線断面図である。
びIV−IV線断面図である。
【図３】 図１に示した半導体装置の組み立て方法を説
明するための図である。
明するための図である。
【図４】 本発明の第２実施形態を説明するための一部
破断側断面図である。
破断側断面図である。
【図５】 本発明の第３実施形態を説明するための平面
図および側断面図である。
図および側断面図である。
【図６】 本発明の第４実施形態を説明するための側断
面図である。
面図である。
【図７】 従来の半導体装置の構成を示す一部破断平面
図および側断面図である。
図および側断面図である。
１…半導体装置、２…同軸コネクタ、３…外囲器、４
ａ，４ｂ…金属基板、５…半導体素子、７…中心導体、
９ａ，９ｂ…誘電体基板、９a1，９b1…斜めカット面、
１０ａ，１０ｂ，１０ａ’，１０ｂ’…信号用配線パタ
ーン、１１…信号用電極パッド、１２…信号用導電性リ
ード、１３ａ，１３ｂ…金属性ブロック、１４…接地用
電極パッド、１５…接地用導電性リード、２１…誘電体
基板、２２…金属ブロック、２３…開口部、２４ａ，２
４ｂ…配線パターン、２５ａ，２５ｂ…絶縁性基板、２
６…電源供給用導電性リード、２７…電源供給用電極パ
ッド、２７ａ，２７ｂ…弾性体。
ａ，４ｂ…金属基板、５…半導体素子、７…中心導体、
９ａ，９ｂ…誘電体基板、９a1，９b1…斜めカット面、
１０ａ，１０ｂ，１０ａ’，１０ｂ’…信号用配線パタ
ーン、１１…信号用電極パッド、１２…信号用導電性リ
ード、１３ａ，１３ｂ…金属性ブロック、１４…接地用
電極パッド、１５…接地用導電性リード、２１…誘電体
基板、２２…金属ブロック、２３…開口部、２４ａ，２
４ｂ…配線パターン、２５ａ，２５ｂ…絶縁性基板、２
６…電源供給用導電性リード、２７…電源供給用電極パ
ッド、２７ａ，２７ｂ…弾性体。
Claims (4)
- 【請求項１】 同軸コネクタを設けた外囲器内に半導体
素子を搭載した半導体装置において、 斜めカット面を有し、その上面から前記斜めカット面の
途中まで伸びた配線パターンが形成された第１の絶縁性
基板と、 この第１の絶縁性基板を挟むようにその両側方に配置さ
れ、前記外囲器と電気的に接続された第１の導電性ブロ
ックと、 斜めカット面を有し、その上面から前記斜めカット面の
途中まで伸びた配線パターンが形成された第２の絶縁性
基板と、 この第２の絶縁性基板を挟むようにその両側方に配置さ
れ、前記外囲器と電気的に接続された第２の導電性ブロ
ックと、 その一端が前記半導体素子の接地用電極パッドに、その
他端が前記第１の導電性ブロックと前記第２の導電性ブ
ロックとの間に接続された第１の導電性リードと、 その一端が前記半導体素子の信号用電極パッドに、その
他端が前記第１の絶縁性基板の上面の配線パターンと前
記第２の絶縁性基板の上面の配線パターンとの間に接続
された第２の導電性リードとを備え、 前記第１の絶縁性基板の斜めカット面上の配線パターン
および前記第２の絶縁性基板の斜めカット面上の配線パ
ターンと前記同軸コネクタの中心導体の先端部とが電気
的に接合されていることを特徴とする半導体装置。 - 【請求項２】 請求項１において、導電性リードの一端
の上部に誘電体が設けられていることを特徴とする半導
体装置。 - 【請求項３】 外囲器内に半導体素子を搭載した半導体
装置において、 前記外囲器の一部に設けられた電源供給用の開口部と、 その上面に配線パターンが形成された第１の絶縁性基板
および第２の絶縁性基板と、 その一端が前記半導体素子の電源供給用電極パッドに接
続され、その途中が前記第１の絶縁性基板上の配線パタ
ーンと前記第２の絶縁性基板上の配線パターンとの間に
位置し、その他端が前記開口部を通過して前記外囲器の
外側に延伸された導電性リードとを備えたことを特徴と
する半導体装置。 - 【請求項４】 請求項３において、第１の絶縁性基板と
その上面の配線パタンとの間および第２の絶縁性基板と
その上面の配線パターンとの間に弾性体が配置されてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7228867A JPH0974152A (ja) | 1995-09-06 | 1995-09-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7228867A JPH0974152A (ja) | 1995-09-06 | 1995-09-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0974152A true JPH0974152A (ja) | 1997-03-18 |
Family
ID=16883127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7228867A Pending JPH0974152A (ja) | 1995-09-06 | 1995-09-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0974152A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141594A (ja) * | 2000-10-30 | 2002-05-17 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2004214651A (ja) * | 2002-12-27 | 2004-07-29 | Samsung Electronics Co Ltd | 光モジュール |
-
1995
- 1995-09-06 JP JP7228867A patent/JPH0974152A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141594A (ja) * | 2000-10-30 | 2002-05-17 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2004214651A (ja) * | 2002-12-27 | 2004-07-29 | Samsung Electronics Co Ltd | 光モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| US7538642B2 (en) | Waveguide coupler | |
| JPH0637202A (ja) | マイクロ波ｉｃ用パッケージ | |
| US10777493B2 (en) | Semiconductor device mounting board and semiconductor package | |
| US6369324B1 (en) | High-frequency input/output feedthrough and package for housing a high-frequency semiconductor element | |
| JPH11214556A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| US6936921B2 (en) | High-frequency package | |
| JP3439969B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JPH09172221A (ja) | 光半導体素子の実装構造 | |
| JPH0974152A (ja) | 半導体装置 | |
| JP3935082B2 (ja) | 高周波用パッケージ | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JP7036646B2 (ja) | 半導体素子用パッケージおよび半導体装置 | |
| JP3773803B2 (ja) | 半導体素子実装用パッケージおよび半導体素子実装方法 | |
| JP3800358B2 (ja) | 半導体気密封止容器の端子ならびに同容器 | |
| JP2002190541A (ja) | 高周波回路用パッケージ | |
| JP2002359443A (ja) | 高周波パッケ−ジと配線基板との接続構造 | |
| JP3670574B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JP2003007884A (ja) | 半導体素子収納用パッケージ | |
| JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
| JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3462080B2 (ja) | 高周波用半導体素子収納用パッケージ |