JP3652287B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3652287B2 JP3652287B2 JP2001289018A JP2001289018A JP3652287B2 JP 3652287 B2 JP3652287 B2 JP 3652287B2 JP 2001289018 A JP2001289018 A JP 2001289018A JP 2001289018 A JP2001289018 A JP 2001289018A JP 3652287 B2 JP3652287 B2 JP 3652287B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor element
- coaxial connector
- line
- line conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来、光通信分野で用いられる半導体素子や、マイクロ波帯，ミリ波帯等の高周波信号で駆動される各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体パッケージを図６に断面図で示す。同図において、２１は基体、２２は枠体、２３は同軸コネクタ、２４は蓋体、２６は回路基板である。
【０００３】
基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る略四角形の板状体であり、その上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２５を搭載して成る回路基板２６を載置する載置部２１ａが形成されている。載置部２１ａには、半導体素子２５が、例えばアルミナ（Ａｌ2Ｏ3）質セラミックス等から成る回路基板２６に搭載された状態で載置固定される。
【０００４】
なお、回路基板２６に搭載された半導体素子２５は、その電極が、回路基板２６に被着形成されている線路導体２６ａにボンディングワイヤ２７等を介して電気的に接続されている。
【０００５】
基体２１の上側主面の外周部には載置部２１ａを囲繞するようにして枠体２２が立設されており、枠体２２は基体２１とともにその内側に半導体素子２５を収容する空所を形成する。この枠体２２は基体２１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体２１と一体成形される、または基体２１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体２１の上側主面の外周部に立設される。
【０００６】
枠体２２の側部には同軸コネクタ２３が嵌着される貫通孔２２ａが形成されており、貫通孔２２ａ内に同軸コネクタ２３を嵌め込むとともに半田等の封着材２８を貫通孔２２ａ内の隙間に挿入し、しかる後、加熱して封着材２８を溶融させ、溶融した封着材２８を毛細管現象により同軸コネクタ２３と貫通孔２２ａの内面との隙間に充填させることによって、同軸コネクタ２３が貫通孔２２ａ内に封着材２８を介して嵌着接合される。
【０００７】
同軸コネクタ２３は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体２３ａの中心軸部分に、信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体２３ｂが絶縁体２３ｃを介して固定されて成る。そして、接地導体としての外周導体２３ａが封着材２８を介して枠体２２に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体２３ｂが半田等から成る導電性接着材２６ｂを介して回路基板２６の線路導体２６ａに電気的に接続される。線路導体２６ａは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【０００８】
そして、枠体２２の上面に蓋体２４をろう付け法やシームウエルド法等の溶接法によって接合し、基体２１、枠体２２および蓋体２４から成る容器内部に半導体素子２５を収容し気密に封止することによって製品としての半導体装置となる。
【０００９】
なお、図６において、２１ｂは基体２１を外部電気回路基板等にネジ止めするための貫通孔、２２ｂは同軸コネクタプラグ２９を嵌め込むための貫通孔、２９は同軸コネクタプラグ、３０は外部電気回路に接続された同軸ケーブルである。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージでは、同軸コネクタ２３の中心導体２３ｂと回路基板２６の線路導体２６ａとの接続部において、中心導体２３ｂと線路導体２６ａとを導電性接着材２６ｂで接続することによって、線路導体２６ａの表面に中心導体２３ｂが載置されることから、接続部の電気的な容量成分が付加されて容量成分が増加し、接続部において信号線路のインピーダンスが低下していた。即ち、容量成分は線路導体２６ａと回路基板２６下面の接地導体との間で発生しているが、中心導体２３ｂと線路導体２６ａとの接続部ではほぼ中心導体２３ｂの表面積の分だけ容量成分を発生させる対向電極の面積が増大することになり、そのため容量成分が増加することとなる。
【００１１】
その結果、接続部でインピーダンスの整合がとれなくなり、半導体パッケージ内の中心導体および線路導体等から成る信号線路の接続部で高周波信号の反射損失が大きくなり、高周波信号を効率よく伝送するのが困難になるという問題があった。
【００１２】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、高周波信号の伝送効率に優れた半導体パッケージを提供することである。
【００１３】
【課題を解決するための手段】
本発明の半導体パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔が形成された枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記貫通孔に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記枠体内面の前記貫通孔の下方の部位に前記半導体素子と前記中心導体とを電気的に接続する線路導体が上面に形成された回路基板を上面に設置した棚部が設けられており、前記中心導体は、前記線路導体との接続部で前記線路導体側の先端から該先端と前記線路導体の端との間までの部位に厚みがその残部の１０〜５０％とされた薄肉部が形成されていることを特徴とする。
【００１４】
また、本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔または切欠き部から成る同軸コネクタの保持部材の取付部が設けられた枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記取付部に取り付けられた前記保持部材に保持された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記保持部材は、前記枠体外側より前記同軸コネクタが挿着されるように前記枠体内側にかけて貫通孔が形成され、前記枠体内側の前記貫通孔の下方の部位に棚部が設けられ、かつ該棚部の上面に前記半導体素子と前記中心導体とを電気的に接続する線路導体が上面に形成された回路基板が設置されており、前記中心導体は、前記線路導体との接続部で前記線路導体側の先端から該先端と前記線路導体の端との間までの部位に厚みがその残部の１０〜５０％とされた薄肉部が形成されていることを特徴とする。
【００１５】
本発明の半導体パッケージによれば、中心導体は、線路導体との接続部に厚みがその残部の１０〜５０％とされた薄肉部が形成されていることから、線路導体の表面に中心導体が載置固定されても、接続部の容量成分の増加が最小限に抑えられ、接続部における信号線路のインピーダンスの低下を最小限に抑えることができる。その結果、接続部でのインピーダンスが特性インピーダンスに近い値となり、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失を低減させ、高周波信号を効率よく伝送することができる。
【００１６】
また、本発明において、同軸コネクタの挿着部と回路基板設置用の棚部を同軸コネクタの保持部材に設けて保持部材を枠体に嵌着した場合、保持部材の厚みを枠体に比べ厚くするなどして保持部材の体積を大きくすることによって、半導体パッケージをネジ止め等により外部回路基板等に装着する際に枠体に加わる歪みが、保持部材で分散および吸収される。その結果、同軸コネクタと回路基板に不要な応力および歪みが伝わることを防止できる。
【００１７】
本発明において、好ましくは、前記線路導体は前記中心導体との接続部が前記中心導体の幅の０．７〜０．９倍の幅狭部とされ、残部が前記中心導体と略同じ幅とされていることを特徴とする。
【００１８】
本発明は、上記の構成により、接続部のインピーダンスを特性インピーダンスに略整合させ、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失をより低減させ、高周波信号を効率よく伝送することができる。
【００１９】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００２０】
本発明は、上記の構成により、上記本発明の半導体パッケージを用いた信頼性の高い半導体装置を提供できる。
【００２１】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板である。
【００２２】
本発明の基体１はＦｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体１の上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子５を載置するための載置部１ａが設けられており、載置部１ａには半導体素子５が載置固定される。半導体素子５は、その電極が、回路基板６の上面に被着形成されている線路導体６ａにボンディングワイヤ７等を介して電気的に接続されている。つまり、線路導体６ａは、その一端側が中心導体３ｂに他端側が半導体素子５にそれぞれ電気的に接続されている。
【００２３】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が立設されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２４】
枠体２の側部には同軸コネクタ３が嵌着される貫通孔２ｂが形成されている。貫通孔２ｂ内に同軸コネクタ３を嵌め込むとともに半田等の封着材８を貫通孔２ｂとの隙間に挿入する。しかる後、加熱して封着材８を溶融させ、溶融した封着材８は毛細管現象により同軸コネクタ３と貫通孔２ｂの内面との隙間に充填されることによって、同軸コネクタ３が貫通孔２ｂ内に封着材８を介して嵌着接合される。
【００２５】
枠体２の内面の貫通孔２ｂの下方の部位に棚部２ａが設けられ、棚部２ａ上面に回路基板６が設置される。回路基板６は半導体素子５と中心導体３ｂとを電気的に接続する線路導体６ａがその上面に形成されており、下面には接地導体層６ｃが形成されている。棚部２ａには半田等の接合材６ｅを載置し、接合材６ｅの上に回路基板６を接地導体層６ｃ側の面（下面）が接合材６ｅ側になるようにして載置する。しかる後、加熱して接合材６ｅを溶融させ、棚部２ａ上面に回路基板６が固定される。
【００２６】
同軸コネクタ３は、内部に収容する半導体素子５を外部の同軸ケーブル１０に電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体３ａの中心軸に同じくＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ｂが絶縁体３ｃを介して固定された構造をしている。
【００２７】
中心導体３ｂにより伝送される高周波信号は、貫通孔２ｂ，２ｃ部において貫通孔２ｂ，２ｃの中心軸を同軸線路のモードで伝送し、特性インピーダンス値に整合されている。中心導体３ｂが枠体２の内面から突出して線路導体６ａと半田等の導電性接着材６ｂにより接続された部分以降では、高周波信号は回路基板６の上面に被着形成された線路導体６ａ上で伝送される。
【００２８】
本発明では、中心導体３ｂと線路導体６ａとの接続部（以下、単に「接続部」といえば線路導体６ａと中心導体３ｂとの接続部をいうこととする）において、図２の線路方向に対し垂直な面での部分断面図に示すように、中心導体３ｂの厚みがその残部の１０〜５０％とされた薄肉部３ｄとなっている。これにより、線路導体６ａの表面に中心導体３ｂが載置固定されても、接続部の容量成分の増加が最小限に抑えられ、接続部における信号線路のインピーダンスの低下を最小限に抑えることができる。その結果、接続部でのインピーダンスが特性インピーダンスに近い値となり、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失を低減させ、高周波信号を効率よく伝送させることができる。
【００２９】
即ち、線路導体６ａの容量成分は線路導体６ａと回路基板６下面の接地導体との間で発生しており、接続部ではほぼ中心導体３ｂの表面積の分だけ容量成分を発生させる対向電極の面積が増大することになるが、本発明のように接続部で中心導体３ｂを薄肉化することにより中心導体３ｂの表面積が小さくなり、容量成分を発生させる対向電極の面積が減少して容量成分が小さくなる。
【００３０】
また、中心導体３ｂの薄肉部３ｄの厚みがその残部の厚みの１０％未満では、薄肉部３ｄが薄すぎて折れ等の破損が生じ、中心導体３ｂで高周波信号を伝送できなくなる可能性があり、５０％を超える場合は、薄肉部３ｄが接続部での容量成分の増加が大きくなり、接続部における信号線路のインピーダンスが大きく低下して、接続部における信号線路のインピーダンスが特性インピーダンスに比べ大幅に小さい値となり反射損失が大きくなる。
【００３１】
図３（ａ）は、中心導体３ｂと線路導体６ａとの接続部における線路方向に平行な面での部分断面図であり、薄肉部３ｄの長さをＬ１、線路導体６ａの端から薄肉部３ｄの端面までの長さをＬ２とする。
【００３２】
本発明では、好ましくは、Ｌ１は０．１ｍｍ≦Ｌ１≦１ｍｍとするのがよい。Ｌ１＜０．１ｍｍの場合、薄肉部３ｄの長さが短かすぎて接続部での信号線路のインピーダンスを特性インピーダンスに近い値とすることができず、接続部での高周波信号の反射損失が増大する。Ｌ１＞１ｍｍの場合、薄肉部３ｄの長さが長すぎて薄肉部で折れ等の破損が生じやすくなり、また薄肉部３ｄと線路導体６ａとを金（Ａｕ）−錫（Ｓｎ）半田等の導電性接着材６ｂで接合した後に導電性接着材６ｂとの熱膨張差により薄肉部３ｄが破損し、高周波信号を伝送できなくなる場合がある。
【００３３】
また、Ｌ２は０ｍｍ≦Ｌ２≦１ｍｍとするのが好ましい。Ｌ２＜０ｍｍの場合、即ち薄肉部３ｄが線路導体６ａの端からはみ出す場合、接続部以外の中心導体３ｂの厚さが変化することとなり、接続部以外の中心導体３ｂの厚さが変化している部位で高周波信号の大きな反射損失が発生し、信号線路全体における反射損失が大きくなってしまい、高周波信号を効率よく伝送できなくなりやすい。Ｌ２＞１ｍｍの場合、中心導体３ｂの薄肉部３ｄ以外の部分で線路導体６ａと接合される部分の長さが長くなり、信号線路の容量成分が増大し、接続部において高周波信号の反射損失が大きくなり、高周波信号を効率よく伝送できなくなりやすい。
【００３４】
薄肉部３ｄはその残部との間に段差を形成しており、その段差は、図３（ａ）のように薄肉部３ｄに略垂直な平面である構成、図３（ｂ）のように円弧状のなだらかなくぼんだ曲面である構成、図３（ｃ）のように傾斜面である構成等の種々の構成とすることができる。図３（ｂ），図３（ｃ）のように、段差をなだらかな形状とすることが好ましく、表皮効果によって信号線路の表面近くを伝送する高周波信号の反射損失を抑えることができる。
【００３５】
図３（ｃ）において、段差である傾斜面の傾斜角が３０〜６０°であるのが好ましく、信号線路の表面近くを伝送する高周波信号の反射損失を最小限に抑え、高周波信号を効率よく伝送させることが可能となる。
【００３６】
薄肉部３ｄと線路導体６ａとの接続部の構成は、図３（ａ）〜（ｃ）に示すような中心導体３ｂの先端部の上側を切り欠いて形成した薄肉部３ｄが線路導体６ａに接続される構成、図３（ｄ）に示すような中心導体３ｂの先端部の下側を切り欠いて形成した薄肉部３ｄが線路導体６ａに接続される構成、図３（ｅ）に示すような中心導体３ｂの先端部の上側と下側とを切り欠いて形成した薄肉部３ｄが線路導体６ａに接続される構成とし得る。
【００３７】
また、薄肉部３ｄの線路方向に垂直な面における断面形状は、図２のような半円形状のみならず、四角形等様々な形状とし得る。
【００３８】
さらに、薄肉部３ｄの上面は回路基板６の下面に略平行な平坦面であることが好ましい。この場合、薄肉部３ｄの上面から出た電気力線は上方に延びるのみで回路基板６下面の接地導体に結合することがないため、薄肉部３ｄ上面が容量成分を生じる対向電極とはならない。即ち、薄肉部３ｄ上面は容量成分の増加に全く寄与することがなくなるため、容量成分の低減に有効な構成となる。
【００３９】
枠体２の貫通孔２ｃ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と枠体２に嵌着された同軸コネクタ３とを接続するためのプラグである。
【００４０】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上面に形成された線路導体６ａとを電気的に接続し、線路導体６ａと中心導体３ｂとを半田等の導電性接着材６ｂを介して電気的に接続し、しかる後、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。
【００４１】
この半導体装置は、基体１の対向する端部に設けられた貫通孔１ｂを通してネジ止めすることで外部電気回路基板に実装され、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００４２】
そして、図４は本発明の半導体パッケージについて実施の形態の他の例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板、１１は保持部材である。図４のように、保持部材１１に設けられた、枠体２内外を貫通する貫通孔１１ｂに、同軸コネクタ３を外側より挿着し、保持部材１１を枠体２に嵌着させる。
【００４３】
枠体２の側面には保持部材１１が嵌着される取付部２ｄが形成されている。取付部２ｄは、枠体２内外を貫通する貫通孔であったり、枠体２の基体１との接合面側から逆Ｕ字型に切り欠いて枠体２内外を貫通する切欠き部であったり、枠体２の蓋体４との接合面側からＵ字型に切り欠いて枠体２内外を貫通する切欠き部であれば良い。
【００４４】
保持部材１１には、回路基板６を上面に設置するための棚部１１ａと、同軸コネクタ３を挿着するための貫通孔１１ｂが設けられている。棚部１１ａには半田等の接合材６ｅを載置し、接合材６ｅの上に線路導体６ａと接地導体層６ｃと内層接地導体層とを具備した回路基板６を、接地導体層６ｃ側の面（下面）が接合材６ｅ側になるようにして設置する。貫通孔１１ｂは枠体２外側より同軸コネクタ３が挿着されるように枠体２内側にかけて形成され、貫通孔１１ｂ内には同軸コネクタ３を嵌め込むとともに半田等の封着材８を貫通孔１１ｂとの隙間に挿入する。中心導体３ｂの先端部は、回路基板６の上面に突出させ、中心導体３ｂの先端部と線路導体６ａの上面の端部との間に半田等の導電性接着材６ｂを載置する。
【００４５】
しかる後、加熱して接合材６ｅと封着材８および導電性接着材６ｂを溶融させ、接合材６ｅにより回路基板６が棚部１１ａに強固に固定され、溶融した封着材８は毛細管現象により外周導体３ａと貫通孔１１ｂの内面との隙間に充填されることによって、外周導体３ａが貫通孔１１ｂ内に半田等の封着材８を介して挿着され、導電性接着材６ｂにより中心導体３ｂと線路導体６ａとが接続される。
【００４６】
中心導体３ｂを伝送する高周波信号は、貫通孔１１ｂ，１１ｃ部において貫通孔１１ｂ，１１ｃの中心軸によって伝送されることにより同軸線路を伝送され、保持部材１１の枠体２内側の面から出て線路導体６ａおよび導電性接着材６ｂに達した後は、マイクロストリップ線路となっている線路導体６ａ上を伝送される。この同軸線路とマイクロストリップ線路は、所定の特性インピーダンス値に整合されている。導電性接着材６ｂによる接続部において、中心導体３ｂの先端部の位置、線路導体６ａの位置、および導電性接着材６ｂの量により、信号線路のインピーダンスが所定の値に設定されている。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失のない良好な信号線路が形成される。
【００４７】
保持部材１１の貫通孔１１ｃ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と保持部材１１に挿着された同軸コネクタ３とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する貫通孔１１ｃにネジ止めされる。
【００４８】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上面に被着された線路導体６ａとをボンディングワイヤ７により電気的に接続し、しかる後、枠体２の上面に鉄−ニッケル−コバルト合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。
【００４９】
この半導体装置は、基体１の対向する端部に設けられた貫通孔１ｂをネジ止めすることで外部電気回路基板に実装され、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００５０】
この構成において、同軸コネクタ３および回路基板６が保持部材１１に保持されて、その保持部材１１が枠体２に嵌着されて取り付けられる。基体１の端部を貫通孔１ｂを通してネジ止め等することによって半導体パッケージを外部回路基板等に装着する際、枠体２に歪みが発生した場合においても、枠体２から同軸コネクタ３および回路基板６に伝わろうとする歪みは、保持部材１１において分散および吸収される。従って、同軸コネクタ３および回路基板６に加わる応力や歪みを小さくすることができ、絶縁体３ｃと回路基板６にクラックが発生するのを防止できる。保持部材１１で歪みを有効に分散させるためには、つまり単位体積当たりの変形を小さくさせかつ歪みを吸収させるためには、保持部材１１の体積が大きいのがよく、保持部材１１の厚みを枠体２より肉厚にするなどして体積を大きくする。
【００５１】
図５は回路基板６の平面図であるが、好ましくは同図に示すように、線路導体６ａは中心導体３ｂとの接続部が中心導体３ｂの幅の０．７〜０．９倍の幅狭部６ｆとされ、残部が中心導体３ｂと略同じ幅とされているのがよい。
【００５２】
ここで、幅狭部６ｆを除く線路導体６ａの幅をＷ１、幅狭部６ｆの幅をＷ２、中心導体３ｂの幅をｄとしたとき、０．７ｄ≦Ｗ２≦０．９ｄ，Ｗ１＞Ｗ２となっている。なお、Ｗ１とｄについては、０．９ｄ≦Ｗ１≦１．１ｄといった程度の範囲内で同じ幅であればよい。この構成により、幅狭部６ｆを除く部分の線路導体６ａを特性インピーダンス値に整合させ、幅狭部６ｆ部においては特性インピーダンス値よりも高いインピーダンス値とすることができる。幅狭部６ｆと線路導体６ａの残部との間で線路幅に段差が生じるが、この段差部については、幅狭部６ｆから幅の広い線路導体６ａへ変化している傾斜部の線路導体６ａに対する傾斜角度θは３０〜６０°として連続的に線路幅を変化させるのがよく、この場合反射損失による高周波信号の減衰を抑制させることができる。
【００５３】
図２に示すように、線路導体６ａと中心導体３ｂとを接続することにより、接続部では信号線路が中心導体３ｂ，線路導体６ａおよび導電性接着材６ｂとなっている。線路導体６ａのみが信号線路である場合と比して、信号線路の容量成分が増加し、接続部のインピーダンスが低下することとなる。従って、接続部における線路導体６ａを幅狭部６ｆとして、幅狭部６ｆ単体のインピーダンス値は特性インピーダンスより高い値とし、接続部における中心導体３ｂの厚みを接続部以外の残部における厚みの１０〜５０％とした薄肉部３ｄとし、接続部における信号線路の容量成分の増加を最小限に抑える。これにより、中心導体３ｂを接続して接続部のインピーダンスが低下しても、接続部を特性インピーダンスに略整合させることができる。また接続部は、導電性接着材６ｂの量を適宜調整して、信号線路のインピーダンスを整合している。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失の小さい良好な伝送特性の信号線路が形成される。
【００５４】
本発明における高周波信号の好ましい周波数は５〜１００ＧＨｚ程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００５５】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００５６】
【発明の効果】
本発明は、枠体内面の貫通孔の下方の部位に半導体素子と中心導体とを電気的に接続する線路導体が上面に形成された回路基板を上面に設置した棚部が設けられており、中心導体は、線路導体との接続部で線路導体側の先端からその先端と線路導体の端との間までの部位に厚みがその残部の１０〜５０％とされた薄肉部が形成されていることから、線路導体の表面に中心導体が載置固定されても、接続部の容量成分の増加が最小限に抑えられ、接続部における信号線路のインピーダンスの低下を最小限に抑えることができる。その結果、接続部でのインピーダンスが特性インピーダンスに近い値となり、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失を低減させ、高周波信号を効率よく伝送することができる。
【００５７】
また、回路基板は枠体の内面の棚部に設置されるため、半導体パッケージが大幅に小型化されるという効果も有する。
【００５８】
また本発明は、同軸コネクタの保持部材は、枠体外側より同軸コネクタが挿着されるように枠体内側にかけて貫通孔が形成され、枠体内側の貫通孔の下方の部位に棚部が設けられ、かつ棚部の上面に半導体素子と中心導体とを電気的に接続する線路導体が上面に形成された回路基板が設置されており、基体をネジ止め等によって外部回路基板等に固定する際、枠体に歪みが発生した場合においても、枠体から同軸コネクタおよび回路基板に伝わろうとする歪みは、保持部材において分散および吸収され、同軸コネクタの絶縁体と回路基板にクラックが発生するのを防止できる。その結果、同軸コネクタの絶縁体にクラックが発生するのを防止して半導体パッケージの気密の信頼性を向上するとともに、同軸コネクタの中心導体を伝送する高周波信号の伝送特性を向上することができ、回路基板にクラックが発生するのを防止して線路導体の断線を防止し高周波信号の伝送特性を向上させ得る。
【００５９】
さらに、回路基板は保持部材の枠体内側の棚部に設置されるため、半導体パッケージが大幅に小型化されるという効果も有する。
【００６０】
本発明は、好ましくは、線路導体は中心導体との接続部が中心導体の幅の０．７〜０．９倍の幅狭部とされ、残部が中心導体と略同じ幅とされることにより、接続部のインピーダンスを特性インピーダンスに略整合させ、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失をより低減させ、高周波信号を効率よく伝送することができる。
【００６１】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに同軸コネクタに線路導体を介して電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図２】本発明の半導体パッケージ内に収容された回路基板の線路方向の垂直な面における部分断面図である。
【図３】（ａ）〜（ｅ）は本発明の半導体パッケージについて実施の形態の各種例を示し、半導体パッケージ内に収容された回路基板の線路方向に平行な面における部分断面図である。
【図４】本発明の半導体パッケージについて実施の形態の他の例を示す断面図である。
【図５】本発明の半導体パッケージについて実施の形態の他の例を示し、半導体パッケージ内に収容された回路基板の平面図である。
【図６】従来の半導体パッケージの断面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：棚部
２ｂ：貫通孔
２ｄ：取付部
３：同軸コネクタ
３ａ：外周導体
３ｂ：中心導体
３ｃ：絶縁体
３ｄ：薄肉部
５：半導体素子
６：回路基板
６ａ：線路導体
６ｆ：幅狭部
１１：保持部材
１１ａ：棚部
１１ｂ：貫通孔
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来、光通信分野で用いられる半導体素子や、マイクロ波帯，ミリ波帯等の高周波信号で駆動される各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体パッケージを図６に断面図で示す。同図において、２１は基体、２２は枠体、２３は同軸コネクタ、２４は蓋体、２６は回路基板である。
【０００３】
基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る略四角形の板状体であり、その上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２５を搭載して成る回路基板２６を載置する載置部２１ａが形成されている。載置部２１ａには、半導体素子２５が、例えばアルミナ（Ａｌ2Ｏ3）質セラミックス等から成る回路基板２６に搭載された状態で載置固定される。
【０００４】
なお、回路基板２６に搭載された半導体素子２５は、その電極が、回路基板２６に被着形成されている線路導体２６ａにボンディングワイヤ２７等を介して電気的に接続されている。
【０００５】
基体２１の上側主面の外周部には載置部２１ａを囲繞するようにして枠体２２が立設されており、枠体２２は基体２１とともにその内側に半導体素子２５を収容する空所を形成する。この枠体２２は基体２１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体２１と一体成形される、または基体２１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体２１の上側主面の外周部に立設される。
【０００６】
枠体２２の側部には同軸コネクタ２３が嵌着される貫通孔２２ａが形成されており、貫通孔２２ａ内に同軸コネクタ２３を嵌め込むとともに半田等の封着材２８を貫通孔２２ａ内の隙間に挿入し、しかる後、加熱して封着材２８を溶融させ、溶融した封着材２８を毛細管現象により同軸コネクタ２３と貫通孔２２ａの内面との隙間に充填させることによって、同軸コネクタ２３が貫通孔２２ａ内に封着材２８を介して嵌着接合される。
【０００７】
同軸コネクタ２３は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体２３ａの中心軸部分に、信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体２３ｂが絶縁体２３ｃを介して固定されて成る。そして、接地導体としての外周導体２３ａが封着材２８を介して枠体２２に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体２３ｂが半田等から成る導電性接着材２６ｂを介して回路基板２６の線路導体２６ａに電気的に接続される。線路導体２６ａは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【０００８】
そして、枠体２２の上面に蓋体２４をろう付け法やシームウエルド法等の溶接法によって接合し、基体２１、枠体２２および蓋体２４から成る容器内部に半導体素子２５を収容し気密に封止することによって製品としての半導体装置となる。
【０００９】
なお、図６において、２１ｂは基体２１を外部電気回路基板等にネジ止めするための貫通孔、２２ｂは同軸コネクタプラグ２９を嵌め込むための貫通孔、２９は同軸コネクタプラグ、３０は外部電気回路に接続された同軸ケーブルである。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージでは、同軸コネクタ２３の中心導体２３ｂと回路基板２６の線路導体２６ａとの接続部において、中心導体２３ｂと線路導体２６ａとを導電性接着材２６ｂで接続することによって、線路導体２６ａの表面に中心導体２３ｂが載置されることから、接続部の電気的な容量成分が付加されて容量成分が増加し、接続部において信号線路のインピーダンスが低下していた。即ち、容量成分は線路導体２６ａと回路基板２６下面の接地導体との間で発生しているが、中心導体２３ｂと線路導体２６ａとの接続部ではほぼ中心導体２３ｂの表面積の分だけ容量成分を発生させる対向電極の面積が増大することになり、そのため容量成分が増加することとなる。
【００１１】
その結果、接続部でインピーダンスの整合がとれなくなり、半導体パッケージ内の中心導体および線路導体等から成る信号線路の接続部で高周波信号の反射損失が大きくなり、高周波信号を効率よく伝送するのが困難になるという問題があった。
【００１２】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、高周波信号の伝送効率に優れた半導体パッケージを提供することである。
【００１３】
【課題を解決するための手段】
本発明の半導体パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔が形成された枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記貫通孔に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記枠体内面の前記貫通孔の下方の部位に前記半導体素子と前記中心導体とを電気的に接続する線路導体が上面に形成された回路基板を上面に設置した棚部が設けられており、前記中心導体は、前記線路導体との接続部で前記線路導体側の先端から該先端と前記線路導体の端との間までの部位に厚みがその残部の１０〜５０％とされた薄肉部が形成されていることを特徴とする。
【００１４】
また、本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔または切欠き部から成る同軸コネクタの保持部材の取付部が設けられた枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記取付部に取り付けられた前記保持部材に保持された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記保持部材は、前記枠体外側より前記同軸コネクタが挿着されるように前記枠体内側にかけて貫通孔が形成され、前記枠体内側の前記貫通孔の下方の部位に棚部が設けられ、かつ該棚部の上面に前記半導体素子と前記中心導体とを電気的に接続する線路導体が上面に形成された回路基板が設置されており、前記中心導体は、前記線路導体との接続部で前記線路導体側の先端から該先端と前記線路導体の端との間までの部位に厚みがその残部の１０〜５０％とされた薄肉部が形成されていることを特徴とする。
【００１５】
本発明の半導体パッケージによれば、中心導体は、線路導体との接続部に厚みがその残部の１０〜５０％とされた薄肉部が形成されていることから、線路導体の表面に中心導体が載置固定されても、接続部の容量成分の増加が最小限に抑えられ、接続部における信号線路のインピーダンスの低下を最小限に抑えることができる。その結果、接続部でのインピーダンスが特性インピーダンスに近い値となり、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失を低減させ、高周波信号を効率よく伝送することができる。
【００１６】
また、本発明において、同軸コネクタの挿着部と回路基板設置用の棚部を同軸コネクタの保持部材に設けて保持部材を枠体に嵌着した場合、保持部材の厚みを枠体に比べ厚くするなどして保持部材の体積を大きくすることによって、半導体パッケージをネジ止め等により外部回路基板等に装着する際に枠体に加わる歪みが、保持部材で分散および吸収される。その結果、同軸コネクタと回路基板に不要な応力および歪みが伝わることを防止できる。
【００１７】
本発明において、好ましくは、前記線路導体は前記中心導体との接続部が前記中心導体の幅の０．７〜０．９倍の幅狭部とされ、残部が前記中心導体と略同じ幅とされていることを特徴とする。
【００１８】
本発明は、上記の構成により、接続部のインピーダンスを特性インピーダンスに略整合させ、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失をより低減させ、高周波信号を効率よく伝送することができる。
【００１９】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００２０】
本発明は、上記の構成により、上記本発明の半導体パッケージを用いた信頼性の高い半導体装置を提供できる。
【００２１】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板である。
【００２２】
本発明の基体１はＦｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体１の上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子５を載置するための載置部１ａが設けられており、載置部１ａには半導体素子５が載置固定される。半導体素子５は、その電極が、回路基板６の上面に被着形成されている線路導体６ａにボンディングワイヤ７等を介して電気的に接続されている。つまり、線路導体６ａは、その一端側が中心導体３ｂに他端側が半導体素子５にそれぞれ電気的に接続されている。
【００２３】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が立設されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２４】
枠体２の側部には同軸コネクタ３が嵌着される貫通孔２ｂが形成されている。貫通孔２ｂ内に同軸コネクタ３を嵌め込むとともに半田等の封着材８を貫通孔２ｂとの隙間に挿入する。しかる後、加熱して封着材８を溶融させ、溶融した封着材８は毛細管現象により同軸コネクタ３と貫通孔２ｂの内面との隙間に充填されることによって、同軸コネクタ３が貫通孔２ｂ内に封着材８を介して嵌着接合される。
【００２５】
枠体２の内面の貫通孔２ｂの下方の部位に棚部２ａが設けられ、棚部２ａ上面に回路基板６が設置される。回路基板６は半導体素子５と中心導体３ｂとを電気的に接続する線路導体６ａがその上面に形成されており、下面には接地導体層６ｃが形成されている。棚部２ａには半田等の接合材６ｅを載置し、接合材６ｅの上に回路基板６を接地導体層６ｃ側の面（下面）が接合材６ｅ側になるようにして載置する。しかる後、加熱して接合材６ｅを溶融させ、棚部２ａ上面に回路基板６が固定される。
【００２６】
同軸コネクタ３は、内部に収容する半導体素子５を外部の同軸ケーブル１０に電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体３ａの中心軸に同じくＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ｂが絶縁体３ｃを介して固定された構造をしている。
【００２７】
中心導体３ｂにより伝送される高周波信号は、貫通孔２ｂ，２ｃ部において貫通孔２ｂ，２ｃの中心軸を同軸線路のモードで伝送し、特性インピーダンス値に整合されている。中心導体３ｂが枠体２の内面から突出して線路導体６ａと半田等の導電性接着材６ｂにより接続された部分以降では、高周波信号は回路基板６の上面に被着形成された線路導体６ａ上で伝送される。
【００２８】
本発明では、中心導体３ｂと線路導体６ａとの接続部（以下、単に「接続部」といえば線路導体６ａと中心導体３ｂとの接続部をいうこととする）において、図２の線路方向に対し垂直な面での部分断面図に示すように、中心導体３ｂの厚みがその残部の１０〜５０％とされた薄肉部３ｄとなっている。これにより、線路導体６ａの表面に中心導体３ｂが載置固定されても、接続部の容量成分の増加が最小限に抑えられ、接続部における信号線路のインピーダンスの低下を最小限に抑えることができる。その結果、接続部でのインピーダンスが特性インピーダンスに近い値となり、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失を低減させ、高周波信号を効率よく伝送させることができる。
【００２９】
即ち、線路導体６ａの容量成分は線路導体６ａと回路基板６下面の接地導体との間で発生しており、接続部ではほぼ中心導体３ｂの表面積の分だけ容量成分を発生させる対向電極の面積が増大することになるが、本発明のように接続部で中心導体３ｂを薄肉化することにより中心導体３ｂの表面積が小さくなり、容量成分を発生させる対向電極の面積が減少して容量成分が小さくなる。
【００３０】
また、中心導体３ｂの薄肉部３ｄの厚みがその残部の厚みの１０％未満では、薄肉部３ｄが薄すぎて折れ等の破損が生じ、中心導体３ｂで高周波信号を伝送できなくなる可能性があり、５０％を超える場合は、薄肉部３ｄが接続部での容量成分の増加が大きくなり、接続部における信号線路のインピーダンスが大きく低下して、接続部における信号線路のインピーダンスが特性インピーダンスに比べ大幅に小さい値となり反射損失が大きくなる。
【００３１】
図３（ａ）は、中心導体３ｂと線路導体６ａとの接続部における線路方向に平行な面での部分断面図であり、薄肉部３ｄの長さをＬ１、線路導体６ａの端から薄肉部３ｄの端面までの長さをＬ２とする。
【００３２】
本発明では、好ましくは、Ｌ１は０．１ｍｍ≦Ｌ１≦１ｍｍとするのがよい。Ｌ１＜０．１ｍｍの場合、薄肉部３ｄの長さが短かすぎて接続部での信号線路のインピーダンスを特性インピーダンスに近い値とすることができず、接続部での高周波信号の反射損失が増大する。Ｌ１＞１ｍｍの場合、薄肉部３ｄの長さが長すぎて薄肉部で折れ等の破損が生じやすくなり、また薄肉部３ｄと線路導体６ａとを金（Ａｕ）−錫（Ｓｎ）半田等の導電性接着材６ｂで接合した後に導電性接着材６ｂとの熱膨張差により薄肉部３ｄが破損し、高周波信号を伝送できなくなる場合がある。
【００３３】
また、Ｌ２は０ｍｍ≦Ｌ２≦１ｍｍとするのが好ましい。Ｌ２＜０ｍｍの場合、即ち薄肉部３ｄが線路導体６ａの端からはみ出す場合、接続部以外の中心導体３ｂの厚さが変化することとなり、接続部以外の中心導体３ｂの厚さが変化している部位で高周波信号の大きな反射損失が発生し、信号線路全体における反射損失が大きくなってしまい、高周波信号を効率よく伝送できなくなりやすい。Ｌ２＞１ｍｍの場合、中心導体３ｂの薄肉部３ｄ以外の部分で線路導体６ａと接合される部分の長さが長くなり、信号線路の容量成分が増大し、接続部において高周波信号の反射損失が大きくなり、高周波信号を効率よく伝送できなくなりやすい。
【００３４】
薄肉部３ｄはその残部との間に段差を形成しており、その段差は、図３（ａ）のように薄肉部３ｄに略垂直な平面である構成、図３（ｂ）のように円弧状のなだらかなくぼんだ曲面である構成、図３（ｃ）のように傾斜面である構成等の種々の構成とすることができる。図３（ｂ），図３（ｃ）のように、段差をなだらかな形状とすることが好ましく、表皮効果によって信号線路の表面近くを伝送する高周波信号の反射損失を抑えることができる。
【００３５】
図３（ｃ）において、段差である傾斜面の傾斜角が３０〜６０°であるのが好ましく、信号線路の表面近くを伝送する高周波信号の反射損失を最小限に抑え、高周波信号を効率よく伝送させることが可能となる。
【００３６】
薄肉部３ｄと線路導体６ａとの接続部の構成は、図３（ａ）〜（ｃ）に示すような中心導体３ｂの先端部の上側を切り欠いて形成した薄肉部３ｄが線路導体６ａに接続される構成、図３（ｄ）に示すような中心導体３ｂの先端部の下側を切り欠いて形成した薄肉部３ｄが線路導体６ａに接続される構成、図３（ｅ）に示すような中心導体３ｂの先端部の上側と下側とを切り欠いて形成した薄肉部３ｄが線路導体６ａに接続される構成とし得る。
【００３７】
また、薄肉部３ｄの線路方向に垂直な面における断面形状は、図２のような半円形状のみならず、四角形等様々な形状とし得る。
【００３８】
さらに、薄肉部３ｄの上面は回路基板６の下面に略平行な平坦面であることが好ましい。この場合、薄肉部３ｄの上面から出た電気力線は上方に延びるのみで回路基板６下面の接地導体に結合することがないため、薄肉部３ｄ上面が容量成分を生じる対向電極とはならない。即ち、薄肉部３ｄ上面は容量成分の増加に全く寄与することがなくなるため、容量成分の低減に有効な構成となる。
【００３９】
枠体２の貫通孔２ｃ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と枠体２に嵌着された同軸コネクタ３とを接続するためのプラグである。
【００４０】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上面に形成された線路導体６ａとを電気的に接続し、線路導体６ａと中心導体３ｂとを半田等の導電性接着材６ｂを介して電気的に接続し、しかる後、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。
【００４１】
この半導体装置は、基体１の対向する端部に設けられた貫通孔１ｂを通してネジ止めすることで外部電気回路基板に実装され、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００４２】
そして、図４は本発明の半導体パッケージについて実施の形態の他の例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板、１１は保持部材である。図４のように、保持部材１１に設けられた、枠体２内外を貫通する貫通孔１１ｂに、同軸コネクタ３を外側より挿着し、保持部材１１を枠体２に嵌着させる。
【００４３】
枠体２の側面には保持部材１１が嵌着される取付部２ｄが形成されている。取付部２ｄは、枠体２内外を貫通する貫通孔であったり、枠体２の基体１との接合面側から逆Ｕ字型に切り欠いて枠体２内外を貫通する切欠き部であったり、枠体２の蓋体４との接合面側からＵ字型に切り欠いて枠体２内外を貫通する切欠き部であれば良い。
【００４４】
保持部材１１には、回路基板６を上面に設置するための棚部１１ａと、同軸コネクタ３を挿着するための貫通孔１１ｂが設けられている。棚部１１ａには半田等の接合材６ｅを載置し、接合材６ｅの上に線路導体６ａと接地導体層６ｃと内層接地導体層とを具備した回路基板６を、接地導体層６ｃ側の面（下面）が接合材６ｅ側になるようにして設置する。貫通孔１１ｂは枠体２外側より同軸コネクタ３が挿着されるように枠体２内側にかけて形成され、貫通孔１１ｂ内には同軸コネクタ３を嵌め込むとともに半田等の封着材８を貫通孔１１ｂとの隙間に挿入する。中心導体３ｂの先端部は、回路基板６の上面に突出させ、中心導体３ｂの先端部と線路導体６ａの上面の端部との間に半田等の導電性接着材６ｂを載置する。
【００４５】
しかる後、加熱して接合材６ｅと封着材８および導電性接着材６ｂを溶融させ、接合材６ｅにより回路基板６が棚部１１ａに強固に固定され、溶融した封着材８は毛細管現象により外周導体３ａと貫通孔１１ｂの内面との隙間に充填されることによって、外周導体３ａが貫通孔１１ｂ内に半田等の封着材８を介して挿着され、導電性接着材６ｂにより中心導体３ｂと線路導体６ａとが接続される。
【００４６】
中心導体３ｂを伝送する高周波信号は、貫通孔１１ｂ，１１ｃ部において貫通孔１１ｂ，１１ｃの中心軸によって伝送されることにより同軸線路を伝送され、保持部材１１の枠体２内側の面から出て線路導体６ａおよび導電性接着材６ｂに達した後は、マイクロストリップ線路となっている線路導体６ａ上を伝送される。この同軸線路とマイクロストリップ線路は、所定の特性インピーダンス値に整合されている。導電性接着材６ｂによる接続部において、中心導体３ｂの先端部の位置、線路導体６ａの位置、および導電性接着材６ｂの量により、信号線路のインピーダンスが所定の値に設定されている。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失のない良好な信号線路が形成される。
【００４７】
保持部材１１の貫通孔１１ｃ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と保持部材１１に挿着された同軸コネクタ３とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する貫通孔１１ｃにネジ止めされる。
【００４８】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上面に被着された線路導体６ａとをボンディングワイヤ７により電気的に接続し、しかる後、枠体２の上面に鉄−ニッケル−コバルト合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。
【００４９】
この半導体装置は、基体１の対向する端部に設けられた貫通孔１ｂをネジ止めすることで外部電気回路基板に実装され、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００５０】
この構成において、同軸コネクタ３および回路基板６が保持部材１１に保持されて、その保持部材１１が枠体２に嵌着されて取り付けられる。基体１の端部を貫通孔１ｂを通してネジ止め等することによって半導体パッケージを外部回路基板等に装着する際、枠体２に歪みが発生した場合においても、枠体２から同軸コネクタ３および回路基板６に伝わろうとする歪みは、保持部材１１において分散および吸収される。従って、同軸コネクタ３および回路基板６に加わる応力や歪みを小さくすることができ、絶縁体３ｃと回路基板６にクラックが発生するのを防止できる。保持部材１１で歪みを有効に分散させるためには、つまり単位体積当たりの変形を小さくさせかつ歪みを吸収させるためには、保持部材１１の体積が大きいのがよく、保持部材１１の厚みを枠体２より肉厚にするなどして体積を大きくする。
【００５１】
図５は回路基板６の平面図であるが、好ましくは同図に示すように、線路導体６ａは中心導体３ｂとの接続部が中心導体３ｂの幅の０．７〜０．９倍の幅狭部６ｆとされ、残部が中心導体３ｂと略同じ幅とされているのがよい。
【００５２】
ここで、幅狭部６ｆを除く線路導体６ａの幅をＷ１、幅狭部６ｆの幅をＷ２、中心導体３ｂの幅をｄとしたとき、０．７ｄ≦Ｗ２≦０．９ｄ，Ｗ１＞Ｗ２となっている。なお、Ｗ１とｄについては、０．９ｄ≦Ｗ１≦１．１ｄといった程度の範囲内で同じ幅であればよい。この構成により、幅狭部６ｆを除く部分の線路導体６ａを特性インピーダンス値に整合させ、幅狭部６ｆ部においては特性インピーダンス値よりも高いインピーダンス値とすることができる。幅狭部６ｆと線路導体６ａの残部との間で線路幅に段差が生じるが、この段差部については、幅狭部６ｆから幅の広い線路導体６ａへ変化している傾斜部の線路導体６ａに対する傾斜角度θは３０〜６０°として連続的に線路幅を変化させるのがよく、この場合反射損失による高周波信号の減衰を抑制させることができる。
【００５３】
図２に示すように、線路導体６ａと中心導体３ｂとを接続することにより、接続部では信号線路が中心導体３ｂ，線路導体６ａおよび導電性接着材６ｂとなっている。線路導体６ａのみが信号線路である場合と比して、信号線路の容量成分が増加し、接続部のインピーダンスが低下することとなる。従って、接続部における線路導体６ａを幅狭部６ｆとして、幅狭部６ｆ単体のインピーダンス値は特性インピーダンスより高い値とし、接続部における中心導体３ｂの厚みを接続部以外の残部における厚みの１０〜５０％とした薄肉部３ｄとし、接続部における信号線路の容量成分の増加を最小限に抑える。これにより、中心導体３ｂを接続して接続部のインピーダンスが低下しても、接続部を特性インピーダンスに略整合させることができる。また接続部は、導電性接着材６ｂの量を適宜調整して、信号線路のインピーダンスを整合している。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失の小さい良好な伝送特性の信号線路が形成される。
【００５４】
本発明における高周波信号の好ましい周波数は５〜１００ＧＨｚ程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００５５】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００５６】
【発明の効果】
本発明は、枠体内面の貫通孔の下方の部位に半導体素子と中心導体とを電気的に接続する線路導体が上面に形成された回路基板を上面に設置した棚部が設けられており、中心導体は、線路導体との接続部で線路導体側の先端からその先端と線路導体の端との間までの部位に厚みがその残部の１０〜５０％とされた薄肉部が形成されていることから、線路導体の表面に中心導体が載置固定されても、接続部の容量成分の増加が最小限に抑えられ、接続部における信号線路のインピーダンスの低下を最小限に抑えることができる。その結果、接続部でのインピーダンスが特性インピーダンスに近い値となり、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失を低減させ、高周波信号を効率よく伝送することができる。
【００５７】
また、回路基板は枠体の内面の棚部に設置されるため、半導体パッケージが大幅に小型化されるという効果も有する。
【００５８】
また本発明は、同軸コネクタの保持部材は、枠体外側より同軸コネクタが挿着されるように枠体内側にかけて貫通孔が形成され、枠体内側の貫通孔の下方の部位に棚部が設けられ、かつ棚部の上面に半導体素子と中心導体とを電気的に接続する線路導体が上面に形成された回路基板が設置されており、基体をネジ止め等によって外部回路基板等に固定する際、枠体に歪みが発生した場合においても、枠体から同軸コネクタおよび回路基板に伝わろうとする歪みは、保持部材において分散および吸収され、同軸コネクタの絶縁体と回路基板にクラックが発生するのを防止できる。その結果、同軸コネクタの絶縁体にクラックが発生するのを防止して半導体パッケージの気密の信頼性を向上するとともに、同軸コネクタの中心導体を伝送する高周波信号の伝送特性を向上することができ、回路基板にクラックが発生するのを防止して線路導体の断線を防止し高周波信号の伝送特性を向上させ得る。
【００５９】
さらに、回路基板は保持部材の枠体内側の棚部に設置されるため、半導体パッケージが大幅に小型化されるという効果も有する。
【００６０】
本発明は、好ましくは、線路導体は中心導体との接続部が中心導体の幅の０．７〜０．９倍の幅狭部とされ、残部が中心導体と略同じ幅とされることにより、接続部のインピーダンスを特性インピーダンスに略整合させ、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失をより低減させ、高周波信号を効率よく伝送することができる。
【００６１】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに同軸コネクタに線路導体を介して電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図２】本発明の半導体パッケージ内に収容された回路基板の線路方向の垂直な面における部分断面図である。
【図３】（ａ）〜（ｅ）は本発明の半導体パッケージについて実施の形態の各種例を示し、半導体パッケージ内に収容された回路基板の線路方向に平行な面における部分断面図である。
【図４】本発明の半導体パッケージについて実施の形態の他の例を示す断面図である。
【図５】本発明の半導体パッケージについて実施の形態の他の例を示し、半導体パッケージ内に収容された回路基板の平面図である。
【図６】従来の半導体パッケージの断面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：棚部
２ｂ：貫通孔
２ｄ：取付部
３：同軸コネクタ
３ａ：外周導体
３ｂ：中心導体
３ｃ：絶縁体
３ｄ：薄肉部
５：半導体素子
６：回路基板
６ａ：線路導体
６ｆ：幅狭部
１１：保持部材
１１ａ：棚部
１１ｂ：貫通孔
Claims (3)
- 上側主面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔または切欠き部から成る同軸コネクタの保持部材の取付部が設けられた枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記取付部に取り付けられた前記保持部材に保持された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記保持部材は、前記枠体外側より前記同軸コネクタが挿着されるように前記枠体内側にかけて貫通孔が形成され、前記枠体内側の前記貫通孔の下方の部位に棚部が設けられ、かつ該棚部の上面に前記半導体素子と前記中心導体とを電気的に接続する線路導体が上面に形成された回路基板が設置されており、前記中心導体は、前記線路導体との接続部で前記線路導体側の先端から該先端と前記線路導体の端との間までの部位に厚みがその残部の１０〜５０％とされた薄肉部が形成されていることを特徴とする半導体素子収納用パッケージ。
- 前記線路導体は、前記中心導体との接続部が前記中心導体の幅の０．７〜０．９倍の幅狭部とされ、残部が前記中心導体と略同じ幅とされていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
- 請求項１または請求項２記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001289018A JP3652287B2 (ja) | 2001-09-21 | 2001-09-21 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001289018A JP3652287B2 (ja) | 2001-09-21 | 2001-09-21 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100926A JP2003100926A (ja) | 2003-04-04 |
| JP3652287B2 true JP3652287B2 (ja) | 2005-05-25 |
Family
ID=19111575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001289018A Expired - Fee Related JP3652287B2 (ja) | 2001-09-21 | 2001-09-21 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3652287B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6219693B2 (ja) * | 2013-11-26 | 2017-10-25 | 京セラ株式会社 | 素子収納用パッケージおよびこれを備えた実装構造体 |
-
2001
- 2001-09-21 JP JP2001289018A patent/JP3652287B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003100926A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619479B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
| JP3663349B2 (ja) | 半導体素子収納用パッケージ | |
| JP3682010B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682012B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619473B2 (ja) | 半導体素子収納用パッケージ | |
| JP3619478B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3659328B2 (ja) | 半導体素子収納用パッケージ | |
| JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686858B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3716173B2 (ja) | 回路基板およびそれを用いた半導体素子収納用パッケージ | |
| JP3686854B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2001237482A (ja) | 光半導体素子収納用パッケージ | |
| JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003124368A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004228965A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619445B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003163301A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002026618A (ja) | 半導体素子収納用パッケージ | |
| JP2004063614A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004146406A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041109 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041116 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050208 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050222 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |