JPH0974120A - 半導体装置の製造工程におけるレジストパターン検査方法 - Google Patents
半導体装置の製造工程におけるレジストパターン検査方法Info
- Publication number
- JPH0974120A JPH0974120A JP7228902A JP22890295A JPH0974120A JP H0974120 A JPH0974120 A JP H0974120A JP 7228902 A JP7228902 A JP 7228902A JP 22890295 A JP22890295 A JP 22890295A JP H0974120 A JPH0974120 A JP H0974120A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- semiconductor substrate
- semiconductor device
- conductive layer
- manufacturing process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 電子顕微鏡による検査時のレジストパターン
表面が帯電し、正確な形状観察や測長を行うことが困難
になる。破壊検査により材料が無駄になる。抜打ち検査
により検査洩れが出る。 【解決手段】 表面にレジストパターンが形成された半
導体基板２を１３０℃以上に加熱しながら、この半導体
基板２の表面に炭素イオン３をドーズ量１×１０16／ｃ
ｍ2 以上、飛程１００ｎｍ以下の条件で注入することに
より、レジストパターン１表面を炭化して導電層４を形
成する。半導体基板２表面に電子線５を照射してレジス
トパターン１の形状観察及び測長を行う。これにより、
電荷６がレジストパターン１表面に蓄積されることなく
導電層４から半導体基板１に流れ、電子顕微鏡での微細
な形状観察や測長が可能となる。また、非破壊検査であ
るため、材料の無駄がなく、全ての半導体基板２を検査
できて検査精度が高まる。
表面が帯電し、正確な形状観察や測長を行うことが困難
になる。破壊検査により材料が無駄になる。抜打ち検査
により検査洩れが出る。 【解決手段】 表面にレジストパターンが形成された半
導体基板２を１３０℃以上に加熱しながら、この半導体
基板２の表面に炭素イオン３をドーズ量１×１０16／ｃ
ｍ2 以上、飛程１００ｎｍ以下の条件で注入することに
より、レジストパターン１表面を炭化して導電層４を形
成する。半導体基板２表面に電子線５を照射してレジス
トパターン１の形状観察及び測長を行う。これにより、
電荷６がレジストパターン１表面に蓄積されることなく
導電層４から半導体基板１に流れ、電子顕微鏡での微細
な形状観察や測長が可能となる。また、非破壊検査であ
るため、材料の無駄がなく、全ての半導体基板２を検査
できて検査精度が高まる。
Description
【０００１】
【発明の属する利用分野】本発明は、半導体装置の製造
工程において、半導体基板上に形成されたレジストパタ
ーンの形状を電子顕微鏡を用いて正確に観察及び測長す
るレジストパターン検査方法に関するものである。
工程において、半導体基板上に形成されたレジストパタ
ーンの形状を電子顕微鏡を用いて正確に観察及び測長す
るレジストパターン検査方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の微細化に伴い、半導
体基板表面の微細な形状観察や測長を行うことを目的と
して電子顕微鏡を使う頻度が高まっている。
体基板表面の微細な形状観察や測長を行うことを目的と
して電子顕微鏡を使う頻度が高まっている。
【０００３】
【発明が解決しようとする課題】ところが、絶縁性のパ
ターン、特にレジストパターンの表面に電子線を照射す
ると、レジストパターンの表面に電荷が蓄積してレジス
トパターン表面が帯電し、このため、正確な形状観察や
測長を行うことが困難になるという問題がある。
ターン、特にレジストパターンの表面に電子線を照射す
ると、レジストパターンの表面に電荷が蓄積してレジス
トパターン表面が帯電し、このため、正確な形状観察や
測長を行うことが困難になるという問題がある。
【０００４】したがって、従来では、微細なレジストパ
ターンの形状観察や測長を正確に行うために、製造され
たもののうちから検査試料を無作為に選定し、この検査
試料を破壊してその断面を電子顕微鏡で形状観察及び測
長することが行われているが、この検査方法では、半導
体基板を破壊するため、検査に供された半導体基板はも
はや使い物にならず廃棄処分するしかなく、これでは材
料が無駄になって不経済である。
ターンの形状観察や測長を正確に行うために、製造され
たもののうちから検査試料を無作為に選定し、この検査
試料を破壊してその断面を電子顕微鏡で形状観察及び測
長することが行われているが、この検査方法では、半導
体基板を破壊するため、検査に供された半導体基板はも
はや使い物にならず廃棄処分するしかなく、これでは材
料が無駄になって不経済である。
【０００５】また、この検査方法は、抜打ち的な検査で
あるため、検査を免れた半導体基板の中には不良品が含
まれていることも往々にしてあり、全体として見ると検
査精度が低下する嫌いがある。
あるため、検査を免れた半導体基板の中には不良品が含
まれていることも往々にしてあり、全体として見ると検
査精度が低下する嫌いがある。
【０００６】本発明はかかる点に鑑みてなされたもので
あり、その目的とするところは、電子線を照射してもレ
ジストパターンの表面が帯電しないようにし、半導体基
板を非破壊で無駄なく正確に検査しようとすることにあ
る。
あり、その目的とするところは、電子線を照射してもレ
ジストパターンの表面が帯電しないようにし、半導体基
板を非破壊で無駄なく正確に検査しようとすることにあ
る。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、レジストパターンの表面をイオン注入や
光照射によって導電性にしてから検査するようにしたこ
とを特徴とする。
め、本発明は、レジストパターンの表面をイオン注入や
光照射によって導電性にしてから検査するようにしたこ
とを特徴とする。
【０００８】具体的には、本発明は、半導体基板の表面
に電子線を照射してレジストパターンの形状観察及び測
長を行う半導体装置の製造工程におけるレジストパター
ン検査方法を対象とし、次のような解決手段を講じた。
に電子線を照射してレジストパターンの形状観察及び測
長を行う半導体装置の製造工程におけるレジストパター
ン検査方法を対象とし、次のような解決手段を講じた。
【０００９】すなわち、本発明の第１の解決手段は、ま
ず、表面にレジストパターンが形成された半導体基板を
１３０℃以上に加熱しながら、この半導体基板の表面に
イオンをドーズ量１×１０16／ｃｍ2 以上、飛程１００
ｎｍ以下の条件で注入することにより、上記レジストパ
ターンの表面を炭化して導電層を形成する。その後、上
記半導体基板の表面に電子線を照射してレジストパター
ンの形状観察及び測長を行うことを特徴とする。
ず、表面にレジストパターンが形成された半導体基板を
１３０℃以上に加熱しながら、この半導体基板の表面に
イオンをドーズ量１×１０16／ｃｍ2 以上、飛程１００
ｎｍ以下の条件で注入することにより、上記レジストパ
ターンの表面を炭化して導電層を形成する。その後、上
記半導体基板の表面に電子線を照射してレジストパター
ンの形状観察及び測長を行うことを特徴とする。
【００１０】本発明の第２の解決手段は、第１の解決手
段において、イオンとして炭素イオンを採用したことを
特徴とする。
段において、イオンとして炭素イオンを採用したことを
特徴とする。
【００１１】本発明の第３の解決手段は、第１の解決手
段において、イオンとしてシリコンイオンを採用したこ
とを特徴とする。
段において、イオンとしてシリコンイオンを採用したこ
とを特徴とする。
【００１２】本発明の第４の解決手段は、まず、表面に
レジストパターンが形成された半導体基板を２００℃以
上に加熱しながら、この半導体基板の表面に波長２００
ｎｍ以下の短波長光を１００Ｊ／ｃｍ2 以上の条件で照
射することにより、上記レジストパターンの表面を炭化
して導電層を形成する。その後、上記半導体基板の表面
に電子線を照射してレジストパターンの形状観察及び測
長を行うことを特徴とする。
レジストパターンが形成された半導体基板を２００℃以
上に加熱しながら、この半導体基板の表面に波長２００
ｎｍ以下の短波長光を１００Ｊ／ｃｍ2 以上の条件で照
射することにより、上記レジストパターンの表面を炭化
して導電層を形成する。その後、上記半導体基板の表面
に電子線を照射してレジストパターンの形状観察及び測
長を行うことを特徴とする。
【００１３】上記の構成により、本発明の第１〜３の解
決手段では、電子線をレジストパターンの表面に照射す
ると、この電子線の照射により生じた電荷は、イオン
（炭素イオン又はシリコンイオン）の注入によって形成
された導電層を経て半導体基板に流れ、レジストパター
ンの表面に蓄積しない。また、第４の解決手段では、電
子線をレジストパターンの表面に照射すると、この電子
線の照射により生じた電荷は、短波長光の照射によって
形成された導電層を経て半導体基板に流れ、レジストパ
ターンの表面に蓄積しない。
決手段では、電子線をレジストパターンの表面に照射す
ると、この電子線の照射により生じた電荷は、イオン
（炭素イオン又はシリコンイオン）の注入によって形成
された導電層を経て半導体基板に流れ、レジストパター
ンの表面に蓄積しない。また、第４の解決手段では、電
子線をレジストパターンの表面に照射すると、この電子
線の照射により生じた電荷は、短波長光の照射によって
形成された導電層を経て半導体基板に流れ、レジストパ
ターンの表面に蓄積しない。
【００１４】このため、電子線照射を照射しても、レジ
ストパターン表面は帯電せず、電子顕微鏡での微細な形
状観察や測長が正確に行われる。
ストパターン表面は帯電せず、電子顕微鏡での微細な形
状観察や測長が正確に行われる。
【００１５】また、この検査方法は、従来の如き破壊検
査とは異なり非破壊による検査であるため、検査に供さ
れた半導体基板を廃棄処分するということがなく、材料
の無駄がなくなって経済的である。
査とは異なり非破壊による検査であるため、検査に供さ
れた半導体基板を廃棄処分するということがなく、材料
の無駄がなくなって経済的である。
【００１６】さらに、従来の破壊検査の如き抜打ち的な
検査ではなく、製造された全てのものに対する検査が可
能になり、検査洩れがなくなって精度の良い検査が行わ
れる。
検査ではなく、製造された全てのものに対する検査が可
能になり、検査洩れがなくなって精度の良い検査が行わ
れる。
【００１７】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。
づいて説明する。
【００１８】（第１実施例）図１（ａ）〜（ｃ）は半導
体装置の製造工程におけるレジストパターン検査工程を
示し、この図１（ａ）〜（ｃ）は第１実施例及び第２実
施例の共通図面とし、両実施例で共通するところには同
一の符号を付すとともに、第２実施例において第１実施
例と異なるところには括弧書で符号を付すこととする。
体装置の製造工程におけるレジストパターン検査工程を
示し、この図１（ａ）〜（ｃ）は第１実施例及び第２実
施例の共通図面とし、両実施例で共通するところには同
一の符号を付すとともに、第２実施例において第１実施
例と異なるところには括弧書で符号を付すこととする。
【００１９】第１実施例に係るレジストパターン検査方
法の要領を説明するに、まず、図１（ａ）に示すよう
に、表面にレジストパターン１が形成された半導体基板
２を用意する。
法の要領を説明するに、まず、図１（ａ）に示すよう
に、表面にレジストパターン１が形成された半導体基板
２を用意する。
【００２０】次いで、上記半導体基板２を加熱しなが
ら、図１（ｂ）に示すように、この半導体基板２の表面
にイオンとして炭素イオン３を注入する。注入の条件と
しては、炭素イオン３のドーズ量が１×１０16／ｃｍ2
以上、飛程が１００ｎｍ以下でレジストパターン１の極
表面が炭化するような条件に設定する。そして、この炭
素イオン３の注入により、上記レジストパターン１の表
面が炭化され導電層４が形成される。また、この際の半
導体基板２の加熱温度は、レジストの炭化を促進するた
めに１３０℃以上に設定することが望ましい。
ら、図１（ｂ）に示すように、この半導体基板２の表面
にイオンとして炭素イオン３を注入する。注入の条件と
しては、炭素イオン３のドーズ量が１×１０16／ｃｍ2
以上、飛程が１００ｎｍ以下でレジストパターン１の極
表面が炭化するような条件に設定する。そして、この炭
素イオン３の注入により、上記レジストパターン１の表
面が炭化され導電層４が形成される。また、この際の半
導体基板２の加熱温度は、レジストの炭化を促進するた
めに１３０℃以上に設定することが望ましい。
【００２１】その後、図１（ｃ）に示すように、上記半
導体基板２の表面に電子顕微鏡から電子線５を照射して
レジストパターン１の形状観察及び測長を行う。この
際、この電子線５の照射により生じた電荷６を上記導電
層４を経て半導体基板２へと流すことができ、これによ
り、電荷６をレジストパターン１の表面に蓄積しないよ
うにすることができる。
導体基板２の表面に電子顕微鏡から電子線５を照射して
レジストパターン１の形状観察及び測長を行う。この
際、この電子線５の照射により生じた電荷６を上記導電
層４を経て半導体基板２へと流すことができ、これによ
り、電荷６をレジストパターン１の表面に蓄積しないよ
うにすることができる。
【００２２】したがって、この第１実施例では、電子線
照射によるレジストパターン１表面の帯電を防止するこ
とができ、電子顕微鏡での微細な形状観察や測長を正確
に行うことができる。
照射によるレジストパターン１表面の帯電を防止するこ
とができ、電子顕微鏡での微細な形状観察や測長を正確
に行うことができる。
【００２３】また、この第１実施例では、半導体基板２
を破壊することなく非破壊で検査することができるた
め、検査に供した半導体基板２が使用不可能になること
がなく、経済的に半導体装置を製造することができる。
を破壊することなく非破壊で検査することができるた
め、検査に供した半導体基板２が使用不可能になること
がなく、経済的に半導体装置を製造することができる。
【００２４】さらに、この第１実施例では、非破壊検査
であるため、廃棄処分による損失を考慮しなくてよく、
これにより、抜打ち検査ではなく全ての半導体基板２を
対象に検査することができ、検査洩れのない高精度な検
査を行うことができる。
であるため、廃棄処分による損失を考慮しなくてよく、
これにより、抜打ち検査ではなく全ての半導体基板２を
対象に検査することができ、検査洩れのない高精度な検
査を行うことができる。
【００２５】なお、この第１実施例では、注入するイオ
ンとして炭素イオンを用いたが、炭素イオンの代わりに
シリコンイオンを用いても同様の作用効果を奏すること
ができるものである。
ンとして炭素イオンを用いたが、炭素イオンの代わりに
シリコンイオンを用いても同様の作用効果を奏すること
ができるものである。
【００２６】（第２実施例）レジストパターン１の表面
に導電層４を形成する方法として、第１実施例ではイオ
ン注入法を採用したが、第２実施例では短波長光１３
（図１（ｂ）参照）を照射する方法を採用した。これ以
外は第１実施例と同様の要領にてレジストパターンの検
査が行われるものである（図１（ａ）〜（ｃ）参照）。
に導電層４を形成する方法として、第１実施例ではイオ
ン注入法を採用したが、第２実施例では短波長光１３
（図１（ｂ）参照）を照射する方法を採用した。これ以
外は第１実施例と同様の要領にてレジストパターンの検
査が行われるものである（図１（ａ）〜（ｃ）参照）。
【００２７】つまり、この第２実施例では、表面にレジ
ストパターン１が形成された半導体基板２を例えばアル
ゴンガス雰囲気中でレジストの炭化を促進するために２
００℃以上に加熱しながら、キセノンアークランプを使
用して半導体基板２の表面に波長２００ｎｍ以下の短波
長光１３を１００Ｊ／ｃｍ2 以上の条件で照射すること
により、上記レジストパターン１の表面を炭化して導電
層４を形成するようにしている。
ストパターン１が形成された半導体基板２を例えばアル
ゴンガス雰囲気中でレジストの炭化を促進するために２
００℃以上に加熱しながら、キセノンアークランプを使
用して半導体基板２の表面に波長２００ｎｍ以下の短波
長光１３を１００Ｊ／ｃｍ2 以上の条件で照射すること
により、上記レジストパターン１の表面を炭化して導電
層４を形成するようにしている。
【００２８】その後は、第１実施例と同様に、上記半導
体基板２の表面に電子顕微鏡から電子線５を照射してレ
ジストパターン１の形状観察及び測長を行えばよい。こ
の際、この電子線５の照射により生じた電荷６を上記導
電層４を経て半導体基板２へと流すことができ、これに
より、電荷６をレジストパターン１の表面に蓄積しない
ようにすることができる。
体基板２の表面に電子顕微鏡から電子線５を照射してレ
ジストパターン１の形状観察及び測長を行えばよい。こ
の際、この電子線５の照射により生じた電荷６を上記導
電層４を経て半導体基板２へと流すことができ、これに
より、電荷６をレジストパターン１の表面に蓄積しない
ようにすることができる。
【００２９】したがって、この第２実施例では、第１実
施例と同様の作用効果を奏することができるものであ
る。
施例と同様の作用効果を奏することができるものであ
る。
【００３０】
【発明の効果】以上説明したように、請求項１〜４に係
る本発明によれば、レジストパターンの表面に導電層を
イオン注入や短波長光の照射によって形成することによ
り、電子顕微鏡で電子線照射した際のレジストパターン
表面の帯電を防止でき、微細なレジストパターンの形状
観察や測長を非破壊で正確にかつ無駄なくしかも精度良
く行うことができる。
る本発明によれば、レジストパターンの表面に導電層を
イオン注入や短波長光の照射によって形成することによ
り、電子顕微鏡で電子線照射した際のレジストパターン
表面の帯電を防止でき、微細なレジストパターンの形状
観察や測長を非破壊で正確にかつ無駄なくしかも精度良
く行うことができる。
【図１】図１（ａ）〜（ｃ）は半導体装置の製造工程に
おけるレジストパターン検査工程を示し、（ａ）はレジ
ストパターン形成工程図、（ｂ）は導電層形成工程図、
（ｃ）は電子線照射工程図である。
おけるレジストパターン検査工程を示し、（ａ）はレジ
ストパターン形成工程図、（ｂ）は導電層形成工程図、
（ｃ）は電子線照射工程図である。
１ レジストパターン ２ 半導体基板 ３ 炭素イオン ４ 導電層 ５ 電子線 ６ 電荷 １３ 短波長光
Claims (4)
- 【請求項１】 表面にレジストパターンが形成された半
導体基板を１３０℃以上に加熱しながら、この半導体基
板の表面にイオンをドーズ量１×１０16／ｃｍ2 以上、
飛程１００ｎｍ以下の条件で注入することにより、上記
レジストパターンの表面を炭化して導電層を形成し、 その後、上記半導体基板の表面に電子線を照射してレジ
ストパターンの形状観察及び測長を行うことを特徴とす
る半導体装置の製造工程におけるレジストパターン検査
方法。 - 【請求項２】 イオンが炭素イオンであることを特徴と
する請求項１記載の半導体装置の製造工程におけるレジ
ストパターン検査方法。 - 【請求項３】 イオンがシリコンイオンであることを特
徴とする請求項１記載の半導体装置の製造工程における
レジストパターン検査方法。 - 【請求項４】 表面にレジストパターンが形成された半
導体基板を２００℃以上に加熱しながら、この半導体基
板の表面に波長２００ｎｍ以下の短波長光を１００Ｊ／
ｃｍ2 以上の条件で照射することにより、上記レジスト
パターンの表面を炭化して導電層を形成し、 その後、上記半導体基板の表面に電子線を照射してレジ
ストパターンの形状観察及び測長を行うことを特徴とす
る半導体装置の製造工程におけるレジストパターン検査
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7228902A JPH0974120A (ja) | 1995-09-06 | 1995-09-06 | 半導体装置の製造工程におけるレジストパターン検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7228902A JPH0974120A (ja) | 1995-09-06 | 1995-09-06 | 半導体装置の製造工程におけるレジストパターン検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0974120A true JPH0974120A (ja) | 1997-03-18 |
Family
ID=16883656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7228902A Withdrawn JPH0974120A (ja) | 1995-09-06 | 1995-09-06 | 半導体装置の製造工程におけるレジストパターン検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0974120A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506886B1 (ko) * | 1998-09-21 | 2005-09-26 | 주식회사 하이닉스반도체 | 반도체소자의 미세패턴 형성방법 |
| JP2007017599A (ja) * | 2005-07-06 | 2007-01-25 | Toshiba Corp | マスクパターン検査方法、露光条件検証方法、および半導体装置の製造方法 |
| JP2011170207A (ja) * | 2010-02-19 | 2011-09-01 | Jeol Ltd | 微細構造物の製造方法 |
| US10128430B2 (en) | 2015-01-13 | 2018-11-13 | Seiko Epson Corporation | Vibration element manufacturing method, vibration element, electronic device, electronic apparatus, and moving object |
-
1995
- 1995-09-06 JP JP7228902A patent/JPH0974120A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506886B1 (ko) * | 1998-09-21 | 2005-09-26 | 주식회사 하이닉스반도체 | 반도체소자의 미세패턴 형성방법 |
| JP2007017599A (ja) * | 2005-07-06 | 2007-01-25 | Toshiba Corp | マスクパターン検査方法、露光条件検証方法、および半導体装置の製造方法 |
| JP4675697B2 (ja) * | 2005-07-06 | 2011-04-27 | 株式会社東芝 | マスクパターン検査方法、露光条件検証方法、および半導体装置の製造方法 |
| JP2011170207A (ja) * | 2010-02-19 | 2011-09-01 | Jeol Ltd | 微細構造物の製造方法 |
| US10128430B2 (en) | 2015-01-13 | 2018-11-13 | Seiko Epson Corporation | Vibration element manufacturing method, vibration element, electronic device, electronic apparatus, and moving object |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100707817B1 (ko) | 검사 방법, 해석편의 제작 방법, 해석 방법, 해석 장치,ｓｏｉ 웨이퍼의 제조 방법, 및 ｓｏｉ 웨이퍼 | |
| US5804981A (en) | Method of detecting heavy metal impurities introduced into a silicon wafer during ion implantation | |
| JPH0974120A (ja) | 半導体装置の製造工程におけるレジストパターン検査方法 | |
| US20230288355A1 (en) | Electron spectroscopy based techniques for determining various chemical and electrical characteristics of samples | |
| US20030178580A1 (en) | Method for defect and conductivity engineering of a conducting nanoscaled structure | |
| US7205539B1 (en) | Sample charging control in charged-particle systems | |
| Oh et al. | Variation of trapping/detrapping properties as a function of the insulator size | |
| US6278267B1 (en) | Method of determining impurity content and apparatus for the same | |
| Johansen et al. | Surface quality and laser-damage behaviour of chemo-mechanically polished CaF2 single crystals characterized by scanning electron microscopy | |
| JPS6113638A (ja) | 半導体装置の表面形状検査方法 | |
| JP3098680B2 (ja) | 半導体ウェーハの内部欠陥の測定方法およびこれを用いた熱酸化炉の管理方法 | |
| JP3331699B2 (ja) | 表面分析法 | |
| JP2000124283A (ja) | コンタクト不良箇所特定方法 | |
| Ghorbel et al. | Charge Measurement in electron irradiated ceramic MgO: Induced current and Mirror effect methods | |
| JPH06249805A (ja) | 表面分析方法 | |
| JP2003188150A (ja) | 半導体プロセスモニタリング方法及び半導体プロセスモニタリング装置 | |
| KR100217336B1 (ko) | 반도체 분석시료의 대전방지방법 | |
| Bukow et al. | Crystallographic transformation and lifetime of thin carbon foils under ion and laser irradiation | |
| Sampaio et al. | SU-8 processing improvement and simulating studies for a Micromegas detector fabrication | |
| Ahmed et al. | GEM foil characterization in cost-effective, and efficient way and attempt made to use it as an imaging detector | |
| KR101009939B1 (ko) | 전자에너지 손실 분광법에서 발생하는 탄소오염 제거방법 | |
| Le Gressus et al. | Correlation of insulator properties with electron spectroscopic observations | |
| Wilson et al. | Defect processes induced by electronic excitation at halide crystal surfaces | |
| Williams et al. | Investigation of quantitative secondary electron imaging of semiconducting polymer materials using environmental scanning electron microscopy | |
| JPH01296155A (ja) | 絶緑膜評価方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |