JPH0974095A - Fabrication of semiconductor device - Google Patents
Fabrication of semiconductor deviceInfo
- Publication number
- JPH0974095A JPH0974095A JP23017395A JP23017395A JPH0974095A JP H0974095 A JPH0974095 A JP H0974095A JP 23017395 A JP23017395 A JP 23017395A JP 23017395 A JP23017395 A JP 23017395A JP H0974095 A JPH0974095 A JP H0974095A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- groove
- copper
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、溝を形成しこの
溝に金属膜を埋め込むことにより配線を行う半導体装置
の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device in which a groove is formed and a metal film is embedded in the groove for wiring.
【０００２】[0002]
【従来の技術】図４は従来の半導体装置の構成を示す断
面図である。図において、１は半導体基板、２はこの半
導体基板１上に例えばシリコン酸化膜が積層されて成る
絶縁膜、３はこの絶縁膜２に形成された配線用の溝、４
はこの溝３の壁面に形成された例えば窒化チタン膜から
成るバリアメタル膜、５は溝３に埋め込まれた銅膜、６
は銅膜５上面に形成されたスクラッチ、７は溝３の上部
に銅膜５が露出しないように、銅膜５上に形成された例
えば窒化チタン膜から成る保護金属膜で、上端面が溝３
の上端部と同一の高さにて形成される。2. Description of the Related Art FIG. 4 is a sectional view showing the structure of a conventional semiconductor device. In the figure, 1 is a semiconductor substrate, 2 is an insulating film formed by laminating, for example, a silicon oxide film on the semiconductor substrate 1, 3 is a wiring groove formed in the insulating film 2, 4
Is a barrier metal film made of, for example, a titanium nitride film formed on the wall surface of the groove 3, 5 is a copper film embedded in the groove 3, 6
Is a scratch formed on the upper surface of the copper film 5, and 7 is a protective metal film formed of, for example, a titanium nitride film on the copper film 5 so that the copper film 5 is not exposed above the groove 3. Three
Is formed at the same height as the upper end of the.
【０００３】次いで上記のように構成された従来の半導
体装置の製造方法について図４ないし図６を用いて説明
する。まず、半導体基板１上に例えばＣＶＤ法にて絶縁
膜２を積層する。次に、絶縁膜２上にレジストを塗布し
写真製版技術を用いてパターニングを行い、パターニン
グされたレジスト膜をマスクとして絶縁膜２のエッチン
グを行い配線用の溝３を形成する（図５（ａ））。Next, a method of manufacturing the conventional semiconductor device having the above structure will be described with reference to FIGS. First, the insulating film 2 is laminated on the semiconductor substrate 1 by, for example, the CVD method. Next, a resist is applied on the insulating film 2 and patterned by using a photoengraving technique, and the insulating film 2 is etched using the patterned resist film as a mask to form a groove 3 for wiring (FIG. )).
【０００４】次に、絶縁膜２上および溝３の壁面上に例
えばスパッタ法又はＣＶＤ法によりバリアメタル膜４ａ
を積層させる。このバリアメタル膜４ａは後工程で形成
される銅膜の絶縁膜２および半導体基板１への拡散を防
止する（図５（ｂ））。次に、バリアメタル膜４ａ上に
例えばＣＶＤ法により銅膜５ａを溝３を埋め込むまで積
層する（図５（ｃ））。次に、化学機械的研磨法（Chem
ical Mechanical Polishing）（以下、ＣＭＰ法と略
す）にて、銅膜５ａおよびバリアメタル膜４ａのエッチ
ングを行い、溝３内のみにバリアメタル膜４ｂおよび銅
膜５ｂを残す。この際、銅膜５ｂの上面にはキズ状の溝
であるスクラッチ６ａが形成されている（図６
（ａ））。Next, the barrier metal film 4a is formed on the insulating film 2 and the wall surface of the groove 3 by, for example, a sputtering method or a CVD method.
Are laminated. The barrier metal film 4a prevents a copper film formed in a later step from diffusing into the insulating film 2 and the semiconductor substrate 1 (FIG. 5B). Next, a copper film 5a is laminated on the barrier metal film 4a by, for example, a CVD method until the groove 3 is filled (FIG. 5C). Next, chemical mechanical polishing (Chem
The copper film 5a and the barrier metal film 4a are etched by ical mechanical polishing (hereinafter abbreviated as CMP method) to leave the barrier metal film 4b and the copper film 5b only in the trench 3. At this time, scratches 6a, which are scratch-shaped grooves, are formed on the upper surface of the copper film 5b (FIG. 6).
(A)).
【０００５】次に、銅膜５ｂの上端面が溝３の上端部よ
り低くなるように銅膜５ｂを例えばドライエッチング法
にてエッチングを行い、溝３内に銅膜５、バリアメタル
膜４を残す。そしてこの際、スクラッチ６ａも同様にエ
ッチングされるため銅膜５の上面にはスクラッチ６が残
存することとなる（図６（ｂ））。次に、絶縁膜２上に
例えばスパッタ法あるいはＣＶＤ法により保護金属膜７
ａが積層され、同時に保護金属膜７ａにてスクラッチ６
は埋め込まれる（図６（ｃ））。次に、ＣＭＰ法により
保護金属膜７ａをエッチングし、溝３内のみに保護金属
膜７を残すようにし、抵抗上昇の原因となる銅膜５の上
面の酸化をこの保護金属膜７にて防止する（図４）。Next, the copper film 5b is etched by, for example, a dry etching method so that the upper end surface of the copper film 5b is lower than the upper end portion of the groove 3 to form the copper film 5 and the barrier metal film 4 in the groove 3. leave. At this time, since the scratches 6a are also etched, the scratches 6 remain on the upper surface of the copper film 5 (FIG. 6B). Next, the protective metal film 7 is formed on the insulating film 2 by, for example, a sputtering method or a CVD method.
a is laminated, and at the same time, the scratch 6 is formed on the protective metal film 7a.
Are embedded (FIG. 6 (c)). Next, the protective metal film 7a is etched by the CMP method so that the protective metal film 7 is left only in the groove 3, and the upper surface of the copper film 5 which causes a resistance increase is prevented by the protective metal film 7. (Fig. 4).
【０００６】[0006]
【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のように行われているので、銅膜５のスク
ラッチ６を埋め込み又、銅膜５の上面を保護するための
保護金属膜７を、絶縁膜２上全面に積層した後、ＣＭＰ
法にてエッチングして形成しなければならないため、工
程数が多くなるという問題点があった。Since the conventional method for manufacturing a semiconductor device is performed as described above, the scratch 6 of the copper film 5 is buried and the protective metal film for protecting the upper surface of the copper film 5 is formed. 7 is laminated on the entire surface of the insulating film 2 and then CMP is performed.
However, there is a problem in that the number of steps increases because it has to be formed by etching by the method.
【０００７】この発明は、上記のような問題点を解消す
るためになされたもので、溝内の金属膜のスクラッチを
埋め込み、且つ、この金属膜の上面を保護する保護金属
膜を工程数を少なくして形成することが可能な半導体装
置の製造方法を得ることを目的とする。The present invention has been made in order to solve the above problems, and the number of steps of forming a protective metal film for burying a scratch of a metal film in a groove and protecting the upper surface of the metal film is reduced. It is an object of the present invention to obtain a method for manufacturing a semiconductor device that can be formed with a reduced amount.
【０００８】[0008]
【課題を解決するための手段】この発明にかかわる請求
項１の半導体装置の製造方法は、半導体基板上に形成さ
れた絶縁膜に配線用の溝を形成し、絶縁膜上および溝の
壁面上にバリアメタル膜を積層し、バリアメタル膜上に
金属膜を溝が埋め込まれるまで積層し、化学機械的研磨
法にてバリアメタル膜および金属膜のエッチングを、溝
の上端部とバリアメタル膜および金属膜の上端面とが同
一高さとなるまで行う。そして、金属膜のエッチングを
金属膜の上端面が溝の上端部より低くなるまで行い、選
択ＣＶＤ法にて金属膜上に保護金属膜を保護金属膜の上
端面と溝の上端部とが同一高さとなるまで積層するもの
である。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein a wiring groove is formed in an insulating film formed on a semiconductor substrate, and the insulating film and the wall surface of the groove are formed. A barrier metal film is laminated on the barrier metal film, a metal film is laminated on the barrier metal film until the groove is filled, and the barrier metal film and the metal film are etched by a chemical mechanical polishing method. The process is repeated until the top surface of the metal film is flush with the top surface. Then, the metal film is etched until the upper end surface of the metal film is lower than the upper end portion of the groove, and the protective metal film is formed on the metal film by the selective CVD method so that the upper end surface of the protective metal film and the upper end portion of the groove are the same. It is stacked until it reaches the height.
【０００９】又、この発明に係る請求項２の半導体装置
の製造方法は、請求項１において、金属膜が銅またはア
ルミニウムにて成るものである。According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect, wherein the metal film is made of copper or aluminum.
【００１０】又、この発明に係る請求項３の半導体装置
の製造方法は、請求項１または請求項２において、保護
金属膜がタングステンまたはアルミニウムまたは窒化チ
タンまたはチタンシリサイドまたはモリブデンまたはモ
リブデンシリサイドまたはタングステンシリサイドまた
はタンタルシリサイドにて成るものである。According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first or second aspect, wherein the protective metal film is tungsten, aluminum, titanium nitride, titanium silicide, molybdenum, molybdenum silicide, or tungsten silicide. Alternatively, it is made of tantalum silicide.
【００１１】[0011]
実施の形態１．以下、この発明の実施の形態を図につい
て説明する。図１はこの発明における実施の形態１の半
導体装置の構成を示す断面図である。図において、従来
の場合と同様の部分は同一符号を付して説明を省略す
る。８は溝３の上部に銅膜５が露出しないように、銅膜
５上に形成された保護金属膜としてのタングステン膜
で、上端面が溝３の上端部と同一の高さにて形成され
る。Embodiment 1. Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1 is a sectional view showing a structure of a semiconductor device according to a first embodiment of the present invention. In the figure, the same parts as those in the conventional case are designated by the same reference numerals and the description thereof is omitted. Reference numeral 8 is a tungsten film as a protective metal film formed on the copper film 5 so that the copper film 5 is not exposed above the groove 3, and the upper end surface is formed at the same height as the upper end portion of the groove 3. It
【００１２】次いで上記のように構成された実施の形態
１の半導体装置の製造方法について図１ないし図３を用
いて説明する。まず、従来の場合と同様に半導体基板１
上に例えばＣＶＤ法にて絶縁膜２を積層する。次に、絶
縁膜２上にレジストを塗布し写真製版技術を用いてパタ
ーニングを行い、パターニングされたレジスト膜をマス
クとして絶縁膜２のエッチングを行い例えば深さ３００
ｎｍの配線用の溝３を形成する（図２（ａ））。Next, a method of manufacturing the semiconductor device of the first embodiment configured as described above will be described with reference to FIGS. First, as in the conventional case, the semiconductor substrate 1
The insulating film 2 is stacked on top by, for example, the CVD method. Next, a resist is applied on the insulating film 2 and is patterned by using a photoengraving technique. The insulating film 2 is etched using the patterned resist film as a mask, for example, a depth of 300.
A trench 3 for wiring of nm is formed (FIG. 2A).
【００１３】次に、絶縁膜２上および溝３の壁面上に例
えばスパッタ法又はＣＶＤ法によりバリアメタル膜４ａ
を例えば厚み１００ｎｍ積層させる。このバリアメタル
膜４ａは後工程で形成される銅膜の絶縁膜２および半導
体基板１への拡散を防止する（図２（ｂ））。次に、バ
リアメタル膜４ａ上に例えばＣＶＤ法により銅膜５ａを
溝３を埋め込むまで例えば厚み６００ｎｍ積層する（図
２（ｃ））。次に、ＣＭＰ法にて、銅膜５ａおよびバリ
アメタル膜４ａのエッチングを行い、溝３内のみにバリ
アメタル膜４ｂおよび銅膜５ｂを残す。この際、銅膜５
ｂの上面には例えば深さ４０ｎｍ程度のキズ状の溝であ
るスクラッチ６ａが形成されている（図３（ａ））。Next, the barrier metal film 4a is formed on the insulating film 2 and the wall surface of the groove 3 by, for example, a sputtering method or a CVD method.
Are laminated with a thickness of 100 nm, for example. The barrier metal film 4a prevents a copper film formed in a later step from diffusing into the insulating film 2 and the semiconductor substrate 1 (FIG. 2B). Next, a copper film 5a is deposited on the barrier metal film 4a by, for example, a CVD method to a thickness of, for example, 600 nm until the groove 3 is filled (FIG. 2C). Next, the copper film 5a and the barrier metal film 4a are etched by the CMP method to leave the barrier metal film 4b and the copper film 5b only in the trench 3. At this time, the copper film 5
On the upper surface of b, a scratch 6a which is a scratch-shaped groove having a depth of, for example, about 40 nm is formed (FIG. 3A).
【００１４】次に、銅膜５ｂの上端面が溝３の上端部よ
り例えば５０〜９０ｎｍ低くなるように銅膜５ｂを例え
ばドライエッチング法にてエッチングを行い、溝３内に
銅膜５、バリアメタル膜４を残す。そしてこの際、スク
ラッチ６ａも同様にエッチングされるため銅膜５の上面
にはスクラッチ６が残存することとなる（図３
（ｂ））。次に、選択ＣＶＤ法にて条件を例えば成膜温
度２５０〜３００℃、材料ガスＷＦ6／ＳｉＨ4を１０／
５（ｓｃｃｍ）、圧力０．０１〜０．０５ｔｏｒｒにし
て、タングステン膜を積層していく。すると、タングス
テン膜は絶縁膜２上には積層せず溝３内の銅膜５および
バリアメタル膜４上のみに選択的に積層する。そして溝
３内を埋め込みタングステン膜８と成ると積層工程を終
了する。よってタングステン膜８は、スクラッチ６を埋
め込むとともに、銅膜５の上面の酸化防止膜として作用
する（図１）。Next, the copper film 5b is etched by, for example, a dry etching method so that the upper end surface of the copper film 5b is lower than the upper end portion of the groove 3 by, for example, 50 to 90 nm. The metal film 4 is left. At this time, since the scratches 6a are also etched, the scratches 6 remain on the upper surface of the copper film 5 (see FIG. 3).
(B)). Next, the conditions are, for example, a film forming temperature of 250 to 300 ° C. and a material gas of WF 6 / SiH 4 of 10 /.
The tungsten film is laminated at 5 (sccm) and a pressure of 0.01 to 0.05 torr. Then, the tungsten film is not laminated on the insulating film 2 and is selectively laminated only on the copper film 5 and the barrier metal film 4 in the groove 3. When the trench 3 is filled with the tungsten film 8, the stacking process is completed. Therefore, the tungsten film 8 fills the scratches 6 and acts as an antioxidant film on the upper surface of the copper film 5 (FIG. 1).
【００１５】上記のように構成された実施の形態１の半
導体装置の製造方法によれば、銅膜５の上面のスクラッ
チ６を埋め込むとともに、銅膜５の上面の酸化防止を行
うためのタングステン膜８を選択ＣＶＤ法を用いて形成
するため、従来のようなエッチングの工程を必要とせず
溝３の上端部とタングステン膜８の上端面とを同一高さ
に形成することができるので、工程数を減少することが
できる。According to the method of manufacturing the semiconductor device of the first embodiment having the above-described structure, the scratch film 6 on the upper surface of the copper film 5 is buried and the tungsten film for preventing the upper surface of the copper film 5 from being oxidized. Since 8 is formed by using the selective CVD method, the upper end portion of the groove 3 and the upper end surface of the tungsten film 8 can be formed at the same height without the conventional etching step. Can be reduced.
【００１６】実施の形態２．上記銅膜１では溝３を埋め
込む金属膜として銅膜５を用いる例を示したけれども、
これに限られることはなく、低抵抗のアルミニウム膜ま
たは銅とアルミニウムとの合金膜にて形成しても同様の
効果を奏することができる。Embodiment 2 In the above copper film 1, an example in which the copper film 5 is used as the metal film for filling the groove 3 has been shown.
The present invention is not limited to this, and the same effect can be obtained even if it is formed of a low resistance aluminum film or an alloy film of copper and aluminum.
【００１７】実施の形態３．又、上記各実施の形態では
保護金属膜としてタングステン膜８を形成する例を示し
たけれども、これに限られることはなく保護金属膜は溝
３内の金属膜の上面の酸化を防止でき、又、金属膜の上
面のスクラッチを埋め込めることができ、又、選択ＣＶ
Ｄ法にて形成できるものであればよく、例えばアルミニ
ウムまたは窒化チタンまたはチタンシリサイドまたはモ
リブデンまたはモリブデンシリサイドまたはタングステ
ンシリサイドまたはタンタルシリサイド等にて形成する
ことができる。Embodiment 3 Further, in each of the above-mentioned embodiments, the example in which the tungsten film 8 is formed as the protective metal film is shown, but the invention is not limited to this, and the protective metal film can prevent the upper surface of the metal film in the groove 3 from being oxidized, and , The scratch on the upper surface of the metal film can be embedded, and the selected CV
Any material that can be formed by the D method may be used, and for example, aluminum, titanium nitride, titanium silicide, molybdenum, molybdenum silicide, tungsten silicide, tantalum silicide, or the like can be used.
【００１８】尚、バリアメタル膜４は窒化チタン膜にて
形成しているが、バリアメタルとして作用するものであ
ればよく、例えばチタンタングステン、窒化チタンタン
グステン等を用いることができる。Although the barrier metal film 4 is formed of a titanium nitride film, any material that acts as a barrier metal may be used, such as titanium tungsten or titanium tungsten nitride.
【００１９】[0019]
【発明の効果】以上のように、この発明の請求項１によ
れば半導体基板上に形成された絶縁膜に配線用の溝を形
成し、絶縁膜上および溝の壁面上にバリアメタル膜を積
層し、バリアメタル膜上に金属膜を溝が埋め込まれるま
で積層し、化学機械的研磨法にてバリアメタル膜および
金属膜のエッチングを、溝の上端部とバリアメタル膜お
よび金属膜の上端面とが同一高さとなるまで行う。そし
て、金属膜のエッチングを金属膜の上端面が溝の上端部
より低くなるまで行い、選択ＣＶＤ法にて金属膜上に保
護金属膜を保護金属膜の上端面と溝の上端部とが同一高
さとなるまで積層するので、保護金属膜を形成の際のエ
ッチング工程を必要としないため工程数を減少できる半
導体装置の製造方法を提供することが可能である。As described above, according to the first aspect of the present invention, the wiring groove is formed in the insulating film formed on the semiconductor substrate, and the barrier metal film is formed on the insulating film and on the wall surface of the groove. The metal film is laminated on the barrier metal film until the groove is filled, and the barrier metal film and the metal film are etched by the chemical mechanical polishing method, and the upper end of the groove and the upper surface of the barrier metal film and the metal film are etched. Repeat until and are at the same height. Then, the metal film is etched until the upper end surface of the metal film is lower than the upper end portion of the groove, and the protective metal film is formed on the metal film by the selective CVD method so that the upper end surface of the protective metal film and the upper end portion of the groove are the same. Since the layers are stacked up to the height, an etching step for forming the protective metal film is not required, and thus it is possible to provide a method for manufacturing a semiconductor device capable of reducing the number of steps.
【００２０】又、この発明の請求項２によれば、請求項
１において、金属膜が銅またはアルミニウムにて成るよ
うにしたので、配線が低抵抗となる半導体装置の製造方
法を提供することが可能である。According to a second aspect of the present invention, in the first aspect, since the metal film is made of copper or aluminum, it is possible to provide a method of manufacturing a semiconductor device in which the wiring has a low resistance. It is possible.
【００２１】又、この発明の請求項３によれば、請求項
１において、保護金属膜がタングステンまたはアルミニ
ウムまたは窒化チタンまたはチタンシリサイドまたはモ
リブデンまたはモリブデンシリサイドまたはタングステ
ンシリサイドまたはタンタルシリサイドにて成るように
したので、確実に保護金属膜を選択ＣＶＤ法にて形成で
きる半導体装置の製造方法を提供することが可能であ
る。According to a third aspect of the present invention, in the first aspect, the protective metal film is made of tungsten, aluminum, titanium nitride, titanium silicide, molybdenum, molybdenum silicide, tungsten silicide or tantalum silicide. Therefore, it is possible to provide a method for manufacturing a semiconductor device in which the protective metal film can be reliably formed by the selective CVD method.
【図１】 この実施の形態１における半導体装置の構成
を示す断面図。FIG. 1 is a sectional view showing the structure of a semiconductor device according to a first embodiment.
【図２】 図１に示した半導体装置の製造方法を示す断
面図。FIG. 2 is a cross-sectional view showing the method of manufacturing the semiconductor device shown in FIG.
【図３】 図１に示した半導体装置の製造方法を示す断
面図。FIG. 3 is a cross-sectional view showing the method of manufacturing the semiconductor device shown in FIG.
【図４】 従来の半導体装置の構成を示す断面図。FIG. 4 is a cross-sectional view showing the configuration of a conventional semiconductor device.
【図５】 図４に示した半導体装置の製造方法を示す断
面図。FIG. 5 is a cross-sectional view showing the method of manufacturing the semiconductor device shown in FIG.
【図６】 図４に示した半導体装置の製造方法を示す断
面図。FIG. 6 is a cross-sectional view showing the method of manufacturing the semiconductor device shown in FIG.
１ 半導体基板、２ 絶縁膜、３ 溝、４ バリアメタ
ル膜、５ 銅膜、６ スクラッチ、８ タングステン
膜。1 semiconductor substrate, 2 insulating film, 3 groove, 4 barrier metal film, 5 copper film, 6 scratch, 8 tungsten film.
Claims (3)
用の溝を形成する工程と、上記絶縁膜上および上記溝の
壁面上にバリアメタル膜を積層する工程と、上記バリア
メタル膜上に金属膜を上記溝が埋め込まれるまで積層す
る工程と、化学機械的研磨法にて上記バリアメタル膜お
よび上記金属膜のエッチングを、上記溝の上端部と上記
バリアメタル膜および上記金属膜の上端面とが同一高さ
となるまで行う工程と、上記金属膜のエッチングを上記
金属膜の上端面が上記溝の上端部より低くなるまで行う
工程と、選択ＣＶＤ法にて上記金属膜上に保護金属膜を
上記保護金属膜の上端面と上記溝の上端部とが同一高さ
となるまで積層する工程とを備えたことを特徴とする半
導体装置の製造方法。1. A step of forming a wiring groove in an insulating film formed on a semiconductor substrate, a step of laminating a barrier metal film on the insulating film and on a wall surface of the groove, and on the barrier metal film. A step of laminating a metal film until the groove is filled, and etching of the barrier metal film and the metal film by a chemical mechanical polishing method, and the upper end of the groove and the barrier metal film and the metal film. A step of performing the step of performing the etching of the metal film until the upper end surface of the metal film is lower than the upper end portion of the groove, a step of performing the etching until the end surface has the same height, and a protective metal on the metal film by the selective CVD method. A method of manufacturing a semiconductor device, comprising: stacking films until the upper end surface of the protective metal film and the upper end portion of the groove have the same height.
ことを特徴とする請求項１記載の半導体装置の製造方
法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the metal film is made of copper or aluminum.
ニウムまたは窒化チタンまたはチタンシリサイドまたは
モリブデンまたはモリブデンシリサイドまたはタングス
テンシリサイドまたはタンタルシリサイドにて成ること
を特徴とする請求項１または請求項２に記載の半導体装
置の製造方法。3. The semiconductor device according to claim 1, wherein the protective metal film is made of tungsten, aluminum, titanium nitride, titanium silicide, molybdenum, molybdenum silicide, tungsten silicide or tantalum silicide. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23017395A JPH0974095A (en) | 1995-09-07 | 1995-09-07 | Fabrication of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23017395A JPH0974095A (en) | 1995-09-07 | 1995-09-07 | Fabrication of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0974095A true JPH0974095A (en) | 1997-03-18 |
Family
ID=16903758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23017395A Pending JPH0974095A (en) | 1995-09-07 | 1995-09-07 | Fabrication of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0974095A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990003485A (en) * | 1997-06-25 | 1999-01-15 | 김영환 | Metal wiring formation method of semiconductor device |
| JP2002118111A (en) * | 2000-10-12 | 2002-04-19 | Sony Corp | Semiconductor device and its manufacturing method |
| JP2005033164A (en) * | 2003-07-09 | 2005-02-03 | Hynix Semiconductor Inc | Method of forming copper wiring for semiconductor element |
| WO2006134899A1 (en) * | 2005-06-13 | 2006-12-21 | Tohoku University | Thin film transistor, wiring board and electronic device manufacturing method |
| JP2023516866A (en) * | 2020-12-03 | 2023-04-21 | アプライド マテリアルズ インコーポレイテッド | Selective tungsten deposition in trench structures |
-
1995
- 1995-09-07 JP JP23017395A patent/JPH0974095A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990003485A (en) * | 1997-06-25 | 1999-01-15 | 김영환 | Metal wiring formation method of semiconductor device |
| JP2002118111A (en) * | 2000-10-12 | 2002-04-19 | Sony Corp | Semiconductor device and its manufacturing method |
| JP4644924B2 (en) * | 2000-10-12 | 2011-03-09 | ソニー株式会社 | Semiconductor device and manufacturing method thereof |
| JP2005033164A (en) * | 2003-07-09 | 2005-02-03 | Hynix Semiconductor Inc | Method of forming copper wiring for semiconductor element |
| JP4638140B2 (en) * | 2003-07-09 | 2011-02-23 | マグナチップセミコンダクター有限会社 | Method for forming copper wiring of semiconductor element |
| WO2006134899A1 (en) * | 2005-06-13 | 2006-12-21 | Tohoku University | Thin film transistor, wiring board and electronic device manufacturing method |
| JP2023516866A (en) * | 2020-12-03 | 2023-04-21 | アプライド マテリアルズ インコーポレイテッド | Selective tungsten deposition in trench structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030055135A (en) | Semiconductor device and method for manufacturing the same | |
| KR20070036528A (en) | Image sensor and method for manufacturing the same | |
| US7397124B2 (en) | Process of metal interconnects | |
| JP3214475B2 (en) | Method of forming dual damascene wiring | |
| US6159835A (en) | Encapsulated low resistance gate structure and method for forming same | |
| KR100342639B1 (en) | Method of fabricating a semiconductor structure | |
| JPH0974095A (en) | Fabrication of semiconductor device | |
| KR19980070785A (en) | Semiconductor device and manufacturing method thereof | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| EP0926741A2 (en) | Gate structure and method of forming same | |
| JP4718962B2 (en) | Semiconductor device | |
| US20010048162A1 (en) | Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| KR100571407B1 (en) | Wiring manufacturing method of semiconductor element | |
| JPH11260967A (en) | Semiconductor device and its manufacture | |
| JPH05326722A (en) | Manufacture of semiconductor device | |
| KR100352304B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100268914B1 (en) | Wiring of semiconductor device and method for forming the same | |
| JP2933766B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007027234A (en) | Semiconductor device and its manufacturing method | |
| KR20000027278A (en) | Method for forming metal wires of semiconductor devices | |
| JP2009054879A (en) | Method of manufacturing integrated circuit | |
| JP2000208620A (en) | Production of semiconductor device | |
| KR100197992B1 (en) | Forming method for metal wiring in semiconductor device | |
| KR100582372B1 (en) | A method for forming damascene type metal wire |