JPH0969829A - 同期式データ伝送方式 - Google Patents
同期式データ伝送方式Info
- Publication number
- JPH0969829A JPH0969829A JP7248768A JP24876895A JPH0969829A JP H0969829 A JPH0969829 A JP H0969829A JP 7248768 A JP7248768 A JP 7248768A JP 24876895 A JP24876895 A JP 24876895A JP H0969829 A JPH0969829 A JP H0969829A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- synchronous
- printer
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 同期式データ伝送において同期クロックやデ
ータ信号から放射される不用なノイズを簡単なフィルタ
回路にて最低限にできる。 【解決手段】 同期クロックと同期データ信号の片方又
は双方の出力を適当に遅延できるプログラマブル遅延回
路を送信側に搭載する。伝送信号を最低限必要な周波数
成分のみにでき、またそのためのフィルタ回路も受動素
子のみで簡単に構成できる。
ータ信号から放射される不用なノイズを簡単なフィルタ
回路にて最低限にできる。 【解決手段】 同期クロックと同期データ信号の片方又
は双方の出力を適当に遅延できるプログラマブル遅延回
路を送信側に搭載する。伝送信号を最低限必要な周波数
成分のみにでき、またそのためのフィルタ回路も受動素
子のみで簡単に構成できる。
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、同期式データ伝送
方式、更に詳しくは、データ伝送系内に、フィルタ回路
及び、同期クロック信号とデータ信号の位相を微調整す
るためのプログラム可能な遅延回路を設けた同期式デー
タ伝送方式であり、特に、離れたCPU間のデータ伝送
を行うプリンタ装置に用いるのに適した同期式データ伝
送方式に関するものである。
方式、更に詳しくは、データ伝送系内に、フィルタ回路
及び、同期クロック信号とデータ信号の位相を微調整す
るためのプログラム可能な遅延回路を設けた同期式デー
タ伝送方式であり、特に、離れたCPU間のデータ伝送
を行うプリンタ装置に用いるのに適した同期式データ伝
送方式に関するものである。
【0002】
【従来の技術】従来の同期式データ伝送では、予め固定
されたタイミングにて同期クロックと同期データの出力
制御を行うか、システム基本クロックを単位として同期
クロックと同期データの出力制御をプログラマブルに行
っている。例えば、特開昭62−202624号公報に
おいては、発振器の源振により、数種類の位相のずれ
た、たとえば1/8周期ずつ遅延させたクロックを作
り、このクロックと同期信号との位相関係により、デー
タ取込に最適なクロックを選択し、これを使用すること
によりデータ転送周波数と同一周波数のクロックのみで
データを受信するものである。
されたタイミングにて同期クロックと同期データの出力
制御を行うか、システム基本クロックを単位として同期
クロックと同期データの出力制御をプログラマブルに行
っている。例えば、特開昭62−202624号公報に
おいては、発振器の源振により、数種類の位相のずれ
た、たとえば1/8周期ずつ遅延させたクロックを作
り、このクロックと同期信号との位相関係により、デー
タ取込に最適なクロックを選択し、これを使用すること
によりデータ転送周波数と同一周波数のクロックのみで
データを受信するものである。
【0003】
【発明が解決しようとする課題】一方、プリンタ装置の
露光装置においては、通常、装置の上部に取り付けら
れ、データ伝送距離が長くなるため、または露光装置の
入力がシリアル伝送を受信するのに適したものであるこ
とが多いため、シリアル伝送方式でラスタスキャン印字
画像データを送信することが多い。同様に、プリンタ装
置内の離れたモジュール間において、シリアルデータま
たは何ビットかのパラレルデータの伝送が、データ送信
側もしくはデータ受信側から出力される同期クロックに
従った同期式データ伝送によって行われることが多い。
露光装置においては、通常、装置の上部に取り付けら
れ、データ伝送距離が長くなるため、または露光装置の
入力がシリアル伝送を受信するのに適したものであるこ
とが多いため、シリアル伝送方式でラスタスキャン印字
画像データを送信することが多い。同様に、プリンタ装
置内の離れたモジュール間において、シリアルデータま
たは何ビットかのパラレルデータの伝送が、データ送信
側もしくはデータ受信側から出力される同期クロックに
従った同期式データ伝送によって行われることが多い。
【0004】特に、送受信装置間が離れた同期式データ
伝送では、伝送時に発生する不要輻射ノイズを防止する
ためのフィルタ回路が必要であることが多く、該フィル
タ回路を通過するとき、または回路遅延の大きい長距離
回線をドライブするときに信号遅延が発生する。しかし
ながら、前記従来技術においては伝送路インピーダンス
マッチングや波形整形は行われていない。言い換えれ
ば、上述した送受信装置間が離れた同期式データ伝送に
おけるフィルタ回路の存在により信号遅延を問題にした
ものではない。
伝送では、伝送時に発生する不要輻射ノイズを防止する
ためのフィルタ回路が必要であることが多く、該フィル
タ回路を通過するとき、または回路遅延の大きい長距離
回線をドライブするときに信号遅延が発生する。しかし
ながら、前記従来技術においては伝送路インピーダンス
マッチングや波形整形は行われていない。言い換えれ
ば、上述した送受信装置間が離れた同期式データ伝送に
おけるフィルタ回路の存在により信号遅延を問題にした
ものではない。
【0005】本発明の目的は、この問題を解決し、回線
遅延を相殺する最適な遅延を設定することができる同期
式データ伝送方式を提供することである。本発明の他の
目的は、送受信装置間の長い伝送系において、回線遅延
を相殺する最適な遅延を設定することができる同期式デ
ータ伝送方式を提供することである。本発明の他の目的
は、回線遅延を相殺する最適な遅延調整操作が簡単にで
きる同期式データ伝送方式を提供することである。本発
明の他の目的は、プリンタ装置に適用して、最適な同期
式データ伝送方式を提供することである。
遅延を相殺する最適な遅延を設定することができる同期
式データ伝送方式を提供することである。本発明の他の
目的は、送受信装置間の長い伝送系において、回線遅延
を相殺する最適な遅延を設定することができる同期式デ
ータ伝送方式を提供することである。本発明の他の目的
は、回線遅延を相殺する最適な遅延調整操作が簡単にで
きる同期式データ伝送方式を提供することである。本発
明の他の目的は、プリンタ装置に適用して、最適な同期
式データ伝送方式を提供することである。
【0006】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、送信側から伝送したデータを受信側にお
いてクロック信号に同期して受信する同期式データ伝送
方式において、送信側と受信側で形成する伝送系内に、
フィルタ回路及び、同期クロック信号とデータ信号の位
相を微調整するためのプログラム可能な遅延回路を設け
て構成した。
に、本発明は、送信側から伝送したデータを受信側にお
いてクロック信号に同期して受信する同期式データ伝送
方式において、送信側と受信側で形成する伝送系内に、
フィルタ回路及び、同期クロック信号とデータ信号の位
相を微調整するためのプログラム可能な遅延回路を設け
て構成した。
【0007】このように構成したので、送受信装置間が
離れた同期式データ伝送では、伝送時に発生する不要輻
射ノイズをフィルタ回路で防止し、信号が該フィルタ回
路を通過するとき、または回路遅延の大きい長距離回線
をドライブするときに発生する信号遅延を遅延回路で微
調整して相殺することができる。
離れた同期式データ伝送では、伝送時に発生する不要輻
射ノイズをフィルタ回路で防止し、信号が該フィルタ回
路を通過するとき、または回路遅延の大きい長距離回線
をドライブするときに発生する信号遅延を遅延回路で微
調整して相殺することができる。
【0008】そして、同期クロック及び同期データの片
方または双方に、システム基本クロック未満の任意の遅
延を挿入できるプログラマブル遅延回路を設けるように
構成したので、最終的な伝送経路で、同期クロック及び
同期データを個別の伝送路マッチング調整を行った後、
伝送路マッチング状態に影響を与えずに同期クロックと
同期データ間の位相を調整することができる。
方または双方に、システム基本クロック未満の任意の遅
延を挿入できるプログラマブル遅延回路を設けるように
構成したので、最終的な伝送経路で、同期クロック及び
同期データを個別の伝送路マッチング調整を行った後、
伝送路マッチング状態に影響を与えずに同期クロックと
同期データ間の位相を調整することができる。
【0009】また、前記フィルタ回路及び前記遅延回路
ともに送信側装置に調整可能に配置して構成すると好ま
しい。両者を送信側装置に配置すると、両者の調整を離
れた位置で行うことがなく、調整操作が楽に、簡単に行
うことができる。
ともに送信側装置に調整可能に配置して構成すると好ま
しい。両者を送信側装置に配置すると、両者の調整を離
れた位置で行うことがなく、調整操作が楽に、簡単に行
うことができる。
【0010】また、前記遅延回路は、データ伝送系若し
くは同期クロック信号伝送系の一方に配置して構成する
と好ましい。データ伝達系とクロック信号伝達系とに遅
延回路を設けて調整すると、お互いのステップ数の合計
数の微調整が可能であり、調整レンジが広くなるが、量
産効果による部品の均一化で、フィルタ回路の調整幅も
狭いレンジで治まるようになると、遅延回路の調整幅は
小でもよくなり、その場合には遅延回路は一方だけで足
りる。
くは同期クロック信号伝送系の一方に配置して構成する
と好ましい。データ伝達系とクロック信号伝達系とに遅
延回路を設けて調整すると、お互いのステップ数の合計
数の微調整が可能であり、調整レンジが広くなるが、量
産効果による部品の均一化で、フィルタ回路の調整幅も
狭いレンジで治まるようになると、遅延回路の調整幅は
小でもよくなり、その場合には遅延回路は一方だけで足
りる。
【0011】また、受信側に設けられた基本クロック信
号発振源、この基本クロック信号発振源からの信号を受
け、同期クロック信号を送出する遅延回路、前記基本ク
ロック信号発振源からの信号を送信側に伝達するクロッ
ク信号伝送用の第1フィルタ回路、同期クロック信号に
同期して送信側からのデータを受信するデータ同期受信
手段と送信側に設けられたデータ伝送用の第2フィルタ
回路、前記クロック信号に規制され前記データを前記第
2フィルタ回路を介して伝送するデータ伝送手段とを備
え、受信側に設けた遅延回路により同期クロック信号と
データ信号の位相を微調整するように構成すると好まし
い。
号発振源、この基本クロック信号発振源からの信号を受
け、同期クロック信号を送出する遅延回路、前記基本ク
ロック信号発振源からの信号を送信側に伝達するクロッ
ク信号伝送用の第1フィルタ回路、同期クロック信号に
同期して送信側からのデータを受信するデータ同期受信
手段と送信側に設けられたデータ伝送用の第2フィルタ
回路、前記クロック信号に規制され前記データを前記第
2フィルタ回路を介して伝送するデータ伝送手段とを備
え、受信側に設けた遅延回路により同期クロック信号と
データ信号の位相を微調整するように構成すると好まし
い。
【0012】このように構成すると、受信側に設けられ
た基本クロック信号発振源から送信側に基本クロック信
号が送出され、この信号の送出中にデータが伝送され
る。具体的には、該信号パルス波形がオンのときデータ
が伝送され、オフのときデータ伝送は中断される。よっ
て、受信側において、データの要求及び停止の操作を行
うことができる。したがって、データ送信側において信
号をいれて受信側にデータを伝送しなくても、受信側に
おける基本クロック信号を伝送するという簡単な操作で
データを受けることができるため、命令系が簡素化され
る。
た基本クロック信号発振源から送信側に基本クロック信
号が送出され、この信号の送出中にデータが伝送され
る。具体的には、該信号パルス波形がオンのときデータ
が伝送され、オフのときデータ伝送は中断される。よっ
て、受信側において、データの要求及び停止の操作を行
うことができる。したがって、データ送信側において信
号をいれて受信側にデータを伝送しなくても、受信側に
おける基本クロック信号を伝送するという簡単な操作で
データを受けることができるため、命令系が簡素化され
る。
【0013】また、本同期式データ伝送方式をプリンタ
装置に適用し、クロック同期式データ伝送によってラス
タスキャン印字画像データを露光装置に伝送するための
ラスタスキャン印字画像同期送信装置と、クロックに同
期して同期式データを受信しラスタスキャン画像データ
として露光させる露光装置とを備えるプリンタ装置にお
いて、前記画像同期送信装置と前記露光装置で形成する
伝送系内に、同期クロック信号とデータ信号の位相を微
調整するためのプログラム可能な遅延回路を設けて構成
すると好ましい。
装置に適用し、クロック同期式データ伝送によってラス
タスキャン印字画像データを露光装置に伝送するための
ラスタスキャン印字画像同期送信装置と、クロックに同
期して同期式データを受信しラスタスキャン画像データ
として露光させる露光装置とを備えるプリンタ装置にお
いて、前記画像同期送信装置と前記露光装置で形成する
伝送系内に、同期クロック信号とデータ信号の位相を微
調整するためのプログラム可能な遅延回路を設けて構成
すると好ましい。
【0014】このように構成すると、前記画像同期送信
装置と前記露光装置のように送受信装置間が離れた同期
式データ伝送では、伝送時に発生する不要輻射ノイズを
防止するためのフィルタ回路調整を行うことにより発生
する信号遅延を調整することができる。
装置と前記露光装置のように送受信装置間が離れた同期
式データ伝送では、伝送時に発生する不要輻射ノイズを
防止するためのフィルタ回路調整を行うことにより発生
する信号遅延を調整することができる。
【0015】また、本同期式データ伝送方式をプリンタ
装置に適用し、プリンタ装置の画像生成を主に行なうた
めのプリンタ画像描画用CPU装置と、プリンタ装置の
機構タイミング制御を行なうためのプリンタエンジン制
御用CPU装置とを備えるプリンタ装置において、クロ
ック同期式データ伝送によって前記プリンタ画像描画用
CPU装置から前記プリンタエンジン制御用CPU装置
へ、または、その逆にコマンド伝送を行なうためのプロ
グラム可能な遅延回路を設けて構成すると好ましい。
装置に適用し、プリンタ装置の画像生成を主に行なうた
めのプリンタ画像描画用CPU装置と、プリンタ装置の
機構タイミング制御を行なうためのプリンタエンジン制
御用CPU装置とを備えるプリンタ装置において、クロ
ック同期式データ伝送によって前記プリンタ画像描画用
CPU装置から前記プリンタエンジン制御用CPU装置
へ、または、その逆にコマンド伝送を行なうためのプロ
グラム可能な遅延回路を設けて構成すると好ましい。
【0016】このように構成すると、前記プリンタ画像
用CPU装置と前記プリンタエンジン制御用CPU装置
のように送受信装置間が離れた同期式データ伝送では、
伝送時に発生する不要輻射ノイズを防止するためのフィ
ルタ回路調整を行うことにより発生する信号遅延を調整
することができる。
用CPU装置と前記プリンタエンジン制御用CPU装置
のように送受信装置間が離れた同期式データ伝送では、
伝送時に発生する不要輻射ノイズを防止するためのフィ
ルタ回路調整を行うことにより発生する信号遅延を調整
することができる。
【0017】また、本同期式データ伝送方式をプリンタ
装置に適用し、プリンタ装置本体の制御を行なうための
プリンタ制御用CPU装置と、プリンタ装置に付属する
入出力装置を制御する入出力制御用CPU装置とを備え
るプリンタ装置において、クロック同期式データ伝送に
よって前記プリンタ制御用CPU装置から前記プリンタ
入出力制御用CPU装置へ、または、その逆にコマンド
伝送を行う同期送受信装置内に同期クロック信号とデー
タ信号の位相を微調整するためのプログラム可能な遅延
回路を設けて構成すると好ましい。
装置に適用し、プリンタ装置本体の制御を行なうための
プリンタ制御用CPU装置と、プリンタ装置に付属する
入出力装置を制御する入出力制御用CPU装置とを備え
るプリンタ装置において、クロック同期式データ伝送に
よって前記プリンタ制御用CPU装置から前記プリンタ
入出力制御用CPU装置へ、または、その逆にコマンド
伝送を行う同期送受信装置内に同期クロック信号とデー
タ信号の位相を微調整するためのプログラム可能な遅延
回路を設けて構成すると好ましい。
【0018】このように構成すると、前記入出力制御用
CPU装置と前記プリンタ制御用CPU装置のように送
受信装置間が離れた同期式データ伝送では、伝送時に発
生する不要輻射ノイズを防止するためのフィルタ回路調
整を行うことにより発生する信号遅延を調整することが
できる。
CPU装置と前記プリンタ制御用CPU装置のように送
受信装置間が離れた同期式データ伝送では、伝送時に発
生する不要輻射ノイズを防止するためのフィルタ回路調
整を行うことにより発生する信号遅延を調整することが
できる。
【0019】また、本同期式データ伝送方式をプリンタ
装置に適用し、プリンタ装置本体の制御を行うためのプ
リンタ制御用CPU装置と、プリンタ装置に付属するも
しくはオプションで接続できるペーパーハンドリング装
置を制御するペーパーハンドリング制御用CPU装置と
を備えるプリンタ装置において、クロック同期式データ
伝送によってプリンタ制御用CPU装置からペーパーハ
ンドリング制御用CPU装置へ、または、その逆にコマ
ンド伝送を行う同期送受信装置内に、同期クロック信号
とデータ信号の位相を微調整するためのプログラム可能
な遅延回路を設けて構成すると好ましい。
装置に適用し、プリンタ装置本体の制御を行うためのプ
リンタ制御用CPU装置と、プリンタ装置に付属するも
しくはオプションで接続できるペーパーハンドリング装
置を制御するペーパーハンドリング制御用CPU装置と
を備えるプリンタ装置において、クロック同期式データ
伝送によってプリンタ制御用CPU装置からペーパーハ
ンドリング制御用CPU装置へ、または、その逆にコマ
ンド伝送を行う同期送受信装置内に、同期クロック信号
とデータ信号の位相を微調整するためのプログラム可能
な遅延回路を設けて構成すると好ましい。
【0020】このように構成すると、前記プリンタ制御
用CPU装置と前記ペーパーハンドリング制御用CPU
装置のように送受信装置間が離れた同期式データ伝送で
は、伝送時に発生する不要輻射ノイズを防止するための
フィルタ回路調整を行うことにより発生する信号遅延を
調整することができる。
用CPU装置と前記ペーパーハンドリング制御用CPU
装置のように送受信装置間が離れた同期式データ伝送で
は、伝送時に発生する不要輻射ノイズを防止するための
フィルタ回路調整を行うことにより発生する信号遅延を
調整することができる。
【0021】そして、上述のラスタスキャン印字画像デ
ータ送信装置において、同期クロック及び同期データの
片方または双方に、システム基本クロック未満の任意の
遅延を挿入できるプログラマブル遅延回路を設けるよう
に構成したので、プリンタ装置内の最終的な伝送経路
で、同期クロック及び同期データを個別の伝送路マッチ
ング調整を行った後、伝送路マッチング状態に影響を与
えずに同期クロックと同期データ間の位相を調整するこ
とができる。
ータ送信装置において、同期クロック及び同期データの
片方または双方に、システム基本クロック未満の任意の
遅延を挿入できるプログラマブル遅延回路を設けるよう
に構成したので、プリンタ装置内の最終的な伝送経路
で、同期クロック及び同期データを個別の伝送路マッチ
ング調整を行った後、伝送路マッチング状態に影響を与
えずに同期クロックと同期データ間の位相を調整するこ
とができる。
【0022】また、請求項9記載の同期式データ伝送方
式は、一方の送受信装置から伝送したデータを他方の送
受信装置においてクロック信号に同期して受信する両装
置間で形成する伝送系内に、フィルタ回路及び、同期ク
ロック信号とデータ信号の位相を微調整するためのプロ
グラム可能な遅延回路を設けた同期式データ伝送方式で
あって、前記一方の送受信装置に、基本クロック信号発
振源と、この基本クロック信号発振源からの信号を受
け、同期クロック信号を送出する第1遅延回路と、前記
基本クロック信号発振源からの信号を前記他方の送受信
装置に伝達するクロック信号伝送用のフィルタ回路と、
前記第1遅延回路の出力端に接続された第2遅延回路
と、この第2遅延回路の同期クロック信号に同期して前
記他方の送受信装置からのデータを受信するデータ同期
受信手段とを備え、前記一方の送受信装置に設けられた
基本クロック信号発振源を用いて前記第1及び第2遅延
回路により同期クロック信号とデータ信号の位相を微調
整するように構成したことを特徴とする。
式は、一方の送受信装置から伝送したデータを他方の送
受信装置においてクロック信号に同期して受信する両装
置間で形成する伝送系内に、フィルタ回路及び、同期ク
ロック信号とデータ信号の位相を微調整するためのプロ
グラム可能な遅延回路を設けた同期式データ伝送方式で
あって、前記一方の送受信装置に、基本クロック信号発
振源と、この基本クロック信号発振源からの信号を受
け、同期クロック信号を送出する第1遅延回路と、前記
基本クロック信号発振源からの信号を前記他方の送受信
装置に伝達するクロック信号伝送用のフィルタ回路と、
前記第1遅延回路の出力端に接続された第2遅延回路
と、この第2遅延回路の同期クロック信号に同期して前
記他方の送受信装置からのデータを受信するデータ同期
受信手段とを備え、前記一方の送受信装置に設けられた
基本クロック信号発振源を用いて前記第1及び第2遅延
回路により同期クロック信号とデータ信号の位相を微調
整するように構成したことを特徴とする。
【0023】このように構成すると、前記一方の送受信
装置に設けられた同一の基本クロック信号発振源を用い
て前記第1及び第2遅延回路により送信用及び受信用の
同期をとっているので、前記遅延回路の調整幅を第1及
び第2遅延回路ともに同じに設定でき、言い換えれば別
々の基本クロック信号発振源を用いた場合は、その発振
源の基本クロックに応じて遅延回路を設計することが必
要であるが、同一発振源を用いるために同じ遅延回路を
設ければよい。
装置に設けられた同一の基本クロック信号発振源を用い
て前記第1及び第2遅延回路により送信用及び受信用の
同期をとっているので、前記遅延回路の調整幅を第1及
び第2遅延回路ともに同じに設定でき、言い換えれば別
々の基本クロック信号発振源を用いた場合は、その発振
源の基本クロックに応じて遅延回路を設計することが必
要であるが、同一発振源を用いるために同じ遅延回路を
設ければよい。
【0024】また、本同期式データ伝送方式をプリンタ
装置に適用し、プリンタ装置の画像生成を主に行なうた
めのプリンタ画像描画用CPU装置と、プリンタ装置の
機構タイミング制御を行なうためのプリンタエンジン制
御用CPU装置とを備えるプリンタ装置において、クロ
ック同期式データ伝送によって前記プリンタ画像描画用
CPU装置から前記プリンタエンジン制御用CPU装置
へ、または、その逆にコマンド伝送を行なうためのプロ
グラム可能な遅延回路を設けて構成すると好ましい。
装置に適用し、プリンタ装置の画像生成を主に行なうた
めのプリンタ画像描画用CPU装置と、プリンタ装置の
機構タイミング制御を行なうためのプリンタエンジン制
御用CPU装置とを備えるプリンタ装置において、クロ
ック同期式データ伝送によって前記プリンタ画像描画用
CPU装置から前記プリンタエンジン制御用CPU装置
へ、または、その逆にコマンド伝送を行なうためのプロ
グラム可能な遅延回路を設けて構成すると好ましい。
【0025】このように構成すると、前記プリンタ画像
用CPU装置と前記プリンタエンジン制御用CPU装置
のように送受信装置間が離れた同期式データ伝送では、
伝送時に発生する不要輻射ノイズを防止するためのフィ
ルタ回路調整を行うことにより発生する信号遅延を調整
することができる。
用CPU装置と前記プリンタエンジン制御用CPU装置
のように送受信装置間が離れた同期式データ伝送では、
伝送時に発生する不要輻射ノイズを防止するためのフィ
ルタ回路調整を行うことにより発生する信号遅延を調整
することができる。
【0026】
【発明の実施の形態】以下、図面を参照して本発明の好
適な実施例を例示的に詳しく説明する。但しこの実施例
に記載されている構成部品の寸法、材質、形状、その相
対的配置等は特に特定的な記載がないかぎりは、この発
明の範囲をそれに限定する趣旨ではなく、単なる説明例
にすぎない。
適な実施例を例示的に詳しく説明する。但しこの実施例
に記載されている構成部品の寸法、材質、形状、その相
対的配置等は特に特定的な記載がないかぎりは、この発
明の範囲をそれに限定する趣旨ではなく、単なる説明例
にすぎない。
【0027】図1は、バースト転送タイプの同期伝送送
受装置(送信側装置1A、受信側装置2A)を示す回路
の概略構成図、図2は、データ要求タイプの同期伝送送
受装置(送信側装置1B、受信側装置2B)を示す回路
の概略構成図、図3は、バースト転送タイプの他の実施
例に係る同期伝送送受装置(送信側装置1C、受信側装
置2C)を示す回路の概略構成図、図4は、同期伝送送
受信装置27、及び28を示す回路の概略構成図、図5
は、調整ポイント14、15の波形図、図6は、プリン
タ装置のラスタスキャン印字画像生成装置のブロック
図、図7は、プリンタ装置の露光装置の構成図、図8
は、プリンタ装置のラスタスキャン印字画像生成装置と
露光装置の他の実施例に係るブロック構成図、図9は、
プリンタ画像描画用CPU装置36とプリンタエンジン
制御用CPU装置37の関係を示すブロック図、図10
は、キーボード装置45とプリンタ制御用CPU装置4
6の関係を示すブロック図、図11は、プリンタ制御用
CPU装置55とオプション給紙装置54の関係を示す
ブロック図である。
受装置(送信側装置1A、受信側装置2A)を示す回路
の概略構成図、図2は、データ要求タイプの同期伝送送
受装置(送信側装置1B、受信側装置2B)を示す回路
の概略構成図、図3は、バースト転送タイプの他の実施
例に係る同期伝送送受装置(送信側装置1C、受信側装
置2C)を示す回路の概略構成図、図4は、同期伝送送
受信装置27、及び28を示す回路の概略構成図、図5
は、調整ポイント14、15の波形図、図6は、プリン
タ装置のラスタスキャン印字画像生成装置のブロック
図、図7は、プリンタ装置の露光装置の構成図、図8
は、プリンタ装置のラスタスキャン印字画像生成装置と
露光装置の他の実施例に係るブロック構成図、図9は、
プリンタ画像描画用CPU装置36とプリンタエンジン
制御用CPU装置37の関係を示すブロック図、図10
は、キーボード装置45とプリンタ制御用CPU装置4
6の関係を示すブロック図、図11は、プリンタ制御用
CPU装置55とオプション給紙装置54の関係を示す
ブロック図である。
【0028】図1において、送信側装置1Aと受信側装
置2Aは伝送路10により接続されており、3は送信同
期データ、4は送信同期クロック、5は受信データ、6
は受信同期クロックを示す。送信側装置1A内には、デ
ータ側遅延回路7A、クロック側遅延回路7Bで構成さ
れるプログラマブル遅延回路7が設けられ、この遅延回
路7はロータリースイッチ形式の調整手段60A、60
Bに接続され、該調整手段はラインドライバー8、フィ
ルタ回路9に接続され、伝送路10により受信側装置2
Aに接続している。
置2Aは伝送路10により接続されており、3は送信同
期データ、4は送信同期クロック、5は受信データ、6
は受信同期クロックを示す。送信側装置1A内には、デ
ータ側遅延回路7A、クロック側遅延回路7Bで構成さ
れるプログラマブル遅延回路7が設けられ、この遅延回
路7はロータリースイッチ形式の調整手段60A、60
Bに接続され、該調整手段はラインドライバー8、フィ
ルタ回路9に接続され、伝送路10により受信側装置2
Aに接続している。
【0029】受信側装置2Aにおいては、データ伝送路
10Aに接続された終端11Aは、ラインレシーバー1
2Aに接続され、該ラインレシーバ12AはDフリップ
フロップ13AのD端子に接続されている。また、伝送
路10Bに接続された終端11Bは、ラインレシーバー
12Bに接続され、該ラインレシーバ12BはDフリッ
プフロップ13AのC端子に接続されている。フリップ
フロップ13Aの入力側に設けられたデータ調整ポイン
ト14、クロック調整ポイント15は、それぞれオシロ
スコープ等の測定器に接続して、該ポイントの波形を観
測するポイントである。
10Aに接続された終端11Aは、ラインレシーバー1
2Aに接続され、該ラインレシーバ12AはDフリップ
フロップ13AのD端子に接続されている。また、伝送
路10Bに接続された終端11Bは、ラインレシーバー
12Bに接続され、該ラインレシーバ12BはDフリッ
プフロップ13AのC端子に接続されている。フリップ
フロップ13Aの入力側に設けられたデータ調整ポイン
ト14、クロック調整ポイント15は、それぞれオシロ
スコープ等の測定器に接続して、該ポイントの波形を観
測するポイントである。
【0030】図1の第1実施例では、受信側装置2側で
データ要求/停止の操作が行えないバースト転送タイプ
の同期伝送送受装置を用いた例である。送信側装置1A
では、受信同期データ3、送信同期クロック4は共に任
意に設定可能なプログラマブル遅延回路7を通過したあ
と、ラインドライバー8により所定の電圧電流レベルに
調整され、フィルタ回路9を調整して波形整形、インピ
ーダンス調整及び不要輻射の除去対策がなされる。
データ要求/停止の操作が行えないバースト転送タイプ
の同期伝送送受装置を用いた例である。送信側装置1A
では、受信同期データ3、送信同期クロック4は共に任
意に設定可能なプログラマブル遅延回路7を通過したあ
と、ラインドライバー8により所定の電圧電流レベルに
調整され、フィルタ回路9を調整して波形整形、インピ
ーダンス調整及び不要輻射の除去対策がなされる。
【0031】よって、フィルタ回路9を通過した送信同
期データ及び送信同期クロック信号は、伝送路10に送
出されるが、伝送路10の信号は不要周波数成分の少な
いものとなっている。受信側装置2Aでは、インピーダ
ンス調整、電圧レベル調整が行われたあと、終端11に
よってラインレシーバー12によって受信される。ライ
ンレシーバー12で受信されたデータ及びクロック信号
を用いて、フリップフロップ13Aによりデータサンプ
リングを行い受信データ5として受信側装置2Aで使用
される。
期データ及び送信同期クロック信号は、伝送路10に送
出されるが、伝送路10の信号は不要周波数成分の少な
いものとなっている。受信側装置2Aでは、インピーダ
ンス調整、電圧レベル調整が行われたあと、終端11に
よってラインレシーバー12によって受信される。ライ
ンレシーバー12で受信されたデータ及びクロック信号
を用いて、フリップフロップ13Aによりデータサンプ
リングを行い受信データ5として受信側装置2Aで使用
される。
【0032】受信側装置2Aでは送信側装置1Aのプロ
グラマブル遅延回路7の調整用にデータ調整ポイント1
4、クロック調整ポイント15を設けている。すなわ
ち、図5に示すような調整ポイントでの波形を観測しな
がら、データ側遅延回路7Aの調整手段60A、または
クロック側遅延回路7Bの調整手段60Bを操作して、
もしくは両調整手段60A,60Bを調整して遅延回路
7の時定数の調整を行う。
グラマブル遅延回路7の調整用にデータ調整ポイント1
4、クロック調整ポイント15を設けている。すなわ
ち、図5に示すような調整ポイントでの波形を観測しな
がら、データ側遅延回路7Aの調整手段60A、または
クロック側遅延回路7Bの調整手段60Bを操作して、
もしくは両調整手段60A,60Bを調整して遅延回路
7の時定数の調整を行う。
【0033】上述したように、送受信装置間が離れた同
期式データ伝送では、伝送時に発生する不要輻射ノイズ
をフィルタ回路9で防止し、信号が該フィルタ回路9を
通過するとき、または回路遅延の大きい長距離回線をド
ライブするときに発生する信号遅延を遅延回路7で微調
整して相殺することができる。
期式データ伝送では、伝送時に発生する不要輻射ノイズ
をフィルタ回路9で防止し、信号が該フィルタ回路9を
通過するとき、または回路遅延の大きい長距離回線をド
ライブするときに発生する信号遅延を遅延回路7で微調
整して相殺することができる。
【0034】そして、同期クロック及び同期データの片
方または双方に、システム基本クロック未満の任意の遅
延を挿入できるプログラマブル遅延回路7を設けるよう
に構成したので、最終的な伝送経路で、同期クロック及
び同期データを個別の伝送路マッチング調整を行った
後、伝送路マッチング状態に影響を与えずに同期クロッ
クと同期データ間の位相を調整することができる。
方または双方に、システム基本クロック未満の任意の遅
延を挿入できるプログラマブル遅延回路7を設けるよう
に構成したので、最終的な伝送経路で、同期クロック及
び同期データを個別の伝送路マッチング調整を行った
後、伝送路マッチング状態に影響を与えずに同期クロッ
クと同期データ間の位相を調整することができる。
【0035】本実施例では、前記フィルタ回路及び前記
遅延回路ともに送信側装置に調整可能に配置して構成し
ているので、両者を送信側装置に配置すると、送信側装
置からのデータ及びクロック信号の伝送開始操作及び両
者の調整を離れた位置で行うことがなく、送信装置側に
集中して設けることができ、調整操作が楽に、簡単に行
うことができる。
遅延回路ともに送信側装置に調整可能に配置して構成し
ているので、両者を送信側装置に配置すると、送信側装
置からのデータ及びクロック信号の伝送開始操作及び両
者の調整を離れた位置で行うことがなく、送信装置側に
集中して設けることができ、調整操作が楽に、簡単に行
うことができる。
【0036】また、前記遅延回路は、データ伝送系及び
同期クロック信号伝送系にそれぞれ設けているが、必ず
しもこれに限定されるものではなく、データ伝送系若し
くは同期クロック信号伝送系の一方に配置して構成して
もよいものである。データ伝達系とクロック信号伝達系
とに遅延回路を設けて調整すると、お互いのステップ数
の合計数微調整が可能であり、調整レンジが広くなる
が、量産効果による部品の均一化で、フィルタ回路の調
整幅も狭いレンジで治まるようになると、遅延回路の調
整幅は小でもよくなり、その場合には遅延回路は一方だ
けで足りる。
同期クロック信号伝送系にそれぞれ設けているが、必ず
しもこれに限定されるものではなく、データ伝送系若し
くは同期クロック信号伝送系の一方に配置して構成して
もよいものである。データ伝達系とクロック信号伝達系
とに遅延回路を設けて調整すると、お互いのステップ数
の合計数微調整が可能であり、調整レンジが広くなる
が、量産効果による部品の均一化で、フィルタ回路の調
整幅も狭いレンジで治まるようになると、遅延回路の調
整幅は小でもよくなり、その場合には遅延回路は一方だ
けで足りる。
【0037】図2は、第2実施例であるデータ要求タイ
プの同期伝送送受装置の概略回路図である。このタイプ
は、送信要求同期基本クロック16Aにより受信側でデ
ータ要求/停止の操作を行うことができる。図1と同一
部分は同一符号を用いる。図2において、送信側装置1
Bと受信側装置2Bは伝送路10により接続されてお
り、送信側装置1Bには送信同期データ3が、ラインド
ライバー8A、フィルタ回路9A、及び伝送路10Aを
介して受信側装置2Bに接続されている。また、送信側
装置1Bは後述する受信側装置2Bの基本クロック16
Aをラインレシーバ12Bを介して送信制御クロック1
6Bを受信するように構成されている。
プの同期伝送送受装置の概略回路図である。このタイプ
は、送信要求同期基本クロック16Aにより受信側でデ
ータ要求/停止の操作を行うことができる。図1と同一
部分は同一符号を用いる。図2において、送信側装置1
Bと受信側装置2Bは伝送路10により接続されてお
り、送信側装置1Bには送信同期データ3が、ラインド
ライバー8A、フィルタ回路9A、及び伝送路10Aを
介して受信側装置2Bに接続されている。また、送信側
装置1Bは後述する受信側装置2Bの基本クロック16
Aをラインレシーバ12Bを介して送信制御クロック1
6Bを受信するように構成されている。
【0038】受信側装置2Bには、データ伝送路10A
に接続された終端11Aは、ラインレシーバー12Aに
接続され、該ラインレシーバ12AはDフリップフロッ
プ13BのD端子に接続されている。また、基本クロッ
ク16Aが入力端61に入来するクロック側遅延回路7
Cで構成されるプログラマブル遅延回路7が設けられ、
この遅延回路7Cはロータリースイッチ形式の調整手段
60Cを介して、Dフリップフロップ13BのC端子に
接続されている。
に接続された終端11Aは、ラインレシーバー12Aに
接続され、該ラインレシーバ12AはDフリップフロッ
プ13BのD端子に接続されている。また、基本クロッ
ク16Aが入力端61に入来するクロック側遅延回路7
Cで構成されるプログラマブル遅延回路7が設けられ、
この遅延回路7Cはロータリースイッチ形式の調整手段
60Cを介して、Dフリップフロップ13BのC端子に
接続されている。
【0039】また、前記入力端61は、ラインドライバ
ー8B、フィルタ回路9B、伝送路10Bを介してライ
ンレシーバ12Bに接続され、該ラインレシーバ12B
に伝送されたクロック信号16Bにより、送信側装置1
Bのデータ3が伝送路10Aを介して受信側装置2Bに
伝送されるように構成されている。このような構成によ
り、受信側に設けられた基本クロック信号発信源から送
信側に基本クロック信号16Aが発信され、この信号の
発信中にデータが伝送される。
ー8B、フィルタ回路9B、伝送路10Bを介してライ
ンレシーバ12Bに接続され、該ラインレシーバ12B
に伝送されたクロック信号16Bにより、送信側装置1
Bのデータ3が伝送路10Aを介して受信側装置2Bに
伝送されるように構成されている。このような構成によ
り、受信側に設けられた基本クロック信号発信源から送
信側に基本クロック信号16Aが発信され、この信号の
発信中にデータが伝送される。
【0040】本第2実施例は、フリップフロップ13B
の入力側に設けられたデータ調整ポイント14、クロッ
ク調整ポイント15において波形を観測しながら、図5
に示すように、受信側装置2Bのクロック側遅延回路7
Cの調整手段60Cを操作して遅延回路の時定数の調整
を行う。
の入力側に設けられたデータ調整ポイント14、クロッ
ク調整ポイント15において波形を観測しながら、図5
に示すように、受信側装置2Bのクロック側遅延回路7
Cの調整手段60Cを操作して遅延回路の時定数の調整
を行う。
【0041】上述したように、受信側に設けられた基本
クロック信号発振源から送信側に基本クロック信号16
Aが送出され、この信号の送出中にデータが伝送され
る。具体的には、該信号パルス波形16Bがオンのとき
データが伝送され、オフのときデータ伝送は中断され
る。よって、受信側において、データの要求及び停止の
操作を行うことができる。したがって、別途送信側にお
いて信号をいれて受信側にデータを伝送しなくても、受
信側における基本クロック信号16Aを伝送するという
簡単な操作でデータを受けることができるため、命令系
が簡素化される。
クロック信号発振源から送信側に基本クロック信号16
Aが送出され、この信号の送出中にデータが伝送され
る。具体的には、該信号パルス波形16Bがオンのとき
データが伝送され、オフのときデータ伝送は中断され
る。よって、受信側において、データの要求及び停止の
操作を行うことができる。したがって、別途送信側にお
いて信号をいれて受信側にデータを伝送しなくても、受
信側における基本クロック信号16Aを伝送するという
簡単な操作でデータを受けることができるため、命令系
が簡素化される。
【0042】そして、送受信装置間が離れた同期式デー
タ伝送では、伝送時に発生する不要輻射ノイズをフィル
タ回路9で防止し、信号が該フィルタ回路9を通過する
とき、または回路遅延の大きい長距離回線をドライブす
るときに発生する信号遅延を遅延回路7で微調整して相
殺することができる。
タ伝送では、伝送時に発生する不要輻射ノイズをフィル
タ回路9で防止し、信号が該フィルタ回路9を通過する
とき、または回路遅延の大きい長距離回線をドライブす
るときに発生する信号遅延を遅延回路7で微調整して相
殺することができる。
【0043】そして、同期クロック側に、システム基本
クロック未満の任意の遅延を挿入できるプログラマブル
遅延回路7を設けるように構成したので、最終的な伝送
経路で、同期クロック及び同期データを個別のフィルタ
回路9により伝送路マッチング調整を行った後、伝送路
マッチング状態に影響を与えずに同期クロックと同期デ
ータ間の位相を調整することができる。
クロック未満の任意の遅延を挿入できるプログラマブル
遅延回路7を設けるように構成したので、最終的な伝送
経路で、同期クロック及び同期データを個別のフィルタ
回路9により伝送路マッチング調整を行った後、伝送路
マッチング状態に影響を与えずに同期クロックと同期デ
ータ間の位相を調整することができる。
【0044】図3は、第3実施例であるデータ要求タイ
プの他の同期伝送送受装置の概略回路図である。同図に
おいて、送信側装置1Cと受信側装置2Cは伝送路10
により接続されており、3は送信同期データ、4は送信
同期クロック、5は受信データ、6は受信同期クロック
を示す。送信側装置1C内には、ラインドライバー8、
フィルタ回路9に接続され、伝送路10により受信側装
置2Cに接続している。
プの他の同期伝送送受装置の概略回路図である。同図に
おいて、送信側装置1Cと受信側装置2Cは伝送路10
により接続されており、3は送信同期データ、4は送信
同期クロック、5は受信データ、6は受信同期クロック
を示す。送信側装置1C内には、ラインドライバー8、
フィルタ回路9に接続され、伝送路10により受信側装
置2Cに接続している。
【0045】受信側装置2Cにおいては、データ伝送路
10Eに接続された終端11Eは、ラインレシーバー1
2Eに接続され、該ラインレシーバ12Eはデータ側遅
延回路7Aに接続され、この遅延回路7Aはロータリー
スイッチ形式の調整手段60Aを介して、Dフリップフ
ロップ13EのD端子に接続されている。また、伝送路
10Fに接続された終端11Fは、ラインレシーバー1
2Fに接続され、該ラインレシーバ12Fはクロック側
遅延回路7Bに接続され、この遅延回路7Bはロータリ
ースイッチ形式の調整手段60Bを介して、Dフリップ
フロップ13EのC端子に接続されている。フリップフ
ロップ13Eの入力側に設けられたD端子及びC端子
は、それぞれオシロスコープ等の測定器に接続して、そ
のポイントの波形を観測する。
10Eに接続された終端11Eは、ラインレシーバー1
2Eに接続され、該ラインレシーバ12Eはデータ側遅
延回路7Aに接続され、この遅延回路7Aはロータリー
スイッチ形式の調整手段60Aを介して、Dフリップフ
ロップ13EのD端子に接続されている。また、伝送路
10Fに接続された終端11Fは、ラインレシーバー1
2Fに接続され、該ラインレシーバ12Fはクロック側
遅延回路7Bに接続され、この遅延回路7Bはロータリ
ースイッチ形式の調整手段60Bを介して、Dフリップ
フロップ13EのC端子に接続されている。フリップフ
ロップ13Eの入力側に設けられたD端子及びC端子
は、それぞれオシロスコープ等の測定器に接続して、そ
のポイントの波形を観測する。
【0046】図3の第3実施例では、受信側装置2C側
でデータ要求/停止の操作が行えないバースト転送タイ
プの同期伝送送受装置を用いた例である。送信側装置1
Cでは、受信同期データ3、送信同期クロック4は、フ
ィルタ回路9を調整して波形整形、インピーダンス調整
及び不要輻射の除去対策がなされる。よって、フィルタ
回路9を通過した送信同期データ及び送信同期クロック
信号は、伝送路10に送出されるが、伝送路10の信号
は不要周波数成分の少ないものとなっている。
でデータ要求/停止の操作が行えないバースト転送タイ
プの同期伝送送受装置を用いた例である。送信側装置1
Cでは、受信同期データ3、送信同期クロック4は、フ
ィルタ回路9を調整して波形整形、インピーダンス調整
及び不要輻射の除去対策がなされる。よって、フィルタ
回路9を通過した送信同期データ及び送信同期クロック
信号は、伝送路10に送出されるが、伝送路10の信号
は不要周波数成分の少ないものとなっている。
【0047】受信側装置2Cでは、インピーダンス調
整、電圧レベル調整が行われたあと、終端11に接続さ
れたラインレシーバー12によって受信される。受信側
装置2Cでは、プログラマブル遅延回路7A,7Bが接
続され、調整手段60A,60Bを介してDフリップフ
ロップ13Eに接続され、該調整手段60A,60Bの
端子の波形を観測しながら、データ側遅延回路7Aの調
整手段60A、またはクロック側遅延回路7Bの調整手
段60Bを操作して、遅延回路7の時定数の調整を行
う。そして、ラインレシーバー12で受信されたデータ
及びクロック信号を用いて、フリップフロップ13Eに
よりデータサンプリングを行い受信データ5として受信
側装置2Cで使用される。
整、電圧レベル調整が行われたあと、終端11に接続さ
れたラインレシーバー12によって受信される。受信側
装置2Cでは、プログラマブル遅延回路7A,7Bが接
続され、調整手段60A,60Bを介してDフリップフ
ロップ13Eに接続され、該調整手段60A,60Bの
端子の波形を観測しながら、データ側遅延回路7Aの調
整手段60A、またはクロック側遅延回路7Bの調整手
段60Bを操作して、遅延回路7の時定数の調整を行
う。そして、ラインレシーバー12で受信されたデータ
及びクロック信号を用いて、フリップフロップ13Eに
よりデータサンプリングを行い受信データ5として受信
側装置2Cで使用される。
【0048】上述したように、送受信装置間が離れた同
期式データ伝送では、伝送時に発生する不要輻射ノイズ
をフィルタ回路9で防止し、信号が該フィルタ回路9を
通過するとき、または回路遅延の大きい長距離回線をド
ライブするときに発生する信号遅延を遅延回路7で微調
整して相殺することができる。
期式データ伝送では、伝送時に発生する不要輻射ノイズ
をフィルタ回路9で防止し、信号が該フィルタ回路9を
通過するとき、または回路遅延の大きい長距離回線をド
ライブするときに発生する信号遅延を遅延回路7で微調
整して相殺することができる。
【0049】そして、同期クロック及び同期データの双
方に、システム基本クロック未満の任意の遅延を挿入で
きるプログラマブル遅延回路7を設けるように構成した
ので、最終的な伝送経路で、同期クロック及び同期デー
タを個別の伝送路マッチング調整を行った後、伝送路マ
ッチング状態に影響を与えずに同期クロックと同期デー
タ間の位相を調整することができる。
方に、システム基本クロック未満の任意の遅延を挿入で
きるプログラマブル遅延回路7を設けるように構成した
ので、最終的な伝送経路で、同期クロック及び同期デー
タを個別の伝送路マッチング調整を行った後、伝送路マ
ッチング状態に影響を与えずに同期クロックと同期デー
タ間の位相を調整することができる。
【0050】図4は、第4実施例である同期伝送送受信
装置27、及び28を示す回路の概略構成図である。同
図において、送受信装置27と送受信装置28は3本の
伝送路10A,10C,10Dにより接続されており、
3A,3Bは送信同期データ、4は基本クロック、5
A,5Bは受信データ、6A,6Bは受信同期クロック
を示す。送受信装置27内には、データ側遅延回路7
A、クロック側遅延回路7B、及び7Dで構成されるプ
ログラマブル遅延回路7が設けられ、この遅延回路7は
ロータリースイッチ形式の調整手段60A、60B、6
0Dに接続されている。
装置27、及び28を示す回路の概略構成図である。同
図において、送受信装置27と送受信装置28は3本の
伝送路10A,10C,10Dにより接続されており、
3A,3Bは送信同期データ、4は基本クロック、5
A,5Bは受信データ、6A,6Bは受信同期クロック
を示す。送受信装置27内には、データ側遅延回路7
A、クロック側遅延回路7B、及び7Dで構成されるプ
ログラマブル遅延回路7が設けられ、この遅延回路7は
ロータリースイッチ形式の調整手段60A、60B、6
0Dに接続されている。
【0051】該調整手段60Aはラインドライバー8
A、フィルタ回路9Aに接続され、伝送路10Aにより
送受信装置28に接続している。また、調整手段60B
はラインドライバー8B、フィルタ回路9Bに接続さ
れ、伝送路10Dにより送受信装置28に接続してい
る。また、調整手段60Bとラインドライバー8Bの接
続端子は遅延回路7Dに接続され、該遅延回路7Dは調
整手段60Dを介してDフリップフロップ13DのC端
子に接続されている。そして、該フリップフロップ13
DのD端子はラインレシーバ12Dを介して伝送路10
Cに接続されている。
A、フィルタ回路9Aに接続され、伝送路10Aにより
送受信装置28に接続している。また、調整手段60B
はラインドライバー8B、フィルタ回路9Bに接続さ
れ、伝送路10Dにより送受信装置28に接続してい
る。また、調整手段60Bとラインドライバー8Bの接
続端子は遅延回路7Dに接続され、該遅延回路7Dは調
整手段60Dを介してDフリップフロップ13DのC端
子に接続されている。そして、該フリップフロップ13
DのD端子はラインレシーバ12Dを介して伝送路10
Cに接続されている。
【0052】送受信装置28においては、データ伝送路
10Aに接続された終端11Aは、ラインレシーバー1
2Aに接続され、該ラインレシーバ12AはDフリップ
フロップ13CのD端子に接続されている。また、伝送
路10Dに接続された終端11Cは、ラインレシーバー
12Cに接続され、該ラインレシーバ12CはDフリッ
プフロップ13CのC端子に接続されている。そして、
ラインドライバー8Dはフィルタ回路9Cを介して伝送
路10Cと接続している。
10Aに接続された終端11Aは、ラインレシーバー1
2Aに接続され、該ラインレシーバ12AはDフリップ
フロップ13CのD端子に接続されている。また、伝送
路10Dに接続された終端11Cは、ラインレシーバー
12Cに接続され、該ラインレシーバ12CはDフリッ
プフロップ13CのC端子に接続されている。そして、
ラインドライバー8Dはフィルタ回路9Cを介して伝送
路10Cと接続している。
【0053】送受信装置27は、受信同期データ3、基
本クロック4は共に任意に設定可能なプログラマブル遅
延回路7A,7Bを通過したあと、ラインドライバー8
A,8Bにより所定の電圧電流レベルに調整され、フィ
ルタ回路9A、9Bで波形整形、インピーダンス調整及
び不要輻射の除去対策がなされる。
本クロック4は共に任意に設定可能なプログラマブル遅
延回路7A,7Bを通過したあと、ラインドライバー8
A,8Bにより所定の電圧電流レベルに調整され、フィ
ルタ回路9A、9Bで波形整形、インピーダンス調整及
び不要輻射の除去対策がなされる。
【0054】よって、フィルタ回路9A,9Bを通過し
た送信同期データ及び基本クロック信号は、伝送路10
A,10Dに送出されるが、伝送路10の信号は不要周
波数成分の少ないものとなっている。そして、送受信装
置28では、データ信号3Aはインピーダンス調整、電
圧レベル調整が行われたあと、終端11Aに接続された
ラインレシーバー12Aによって受信される。ラインレ
シーバー12A,12Cで受信されたデータ及びクロッ
ク信号を用いて、フリップフロップ13Cによりデータ
サンプリングを行い受信データ5Aとして送受信装置2
8で使用される。
た送信同期データ及び基本クロック信号は、伝送路10
A,10Dに送出されるが、伝送路10の信号は不要周
波数成分の少ないものとなっている。そして、送受信装
置28では、データ信号3Aはインピーダンス調整、電
圧レベル調整が行われたあと、終端11Aに接続された
ラインレシーバー12Aによって受信される。ラインレ
シーバー12A,12Cで受信されたデータ及びクロッ
ク信号を用いて、フリップフロップ13Cによりデータ
サンプリングを行い受信データ5Aとして送受信装置2
8で使用される。
【0055】送受信装置28では、フリップフロップ1
3CのD端子、及びC端子の波形を観測しながら、デー
タ側遅延回路7Aの調整手段60A、またはクロック側
遅延回路7Bの調整手段60Bを操作して、もしくは両
調整手段60A,60Bを調整して遅延回路7の時定数
の調整を行う。また、送受信装置27では、データ信号
3Bはインピーダンス調整、電圧レベル調整が行われた
あと、終端11Dに接続されたラインレシーバー12D
を介して、フリップフロップ13Dに受信される。一
方、基本クロック信号4は、遅延回路7Bを通過した
後、遅延回路7Dによって時定数の調整が行われ、フリ
ップフロップ13Dによりデータサンプリングを行い受
信データ5Bとして送受信装置27で使用される。
3CのD端子、及びC端子の波形を観測しながら、デー
タ側遅延回路7Aの調整手段60A、またはクロック側
遅延回路7Bの調整手段60Bを操作して、もしくは両
調整手段60A,60Bを調整して遅延回路7の時定数
の調整を行う。また、送受信装置27では、データ信号
3Bはインピーダンス調整、電圧レベル調整が行われた
あと、終端11Dに接続されたラインレシーバー12D
を介して、フリップフロップ13Dに受信される。一
方、基本クロック信号4は、遅延回路7Bを通過した
後、遅延回路7Dによって時定数の調整が行われ、フリ
ップフロップ13Dによりデータサンプリングを行い受
信データ5Bとして送受信装置27で使用される。
【0056】このように、前記一方の送受信装置に設け
られた同一の基本クロック信号発振源を用いて前記第1
及び第2遅延回路により送信用及び受信用の同期をとっ
ているので、前記遅延回路の調整幅を第1及び第2遅延
回路ともに同じに設定でき、言い換えれば別々の基本ク
ロック信号発振源を用いた場合は、その発振源の基本ク
ロックに応じて遅延回路を設計することが必要である
が、同一発振源を用いるために同じ遅延回路を設ければ
よい。
られた同一の基本クロック信号発振源を用いて前記第1
及び第2遅延回路により送信用及び受信用の同期をとっ
ているので、前記遅延回路の調整幅を第1及び第2遅延
回路ともに同じに設定でき、言い換えれば別々の基本ク
ロック信号発振源を用いた場合は、その発振源の基本ク
ロックに応じて遅延回路を設計することが必要である
が、同一発振源を用いるために同じ遅延回路を設ければ
よい。
【0057】上述したように、送受信装置間が離れた同
期式データ伝送では、伝送時に発生する不要輻射ノイズ
をフィルタ回路9で防止し、信号が該フィルタ回路9を
通過するとき、または回路遅延の大きい長距離回線をド
ライブするときに発生する信号遅延を遅延回路7で微調
整して相殺することができる。
期式データ伝送では、伝送時に発生する不要輻射ノイズ
をフィルタ回路9で防止し、信号が該フィルタ回路9を
通過するとき、または回路遅延の大きい長距離回線をド
ライブするときに発生する信号遅延を遅延回路7で微調
整して相殺することができる。
【0058】そして、同期クロック及び同期データの双
方に、システム基本クロック未満の任意の遅延を挿入で
きるプログラマブル遅延回路7を設けるように構成した
ので、最終的な伝送経路で、同期クロック及び同期デー
タを個別の伝送路マッチング調整を行った後、伝送路マ
ッチング状態に影響を与えずに同期クロックと同期デー
タ間の位相を調整することができる。
方に、システム基本クロック未満の任意の遅延を挿入で
きるプログラマブル遅延回路7を設けるように構成した
ので、最終的な伝送経路で、同期クロック及び同期デー
タを個別の伝送路マッチング調整を行った後、伝送路マ
ッチング状態に影響を与えずに同期クロックと同期デー
タ間の位相を調整することができる。
【0059】また、前記遅延回路は、データ伝送系及び
同期クロック信号伝送系にそれぞれ設けているが、必ず
しもこれに限定されるものではなく、同期クロック信号
伝送系のみに配置して構成してもよいものである。デー
タ伝達系とクロック信号伝達系とに遅延回路を設けて調
整すると、お互いのステップ数の合計数の微調整が可能
であり、調整レンジが広くなるが、量産効果による部品
の均一化で、フィルタ回路の調整幅も狭いレンジで治ま
るようになると、遅延回路の調整幅は小でもよくなり、
その場合には遅延回路は一方だけで足りる。
同期クロック信号伝送系にそれぞれ設けているが、必ず
しもこれに限定されるものではなく、同期クロック信号
伝送系のみに配置して構成してもよいものである。デー
タ伝達系とクロック信号伝達系とに遅延回路を設けて調
整すると、お互いのステップ数の合計数の微調整が可能
であり、調整レンジが広くなるが、量産効果による部品
の均一化で、フィルタ回路の調整幅も狭いレンジで治ま
るようになると、遅延回路の調整幅は小でもよくなり、
その場合には遅延回路は一方だけで足りる。
【0060】図6は、送信側装置1Aのラスタスキャン
印字画像生成装置のブロック図であり、図7は受信側装
置2Aの露光装置の構成図であり、伝送路10によって
お互いに接続されている。送信側装置1Aの入力側に
は、画像を記録するダイナミックRAM22が設けられ
て、該RAM22はシフトレジスタ21を介してデータ
入力端と接続され、クロック入力端は掃き出しクロック
源20を介して前記シフトレジスタ21と接続されてい
る。
印字画像生成装置のブロック図であり、図7は受信側装
置2Aの露光装置の構成図であり、伝送路10によって
お互いに接続されている。送信側装置1Aの入力側に
は、画像を記録するダイナミックRAM22が設けられ
て、該RAM22はシフトレジスタ21を介してデータ
入力端と接続され、クロック入力端は掃き出しクロック
源20を介して前記シフトレジスタ21と接続されてい
る。
【0061】一方、受信側装置2Aのデータ出力端はシ
フトレジスタ23、データラッチ回路24、LEDアレ
イ25に接続され、クロック出力端は前記シフトレジス
タ23と接続されている。図6のラスタスキャン印字画
像生成装置では、ダイナミックRAM22内に画像デー
タを生成してラスタスキャン方式の格納順で保存してい
る。
フトレジスタ23、データラッチ回路24、LEDアレ
イ25に接続され、クロック出力端は前記シフトレジス
タ23と接続されている。図6のラスタスキャン印字画
像生成装置では、ダイナミックRAM22内に画像デー
タを生成してラスタスキャン方式の格納順で保存してい
る。
【0062】同期出力時には、画像データがダイナミッ
クRAM22からシフトレジスタ21に順次読み出さ
れ、シフトレジスタ21は掃き出しクロック源20から
のクロックに同期して画像データを直列化して送信側装
置1Aに送る。上述したように、送信側装置1Aはフィ
ルタ回路9により伝送路マッチング調整を行った後、伝
送路マッチング状態に影響を与えずに同期クロックと同
期データ間の位相を調整することができる。よって、伝
送路10に同期クロックと同期データを送出する。
クRAM22からシフトレジスタ21に順次読み出さ
れ、シフトレジスタ21は掃き出しクロック源20から
のクロックに同期して画像データを直列化して送信側装
置1Aに送る。上述したように、送信側装置1Aはフィ
ルタ回路9により伝送路マッチング調整を行った後、伝
送路マッチング状態に影響を与えずに同期クロックと同
期データ間の位相を調整することができる。よって、伝
送路10に同期クロックと同期データを送出する。
【0063】図7の露光装置では、受信側装置2Aにお
いて伝送路10より同期クロックと同期データを受け取
り、サンプリングによってデータの受信を行う。受信さ
れたデータはシフトレジスタ23によってNビットの並
列データに変換され、データラッチ24に蓄積し、LE
Dアレイ25を点灯させる。LEDアレイ25の点灯に
よって感光体ドラム26が露光される。
いて伝送路10より同期クロックと同期データを受け取
り、サンプリングによってデータの受信を行う。受信さ
れたデータはシフトレジスタ23によってNビットの並
列データに変換され、データラッチ24に蓄積し、LE
Dアレイ25を点灯させる。LEDアレイ25の点灯に
よって感光体ドラム26が露光される。
【0064】本実施例はこのように構成したので、送受
信装置間が離れた同期式データ伝送では、伝送時に発生
する不要輻射ノイズをフィルタ回路9で防止し、信号が
該フィルタ回路9を通過するとき、または回路遅延の大
きい長距離回線をドライブするときに発生する信号遅延
を遅延回路7で微調整して相殺することができ、感光体
26に良好な画像形成を行うことができる。
信装置間が離れた同期式データ伝送では、伝送時に発生
する不要輻射ノイズをフィルタ回路9で防止し、信号が
該フィルタ回路9を通過するとき、または回路遅延の大
きい長距離回線をドライブするときに発生する信号遅延
を遅延回路7で微調整して相殺することができ、感光体
26に良好な画像形成を行うことができる。
【0065】そして、同期クロック及び同期データの片
方または双方に、システム基本クロック未満の任意の遅
延を挿入できるプログラマブル遅延回路7を設けるよう
に構成したので、最終的な伝送経路で、同期クロック及
び同期データを個別の伝送路マッチング調整を行った
後、伝送路マッチング状態に影響を与えずに同期クロッ
クと同期データ間の位相を調整することができ良好な画
像形成を行うことができる。
方または双方に、システム基本クロック未満の任意の遅
延を挿入できるプログラマブル遅延回路7を設けるよう
に構成したので、最終的な伝送経路で、同期クロック及
び同期データを個別の伝送路マッチング調整を行った
後、伝送路マッチング状態に影響を与えずに同期クロッ
クと同期データ間の位相を調整することができ良好な画
像形成を行うことができる。
【0066】次に、ラスタスキャン印字画像生成装置と
露光装置の他の実施例を図8を用いて説明する。図6及
び図7と同一部分は同一符号を用いる。送信側装置1B
の入力側には、画像を記録するダイナミックRAM22
が設けられて、該RAM22はシフトレジスタ21を介
してデータ入力端1Baと接続され、クロック端子1B
bは前記シフトレジスタ21と接続されている。
露光装置の他の実施例を図8を用いて説明する。図6及
び図7と同一部分は同一符号を用いる。送信側装置1B
の入力側には、画像を記録するダイナミックRAM22
が設けられて、該RAM22はシフトレジスタ21を介
してデータ入力端1Baと接続され、クロック端子1B
bは前記シフトレジスタ21と接続されている。
【0067】一方、受信側装置2Bのデータ出力端はシ
フトレジスタ23、データラッチ回路24、LEDアレ
イ25に接続され、クロック出力端は前記シフトレジス
タ23と接続されている。図8のラスタスキャン印字画
像生成装置では、ダイナミックRAM22内に画像デー
タを生成してラスタスキャン方式の格納順で保存してい
る。
フトレジスタ23、データラッチ回路24、LEDアレ
イ25に接続され、クロック出力端は前記シフトレジス
タ23と接続されている。図8のラスタスキャン印字画
像生成装置では、ダイナミックRAM22内に画像デー
タを生成してラスタスキャン方式の格納順で保存してい
る。
【0068】同期出力時には、画像データがダイナミッ
クRAM22からシフトレジスタ21に順次読み出さ
れ、シフトレジスタ21は、図2で説明したように基本
クロック信号に同期して画像データを直列化して送信側
装置1Bに送る。上述したように、送信側装置1Bはフ
ィルタ回路9により伝送路マッチング調整を行った後、
伝送路マッチング状態に影響を与えずに同期クロックと
同期データ間の位相を調整することができる。よって、
伝送路10に同期クロックと同期データを送出する。
クRAM22からシフトレジスタ21に順次読み出さ
れ、シフトレジスタ21は、図2で説明したように基本
クロック信号に同期して画像データを直列化して送信側
装置1Bに送る。上述したように、送信側装置1Bはフ
ィルタ回路9により伝送路マッチング調整を行った後、
伝送路マッチング状態に影響を与えずに同期クロックと
同期データ間の位相を調整することができる。よって、
伝送路10に同期クロックと同期データを送出する。
【0069】図8の露光装置では、受信側装置2Bにお
いて伝送路10より同期データを受け取り、図2に開示
した遅延調整されたクロックによりサンプリングによっ
てデータの受信を行う。受信されたデータはシフトレジ
スタ23によってNビットの並列データに変換され、デ
ータラッチ24に蓄積し、LEDアレイ25を点灯させ
る。LEDアレイ25の点灯によって感光体ドラム26
が露光される。
いて伝送路10より同期データを受け取り、図2に開示
した遅延調整されたクロックによりサンプリングによっ
てデータの受信を行う。受信されたデータはシフトレジ
スタ23によってNビットの並列データに変換され、デ
ータラッチ24に蓄積し、LEDアレイ25を点灯させ
る。LEDアレイ25の点灯によって感光体ドラム26
が露光される。
【0070】本実施例はこのように構成したので、送受
信装置間が離れた同期式データ伝送では、伝送時に発生
する不要輻射ノイズをフィルタ回路9で防止し、信号が
該フィルタ回路9を通過するとき、または回路遅延の大
きい長距離回線をドライブするときに発生する信号遅延
を遅延回路7で微調整して相殺することができ、感光体
26に良好な画像形成を行うことができる。
信装置間が離れた同期式データ伝送では、伝送時に発生
する不要輻射ノイズをフィルタ回路9で防止し、信号が
該フィルタ回路9を通過するとき、または回路遅延の大
きい長距離回線をドライブするときに発生する信号遅延
を遅延回路7で微調整して相殺することができ、感光体
26に良好な画像形成を行うことができる。
【0071】上述したように、本実施例は、送信側装置
及び受信側装置に図2に開示した装置を用いているの
で、受信側に設けられた基本クロック信号発振源から送
信側に基本クロック信号16が送出され、この信号の送
出中にデータが伝送される。具体的には、該信号パルス
波形16Bがオンのときデータが伝送され、オフのとき
データ伝送は中断される。よって、受信側において、デ
ータの要求及び停止の操作を行うことができる。したが
って、別途送信側において信号をいれて受信側にデータ
を伝送しなくても、受信側における基本クロック信号1
6を伝送するという簡単な操作でデータを受けることが
できるため、命令系が簡素化される。
及び受信側装置に図2に開示した装置を用いているの
で、受信側に設けられた基本クロック信号発振源から送
信側に基本クロック信号16が送出され、この信号の送
出中にデータが伝送される。具体的には、該信号パルス
波形16Bがオンのときデータが伝送され、オフのとき
データ伝送は中断される。よって、受信側において、デ
ータの要求及び停止の操作を行うことができる。したが
って、別途送信側において信号をいれて受信側にデータ
を伝送しなくても、受信側における基本クロック信号1
6を伝送するという簡単な操作でデータを受けることが
できるため、命令系が簡素化される。
【0072】次に、同期式データ転送により、プリンタ
画像描画用CPU装置36からプリンタエンジン制御用
CPU装置37へ、またはその逆のコマンド伝送を行う
同期送受信装置27、28をそれぞれのCPU装置内部
にもつ例を図9に示す。プリンタ画像描画用CPU装置
36、プリンタエンジン制御用CPU装置37共にそれ
ぞれコントローラ33、34、コマンド送出用パラレル
ーシリアル変換シフトレジスタ29、32、コマンド受
信用シリアルーパラレル変換用シフトレジスタ31、3
0、図4に開示された同期伝送送受信装置27、28を
もつ。
画像描画用CPU装置36からプリンタエンジン制御用
CPU装置37へ、またはその逆のコマンド伝送を行う
同期送受信装置27、28をそれぞれのCPU装置内部
にもつ例を図9に示す。プリンタ画像描画用CPU装置
36、プリンタエンジン制御用CPU装置37共にそれ
ぞれコントローラ33、34、コマンド送出用パラレル
ーシリアル変換シフトレジスタ29、32、コマンド受
信用シリアルーパラレル変換用シフトレジスタ31、3
0、図4に開示された同期伝送送受信装置27、28を
もつ。
【0073】同期伝送送受信装置27は、図4に示すよ
うに、図1における送信部1と図2における受信部2を
兼ね備えた送受信装置であり、同期伝送送受信装置28
は、図2における送信部1と図1における受信部2を兼
ね備えた送受信装置である。
うに、図1における送信部1と図2における受信部2を
兼ね備えた送受信装置であり、同期伝送送受信装置28
は、図2における送信部1と図1における受信部2を兼
ね備えた送受信装置である。
【0074】プリンタ画像描画用CPU装置36内のコ
ントローラ33から送信シフトレジスタ29に読み出さ
れたデータ3Aは、同期伝送送受信装置27に送られ
る。該装置27内でフィルタリングされたデータ3A及
びクロック信号は、伝送部35に送出されるが、伝送路
35上の信号は不要周波数成分の少ないものとなってい
る。そして、フリップフロップ13C(図4)によりデ
ータサンプリングを行い受信データ5Aとして受信シフ
トレジスタ30を介してコントローラ34に送られる。
ントローラ33から送信シフトレジスタ29に読み出さ
れたデータ3Aは、同期伝送送受信装置27に送られ
る。該装置27内でフィルタリングされたデータ3A及
びクロック信号は、伝送部35に送出されるが、伝送路
35上の信号は不要周波数成分の少ないものとなってい
る。そして、フリップフロップ13C(図4)によりデ
ータサンプリングを行い受信データ5Aとして受信シフ
トレジスタ30を介してコントローラ34に送られる。
【0075】また、同様に、プリンタエンジン制御用C
PU装置37内のコントローラ34から送信シフトレジ
スタ32に読み出されたデータ3Bは、同期伝送送受信
装置28に送られる。同期伝送送受信装置28内でフィ
ルタリングされたデータ信号は、伝送部35に送出され
るが、伝送路35上の信号は不要周波数成分の少ないも
のとなっている。そして、フリップフロップ13D(図
4)によりデータサンプリングを行い受信データ5Bと
して受信シフトレジスタ31を介してコントローラ33
に送られる。
PU装置37内のコントローラ34から送信シフトレジ
スタ32に読み出されたデータ3Bは、同期伝送送受信
装置28に送られる。同期伝送送受信装置28内でフィ
ルタリングされたデータ信号は、伝送部35に送出され
るが、伝送路35上の信号は不要周波数成分の少ないも
のとなっている。そして、フリップフロップ13D(図
4)によりデータサンプリングを行い受信データ5Bと
して受信シフトレジスタ31を介してコントローラ33
に送られる。
【0076】本実施例は、上述したように、前記プリン
タ画像描画用CPU装置と前記プリンタエンジン制御用
CPU装置のように送受信装置間が離れた同期式データ
伝送では、伝送時に発生する不要輻射ノイズを防止する
ためのフィルタ回路調整を行うことにより発生する信号
遅延を調整することができる。
タ画像描画用CPU装置と前記プリンタエンジン制御用
CPU装置のように送受信装置間が離れた同期式データ
伝送では、伝送時に発生する不要輻射ノイズを防止する
ためのフィルタ回路調整を行うことにより発生する信号
遅延を調整することができる。
【0077】そして、前記一方の送受信装置に設けられ
た同一の基本クロック信号発振源を用いて前記第1及び
第2遅延回路により送信用及び受信用の同期をとってい
るので、前記遅延回路の調整幅を第1及び第2遅延回路
ともに同じに設定でき、言い換えれば別々の基本クロッ
ク信号発振源を用いた場合は、その発振源の基本クロッ
クに応じて遅延回路を設計することが必要であるが、同
一発振源を用いるために同じ遅延回路を設ければよい。
た同一の基本クロック信号発振源を用いて前記第1及び
第2遅延回路により送信用及び受信用の同期をとってい
るので、前記遅延回路の調整幅を第1及び第2遅延回路
ともに同じに設定でき、言い換えれば別々の基本クロッ
ク信号発振源を用いた場合は、その発振源の基本クロッ
クに応じて遅延回路を設計することが必要であるが、同
一発振源を用いるために同じ遅延回路を設ければよい。
【0078】図10は、同期式データ転送により、操作
指示キーボード装置45からプリンタ制御用CPU装置
46へキー押下情報の伝送を同期送受信装置1C、2C
を用いて行う例である。キーボード装置45では、キー
ボードコントローラ42がキーマトリクス回路43を常
時スキャンしてキー押下状態の変化を検知する。キー押
下状態が変化した場合キーボードコントローラ42は送
信シフトレジスタ40に対しキー押下状態変化情報を出
力する。キー押下状態変化情報シリアルデータは、同期
伝送送信装置1Cに送られ、同期クロックと共に伝送路
10に送出される。伝送路10上の信号は、不要周波数
成分の少ないものとなっている。
指示キーボード装置45からプリンタ制御用CPU装置
46へキー押下情報の伝送を同期送受信装置1C、2C
を用いて行う例である。キーボード装置45では、キー
ボードコントローラ42がキーマトリクス回路43を常
時スキャンしてキー押下状態の変化を検知する。キー押
下状態が変化した場合キーボードコントローラ42は送
信シフトレジスタ40に対しキー押下状態変化情報を出
力する。キー押下状態変化情報シリアルデータは、同期
伝送送信装置1Cに送られ、同期クロックと共に伝送路
10に送出される。伝送路10上の信号は、不要周波数
成分の少ないものとなっている。
【0079】上述したように、前記入出力制御用CPU
装置と前記プリンタ制御用CPU装置のように送受信装
置間が離れた同期式データ伝送では、伝送時に発生する
不要輻射ノイズを防止するためのフィルタ回路調整を行
うことにより発生する信号遅延を調整することができ
る。
装置と前記プリンタ制御用CPU装置のように送受信装
置間が離れた同期式データ伝送では、伝送時に発生する
不要輻射ノイズを防止するためのフィルタ回路調整を行
うことにより発生する信号遅延を調整することができ
る。
【0080】次に、同期式データ転送により、プリンタ
制御用CPU装置55からオプション給紙装置54の制
御を行う例を図11に示す。同期伝送送信装置2Aから
伝送路10に送信された不要周波数成分の少ない同期伝
送クロックと同期伝送データは、オプション給紙装置5
4内の同期伝送受信装置1Aによって受信され、受信シ
フトレジスタ51と出力ラッチ52によってモーター制
御信号を生成し、給紙モーター53を制御する。
制御用CPU装置55からオプション給紙装置54の制
御を行う例を図11に示す。同期伝送送信装置2Aから
伝送路10に送信された不要周波数成分の少ない同期伝
送クロックと同期伝送データは、オプション給紙装置5
4内の同期伝送受信装置1Aによって受信され、受信シ
フトレジスタ51と出力ラッチ52によってモーター制
御信号を生成し、給紙モーター53を制御する。
【0081】このように構成すると、前記プリンタ制御
用CPU装置と前記ペーパーハンドリング制御用CPU
装置のように送受信装置間が離れた同期式データ伝送で
は、伝送時に発生する不要輻射ノイズを防止するための
フィルタ回路調整を行うことにより発生する信号遅延を
調整することができる。
用CPU装置と前記ペーパーハンドリング制御用CPU
装置のように送受信装置間が離れた同期式データ伝送で
は、伝送時に発生する不要輻射ノイズを防止するための
フィルタ回路調整を行うことにより発生する信号遅延を
調整することができる。
【0082】そして、上述のプリンタ装置において、同
期クロック及び同期データの片方または双方に、システ
ム基本クロック未満の任意の遅延を挿入できるプログラ
マブル遅延回路を設けるように構成したので、プリンタ
装置内の最終的な伝送経路で、同期クロック及び同期デ
ータを個別の伝送路マッチング調整を行った後、伝送路
マッチング状態に影響を与えずに同期クロックと同期デ
ータ間の位相を調整することができる。
期クロック及び同期データの片方または双方に、システ
ム基本クロック未満の任意の遅延を挿入できるプログラ
マブル遅延回路を設けるように構成したので、プリンタ
装置内の最終的な伝送経路で、同期クロック及び同期デ
ータを個別の伝送路マッチング調整を行った後、伝送路
マッチング状態に影響を与えずに同期クロックと同期デ
ータ間の位相を調整することができる。
【0083】上述したように、本実施例は、ラスタスキ
ャン印字画像データを画像生成装置より露光光源装置に
同期式シリアル伝送方式で伝送するプリンタ装置におい
て、同期クロックと同期データ間の位相と伝送路インピ
ーダンスマッチングの双方を独立して調整することがで
きるため、フィルタ回路の設計時において、その遅延の
影響を意識しなくて済む。また、位相調整のためにデー
タ及びクロックラインに同一のフィルタ回路を形成する
必要もないため、波形整形のみに徹したローコストなフ
ィルタ回路を形成できる。さらに、共通インピーダンス
等の並行する伝送路からの伝送速度に同期したノイズを
プログラマブル遅延回路によってキャンセルすることが
できる。
ャン印字画像データを画像生成装置より露光光源装置に
同期式シリアル伝送方式で伝送するプリンタ装置におい
て、同期クロックと同期データ間の位相と伝送路インピ
ーダンスマッチングの双方を独立して調整することがで
きるため、フィルタ回路の設計時において、その遅延の
影響を意識しなくて済む。また、位相調整のためにデー
タ及びクロックラインに同一のフィルタ回路を形成する
必要もないため、波形整形のみに徹したローコストなフ
ィルタ回路を形成できる。さらに、共通インピーダンス
等の並行する伝送路からの伝送速度に同期したノイズを
プログラマブル遅延回路によってキャンセルすることが
できる。
【0084】
【発明の効果】以上詳述したように、本発明は、回線遅
延を相殺する最適な遅延を設定する同期式データ伝送方
式を提供することができる。
延を相殺する最適な遅延を設定する同期式データ伝送方
式を提供することができる。
【図1】バースト転送タイプの同期伝送送受装置(送信
側装置1A、受信側装置2A)を示す回路の概略構成図
である。
側装置1A、受信側装置2A)を示す回路の概略構成図
である。
【図2】データ要求タイプの同期伝送送受装置(送信側
装置1B、受信側装置2B)を示す回路の概略構成図で
ある。
装置1B、受信側装置2B)を示す回路の概略構成図で
ある。
【図3】バースト転送タイプの他の実施例に係る同期伝
送送受装置(送信側装置1C、受信側装置2C)を示す
回路の概略構成図である。
送送受装置(送信側装置1C、受信側装置2C)を示す
回路の概略構成図である。
【図4】同期伝送送受信装置27、及び28を示す回路
の概略構成図である。
の概略構成図である。
【図5】調整ポイント14、15の波形図である。
【図6】プリンタ装置のラスタスキャン印字画像生成装
置のブロック図である。
置のブロック図である。
【図7】プリンタ装置の露光装置の構成図である。
【図8】プリンタ装置のラスタスキャン印字画像生成装
置と露光装置の他の実施例に係るブロック構成図であ
る。
置と露光装置の他の実施例に係るブロック構成図であ
る。
【図9】プリンタ画像描画用CPU装置36とプリンタ
エンジン制御用CPU装置37の関係を示すブロック図
である。
エンジン制御用CPU装置37の関係を示すブロック図
である。
【図10】キーボード装置45とプリンタ制御用CPU
装置46の関係を示すブロック図である。
装置46の関係を示すブロック図である。
【図11】プリンタ制御用CPU装置55とオプション
給紙装置54の関係を示すブロック図である。
給紙装置54の関係を示すブロック図である。
1 送信側装置 2 受信側装置 3 送信同期データ 4 基本クロック 5 受信データ 6 受信同期クロック 7 プログラマブル遅延回路 8 ラインドライバー 9 フィルタ回路 10 伝送路 12 ラインレシーバー 13 フリップフロップ 14 データ調整ポイント 15 クロック調整ポイント 16 送信要求同期クロック 20 掃き出しクロック源 21、23 シフトレジスタ 22 画像メモリ(ダイナミックRA
M) 24 データラッチ 25 LEDアレイ 26 感光体ドラム 27、28 同期伝送送受信装置 29、32、40 送信シフトレジスタ 30 受信シフトレジスタ 31、41 受信シフトレジスタ 33、34、44 プログラマブルコントローラ 35 伝送路 36 プリンタ画像描画用CPU装置 37 プリンタエンジン制御用CPU装
置 42 キーボードコントローラ 43 キーマトリクス 45 キーボード装置 46 プリンタ制御用CPU装置 50 送信シフトレジスタ 51 受信シフトレジスタ 52 出力ラッチ 53 給紙モーター 54 給紙装置 55 プリンタ制御用CPU装置 57 プログラマブルコントローラ
M) 24 データラッチ 25 LEDアレイ 26 感光体ドラム 27、28 同期伝送送受信装置 29、32、40 送信シフトレジスタ 30 受信シフトレジスタ 31、41 受信シフトレジスタ 33、34、44 プログラマブルコントローラ 35 伝送路 36 プリンタ画像描画用CPU装置 37 プリンタエンジン制御用CPU装
置 42 キーボードコントローラ 43 キーマトリクス 45 キーボード装置 46 プリンタ制御用CPU装置 50 送信シフトレジスタ 51 受信シフトレジスタ 52 出力ラッチ 53 給紙モーター 54 給紙装置 55 プリンタ制御用CPU装置 57 プログラマブルコントローラ
Claims (10)
- 【請求項1】 送信側から伝送したデータを受信側にお
いてクロック信号に同期して受信する同期式データ伝送
方式において、 送信側と受信側で形成する伝送系内に、フィルタ回路及
び、同期クロック信号とデータ信号の位相を微調整する
ためのプログラム可能な遅延回路を設けたことを特徴と
する同期式データ伝送方式。 - 【請求項2】 前記フィルタ回路及び前記遅延回路とも
に送信側装置に調整可能に配置したことを特徴とする請
求項1記載の同期式データ伝送方式。 - 【請求項3】 前記遅延回路は、データ伝送系若しくは
同期クロック信号伝送系の一方に配置したことを特徴と
する請求項2記載の同期式データ伝送方式。 - 【請求項4】 受信側に設けられた基本クロック信号発
振源、この基本クロック信号発振源からの信号を受け、
同期クロック信号を送出する遅延回路、前記基本クロッ
ク信号発振源からの信号を送信側に伝達するクロック信
号伝送用の第1フィルタ回路、同期クロック信号に同期
して送信側からのデータを受信するデータ同期受信手段
と送信側に設けられたデータ伝送用の第2フィルタ回
路、前記クロック信号に規制され前記データを前記第2
フィルタ回路を介して伝送するデータ伝送手段とを備
え、 受信側に設けた遅延回路により同期クロック信号とデー
タ信号の位相を微調整することを特徴とする請求項1記
載の同期式データ伝送方式。 - 【請求項5】 クロック同期式データ伝送によってラス
タスキャン印字画像データを露光装置に伝送するための
ラスタスキャン印字画像同期送信装置と、 クロックに同期して同期式データを受信しラスタスキャ
ン画像データとして露光させる露光装置とを備えるプリ
ンタ装置において、 前記画像同期送信装置と前記露光装置で形成する伝送系
内に、同期クロック信号とデータ信号の位相を微調整す
るためのプログラム可能な遅延回路を設けたことを特徴
とする請求項1記載の同期式データ伝送方式。 - 【請求項6】 プリンタ装置の画像生成を主に行なうた
めのプリンタ画像描画用CPU装置と、プリンタ装置の
機構タイミング制御を行なうためのプリンタエンジン制
御用CPU装置とを備えるプリンタ装置において、 クロック同期式データ伝送によって前記プリンタ画像描
画用CPU装置から前記プリンタエンジン制御用CPU
装置へ、または、その逆にコマンド伝送を行なうための
プログラム可能な遅延回路を設けたことを特徴とする請
求項1記載の同期式データ伝送方式。 - 【請求項7】 プリンタ装置本体の制御を行なうための
プリンタ制御用CPU装置と、 プリンタ装置に付属する入出力装置を制御する入出力制
御用CPU装置とを備えるプリンタ装置において、 クロック同期式データ伝送によって前記プリンタ制御用
CPU装置から前記プリンタ入出力制御用CPU装置
へ、または、その逆にコマンド伝送を行う同期送受信装
置内に同期クロック信号とデータ信号の位相を微調整す
るためのプログラム可能な遅延回路を設けたことを特徴
とする請求項1記載の同期式データ伝送方式。 - 【請求項8】 プリンタ装置本体の制御を行うためのプ
リンタ制御用CPU装置と、 プリンタ装置に付属するもしくはオプションで接続でき
るペーパーハンドリング装置を制御するペーパーハンド
リング制御用CPU装置とを備えるプリンタ装置におい
て、 クロック同期式データ伝送によってプリンタ制御用CP
U装置からペーパーハンドリング制御用CPU装置へ、
または、その逆にコマンド伝送を行う同期送受信装置内
に、同期クロック信号とデータ信号の位相を微調整する
ためのプログラム可能な遅延回路を設けたことを特徴と
する請求項1記載の同期式データ伝送方式。 - 【請求項9】 一方の送受信装置から伝送したデータを
他方の送受信装置においてクロック信号に同期して受信
する両装置間で形成する伝送系内に、フィルタ回路及
び、同期クロック信号とデータ信号の位相を微調整する
ためのプログラム可能な遅延回路を設けた同期式データ
伝送方式であって、 前記一方の送受信装置に、 基本クロック信号発振源と、 この基本クロック信号発振源からの信号を受け、同期ク
ロック信号を送出する第1遅延回路と、 前記基本クロック信号発振源からの信号を前記他方の送
受信装置に伝達するクロック信号伝送用のフィルタ回路
と、 前記第1遅延回路の出力端に接続された第2遅延回路
と、 この第2遅延回路の同期クロック信号に同期して前記他
方の送受信装置からのデータを受信するデータ同期受信
手段とを備え、 前記一方の送受信装置に設けられた基本クロック信号発
振源を用いて前記第1及び第2遅延回路により同期クロ
ック信号とデータ信号の位相を微調整することを特徴と
する同期式データ伝送方式。 - 【請求項10】 プリンタ装置の画像生成を主に行なう
ためのプリンタ画像用CPU装置と、プリンタ装置の機
構タイミング制御を行なうためのプリンタエンジン制御
用CPU装置とを備えるプリンタ装置において、 クロック同期式データ伝送によって前記プリンタ画像用
描画用CPU装置から前記プリンタエンジン制御用CP
U装置へ、または、その逆にコマンド伝送を行なうため
のプログラム可能な遅延回路を設けたことを特徴とする
請求項9記載の同期式データ伝送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24876895A JP3367009B2 (ja) | 1995-08-31 | 1995-08-31 | プリンタ装置における同期式データ伝送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24876895A JP3367009B2 (ja) | 1995-08-31 | 1995-08-31 | プリンタ装置における同期式データ伝送方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0969829A true JPH0969829A (ja) | 1997-03-11 |
JP3367009B2 JP3367009B2 (ja) | 2003-01-14 |
Family
ID=17183096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24876895A Expired - Fee Related JP3367009B2 (ja) | 1995-08-31 | 1995-08-31 | プリンタ装置における同期式データ伝送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3367009B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001141792A (ja) * | 1999-10-01 | 2001-05-25 | Schlumberger Technol Inc | 源同期信号出力を有する電子デバイスを試験する方法および装置 |
US7272200B2 (en) | 2002-12-24 | 2007-09-18 | Hitachi, Ltd. | Phase shifter, phase shifting method and skew compensation system for high-speed parallel signaling |
JP2008278518A (ja) * | 2008-06-06 | 2008-11-13 | Elpida Memory Inc | 半導体装置およびデータ伝送システム |
WO2010123076A1 (ja) * | 2009-04-23 | 2010-10-28 | ザインエレクトロニクス株式会社 | 送信装置、受信装置、送受信システムおよび画像表示システム |
JP2011135531A (ja) * | 2009-12-25 | 2011-07-07 | Canon Inc | 情報処理装置又は情報処理方法 |
WO2012059985A1 (ja) * | 2010-11-02 | 2012-05-10 | 富士通株式会社 | 集積回路、電圧値取得方法および送受信システム |
JP2014140225A (ja) * | 2014-03-14 | 2014-07-31 | Canon Inc | 情報処理装置又は情報処理方法 |
US9054691B2 (en) | 2009-12-25 | 2015-06-09 | Canon Kabushiki Kaisha | Information processing apparatus or information processing method |
US9479326B2 (en) | 2009-12-25 | 2016-10-25 | Canon Kabushiki Kaisha | Information processing apparatus or information processing method |
-
1995
- 1995-08-31 JP JP24876895A patent/JP3367009B2/ja not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001141792A (ja) * | 1999-10-01 | 2001-05-25 | Schlumberger Technol Inc | 源同期信号出力を有する電子デバイスを試験する方法および装置 |
US7272200B2 (en) | 2002-12-24 | 2007-09-18 | Hitachi, Ltd. | Phase shifter, phase shifting method and skew compensation system for high-speed parallel signaling |
JP2008278518A (ja) * | 2008-06-06 | 2008-11-13 | Elpida Memory Inc | 半導体装置およびデータ伝送システム |
WO2010123076A1 (ja) * | 2009-04-23 | 2010-10-28 | ザインエレクトロニクス株式会社 | 送信装置、受信装置、送受信システムおよび画像表示システム |
JP2010258671A (ja) * | 2009-04-23 | 2010-11-11 | Thine Electronics Inc | 送信装置、受信装置、送受信システムおよび画像表示システム |
US9019259B2 (en) | 2009-04-23 | 2015-04-28 | Thine Electronics, Inc. | Transmission apparatus, reception apparatus, transmission-reception system, and image display system |
US8909970B2 (en) | 2009-12-25 | 2014-12-09 | Canon Kabushiki Kaisha | Information processing apparatus or information processing method which supplies a clock to an external device |
JP2011135531A (ja) * | 2009-12-25 | 2011-07-07 | Canon Inc | 情報処理装置又は情報処理方法 |
US9054691B2 (en) | 2009-12-25 | 2015-06-09 | Canon Kabushiki Kaisha | Information processing apparatus or information processing method |
US9479326B2 (en) | 2009-12-25 | 2016-10-25 | Canon Kabushiki Kaisha | Information processing apparatus or information processing method |
JP5454702B2 (ja) * | 2010-11-02 | 2014-03-26 | 富士通株式会社 | 集積回路、電圧値取得方法および送受信システム |
WO2012059985A1 (ja) * | 2010-11-02 | 2012-05-10 | 富士通株式会社 | 集積回路、電圧値取得方法および送受信システム |
JP2014140225A (ja) * | 2014-03-14 | 2014-07-31 | Canon Inc | 情報処理装置又は情報処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3367009B2 (ja) | 2003-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5432823A (en) | Method and circuitry for minimizing clock-data skew in a bus system | |
US8428210B2 (en) | Apparatus and method for controlling a master/slave system via master device synchronization | |
US7620837B2 (en) | Data transmission system and data transmission apparatus | |
US7822115B2 (en) | Systems for generating a pulse width modulated signal | |
JPH0969829A (ja) | 同期式データ伝送方式 | |
JPH0575594A (ja) | パラレルビツト同期方式 | |
US8994984B2 (en) | Information processing apparatus, image forming apparatus, and image processing method | |
JP5323826B2 (ja) | 幾つかのチャネル測定部品及び/又は測定装置を同期させる方法並びに対応する測定装置 | |
US20030128380A1 (en) | Image processing apparatus, image processing method, control program, and recording medium | |
JP3296068B2 (ja) | アンテナ測定装置 | |
JP2001265716A (ja) | 情報伝達装置及び情報伝達方法 | |
JPH0653955A (ja) | パラレルビット同期方式 | |
JP4095216B2 (ja) | プリンタおよびプリンタ内のデータ通信方法 | |
JPH08154088A (ja) | 位相調整回路 | |
JP2003228465A (ja) | 印刷装置システム | |
JP2022085234A (ja) | 画像形成装置及び画像形成プログラム | |
JPH07234765A (ja) | 画像データ転送装置 | |
JP2000324078A (ja) | データ伝送方法およびデータ伝送装置 | |
JPH04170830A (ja) | クロック同期型シリアルデータ伝送装置 | |
JP2002245021A (ja) | 通信で指令する場合の同期方法 | |
JPH10254828A (ja) | データ転送方式 | |
JP2001197046A (ja) | データ伝送方法及び装置 | |
JPH09261214A (ja) | 調歩同期式通信装置 | |
JP2000174739A (ja) | データ転送方式およびデータ転送装置 | |
JP2001223683A (ja) | 伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |