JPH0969631A - Semiconductor device, its manufacture, its manufacturing device, and liquid crystal display - Google Patents

Abstract

PROBLEM TO BE SOLVED: To obtain an insulation film with improved interface characteristics and less deterioration by a low-temperature process. SOLUTION: After forming a gate insulation film 103 on a semiconductor layer 102, heat treatment is made under a pressure which is larger than one atmospheric pressure in a gas atmosphere consisting of nitrogen and oxygen such as N2 O and NO. Nitrogen is introduced into Si/SiO2 interface and an unstable connection such as non-connection and non-paired connection decreases, thus forming a stable connection. Since reactivity increases due to a high pressure, reaction is allowed to proceed by a low-temperature process of 700 deg.C or less. By providing a gas cracking means for giving such energy as heat, light, electric field, or magnetic field to the gas introducing pipe made of crystal pipe for mounting a substrate, the reactivity of an introduced gas can be increased and a treatment time can be reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置、その
製造方法およびその製造装置、並びに液晶表示装置に関
し、特に半導体層と絶縁膜との界面特性を改良すること
ができる半導体装置、その製造方法およびその製造装
置、並びに液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a method for manufacturing the same, a device for manufacturing the same, and a liquid crystal display device, and more particularly, a semiconductor device capable of improving the interface characteristics between a semiconductor layer and an insulating film, and a method for manufacturing the same. And a manufacturing apparatus thereof, and a liquid crystal display device.

【０００２】[0002]

【従来の技術】近年、液晶ディスプレイやイメージセン
サ等の薄膜半導体装置においては、外部実装駆動回路を
ディスプレイやイメージセンサと同一基板上に作り込む
ために、透明絶縁性基板上に薄膜トランジスタ（以下、
ＴＦＴと称する）を作製する必要性が高まってきてい
る。例えば、耐熱性の高い透明基板である石英を用いる
と、半導体デバイスと同様の製造方法を用いて、基板上
にＴＦＴを作製することができる。このような半導体デ
バイスの製造方法は、１０００℃の温度を必要とするも
のであり、高温ポリシリコン技術と称される。この高温
ポリシリコン技術によれば、駆動回路を画像表示部と同
一基板上に形成することができ、液晶ビューファインダ
やプロジェクタの心臓部であるライトバルブ等に採用さ
れている。2. Description of the Related Art Recently, in a thin film semiconductor device such as a liquid crystal display or an image sensor, a thin film transistor (hereinafter, referred to as a thin film transistor) is formed on a transparent insulating substrate in order to form an external mounting drive circuit on the same substrate as the display and the image sensor.
There is a growing need to fabricate TFTs). For example, when quartz, which is a transparent substrate having high heat resistance, is used, the TFT can be formed on the substrate by using the same manufacturing method as that for the semiconductor device. Such a semiconductor device manufacturing method requires a temperature of 1000 ° C. and is called a high temperature polysilicon technology. According to this high-temperature polysilicon technology, the drive circuit can be formed on the same substrate as the image display section, and is used in a light valve, which is the heart of a liquid crystal viewfinder or a projector.

【０００３】一方、シリコンＭＯＳ（Ｍｅｔａｌ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｅｒ）電界効果トラン
ジスタ（ＭＯＳＦＥＴ）は、超ＬＳＩの重要な構成要素
として発展してきている。このＭＯＳＦＥＴにおいて
は、チャンネルとしてＳｉが用いられ、ゲート絶縁膜と
してＳｉＯ₂が用いられ、チャンネルとゲート絶縁膜と
の界面であるＳｉ／ＳｉＯ₂界面がデバイス特性や信頼
性の面で重要である。一般に、半導体製造プロセスにお
いて、ゲート絶縁膜である酸化膜の形成工程は、電気炉
により８００℃〜１２００℃に加熱した石英管内に、清
浄化した単結晶シリコン基板を配置し、その後、酸素ガ
スを導入して一定時間、一定温度で放置することにより
行う。On the other hand, silicon MOS (Metal Ox)
A field effect transistor (MOSFET) has been developed as an important constituent element of a VLSI. In this MOSFET, Si is used as the channel and SiO ₂ is used as the gate insulating film, and the Si / SiO ₂ interface which is the interface between the channel and the gate insulating film is important in terms of device characteristics and reliability. Generally, in a semiconductor manufacturing process, in the step of forming an oxide film which is a gate insulating film, a cleaned single crystal silicon substrate is placed in a quartz tube heated to 800 ° C. to 1200 ° C. by an electric furnace, and then oxygen gas is added. It is carried out by introducing it and leaving it at a constant temperature for a predetermined time.

【０００４】しかし、このような方法で形成した場合、
ＳｉＯ₂ゲート絶縁膜中およびＳｉ／ＳｉＯ₂界面には、
原子の不安定な結合状態が存在する。不安定な結合状態
とは、未結合手やシリコン原子の不対結合や弱い結合を
含むＳｉ−Ｓｉ結合、Ｓｉ−Ｏ結合、Ｏ−Ｏ結合、ある
いは歪んだＳｉ−Ｏ−Ｓｉ結合等のことであり、これら
が存在することにより界面準位が高くなってトラップ密
度が増加する傾向があった。However, when formed by such a method,
In the SiO ₂ gate insulating film and the Si / SiO ₂ interface,
There are unstable bond states of atoms. The unstable bond state means a Si—Si bond including a dangling bond, an unpaired bond of a silicon atom or a weak bond, a Si—O bond, an O—O bond, or a distorted Si—O—Si bond. The presence of these tended to increase the interface state and increase the trap density.

【０００５】このような不安定な結合状態を含む酸化膜
をＭＯＳＦＥＴのゲート絶縁膜として使用する場合、こ
れに起因して種々の問題が生じている。例えば、ＭＯＳ
ＦＥＴのチャンネル領域で発生したホットエレクトロン
が酸化膜中に侵入した場合、このようなシリコン原子の
不対結合や歪んだＳｉ−Ｏ−Ｓｉ結合等に電子がトラッ
プされ、新たな界面準位を発生させる。このため、ＭＯ
ＳＦＥＴにおける閾値電圧の変動や相互コンダクタンス
の低下を引き起こすという問題が生じる。When an oxide film containing such an unstable coupling state is used as a gate insulating film of a MOSFET, various problems arise due to this. For example, MOS
When hot electrons generated in the channel region of the FET penetrate into the oxide film, electrons are trapped by such unpaired bonds of silicon atoms and distorted Si-O-Si bonds, thereby generating new interface states. Let Therefore, MO
There arises a problem that the threshold voltage of the SFET fluctuates and the transconductance decreases.

【０００６】また、このような酸化膜を用いてＭＯＳ構
造を形成し、このＭＯＳ構造の耐圧試験を行うと、シリ
コン原子の不対結合や歪んだＳｉ−Ｏ−Ｓｉ結合等の結
合が切断され、新たなトラップが発生する。このトラッ
プは絶縁破壊の原因となる。上述のようなデバイスの劣
化を防ぐために、単結晶シリコン基板を用いたデバイス
においては、Ｓｉとゲート絶縁膜であるＳｉＯ₂との界
面に窒素原子（Ｎ）を導入する方法が検討されている。
窒素を導入することにより、Ｓｉ／ＳｉＯ₂界面に存在
する上述の未結合や不対結合等の不安定な結合状態が減
少し、Ｓｉ−Ｎ結合やＯ−Ｎ結合等の安定な結合が形成
されるので、界面準位の発生を防ぐことができる。Further, when a MOS structure is formed using such an oxide film and a withstand voltage test of this MOS structure is performed, bonds such as unpaired bonds of silicon atoms and distorted Si--O--Si bonds are broken. , A new trap is generated. This trap causes a dielectric breakdown. In order to prevent the above-described deterioration of the device, in a device using a single crystal silicon substrate, a method of introducing nitrogen atoms (N) into the interface between Si and SiO ₂ which is the gate insulating film is being studied.
By introducing nitrogen, unstable bond states such as unbonded bonds and unpaired bonds existing at the Si / SiO ₂ interface are reduced, and stable bonds such as Si—N bonds and ON bonds are formed. Therefore, it is possible to prevent the generation of the interface state.

【０００７】このような方法としては、以下の４つの方
法が知られている。The following four methods are known as such methods.

【０００８】第１の方法は、Ｓｉ基板に、一酸化二窒素
（Ｎ₂Ｏ）雰囲気中、１０００℃の熱酸化処理を行うこ
とによりゲート絶縁膜を形成して、Ｓｉ／ＳｉＯ₂界面
に窒素を導入する方法である（Ｗ． Ｔｉｎｇ：ＩＥＥ
Ｅ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ
ＶＯＬ．１２，ＮＯ．８，ＡＵＧＵＳＴ １９９１ｐ
４１６）。In the first method, a gate insulating film is formed on a Si substrate by performing a thermal oxidation treatment at 1000 ° C. in a dinitrogen monoxide (N ₂ O) atmosphere, and nitrogen is added to the Si / SiO ₂ interface. (W. Ting: IEEE
E ELECTRON DEVICE LETTERS
VOL. 12, NO. 8, August 1991p
416).

【０００９】第２の方法は、Ｓｉ基板に、Ｎ₂Ｏ雰囲気
中、９５０℃で１０ｓｅｃのラピッドサーマルプロセッ
シング（ＲＴＰ）を行うことによりゲート絶縁膜を形成
し、アンモニア（ＮＨ₃）雰囲気中、９５０℃で２０ｓ
ｅｃのＲＴＰを行うことにより酸化膜をより窒化して、
Ｓｉ／ＳｉＯ₂界面に窒素を導入する方法である（Ｍ．
Ｂｈａｔ：Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ
ｏｆ ｔｈｅ １９９３ Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｃｏｎｆｅｒｅｎｃｅ ｏｎ ＳｏｌｉｄＳｔａｔｅ
Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ ｐ１
４６）。The second method is to perform rapid thermal processing (RTP) on an Si substrate in an N ₂ O atmosphere at 950 ° C. for 10 seconds to form a gate insulating film, and then in an ammonia (NH ₃ ) atmosphere, 950. 20s at ℃
By performing RTP of ec, the oxide film is further nitrided,
This is a method of introducing nitrogen into the Si / SiO ₂ interface (M.
Bhat: Extended Abstracts
of the 1993 International
Conference on SolidState
Devices and Materials p1
46).

【００１０】第３の方法は、Ｓｉ基板に、酸素雰囲気
中、１１００℃で熱酸化処理を行うことによりゲート絶
縁膜を形成し、ＮＨ₃雰囲気中、９５０℃で６０ｓｅｃ
のＲＴＰを行うことにより酸化膜を窒化し、さらに、酸
素雰囲気中、１１５０℃で６０ｓｅｃの再酸化を行うこ
とによりＮＨ₃の窒化の際に導入された水素（Ｈ）を減
少させて、Ｓｉ／ＳｉＯ₂界面に窒素を導入する方法で
ある（Ｔ． Ｈｏｒｉ：ＩＥＥＥ ＴＲＡＮＳＡＣＴＩ
ＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ， Ｖ
ＯＬ．３６，ＮＯ．２，ＦＥＢＲＵＡＲＹ １９８９
ｐ３４０）。The third method is to form a gate insulating film on a Si substrate by thermal oxidation at 1100 ° C. in an oxygen atmosphere, and in an NH ₃ atmosphere at 950 ° C. for 60 seconds.
RTP is performed to nitrid the oxide film, and reoxidation is performed at 1150 ° C. for 60 seconds in an oxygen atmosphere to reduce hydrogen (H) introduced at the time of nitriding NH ₃ , thereby reducing Si / This is a method of introducing nitrogen into the interface of SiO ₂ (T. Hori: IEEE TRANSACTI
ONS ON ELECTRON DEVICE, V
OL. 36, NO. 2, FEBRARY 1989
p340).

【００１１】第４の方法は、Ｓｉ基板に窒素原子をイオ
ン注入し、その後、電気炉中で、酸素ガス雰囲気中、８
００℃〜９５０℃程度に加熱することにより酸化してゲ
ート絶縁膜を形成する方法であり、酸化中に、イオン注
入された窒素原子が拡散するので、Ｓｉ／ＳｉＯ₂界面
に窒素が導入される（特開平５−７４７２６号）。In the fourth method, nitrogen atoms are ion-implanted into a Si substrate, and then, in an electric furnace, in an oxygen gas atmosphere, a temperature of 8 is used.
This is a method of forming a gate insulating film by oxidizing by heating to about 00 ° C. to 950 ° C., and nitrogen atoms introduced into the Si / SiO ₂ interface are introduced because the ion-implanted nitrogen atoms diffuse during the oxidation. (JP-A-5-74726).

【００１２】[0012]

【発明が解決しようとする課題】上述の方法では、いず
れも８００℃以上のプロセスを有しているので、液晶デ
ィスプレイに適用する場合には、高価な石英基板を用い
ざるを得ず、実用的なパネルサイズが２インチ程度に限
定される。しかし、直視型の大型液晶ディスプレイを低
コスト化するためには、安価なガラス基板等の非石英基
板を用いることが望ましく、プロセス温度が７００℃以
下である、所謂低温プロセスを用いる必要がある。All of the above-mentioned methods have a process of 800 ° C. or higher, and therefore, when applied to a liquid crystal display, an expensive quartz substrate is inevitably used, which is not practical. The panel size is limited to about 2 inches. However, in order to reduce the cost of a large direct-viewing type liquid crystal display, it is desirable to use an inexpensive non-quartz substrate such as a glass substrate, and it is necessary to use a so-called low-temperature process at a process temperature of 700 ° C. or lower.

【００１３】例えば、特開平６−２３４０２号公報に
は、Ｓｉからなる半導体層上に、ゲート絶縁膜であるＳ
ｉＯ₂をＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏ
ｎ Ｒｅｓｏｎａｎｃｅ）プラズマＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成
した後、５００℃の窒素雰囲気中で１時間の熱処理を施
す方法が開示されている。しかし、この窒素雰囲気中で
の熱処理は、酸化膜を緻密化するために行うものであ
り、窒素原子がゲート絶縁膜中やＳｉ／ＳｉＯ₂界面に
導入されることはない。このため、十分に界面準位を減
少させることができず、上述のようなデバイスの劣化を
抑えるのに不十分である。For example, in Japanese Patent Laid-Open No. 6-23402, a gate insulating film S is formed on a semiconductor layer made of Si.
iO ₂ was transferred to ECR (Electron Cyclotro
n Resonance) Plasma CVD (Chemi
It discloses a method of performing a heat treatment for 1 hour in a nitrogen atmosphere at 500 ° C. after forming by the cal vapor deposition method. However, this heat treatment in a nitrogen atmosphere is performed to densify the oxide film, and nitrogen atoms are not introduced into the gate insulating film or the Si / SiO ₂ interface. For this reason, the interface state cannot be reduced sufficiently, which is insufficient to suppress the above-described deterioration of the device.

【００１４】本発明は従来技術の課題を解決すべくなさ
れたものであり、界面特性が良好で劣化が少ない絶縁膜
を低温プロセスで得ることができる半導体装置、その製
造方法およびその製造装置、並びに液晶表示装置を提供
することを目的とする。The present invention has been made to solve the problems of the prior art, and a semiconductor device capable of obtaining an insulating film having good interface characteristics and less deterioration in a low temperature process, its manufacturing method and its manufacturing apparatus, and An object is to provide a liquid crystal display device.

【００１５】[0015]

【課題を解決するための手段】本発明の半導体装置は、
少なくとも半導体層上に絶縁膜が形成された半導体装置
であって、該半導体層と絶縁膜との界面近傍に、他の領
域よりも窒素濃度が高い領域が形成されており、そのこ
とにより上記目的が達成される。According to the present invention, there is provided a semiconductor device comprising:
A semiconductor device having an insulating film formed on at least a semiconductor layer, wherein a region having a higher nitrogen concentration than other regions is formed in the vicinity of an interface between the semiconductor layer and the insulating film. Is achieved.

【００１６】本発明の半導体装置の製造方法は、少なく
とも半導体層上に絶縁膜が形成された半導体装置の製造
方法であって、基板上に該半導体層および絶縁膜を形成
する工程と、該半導体層および絶縁膜が形成された基板
に対して、窒素と酸素とからなるガス雰囲気中、１気圧
より大きな圧力で熱処理を行って、該半導体層と絶縁膜
との界面近傍に、他の領域よりも窒素濃度が高い領域を
形成する工程とを含み、そのことにより上記目的が達成
される。A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device in which an insulating film is formed on at least a semiconductor layer, the method comprising the steps of forming the semiconductor layer and the insulating film on a substrate; The substrate on which the layer and the insulating film are formed is subjected to a heat treatment in a gas atmosphere containing nitrogen and oxygen at a pressure higher than 1 atm so that the semiconductor layer and the insulating film are closer to the interface than the other regions. And forming a region having a high nitrogen concentration, whereby the above object is achieved.

【００１７】前記基板として非石英基板を用いることが
できる。A non-quartz substrate can be used as the substrate.

【００１８】前記熱処理を７００℃以下の温度で行うこ
とができる。The heat treatment can be performed at a temperature of 700 ° C. or lower.

【００１９】前記ガスとして一酸化二窒素または一酸化
窒素を用いることができる。As the gas, nitrous oxide or nitric oxide can be used.

【００２０】本発明の半導体装置の製造装置は、少なく
とも半導体層上に絶縁膜が形成された半導体装置の製造
に用いられる製造装置であって、ガス導入管および排気
管を備えた高圧炉と、該高圧炉内部に設けられ、ガス導
入管と排気管とを備えた基板搭載用の石英管と、該高圧
炉内部に設けられ、該石英管内の基板を加熱するための
ヒータとを有し、該石英管のガス導入管にガス分解手段
が設けられており、そのことにより上記目的が達成され
る。A semiconductor device manufacturing apparatus of the present invention is a manufacturing apparatus used for manufacturing a semiconductor device in which an insulating film is formed on at least a semiconductor layer, and includes a high-pressure furnace having a gas introduction pipe and an exhaust pipe, A quartz tube for mounting a substrate, which is provided inside the high-pressure furnace and includes a gas introduction tube and an exhaust tube, and a heater provided inside the high-pressure furnace for heating the substrate in the quartz tube, A gas decomposing means is provided in the gas introducing tube of the quartz tube, and thereby the above object is achieved.

【００２１】本発明の半導体装置の製造方法は、上記半
導体装置の製造装置を用いて、半導体層および絶縁膜が
形成された基板に対して、窒素と酸素とからなるガス雰
囲気中、１気圧より大きな圧力で熱処理を行って、該半
導体層と絶縁膜との界面近傍に、他の領域よりも窒素濃
度が高い領域を形成しており、そのことにより上記目的
が達成される。According to the method of manufacturing a semiconductor device of the present invention, the semiconductor device manufacturing apparatus is used, and the substrate on which the semiconductor layer and the insulating film are formed is exposed to a gas atmosphere of nitrogen and oxygen at a pressure of 1 atm. The heat treatment is performed under a large pressure to form a region having a higher nitrogen concentration than other regions in the vicinity of the interface between the semiconductor layer and the insulating film, which achieves the above object.

【００２２】本発明の液晶表示装置は、同一基板上に、
絵素をスイッチングするための表示部トランジスタと、
該表示部トランジスタを駆動するためのゲート線駆動回
路およびデータ線駆動回路とが設けられ、該基板と対向
電極が形成された対向基板との間に液晶層が狭持された
液晶表示装置であって、上記半導体装置が、該表示部ト
ランジスタ、ゲート線駆動回路を構成するトランジスタ
およびデータ線駆動回路を構成するトランジスタの内の
少なくとも一つとして形成されており、そのことにより
上記目的が達成される。The liquid crystal display device of the present invention is provided on the same substrate,
A display transistor for switching the picture element,
A liquid crystal display device in which a gate line driving circuit and a data line driving circuit for driving the display transistor are provided, and a liquid crystal layer is sandwiched between the substrate and a counter substrate on which a counter electrode is formed. The semiconductor device is formed as at least one of the display portion transistor, the transistor forming the gate line driving circuit, and the transistor forming the data line driving circuit, thereby achieving the above object. .

【００２３】以下、本発明の作用について説明する。Hereinafter, the operation of the present invention will be described.

【００２４】本発明にあっては、半導体層上に絶縁膜を
形成後、Ｎ₂ＯやＮＯ等の窒素と酸素とからなるガス雰
囲気中、１気圧より大きな圧力で熱処理を行うことによ
り、半導体層と絶縁膜との界面に窒素が導入される。こ
れにより、未結合や不対結合等の不安定な結合が減少
し、安定な結合が形成されるので、界面準位の発生が抑
制され、デバイス劣化が生じない。In the present invention, after the insulating film is formed on the semiconductor layer, the semiconductor is heat-treated at a pressure greater than 1 atm in a gas atmosphere of nitrogen and oxygen such as N ₂ O and NO. Nitrogen is introduced into the interface between the layer and the insulating film. As a result, unstable bonds such as unbonded bonds and unpaired bonds are reduced, and stable bonds are formed, so that the generation of interface states is suppressed and device deterioration does not occur.

【００２５】高圧にすることにより反応性が高くなるの
で、７００℃以下の低温プロセスで反応を進めることが
でき、安価なガラス基板等の非石英基板を用いることが
できる。Since the reactivity is increased by applying a high pressure, the reaction can proceed in a low temperature process of 700 ° C. or lower, and an inexpensive non-quartz substrate such as a glass substrate can be used.

【００２６】半導体装置の製造装置は、基板搭載用の石
英管のガス導入管に、熱、光、電界または磁界等のエネ
ルギーを与えるガス分解手段を設けると、導入ガスの反
応性が高められる。また、反応速度が速くなって処理時
間が短縮される。In the semiconductor device manufacturing apparatus, the reactivity of the introduced gas is enhanced by providing the gas introducing tube of the quartz tube for mounting the substrate with a gas decomposing means for giving energy such as heat, light, electric field or magnetic field. In addition, the reaction speed is increased and the processing time is shortened.

【００２７】この半導体装置を、表示部トランジスタ、
ゲート線駆動回路を構成するトランジスタおよびデータ
線駆動回路を構成するトランジスタの内の少なくとも一
つとして用いると、劣化が少ない信頼性の高い液晶表示
装置を低コストに得ることができる。This semiconductor device is provided with a display transistor,
When used as at least one of the transistors forming the gate line driving circuit and the transistors forming the data line driving circuit, a highly reliable liquid crystal display device with less deterioration can be obtained at low cost.

【００２８】[0028]

【発明の実施の形態】以下、本発明の実施形態について
説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.

【００２９】（実施形態１）ここでは、本発明の一実施
形態として、ＴＦＴについて説明する。(Embodiment 1) Here, a TFT will be described as an embodiment of the present invention.

【００３０】図１（ｇ）は、実施形態１のＴＦＴを示す
断面図である。このＴＦＴは、絶縁性基板１００上に絶
縁性コーティング膜１０１が形成され、その上にチャン
ネル部１０２Ｃ、ソース部１０２Ｓおよびドレイン部１
０２Ｄを有する半導体層１０２が形成されている。その
上には、ゲート絶縁膜１０３を間に介してチャンネル部
１０２Ｃに重畳するようにゲート電極１０４が形成され
ている。ゲート電極１０４の表面には陽極酸化膜１０５
が形成され、さらにその上に層間絶縁膜１０６が形成さ
れている。層間絶縁膜１０６にはソース部１０２Ｓおよ
びドレイン部１０２Ｄに達するようにコンタクトホール
が設けられ、引き出し電極１０７Ｓおよび１０７Ｄがコ
ンタクトホールを通ってソース部１０２Ｓおよびドレイ
ン部１０２Ｄに接続されている。さらにその上には、保
護膜１０８が形成されている。FIG. 1G is a sectional view showing the TFT of the first embodiment. In this TFT, an insulating coating film 101 is formed on an insulating substrate 100, and a channel portion 102C, a source portion 102S and a drain portion 1 are formed thereon.
The semiconductor layer 102 having 02D is formed. A gate electrode 104 is formed thereon so as to overlap the channel portion 102C with the gate insulating film 103 interposed therebetween. Anodized film 105 is formed on the surface of gate electrode 104.
Is formed, and an interlayer insulating film 106 is further formed thereon. Contact holes are provided in the interlayer insulating film 106 so as to reach the source portion 102S and the drain portion 102D, and lead electrodes 107S and 107D are connected to the source portion 102S and the drain portion 102D through the contact holes. Furthermore, a protective film 108 is formed thereon.

【００３１】このＴＦＴは、以下のようにして作製する
ことができる。This TFT can be manufactured as follows.

【００３２】まず、図１（ａ）に示すように、絶縁性基
板１００上に絶縁性コーティング膜１０１を形成する。
この絶縁性基板１００としては、ソーダガラス、低アル
カリガラス、無アルカリガラス等のガラス基板を用いる
ことができる。特に、ホウケイ酸ガラス、無アルカリガ
ラスや透明結晶化ガラスが適しており、ここでは無アル
カリガラスを用いた。また、絶縁性コーティング膜１０
１としては、ＳｉＯ₂や窒化シリコン（ＳｉＮ_x）、アル
ミナ（Ａｌ₂Ｏ₃）、五酸化タンタル（Ｔａ₂Ｏ₅）等やこ
れらを組み合わせた絶縁性膜を用いることができる。こ
のコーティング膜１０１は、例えば常圧ＣＶＤ法、減圧
ＣＶＤ法、プラズマＣＶＤ法、リモートプラズマＣＶＤ
法等により形成することができ、膜厚は１００〜５００
ｎｍ程度とする。ここではシラン（ＳｉＨ₄）ガスとＯ₂
ガスとを用いた常圧ＣＶＤ法により４３０℃で膜厚１０
０〜５００ｎｍのＳｉＯ₂膜を成膜し、Ｎ₂雰囲気中、６
００℃で１２ｈのアニールによりコーティング膜の改善
を行った。First, as shown in FIG. 1A, an insulating coating film 101 is formed on an insulating substrate 100.
As the insulating substrate 100, a glass substrate of soda glass, low alkali glass, non-alkali glass or the like can be used. Borosilicate glass, non-alkali glass and transparent crystallized glass are particularly suitable, and non-alkali glass was used here. In addition, the insulating coating film 10
As 1, there may be used SiO ₂ , silicon nitride (SiN _x ), alumina (Al ₂ O ₃ ), tantalum pentoxide (Ta ₂ O ₅ ), or the like, or an insulating film combining these. The coating film 101 is formed by, for example, a normal pressure CVD method, a low pressure CVD method, a plasma CVD method, a remote plasma CVD method.
Can be formed by a method or the like, and the film thickness is 100 to 500.
nm. Here, silane (SiH ₄ ) gas and O ₂
Film thickness 10 at 430 ° C. by atmospheric pressure CVD method using gas and
A SiO ₂ film having a thickness of 0 to 500 nm is formed, and the film is placed in an N ₂ atmosphere and
The coating film was improved by annealing at 00 ° C. for 12 hours.

【００３３】次に、その上に島状の半導体層１０２を形
成する。この半導体層１０２としては、シリコンやシリ
コンゲルマニウム（ＳｉＧｅ）等の多結晶や単結晶体を
用いることができ、膜厚は３０〜１５０ｎｍ程度とす
る。多結晶シリコン膜は、例えば減圧ＣＶＤ法により基
板温度４５０℃で成膜したアモルファスシリコン膜、ま
たはＳｉＨ₄ガスとＨ₂ガスとを用いたプラズマＣＶＤ法
により基板温度２００〜３００℃で成膜したアモルファ
スシリコン膜に対して、Ｎ₂ガス中、５５０〜６００℃
で２４時間アニールすることにより形成する。ここで、
原料ガスとしては、ＳｉＨ₄ガス以外にＳｉ₂Ｈ₆ガスを
用いてもよい。また、最初から多結晶シリコン膜を成膜
することもできる。あるいは、上述のようにして形成し
たアモルファスシリコン膜に、レーザー照射やランプ光
照射を行って多結晶シリコン膜を形成することもでき
る。一方、単結晶シリコン膜は、アモルファスシリコン
膜やポリシリコン膜にレーザー照射を行うことにより形
成することができる。このようにして形成した半導体膜
をエッチングによりパターニングして、島状の半導体膜
１０２を形成する。Next, an island-shaped semiconductor layer 102 is formed thereon. As the semiconductor layer 102, a polycrystal or a single crystal such as silicon or silicon germanium (SiGe) can be used, and the film thickness is about 30 to 150 nm. The polycrystalline silicon film is, for example, an amorphous silicon film formed at a substrate temperature of 450 ° C. by a low pressure CVD method or an amorphous film formed at a substrate temperature of 200 to 300 ° C. by a plasma CVD method using SiH ₄ gas and H ₂ gas. 550 to 600 ° C. in N ₂ gas for silicon film
It is formed by annealing for 24 hours. here,
As the source gas, Si ₂ H ₆ gas may be used instead of SiH ₄ gas. Also, a polycrystalline silicon film can be formed from the beginning. Alternatively, the amorphous silicon film formed as described above may be irradiated with laser light or lamp light to form a polycrystalline silicon film. On the other hand, the single crystal silicon film can be formed by performing laser irradiation on the amorphous silicon film or the polysilicon film. The semiconductor film thus formed is patterned by etching to form the island-shaped semiconductor film 102.

【００３４】続いて、半導体層１０２上を覆うようにゲ
ート絶縁膜１０３を形成する。このゲート絶縁膜１０３
は、例えば常圧ＣＶＤ法、スパッタ法、減圧ＣＶＤ法、
プラズマＣＶＤ法、リモートプラズマＣＶＤ法等により
形成することができ、膜厚は５０〜１５０ｎｍ程度とす
る。ここではＳｉＨ₄ガスとＯ₂ガスとを用いた常圧ＣＶ
Ｄ法により４３０℃でＳｉＯ₂膜を成膜した。ここで、
原料ガスとして段差の被覆性が良好なＴＥＯＳ（Ｔｅｔ
ｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ、Ｓ
ｉ（ＯＣ₂Ｈ₅）₄）ガスを用いた常圧ＣＶＤ法やプラズ
マＣＶＤ法を用いてもよい。また、加熱炉内の酸素や水
蒸気等の雰囲気下、６００℃の熱酸化処理を行うことに
よりＳｉＯ₂膜を形成することもできる。さらに、高圧
酸化炉を用いて、酸素や水蒸気等の雰囲気下、６００℃
で２５気圧の熱酸化処理を行うと、ＳｉＯ₂膜の成膜速
度を速くすることができる。Then, a gate insulating film 103 is formed so as to cover the semiconductor layer 102. This gate insulating film 103
Are, for example, an atmospheric pressure CVD method, a sputtering method, a low pressure CVD method,
It can be formed by a plasma CVD method, a remote plasma CVD method, or the like, and the film thickness is about 50 to 150 nm. Here, atmospheric pressure CV using SiH ₄ gas and O ₂ gas
A SiO ₂ film was formed at 430 ° C. by the D method. here,
TEOS (Tet) that has good step coverage as a source gas
ra-Ethyl-Ortho-Silicate, S
An atmospheric pressure CVD method or a plasma CVD method using i (OC ₂ H ₅ ) ₄ ) gas may be used. Further, it is also possible to form a SiO ₂ film by performing a thermal oxidation treatment at 600 ° C. in an atmosphere such as oxygen or water vapor in a heating furnace. Furthermore, using a high-pressure oxidation furnace, in an atmosphere of oxygen, water vapor, etc., 600 ° C
When the thermal oxidation treatment is performed at 25 atm, the deposition rate of the SiO ₂ film can be increased.

【００３５】その後、半導体層１０２とゲート絶縁膜１
０３との界面を改善するために、熱処理を行う。図３
は、本発明の製造装置の概略構成を示す断面図である。
この高圧反応炉は、高圧炉２００内部に石英管２０３お
よび加熱ヒータ２０７が設けられている。石英管２０３
は、ガスヒータ２０６を設けたガス導入管２０４と排気
管２０５を備えており、管内には被処理対称物を搭載す
るための可動式ボード２０８が設けられている。加熱ヒ
ータ２０７は、石英管内に設置された基板を加熱するた
めに、石英管２０３の外壁に設けられている。高圧炉２
００は、ガス導入管２０１と排気管２０２とを備えてお
り、高圧炉２００内の圧力を調整して石英管２０３の内
部と外部とを同じ圧力にし、または石英管２０３の耐圧
以下の圧力にすることにより、石英管２０３内での高圧
処理が可能となる。After that, the semiconductor layer 102 and the gate insulating film 1
In order to improve the interface with 03, heat treatment is performed. FIG.
FIG. 3 is a cross-sectional view showing a schematic configuration of a manufacturing apparatus of the present invention.
In this high-pressure reactor, a quartz tube 203 and a heater 207 are provided inside the high-pressure furnace 200. Quartz tube 203
Includes a gas introduction pipe 204 provided with a gas heater 206 and an exhaust pipe 205, and a movable board 208 for mounting a symmetrical object to be processed is provided in the pipe. The heater 207 is provided on the outer wall of the quartz tube 203 to heat the substrate installed in the quartz tube. High pressure furnace 2
00 includes a gas introduction pipe 201 and an exhaust pipe 202, and adjusts the pressure inside the high-pressure furnace 200 to make the inside and outside of the quartz pipe 203 the same pressure, or to a pressure not higher than the pressure resistance of the quartz pipe 203. By doing so, high-pressure processing in the quartz tube 203 becomes possible.

【００３６】この高圧反応炉を用いた熱処理方法は、例
えば以下のようにして行う。まず、半導体層１０２上に
ゲート絶縁膜１０３を形成した基板を、石英ボード２０
８に搭載し、ヒータ２０７により６００℃まで徐々に昇
温する。その後、高圧炉２００にＮ₂を導入し、石英管
２０３にはＮ₂Ｏを導入して、石英管内外の圧力差が石
英管の耐圧以下になるように調整しながら２５気圧まで
徐々に昇圧する。この場合の熱処理時間は６時間程度で
あり、石英管２０３内の圧力を高くするほど反応が促進
される。また、ガスヒータ２０６は、導入ガスの反応性
を高めるためのガス分解手段として使用しており、これ
により導入ガスを前加熱する。この前加熱は６００℃以
上にしても、ガラス基板等の耐熱性の低い基板に対する
影響は生じない。また、導入ガスの反応性を高める手段
としては、ガスヒータにより加熱を行う他に、ガスにレ
ーザ光や紫外線等の光を照射したり、電界や磁界を用い
てプラズマ状態にする等、ガスにエネルギーを与える手
段であればいずれも用いることができる。ガスの反応性
を高める手段を用いなくても、反応性を十分高くできる
場合もある。また、石英管内に導入するガスとしては、
Ｎ₂Ｏ以外に一酸化窒素（ＮＯ）ガスを用いてもよく、
石英管２０３内の圧力も２５気圧に限られない。The heat treatment method using this high-pressure reactor is carried out, for example, as follows. First, the substrate on which the gate insulating film 103 is formed on the semiconductor layer 102 is mounted on the quartz board 20.
No. 8 and the heater 207 gradually raises the temperature to 600 ° C. Then, by introducing N ₂ into the high pressure furnace 200, the quartz tube 203 by introducing N ₂ O, and gradually increased to adjust while 25 atm so that the pressure difference between the outside quartz tube is below the breakdown voltage of the quartz tube To do. The heat treatment time in this case is about 6 hours, and the reaction is promoted as the pressure inside the quartz tube 203 is increased. Further, the gas heater 206 is used as a gas decomposing unit for increasing the reactivity of the introduced gas, and thereby preheats the introduced gas. Even if the preheating is performed at 600 ° C. or higher, it does not affect a substrate having low heat resistance such as a glass substrate. In addition, as a means for increasing the reactivity of the introduced gas, in addition to heating with a gas heater, the gas is irradiated with light such as laser light or ultraviolet rays, or an electric field or a magnetic field is used to enter a plasma state, and the energy of the gas is increased. Any means for giving can be used. In some cases, the reactivity can be made sufficiently high without using a means for increasing the reactivity of the gas. In addition, as the gas to be introduced into the quartz tube,
Nitrogen monoxide (NO) gas may be used in addition to N ₂ O,
The pressure in the quartz tube 203 is not limited to 25 atmospheric pressure.

【００３７】このようにして高圧熱処理された基板の断
面図を図２に示す。この図に示すように、半導体層１０
２とゲート絶縁膜１０３との界面に、他の領域よりも窒
素濃度が高い層１０３Ｓが形成される。以上の工程によ
り、図１（ａ）に示した構造が作製される。FIG. 2 shows a sectional view of the substrate thus heat-treated at a high pressure. As shown in this figure, the semiconductor layer 10
At the interface between 2 and the gate insulating film 103, a layer 103S having a higher nitrogen concentration than other regions is formed. Through the above steps, the structure shown in FIG. 1A is manufactured.

【００３８】次に、図１（ｂ）に示すように、ゲート絶
縁膜１０３上にゲート電極１０４を形成し、その表面に
陽極酸化膜１０５を形成する。このゲート電極１０４と
しては、ＴａまたはＡｌ、ＡｌＳｉ、ＡｌＴｉ、ＡｌＳ
ｃ等のＡｌを含む金属を用いることができ、膜厚は２０
０〜４００ｎｍ程度とする。特にＡｌを含む金属は、低
抵抗電極配線を形成できるので好ましい。また、陽極酸
化膜１０５は、膜厚５０ｎｍ〜１μｍ程度に形成する。Next, as shown in FIG. 1B, a gate electrode 104 is formed on the gate insulating film 103, and an anodic oxide film 105 is formed on the surface thereof. As the gate electrode 104, Ta, Al, AlSi, AlTi, AlS
A metal containing Al such as c can be used, and the film thickness is 20.
It is about 0 to 400 nm. Particularly, a metal containing Al is preferable because it can form a low resistance electrode wiring. The anodic oxide film 105 is formed to have a film thickness of about 50 nm to 1 μm.

【００３９】続いて、図１（ｃ）に示すように、ゲート
電極１０４および陽極酸化膜１０５をマスクとして、自
己整合によりゲート絶縁膜１０３をエッチングし、シリ
コン半導体層１０２のソース部１０２Ｓおよびドレイン
部１０２Ｄとなる部分を露出させる。この時のエッチン
グ方法は、ドライエッチングまたはウェットエッチング
のいずれを用いてよい。ドライエッチングとしては、プ
ラズマエッチング、スパッタエッチング等が挙げられ、
ウェットエッチングとしては浸漬式、流水式、スプレー
式のエッチング等が挙げられる。ゲート絶縁膜がＳｉＯ
₂膜の場合に使用できるエッチャントとして、ドライエ
ッチングではＣＨＦ₃等のフッ素系ガスを使用すること
が好ましく、ウェットエッチングではフッ酸系のエッチ
ャントを使用することが好ましい。Subsequently, as shown in FIG. 1C, the gate insulating film 103 is etched by self-alignment using the gate electrode 104 and the anodic oxide film 105 as a mask, and the source portion 102S and the drain portion of the silicon semiconductor layer 102 are etched. The portion to be 102D is exposed. The etching method at this time may be either dry etching or wet etching. Examples of dry etching include plasma etching and sputter etching.
Examples of wet etching include immersion type, running water type, and spray type etching. The gate insulating film is SiO
_As an etchant that can be used in the case of _two films, it is preferable to use a fluorine-based gas such as CHF _{3 in} dry etching, and it is preferable to use a hydrofluoric acid-based etchant in wet etching.

【００４０】その後、ゲート電極１０４および陽極酸化
膜１０５をマスクとして、自己整合により半導体層１０
２に不純物元素イオン１０９を注入し、図１（ｄ）に示
すようなソース部１０２Ｓおよびドレイン部１０２Ｄを
形成する。この時、ゲート電極１０４および陽極酸化膜
１０５の下部の半導体層には不純物元素が注入されず、
チャンネル部１０２Ｃとなる。ここで使用できる不純物
元素としては、ｐ型ＴＦＴの場合にはホウ素（Ｂ）やヒ
素（Ａｓ）等が挙げられ、ｎ型ＴＦＴの場合にはリン
（Ｐ）等が挙げられる。また、質量非分離型のイオン注
入装置を用いることもでき、その場合には上記不純物以
外に水素（Ｈ）も注入される。イオン注入エネルギーは
１０〜６０ｋｅＶ、全イオン注入量は２×１０¹⁴〜５×
１０¹⁶個／ｃｍ²の条件で注入を行うことが望ましい。
さらに、不純物元素イオンが注入された領域を活性化さ
せるために、炉アニール、レーザアニール、ランプアニ
ール等の活性化を行う。After that, the semiconductor layer 10 is self-aligned by using the gate electrode 104 and the anodic oxide film 105 as a mask.
Impurity element ions 109 are implanted into 2 to form a source portion 102S and a drain portion 102D as shown in FIG. At this time, the impurity element is not injected into the semiconductor layer below the gate electrode 104 and the anodic oxide film 105,
It becomes the channel section 102C. Examples of the impurity element that can be used here include boron (B) and arsenic (As) in the case of p-type TFT, and phosphorus (P) in the case of n-type TFT. Further, a mass non-separation type ion implantation device can be used, and in that case, hydrogen (H) is also implanted in addition to the above impurities. Ion implantation energy is 10 to 60 keV, and total ion implantation amount is 2 × 10 ^{14 to} 5 ×.
It is desirable to perform the implantation under the condition of 10 ¹⁶ pieces / cm ² .
Further, in order to activate the region into which the impurity element ions are implanted, activation such as furnace annealing, laser annealing, and lamp annealing is performed.

【００４１】次に、図１（ｅ）に示すように、層間絶縁
膜１０６を形成する。この層間絶縁膜１０６は、段差の
被覆性が良好な常圧ＣＶＤ法によるＳｉＯ₂膜、または
ＴＥＯＳガスを用いた常圧ＣＶＤ法やプラズマＣＶＤ法
によるＳｉＯ₂膜等を用いることができ、膜厚は３００
〜５００ｎｍ程度とする。あるいは、プラズマＣＶＤ法
により２００〜２５０℃で窒化シリコン（ＳｉＮ_x）膜
を形成してもよい。Next, as shown in FIG. 1E, an interlayer insulating film 106 is formed. The interlayer insulating film 106 may use a SiO ₂ film or the like by the SiO ₂ film atmospheric pressure CVD method or a plasma CVD method or using TEOS gas, due to step coverage is excellent atmospheric pressure CVD method, the film thickness Is 300
Approximately 500 nm. Alternatively, a silicon nitride (SiN _x ) film may be formed at 200 to 250 ° C. by the plasma CVD method.

【００４２】続いて、図１（ｆ）に示すように、層間絶
縁膜１０６にコンタクトホールを形成し、層間絶縁膜１
０６上およびコンタクトホール内部に引き出し電極１０
７Ｓ、１０７Ｄを形成する。コンタクトホールの形成は
ドライエッチングまたはウェットエッチングにより行う
ことができる。ドライエッチングではＣＨＦ₃等のフッ
素系ガスを使用することが好ましく、ウェットエッチン
グではフッ酸系のエッチャントを使用することが好まし
い。また、引出し電極１０７Ｓ、１０７Ｄは、スパッタ
法により成膜したＡｌ、ＡｌＳｉ、Ａｕ、Ｃｕ、Ｎｉ、
Ａｇ、Ｃｒ、Ｔｉ、ＴｉＮまたはこれらの合金、シリサ
イドあるいは多層構造等を用いることができ、これらを
パターニングして形成する。Subsequently, as shown in FIG. 1F, a contact hole is formed in the interlayer insulating film 106, and the interlayer insulating film 1 is formed.
Extraction electrode 10 on 06 and inside the contact hole
7S and 107D are formed. The contact hole can be formed by dry etching or wet etching. Fluorine-based gas such as CHF ₃ is preferably used in dry etching, and hydrofluoric acid-based etchant is preferably used in wet etching. The extraction electrodes 107S and 107D are made of Al, AlSi, Au, Cu, Ni, formed by a sputtering method.
Ag, Cr, Ti, TiN or their alloys, silicides or multilayer structures can be used, and these are patterned and formed.

【００４３】最後に、図１（ｇ）に示すように、保護膜
１０８を形成する。ここではプラズマＣＶＤ法により２
００〜２５０℃の成膜温度で水素含有量の多いＳｉＮ_x
膜を成膜し、パターニングを行った。その後、３００℃
で１時間の熱処理を行うことにより保護膜１０８の水素
を拡散させ、多結晶シリコン半導体層１０２中の未結合
手をターミネイトした。これにより、多結晶シリコン中
の欠陥が減少され、膜質が向上する。Finally, as shown in FIG. 1G, a protective film 108 is formed. Here, it is 2 by the plasma CVD method.
SiN _x having a high hydrogen content at a film forming temperature of 00 to 250 ° C.
A film was formed and patterned. Then, at 300 ° C
Then, the hydrogen in the protective film 108 was diffused by performing heat treatment for 1 hour to terminate dangling bonds in the polycrystalline silicon semiconductor layer 102. This reduces defects in the polycrystalline silicon and improves the film quality.

【００４４】以上のようにして得られたＴＦＴの信頼性
について、図４〜図７を参照しながら説明する。尚、Ｔ
ＦＴの信頼性評価は通電試験により行った。ここで用い
た通電条件を以下に示す。The reliability of the TFT obtained as described above will be described with reference to FIGS. Incidentally, T
The reliability evaluation of FT was conducted by an electric current test. The energization conditions used here are shown below.

【００４５】（Ｎｃｈの場合） ゲート電圧：−３〜１９Ｖ ゲートパルス幅：３５μｓｅｃ ソース電圧：０Ｖ ドレイン電圧：１２Ｖ 周波数：６０Ｈｚ （Ｐｃｈの場合） ゲート電圧：−１９〜３Ｖ ゲートパルス幅：３５μｓｅｃ ソース電圧：０Ｖ ドレイン電圧：１２Ｖ 周波数：６０Ｈｚ 図４に、ＮｃｈＴＦＴに通電試験を行った場合の閾値の
シフトを示す。この図において、３０１は実施形態１の
ＴＦＴの場合を示し、３００は従来の特開平６−２３２
４０２号によるＴＦＴの場合を示す。この図から理解さ
れるように、実施形態１のＴＦＴの方が、従来のＴＦＴ
に比べて閾値のシフトが小さい。(For Nch) Gate voltage: -3 to 19V Gate pulse width: 35μsec Source voltage: 0V Drain voltage: 12V Frequency: 60Hz (For Pch) Gate voltage: -19 to 3V Gate pulse width: 35μsec Source voltage : 0V Drain voltage: 12V Frequency: 60Hz FIG. 4 shows the shift of the threshold value when an energization test is performed on the NchTFT. In this figure, 301 is the case of the TFT of the first embodiment, and 300 is the conventional one.
The case of a TFT according to No. 402 is shown. As understood from this figure, the TFT of the first embodiment is more conventional than the conventional TFT.
The shift of the threshold is smaller than that of.

【００４６】図５に、ＮｃｈＴＦＴに通電試験を行った
場合の相互コンダクタンスのシフトを示す。尚、相互コ
ンダクタンスのシフトは、初期の相互コンダクタンスで
規格化した値を示している。この図において、３０３は
実施形態１のＴＦＴを示し、３０２は従来の方法で作製
したＴＦＴを示す。この図から理解されるように、実施
形態１のＴＦＴの方が、従来のＴＦＴに比べて相互コン
ダクタンスのシフトが小さい。FIG. 5 shows the shift of the mutual conductance when the NchTFT is subjected to an energization test. The mutual conductance shift shows a value standardized by the initial mutual conductance. In this figure, 303 indicates the TFT of the first embodiment, and 302 indicates the TFT manufactured by the conventional method. As understood from this figure, the TFT of the first embodiment has a smaller mutual conductance shift than the conventional TFT.

【００４７】図６に、ＰｃｈＴＦＴに通電試験を行った
場合の閾値のシフトを示す。この図において、３０５は
実施形態１のＴＦＴを示し、３０４は従来のＴＦＴを示
す。この図から理解されるように、Ｐｃｈの場合もＮｃ
ｈの場合と同様に、実施形態１のＴＦＴの方が、従来の
ＴＦＴに比べて閾値のシフトが小さい。FIG. 6 shows the shift of the threshold value when the PchTFT is subjected to the energization test. In this figure, 305 indicates the TFT of the first embodiment, and 304 indicates the conventional TFT. As can be seen from this figure, even in the case of Pch, Nc
Similar to the case of h, the TFT of the first embodiment has a smaller threshold shift than the conventional TFT.

【００４８】図７に、ＰｃｈＴＦＴに通電試験を行った
場合の相互コンダクタンスのシフトを示す。尚、相互コ
ンダクタンスのシフトは、初期の相互コンダクタンスで
規格化した値を示している。この図において、３０７は
実施形態１のＴＦＴを示し、３０６は従来の方法で作製
したＴＦＴを示す。この図から理解されるように、Ｐｃ
ｈの場合もＮｃｈの場合と同様に、実施形態１のＴＦＴ
の方が、従来のＴＦＴに比べて相互コンダクタンスのシ
フトが小さい。FIG. 7 shows the shift of the mutual conductance when the PchTFT is subjected to an energization test. The mutual conductance shift shows a value standardized by the initial mutual conductance. In this figure, 307 indicates the TFT of the first embodiment, and 306 indicates the TFT manufactured by the conventional method. As can be seen from this figure, Pc
Similarly to the case of Nch, the case of h is the TFT of the first embodiment.
In this case, the shift of mutual conductance is smaller than that of the conventional TFT.

【００４９】このように本実施形態１のＴＦＴの閾値シ
フトや相互コンダクタンスシフトが減少しているのは、
半導体層Ｓｉとゲート絶縁膜ＳｉＯ₂との界面に窒素が
導入されているためである。これにより、未結合や不対
結合等の不安定な結合状態が減少し、Ｓｉ−Ｎ結合やＯ
−Ｎ結合等の安定な結合が形成されるので、ホットエレ
クトロン等に起因する界面準位の発生が抑制されるから
である。As described above, the threshold shift and the transconductance shift of the TFT of the first embodiment are reduced.
This is because nitrogen is introduced into the interface between the semiconductor layer Si and the gate insulating film SiO ₂ . As a result, unstable bond states such as unbonded bonds and unpaired bonds are reduced, and Si--N bonds and O
This is because a stable bond such as -N bond is formed, so that generation of an interface state due to hot electrons or the like is suppressed.

【００５０】また、本実施形態１で説明した製造方法に
よれば、高圧熱処理を行うことにより、７００℃以下の
低温プロセスで半導体と絶縁膜との界面特性を改善する
ことができる。このため、シリコンウェハや石英基板よ
りも耐熱性が低いガラス基板等の非石英基板を使用する
ことができる。Further, according to the manufacturing method described in the first embodiment, the high-pressure heat treatment can improve the interface characteristics between the semiconductor and the insulating film in a low temperature process of 700 ° C. or lower. Therefore, it is possible to use a non-quartz substrate such as a glass substrate having a lower heat resistance than a silicon wafer or a quartz substrate.

【００５１】さらに、本実施形態１で説明した高圧炉に
よれば、ガスにエネルギーを与えるガス分解手段を備え
ているので、ガスの反応性が高まって反応速度が速くな
り、処理時間を短縮することができる。Further, according to the high-pressure furnace described in the first embodiment, since the gas decomposing means for giving energy to the gas is provided, the reactivity of the gas is increased, the reaction speed is increased, and the processing time is shortened. be able to.

【００５２】（実施形態２）ここでは、本発明の他の実
施形態として、異なった構造のＴＦＴについて説明す
る。(Embodiment 2) Here, as another embodiment of the present invention, a TFT having a different structure will be described.

【００５３】図８（ｅ）は、実施形態２のＴＦＴを示す
断面図である。このＴＦＴは、絶縁性基板４００上に絶
縁性コーティング膜４０１が形成されている。その上に
ソース部４０２Ｓおよびドレイン部４０２Ｄが互いに離
隔して形成され、ソース部４０２Ｓおよびドレイン部４
０２Ｄの上に渡ってチャンネル部となる半導体層４０３
が形成されている。その上には、ゲート絶縁膜４０４を
間に介してチャンネル部４０３に重畳するようにゲート
電極４０５が形成され、さらにその上に層間絶縁膜４０
６が形成されている。ゲート絶縁膜４０４および層間絶
縁膜４０６にはソース部４０２Ｓおよびドレイン部４０
２Ｄに達するようにコンタクトホールが設けられ、引き
出し電極４０７Ｓおよび４０７Ｄがコンタクトホールを
通ってソース部４０２Ｓおよびドレイン部４０２Ｄに接
続されている。さらにその上には、保護膜４０８が形成
されている。FIG. 8E is a sectional view showing the TFT of the second embodiment. In this TFT, an insulating coating film 401 is formed on an insulating substrate 400. A source part 402S and a drain part 402D are formed on the upper part of the source part 402S and the drain part 402D so as to be separated from each other.
A semiconductor layer 403 which becomes a channel portion over 02D
Are formed. A gate electrode 405 is formed thereon so as to overlap the channel portion 403 with a gate insulating film 404 interposed therebetween, and an interlayer insulating film 40 is further formed thereon.
6 are formed. The gate insulating film 404 and the interlayer insulating film 406 have a source portion 402S and a drain portion 40, respectively.
Contact holes are provided so as to reach 2D, and lead electrodes 407S and 407D are connected to the source portion 402S and the drain portion 402D through the contact holes. Further, a protective film 408 is formed thereover.

【００５４】このＴＦＴは、以下のようにして作製する
ことができる。This TFT can be manufactured as follows.

【００５５】まず、図８（ａ）に示すように、絶縁性基
板４００上に絶縁性コーティング膜４０１を形成する。
この絶縁性基板４００としては、ソーダガラス、低アル
カリガラス、無アルカリガラス等のガラス基板を用いる
ことができる。特に、ホウケイ酸ガラス、無アルカリガ
ラスや透明結晶化ガラスが適しており、ここでは透明結
晶化ガラスを用いた。また、絶縁性コーティング膜４０
１としては、ＳｉＯ₂やＳｉＮ_x、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₅等
やこれらを組み合わせた絶縁性膜を用いることができ
る。このコーティング膜４０１は、例えば常圧ＣＶＤ
法、減圧ＣＶＤ法、プラズマＣＶＤ法、リモートプラズ
マＣＶＤ法等により形成することができ、膜厚は１００
〜５００ｎｍ程度とする。ここではＳｉＨ₄ガスとＯ₂ガ
スとを用いた常圧ＣＶＤ法により４３０℃で膜厚１００
〜５００ｎｍのＳｉＯ₂膜を成膜し、Ｎ₂雰囲気中、６０
０℃で１２ｈのアニールによりコーティング膜の改善を
行った。First, as shown in FIG. 8A, an insulating coating film 401 is formed on the insulating substrate 400.
As the insulating substrate 400, a glass substrate such as soda glass, low alkali glass, or non-alkali glass can be used. In particular, borosilicate glass, alkali-free glass and transparent crystallized glass are suitable, and transparent crystallized glass was used here. In addition, the insulating coating film 40
The 1, it is possible to use SiO ₂ or _{SiN x, Al 2 O 3,} Ta 2 O 5 or the like or an insulating film of a combination of these. This coating film 401 is formed, for example, by atmospheric pressure CVD.
Method, low pressure CVD method, plasma CVD method, remote plasma CVD method, etc., and the film thickness is 100.
Approximately 500 nm. Here, the film thickness is 100 at 430 ° C. by the atmospheric pressure CVD method using SiH ₄ gas and O ₂ gas.
A SiO ₂ film having a thickness of up to 500 nm is formed, and the N ₂ atmosphere
The coating film was improved by annealing at 0 ° C. for 12 hours.

【００５６】次に、その上に島状のソース部４０２Ｓお
よびドレイン部４０２Ｄを形成する。このソース部４０
２Ｓおよびドレイン部４０２Ｄとしてはｎ型またはｐ型
の多結晶シリコン半導体を用いることができ、膜厚は３
０〜１５０ｎｍ程度とする。ｎ型多結晶シリコン半導体
は、例えばＳｉＨ₄ガスとホスフィン（ＰＨ₃）ガスとを
用いた減圧ＣＶＤ法により基板温度６００℃で成膜す
る。また、ｐ型多結晶シリコン半導体は、ＰＨ₃ガスの
代わりにジボラン（Ｂ₂Ｈ₆）ガスを用いることにより成
膜することができる。ここで、原料ガスとしては、Ｓｉ
Ｈ₄ガス以外にＳｉ₂Ｈ₆ガスを用いてもよい。このよう
にして形成した半導体膜をエッチングによりパターニン
グして、島状のソース部４０２Ｓおよびドレイン部４０
２Ｄを形成する。Next, an island-shaped source portion 402S and a drain portion 402D are formed thereon. This source part 40
An n-type or p-type polycrystalline silicon semiconductor can be used as the 2S and the drain portion 402D, and the film thickness is 3
It is about 0 to 150 nm. The n-type polycrystalline silicon semiconductor is formed at a substrate temperature of 600 ° C. by a low pressure CVD method using, for example, SiH ₄ gas and phosphine (PH ₃ ) gas. The p-type polycrystalline silicon semiconductor can be formed by using diborane (B ₂ H ₆ ) gas instead of PH ₃ gas. Here, the source gas is Si
Si ₂ H ₆ gas may be used instead of H ₄ gas. The semiconductor film thus formed is patterned by etching to form the island-shaped source portion 402S and drain portion 40S.
Form 2D.

【００５７】続いて、チャンネル部となる半導体層４０
３を形成する。この半導体層４０３としては、ＳｉやＳ
ｉＧｅ等の多結晶や単結晶体を用いることができる。多
結晶シリコン膜は、例えば減圧ＣＶＤ法により基板温度
４５０℃で成膜したアモルファスシリコン膜、またはＳ
ｉＨ₄ガスとＨ₂ガスとを用いたプラズマＣＶＤ法により
基板温度２００〜３００℃で成膜したアモルファスシリ
コン膜に対して、Ｎ₂ガス中、５５０〜６００℃で２４
時間アニールすることにより形成する。ここで、原料ガ
スとしては、ＳｉＨ₄ガス以外にＳｉ₂Ｈ₆ガスを用いて
もよい。また、最初から多結晶シリコン膜を成膜するこ
ともできる。あるいは、上述のようにして形成したアモ
ルファスシリコン膜に、レーザー照射やランプ光照射を
行って多結晶シリコン膜を形成することもできる。一
方、単結晶シリコン膜は、アモルファスシリコン膜や多
結晶シリコン膜にレーザー照射を行うことにより形成す
ることができる。このようにして形成した半導体膜をエ
ッチングによりパターニングして、島状の半導体膜４０
３を形成する。Then, the semiconductor layer 40 to be the channel portion is formed.
3 is formed. As the semiconductor layer 403, Si or S is used.
A polycrystal such as iGe or a single crystal can be used. The polycrystalline silicon film is, for example, an amorphous silicon film formed at a substrate temperature of 450 ° C. by a low pressure CVD method, or S
For an amorphous silicon film formed at a substrate temperature of 200 to 300 ° C. by a plasma CVD method using iH ₄ gas and H ₂ gas, 24 at 550 to 600 ° C. in N ₂ gas.
It is formed by annealing for a time. Here, as the source gas, Si ₂ H ₆ gas may be used instead of SiH ₄ gas. Also, a polycrystalline silicon film can be formed from the beginning. Alternatively, the amorphous silicon film formed as described above may be irradiated with laser light or lamp light to form a polycrystalline silicon film. On the other hand, the single crystal silicon film can be formed by performing laser irradiation on an amorphous silicon film or a polycrystalline silicon film. The semiconductor film thus formed is patterned by etching to form the island-shaped semiconductor film 40.
3 is formed.

【００５８】その後、半導体層４０３を覆うようにゲー
ト絶縁膜４０４を形成する。このゲート絶縁膜４０４
は、例えば常圧ＣＶＤ法、スパッタ法、減圧ＣＶＤ法、
プラズマＣＶＤ法、リモートプラズマＣＶＤ法等により
形成することができ、膜厚は５０〜１５０ｎｍ程度とす
る。ここではＳｉＨ₄ガスとＯ₂ガスとを用いた常圧ＣＶ
Ｄ法により４３０℃でＳｉＯ₂膜を成膜した。ここで、
原料ガスとして段差の被覆性が良好なＴＥＯＳガスを用
いた常圧ＣＶＤ法やプラズマＣＶＤ法を用いてもよい。
また、加熱炉内の酸素や水蒸気等の雰囲気下、６００℃
の熱酸化処理を行うことによりＳｉＯ₂膜を形成するこ
ともできる。さらに、高圧酸化炉を用いて、酸素や水蒸
気等の雰囲気下、６００℃で２５気圧の熱酸化処理を行
うと、ＳｉＯ₂膜の成膜速度を速くすることができる。After that, a gate insulating film 404 is formed so as to cover the semiconductor layer 403. This gate insulating film 404
Are, for example, an atmospheric pressure CVD method, a sputtering method, a low pressure CVD method,
It can be formed by a plasma CVD method, a remote plasma CVD method, or the like, and the film thickness is about 50 to 150 nm. Here, atmospheric pressure CV using SiH ₄ gas and O ₂ gas
A SiO ₂ film was formed at 430 ° C. by the D method. here,
An atmospheric pressure CVD method or a plasma CVD method using TEOS gas having a good step coverage as a source gas may be used.
In an atmosphere of oxygen, water vapor, etc. in a heating furnace, 600 ° C
It is also possible to form a SiO ₂ film by performing the thermal oxidation treatment of. Further, if a high-pressure oxidation furnace is used to perform thermal oxidation treatment at 600 ° C. and 25 atm in an atmosphere of oxygen, water vapor, or the like, the deposition rate of the SiO ₂ film can be increased.

【００５９】次に、半導体層４０３とゲート絶縁膜４０
４との界面を改善するために、熱処理を行う。この熱処
理方法は実施形態１と同様にして行うことができ、半導
体層４０３上にゲート絶縁膜４０４を形成した基板に対
して、６００℃、２５気圧のＮ₂Ｏ雰囲気中で６時間の
熱処理を行う。この場合も、石英管２０３内の圧力を高
くするほど反応が促進される。ここで、ガスヒータ２０
６は、導入ガスの反応性を高めるために使用しており、
これにより導入ガスを前加熱する。この前加熱は６００
℃以上にしても、ガラス基板等の耐熱性の低い基板に対
する影響は生じない。また、導入ガスの反応性を高める
手段としては、ガスヒータにより加熱を行う他に、ガス
にレーザ光や紫外線等の光を照射したり、電界や磁界を
用いてプラズマ状態にする等、ガスにエネルギーを与え
る手段であればいずれも用いることができる。ガスの反
応性を高める手段を用いなくても、反応性を十分高くで
きる場合もある。また、石英管内に導入するガスとして
は、Ｎ₂Ｏ以外にＮＯガスを用いてもよく、石英管２０
３内の圧力も２５気圧に限られない。Next, the semiconductor layer 403 and the gate insulating film 40.
In order to improve the interface with 4, heat treatment is performed. This heat treatment method can be performed in the same manner as in Embodiment 1, and the substrate having the gate insulating film 404 formed over the semiconductor layer 403 is subjected to heat treatment for 6 hours in an N ₂ O atmosphere at 600 ° C. and 25 atm. To do. Also in this case, the reaction is promoted as the pressure in the quartz tube 203 is increased. Here, the gas heater 20
6 is used to increase the reactivity of the introduced gas,
This preheats the introduced gas. This preheating is 600
Even if the temperature is higher than or equal to ℃, it does not affect a substrate having low heat resistance such as a glass substrate. In addition, as a means for increasing the reactivity of the introduced gas, in addition to heating with a gas heater, the gas is irradiated with light such as laser light or ultraviolet rays, or an electric field or a magnetic field is used to enter a plasma state, and the energy of the gas is increased. Any means for giving can be used. In some cases, the reactivity can be made sufficiently high without using a means for increasing the reactivity of the gas. As the gas introduced into the quartz tube, NO gas other than N ₂ O may be used.
The pressure in 3 is not limited to 25 atm.

【００６０】このようにして高圧熱処理された基板の断
面図を図９に示す。この図に示すように、半導体層４０
３とゲート絶縁膜４０４との界面に、他の領域よりも窒
素濃度が高い層４０４Ｓが形成される。以上の工程によ
り、図８（ａ）に示した構造が作製される。FIG. 9 shows a cross-sectional view of the substrate thus heat-treated under high pressure. As shown in this figure, the semiconductor layer 40
At the interface between the gate insulating film 404 and the gate insulating film 404, a layer 404S having a higher nitrogen concentration than other regions is formed. Through the above steps, the structure shown in FIG. 8A is manufactured.

【００６１】その後、図８（ｂ）に示すように、ゲート
絶縁膜４０４上にゲート電極４０５を形成する。このゲ
ート電極４０５としては、ＴａまたはＡｌ、ＡｌＳｉ、
ＡｌＴｉ、ＡｌＳｃ等のＡｌを含む金属を用いることが
でき、膜厚は２００〜４００ｎｍ程度とする。特にＡｌ
を含む金属は、低抵抗電極配線を形成できるので好まし
い。After that, as shown in FIG. 8B, a gate electrode 405 is formed on the gate insulating film 404. As the gate electrode 405, Ta, Al, AlSi,
A metal containing Al such as AlTi or AlSc can be used, and the film thickness is about 200 to 400 nm. Especially Al
A metal containing is preferable because it can form a low resistance electrode wiring.

【００６２】次に、図８（ｃ）に示すように、層間絶縁
膜４０６を形成する。この層間絶縁膜４０６は、段差の
被覆性が良好な常圧ＣＶＤ法によるＳｉＯ₂膜、または
ＴＥＯＳガスを用いた常圧ＣＶＤ法やプラズマＣＶＤ法
によるＳｉＯ₂膜等を用いることができ、膜厚は３００
〜５００ｎｍ程度とする。あるいは、プラズマＣＶＤ法
により２００〜２５０℃でＳｉＮ_x膜を形成してもよ
い。Next, as shown in FIG. 8C, an interlayer insulating film 406 is formed. The interlayer insulating film 406 may use a SiO ₂ film or the like by the SiO ₂ film atmospheric pressure CVD method or a plasma CVD method or using TEOS gas, due to step coverage is excellent atmospheric pressure CVD method, the film thickness Is 300
Approximately 500 nm. Alternatively, the SiN _x film may be formed at 200 to 250 ° C. by the plasma CVD method.

【００６３】続いて、図８（ｄ）に示すように、層間絶
縁膜４０６およびゲート絶縁膜４０４にコンタクトホー
ルを形成し、層間絶縁膜４０６上およびコンタクトホー
ル内部に引き出し電極４０７Ｓ、４０７Ｄを形成する。
コンタクトホールの形成はドライエッチングまたはウェ
ットエッチングにより行うことができる。ドライエッチ
ングではＣＨＦ₃等のフッ素系ガスを使用することが好
ましく、ウェットエッチングではフッ酸系のエッチャン
トを使用することが好ましい。また、引出し電極４０７
Ｓ、４０７Ｄは、スパッタ法により成膜したＡｌ、Ａｌ
Ｓｉ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｃｒ、Ｔｉ、ＴｉＮま
たはこれらの合金、シリサイドあるいは多層構造等を用
いることができ、これらをパターニングして形成する。Subsequently, as shown in FIG. 8D, contact holes are formed in the interlayer insulating film 406 and the gate insulating film 404, and lead electrodes 407S and 407D are formed on the interlayer insulating film 406 and inside the contact holes. .
The contact hole can be formed by dry etching or wet etching. Fluorine-based gas such as CHF ₃ is preferably used in dry etching, and hydrofluoric acid-based etchant is preferably used in wet etching. In addition, the extraction electrode 407
S and 407D are Al and Al formed by the sputtering method.
It is possible to use Si, Au, Cu, Ni, Ag, Cr, Ti, TiN, or an alloy thereof, a silicide, a multilayer structure, or the like, and pattern these to form.

【００６４】最後に、図８（ｅ）に示すように、保護膜
４０８を形成する。ここではプラズマＣＶＤ法により２
００〜２５０℃の成膜温度で水素含有量の多いＳｉＮ_x
膜を成膜し、パターニングを行った。その後、３００℃
で１時間の熱処理を行うことにより保護膜４０８の水素
を拡散させ、多結晶シリコン半導体層４０３中の未結合
手をターミネイトした。これにより、多結晶シリコン中
の欠陥が減少され、膜質が向上する。Finally, as shown in FIG. 8E, a protective film 408 is formed. Here, it is 2 by the plasma CVD method.
SiN _x having a high hydrogen content at a film forming temperature of 00 to 250 ° C.
A film was formed and patterned. Then, at 300 ° C
By heat treatment for 1 hour, hydrogen in the protective film 408 was diffused to terminate dangling bonds in the polycrystalline silicon semiconductor layer 403. This reduces defects in the polycrystalline silicon and improves the film quality.

【００６５】以上のようにして得られたＴＦＴの信頼性
について、図１０〜図１３を参照しながら説明する。
尚、ＴＦＴの信頼性評価は通電試験により行った。ここ
で用いた通電条件を以下に示す。The reliability of the TFT thus obtained will be described with reference to FIGS. 10 to 13.
The reliability of the TFT was evaluated by an energization test. The energization conditions used here are shown below.

【００６６】（Ｎｃｈの場合） ゲート電圧：−３〜１９Ｖ ゲートパルス幅：３５μｓｅｃ ソース電圧：０Ｖ ドレイン電圧：１２Ｖ 周波数：６０Ｈｚ （Ｐｃｈの場合） ゲート電圧：−１９〜３Ｖ ゲートパルス幅：３５μｓｅｃ ソース電圧：０Ｖ ドレイン電圧：１２Ｖ 周波数：６０Ｈｚ 図１０に、ＮｃｈＴＦＴに通電試験を行った場合の閾値
のシフトを示す。この図において、５０１は実施形態２
のＴＦＴの場合を示し、５００は従来の特開平６−２３
２４０２号の方法によるＴＦＴの場合を示す。この図か
ら理解されるように、実施形態２のＴＦＴの方が、従来
のＴＦＴに比べて閾値のシフトが小さい。(For Nch) Gate voltage: -3 to 19V Gate pulse width: 35μsec Source voltage: 0V Drain voltage: 12V Frequency: 60Hz (for Pch) Gate voltage: -19 to 3V Gate pulse width: 35μsec Source voltage : 0 V Drain voltage: 12 V Frequency: 60 Hz FIG. 10 shows the shift of the threshold value when an energization test is performed on the NchTFT. In this figure, 501 is the second embodiment.
In the case of the TFT of FIG.
The case of a TFT manufactured by the method of No. 2402 is shown. As understood from this figure, the TFT of the second embodiment has a smaller threshold shift than the conventional TFT.

【００６７】図１１に、ＮｃｈＴＦＴに通電試験を行っ
た場合の相互コンダクタンスのシフトを示す。尚、相互
コンダクタンスのシフトは、初期の相互コンダクタンス
で規格化した値を示している。この図において、５０３
は実施形態２のＴＦＴを示し、５０２は従来の方法で作
製したＴＦＴを示す。この図から理解されるように、実
施形態２のＴＦＴの方が、従来のＴＦＴに比べて相互コ
ンダクタンスのシフトが小さい。FIG. 11 shows a shift in mutual conductance when an energization test is performed on the NchTFT. The mutual conductance shift shows a value standardized by the initial mutual conductance. In this figure, 503
Represents a TFT of the second embodiment, and 502 represents a TFT manufactured by a conventional method. As can be seen from this figure, the TFT of the second embodiment has a smaller mutual conductance shift than the conventional TFT.

【００６８】図１２に、ＰｃｈＴＦＴに通電試験を行っ
た場合の閾値のシフトを示す。この図において、５０５
は実施形態２のＴＦＴを示し、５０４は従来のＴＦＴを
示す。この図から理解されるように、Ｐｃｈの場合もＮ
ｃｈの場合と同様に、実施形態２のＴＦＴの方が、従来
のＴＦＴに比べて閾値のシフトが小さい。FIG. 12 shows the shift of the threshold value when the energization test is performed on the PchTFT. In this figure, 505
Represents a TFT of the second embodiment, and 504 represents a conventional TFT. As can be seen from this figure, even in the case of Pch, N
Similar to the case of ch, the TFT of Embodiment 2 has a smaller threshold shift than the conventional TFT.

【００６９】図１３に、ＰｃｈＴＦＴに通電試験を行っ
た場合の相互コンダクタンスのシフトを示す。尚、相互
コンダクタンスのシフトは、初期の相互コンダクタンス
で規格化した値を示している。この図において、５０７
は実施形態２のＴＦＴを示し、５０６は従来の方法で作
製したＴＦＴを示す。この図から理解されるように、Ｐ
ｃｈの場合もＮｃｈの場合と同様に、実施形態２のＴＦ
Ｔの方が、従来のＴＦＴに比べて相互コンダクタンスの
シフトが小さい。FIG. 13 shows the shift of the mutual conductance when the PchTFT is subjected to an energization test. The mutual conductance shift shows a value standardized by the initial mutual conductance. In this figure, 507
Represents a TFT of the second embodiment, and 506 represents a TFT manufactured by a conventional method. As can be seen from this figure, P
In the case of ch, the TF of the second embodiment is similar to the case of Nch.
The transconductance of T is smaller than that of the conventional TFT.

【００７０】このように本実施形態２のＴＦＴの閾値シ
フトや相互コンダクタンスシフトが減少しているのは、
半導体層Ｓｉとゲート絶縁膜ＳｉＯ₂との界面に窒素が
導入されているためである。これにより、未結合や不対
結合等の不安定な結合状態が減少し、Ｓｉ−Ｎ結合やＯ
−Ｎ結合等の安定な結合が形成されるので、ホットエレ
クトロン等に起因する界面準位の発生が抑制されるから
である。As described above, the threshold shift and the transconductance shift of the TFT of the second embodiment are reduced as follows.
This is because nitrogen is introduced into the interface between the semiconductor layer Si and the gate insulating film SiO ₂ . As a result, unstable bond states such as unbonded bonds and unpaired bonds are reduced, and Si--N bonds and O
This is because a stable bond such as -N bond is formed, so that generation of an interface state due to hot electrons or the like is suppressed.

【００７１】また、本実施形態２で説明した製造方法に
よれば、高圧熱処理を行うことにより、７００℃以下の
低温プロセスで半導体と絶縁膜との界面特性を改善する
ことができる。このため、シリコンウェハや石英基板よ
りも耐熱性が低いガラス基板等の非石英基板を使用する
ことができる。Further, according to the manufacturing method described in the second embodiment, the interface characteristics between the semiconductor and the insulating film can be improved by the high temperature heat treatment at a low temperature process of 700 ° C. or lower. Therefore, it is possible to use a non-quartz substrate such as a glass substrate having a lower heat resistance than a silicon wafer or a quartz substrate.

【００７２】さらに、本実施形態２で説明した高圧炉に
よれば、ガスにエネルギーを与えるガス分解手段を備え
ているので、ガスの反応性が高まって反応速度が速くな
り、処理時間を短縮することができる。Further, according to the high-pressure furnace described in the second embodiment, since the gas decomposition means for giving energy to the gas is provided, the reactivity of the gas is increased and the reaction speed is increased, and the processing time is shortened. be able to.

【００７３】（実施形態３）ここでは、本発明の他の実
施形態として、液晶表示装置について説明する。(Third Embodiment) Here, a liquid crystal display device will be described as another embodiment of the present invention.

【００７４】図１４は、実施形態３の液晶表示装置を示
す回路構成図であり、図１５はディスプレイ部の斜視図
であり、図１６はディスプレイ部の断面図である。FIG. 14 is a circuit diagram showing the liquid crystal display device of the third embodiment, FIG. 15 is a perspective view of the display section, and FIG. 16 is a sectional view of the display section.

【００７５】この液晶表示装置は、図１４に示すよう
に、ディスプレイ部１００１にゲート線１００４および
データ線１００５が互いに交差して形成され、各交差部
近傍にはＴＦＴ１００６が形成されて、絵素部１００７
および補助容量１００８に接続されている。ディスプレ
イ部１００１の周辺には、ＴＦＴから構成されたゲート
線駆動回路１００２およびデータ線駆動回路１００３が
設けられ、各々ゲート線１００４およびデータ線１００
５によりＴＦＴ１００６に接続されている。In this liquid crystal display device, as shown in FIG. 14, a gate line 1004 and a data line 1005 are formed in a display section 1001 so as to intersect with each other, and a TFT 1006 is formed in the vicinity of each intersection, and a pixel portion is formed. 1007
And the auxiliary capacitor 1008. A gate line driving circuit 1002 and a data line driving circuit 1003 each composed of a TFT are provided around the display portion 1001. The gate line 1004 and the data line 100 are respectively provided.
5 is connected to the TFT 1006.

【００７６】図１５および図１６に示すように、ＴＦＴ
１００６、ゲート線１００４、データ線１００５および
絵素電極２００７は、基板２００１上に形成されてい
る。このＴＦＴ１００６のゲート電極１０４はゲート線
１００４と接続され、ソース部１０２Ｓはデータ線１０
０５と接続され、ドレイン部１０２Ｄはコンタクト用バ
ッファ金属３００９を介して絵素電極２００７と接続さ
れている。As shown in FIG. 15 and FIG.
1006, the gate line 1004, the data line 1005, and the picture element electrode 2007 are formed on the substrate 2001. The gate electrode 104 of the TFT 1006 is connected to the gate line 1004, and the source portion 102S is connected to the data line 10.
05, and the drain portion 102D is connected to the pixel electrode 2007 via the contact buffer metal 3009.

【００７７】ＴＦＴ１００６は、基板２００１上に、ソ
ース部１０２Ｓ、ドレイン部１０２Ｄおよびチャンネル
部１０２Ｃを有する半導体層が形成され、その上にゲー
ト絶縁膜１０３を間に介してゲート電極１０４が形成さ
れている。ゲート電極１０４表面には陽極酸化膜１０５
が形成され、その上を覆って層間絶縁膜３００６が形成
されている。層間絶縁膜３００６の上にはデータ線１０
０５が形成され、データ線１００５は層間絶縁膜３００
６に設けられたコンタクトホールを通ってソース部１０
２Ｓに接続されている。In the TFT 1006, a semiconductor layer having a source portion 102S, a drain portion 102D and a channel portion 102C is formed on a substrate 2001, and a gate electrode 104 is formed thereon with a gate insulating film 103 interposed therebetween. . Anodized film 105 is formed on the surface of gate electrode 104.
Is formed, and an interlayer insulating film 3006 is formed so as to cover it. The data line 10 is formed on the interlayer insulating film 3006.
05 is formed, and the data line 1005 is the interlayer insulating film 300.
Source part 10 through the contact hole provided in 6.
It is connected to 2S.

【００７８】データ線１００５の上には、第２の層間絶
縁膜３００８が設けられ、その上にコンタクト用バッフ
ァ金属３００９および絵素電極２００７が設けられてい
る。絵素電極２００７は、層間絶縁膜３００６および第
２の層間絶縁膜３００８に設けられたコンタクトホール
を通り、コンタクト用バッファ金属３００９を間に介し
てドレイン部１０２Ｄに接続されている。さらにその上
には、保護膜３０１１および液晶配向膜３０１２が形成
されている。A second interlayer insulating film 3008 is provided on the data line 1005, and a contact buffer metal 3009 and a pixel electrode 2007 are provided thereon. The pixel electrode 2007 passes through the contact holes provided in the interlayer insulating film 3006 and the second interlayer insulating film 3008, and is connected to the drain portion 102D with the contact buffer metal 3009 interposed therebetween. Further thereon, a protective film 3011 and a liquid crystal alignment film 3012 are formed.

【００７９】この基板２００１は、共通電極２００８、
カラーフィルター２００９および第２の液晶配向膜３０
１５が形成された対向基板２００２と対向配設されてい
る。両基板の間隙には液晶層２００３が設けられて液晶
パネルとなっており、絵素電極２００７と共通電極２０
０８との対向部分が各絵素部１００７となっている。液
晶パネルの両外側には偏光板２０１０および２０１１が
設けられ、基板２００１側から白色光２０１２が照射さ
れることにより透過光が表示される。This substrate 2001 has a common electrode 2008,
Color filter 2009 and second liquid crystal alignment film 30
The counter substrate 2002 is formed so as to face the counter substrate 2002. A liquid crystal layer 2003 is provided in a gap between both substrates to form a liquid crystal panel, and the pixel electrode 2007 and the common electrode 20 are provided.
Each picture element portion 1007 is a portion facing 08. Polarizing plates 2010 and 2011 are provided on both outer sides of the liquid crystal panel, and the transmitted light is displayed by irradiating the white light 2012 from the substrate 2001 side.

【００８０】この液晶表示装置は、絵素部に形成される
ＴＦＴ１００６、ゲート線駆動回路１００２を構成する
ＴＦＴ、データ線駆動回路１００３を構成するＴＦＴに
おいて、半導体層Ｓｉとゲート絶縁膜ＳｉＯ₂との界面
に窒素が導入されている。これにより、未結合や不対結
合等の不安定な結合状態が減少し、Ｓｉ−Ｎ結合やＯ−
Ｎ結合等の安定な結合が形成されるので、ホットエレク
トロン等に起因する界面準位の発生が抑制される。従っ
て、ＴＦＴの閾値シフトや相互コンダクタンスシフトが
減少して信頼性の高いＴＦＴとすることができ、経時変
化が少ない信頼性の高いドライバモノリシック型液晶表
示装置を得ることができる。In this liquid crystal display device, in the TFT 1006 formed in the pixel portion, the TFT forming the gate line driving circuit 1002, and the TFT forming the data line driving circuit 1003, the semiconductor layer Si and the gate insulating film SiO ₂ are formed. Nitrogen is introduced at the interface. As a result, unstable bond states such as unbonded bonds and unpaired bonds are reduced, and Si--N bonds and O--
Since stable bonds such as N bonds are formed, the generation of interface states due to hot electrons and the like is suppressed. Therefore, the threshold shift and the transconductance shift of the TFT are reduced, so that the TFT can be made highly reliable, and the highly reliable driver monolithic liquid crystal display device with less change over time can be obtained.

【００８１】この実施形態３では、実施形態１で示した
構造のＴＦＴを絵素部、ゲート線駆動回路およびデータ
線駆動回路に形成したが、実施形態２で示した構造のＴ
ＦＴを形成してもよく、また、絵素部、ゲート線駆動回
路およびデータ線駆動回路のいずれか１つの部分に形成
してもよい。In the third embodiment, the TFT having the structure shown in the first embodiment is formed in the pixel portion, the gate line driving circuit and the data line driving circuit, but the TFT having the structure shown in the second embodiment is formed.
The FT may be formed, or may be formed in any one of the pixel portion, the gate line driving circuit, and the data line driving circuit.

【００８２】[0082]

【発明の効果】以上の説明から明らかなように、本発明
によれば、半導体層上に絶縁膜を形成後、Ｎ₂ＯやＮＯ
等の窒素と酸素とからなるガス雰囲気中、１気圧より大
きな圧力で熱処理を行うことによりＳｉ／ＳｉＯ₂界面
に窒素が導入される。これにより、未結合や不対結合等
の不安定な結合が減少し、Ｓｉ−Ｎ結合やＯ−Ｎ結合等
の安定な結合が形成されるので、ホットエレクトロン等
に起因する界面準位の発生を抑制することができる。従
って、ＴＦＴの閾値シフトや相互コンダクタンスシフト
等が生じず、ＴＦＴの信頼性を向上することができる。As is apparent from the above description, according to the present invention, after forming an insulating film on a semiconductor layer, N ₂ O and NO are formed.
Nitrogen is introduced into the Si / SiO ₂ interface by heat treatment at a pressure greater than 1 atm in a gas atmosphere composed of nitrogen and oxygen. As a result, unstable bonds such as unbonded bonds and unpaired bonds are reduced, and stable bonds such as Si—N bonds and O—N bonds are formed, so that interface states caused by hot electrons and the like are generated. Can be suppressed. Therefore, the threshold shift and the transconductance shift of the TFT do not occur, and the reliability of the TFT can be improved.

【００８３】また、本発明によれば、高圧熱処理を行う
ことにより反応性を高くできるので、７００℃以下の低
温プロセスで反応を進めることができる。従って、シリ
コンウェハや石英基板より耐熱性が低い、安価なガラス
基板等の非石英基板を用いて半導体装置を作製すること
ができる。従って、直視型大型液晶ディスプレイの低コ
スト化を実現することができる。Further, according to the present invention, since the reactivity can be increased by performing the high pressure heat treatment, the reaction can proceed in a low temperature process of 700 ° C. or lower. Therefore, a semiconductor device can be manufactured using a non-quartz substrate such as an inexpensive glass substrate which has lower heat resistance than a silicon wafer or a quartz substrate. Therefore, it is possible to reduce the cost of the direct-view large-sized liquid crystal display.

【００８４】さらに、本発明によれば、基板搭載用の石
英管のガス導入管に、熱、光、電界または磁界等のエネ
ルギーを与えるガス分解手段を設けることにより、導入
ガスの反応性を高めることができる。また、反応速度が
速くなって処理時間を短縮させることもできる。Further, according to the present invention, the reactivity of the introduced gas is enhanced by providing the gas introducing tube of the quartz tube for mounting the substrate with gas decomposing means for giving energy such as heat, light, electric field or magnetic field. be able to. In addition, the reaction speed can be increased and the processing time can be shortened.

【００８５】本発明の液晶表示装置は、半導体層と絶縁
膜との界面特性を改善したＴＦＴを用いることにより、
経時変化が少なく信頼性の高い液晶表示装置を低コスト
に得ることができる。The liquid crystal display device of the present invention uses a TFT having improved interface characteristics between the semiconductor layer and the insulating film.
A highly reliable liquid crystal display device with little change over time can be obtained at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図１】（ａ）〜（ｇ）は、実施形態１のＴＦＴの製造
工程を示す断面図である。1A to 1G are cross-sectional views showing a manufacturing process of a TFT according to a first embodiment.

【図２】実施形態１のＴＦＴにおける半導体層と絶縁膜
との界面を示す断面図である。2 is a cross-sectional view showing an interface between a semiconductor layer and an insulating film in the TFT of Embodiment 1. FIG.

【図３】本発明に用いられる製造装置の一実施形態を示
す概略断面図である。FIG. 3 is a schematic cross-sectional view showing an embodiment of a manufacturing apparatus used in the present invention.

【図４】実施形態１のｎ型ＴＦＴと従来のｎ型ＴＦＴと
の通電試験による閾値シフトを示すグラフである。FIG. 4 is a graph showing a threshold shift of an n-type TFT of the first embodiment and a conventional n-type TFT in an energization test.

【図５】実施形態１のｎ型ＴＦＴと従来のｎ型ＴＦＴと
の通電試験による相互コンダクタンスシフトを示すグラ
フである。FIG. 5 is a graph showing a mutual conductance shift of an n-type TFT of the first embodiment and a conventional n-type TFT in an energization test.

【図６】実施形態１のｐ型ＴＦＴと従来のｐ型ＴＦＴと
の通電試験による閾値シフトを示すグラフである。FIG. 6 is a graph showing a threshold shift of a p-type TFT of Embodiment 1 and a conventional p-type TFT by an energization test.

【図７】実施形態１のｐ型ＴＦＴと従来のｐ型ＴＦＴと
の通電試験による相互コンダクタンスシフトを示すグラ
フである。FIG. 7 is a graph showing a mutual conductance shift of a p-type TFT of the first embodiment and a conventional p-type TFT in an energization test.

【図８】（ａ）〜（ｅ）は、実施形態２のＴＦＴの製造
工程を示す断面図である。8A to 8E are cross-sectional views showing the manufacturing process of the TFT of the second embodiment.

【図９】実施形態２のＴＦＴにおける半導体層と絶縁膜
との界面を示す断面図である。9 is a cross-sectional view showing an interface between a semiconductor layer and an insulating film in the TFT of Embodiment 2. FIG.

【図１０】実施形態２のｎ型ＴＦＴと従来のｎ型ＴＦＴ
との通電試験による閾値シフトを示すグラフである。FIG. 10 is an n-type TFT of Embodiment 2 and a conventional n-type TFT.
5 is a graph showing a threshold shift due to an energization test with.

【図１１】実施形態２のｎ型ＴＦＴと従来のｎ型ＴＦＴ
との通電試験による相互コンダクタンスシフトを示すグ
ラフである。FIG. 11 is an n-type TFT of Embodiment 2 and a conventional n-type TFT.
7 is a graph showing a mutual conductance shift due to an energization test with.

【図１２】実施形態２のｐ型ＴＦＴと従来のｐ型ＴＦＴ
との通電試験による閾値シフトを示すグラフである。FIG. 12 is a p-type TFT of Embodiment 2 and a conventional p-type TFT.
5 is a graph showing a threshold shift due to an energization test with.

【図１３】実施形態２のｐ型ＴＦＴと従来のｐ型ＴＦＴ
との通電試験による相互コンダクタンスシフトを示すグ
ラフである。FIG. 13 is a p-type TFT of Embodiment 2 and a conventional p-type TFT.
7 is a graph showing a mutual conductance shift due to an energization test with.

【図１４】実施形態３の液晶表示装置を示す回路構成図
である。FIG. 14 is a circuit configuration diagram showing a liquid crystal display device of a third embodiment.

【図１５】実施形態３の液晶表示装置におけるディスプ
レイ部を示す斜視図である。FIG. 15 is a perspective view showing a display unit in the liquid crystal display device of Embodiment 3.

【図１６】実施形態３の液晶表示装置におけるディスプ
レイ部を示す断面図である。16 is a cross-sectional view showing a display unit in the liquid crystal display device of Embodiment 3. FIG.

【符号の説明】[Explanation of symbols]

１００、４００ 基板 １０１、４０１ コーティング膜 １０２Ｓ、４０２Ｓ ソース部 １０２Ｄ、４０２Ｄ ドレイン部 １０２Ｃ、４０３ チャンネル部 １０３、４０４ ゲート絶縁膜 １０３Ｓ、４０４Ｓ 半導体層とゲート絶縁膜界面の
窒素濃度が高い領域 １０４、４０５ ゲート電極 １０５ 陽極酸化膜 １０６、４０６ 層間絶縁膜 １０７Ｓ、１０７Ｄ、４０７Ｓ、４０７Ｄ 引き出し電
極 １０８、４０８、３０１１ 保護膜 ２００ 高圧炉 ２０１、２０４ ガス導入管 ２０２、２０５ ガス排気管 ２０３ 石英管 ２０６ ガスヒータ ２０７ 加熱ヒータ ２０８ 石英ボード １００１ ディスプレイ部 １００２ ゲート線駆動回路部 １００３ データ線駆動回路部 １００４ ゲート線 １００５ データ線 １００６ ＴＦＴ １００７ 絵素 １００８ 補助容量 ２００１ 基板 ２００２ 対向基板 ２００３ 液晶層 ２００７ 絵素電極 ２００８ 共通電極 ２００９ カラーフィルター ２０１０、２０１１ 偏光板 ２０１２ 白色光 ３００６ 層間絶縁膜 ３００８ 第２の層間絶縁膜 ３００９ コンタクト用バッファ金属 ３０１２ 液晶配向膜 ３０１５ 第２の液晶配向膜100, 400 Substrate 101, 401 Coating film 102S, 402S Source part 102D, 402D Drain part 102C, 403 Channel part 103, 404 Gate insulating film 103S, 404S High nitrogen concentration region 104, 405 gate between semiconductor layer and gate insulating film Electrode 105 Anodized film 106, 406 Interlayer insulation film 107S, 107D, 407S, 407D Extraction electrode 108, 408, 3011 Protective film 200 High-pressure furnace 201, 204 Gas introduction pipe 202, 205 Gas exhaust pipe 203 Quartz pipe 206 Gas heater 207 Heater 208 quartz board 1001 display unit 1002 gate line drive circuit unit 1003 data line drive circuit unit 1004 gate line 1005 data line 1006 TFT 1007 picture element 1008 auxiliary capacitance 001 substrate 2002 counter substrate 2003 liquid crystal layer 2007 picture element electrode 2008 common electrode 2009 color filter 2010, 2011 polarizing plate 2012 white light 3006 interlayer insulating film 3008 second interlayer insulating film 3009 contact buffer metal 3012 liquid crystal aligning film 3015 second Liquid crystal alignment film

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】 少なくとも半導体層上に絶縁膜が形成さ
れた半導体装置であって、 該半導体層と絶縁膜との界面近傍に、他の領域よりも窒
素濃度が高い領域が形成されている半導体装置。1. A semiconductor device having an insulating film formed on at least a semiconductor layer, wherein a region having a higher nitrogen concentration than other regions is formed near an interface between the semiconductor layer and the insulating film. apparatus. 【請求項２】 少なくとも半導体層上に絶縁膜が形成さ
れた半導体装置の製造方法であって、 基板上に該半導体層および絶縁膜を形成する工程と、 該半導体層および絶縁膜が形成された基板に対して、窒
素と酸素とからなるガス雰囲気中、１気圧より大きな圧
力で熱処理を行って、該半導体層と絶縁膜との界面近傍
に、他の領域よりも窒素濃度が高い領域を形成する工程
と、 を含む半導体装置の製造方法。2. A method of manufacturing a semiconductor device having an insulating film formed on at least a semiconductor layer, the method comprising: forming the semiconductor layer and the insulating film on a substrate; and forming the semiconductor layer and the insulating film. Heat treatment is performed on the substrate in a gas atmosphere containing nitrogen and oxygen at a pressure higher than 1 atm to form a region having a higher nitrogen concentration than other regions in the vicinity of the interface between the semiconductor layer and the insulating film. And a method of manufacturing a semiconductor device, the method including: 【請求項３】 前記基板として非石英基板を用いる請求
項２に記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 2, wherein a non-quartz substrate is used as the substrate. 【請求項４】 前記熱処理を７００℃以下の温度で行う
請求項２に記載の半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 2, wherein the heat treatment is performed at a temperature of 700 ° C. or lower. 【請求項５】 前記ガスとして一酸化二窒素または一酸
化窒素を用いる請求項２に記載の半導体装置の製造方
法。5. The method of manufacturing a semiconductor device according to claim 2, wherein nitrous oxide or nitric oxide is used as the gas. 【請求項６】 少なくとも半導体層上に絶縁膜が形成さ
れた半導体装置の製造に用いられる製造装置であって、 ガス導入管および排気管を備えた高圧炉と、 該高圧炉内部に設けられ、ガス導入管と排気管とを備え
た基板搭載用の石英管と、 該高圧炉内部に設けられ、該石英管内の基板を加熱する
ためのヒータとを有し、 該石英管のガス導入管にガス分解手段が設けられている
半導体装置の製造装置。6. A manufacturing apparatus used for manufacturing a semiconductor device in which an insulating film is formed on at least a semiconductor layer, the high-pressure furnace having a gas introduction pipe and an exhaust pipe, and provided inside the high-pressure furnace. A quartz tube for mounting a substrate provided with a gas introduction tube and an exhaust tube, and a heater provided inside the high-pressure furnace for heating the substrate in the quartz tube, A semiconductor device manufacturing apparatus provided with gas decomposition means. 【請求項７】 請求項６に記載の製造装置を用いて、 半導体層および絶縁膜が形成された基板に対して、窒素
と酸素とからなるガス雰囲気中、１気圧より大きな圧力
で熱処理を行って、該半導体層と絶縁膜との界面近傍
に、他の領域よりも窒素濃度が高い領域を形成する半導
体装置の製造方法。7. The manufacturing apparatus according to claim 6, wherein the substrate on which the semiconductor layer and the insulating film are formed is subjected to a heat treatment under a pressure of more than 1 atm in a gas atmosphere of nitrogen and oxygen. And a method for manufacturing a semiconductor device, in which a region having a higher nitrogen concentration than other regions is formed near the interface between the semiconductor layer and the insulating film. 【請求項８】 同一基板上に、絵素をスイッチングする
ための表示部トランジスタと、該表示部トランジスタを
駆動するためのゲート線駆動回路およびデータ線駆動回
路とが設けられ、該基板と対向電極が形成された対向基
板との間に液晶層が狭持された液晶表示装置であって、 請求項１に記載の半導体装置が、該表示部トランジス
タ、ゲート線駆動回路を構成するトランジスタおよびデ
ータ線駆動回路を構成するトランジスタの内の少なくと
も一つとして形成されている液晶表示装置。8. A display transistor for switching pixels and a gate line drive circuit and a data line drive circuit for driving the display transistor are provided on the same substrate, and the substrate and the counter electrode are provided. A liquid crystal display device in which a liquid crystal layer is sandwiched between the liquid crystal layer and a counter substrate on which the semiconductor substrate is formed, wherein the semiconductor device according to claim 1 includes the display portion transistor, a transistor forming a gate line drive circuit, and a data line. A liquid crystal display device formed as at least one of transistors constituting a drive circuit.