JPH096718A - ポータブルコンピュータシステム - Google Patents
ポータブルコンピュータシステムInfo
- Publication number
- JPH096718A JPH096718A JP7150597A JP15059795A JPH096718A JP H096718 A JPH096718 A JP H096718A JP 7150597 A JP7150597 A JP 7150597A JP 15059795 A JP15059795 A JP 15059795A JP H096718 A JPH096718 A JP H096718A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bidirectional
- master
- bidirectional bus
- arbitration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】Ｉ2Ｃバスをポータブルコンピュータに採用
し、電源マイコンなどとの通信に利用できるようにす
る。 【構成】Ｉ／Ｏコントロールゲートアレイ１７、電源マ
イコン１８、バッテリパック１９のＥＥＰＲＯＭ１９
１、ＤＳマイコン４２、ＥＥＰＲＯＭ４３がＩ2Ｃバス
４に接続されており、そのＩ2Ｃバス４とＩＳＡバス３
間はＩ／Ｏコントロールゲートアレイ１７によって繋が
れている。Ｉ／Ｏコントロールゲートアレイ１７内に
は、マスタ制御ロジックが設けられており、Ｉ2Ｃバス
４に接続された電源マイコン１８とＤＳマイコン４２と
の間のマスタ調停は、それらマスタそれぞれが持つＲＥ
Ｑ＃線およびＧＮＴ＃線を利用して集中制御される。こ
のため、各デバイスにバス監視機能を設けることなく、
それらデバイス間のマスタ調停を精度良く行うことがで
きる。
し、電源マイコンなどとの通信に利用できるようにす
る。 【構成】Ｉ／Ｏコントロールゲートアレイ１７、電源マ
イコン１８、バッテリパック１９のＥＥＰＲＯＭ１９
１、ＤＳマイコン４２、ＥＥＰＲＯＭ４３がＩ2Ｃバス
４に接続されており、そのＩ2Ｃバス４とＩＳＡバス３
間はＩ／Ｏコントロールゲートアレイ１７によって繋が
れている。Ｉ／Ｏコントロールゲートアレイ１７内に
は、マスタ制御ロジックが設けられており、Ｉ2Ｃバス
４に接続された電源マイコン１８とＤＳマイコン４２と
の間のマスタ調停は、それらマスタそれぞれが持つＲＥ
Ｑ＃線およびＧＮＴ＃線を利用して集中制御される。こ
のため、各デバイスにバス監視機能を設けることなく、
それらデバイス間のマスタ調停を精度良く行うことがで
きる。
Description
【０００１】
【産業上の利用分野】この発明はバッテリ駆動可能なポ
ータブルコンピュータシステムに関し、特に複数のＩ／
Ｏデバイス間の通信が、１本のクロック信号線と１本の
シリアルデータ線とから構成される双方向バスを使用し
て行われるように改良されたポータブルコンピュータシ
ステム関する。
ータブルコンピュータシステムに関し、特に複数のＩ／
Ｏデバイス間の通信が、１本のクロック信号線と１本の
シリアルデータ線とから構成される双方向バスを使用し
て行われるように改良されたポータブルコンピュータシ
ステム関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータに使用さ
れるシステムバスとしては、ＩＳＡ（Ｉｎｄｕｓｔｒｙ
Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）バス
やＥＩＳＡ（Ｅｘｔｅｎｄｅｄ ＩＳＡ）バスが主流で
あったが、最近では、データ転送速度の高速化や、プロ
セッサに依存しないシステムアーキテクチャの構築のた
めに、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅ
ｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスが採用され始め
ている。
れるシステムバスとしては、ＩＳＡ（Ｉｎｄｕｓｔｒｙ
Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）バス
やＥＩＳＡ（Ｅｘｔｅｎｄｅｄ ＩＳＡ）バスが主流で
あったが、最近では、データ転送速度の高速化や、プロ
セッサに依存しないシステムアーキテクチャの構築のた
めに、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅ
ｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスが採用され始め
ている。
【０００３】ＰＣＩバスにおいては、ほとんど全てのデ
ータ転送はブロック転送を基本としており、これら各ブ
ロック転送はバースト転送を用いて実現されている。こ
れにより、例えばＰＣＩバスでは最大１３３Ｍバイト／
秒（データバスが３２ビット幅の時）のデータ転送速度
を実現できる。
ータ転送はブロック転送を基本としており、これら各ブ
ロック転送はバースト転送を用いて実現されている。こ
れにより、例えばＰＣＩバスでは最大１３３Ｍバイト／
秒（データバスが３２ビット幅の時）のデータ転送速度
を実現できる。
【０００４】したがって、ＰＣＩバスを採用すると、Ｉ
／Ｏデバイス間、およびシステムメモリとＩ／Ｏデバイ
スとの間のデータ転送などを高速に行うことが可能とな
り、システム性能を高めることができる。
／Ｏデバイス間、およびシステムメモリとＩ／Ｏデバイ
スとの間のデータ転送などを高速に行うことが可能とな
り、システム性能を高めることができる。
【０００５】このようなＰＣＩバスアーキテクチャは、
バッテリ駆動可能ポータブルコンピュータにも採用され
始めている。しかし、ポータブルコンピュータにおいて
は、システムボードの実装面積の制約などの問題から、
できる限りシステムボード上に配設されるバス幅のトー
タル値を少なく抑えることが要求されている。このた
め、大量の情報を高速転送する必要があるデバイスを除
く、他のデバイス間の通信についてはシリアル転送を利
用することが好ましい。これにより、それらデバイス間
を繋ぐバス幅を最小限に止めることができると共に、そ
れらデバイスを実現するＬＳＩのピン数を削減すること
も可能となる。
バッテリ駆動可能ポータブルコンピュータにも採用され
始めている。しかし、ポータブルコンピュータにおいて
は、システムボードの実装面積の制約などの問題から、
できる限りシステムボード上に配設されるバス幅のトー
タル値を少なく抑えることが要求されている。このた
め、大量の情報を高速転送する必要があるデバイスを除
く、他のデバイス間の通信についてはシリアル転送を利
用することが好ましい。これにより、それらデバイス間
を繋ぐバス幅を最小限に止めることができると共に、そ
れらデバイスを実現するＬＳＩのピン数を削減すること
も可能となる。
【０００６】シリアル転送のために使用できるバスとし
ては、例えば、フィリップス社のＩ2Ｃバスが知られて
いる。このＩ2Ｃバスは、１本のデータ線（ＳＤＡ）と
１本のクロック信号線（ＳＣＬ）から構成される簡単な
構造の双方向バスであり、ＴＶ受像機やビデオテープレ
コーダなどにおけるＩＣ間の通信に主に利用されてい
る。このＩ2Ｃバスを利用したデータ転送の手順を図９
および図１０を参照して説明する。
ては、例えば、フィリップス社のＩ2Ｃバスが知られて
いる。このＩ2Ｃバスは、１本のデータ線（ＳＤＡ）と
１本のクロック信号線（ＳＣＬ）から構成される簡単な
構造の双方向バスであり、ＴＶ受像機やビデオテープレ
コーダなどにおけるＩＣ間の通信に主に利用されてい
る。このＩ2Ｃバスを利用したデータ転送の手順を図９
および図１０を参照して説明する。
【０００７】図９には、Ｉ2Ｃバスに３つのデバイス
（Ａ，Ｂ，Ｃ）が接続されている様子が示されている。
Ｉ2Ｃバス上では、常にマスタとスレーブとが存在す
る。マスタはデータ転送サイクルの開始および終了を行
う装置であり、またスレーブはマスタによってアドレス
指定される装置である。
（Ａ，Ｂ，Ｃ）が接続されている様子が示されている。
Ｉ2Ｃバス上では、常にマスタとスレーブとが存在す
る。マスタはデータ転送サイクルの開始および終了を行
う装置であり、またスレーブはマスタによってアドレス
指定される装置である。
【０００８】デバイスＢがマスタとして動作してデバイ
スＡとの間でデータ転送を行う場合を想定すると、Ｉ2
Ｃバスのバスサイクルは次のように実行される。すなわ
ち、まず、デバイスＢは図１０に示されているようにデ
ータ線（ＳＤＡ）とクロック信号線（ＳＣＬ）を順次
“Ｌ”にして、バスサイクルのスタートを他の全てのデ
バイスに通知する。次いで、デバイスＢはデータ線（Ｓ
ＤＡ）上にデバイスＡのアドレスを出力し、その後、デ
ータ線（ＳＤＡ）を利用してデバイスＡとの間で必要な
データ転送を行う。データ転送が完了すると、デバイス
Ｂはクロック信号線（ＳＣＬ）とデータ線（ＳＤＡ）を
順次“Ｈ”にして、バスサイクルのストップを他の全て
のデバイスに通知する。
スＡとの間でデータ転送を行う場合を想定すると、Ｉ2
Ｃバスのバスサイクルは次のように実行される。すなわ
ち、まず、デバイスＢは図１０に示されているようにデ
ータ線（ＳＤＡ）とクロック信号線（ＳＣＬ）を順次
“Ｌ”にして、バスサイクルのスタートを他の全てのデ
バイスに通知する。次いで、デバイスＢはデータ線（Ｓ
ＤＡ）上にデバイスＡのアドレスを出力し、その後、デ
ータ線（ＳＤＡ）を利用してデバイスＡとの間で必要な
データ転送を行う。データ転送が完了すると、デバイス
Ｂはクロック信号線（ＳＣＬ）とデータ線（ＳＤＡ）を
順次“Ｈ”にして、バスサイクルのストップを他の全て
のデバイスに通知する。
【０００９】このように、Ｉ2Ｃバスは構造が簡単でデ
ータ転送の手順も単純である。このため、Ｉ2Ｃバスを
ポータブルコンビュータに採用すると、そのＩ2Ｃバス
上にＬＳＩを容易に追加することが可能となり、またシ
ステムボードの縮小化にも貢献することができる。
ータ転送の手順も単純である。このため、Ｉ2Ｃバスを
ポータブルコンビュータに採用すると、そのＩ2Ｃバス
上にＬＳＩを容易に追加することが可能となり、またシ
ステムボードの縮小化にも貢献することができる。
【００１０】
【発明が解決しようとする課題】しかし、Ｉ2Ｃバスを
ポータブルコンピュータに採用するに当たっては、次の
問題がある。すなわち、Ｉ2Ｃバスにはマスタ調停のた
めの制御線が定義されていないので、マスタとして機能
するデバイスとスレーブとして機能するデバイスとが常
に固定的に決定されている場合には問題ないが、Ｉ2Ｃ
バスに接続された複数のデバイスそれぞれが必要に応じ
てマスタとして動作することが要求されている場合に
は、バスアービトレーションのためのバス監視機能をそ
れら各デバイス内に設けることが必要となる。このバス
監視機能は前述のスタートサイクルとストップサイクル
を検出することよってＩ2Ｃバスの空きを調べるための
ものである。
ポータブルコンピュータに採用するに当たっては、次の
問題がある。すなわち、Ｉ2Ｃバスにはマスタ調停のた
めの制御線が定義されていないので、マスタとして機能
するデバイスとスレーブとして機能するデバイスとが常
に固定的に決定されている場合には問題ないが、Ｉ2Ｃ
バスに接続された複数のデバイスそれぞれが必要に応じ
てマスタとして動作することが要求されている場合に
は、バスアービトレーションのためのバス監視機能をそ
れら各デバイス内に設けることが必要となる。このバス
監視機能は前述のスタートサイクルとストップサイクル
を検出することよってＩ2Ｃバスの空きを調べるための
ものである。
【００１１】ところが、実際には、このようなバス監視
機能をデバイス毎に設けても、Ｉ2Ｃバスの使用権の調
停はそれだけでは十分ではなく、ストップサイクル後に
同時に複数のデバイスがスタートサイクルを実行した場
合のマスタ調停の問題なども解消する必要がある。
機能をデバイス毎に設けても、Ｉ2Ｃバスの使用権の調
停はそれだけでは十分ではなく、ストップサイクル後に
同時に複数のデバイスがスタートサイクルを実行した場
合のマスタ調停の問題なども解消する必要がある。
【００１２】さらに、ポータブルコンピュータ本体に必
要に応じて接続される拡張デバイスとの通信にＩ2Ｃバ
スを利用した場合には、もしその拡張デバイスがカレン
トなマスタとして動作している時にコンピュータ本体か
ら取り外されると、Ｉ2Ｃバス上ではクロック信号線
（ＳＣＬ）とデータ線（ＳＤＡ）が順次“Ｈ”レベルに
設定されるというストップサイクルが実行されなくな
り、コンピュータ本体内のデバイスが永久にマスタにな
れないという不具合が発生する危険もある。
要に応じて接続される拡張デバイスとの通信にＩ2Ｃバ
スを利用した場合には、もしその拡張デバイスがカレン
トなマスタとして動作している時にコンピュータ本体か
ら取り外されると、Ｉ2Ｃバス上ではクロック信号線
（ＳＣＬ）とデータ線（ＳＤＡ）が順次“Ｈ”レベルに
設定されるというストップサイクルが実行されなくな
り、コンピュータ本体内のデバイスが永久にマスタにな
れないという不具合が発生する危険もある。
【００１３】この発明はこのような点に鑑みてなされた
もので、バスマスタとして動作する事が要求される各デ
バイスにバス監視機能を設けることなく、それらデバイ
ス間の通信をＩ2Ｃバスのように１本のクロック信号線
と１本のシリアルデータ線とから構成される簡単な構造
の双方向バスによって効率良く行うことができるポータ
ブルコンピュータを提供することを目的とする。
もので、バスマスタとして動作する事が要求される各デ
バイスにバス監視機能を設けることなく、それらデバイ
ス間の通信をＩ2Ｃバスのように１本のクロック信号線
と１本のシリアルデータ線とから構成される簡単な構造
の双方向バスによって効率良く行うことができるポータ
ブルコンピュータを提供することを目的とする。
【００１４】
【課題を解決するための手段および作用】この発明は、
バッテリ駆動可能なポータブルコンピュータにおいて、
ＣＰＵと、システムバスと、１本のクロック信号線と１
本のシリアルデータ線とから構成される双方向バスと、
前記システムバスと前記双方向バスとの間に接続され、
前記双方向バスに接続可能な各種Ｉ／Ｏデバイスと前記
ＣＰＵとの間の通信を制御するＩ／Ｏ制御装置と、前記
双方向バスに接続され、前記コンピュータのシステム電
源を制御する電源コントローラであって、前記システム
電源の制御のために前記双方向バスを介してその双方向
バス上の各デバイスと通信する電源コントローラと、前
記Ｉ／Ｏ制御装置内に設けられ、前記双方向バスに接続
されたデバイスの中でその双方向バスのバスマスタとし
て機能する各デバイスが有するバスクアクセス要求信号
線とバスアクセス許可信号線とから構成される一対のバ
スアービトレーション制御線を利用して、前記双方向バ
スの使用権を調停する調停装置と、前記Ｉ／Ｏ制御装置
内に設けられ、前記ＣＰＵによってプログラム可能に構
成され、前記Ｉ／Ｏ制御装置を前記双方向バスのバスマ
スタとして動作させることを要求するバスアクセス要求
情報がセットされるレジスタとを具備し、前記調停装置
には、前記レジスタのバスアクセス要求情報が前記バス
アクセス許可信号線の１つとして入力されることを特徴
とする。
バッテリ駆動可能なポータブルコンピュータにおいて、
ＣＰＵと、システムバスと、１本のクロック信号線と１
本のシリアルデータ線とから構成される双方向バスと、
前記システムバスと前記双方向バスとの間に接続され、
前記双方向バスに接続可能な各種Ｉ／Ｏデバイスと前記
ＣＰＵとの間の通信を制御するＩ／Ｏ制御装置と、前記
双方向バスに接続され、前記コンピュータのシステム電
源を制御する電源コントローラであって、前記システム
電源の制御のために前記双方向バスを介してその双方向
バス上の各デバイスと通信する電源コントローラと、前
記Ｉ／Ｏ制御装置内に設けられ、前記双方向バスに接続
されたデバイスの中でその双方向バスのバスマスタとし
て機能する各デバイスが有するバスクアクセス要求信号
線とバスアクセス許可信号線とから構成される一対のバ
スアービトレーション制御線を利用して、前記双方向バ
スの使用権を調停する調停装置と、前記Ｉ／Ｏ制御装置
内に設けられ、前記ＣＰＵによってプログラム可能に構
成され、前記Ｉ／Ｏ制御装置を前記双方向バスのバスマ
スタとして動作させることを要求するバスアクセス要求
情報がセットされるレジスタとを具備し、前記調停装置
には、前記レジスタのバスアクセス要求情報が前記バス
アクセス許可信号線の１つとして入力されることを特徴
とする。
【００１５】このポータブルコンピュータにおいては、
電源コントローラなどの各種デバイスが、１本のクロッ
ク信号線と１本のシリアルデータ線とから構成される簡
単な構造の双方向バスに接続されており、その双方向バ
スとシステムバス間はＩ／Ｏ制御装置によって繋がれて
いる。Ｉ／Ｏ制御装置内には、双方向バスの使用権を調
停するための調停装置が設けられており、双方向バスに
接続されたバスマスタ間のマスタ調停は、それらマスタ
それぞれが持つバスクアクセス要求信号線およびバスア
クセス許可信号線を利用して調停装置によって集中制御
される。このため、各デバイスにバス監視機能を設ける
ことなく、それらデバイス間のマスタ調停を精度良く行
うことができる。また、Ｉ／Ｏ制御装置についてもバス
マスタとして動作する事が出来るように、Ｉ／Ｏ制御装
置内にはＣＰＵによってバスクアクセス要求情報が書き
込まれるレジスタが設けられている。このレジスタのバ
スクアクセス要求情報は、バスアクセス許可信号線の１
つとして調停装置に入力される。したがって、Ｉ／Ｏ制
御装置についてはバスクアクセス要求信号線の代わりに
レジスタが使用されて、他のデバイスと同様のマスタ調
停が行われる。よって、どのデバイスがマスタとして動
作する場合でも適切なバス調停が可能となる。
電源コントローラなどの各種デバイスが、１本のクロッ
ク信号線と１本のシリアルデータ線とから構成される簡
単な構造の双方向バスに接続されており、その双方向バ
スとシステムバス間はＩ／Ｏ制御装置によって繋がれて
いる。Ｉ／Ｏ制御装置内には、双方向バスの使用権を調
停するための調停装置が設けられており、双方向バスに
接続されたバスマスタ間のマスタ調停は、それらマスタ
それぞれが持つバスクアクセス要求信号線およびバスア
クセス許可信号線を利用して調停装置によって集中制御
される。このため、各デバイスにバス監視機能を設ける
ことなく、それらデバイス間のマスタ調停を精度良く行
うことができる。また、Ｉ／Ｏ制御装置についてもバス
マスタとして動作する事が出来るように、Ｉ／Ｏ制御装
置内にはＣＰＵによってバスクアクセス要求情報が書き
込まれるレジスタが設けられている。このレジスタのバ
スクアクセス要求情報は、バスアクセス許可信号線の１
つとして調停装置に入力される。したがって、Ｉ／Ｏ制
御装置についてはバスクアクセス要求信号線の代わりに
レジスタが使用されて、他のデバイスと同様のマスタ調
停が行われる。よって、どのデバイスがマスタとして動
作する場合でも適切なバス調停が可能となる。
【００１６】また、この発明は、バッテリ駆動可能なポ
ータブルコンピュータと、このポータブルコンピュータ
本体に取り外し可能に構成され、各種拡張デバイスが装
着可能な拡張ユニットとを有するコンピュータシステム
において、ＣＰＵと、システムバスと、１本のクロック
信号線と１本のシリアルデータ線とから構成される双方
向バスと、前記システムバスと前記双方向バスとの間に
接続され、前記双方向バスに接続可能な各種Ｉ／Ｏデバ
イスと前記ＣＰＵとの間の通信を制御するＩ／Ｏ制御装
置と、前記双方向バスに接続され、前記コンピュータの
システム電源を制御する電源コントローラと、前記拡張
ユニット内に設けられ、前記双方向バスを介して、前記
拡張ユニットの電源のオン／オフ、および前記ポータブ
ルコンピュータ本体と前記拡張ユニットとの着脱に関す
る情報をコンピュータ本体と通信する拡張ユニットコン
トローラと、前記Ｉ／Ｏ制御装置内に設けられ、前記電
源コントローラおよび拡張ユニットコントローラそれぞ
れが有するバスクアクセス要求信号線とバスアクセス許
可信号線とから構成される一対のバスアービトレーショ
ン制御線を利用して、前記双方向バスの使用権を調停す
るバス調停装置とを具備することを特徴とする。
ータブルコンピュータと、このポータブルコンピュータ
本体に取り外し可能に構成され、各種拡張デバイスが装
着可能な拡張ユニットとを有するコンピュータシステム
において、ＣＰＵと、システムバスと、１本のクロック
信号線と１本のシリアルデータ線とから構成される双方
向バスと、前記システムバスと前記双方向バスとの間に
接続され、前記双方向バスに接続可能な各種Ｉ／Ｏデバ
イスと前記ＣＰＵとの間の通信を制御するＩ／Ｏ制御装
置と、前記双方向バスに接続され、前記コンピュータの
システム電源を制御する電源コントローラと、前記拡張
ユニット内に設けられ、前記双方向バスを介して、前記
拡張ユニットの電源のオン／オフ、および前記ポータブ
ルコンピュータ本体と前記拡張ユニットとの着脱に関す
る情報をコンピュータ本体と通信する拡張ユニットコン
トローラと、前記Ｉ／Ｏ制御装置内に設けられ、前記電
源コントローラおよび拡張ユニットコントローラそれぞ
れが有するバスクアクセス要求信号線とバスアクセス許
可信号線とから構成される一対のバスアービトレーショ
ン制御線を利用して、前記双方向バスの使用権を調停す
るバス調停装置とを具備することを特徴とする。
【００１７】このシステムにおいては、電源コントロー
ラ、拡張ユニットコントローラ、およびＩ／Ｏ制御装置
が双方向バスに接続されており、電源コントローラおよ
び拡張ユニットコントローラそれぞれが持つ一対のバス
アービトレーション制御線を利用したマスタ調停が、Ｉ
／Ｏ制御装置内に設けられた調停装置によって行われ
る。このため、もし拡張ユニットコントローラがカレン
トマスタの時に拡張ユニットがコンピュータ本体から取
り外されても、拡張ユニットコントローラからのバスア
クセス要求信号がそれによってインアクティブになるた
め、双方向バスを拡張ユニットコントローラから解放す
る事ができる。よって、コンピュータ本体内のデバイス
が永久にマスタになれないという不具合の発生を防止す
ることが出来る。
ラ、拡張ユニットコントローラ、およびＩ／Ｏ制御装置
が双方向バスに接続されており、電源コントローラおよ
び拡張ユニットコントローラそれぞれが持つ一対のバス
アービトレーション制御線を利用したマスタ調停が、Ｉ
／Ｏ制御装置内に設けられた調停装置によって行われ
る。このため、もし拡張ユニットコントローラがカレン
トマスタの時に拡張ユニットがコンピュータ本体から取
り外されても、拡張ユニットコントローラからのバスア
クセス要求信号がそれによってインアクティブになるた
め、双方向バスを拡張ユニットコントローラから解放す
る事ができる。よって、コンピュータ本体内のデバイス
が永久にマスタになれないという不具合の発生を防止す
ることが出来る。
【００１８】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１には、この発明の一実施例に係わるコンピ
ュータシステムの構成が示されている。このコンピュー
タシステムは、バッテリ駆動可能なノートブックタイプ
またはラップトップタイプのポータブルコンピュータで
あり、そのシステムボード上には、プロセッサバス１、
内部ＰＣＩバス２、内部ＩＳＡバス３、および第１およ
び第２の２つのＩ2Ｃバス４，５が配設されており、ま
たこのポータブルコンピュータ本体１００に設けられた
ドッキングポートコネクタ５００に接続可能なドッキン
グステーション２００内には、外部ＰＣＩバス４と外部
ＩＳＡバス５が配設されている。
明する。図１には、この発明の一実施例に係わるコンピ
ュータシステムの構成が示されている。このコンピュー
タシステムは、バッテリ駆動可能なノートブックタイプ
またはラップトップタイプのポータブルコンピュータで
あり、そのシステムボード上には、プロセッサバス１、
内部ＰＣＩバス２、内部ＩＳＡバス３、および第１およ
び第２の２つのＩ2Ｃバス４，５が配設されており、ま
たこのポータブルコンピュータ本体１００に設けられた
ドッキングポートコネクタ５００に接続可能なドッキン
グステーション２００内には、外部ＰＣＩバス４と外部
ＩＳＡバス５が配設されている。
【００１９】コンピュータ本体１００内には、ＣＰＵ１
１、ホスト／ＰＣＩブリッジ装置１２、システムメモリ
１３、ディスプレイコントローラ１４、内部ＰＣＩ−Ｉ
ＳＡブリッジ装置１５、ＰＣＩ−ＤＳ（ＤＳ：ドッキン
グステーション）ブリッジ装置１６、Ｉ／Ｏコントロー
ルゲートアレイ１７、電源マイコン１８、バッテリパッ
ク１９、ＢＩＯＳ ＲＯＭ３１、キーボードコントロー
ラ３２、ＨＤＤ３３などが設けられている。また、ドッ
キングステーション２００内には、ＩＳＡ拡張スロッ
ト、ＰＣＩ拡張スロットの他、ＤＳ−ＰＣＩ／ＩＳＡブ
リッジ装置４１、ＤＳマイコン４２、ＥＥＰＲＯＭ４３
などが設けられている。
１、ホスト／ＰＣＩブリッジ装置１２、システムメモリ
１３、ディスプレイコントローラ１４、内部ＰＣＩ−Ｉ
ＳＡブリッジ装置１５、ＰＣＩ−ＤＳ（ＤＳ：ドッキン
グステーション）ブリッジ装置１６、Ｉ／Ｏコントロー
ルゲートアレイ１７、電源マイコン１８、バッテリパッ
ク１９、ＢＩＯＳ ＲＯＭ３１、キーボードコントロー
ラ３２、ＨＤＤ３３などが設けられている。また、ドッ
キングステーション２００内には、ＩＳＡ拡張スロッ
ト、ＰＣＩ拡張スロットの他、ＤＳ−ＰＣＩ／ＩＳＡブ
リッジ装置４１、ＤＳマイコン４２、ＥＥＰＲＯＭ４３
などが設けられている。
【００２０】ＣＰＵ１１は、例えば、米インテル社によ
って製造販売されているマイクロプロセッサ“Ｐｅｎｔ
ｉｕｍ”などによって実現されている。このＣＰＵ１１
の入出力ピンに直結されているプロセッサバス１は、６
４ビット幅のデータバスを有している。
って製造販売されているマイクロプロセッサ“Ｐｅｎｔ
ｉｕｍ”などによって実現されている。このＣＰＵ１１
の入出力ピンに直結されているプロセッサバス１は、６
４ビット幅のデータバスを有している。
【００２１】システムメモリ１３は、オペレーティング
システム、デバイスドライバ、実行対象のアプリケーシ
ョンプログラム、および処理データなどを格納するメモ
リデバイスであり、複数のＤＲＡＭによって構成されて
いる。このシステムメモリ１３は、３２ビット幅または
６４ビット幅のデータバスを有する専用のメモリバスを
介してホスト−ＰＣＩブリッジ装置１２に接続されてい
る。メモリバスのデータバスとしてはプロセッサバス１
のデータバスを利用することもできる。この場合、メモ
リバスは、アドレスバスと各種メモリ制御信号線とから
構成される。
システム、デバイスドライバ、実行対象のアプリケーシ
ョンプログラム、および処理データなどを格納するメモ
リデバイスであり、複数のＤＲＡＭによって構成されて
いる。このシステムメモリ１３は、３２ビット幅または
６４ビット幅のデータバスを有する専用のメモリバスを
介してホスト−ＰＣＩブリッジ装置１２に接続されてい
る。メモリバスのデータバスとしてはプロセッサバス１
のデータバスを利用することもできる。この場合、メモ
リバスは、アドレスバスと各種メモリ制御信号線とから
構成される。
【００２２】ホスト／ＰＣＩブリッジ装置１２は、プロ
セッサバス１と内部ＰＣＩバス２との間を繋ぐブリッジ
ＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして
機能する。このホスト／ＰＣＩブリッジ装置１２は、プ
ロセッサバス１と内部ＰＣＩバス２との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してシステムメモリ１３のア
クセス制御する機能などを有している。
セッサバス１と内部ＰＣＩバス２との間を繋ぐブリッジ
ＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして
機能する。このホスト／ＰＣＩブリッジ装置１２は、プ
ロセッサバス１と内部ＰＣＩバス２との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してシステムメモリ１３のア
クセス制御する機能などを有している。
【００２３】内部ＰＣＩバス２はクロック同期型の入出
力バスであり、内部ＰＣＩバス２上の全てのサイクルは
ＰＣＩバスクロックに同期して行なわれる。ＰＣＩバス
クロックの周波数は最大３３ＭＨｚである。ＰＣＩバス
２は、時分割的に使用されるアドレス／データバスを有
している。このアドレス／データバスは、３２ビット幅
である。
力バスであり、内部ＰＣＩバス２上の全てのサイクルは
ＰＣＩバスクロックに同期して行なわれる。ＰＣＩバス
クロックの周波数は最大３３ＭＨｚである。ＰＣＩバス
２は、時分割的に使用されるアドレス／データバスを有
している。このアドレス／データバスは、３２ビット幅
である。
【００２４】ＰＣＩバス２上のデータ転送サイクルは、
アドレスフェーズとそれに後続する１以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は８ビット、１６ビット、２４ビットまたは３２ビット
のデータが出力される。
アドレスフェーズとそれに後続する１以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は８ビット、１６ビット、２４ビットまたは３２ビット
のデータが出力される。
【００２５】ディスプレイコントローラ１４は、ホスト
／ＰＣＩブリッジ装置１２と同様にＰＣＩバス２のバス
マスタの１つであり、ビデオメモリ（ＶＲＡＭ）１４２
の画像データをＬＣＤ１４１や外部のＣＲＴディプレイ
１４３に表示する。
／ＰＣＩブリッジ装置１２と同様にＰＣＩバス２のバス
マスタの１つであり、ビデオメモリ（ＶＲＡＭ）１４２
の画像データをＬＣＤ１４１や外部のＣＲＴディプレイ
１４３に表示する。
【００２６】内部ＰＣＩ−ＩＳＡブリッジ装置１５は、
内部ＰＣＩバス２と内部ＩＳＡバス３との間を繋ぐブリ
ッジＬＳＩである。内部ＩＳＡバス３には、ＢＩＯＳ
ＲＯＭ３１、キーボードコントローラ３２、ＨＤＤ３
３、Ｉ／Ｏコントロールゲートアレイ１７が接続されて
いる。
内部ＰＣＩバス２と内部ＩＳＡバス３との間を繋ぐブリ
ッジＬＳＩである。内部ＩＳＡバス３には、ＢＩＯＳ
ＲＯＭ３１、キーボードコントローラ３２、ＨＤＤ３
３、Ｉ／Ｏコントロールゲートアレイ１７が接続されて
いる。
【００２７】ＰＣＩ−ＤＳブリッジ装置１６は、内部Ｐ
ＣＩバス２と、ドッキングポートコネクタ５００を介し
てドッキングステーション２００に導出されるＰＣＩバ
ス相当のドッキングバスとを繋ぐブリッジＬＳＩであ
り、ＰＣＩバス２上のバスマスタとして機能する。
ＣＩバス２と、ドッキングポートコネクタ５００を介し
てドッキングステーション２００に導出されるＰＣＩバ
ス相当のドッキングバスとを繋ぐブリッジＬＳＩであ
り、ＰＣＩバス２上のバスマスタとして機能する。
【００２８】Ｉ／Ｏコントロールゲートアレイ１７は、
内部ＩＳＡバス３と第１のＩ2Ｃバス４とを繋ぐブリッ
ジＬＳＩであり、ＣＰＵ１１によってリード／ライト可
能な複数のレジスタ群を内蔵している。これらレジスタ
群を使用することにより、ＣＰＵ１１とＩ2Ｃバス４上
のデバイスとの通信が可能となる。
内部ＩＳＡバス３と第１のＩ2Ｃバス４とを繋ぐブリッ
ジＬＳＩであり、ＣＰＵ１１によってリード／ライト可
能な複数のレジスタ群を内蔵している。これらレジスタ
群を使用することにより、ＣＰＵ１１とＩ2Ｃバス４上
のデバイスとの通信が可能となる。
【００２９】Ｉ2Ｃバス４は、１本のクロック信号線
（ＳＣＬ）と１本のデータ線（ＳＤＡ）から構成される
双方向バスであり、ドックキングポートコネクタ５００
を介してドッキングステーション２００にも導出されて
いる。クロック信号線（ＳＣＬ）および１本のデータ線
（ＳＤＡ）は、それぞれ“Ｈ”レベルにプルアップされ
ている。
（ＳＣＬ）と１本のデータ線（ＳＤＡ）から構成される
双方向バスであり、ドックキングポートコネクタ５００
を介してドッキングステーション２００にも導出されて
いる。クロック信号線（ＳＣＬ）および１本のデータ線
（ＳＤＡ）は、それぞれ“Ｈ”レベルにプルアップされ
ている。
【００３０】このシステムにおいては、Ｉ2Ｃバス４
は、５つのデバイス、すなわち、Ｉ／Ｏコントロールゲ
ートアレイ１７、電源マイコン１８、バッテリパック１
９のＥＥＰＲＯＭ１９１、ＤＳマイコン４２、ＥＥＰＲ
ＯＭ４３間の通信に利用される。
は、５つのデバイス、すなわち、Ｉ／Ｏコントロールゲ
ートアレイ１７、電源マイコン１８、バッテリパック１
９のＥＥＰＲＯＭ１９１、ＤＳマイコン４２、ＥＥＰＲ
ＯＭ４３間の通信に利用される。
【００３１】Ｉ／Ｏコントロールゲートアレイ１７に
は、Ｉ2Ｃバス４に接続されるデバイスの中でマスタと
して動作する電源マイコン１８とＤＳマイコン４２との
間でＩ2Ｃバス４の使用権を調停するためのマスタ調停
装置が内蔵されている。このマスタ調停は、電源マイコ
ン１８が有する１対のアービトレーション制御信号線
（バスアクセス要求信号線ＰＳＲＥＱ＃、バスアクセス
許可信号線ＰＳＧＮＴ＃）と、ＤＳマイコン４２が有す
る１対のアービトレーション制御信号線（バスアクセス
要求信号線ＤＰＲＥＱ＃、バスアクセス許可信号線ＤＰ
ＧＮＴ＃）とを利用して行われる。
は、Ｉ2Ｃバス４に接続されるデバイスの中でマスタと
して動作する電源マイコン１８とＤＳマイコン４２との
間でＩ2Ｃバス４の使用権を調停するためのマスタ調停
装置が内蔵されている。このマスタ調停は、電源マイコ
ン１８が有する１対のアービトレーション制御信号線
（バスアクセス要求信号線ＰＳＲＥＱ＃、バスアクセス
許可信号線ＰＳＧＮＴ＃）と、ＤＳマイコン４２が有す
る１対のアービトレーション制御信号線（バスアクセス
要求信号線ＤＰＲＥＱ＃、バスアクセス許可信号線ＤＰ
ＧＮＴ＃）とを利用して行われる。
【００３２】また、Ｉ／Ｏコントロールゲートアレイ１
７は、ＲＧＢコネクタ４００を介して外部ＣＲＴディス
プレイ１４３に導出されるＩ2Ｃバス５にも接続されて
おり、Ｉ2Ｃバス５を介して外部ＣＲＴディスプレイ１
４３内蔵のマイコン１４３ａとの間でモニタＩＤや、Ｃ
ＲＴディスプレイ１４３の電力制御などのための通信を
行う事も出来る。
７は、ＲＧＢコネクタ４００を介して外部ＣＲＴディス
プレイ１４３に導出されるＩ2Ｃバス５にも接続されて
おり、Ｉ2Ｃバス５を介して外部ＣＲＴディスプレイ１
４３内蔵のマイコン１４３ａとの間でモニタＩＤや、Ｃ
ＲＴディスプレイ１４３の電力制御などのための通信を
行う事も出来る。
【００３３】バッテリパック１９は、コンピュータ本体
１００に取り外し可能に装着されるものであり、ＥＥＰ
ＲＯＭ１９１を内蔵している。ＥＥＰＲＯＭ１９１は、
Ｉ2Ｃバス４に接続される。このＥＥＰＲＯＭ１９１に
は、バッテリパック１９の２次電池の種類、残存容量な
どを示すバッテリ情報が格納されている。このバッテリ
情報は電源マイコン１８によって読み取られ、バッテリ
の充電制御やシステム電源の管理に利用される。
１００に取り外し可能に装着されるものであり、ＥＥＰ
ＲＯＭ１９１を内蔵している。ＥＥＰＲＯＭ１９１は、
Ｉ2Ｃバス４に接続される。このＥＥＰＲＯＭ１９１に
は、バッテリパック１９の２次電池の種類、残存容量な
どを示すバッテリ情報が格納されている。このバッテリ
情報は電源マイコン１８によって読み取られ、バッテリ
の充電制御やシステム電源の管理に利用される。
【００３４】電源マイコン１８は、このシステム電源の
オン／オフなどの動作電源の制御を行うコントローラで
あり、バッテリパック１９の２次電池の充電制御などを
行う。この電源マイコン１８は、Ｉ2Ｃバス４のバスマ
スタとして機能することができ、そのＩ2Ｃバス４を利
用して、ＥＥＰＲＯＭ１９１からのバッテリ情報のリー
ド、ホットドッキング／ホットアンドッキングなどを実
現するためのＤＳマイコン４２との通信、ＣＰＵ１１と
の間の各種電源ステータス／電源制御コマンドの授受の
ためのＩ／Ｏコントロールゲートアレイ１７との通信な
どを行う。電源ステータスには、システム電源スイッチ
のオン／オフ、バッテリ残存容量、ＡＣアダプタの有無
などの情報が含まれる。
オン／オフなどの動作電源の制御を行うコントローラで
あり、バッテリパック１９の２次電池の充電制御などを
行う。この電源マイコン１８は、Ｉ2Ｃバス４のバスマ
スタとして機能することができ、そのＩ2Ｃバス４を利
用して、ＥＥＰＲＯＭ１９１からのバッテリ情報のリー
ド、ホットドッキング／ホットアンドッキングなどを実
現するためのＤＳマイコン４２との通信、ＣＰＵ１１と
の間の各種電源ステータス／電源制御コマンドの授受の
ためのＩ／Ｏコントロールゲートアレイ１７との通信な
どを行う。電源ステータスには、システム電源スイッチ
のオン／オフ、バッテリ残存容量、ＡＣアダプタの有無
などの情報が含まれる。
【００３５】電源マイコン１８がＩ2Ｃバス４を使用す
る時は、まず、バスアクセス要求信号線ＰＳＲＥＱ＃を
アクティブにし、バスアクセス許可信号線ＰＳＧＮＴ＃
がアクティブになのまで待つ。バスアクセス許可信号線
ＰＳＧＮＴ＃が与えられると、電源マイコン１８はＩ2
Ｃバス４のバスサイクル（スタートサイクル、転送サイ
クル、ストップサイクル）を開始する。全てのデータ転
送を完了すると、電源マイコン１８は、バスアクセス要
求信号線ＰＳＲＥＱ＃をインアクティブにして、Ｉ2Ｃ
バス４を解放する。
る時は、まず、バスアクセス要求信号線ＰＳＲＥＱ＃を
アクティブにし、バスアクセス許可信号線ＰＳＧＮＴ＃
がアクティブになのまで待つ。バスアクセス許可信号線
ＰＳＧＮＴ＃が与えられると、電源マイコン１８はＩ2
Ｃバス４のバスサイクル（スタートサイクル、転送サイ
クル、ストップサイクル）を開始する。全てのデータ転
送を完了すると、電源マイコン１８は、バスアクセス要
求信号線ＰＳＲＥＱ＃をインアクティブにして、Ｉ2Ｃ
バス４を解放する。
【００３６】ドッキングステーション２００は、ポータ
ブルコンピュータ本体１００に取り外し可能に装着でき
る拡張ユニットである。このドッキングステーション２
００の筐体には、ポータブルコンピュータ本体１００を
収容するための載置面と、この載置面上にポータブルコ
ンピュータ本体１００がセットされた時に、ＤＳマイコ
ン４３の制御の下でドッキングステーション２００とコ
ンピュータ本体１００とをドッキングさせるオートロー
ディング機構などが設けられている。また、ドッキング
ステーション２００には、ポータブルコンピュータ本体
１００がセットされたことを検出してＤＳマイコン４３
に通知するための検出スイッチ、イジェクトスイッチ、
電源スイッチなども設けられている。イジェクトスイッ
チは、オートローディング機構によってドッキングステ
ーション２００とドッキングされているコンピュータ本
体１００を、そのドッキングステーション２００から取
り外すための操作スイッチである。イジェクトスイッチ
が押されると、オートローディング機構のモータが逆回
転され、ポータブルコンピュータ本体１００がドッキン
グステーション２００から電気的に分離され取り外され
る。
ブルコンピュータ本体１００に取り外し可能に装着でき
る拡張ユニットである。このドッキングステーション２
００の筐体には、ポータブルコンピュータ本体１００を
収容するための載置面と、この載置面上にポータブルコ
ンピュータ本体１００がセットされた時に、ＤＳマイコ
ン４３の制御の下でドッキングステーション２００とコ
ンピュータ本体１００とをドッキングさせるオートロー
ディング機構などが設けられている。また、ドッキング
ステーション２００には、ポータブルコンピュータ本体
１００がセットされたことを検出してＤＳマイコン４３
に通知するための検出スイッチ、イジェクトスイッチ、
電源スイッチなども設けられている。イジェクトスイッ
チは、オートローディング機構によってドッキングステ
ーション２００とドッキングされているコンピュータ本
体１００を、そのドッキングステーション２００から取
り外すための操作スイッチである。イジェクトスイッチ
が押されると、オートローディング機構のモータが逆回
転され、ポータブルコンピュータ本体１００がドッキン
グステーション２００から電気的に分離され取り外され
る。
【００３７】ドッキングステーション２００のＤＳ−Ｐ
ＣＩ／ＩＳＡブリッジ装置４１は、コンピュータ本体か
らドッキングステーション２００に導出されるドッキン
グバス（ＰＣＩバス相当）と外部ＰＣＩバス６および外
部ＩＳＡバス７とを繋ぐブリッジＬＳＩである。このＤ
Ｓ−ＰＣＩ／ＩＳＡブリッジ装置４１は、ＰＣＩバスマ
スタの１つである。
ＣＩ／ＩＳＡブリッジ装置４１は、コンピュータ本体か
らドッキングステーション２００に導出されるドッキン
グバス（ＰＣＩバス相当）と外部ＰＣＩバス６および外
部ＩＳＡバス７とを繋ぐブリッジＬＳＩである。このＤ
Ｓ−ＰＣＩ／ＩＳＡブリッジ装置４１は、ＰＣＩバスマ
スタの１つである。
【００３８】ＤＳマイコン４２は、ドッキングステーシ
ョン２００の電源のオン／オフ、およびポータブルコン
ピュータ本体１００とドッキングステーション２００と
のドッキング／アンドッキングを制御するためのコント
ローラであり、Ｉ2Ｃバス４を使用して電源コントロー
ラ１８およびＩ／Ｏコントロールゲートアレイ１７と通
信する。このＤＳマイコン４２もＩ2Ｃバス４のバスマ
スタとして動作することが出来る。
ョン２００の電源のオン／オフ、およびポータブルコン
ピュータ本体１００とドッキングステーション２００と
のドッキング／アンドッキングを制御するためのコント
ローラであり、Ｉ2Ｃバス４を使用して電源コントロー
ラ１８およびＩ／Ｏコントロールゲートアレイ１７と通
信する。このＤＳマイコン４２もＩ2Ｃバス４のバスマ
スタとして動作することが出来る。
【００３９】ＤＳマイコン４２がＩ2Ｃバス４を使用す
る時は、まず、バスアクセス要求信号線ＤＰＲＥＱ＃を
アクティブにし、バスアクセス許可信号線ＤＰＧＮＴ＃
が与えられるのを待つ。バスアクセス許可信号線ＤＰＧ
ＮＴ＃が与えられると、ＤＳマイコン４２はＩ2Ｃバス
４のバスサイクル（スタートサイクル、転送サイクル、
ストップサイクル）を開始する。全てのデータ転送を完
了すると、ＤＳマイコン４２はバスアクセス要求信号線
ＤＰＲＥＱ＃をインアクティブにして、Ｉ2Ｃバス４を
解放する。
る時は、まず、バスアクセス要求信号線ＤＰＲＥＱ＃を
アクティブにし、バスアクセス許可信号線ＤＰＧＮＴ＃
が与えられるのを待つ。バスアクセス許可信号線ＤＰＧ
ＮＴ＃が与えられると、ＤＳマイコン４２はＩ2Ｃバス
４のバスサイクル（スタートサイクル、転送サイクル、
ストップサイクル）を開始する。全てのデータ転送を完
了すると、ＤＳマイコン４２はバスアクセス要求信号線
ＤＰＲＥＱ＃をインアクティブにして、Ｉ2Ｃバス４を
解放する。
【００４０】ＥＥＰＲＯＭ４３は、ドッキングステーシ
ョン２００の拡張スロットに装着されている拡張カード
の属性（アドレス、ＤＭＡチャネル、ＩＲＱ番号、その
他）など、プラグ・アンド・プレイに必要なＰｎＰ情報
が格納される。このＰｎＰ情報は、コンピュータ本体１
００とドッキングステーション２００とがドッキングさ
れた時や、コンピュータ本体１００またはドッキングス
テーション２００のパワーオン時などに、ＢＩＯＳ Ｒ
ＯＭ３１のシステムＢＩＯＳの制御の下、Ｉ2Ｃバス４
を介してコントロールゲートアレイ１７によってＥＥＰ
ＲＯＭ４３からリードされる。
ョン２００の拡張スロットに装着されている拡張カード
の属性（アドレス、ＤＭＡチャネル、ＩＲＱ番号、その
他）など、プラグ・アンド・プレイに必要なＰｎＰ情報
が格納される。このＰｎＰ情報は、コンピュータ本体１
００とドッキングステーション２００とがドッキングさ
れた時や、コンピュータ本体１００またはドッキングス
テーション２００のパワーオン時などに、ＢＩＯＳ Ｒ
ＯＭ３１のシステムＢＩＯＳの制御の下、Ｉ2Ｃバス４
を介してコントロールゲートアレイ１７によってＥＥＰ
ＲＯＭ４３からリードされる。
【００４１】次に、図２を参照して、Ｉ／Ｏコントロー
ルゲートアレイ１７の具体的な構成を説明する。図２に
示されているように、Ｉ／Ｏコントロールゲートアレイ
１７には、Ｉ2Ｃマスタ制御ロジック１７１、Ｉ2Ｃスレ
ーブロジック１７２、Ｉ2Ｃマスタロジック１７３、お
よびマスタ制御レジスタ群１７４が設けられている。
ルゲートアレイ１７の具体的な構成を説明する。図２に
示されているように、Ｉ／Ｏコントロールゲートアレイ
１７には、Ｉ2Ｃマスタ制御ロジック１７１、Ｉ2Ｃスレ
ーブロジック１７２、Ｉ2Ｃマスタロジック１７３、お
よびマスタ制御レジスタ群１７４が設けられている。
【００４２】Ｉ2Ｃマスタ制御ロジック１７１は、バス
アービトレーション制御信号線（ＰＳＲＥＱ＃，ＰＳＧ
ＮＴ＃，ＤＰＲＥＱ＃，ＤＰＧＮＴ＃）を利用して、Ｉ
2Ｃバス４のバスマスタを決定するためのマスタ調停装
置である。マスタ制御レジスタ群１７４はＣＰＵ１１に
よってリード／ライト可能なレジスタ群であり、このマ
スタ制御レジスタ群１７４内にはＩ2Ｃマスタアービト
レーション制御レジスタなどが含まれている。このＩ2
Ｃマスタアービトレーション制御レジスタには、Ｉ／Ｏ
コントロールゲートアレイ１７をＩ2Ｃバス４のマスタ
として動作させる事を要求するフラグがＣＰＵ１１によ
ってセットされる。このフラグは、バスアクセス要求信
号（ＲＥＱ＃）の１つとしてＩ2Ｃマスタ制御ロジック
１７１に送られる。これにより、Ｉ／Ｏコントロールゲ
ートアレイ１７についてもＩ2Ｃバス４に対するマスタ
調停に加えることが出来る。
アービトレーション制御信号線（ＰＳＲＥＱ＃，ＰＳＧ
ＮＴ＃，ＤＰＲＥＱ＃，ＤＰＧＮＴ＃）を利用して、Ｉ
2Ｃバス４のバスマスタを決定するためのマスタ調停装
置である。マスタ制御レジスタ群１７４はＣＰＵ１１に
よってリード／ライト可能なレジスタ群であり、このマ
スタ制御レジスタ群１７４内にはＩ2Ｃマスタアービト
レーション制御レジスタなどが含まれている。このＩ2
Ｃマスタアービトレーション制御レジスタには、Ｉ／Ｏ
コントロールゲートアレイ１７をＩ2Ｃバス４のマスタ
として動作させる事を要求するフラグがＣＰＵ１１によ
ってセットされる。このフラグは、バスアクセス要求信
号（ＲＥＱ＃）の１つとしてＩ2Ｃマスタ制御ロジック
１７１に送られる。これにより、Ｉ／Ｏコントロールゲ
ートアレイ１７についてもＩ2Ｃバス４に対するマスタ
調停に加えることが出来る。
【００４３】Ｉ2Ｃスレーブロジック１７２はＩ2Ｃバス
４のスレーブデバイスとして動作するハードウェアであ
り、ここには、Ｉ2Ｃバス４に接続された各デバイスと
の通信のために使用される通信用レジスタなどが含まれ
ている。
４のスレーブデバイスとして動作するハードウェアであ
り、ここには、Ｉ2Ｃバス４に接続された各デバイスと
の通信のために使用される通信用レジスタなどが含まれ
ている。
【００４４】Ｉ2Ｃマスタロジック１７３はＩ2Ｃバス４
およびＩ2Ｃバス５のマスタデバイスとして動作するハ
ードウェアであり、通信用レジスタや、バスサイクル制
御ロジックなどが含まれている。
およびＩ2Ｃバス５のマスタデバイスとして動作するハ
ードウェアであり、通信用レジスタや、バスサイクル制
御ロジックなどが含まれている。
【００４５】Ｉ2Ｃスレーブロジック１７２とＩ2Ｃマス
タロジック１７３は、Ｉ／Ｏコントロールゲートアレイ
１７内に設けられたＩ2Ｃバスインタフェース制御レジ
スタにセットされるフラグＦ１によってそれぞれ動作制
御される。すなわち、図５に示されているように、Ｉ2
Ｃバスインタフェース制御レジスタ１７５はＣＰＵ１１
によってリード／ライト可能な８ビットレジスタであ
り、そのｂ７にはフラグＦ１がセットされる。フラグＦ
１はＩ／Ｏコントロールゲートアレイ１７のＩ2Ｃバス
４に対する動作モードをバスマスタ／スレーブに設定す
るためのものであり、Ｆ１＝“０”でスレーブモードを
示し、Ｆ１＝“１”でマスタモードを示す。
タロジック１７３は、Ｉ／Ｏコントロールゲートアレイ
１７内に設けられたＩ2Ｃバスインタフェース制御レジ
スタにセットされるフラグＦ１によってそれぞれ動作制
御される。すなわち、図５に示されているように、Ｉ2
Ｃバスインタフェース制御レジスタ１７５はＣＰＵ１１
によってリード／ライト可能な８ビットレジスタであ
り、そのｂ７にはフラグＦ１がセットされる。フラグＦ
１はＩ／Ｏコントロールゲートアレイ１７のＩ2Ｃバス
４に対する動作モードをバスマスタ／スレーブに設定す
るためのものであり、Ｆ１＝“０”でスレーブモードを
示し、Ｆ１＝“１”でマスタモードを示す。
【００４６】Ｆ１＝“０”のとき、Ｉ2Ｃスレーブロジ
ック１７２だけがＩ2Ｃバス４の使用が許可され、Ｉ2Ｃ
マスタロジック１７３についてはＩ2Ｃバス４の使用が
禁止される。したがって、図２に示されているように、
Ｉ2Ｃスレーブロジック１７２だけがＩ2Ｃバス４に接続
され、Ｉ2Ｃマスタロジック１７３はＩ2Ｃバス４から分
離されることになる。
ック１７２だけがＩ2Ｃバス４の使用が許可され、Ｉ2Ｃ
マスタロジック１７３についてはＩ2Ｃバス４の使用が
禁止される。したがって、図２に示されているように、
Ｉ2Ｃスレーブロジック１７２だけがＩ2Ｃバス４に接続
され、Ｉ2Ｃマスタロジック１７３はＩ2Ｃバス４から分
離されることになる。
【００４７】さらに、Ｉ2Ｃマスタロジック１７３につ
いては、Ｉ／Ｏコントロールゲートアレイ１７内に設け
られたモニタＩＤ制御レジスタにセットされるフラグＦ
２によっても動作制御される。すなわち、図６に示され
ているように、モニタＩＤ制御レジスタ１７６はＣＰＵ
１１によってリード／ライト可能な８ビットレジスタで
あり、そのｂ７にはフラグＦ２がセットされる。フラグ
Ｆ２はＩ／Ｏコントロールゲートアレイ１７をＩ2Ｃバ
ス５に対してバスマスタとして動作させるか否かを指定
するためのものであり、Ｆ２＝“０”はＩ2Ｃバス５を
使用したＣＲＴ１４３との通信の実行を指示する。
いては、Ｉ／Ｏコントロールゲートアレイ１７内に設け
られたモニタＩＤ制御レジスタにセットされるフラグＦ
２によっても動作制御される。すなわち、図６に示され
ているように、モニタＩＤ制御レジスタ１７６はＣＰＵ
１１によってリード／ライト可能な８ビットレジスタで
あり、そのｂ７にはフラグＦ２がセットされる。フラグ
Ｆ２はＩ／Ｏコントロールゲートアレイ１７をＩ2Ｃバ
ス５に対してバスマスタとして動作させるか否かを指定
するためのものであり、Ｆ２＝“０”はＩ2Ｃバス５を
使用したＣＲＴ１４３との通信の実行を指示する。
【００４８】従って、Ｆ１＝“０”、Ｆ２＝“０”のと
きは、Ｉ2Ｃスレーブロジック１７２がＩ2Ｃバス４のス
レーブとして動作しながら、Ｉ2Ｃマスタロジック１７
３がＩ2Ｃバス５のマスタとして動作することが出来
る。
きは、Ｉ2Ｃスレーブロジック１７２がＩ2Ｃバス４のス
レーブとして動作しながら、Ｉ2Ｃマスタロジック１７
３がＩ2Ｃバス５のマスタとして動作することが出来
る。
【００４９】また、図２に示されているように、Ｉ／Ｏ
コントロールゲートアレイ１７から電源マイコン１８に
はＰＳステータス更新信号線が配設されている。このＰ
Ｓステータス更新信号は、システムＢＩＯＳが電源マイ
コン１８に情報を送るときなどにアクティブにされる。
ＰＳステータス更新信号がアクティブに設定されると、
電源マイコン１８は、Ｉ2Ｃバス４の使用権を獲得した
後、Ｉ／Ｏコントロールゲートアレイ１７の通信レジス
タからデータをリードするためのバスサイクルを行う。
コントロールゲートアレイ１７から電源マイコン１８に
はＰＳステータス更新信号線が配設されている。このＰ
Ｓステータス更新信号は、システムＢＩＯＳが電源マイ
コン１８に情報を送るときなどにアクティブにされる。
ＰＳステータス更新信号がアクティブに設定されると、
電源マイコン１８は、Ｉ2Ｃバス４の使用権を獲得した
後、Ｉ／Ｏコントロールゲートアレイ１７の通信レジス
タからデータをリードするためのバスサイクルを行う。
【００５０】図３には、図２のＩ2Ｃマスタ制御ロジッ
ク１７１の具体的なハードウェア構成が示されている。
Ｉ2Ｃマスタ制御ロジック１７１は、４つのＲＥＱ＃を
入力するためのリクエスト入力Ａ，Ｂ，Ｃ，Ｄを有して
おり、バス調停の優先度は、リクエスト入力Ａ、Ｂ、
Ｃ、Ｄとなっている。
ク１７１の具体的なハードウェア構成が示されている。
Ｉ2Ｃマスタ制御ロジック１７１は、４つのＲＥＱ＃を
入力するためのリクエスト入力Ａ，Ｂ，Ｃ，Ｄを有して
おり、バス調停の優先度は、リクエスト入力Ａ、Ｂ、
Ｃ、Ｄとなっている。
【００５１】Ｉ2Ｃマスタ制御ロジック１７１のリクエ
スト入力の前段には、２つのゲート回路２０１、２０２
が設けられており、これらゲート回路２０１，２０２を
介してＰＳＲＥＱ＃がリクエスト入力Ａに、ＤＰＲＥＱ
＃がリクエスト入力Ｂに供給される。また、リクエスト
入力Ｃに供給されるＲＦＲＥＱ＃はリザーブのバスアク
セス要求信号である。
スト入力の前段には、２つのゲート回路２０１、２０２
が設けられており、これらゲート回路２０１，２０２を
介してＰＳＲＥＱ＃がリクエスト入力Ａに、ＤＰＲＥＱ
＃がリクエスト入力Ｂに供給される。また、リクエスト
入力Ｃに供給されるＲＦＲＥＱ＃はリザーブのバスアク
セス要求信号である。
【００５２】さらに、リクエスト入力Ｄには、ゲート回
路２０２を介してＩ2Ｃマスタアービトレーションリク
エスト制御レジスタ１７４ａのビット３の値が入力され
る。このビット３は、Ｉ／Ｏコントロールゲートアレイ
１７をＩ2Ｃバス４のマスタとして動作させる事を要求
するフラグである。このビット３がＣＰＵ１１によって
“０”にセットされると、リクエスト入力Ｄのバスアク
セス要求信号がイネーブルになる。
路２０２を介してＩ2Ｃマスタアービトレーションリク
エスト制御レジスタ１７４ａのビット３の値が入力され
る。このビット３は、Ｉ／Ｏコントロールゲートアレイ
１７をＩ2Ｃバス４のマスタとして動作させる事を要求
するフラグである。このビット３がＣＰＵ１１によって
“０”にセットされると、リクエスト入力Ｄのバスアク
セス要求信号がイネーブルになる。
【００５３】Ｉ2Ｃマスタアービトレーションリクエス
ト制御レジスタ１７４ａのビット２，ビット１、ビット
０の値は、ゲート回路２０１によってそれぞれＲＦＲＥ
Ｑ＃、ＤＰＲＥＱ＃、ＰＳＲＥＱ＃と負論理でＯＲされ
る。これにより、ＲＦＲＥＱ＃、ＤＰＲＥＱ＃、ＰＳＲ
ＥＱ＃については、ソウトウェアによって強制的に発生
させる事も出来る。
ト制御レジスタ１７４ａのビット２，ビット１、ビット
０の値は、ゲート回路２０１によってそれぞれＲＦＲＥ
Ｑ＃、ＤＰＲＥＱ＃、ＰＳＲＥＱ＃と負論理でＯＲされ
る。これにより、ＲＦＲＥＱ＃、ＤＰＲＥＱ＃、ＰＳＲ
ＥＱ＃については、ソウトウェアによって強制的に発生
させる事も出来る。
【００５４】また、Ｉ2Ｃマスタアービトレーションリ
クエストマスクレジスタ１７４ｂのビット３、ビット
２，ビット１、ビット０の値は、ゲート回路２０２に送
られ、そこでＩ2Ｃマスタアービトレーションリクエス
ト制御レジスタ１７４ａのビット３、ＲＦＲＥＱ＃、Ｄ
ＰＲＥＱ＃、ＰＳＲＥＱ＃に対するマスク処理が行われ
る。これにより、電源マイコン１８やＤＳマイコン４２
がＩ2Ｃバス４を解放しないといった不良が発生して
も、Ｉ2Ｃバス４を永久に使用出来なくなるという不具
合の発生を防止する事が出来る。
クエストマスクレジスタ１７４ｂのビット３、ビット
２，ビット１、ビット０の値は、ゲート回路２０２に送
られ、そこでＩ2Ｃマスタアービトレーションリクエス
ト制御レジスタ１７４ａのビット３、ＲＦＲＥＱ＃、Ｄ
ＰＲＥＱ＃、ＰＳＲＥＱ＃に対するマスク処理が行われ
る。これにより、電源マイコン１８やＤＳマイコン４２
がＩ2Ｃバス４を解放しないといった不良が発生して
も、Ｉ2Ｃバス４を永久に使用出来なくなるという不具
合の発生を防止する事が出来る。
【００５５】さらに、Ｉ2Ｃマスタ制御ロジック１７１
ａの４つのグラント出力の後段には、ゲート２０３が設
けられており、そこでＩ2Ｃマスタアービトレーション
リクエスト制御レジスタ１７４ａのビット７、ビット
６、ビット５、ビット４との間の負論理のＯＲ処理が行
われる。リクエスト入力Ｄに対応するグラント出力は、
Ｉ／Ｏコントロールゲートアレイ１７に対するバスアク
セス許可信号であり、この信号の値はＩ／Ｏコントロー
ルゲートアレイ１７内のレジスタに送られ、ＣＰＵ１１
よってリードする事が出来る。
ａの４つのグラント出力の後段には、ゲート２０３が設
けられており、そこでＩ2Ｃマスタアービトレーション
リクエスト制御レジスタ１７４ａのビット７、ビット
６、ビット５、ビット４との間の負論理のＯＲ処理が行
われる。リクエスト入力Ｄに対応するグラント出力は、
Ｉ／Ｏコントロールゲートアレイ１７に対するバスアク
セス許可信号であり、この信号の値はＩ／Ｏコントロー
ルゲートアレイ１７内のレジスタに送られ、ＣＰＵ１１
よってリードする事が出来る。
【００５６】Ｉ2Ｃマスタ制御ロジック１７１ａによる
バス調停動作のタイミングを図４に示す。図４のタイミ
ングチャートに示されているように、クロックの立上が
りで各バスアクセス要求信号（レジスタ１７４ａのビッ
ト３、ＲＦＲＥＱ＃、ＤＰＲＥＱ＃、ＰＳＲＥＱ＃）の
状況が判断され、立ち下がりでどのリクエストにグラン
トを与えるかが決定される。
バス調停動作のタイミングを図４に示す。図４のタイミ
ングチャートに示されているように、クロックの立上が
りで各バスアクセス要求信号（レジスタ１７４ａのビッ
ト３、ＲＦＲＥＱ＃、ＤＰＲＥＱ＃、ＰＳＲＥＱ＃）の
状況が判断され、立ち下がりでどのリクエストにグラン
トを与えるかが決定される。
【００５７】次に、図７のフローチャートを参照して、
Ｉ／Ｏコントロールゲートアレイ１７（システムＢＩＯ
Ｓ）がＩ2Ｃバス４の使用権を獲得するためのサイクル
について説明する。
Ｉ／Ｏコントロールゲートアレイ１７（システムＢＩＯ
Ｓ）がＩ2Ｃバス４の使用権を獲得するためのサイクル
について説明する。
【００５８】ＣＰＵ１１によって実行されるシステムＢ
ＩＯＳは、まず、Ｉ2Ｃマスタアービトレーションリク
エスト制御レジスタ１７４ａのビット３に“０”をライ
トして、バスアクセス要求信号を発生させる（ステップ
Ｓ１１）。そして、グラントが与えられるまで待つ（ス
テップＳ１２）。グラントが与えられたか否かは、例え
ばグラントが設定されるレジスタをポーリングすること
などによって判断できる。
ＩＯＳは、まず、Ｉ2Ｃマスタアービトレーションリク
エスト制御レジスタ１７４ａのビット３に“０”をライ
トして、バスアクセス要求信号を発生させる（ステップ
Ｓ１１）。そして、グラントが与えられるまで待つ（ス
テップＳ１２）。グラントが与えられたか否かは、例え
ばグラントが設定されるレジスタをポーリングすること
などによって判断できる。
【００５９】この後、システムＢＩＯＳは、フラグＦ１
を“１”にセットして、Ｉ／Ｏコントロールゲートアレ
イ１７の動作モードをマスタモードに設定し（ステップ
Ｓ１３）て、例えばＰｎＰ情報をリードするためのＩ2
Ｃバス４のリードバスサイクルを実行させる（ステップ
Ｓ１４）。
を“１”にセットして、Ｉ／Ｏコントロールゲートアレ
イ１７の動作モードをマスタモードに設定し（ステップ
Ｓ１３）て、例えばＰｎＰ情報をリードするためのＩ2
Ｃバス４のリードバスサイクルを実行させる（ステップ
Ｓ１４）。
【００６０】次いで、システムＢＩＯＳは、フラグＦ１
を“０”にセットして、Ｉ／Ｏコントロールゲートアレ
イ１７の動作モードをスレーブモードに戻し（ステップ
Ｓ１５）、その後、Ｉ2Ｃマスタアービトレーションリ
クエスト制御レジスタ１７４ａのビット３に“１”をラ
イトして、Ｉ2Ｃバス４を解放する。
を“０”にセットして、Ｉ／Ｏコントロールゲートアレ
イ１７の動作モードをスレーブモードに戻し（ステップ
Ｓ１５）、その後、Ｉ2Ｃマスタアービトレーションリ
クエスト制御レジスタ１７４ａのビット３に“１”をラ
イトして、Ｉ2Ｃバス４を解放する。
【００６１】次に、図８のフローチャートを参照して、
Ｉ／Ｏコントロールゲートアレイ１７（システムＢＩＯ
Ｓ）がＩ2Ｃバス５を使用した通信を行うときの手順を
説明する。
Ｉ／Ｏコントロールゲートアレイ１７（システムＢＩＯ
Ｓ）がＩ2Ｃバス５を使用した通信を行うときの手順を
説明する。
【００６２】ＣＰＵ１１によって実行されるシステムＢ
ＩＯＳは、まず、Ｉ2Ｃマスタアービトレーションリク
エスト制御レジスタ１７４ａのビット３またはビット７
が“１”か否かを調べ（ステップＳ２１）、ビット３ま
たはビット７が“１”が“１”であれば、マスタとして
動作を終了させるために、Ｉ2Ｃマスタアービトレーシ
ョンリクエスト制御レジスタ１７４ａのビット３に
“１”をライトする（ステップＳ２２）。
ＩＯＳは、まず、Ｉ2Ｃマスタアービトレーションリク
エスト制御レジスタ１７４ａのビット３またはビット７
が“１”か否かを調べ（ステップＳ２１）、ビット３ま
たはビット７が“１”が“１”であれば、マスタとして
動作を終了させるために、Ｉ2Ｃマスタアービトレーシ
ョンリクエスト制御レジスタ１７４ａのビット３に
“１”をライトする（ステップＳ２２）。
【００６３】この後、システタムＢＩＯＳは、フラグＦ
２を“０”にセットして、Ｉ2Ｃマスタロジック１７３
をＩ2Ｃバス５のマスタとして動作させ（ステップＳ２
４）、ＣＲＴ１４３との通信を実行させる（ステップＳ
２４）。次いで、システムＢＩＯＳは、フラグＦ２を
“１”にセットして、Ｉ／Ｏコントロールゲートアレイ
１７がＩ2Ｃバス５のマスタとして動作するモードを終
了させる（ステップＳ２５）。
２を“０”にセットして、Ｉ2Ｃマスタロジック１７３
をＩ2Ｃバス５のマスタとして動作させ（ステップＳ２
４）、ＣＲＴ１４３との通信を実行させる（ステップＳ
２４）。次いで、システムＢＩＯＳは、フラグＦ２を
“１”にセットして、Ｉ／Ｏコントロールゲートアレイ
１７がＩ2Ｃバス５のマスタとして動作するモードを終
了させる（ステップＳ２５）。
【００６４】次に、Ｉ2Ｃバス４を利用して実行される
Ｉ／Ｏコントロールゲートアレイ１７、電源マイコン１
８、バッテリパック１９のＥＥＰＲＯＭ１９１、ＤＳマ
イコン４２、ＥＥＰＲＯＭ４３間の通信の一例について
説明する。
Ｉ／Ｏコントロールゲートアレイ１７、電源マイコン１
８、バッテリパック１９のＥＥＰＲＯＭ１９１、ＤＳマ
イコン４２、ＥＥＰＲＯＭ４３間の通信の一例について
説明する。
【００６５】例えば、コンピュータ本体１００とドッキ
ングステーション２００とがドッキングされており、且
つそれらコンピュータ本体１００およびドッキングステ
ーション２００が共に電源オフの状態のときに、ドッキ
ングステーション２００の電源スイッチがユーザによっ
て投入された場合を想定する。
ングステーション２００とがドッキングされており、且
つそれらコンピュータ本体１００およびドッキングステ
ーション２００が共に電源オフの状態のときに、ドッキ
ングステーション２００の電源スイッチがユーザによっ
て投入された場合を想定する。
【００６６】この場合、電源スイッチの投入はＤＳマイ
コン４２によって検知される。ＤＳマイコン４２は、ま
ず、ドッキングポートコネクタ５００のドッキングバス
の電源ＶＣＣの状態を調べるなどしてコンピュータ本体
１００がパワーオンか否かを調べる。コンピュータ本体
１００がパワーオフであれば、ＤＳマイコン４２はＩ2
Ｃバス４を利用して電源マイコン１８にドッキングステ
ーション２００が接続されたことを通知する。この後、
電源マイコン１８はコンピュータ本体１００をパワーオ
ンさせ、システムＢＩＯＳにドッキングを通知する。シ
ステムＢＩＯＳは、ＥＥＰＲＯＭ４３からＰｎＰ情報を
リードして、ドッキングステーション２００の拡張カー
ドなどに応じてシステム動作環境を設定し直す。
コン４２によって検知される。ＤＳマイコン４２は、ま
ず、ドッキングポートコネクタ５００のドッキングバス
の電源ＶＣＣの状態を調べるなどしてコンピュータ本体
１００がパワーオンか否かを調べる。コンピュータ本体
１００がパワーオフであれば、ＤＳマイコン４２はＩ2
Ｃバス４を利用して電源マイコン１８にドッキングステ
ーション２００が接続されたことを通知する。この後、
電源マイコン１８はコンピュータ本体１００をパワーオ
ンさせ、システムＢＩＯＳにドッキングを通知する。シ
ステムＢＩＯＳは、ＥＥＰＲＯＭ４３からＰｎＰ情報を
リードして、ドッキングステーション２００の拡張カー
ドなどに応じてシステム動作環境を設定し直す。
【００６７】一方、コンピュータ本体１００がパワーオ
ン状態であれば、ＤＳマイコン４２はＩ2Ｃバス４を利
用してＩ／Ｏコントロールゲートアレイ１７にドッキン
グステーション２００が接続されたことを通知する。こ
の時、Ｉ／Ｏコントロールゲートアレイ１７からＣＰＵ
１１に割り込み信号などが送られ、これによってシステ
ムＢＩＯＳにドッキングステーション２００の接続が知
らされる。システムＢＩＯＳは、ＥＥＰＲＯＭ４３から
ＰｎＰ情報をリードして、ドッキングステーション２０
０の拡張カードなどに応じてシステム動作環境を設定し
直す。
ン状態であれば、ＤＳマイコン４２はＩ2Ｃバス４を利
用してＩ／Ｏコントロールゲートアレイ１７にドッキン
グステーション２００が接続されたことを通知する。こ
の時、Ｉ／Ｏコントロールゲートアレイ１７からＣＰＵ
１１に割り込み信号などが送られ、これによってシステ
ムＢＩＯＳにドッキングステーション２００の接続が知
らされる。システムＢＩＯＳは、ＥＥＰＲＯＭ４３から
ＰｎＰ情報をリードして、ドッキングステーション２０
０の拡張カードなどに応じてシステム動作環境を設定し
直す。
【００６８】また、コンピュータ本体１００とドッキン
グステーション２００とがドッキングされており、且つ
それらコンピュータ本体１００およびドッキングステー
ション２００が共に電源オンの状態のときに、ドッキン
グステーション２００を本体１００から取り外すための
イジェクトボタンがユーザによって押された場合には、
次のような通信が行われる。
グステーション２００とがドッキングされており、且つ
それらコンピュータ本体１００およびドッキングステー
ション２００が共に電源オンの状態のときに、ドッキン
グステーション２００を本体１００から取り外すための
イジェクトボタンがユーザによって押された場合には、
次のような通信が行われる。
【００６９】イジェクトボタンが押された事を検知する
と、ＤＳマイコン４２はＩ2Ｃバス４を介してＩ／Ｏコ
ントロールゲートアレイ１７にイジェクトボタンが押さ
れた事を通知する。この時、Ｉ／Ｏコントロールゲート
アレイ１７からＣＰＵ１１に割り込み信号などが送ら
れ、これによってシステムＢＩＯＳにイジェクトボタン
の押下が知らされる。システムＢＩＯＳは、ＯＳにドッ
キングステーション２００がイジェクトされても問題な
いか否かを問い合わせる。オペレーティングシステム
は、ドッキングステーション２００がイジェクトされて
も問題ない場合はシステムＢＩＯＳにイジェクト許可を
通知する。もし、オプションカードとの通信などが実行
中でそれを中断できない場合などには、オペレーティン
グシステムによってイジェクト要求が却下され、イジェ
クト要求コマンドはアボートされる。
と、ＤＳマイコン４２はＩ2Ｃバス４を介してＩ／Ｏコ
ントロールゲートアレイ１７にイジェクトボタンが押さ
れた事を通知する。この時、Ｉ／Ｏコントロールゲート
アレイ１７からＣＰＵ１１に割り込み信号などが送ら
れ、これによってシステムＢＩＯＳにイジェクトボタン
の押下が知らされる。システムＢＩＯＳは、ＯＳにドッ
キングステーション２００がイジェクトされても問題な
いか否かを問い合わせる。オペレーティングシステム
は、ドッキングステーション２００がイジェクトされて
も問題ない場合はシステムＢＩＯＳにイジェクト許可を
通知する。もし、オプションカードとの通信などが実行
中でそれを中断できない場合などには、オペレーティン
グシステムによってイジェクト要求が却下され、イジェ
クト要求コマンドはアボートされる。
【００７０】オペレーティングシステムによってイジェ
クトが許可されると、システムＢＩＯＳは、サスペンド
処理を実行した後、ＤＳマイコン４２にイジェクトを許
可する。これによって、ドッキングステーション２００
のローディング機構が動作され、コンピュータ本体とド
ッキングステーション２００とが分離される。
クトが許可されると、システムＢＩＯＳは、サスペンド
処理を実行した後、ＤＳマイコン４２にイジェクトを許
可する。これによって、ドッキングステーション２００
のローディング機構が動作され、コンピュータ本体とド
ッキングステーション２００とが分離される。
【００７１】以上説明したように、この実施例のポータ
ブルコンピュータにおいては、Ｉ／Ｏコントロールゲー
トアレイ１７、電源マイコン１８、バッテリパック１９
のＥＥＰＲＯＭ１９１、ＤＳマイコン４２、ＥＥＰＲＯ
Ｍ４３がＩ2Ｃバス４に接続されており、そのＩ2Ｃバス
４とＩＳＡバス３間はＩ／Ｏコントロールゲートアレイ
１７によって繋がれている。Ｉ／Ｏコントロールゲート
アレイ１７内には、マスタ制御ロジック１７１が設けら
れており、Ｉ2Ｃバス４に接続された電源マイコン１８
とＤＳマイコン４２との間のマスタ調停は、それらマス
タそれぞれが持つＲＥＱ＃線およびＧＮＴ＃線を利用し
て集中制御される。このため、各デバイスにバス監視機
能を設けることなく、それらデバイス間のマスタ調停を
精度良く行うことができる。
ブルコンピュータにおいては、Ｉ／Ｏコントロールゲー
トアレイ１７、電源マイコン１８、バッテリパック１９
のＥＥＰＲＯＭ１９１、ＤＳマイコン４２、ＥＥＰＲＯ
Ｍ４３がＩ2Ｃバス４に接続されており、そのＩ2Ｃバス
４とＩＳＡバス３間はＩ／Ｏコントロールゲートアレイ
１７によって繋がれている。Ｉ／Ｏコントロールゲート
アレイ１７内には、マスタ制御ロジック１７１が設けら
れており、Ｉ2Ｃバス４に接続された電源マイコン１８
とＤＳマイコン４２との間のマスタ調停は、それらマス
タそれぞれが持つＲＥＱ＃線およびＧＮＴ＃線を利用し
て集中制御される。このため、各デバイスにバス監視機
能を設けることなく、それらデバイス間のマスタ調停を
精度良く行うことができる。
【００７２】また、Ｉ／Ｏコントールゲートアレイ１７
については、ＲＥＱ＃線の代わりにレジスタ１７４ａの
ビット３が使用されて、他のデバイスと同様のマスタ調
停が行われる。よって、どのデバイスがマスタとして動
作する場合でも適切なバス調停が可能となる。
については、ＲＥＱ＃線の代わりにレジスタ１７４ａの
ビット３が使用されて、他のデバイスと同様のマスタ調
停が行われる。よって、どのデバイスがマスタとして動
作する場合でも適切なバス調停が可能となる。
【００７３】さらに、ＤＳマイコン４２がカレントマス
タとして動作している時にドッキングステーション２０
０がコンピュータ本体１００から取り外されることがあ
っても、ＤＰＲＥＱ＃がインアクティブになるため、Ｉ
2Ｃバス４を解放する事ができる。よって、電源コント
ローラ１８などのコンピュータ本体内のデバイスが永久
にマスタになれないという不具合の発生を防止すること
が出来る。
タとして動作している時にドッキングステーション２０
０がコンピュータ本体１００から取り外されることがあ
っても、ＤＰＲＥＱ＃がインアクティブになるため、Ｉ
2Ｃバス４を解放する事ができる。よって、電源コント
ローラ１８などのコンピュータ本体内のデバイスが永久
にマスタになれないという不具合の発生を防止すること
が出来る。
【００７４】
【発明の効果】以上の説明したように、この発明によれ
ば、バスマスタとして動作する事が要求される各デバイ
スにバス監視機能を設けることなく、それらデバイス間
の通信をＩ2Ｃバスのように１本のクロック信号線と１
本のシリアルデータ線とから構成される簡単な構造の双
方向バスによって効率良く行うことが可能となる。
ば、バスマスタとして動作する事が要求される各デバイ
スにバス監視機能を設けることなく、それらデバイス間
の通信をＩ2Ｃバスのように１本のクロック信号線と１
本のシリアルデータ線とから構成される簡単な構造の双
方向バスによって効率良く行うことが可能となる。
【図面の簡単な説明】
【図１】この発明の一実施例に係るポータブルコンピュ
ータのシステム構成を示すブロック図。
ータのシステム構成を示すブロック図。
【図２】同実施例のシステムに設けられたＩ／Ｏコント
ロールゲートアレイの具体的な構成を示すブロック図。
ロールゲートアレイの具体的な構成を示すブロック図。
【図３】図２のＩ／Ｏコントロールゲートアレイ内に設
けられた調停回路の構成を説明するための回路図。
けられた調停回路の構成を説明するための回路図。
【図４】図３の調停回路によるバス調停動作を示すタイ
ミングチャート。
ミングチャート。
【図５】図２のＩ／Ｏコントロールゲートアレイ内に設
けられたＩ2Ｃバスインタフェース制御レジスタの内容
を説明するための図。
けられたＩ2Ｃバスインタフェース制御レジスタの内容
を説明するための図。
【図６】図２のＩ／Ｏコントロールゲートアレイ内に設
けられたモニタＩＤ制御レジスタの内容を説明するため
の図。
けられたモニタＩＤ制御レジスタの内容を説明するため
の図。
【図７】図２のＩ／Ｏコントロールゲートアレイが第１
のＩ2Ｃバスの使用権を獲得する時の手順を説明するフ
ローチャート。
のＩ2Ｃバスの使用権を獲得する時の手順を説明するフ
ローチャート。
【図８】図２のＩ／Ｏコントロールゲートアレイが第２
のＩ2Ｃバスの使用権を獲得する時の手順を説明するフ
ローチャート。
のＩ2Ｃバスの使用権を獲得する時の手順を説明するフ
ローチャート。
【図９】従来のＩ2Ｃバスに対するマスタおよびスレー
ブの接続形態を示す図。
ブの接続形態を示す図。
【図１０】図９のＩ2Ｃバスのバスサイクルを説明する
タイミングチャート。
タイミングチャート。
３…ＩＳＡバス、４，５…Ｉ2Ｃバス、１７…Ｉ／Ｏコ
ントロールゲートアレイ、１８…電源マイコン、１９…
バッテリパック、４２…ＤＳマイコン、４３，１９１…
ＥＥＰＲＯＭ、１７１…Ｉ2Ｃマスタ制御ロジック、１
７２…Ｉ2Ｃスレーブロジック、１７３…Ｉ2Ｃマスタロ
ジック。
ントロールゲートアレイ、１８…電源マイコン、１９…
バッテリパック、４２…ＤＳマイコン、４３，１９１…
ＥＥＰＲＯＭ、１７１…Ｉ2Ｃマスタ制御ロジック、１
７２…Ｉ2Ｃスレーブロジック、１７３…Ｉ2Ｃマスタロ
ジック。
Claims (7)
- 【請求項１】 バッテリ駆動可能なポータブルコンピュ
ータにおいて、 ＣＰＵと、 システムバスと、 １本のクロック信号線と１本のシリアルデータ線とから
構成される双方向バスと、 前記システムバスと前記双方向バスとの間に接続され、
前記双方向バスに接続可能な各種Ｉ／Ｏデバイスと前記
ＣＰＵとの間の通信を制御するＩ／Ｏ制御装置と、 前記双方向バスに接続され、前記コンピュータのシステ
ム電源を制御する電源コントローラであって、前記双方
向バスを介してその双方向バス上の各デバイスと通信す
る電源コントローラと、 前記Ｉ／Ｏ制御装置内に設けられ、前記双方向バスに接
続されたデバイスの中でその双方向バスのバスマスタと
して機能する各デバイスが有するバスクアクセス要求信
号線とバスアクセス許可信号線とから構成される一対の
バスアービトレーション制御線を利用して、前記双方向
バスの使用権を調停する調停装置と、 前記Ｉ／Ｏ制御装置内に設けられ、前記ＣＰＵによって
プログラム可能に構成され、前記Ｉ／Ｏ制御装置を前記
双方向バスのバスマスタとして動作させることを要求す
るバスアクセス要求情報がセットされるレジスタとを具
備し、 前記調停装置には、前記レジスタのバスアクセス要求情
報が前記バスアクセス許可信号線の１つとして入力され
ることを特徴とするポータブルコンピュータ。 - 【請求項２】 前記Ｉ／Ｏ制御装置は、 前記双方向バスのバスマスタとして機能するマスタロジ
ックと、 前記双方向バスのスレーブとして機能するスレーブロジ
ックと、 前記ＣＰＵによってプログラム可能に構成され、前記Ｉ
／Ｏ制御装置の動作モードをバスマスタおよびスレーブ
のいずれか一方に指定するモード指定情報がセットされ
るレジスタとを具備し、 前記マスタロジックおよびスレーブロジックは、それぞ
れ前記モード指定情報によって前記双方向バスの使用が
許可／禁止されることを特徴とする請求項１記載のポー
タブルコンピュータ。 - 【請求項３】 前記ポータブルコンピュータの本体に取
り外し可能に装着されたバッテリパックであって、その
バッテリパック内の２次電池の状態を示すバッテリ情報
を格納する不揮発性メモリを有するバッテリパックをさ
らに具備し、 このバッテリパックの不揮発性メモリは前記双方向バス
に接続されており、 前記電源コントローラは、前記バッテリ情報を利用した
電源制御を行うために、前記双方向バスを介して前記不
揮発性メモリをアクセスすることを特徴とする請求項１
記載のポータブルコンピュータ。 - 【請求項４】 バッテリ駆動可能なポータブルコンピュ
ータにおいて、 ＣＰＵと、 システムバスと、 １本のクロック信号線と１本のシリアルデータ線とから
構成される第１の双方向バスと、 １本のクロック信号線と１本のシリアルデータ線とから
構成される第２の双方向バスと、 前記システムバス、および前記第１および第２の双方向
バスに接続され、前記第１の双方向バスに接続可能な各
種Ｉ／Ｏデバイスと前記ＣＰＵとの間の通信、および前
記第２の双方向バスに接続可能な各種Ｉ／Ｏデバイスと
前記ＣＰＵとの間の通信を制御するＩ／Ｏ制御装置と、 前記第１の双方向バスに接続され、前記コンピュータの
システム電源を制御する電源コントローラであって、前
記第１の双方向バスを介してその第１の双方向バス上の
各デバイスと通信する電源コントローラと、 前記Ｉ／Ｏ制御装置内に設けられ、前記第１の双方向バ
スに接続されたデバイスの中でその第１の双方向バスの
バスマスタとして機能するデバイスそれぞれからのバス
アクセス要求信号を調停して前記第１の双方向バスの使
用を１つのバスマスタに許可するバス調停装置とを具備
し、 前記Ｉ／Ｏ制御装置は、 前記第１および第２の双方向バスそれぞれのバスマスタ
として機能するマスタロジックと、 前記第１の双方向バスのスレーブとして機能するスレー
ブロジックと、 前記ＣＰＵによってプログラム可能に構成され、前記第
１の双方向バスに対する前記Ｉ／Ｏ制御装置の動作モー
ドをバスマスタおよびスレーブのいずれか一方に指定す
る第１のモード指定情報、および前記第２の双方向バス
に対して前記Ｉ／Ｏ制御装置をバスマスタとして動作さ
せるか否かを指定する第２のモード指定情報がセットさ
れるレジスタとを具備し、 前記スレーブロジックが前記第１の双方向バスに対して
スレーブとして動作している期間中に、前記マスタロジ
ックが前記第２の双方向バスのバスマスタとして動作で
きるように構成されていることを特徴とするポータブル
コンピュータ。 - 【請求項５】 前記バス調停装置は、 前記第１の双方向バスのバスマスタとして機能する各デ
バイスが有するバスクアクセス要求信号線とバスアクセ
ス許可信号線とから構成される一対のバスアービトレー
ション制御線を利用して、前記第１の双方向バスの使用
権を調停する調停回路と、 前記ＣＰＵによってプログラム可能に構成され、前記Ｉ
／Ｏ制御装置を前記第１の双方向バスのバスマスタとし
て動作させることを要求するバスアクセス要求情報がセ
ットされるレジスタとを具備し、 前記調停回路には、前記レジスタのバスアクセス要求情
報が前記バスアクセス許可信号線の１つとして入力され
ることを特徴とする請求項４記載のポータブルコンピュ
ータ。 - 【請求項６】 バッテリ駆動可能なポータブルコンピュ
ータと、このポータブルコンピュータ本体に装置可能に
構成され、各種拡張デバイスが接続可能な拡張ユニット
とを有するコンピュータシステムにおいて、 ＣＰＵと、 システムバスと、 １本のクロック信号線と１本のシリアルデータ線とから
構成される双方向バスと、 前記システムバスと前記双方向バスとの間に接続され、
前記双方向バスに接続可能な各種Ｉ／Ｏデバイスと前記
ＣＰＵとの間の通信を制御するＩ／Ｏ制御装置と、 前記双方向バスに接続され、前記コンピュータのシステ
ム電源を制御する電源コントローラと、 前記拡張ユニット内に設けられ、前記双方向バスを介し
て、前記ポータブルコンピュータ本体と前記拡張ユニッ
トとの着脱に関する情報をコンピュータ本体と通信する
拡張ユニットコントローラと、 前記Ｉ／Ｏ制御装置内に設けられ、前記電源コントロー
ラおよび拡張ユニットコントローラの各々が有するバス
クアクセス要求信号線とバスアクセス許可信号線とから
構成される一対のバスアービトレーション制御線を利用
して、前記双方向バスの使用権を調停するバス調停装置
とを具備することを特徴とするコンピュータシステム。 - 【請求項７】 前記ＣＰＵによってプログラム可能に構
成され、前記Ｉ／Ｏ制御装置を前記双方向バスのバスマ
スタとして動作させることを要求するバスアクセス要求
情報がセットされるレジスタをさらに具備し、 前記調停装置には、前記レジスタのバスアクセス要求情
報が前記バスアクセス許可信号線の１つとして入力され
ることを特徴とする請求項７記載のポータブルコンピュ
ータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7150597A JPH096718A (ja) | 1995-06-16 | 1995-06-16 | ポータブルコンピュータシステム |
| US08/668,120 US5819052A (en) | 1995-06-16 | 1996-06-14 | Portable computer which performs bus arbitration using a serial bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7150597A JPH096718A (ja) | 1995-06-16 | 1995-06-16 | ポータブルコンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH096718A true JPH096718A (ja) | 1997-01-10 |
Family
ID=15500365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7150597A Pending JPH096718A (ja) | 1995-06-16 | 1995-06-16 | ポータブルコンピュータシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5819052A (ja) |
| JP (1) | JPH096718A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6728812B1 (en) * | 1997-06-16 | 2004-04-27 | Citizen Watch Co., Ltd. | Portable information terminal |
| US6081863A (en) * | 1998-03-13 | 2000-06-27 | International Business Machines Corporation | Method and system for supporting multiple peripheral component interconnect PCI buses by a single PCI host bridge within a computer system |
| TW468110B (en) * | 1998-05-04 | 2001-12-11 | Koninkl Philips Electronics Nv | Electronic apparatus with a bus |
| US6199130B1 (en) * | 1998-06-04 | 2001-03-06 | International Business Machines Corporation | Concurrent maintenance for PCI based DASD subsystem with concurrent maintenance message being communicated between SPCN (system power control network) and I/O adapter using PCI bridge |
| US6434650B1 (en) * | 1998-10-21 | 2002-08-13 | Intel Corporation | Apparatus and method for multiplexing bi-directional data onto a low pin count bus between a host CPU and co-processor |
| US6161157A (en) * | 1998-10-27 | 2000-12-12 | Intel Corporation | Docking system |
| US7032051B2 (en) * | 2000-12-11 | 2006-04-18 | Linear Technology Corp. | Methods and circuitry for interconnecting data and clock busses of live backplane circuitry and input/output card circuitry, and methods and circuitry for isolating capacitanes of a live backplane from the capacitanes of at least one input/output card |
| US7099972B2 (en) * | 2002-07-03 | 2006-08-29 | Sun Microsystems, Inc. | Preemptive round robin arbiter |
| US7444668B2 (en) * | 2003-05-29 | 2008-10-28 | Freescale Semiconductor, Inc. | Method and apparatus for determining access permission |
| US7010639B2 (en) * | 2003-06-12 | 2006-03-07 | Hewlett-Packard Development Company, L.P. | Inter integrated circuit bus router for preventing communication to an unauthorized port |
| US7398345B2 (en) * | 2003-06-12 | 2008-07-08 | Hewlett-Packard Development Company, L.P. | Inter-integrated circuit bus router for providing increased security |
| US9047415B2 (en) * | 2005-06-10 | 2015-06-02 | Freescale Semiconductor, Inc. | Device and method for media access control |
| US20080028118A1 (en) * | 2006-07-31 | 2008-01-31 | Craig Peter Sayers | Portable dock for a portable computing system |
| US7991931B2 (en) * | 2007-05-02 | 2011-08-02 | Siemens Industry, Inc. | Data transport architecture |
| CN114461550A (zh) * | 2021-12-16 | 2022-05-10 | 加弘科技咨询(上海)有限公司 | 基于i2c通信的多主控设备访问仲裁***及方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4689740A (en) * | 1980-10-31 | 1987-08-25 | U.S. Philips Corporation | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations |
| US4577273A (en) * | 1983-06-06 | 1986-03-18 | Sperry Corporation | Multiple microcomputer system for digital computers |
| US4654655A (en) * | 1984-03-02 | 1987-03-31 | Motorola, Inc. | Multi-user serial data bus |
| US4890224A (en) * | 1986-06-27 | 1989-12-26 | Hewlett-Packard Company | Method and apparatus for fault tolerant communication within a computing system |
| US4827477A (en) * | 1987-05-15 | 1989-05-02 | Grumman Aerospace Corporation | Bus interface unit |
| US5226173A (en) * | 1988-05-06 | 1993-07-06 | Hitachi, Ltd. | Integrated data processor having mode control register for controlling operation mode of serial communication unit |
| US4987529A (en) * | 1988-08-11 | 1991-01-22 | Ast Research, Inc. | Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters |
| US5289465A (en) * | 1988-08-18 | 1994-02-22 | Bull S.A. | Method for data transmission over an internal bus of a workstation apparatus with an internal bus for implementing the method, and an adapter circuit for the internal bus |
| US5146596A (en) * | 1990-01-29 | 1992-09-08 | Unisys Corporation | Multiprocessor multifunction arbitration system with two levels of bus access including priority and normal requests |
| JPH0484255A (ja) * | 1990-07-26 | 1992-03-17 | Nec Corp | 共有シリアルバス調停方式 |
| US5305442A (en) * | 1992-03-27 | 1994-04-19 | Ceridian Corporation | Generalized hierarchical architecture for bus adapters |
| US5341480A (en) * | 1992-04-09 | 1994-08-23 | Apple Computer, Inc. | Method and apparatus for providing a two conductor serial bus |
| US5414814A (en) * | 1992-05-08 | 1995-05-09 | The United States Of America As Represented By The Secretary Of The Navy | I/O interface between VME bus and asynchronous serial data computer |
| GB2278259B (en) * | 1993-05-21 | 1997-01-15 | Northern Telecom Ltd | Serial bus system |
| US5426740A (en) * | 1994-01-14 | 1995-06-20 | Ast Research, Inc. | Signaling protocol for concurrent bus access in a multiprocessor system |
| US5596724A (en) * | 1994-02-04 | 1997-01-21 | Advanced Micro Devices | Input/output data port with a parallel and serial interface |
| US5555383A (en) * | 1994-11-07 | 1996-09-10 | International Business Machines Corporation | Peripheral component interconnect bus system having latency and shadow timers |
-
1995
- 1995-06-16 JP JP7150597A patent/JPH096718A/ja active Pending
-
1996
- 1996-06-14 US US08/668,120 patent/US5819052A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5819052A (en) | 1998-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3556340B2 (ja) | コンピュータシステム | |
| US6145029A (en) | Computer system with enhanced docking support | |
| US5802269A (en) | Method and apparatus for power management of distributed direct memory access (DDMA) devices | |
| US5299315A (en) | Personal computer with programmable threshold FIFO registers for data transfer | |
| US6438622B1 (en) | Multiprocessor system including a docking system | |
| JP3364495B2 (ja) | 追加ボード | |
| US6000043A (en) | Method and apparatus for management of peripheral devices coupled to a bus | |
| JPH096718A (ja) | ポータブルコンピュータシステム | |
| EP0658852B1 (en) | Computer system with derived local bus | |
| JPH10500238A (ja) | コンピュータシステム中の複数のエージェントをコンフィギュレーションする方法及びそのための装置 | |
| US5901292A (en) | Computer system having expansion unit | |
| US5796968A (en) | Bus arbiter used in a computer system | |
| JP2001229117A (ja) | 拡張ユニットの制御方法、コンピュータ、記録媒体及び伝送媒体 | |
| JP2001526805A (ja) | ノート型コンピュータをドッキングし、かつドッキング解除する方法および装置 | |
| US5793995A (en) | Bus system for shadowing registers | |
| US6122679A (en) | Master DMA controller with re-map engine for only spawning programming cycles to slave DMA controllers which do not match current programming cycle | |
| JPH0997127A (ja) | コンピュータシステム | |
| CA2067602C (en) | Personal computer with anticipatory memory control signalling | |
| US6038632A (en) | Interrupt control on SMM | |
| EP0518504B1 (en) | Personal computer with local bus arbitration | |
| JP3930116B2 (ja) | コンピュータシステム | |
| JP3836485B2 (ja) | デバイスコントローラ | |
| JPH0954748A (ja) | コンピュータシステムおよびこのシステムに設けられるｄｍａコントローラ | |
| US7146440B1 (en) | DMA acknowledge signal for an IDE device | |
| JPH1165720A (ja) | コンピュータおよびコンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20071116 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20081116 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091116 |
|
| LAPS | Cancellation because of no payment of annual fees |