JPH096718A - ポータブルコンピュータシステム - Google Patents
ポータブルコンピュータシステムInfo
- Publication number
- JPH096718A JPH096718A JP7150597A JP15059795A JPH096718A JP H096718 A JPH096718 A JP H096718A JP 7150597 A JP7150597 A JP 7150597A JP 15059795 A JP15059795 A JP 15059795A JP H096718 A JPH096718 A JP H096718A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bidirectional
- master
- bidirectional bus
- arbitration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】I2Cバスをポータブルコンピュータに採用
し、電源マイコンなどとの通信に利用できるようにす
る。 【構成】I/Oコントロールゲートアレイ17、電源マ
イコン18、バッテリパック19のEEPROM19
1、DSマイコン42、EEPROM43がI2Cバス
4に接続されており、そのI2Cバス4とISAバス3
間はI/Oコントロールゲートアレイ17によって繋が
れている。I/Oコントロールゲートアレイ17内に
は、マスタ制御ロジックが設けられており、I2Cバス
4に接続された電源マイコン18とDSマイコン42と
の間のマスタ調停は、それらマスタそれぞれが持つRE
Q#線およびGNT#線を利用して集中制御される。こ
のため、各デバイスにバス監視機能を設けることなく、
それらデバイス間のマスタ調停を精度良く行うことがで
きる。
し、電源マイコンなどとの通信に利用できるようにす
る。 【構成】I/Oコントロールゲートアレイ17、電源マ
イコン18、バッテリパック19のEEPROM19
1、DSマイコン42、EEPROM43がI2Cバス
4に接続されており、そのI2Cバス4とISAバス3
間はI/Oコントロールゲートアレイ17によって繋が
れている。I/Oコントロールゲートアレイ17内に
は、マスタ制御ロジックが設けられており、I2Cバス
4に接続された電源マイコン18とDSマイコン42と
の間のマスタ調停は、それらマスタそれぞれが持つRE
Q#線およびGNT#線を利用して集中制御される。こ
のため、各デバイスにバス監視機能を設けることなく、
それらデバイス間のマスタ調停を精度良く行うことがで
きる。
Description
【0001】
【産業上の利用分野】この発明はバッテリ駆動可能なポ
ータブルコンピュータシステムに関し、特に複数のI/
Oデバイス間の通信が、1本のクロック信号線と1本の
シリアルデータ線とから構成される双方向バスを使用し
て行われるように改良されたポータブルコンピュータシ
ステム関する。
ータブルコンピュータシステムに関し、特に複数のI/
Oデバイス間の通信が、1本のクロック信号線と1本の
シリアルデータ線とから構成される双方向バスを使用し
て行われるように改良されたポータブルコンピュータシ
ステム関する。
【0002】
【従来の技術】従来、パーソナルコンピュータに使用さ
れるシステムバスとしては、ISA(Industry
Standard Architecture)バス
やEISA(Extended ISA)バスが主流で
あったが、最近では、データ転送速度の高速化や、プロ
セッサに依存しないシステムアーキテクチャの構築のた
めに、PCI(Peripheral Compone
nt Interconnect)バスが採用され始め
ている。
れるシステムバスとしては、ISA(Industry
Standard Architecture)バス
やEISA(Extended ISA)バスが主流で
あったが、最近では、データ転送速度の高速化や、プロ
セッサに依存しないシステムアーキテクチャの構築のた
めに、PCI(Peripheral Compone
nt Interconnect)バスが採用され始め
ている。
【0003】PCIバスにおいては、ほとんど全てのデ
ータ転送はブロック転送を基本としており、これら各ブ
ロック転送はバースト転送を用いて実現されている。こ
れにより、例えばPCIバスでは最大133Mバイト/
秒(データバスが32ビット幅の時)のデータ転送速度
を実現できる。
ータ転送はブロック転送を基本としており、これら各ブ
ロック転送はバースト転送を用いて実現されている。こ
れにより、例えばPCIバスでは最大133Mバイト/
秒(データバスが32ビット幅の時)のデータ転送速度
を実現できる。
【0004】したがって、PCIバスを採用すると、I
/Oデバイス間、およびシステムメモリとI/Oデバイ
スとの間のデータ転送などを高速に行うことが可能とな
り、システム性能を高めることができる。
/Oデバイス間、およびシステムメモリとI/Oデバイ
スとの間のデータ転送などを高速に行うことが可能とな
り、システム性能を高めることができる。
【0005】このようなPCIバスアーキテクチャは、
バッテリ駆動可能ポータブルコンピュータにも採用され
始めている。しかし、ポータブルコンピュータにおいて
は、システムボードの実装面積の制約などの問題から、
できる限りシステムボード上に配設されるバス幅のトー
タル値を少なく抑えることが要求されている。このた
め、大量の情報を高速転送する必要があるデバイスを除
く、他のデバイス間の通信についてはシリアル転送を利
用することが好ましい。これにより、それらデバイス間
を繋ぐバス幅を最小限に止めることができると共に、そ
れらデバイスを実現するLSIのピン数を削減すること
も可能となる。
バッテリ駆動可能ポータブルコンピュータにも採用され
始めている。しかし、ポータブルコンピュータにおいて
は、システムボードの実装面積の制約などの問題から、
できる限りシステムボード上に配設されるバス幅のトー
タル値を少なく抑えることが要求されている。このた
め、大量の情報を高速転送する必要があるデバイスを除
く、他のデバイス間の通信についてはシリアル転送を利
用することが好ましい。これにより、それらデバイス間
を繋ぐバス幅を最小限に止めることができると共に、そ
れらデバイスを実現するLSIのピン数を削減すること
も可能となる。
【0006】シリアル転送のために使用できるバスとし
ては、例えば、フィリップス社のI2Cバスが知られて
いる。このI2Cバスは、1本のデータ線(SDA)と
1本のクロック信号線(SCL)から構成される簡単な
構造の双方向バスであり、TV受像機やビデオテープレ
コーダなどにおけるIC間の通信に主に利用されてい
る。このI2Cバスを利用したデータ転送の手順を図9
および図10を参照して説明する。
ては、例えば、フィリップス社のI2Cバスが知られて
いる。このI2Cバスは、1本のデータ線(SDA)と
1本のクロック信号線(SCL)から構成される簡単な
構造の双方向バスであり、TV受像機やビデオテープレ
コーダなどにおけるIC間の通信に主に利用されてい
る。このI2Cバスを利用したデータ転送の手順を図9
および図10を参照して説明する。
【0007】図9には、I2Cバスに3つのデバイス
(A,B,C)が接続されている様子が示されている。
I2Cバス上では、常にマスタとスレーブとが存在す
る。マスタはデータ転送サイクルの開始および終了を行
う装置であり、またスレーブはマスタによってアドレス
指定される装置である。
(A,B,C)が接続されている様子が示されている。
I2Cバス上では、常にマスタとスレーブとが存在す
る。マスタはデータ転送サイクルの開始および終了を行
う装置であり、またスレーブはマスタによってアドレス
指定される装置である。
【0008】デバイスBがマスタとして動作してデバイ
スAとの間でデータ転送を行う場合を想定すると、I2
Cバスのバスサイクルは次のように実行される。すなわ
ち、まず、デバイスBは図10に示されているようにデ
ータ線(SDA)とクロック信号線(SCL)を順次
“L”にして、バスサイクルのスタートを他の全てのデ
バイスに通知する。次いで、デバイスBはデータ線(S
DA)上にデバイスAのアドレスを出力し、その後、デ
ータ線(SDA)を利用してデバイスAとの間で必要な
データ転送を行う。データ転送が完了すると、デバイス
Bはクロック信号線(SCL)とデータ線(SDA)を
順次“H”にして、バスサイクルのストップを他の全て
のデバイスに通知する。
スAとの間でデータ転送を行う場合を想定すると、I2
Cバスのバスサイクルは次のように実行される。すなわ
ち、まず、デバイスBは図10に示されているようにデ
ータ線(SDA)とクロック信号線(SCL)を順次
“L”にして、バスサイクルのスタートを他の全てのデ
バイスに通知する。次いで、デバイスBはデータ線(S
DA)上にデバイスAのアドレスを出力し、その後、デ
ータ線(SDA)を利用してデバイスAとの間で必要な
データ転送を行う。データ転送が完了すると、デバイス
Bはクロック信号線(SCL)とデータ線(SDA)を
順次“H”にして、バスサイクルのストップを他の全て
のデバイスに通知する。
【0009】このように、I2Cバスは構造が簡単でデ
ータ転送の手順も単純である。このため、I2Cバスを
ポータブルコンビュータに採用すると、そのI2Cバス
上にLSIを容易に追加することが可能となり、またシ
ステムボードの縮小化にも貢献することができる。
ータ転送の手順も単純である。このため、I2Cバスを
ポータブルコンビュータに採用すると、そのI2Cバス
上にLSIを容易に追加することが可能となり、またシ
ステムボードの縮小化にも貢献することができる。
【0010】
【発明が解決しようとする課題】しかし、I2Cバスを
ポータブルコンピュータに採用するに当たっては、次の
問題がある。すなわち、I2Cバスにはマスタ調停のた
めの制御線が定義されていないので、マスタとして機能
するデバイスとスレーブとして機能するデバイスとが常
に固定的に決定されている場合には問題ないが、I2C
バスに接続された複数のデバイスそれぞれが必要に応じ
てマスタとして動作することが要求されている場合に
は、バスアービトレーションのためのバス監視機能をそ
れら各デバイス内に設けることが必要となる。このバス
監視機能は前述のスタートサイクルとストップサイクル
を検出することよってI2Cバスの空きを調べるための
ものである。
ポータブルコンピュータに採用するに当たっては、次の
問題がある。すなわち、I2Cバスにはマスタ調停のた
めの制御線が定義されていないので、マスタとして機能
するデバイスとスレーブとして機能するデバイスとが常
に固定的に決定されている場合には問題ないが、I2C
バスに接続された複数のデバイスそれぞれが必要に応じ
てマスタとして動作することが要求されている場合に
は、バスアービトレーションのためのバス監視機能をそ
れら各デバイス内に設けることが必要となる。このバス
監視機能は前述のスタートサイクルとストップサイクル
を検出することよってI2Cバスの空きを調べるための
ものである。
【0011】ところが、実際には、このようなバス監視
機能をデバイス毎に設けても、I2Cバスの使用権の調
停はそれだけでは十分ではなく、ストップサイクル後に
同時に複数のデバイスがスタートサイクルを実行した場
合のマスタ調停の問題なども解消する必要がある。
機能をデバイス毎に設けても、I2Cバスの使用権の調
停はそれだけでは十分ではなく、ストップサイクル後に
同時に複数のデバイスがスタートサイクルを実行した場
合のマスタ調停の問題なども解消する必要がある。
【0012】さらに、ポータブルコンピュータ本体に必
要に応じて接続される拡張デバイスとの通信にI2Cバ
スを利用した場合には、もしその拡張デバイスがカレン
トなマスタとして動作している時にコンピュータ本体か
ら取り外されると、I2Cバス上ではクロック信号線
(SCL)とデータ線(SDA)が順次“H”レベルに
設定されるというストップサイクルが実行されなくな
り、コンピュータ本体内のデバイスが永久にマスタにな
れないという不具合が発生する危険もある。
要に応じて接続される拡張デバイスとの通信にI2Cバ
スを利用した場合には、もしその拡張デバイスがカレン
トなマスタとして動作している時にコンピュータ本体か
ら取り外されると、I2Cバス上ではクロック信号線
(SCL)とデータ線(SDA)が順次“H”レベルに
設定されるというストップサイクルが実行されなくな
り、コンピュータ本体内のデバイスが永久にマスタにな
れないという不具合が発生する危険もある。
【0013】この発明はこのような点に鑑みてなされた
もので、バスマスタとして動作する事が要求される各デ
バイスにバス監視機能を設けることなく、それらデバイ
ス間の通信をI2Cバスのように1本のクロック信号線
と1本のシリアルデータ線とから構成される簡単な構造
の双方向バスによって効率良く行うことができるポータ
ブルコンピュータを提供することを目的とする。
もので、バスマスタとして動作する事が要求される各デ
バイスにバス監視機能を設けることなく、それらデバイ
ス間の通信をI2Cバスのように1本のクロック信号線
と1本のシリアルデータ線とから構成される簡単な構造
の双方向バスによって効率良く行うことができるポータ
ブルコンピュータを提供することを目的とする。
【0014】
【課題を解決するための手段および作用】この発明は、
バッテリ駆動可能なポータブルコンピュータにおいて、
CPUと、システムバスと、1本のクロック信号線と1
本のシリアルデータ線とから構成される双方向バスと、
前記システムバスと前記双方向バスとの間に接続され、
前記双方向バスに接続可能な各種I/Oデバイスと前記
CPUとの間の通信を制御するI/O制御装置と、前記
双方向バスに接続され、前記コンピュータのシステム電
源を制御する電源コントローラであって、前記システム
電源の制御のために前記双方向バスを介してその双方向
バス上の各デバイスと通信する電源コントローラと、前
記I/O制御装置内に設けられ、前記双方向バスに接続
されたデバイスの中でその双方向バスのバスマスタとし
て機能する各デバイスが有するバスクアクセス要求信号
線とバスアクセス許可信号線とから構成される一対のバ
スアービトレーション制御線を利用して、前記双方向バ
スの使用権を調停する調停装置と、前記I/O制御装置
内に設けられ、前記CPUによってプログラム可能に構
成され、前記I/O制御装置を前記双方向バスのバスマ
スタとして動作させることを要求するバスアクセス要求
情報がセットされるレジスタとを具備し、前記調停装置
には、前記レジスタのバスアクセス要求情報が前記バス
アクセス許可信号線の1つとして入力されることを特徴
とする。
バッテリ駆動可能なポータブルコンピュータにおいて、
CPUと、システムバスと、1本のクロック信号線と1
本のシリアルデータ線とから構成される双方向バスと、
前記システムバスと前記双方向バスとの間に接続され、
前記双方向バスに接続可能な各種I/Oデバイスと前記
CPUとの間の通信を制御するI/O制御装置と、前記
双方向バスに接続され、前記コンピュータのシステム電
源を制御する電源コントローラであって、前記システム
電源の制御のために前記双方向バスを介してその双方向
バス上の各デバイスと通信する電源コントローラと、前
記I/O制御装置内に設けられ、前記双方向バスに接続
されたデバイスの中でその双方向バスのバスマスタとし
て機能する各デバイスが有するバスクアクセス要求信号
線とバスアクセス許可信号線とから構成される一対のバ
スアービトレーション制御線を利用して、前記双方向バ
スの使用権を調停する調停装置と、前記I/O制御装置
内に設けられ、前記CPUによってプログラム可能に構
成され、前記I/O制御装置を前記双方向バスのバスマ
スタとして動作させることを要求するバスアクセス要求
情報がセットされるレジスタとを具備し、前記調停装置
には、前記レジスタのバスアクセス要求情報が前記バス
アクセス許可信号線の1つとして入力されることを特徴
とする。
【0015】このポータブルコンピュータにおいては、
電源コントローラなどの各種デバイスが、1本のクロッ
ク信号線と1本のシリアルデータ線とから構成される簡
単な構造の双方向バスに接続されており、その双方向バ
スとシステムバス間はI/O制御装置によって繋がれて
いる。I/O制御装置内には、双方向バスの使用権を調
停するための調停装置が設けられており、双方向バスに
接続されたバスマスタ間のマスタ調停は、それらマスタ
それぞれが持つバスクアクセス要求信号線およびバスア
クセス許可信号線を利用して調停装置によって集中制御
される。このため、各デバイスにバス監視機能を設ける
ことなく、それらデバイス間のマスタ調停を精度良く行
うことができる。また、I/O制御装置についてもバス
マスタとして動作する事が出来るように、I/O制御装
置内にはCPUによってバスクアクセス要求情報が書き
込まれるレジスタが設けられている。このレジスタのバ
スクアクセス要求情報は、バスアクセス許可信号線の1
つとして調停装置に入力される。したがって、I/O制
御装置についてはバスクアクセス要求信号線の代わりに
レジスタが使用されて、他のデバイスと同様のマスタ調
停が行われる。よって、どのデバイスがマスタとして動
作する場合でも適切なバス調停が可能となる。
電源コントローラなどの各種デバイスが、1本のクロッ
ク信号線と1本のシリアルデータ線とから構成される簡
単な構造の双方向バスに接続されており、その双方向バ
スとシステムバス間はI/O制御装置によって繋がれて
いる。I/O制御装置内には、双方向バスの使用権を調
停するための調停装置が設けられており、双方向バスに
接続されたバスマスタ間のマスタ調停は、それらマスタ
それぞれが持つバスクアクセス要求信号線およびバスア
クセス許可信号線を利用して調停装置によって集中制御
される。このため、各デバイスにバス監視機能を設ける
ことなく、それらデバイス間のマスタ調停を精度良く行
うことができる。また、I/O制御装置についてもバス
マスタとして動作する事が出来るように、I/O制御装
置内にはCPUによってバスクアクセス要求情報が書き
込まれるレジスタが設けられている。このレジスタのバ
スクアクセス要求情報は、バスアクセス許可信号線の1
つとして調停装置に入力される。したがって、I/O制
御装置についてはバスクアクセス要求信号線の代わりに
レジスタが使用されて、他のデバイスと同様のマスタ調
停が行われる。よって、どのデバイスがマスタとして動
作する場合でも適切なバス調停が可能となる。
【0016】また、この発明は、バッテリ駆動可能なポ
ータブルコンピュータと、このポータブルコンピュータ
本体に取り外し可能に構成され、各種拡張デバイスが装
着可能な拡張ユニットとを有するコンピュータシステム
において、CPUと、システムバスと、1本のクロック
信号線と1本のシリアルデータ線とから構成される双方
向バスと、前記システムバスと前記双方向バスとの間に
接続され、前記双方向バスに接続可能な各種I/Oデバ
イスと前記CPUとの間の通信を制御するI/O制御装
置と、前記双方向バスに接続され、前記コンピュータの
システム電源を制御する電源コントローラと、前記拡張
ユニット内に設けられ、前記双方向バスを介して、前記
拡張ユニットの電源のオン/オフ、および前記ポータブ
ルコンピュータ本体と前記拡張ユニットとの着脱に関す
る情報をコンピュータ本体と通信する拡張ユニットコン
トローラと、前記I/O制御装置内に設けられ、前記電
源コントローラおよび拡張ユニットコントローラそれぞ
れが有するバスクアクセス要求信号線とバスアクセス許
可信号線とから構成される一対のバスアービトレーショ
ン制御線を利用して、前記双方向バスの使用権を調停す
るバス調停装置とを具備することを特徴とする。
ータブルコンピュータと、このポータブルコンピュータ
本体に取り外し可能に構成され、各種拡張デバイスが装
着可能な拡張ユニットとを有するコンピュータシステム
において、CPUと、システムバスと、1本のクロック
信号線と1本のシリアルデータ線とから構成される双方
向バスと、前記システムバスと前記双方向バスとの間に
接続され、前記双方向バスに接続可能な各種I/Oデバ
イスと前記CPUとの間の通信を制御するI/O制御装
置と、前記双方向バスに接続され、前記コンピュータの
システム電源を制御する電源コントローラと、前記拡張
ユニット内に設けられ、前記双方向バスを介して、前記
拡張ユニットの電源のオン/オフ、および前記ポータブ
ルコンピュータ本体と前記拡張ユニットとの着脱に関す
る情報をコンピュータ本体と通信する拡張ユニットコン
トローラと、前記I/O制御装置内に設けられ、前記電
源コントローラおよび拡張ユニットコントローラそれぞ
れが有するバスクアクセス要求信号線とバスアクセス許
可信号線とから構成される一対のバスアービトレーショ
ン制御線を利用して、前記双方向バスの使用権を調停す
るバス調停装置とを具備することを特徴とする。
【0017】このシステムにおいては、電源コントロー
ラ、拡張ユニットコントローラ、およびI/O制御装置
が双方向バスに接続されており、電源コントローラおよ
び拡張ユニットコントローラそれぞれが持つ一対のバス
アービトレーション制御線を利用したマスタ調停が、I
/O制御装置内に設けられた調停装置によって行われ
る。このため、もし拡張ユニットコントローラがカレン
トマスタの時に拡張ユニットがコンピュータ本体から取
り外されても、拡張ユニットコントローラからのバスア
クセス要求信号がそれによってインアクティブになるた
め、双方向バスを拡張ユニットコントローラから解放す
る事ができる。よって、コンピュータ本体内のデバイス
が永久にマスタになれないという不具合の発生を防止す
ることが出来る。
ラ、拡張ユニットコントローラ、およびI/O制御装置
が双方向バスに接続されており、電源コントローラおよ
び拡張ユニットコントローラそれぞれが持つ一対のバス
アービトレーション制御線を利用したマスタ調停が、I
/O制御装置内に設けられた調停装置によって行われ
る。このため、もし拡張ユニットコントローラがカレン
トマスタの時に拡張ユニットがコンピュータ本体から取
り外されても、拡張ユニットコントローラからのバスア
クセス要求信号がそれによってインアクティブになるた
め、双方向バスを拡張ユニットコントローラから解放す
る事ができる。よって、コンピュータ本体内のデバイス
が永久にマスタになれないという不具合の発生を防止す
ることが出来る。
【0018】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。図1には、この発明の一実施例に係わるコンピ
ュータシステムの構成が示されている。このコンピュー
タシステムは、バッテリ駆動可能なノートブックタイプ
またはラップトップタイプのポータブルコンピュータで
あり、そのシステムボード上には、プロセッサバス1、
内部PCIバス2、内部ISAバス3、および第1およ
び第2の2つのI2Cバス4,5が配設されており、ま
たこのポータブルコンピュータ本体100に設けられた
ドッキングポートコネクタ500に接続可能なドッキン
グステーション200内には、外部PCIバス4と外部
ISAバス5が配設されている。
明する。図1には、この発明の一実施例に係わるコンピ
ュータシステムの構成が示されている。このコンピュー
タシステムは、バッテリ駆動可能なノートブックタイプ
またはラップトップタイプのポータブルコンピュータで
あり、そのシステムボード上には、プロセッサバス1、
内部PCIバス2、内部ISAバス3、および第1およ
び第2の2つのI2Cバス4,5が配設されており、ま
たこのポータブルコンピュータ本体100に設けられた
ドッキングポートコネクタ500に接続可能なドッキン
グステーション200内には、外部PCIバス4と外部
ISAバス5が配設されている。
【0019】コンピュータ本体100内には、CPU1
1、ホスト/PCIブリッジ装置12、システムメモリ
13、ディスプレイコントローラ14、内部PCI−I
SAブリッジ装置15、PCI−DS(DS:ドッキン
グステーション)ブリッジ装置16、I/Oコントロー
ルゲートアレイ17、電源マイコン18、バッテリパッ
ク19、BIOS ROM31、キーボードコントロー
ラ32、HDD33などが設けられている。また、ドッ
キングステーション200内には、ISA拡張スロッ
ト、PCI拡張スロットの他、DS−PCI/ISAブ
リッジ装置41、DSマイコン42、EEPROM43
などが設けられている。
1、ホスト/PCIブリッジ装置12、システムメモリ
13、ディスプレイコントローラ14、内部PCI−I
SAブリッジ装置15、PCI−DS(DS:ドッキン
グステーション)ブリッジ装置16、I/Oコントロー
ルゲートアレイ17、電源マイコン18、バッテリパッ
ク19、BIOS ROM31、キーボードコントロー
ラ32、HDD33などが設けられている。また、ドッ
キングステーション200内には、ISA拡張スロッ
ト、PCI拡張スロットの他、DS−PCI/ISAブ
リッジ装置41、DSマイコン42、EEPROM43
などが設けられている。
【0020】CPU11は、例えば、米インテル社によ
って製造販売されているマイクロプロセッサ“Pent
ium”などによって実現されている。このCPU11
の入出力ピンに直結されているプロセッサバス1は、6
4ビット幅のデータバスを有している。
って製造販売されているマイクロプロセッサ“Pent
ium”などによって実現されている。このCPU11
の入出力ピンに直結されているプロセッサバス1は、6
4ビット幅のデータバスを有している。
【0021】システムメモリ13は、オペレーティング
システム、デバイスドライバ、実行対象のアプリケーシ
ョンプログラム、および処理データなどを格納するメモ
リデバイスであり、複数のDRAMによって構成されて
いる。このシステムメモリ13は、32ビット幅または
64ビット幅のデータバスを有する専用のメモリバスを
介してホスト−PCIブリッジ装置12に接続されてい
る。メモリバスのデータバスとしてはプロセッサバス1
のデータバスを利用することもできる。この場合、メモ
リバスは、アドレスバスと各種メモリ制御信号線とから
構成される。
システム、デバイスドライバ、実行対象のアプリケーシ
ョンプログラム、および処理データなどを格納するメモ
リデバイスであり、複数のDRAMによって構成されて
いる。このシステムメモリ13は、32ビット幅または
64ビット幅のデータバスを有する専用のメモリバスを
介してホスト−PCIブリッジ装置12に接続されてい
る。メモリバスのデータバスとしてはプロセッサバス1
のデータバスを利用することもできる。この場合、メモ
リバスは、アドレスバスと各種メモリ制御信号線とから
構成される。
【0022】ホスト/PCIブリッジ装置12は、プロ
セッサバス1と内部PCIバス2との間を繋ぐブリッジ
LSIであり、PCIバス2のバスマスタの1つとして
機能する。このホスト/PCIブリッジ装置12は、プ
ロセッサバス1と内部PCIバス2との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してシステムメモリ13のア
クセス制御する機能などを有している。
セッサバス1と内部PCIバス2との間を繋ぐブリッジ
LSIであり、PCIバス2のバスマスタの1つとして
機能する。このホスト/PCIブリッジ装置12は、プ
ロセッサバス1と内部PCIバス2との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してシステムメモリ13のア
クセス制御する機能などを有している。
【0023】内部PCIバス2はクロック同期型の入出
力バスであり、内部PCIバス2上の全てのサイクルは
PCIバスクロックに同期して行なわれる。PCIバス
クロックの周波数は最大33MHzである。PCIバス
2は、時分割的に使用されるアドレス/データバスを有
している。このアドレス/データバスは、32ビット幅
である。
力バスであり、内部PCIバス2上の全てのサイクルは
PCIバスクロックに同期して行なわれる。PCIバス
クロックの周波数は最大33MHzである。PCIバス
2は、時分割的に使用されるアドレス/データバスを有
している。このアドレス/データバスは、32ビット幅
である。
【0024】PCIバス2上のデータ転送サイクルは、
アドレスフェーズとそれに後続する1以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は8ビット、16ビット、24ビットまたは32ビット
のデータが出力される。
アドレスフェーズとそれに後続する1以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は8ビット、16ビット、24ビットまたは32ビット
のデータが出力される。
【0025】ディスプレイコントローラ14は、ホスト
/PCIブリッジ装置12と同様にPCIバス2のバス
マスタの1つであり、ビデオメモリ(VRAM)142
の画像データをLCD141や外部のCRTディプレイ
143に表示する。
/PCIブリッジ装置12と同様にPCIバス2のバス
マスタの1つであり、ビデオメモリ(VRAM)142
の画像データをLCD141や外部のCRTディプレイ
143に表示する。
【0026】内部PCI−ISAブリッジ装置15は、
内部PCIバス2と内部ISAバス3との間を繋ぐブリ
ッジLSIである。内部ISAバス3には、BIOS
ROM31、キーボードコントローラ32、HDD3
3、I/Oコントロールゲートアレイ17が接続されて
いる。
内部PCIバス2と内部ISAバス3との間を繋ぐブリ
ッジLSIである。内部ISAバス3には、BIOS
ROM31、キーボードコントローラ32、HDD3
3、I/Oコントロールゲートアレイ17が接続されて
いる。
【0027】PCI−DSブリッジ装置16は、内部P
CIバス2と、ドッキングポートコネクタ500を介し
てドッキングステーション200に導出されるPCIバ
ス相当のドッキングバスとを繋ぐブリッジLSIであ
り、PCIバス2上のバスマスタとして機能する。
CIバス2と、ドッキングポートコネクタ500を介し
てドッキングステーション200に導出されるPCIバ
ス相当のドッキングバスとを繋ぐブリッジLSIであ
り、PCIバス2上のバスマスタとして機能する。
【0028】I/Oコントロールゲートアレイ17は、
内部ISAバス3と第1のI2Cバス4とを繋ぐブリッ
ジLSIであり、CPU11によってリード/ライト可
能な複数のレジスタ群を内蔵している。これらレジスタ
群を使用することにより、CPU11とI2Cバス4上
のデバイスとの通信が可能となる。
内部ISAバス3と第1のI2Cバス4とを繋ぐブリッ
ジLSIであり、CPU11によってリード/ライト可
能な複数のレジスタ群を内蔵している。これらレジスタ
群を使用することにより、CPU11とI2Cバス4上
のデバイスとの通信が可能となる。
【0029】I2Cバス4は、1本のクロック信号線
(SCL)と1本のデータ線(SDA)から構成される
双方向バスであり、ドックキングポートコネクタ500
を介してドッキングステーション200にも導出されて
いる。クロック信号線(SCL)および1本のデータ線
(SDA)は、それぞれ“H”レベルにプルアップされ
ている。
(SCL)と1本のデータ線(SDA)から構成される
双方向バスであり、ドックキングポートコネクタ500
を介してドッキングステーション200にも導出されて
いる。クロック信号線(SCL)および1本のデータ線
(SDA)は、それぞれ“H”レベルにプルアップされ
ている。
【0030】このシステムにおいては、I2Cバス4
は、5つのデバイス、すなわち、I/Oコントロールゲ
ートアレイ17、電源マイコン18、バッテリパック1
9のEEPROM191、DSマイコン42、EEPR
OM43間の通信に利用される。
は、5つのデバイス、すなわち、I/Oコントロールゲ
ートアレイ17、電源マイコン18、バッテリパック1
9のEEPROM191、DSマイコン42、EEPR
OM43間の通信に利用される。
【0031】I/Oコントロールゲートアレイ17に
は、I2Cバス4に接続されるデバイスの中でマスタと
して動作する電源マイコン18とDSマイコン42との
間でI2Cバス4の使用権を調停するためのマスタ調停
装置が内蔵されている。このマスタ調停は、電源マイコ
ン18が有する1対のアービトレーション制御信号線
(バスアクセス要求信号線PSREQ#、バスアクセス
許可信号線PSGNT#)と、DSマイコン42が有す
る1対のアービトレーション制御信号線(バスアクセス
要求信号線DPREQ#、バスアクセス許可信号線DP
GNT#)とを利用して行われる。
は、I2Cバス4に接続されるデバイスの中でマスタと
して動作する電源マイコン18とDSマイコン42との
間でI2Cバス4の使用権を調停するためのマスタ調停
装置が内蔵されている。このマスタ調停は、電源マイコ
ン18が有する1対のアービトレーション制御信号線
(バスアクセス要求信号線PSREQ#、バスアクセス
許可信号線PSGNT#)と、DSマイコン42が有す
る1対のアービトレーション制御信号線(バスアクセス
要求信号線DPREQ#、バスアクセス許可信号線DP
GNT#)とを利用して行われる。
【0032】また、I/Oコントロールゲートアレイ1
7は、RGBコネクタ400を介して外部CRTディス
プレイ143に導出されるI2Cバス5にも接続されて
おり、I2Cバス5を介して外部CRTディスプレイ1
43内蔵のマイコン143aとの間でモニタIDや、C
RTディスプレイ143の電力制御などのための通信を
行う事も出来る。
7は、RGBコネクタ400を介して外部CRTディス
プレイ143に導出されるI2Cバス5にも接続されて
おり、I2Cバス5を介して外部CRTディスプレイ1
43内蔵のマイコン143aとの間でモニタIDや、C
RTディスプレイ143の電力制御などのための通信を
行う事も出来る。
【0033】バッテリパック19は、コンピュータ本体
100に取り外し可能に装着されるものであり、EEP
ROM191を内蔵している。EEPROM191は、
I2Cバス4に接続される。このEEPROM191に
は、バッテリパック19の2次電池の種類、残存容量な
どを示すバッテリ情報が格納されている。このバッテリ
情報は電源マイコン18によって読み取られ、バッテリ
の充電制御やシステム電源の管理に利用される。
100に取り外し可能に装着されるものであり、EEP
ROM191を内蔵している。EEPROM191は、
I2Cバス4に接続される。このEEPROM191に
は、バッテリパック19の2次電池の種類、残存容量な
どを示すバッテリ情報が格納されている。このバッテリ
情報は電源マイコン18によって読み取られ、バッテリ
の充電制御やシステム電源の管理に利用される。
【0034】電源マイコン18は、このシステム電源の
オン/オフなどの動作電源の制御を行うコントローラで
あり、バッテリパック19の2次電池の充電制御などを
行う。この電源マイコン18は、I2Cバス4のバスマ
スタとして機能することができ、そのI2Cバス4を利
用して、EEPROM191からのバッテリ情報のリー
ド、ホットドッキング/ホットアンドッキングなどを実
現するためのDSマイコン42との通信、CPU11と
の間の各種電源ステータス/電源制御コマンドの授受の
ためのI/Oコントロールゲートアレイ17との通信な
どを行う。電源ステータスには、システム電源スイッチ
のオン/オフ、バッテリ残存容量、ACアダプタの有無
などの情報が含まれる。
オン/オフなどの動作電源の制御を行うコントローラで
あり、バッテリパック19の2次電池の充電制御などを
行う。この電源マイコン18は、I2Cバス4のバスマ
スタとして機能することができ、そのI2Cバス4を利
用して、EEPROM191からのバッテリ情報のリー
ド、ホットドッキング/ホットアンドッキングなどを実
現するためのDSマイコン42との通信、CPU11と
の間の各種電源ステータス/電源制御コマンドの授受の
ためのI/Oコントロールゲートアレイ17との通信な
どを行う。電源ステータスには、システム電源スイッチ
のオン/オフ、バッテリ残存容量、ACアダプタの有無
などの情報が含まれる。
【0035】電源マイコン18がI2Cバス4を使用す
る時は、まず、バスアクセス要求信号線PSREQ#を
アクティブにし、バスアクセス許可信号線PSGNT#
がアクティブになのまで待つ。バスアクセス許可信号線
PSGNT#が与えられると、電源マイコン18はI2
Cバス4のバスサイクル(スタートサイクル、転送サイ
クル、ストップサイクル)を開始する。全てのデータ転
送を完了すると、電源マイコン18は、バスアクセス要
求信号線PSREQ#をインアクティブにして、I2C
バス4を解放する。
る時は、まず、バスアクセス要求信号線PSREQ#を
アクティブにし、バスアクセス許可信号線PSGNT#
がアクティブになのまで待つ。バスアクセス許可信号線
PSGNT#が与えられると、電源マイコン18はI2
Cバス4のバスサイクル(スタートサイクル、転送サイ
クル、ストップサイクル)を開始する。全てのデータ転
送を完了すると、電源マイコン18は、バスアクセス要
求信号線PSREQ#をインアクティブにして、I2C
バス4を解放する。
【0036】ドッキングステーション200は、ポータ
ブルコンピュータ本体100に取り外し可能に装着でき
る拡張ユニットである。このドッキングステーション2
00の筐体には、ポータブルコンピュータ本体100を
収容するための載置面と、この載置面上にポータブルコ
ンピュータ本体100がセットされた時に、DSマイコ
ン43の制御の下でドッキングステーション200とコ
ンピュータ本体100とをドッキングさせるオートロー
ディング機構などが設けられている。また、ドッキング
ステーション200には、ポータブルコンピュータ本体
100がセットされたことを検出してDSマイコン43
に通知するための検出スイッチ、イジェクトスイッチ、
電源スイッチなども設けられている。イジェクトスイッ
チは、オートローディング機構によってドッキングステ
ーション200とドッキングされているコンピュータ本
体100を、そのドッキングステーション200から取
り外すための操作スイッチである。イジェクトスイッチ
が押されると、オートローディング機構のモータが逆回
転され、ポータブルコンピュータ本体100がドッキン
グステーション200から電気的に分離され取り外され
る。
ブルコンピュータ本体100に取り外し可能に装着でき
る拡張ユニットである。このドッキングステーション2
00の筐体には、ポータブルコンピュータ本体100を
収容するための載置面と、この載置面上にポータブルコ
ンピュータ本体100がセットされた時に、DSマイコ
ン43の制御の下でドッキングステーション200とコ
ンピュータ本体100とをドッキングさせるオートロー
ディング機構などが設けられている。また、ドッキング
ステーション200には、ポータブルコンピュータ本体
100がセットされたことを検出してDSマイコン43
に通知するための検出スイッチ、イジェクトスイッチ、
電源スイッチなども設けられている。イジェクトスイッ
チは、オートローディング機構によってドッキングステ
ーション200とドッキングされているコンピュータ本
体100を、そのドッキングステーション200から取
り外すための操作スイッチである。イジェクトスイッチ
が押されると、オートローディング機構のモータが逆回
転され、ポータブルコンピュータ本体100がドッキン
グステーション200から電気的に分離され取り外され
る。
【0037】ドッキングステーション200のDS−P
CI/ISAブリッジ装置41は、コンピュータ本体か
らドッキングステーション200に導出されるドッキン
グバス(PCIバス相当)と外部PCIバス6および外
部ISAバス7とを繋ぐブリッジLSIである。このD
S−PCI/ISAブリッジ装置41は、PCIバスマ
スタの1つである。
CI/ISAブリッジ装置41は、コンピュータ本体か
らドッキングステーション200に導出されるドッキン
グバス(PCIバス相当)と外部PCIバス6および外
部ISAバス7とを繋ぐブリッジLSIである。このD
S−PCI/ISAブリッジ装置41は、PCIバスマ
スタの1つである。
【0038】DSマイコン42は、ドッキングステーシ
ョン200の電源のオン/オフ、およびポータブルコン
ピュータ本体100とドッキングステーション200と
のドッキング/アンドッキングを制御するためのコント
ローラであり、I2Cバス4を使用して電源コントロー
ラ18およびI/Oコントロールゲートアレイ17と通
信する。このDSマイコン42もI2Cバス4のバスマ
スタとして動作することが出来る。
ョン200の電源のオン/オフ、およびポータブルコン
ピュータ本体100とドッキングステーション200と
のドッキング/アンドッキングを制御するためのコント
ローラであり、I2Cバス4を使用して電源コントロー
ラ18およびI/Oコントロールゲートアレイ17と通
信する。このDSマイコン42もI2Cバス4のバスマ
スタとして動作することが出来る。
【0039】DSマイコン42がI2Cバス4を使用す
る時は、まず、バスアクセス要求信号線DPREQ#を
アクティブにし、バスアクセス許可信号線DPGNT#
が与えられるのを待つ。バスアクセス許可信号線DPG
NT#が与えられると、DSマイコン42はI2Cバス
4のバスサイクル(スタートサイクル、転送サイクル、
ストップサイクル)を開始する。全てのデータ転送を完
了すると、DSマイコン42はバスアクセス要求信号線
DPREQ#をインアクティブにして、I2Cバス4を
解放する。
る時は、まず、バスアクセス要求信号線DPREQ#を
アクティブにし、バスアクセス許可信号線DPGNT#
が与えられるのを待つ。バスアクセス許可信号線DPG
NT#が与えられると、DSマイコン42はI2Cバス
4のバスサイクル(スタートサイクル、転送サイクル、
ストップサイクル)を開始する。全てのデータ転送を完
了すると、DSマイコン42はバスアクセス要求信号線
DPREQ#をインアクティブにして、I2Cバス4を
解放する。
【0040】EEPROM43は、ドッキングステーシ
ョン200の拡張スロットに装着されている拡張カード
の属性(アドレス、DMAチャネル、IRQ番号、その
他)など、プラグ・アンド・プレイに必要なPnP情報
が格納される。このPnP情報は、コンピュータ本体1
00とドッキングステーション200とがドッキングさ
れた時や、コンピュータ本体100またはドッキングス
テーション200のパワーオン時などに、BIOS R
OM31のシステムBIOSの制御の下、I2Cバス4
を介してコントロールゲートアレイ17によってEEP
ROM43からリードされる。
ョン200の拡張スロットに装着されている拡張カード
の属性(アドレス、DMAチャネル、IRQ番号、その
他)など、プラグ・アンド・プレイに必要なPnP情報
が格納される。このPnP情報は、コンピュータ本体1
00とドッキングステーション200とがドッキングさ
れた時や、コンピュータ本体100またはドッキングス
テーション200のパワーオン時などに、BIOS R
OM31のシステムBIOSの制御の下、I2Cバス4
を介してコントロールゲートアレイ17によってEEP
ROM43からリードされる。
【0041】次に、図2を参照して、I/Oコントロー
ルゲートアレイ17の具体的な構成を説明する。図2に
示されているように、I/Oコントロールゲートアレイ
17には、I2Cマスタ制御ロジック171、I2Cスレ
ーブロジック172、I2Cマスタロジック173、お
よびマスタ制御レジスタ群174が設けられている。
ルゲートアレイ17の具体的な構成を説明する。図2に
示されているように、I/Oコントロールゲートアレイ
17には、I2Cマスタ制御ロジック171、I2Cスレ
ーブロジック172、I2Cマスタロジック173、お
よびマスタ制御レジスタ群174が設けられている。
【0042】I2Cマスタ制御ロジック171は、バス
アービトレーション制御信号線(PSREQ#,PSG
NT#,DPREQ#,DPGNT#)を利用して、I
2Cバス4のバスマスタを決定するためのマスタ調停装
置である。マスタ制御レジスタ群174はCPU11に
よってリード/ライト可能なレジスタ群であり、このマ
スタ制御レジスタ群174内にはI2Cマスタアービト
レーション制御レジスタなどが含まれている。このI2
Cマスタアービトレーション制御レジスタには、I/O
コントロールゲートアレイ17をI2Cバス4のマスタ
として動作させる事を要求するフラグがCPU11によ
ってセットされる。このフラグは、バスアクセス要求信
号(REQ#)の1つとしてI2Cマスタ制御ロジック
171に送られる。これにより、I/Oコントロールゲ
ートアレイ17についてもI2Cバス4に対するマスタ
調停に加えることが出来る。
アービトレーション制御信号線(PSREQ#,PSG
NT#,DPREQ#,DPGNT#)を利用して、I
2Cバス4のバスマスタを決定するためのマスタ調停装
置である。マスタ制御レジスタ群174はCPU11に
よってリード/ライト可能なレジスタ群であり、このマ
スタ制御レジスタ群174内にはI2Cマスタアービト
レーション制御レジスタなどが含まれている。このI2
Cマスタアービトレーション制御レジスタには、I/O
コントロールゲートアレイ17をI2Cバス4のマスタ
として動作させる事を要求するフラグがCPU11によ
ってセットされる。このフラグは、バスアクセス要求信
号(REQ#)の1つとしてI2Cマスタ制御ロジック
171に送られる。これにより、I/Oコントロールゲ
ートアレイ17についてもI2Cバス4に対するマスタ
調停に加えることが出来る。
【0043】I2Cスレーブロジック172はI2Cバス
4のスレーブデバイスとして動作するハードウェアであ
り、ここには、I2Cバス4に接続された各デバイスと
の通信のために使用される通信用レジスタなどが含まれ
ている。
4のスレーブデバイスとして動作するハードウェアであ
り、ここには、I2Cバス4に接続された各デバイスと
の通信のために使用される通信用レジスタなどが含まれ
ている。
【0044】I2Cマスタロジック173はI2Cバス4
およびI2Cバス5のマスタデバイスとして動作するハ
ードウェアであり、通信用レジスタや、バスサイクル制
御ロジックなどが含まれている。
およびI2Cバス5のマスタデバイスとして動作するハ
ードウェアであり、通信用レジスタや、バスサイクル制
御ロジックなどが含まれている。
【0045】I2Cスレーブロジック172とI2Cマス
タロジック173は、I/Oコントロールゲートアレイ
17内に設けられたI2Cバスインタフェース制御レジ
スタにセットされるフラグF1によってそれぞれ動作制
御される。すなわち、図5に示されているように、I2
Cバスインタフェース制御レジスタ175はCPU11
によってリード/ライト可能な8ビットレジスタであ
り、そのb7にはフラグF1がセットされる。フラグF
1はI/Oコントロールゲートアレイ17のI2Cバス
4に対する動作モードをバスマスタ/スレーブに設定す
るためのものであり、F1=“0”でスレーブモードを
示し、F1=“1”でマスタモードを示す。
タロジック173は、I/Oコントロールゲートアレイ
17内に設けられたI2Cバスインタフェース制御レジ
スタにセットされるフラグF1によってそれぞれ動作制
御される。すなわち、図5に示されているように、I2
Cバスインタフェース制御レジスタ175はCPU11
によってリード/ライト可能な8ビットレジスタであ
り、そのb7にはフラグF1がセットされる。フラグF
1はI/Oコントロールゲートアレイ17のI2Cバス
4に対する動作モードをバスマスタ/スレーブに設定す
るためのものであり、F1=“0”でスレーブモードを
示し、F1=“1”でマスタモードを示す。
【0046】F1=“0”のとき、I2Cスレーブロジ
ック172だけがI2Cバス4の使用が許可され、I2C
マスタロジック173についてはI2Cバス4の使用が
禁止される。したがって、図2に示されているように、
I2Cスレーブロジック172だけがI2Cバス4に接続
され、I2Cマスタロジック173はI2Cバス4から分
離されることになる。
ック172だけがI2Cバス4の使用が許可され、I2C
マスタロジック173についてはI2Cバス4の使用が
禁止される。したがって、図2に示されているように、
I2Cスレーブロジック172だけがI2Cバス4に接続
され、I2Cマスタロジック173はI2Cバス4から分
離されることになる。
【0047】さらに、I2Cマスタロジック173につ
いては、I/Oコントロールゲートアレイ17内に設け
られたモニタID制御レジスタにセットされるフラグF
2によっても動作制御される。すなわち、図6に示され
ているように、モニタID制御レジスタ176はCPU
11によってリード/ライト可能な8ビットレジスタで
あり、そのb7にはフラグF2がセットされる。フラグ
F2はI/Oコントロールゲートアレイ17をI2Cバ
ス5に対してバスマスタとして動作させるか否かを指定
するためのものであり、F2=“0”はI2Cバス5を
使用したCRT143との通信の実行を指示する。
いては、I/Oコントロールゲートアレイ17内に設け
られたモニタID制御レジスタにセットされるフラグF
2によっても動作制御される。すなわち、図6に示され
ているように、モニタID制御レジスタ176はCPU
11によってリード/ライト可能な8ビットレジスタで
あり、そのb7にはフラグF2がセットされる。フラグ
F2はI/Oコントロールゲートアレイ17をI2Cバ
ス5に対してバスマスタとして動作させるか否かを指定
するためのものであり、F2=“0”はI2Cバス5を
使用したCRT143との通信の実行を指示する。
【0048】従って、F1=“0”、F2=“0”のと
きは、I2Cスレーブロジック172がI2Cバス4のス
レーブとして動作しながら、I2Cマスタロジック17
3がI2Cバス5のマスタとして動作することが出来
る。
きは、I2Cスレーブロジック172がI2Cバス4のス
レーブとして動作しながら、I2Cマスタロジック17
3がI2Cバス5のマスタとして動作することが出来
る。
【0049】また、図2に示されているように、I/O
コントロールゲートアレイ17から電源マイコン18に
はPSステータス更新信号線が配設されている。このP
Sステータス更新信号は、システムBIOSが電源マイ
コン18に情報を送るときなどにアクティブにされる。
PSステータス更新信号がアクティブに設定されると、
電源マイコン18は、I2Cバス4の使用権を獲得した
後、I/Oコントロールゲートアレイ17の通信レジス
タからデータをリードするためのバスサイクルを行う。
コントロールゲートアレイ17から電源マイコン18に
はPSステータス更新信号線が配設されている。このP
Sステータス更新信号は、システムBIOSが電源マイ
コン18に情報を送るときなどにアクティブにされる。
PSステータス更新信号がアクティブに設定されると、
電源マイコン18は、I2Cバス4の使用権を獲得した
後、I/Oコントロールゲートアレイ17の通信レジス
タからデータをリードするためのバスサイクルを行う。
【0050】図3には、図2のI2Cマスタ制御ロジッ
ク171の具体的なハードウェア構成が示されている。
I2Cマスタ制御ロジック171は、4つのREQ#を
入力するためのリクエスト入力A,B,C,Dを有して
おり、バス調停の優先度は、リクエスト入力A、B、
C、Dとなっている。
ク171の具体的なハードウェア構成が示されている。
I2Cマスタ制御ロジック171は、4つのREQ#を
入力するためのリクエスト入力A,B,C,Dを有して
おり、バス調停の優先度は、リクエスト入力A、B、
C、Dとなっている。
【0051】I2Cマスタ制御ロジック171のリクエ
スト入力の前段には、2つのゲート回路201、202
が設けられており、これらゲート回路201,202を
介してPSREQ#がリクエスト入力Aに、DPREQ
#がリクエスト入力Bに供給される。また、リクエスト
入力Cに供給されるRFREQ#はリザーブのバスアク
セス要求信号である。
スト入力の前段には、2つのゲート回路201、202
が設けられており、これらゲート回路201,202を
介してPSREQ#がリクエスト入力Aに、DPREQ
#がリクエスト入力Bに供給される。また、リクエスト
入力Cに供給されるRFREQ#はリザーブのバスアク
セス要求信号である。
【0052】さらに、リクエスト入力Dには、ゲート回
路202を介してI2Cマスタアービトレーションリク
エスト制御レジスタ174aのビット3の値が入力され
る。このビット3は、I/Oコントロールゲートアレイ
17をI2Cバス4のマスタとして動作させる事を要求
するフラグである。このビット3がCPU11によって
“0”にセットされると、リクエスト入力Dのバスアク
セス要求信号がイネーブルになる。
路202を介してI2Cマスタアービトレーションリク
エスト制御レジスタ174aのビット3の値が入力され
る。このビット3は、I/Oコントロールゲートアレイ
17をI2Cバス4のマスタとして動作させる事を要求
するフラグである。このビット3がCPU11によって
“0”にセットされると、リクエスト入力Dのバスアク
セス要求信号がイネーブルになる。
【0053】I2Cマスタアービトレーションリクエス
ト制御レジスタ174aのビット2,ビット1、ビット
0の値は、ゲート回路201によってそれぞれRFRE
Q#、DPREQ#、PSREQ#と負論理でORされ
る。これにより、RFREQ#、DPREQ#、PSR
EQ#については、ソウトウェアによって強制的に発生
させる事も出来る。
ト制御レジスタ174aのビット2,ビット1、ビット
0の値は、ゲート回路201によってそれぞれRFRE
Q#、DPREQ#、PSREQ#と負論理でORされ
る。これにより、RFREQ#、DPREQ#、PSR
EQ#については、ソウトウェアによって強制的に発生
させる事も出来る。
【0054】また、I2Cマスタアービトレーションリ
クエストマスクレジスタ174bのビット3、ビット
2,ビット1、ビット0の値は、ゲート回路202に送
られ、そこでI2Cマスタアービトレーションリクエス
ト制御レジスタ174aのビット3、RFREQ#、D
PREQ#、PSREQ#に対するマスク処理が行われ
る。これにより、電源マイコン18やDSマイコン42
がI2Cバス4を解放しないといった不良が発生して
も、I2Cバス4を永久に使用出来なくなるという不具
合の発生を防止する事が出来る。
クエストマスクレジスタ174bのビット3、ビット
2,ビット1、ビット0の値は、ゲート回路202に送
られ、そこでI2Cマスタアービトレーションリクエス
ト制御レジスタ174aのビット3、RFREQ#、D
PREQ#、PSREQ#に対するマスク処理が行われ
る。これにより、電源マイコン18やDSマイコン42
がI2Cバス4を解放しないといった不良が発生して
も、I2Cバス4を永久に使用出来なくなるという不具
合の発生を防止する事が出来る。
【0055】さらに、I2Cマスタ制御ロジック171
aの4つのグラント出力の後段には、ゲート203が設
けられており、そこでI2Cマスタアービトレーション
リクエスト制御レジスタ174aのビット7、ビット
6、ビット5、ビット4との間の負論理のOR処理が行
われる。リクエスト入力Dに対応するグラント出力は、
I/Oコントロールゲートアレイ17に対するバスアク
セス許可信号であり、この信号の値はI/Oコントロー
ルゲートアレイ17内のレジスタに送られ、CPU11
よってリードする事が出来る。
aの4つのグラント出力の後段には、ゲート203が設
けられており、そこでI2Cマスタアービトレーション
リクエスト制御レジスタ174aのビット7、ビット
6、ビット5、ビット4との間の負論理のOR処理が行
われる。リクエスト入力Dに対応するグラント出力は、
I/Oコントロールゲートアレイ17に対するバスアク
セス許可信号であり、この信号の値はI/Oコントロー
ルゲートアレイ17内のレジスタに送られ、CPU11
よってリードする事が出来る。
【0056】I2Cマスタ制御ロジック171aによる
バス調停動作のタイミングを図4に示す。図4のタイミ
ングチャートに示されているように、クロックの立上が
りで各バスアクセス要求信号(レジスタ174aのビッ
ト3、RFREQ#、DPREQ#、PSREQ#)の
状況が判断され、立ち下がりでどのリクエストにグラン
トを与えるかが決定される。
バス調停動作のタイミングを図4に示す。図4のタイミ
ングチャートに示されているように、クロックの立上が
りで各バスアクセス要求信号(レジスタ174aのビッ
ト3、RFREQ#、DPREQ#、PSREQ#)の
状況が判断され、立ち下がりでどのリクエストにグラン
トを与えるかが決定される。
【0057】次に、図7のフローチャートを参照して、
I/Oコントロールゲートアレイ17(システムBIO
S)がI2Cバス4の使用権を獲得するためのサイクル
について説明する。
I/Oコントロールゲートアレイ17(システムBIO
S)がI2Cバス4の使用権を獲得するためのサイクル
について説明する。
【0058】CPU11によって実行されるシステムB
IOSは、まず、I2Cマスタアービトレーションリク
エスト制御レジスタ174aのビット3に“0”をライ
トして、バスアクセス要求信号を発生させる(ステップ
S11)。そして、グラントが与えられるまで待つ(ス
テップS12)。グラントが与えられたか否かは、例え
ばグラントが設定されるレジスタをポーリングすること
などによって判断できる。
IOSは、まず、I2Cマスタアービトレーションリク
エスト制御レジスタ174aのビット3に“0”をライ
トして、バスアクセス要求信号を発生させる(ステップ
S11)。そして、グラントが与えられるまで待つ(ス
テップS12)。グラントが与えられたか否かは、例え
ばグラントが設定されるレジスタをポーリングすること
などによって判断できる。
【0059】この後、システムBIOSは、フラグF1
を“1”にセットして、I/Oコントロールゲートアレ
イ17の動作モードをマスタモードに設定し(ステップ
S13)て、例えばPnP情報をリードするためのI2
Cバス4のリードバスサイクルを実行させる(ステップ
S14)。
を“1”にセットして、I/Oコントロールゲートアレ
イ17の動作モードをマスタモードに設定し(ステップ
S13)て、例えばPnP情報をリードするためのI2
Cバス4のリードバスサイクルを実行させる(ステップ
S14)。
【0060】次いで、システムBIOSは、フラグF1
を“0”にセットして、I/Oコントロールゲートアレ
イ17の動作モードをスレーブモードに戻し(ステップ
S15)、その後、I2Cマスタアービトレーションリ
クエスト制御レジスタ174aのビット3に“1”をラ
イトして、I2Cバス4を解放する。
を“0”にセットして、I/Oコントロールゲートアレ
イ17の動作モードをスレーブモードに戻し(ステップ
S15)、その後、I2Cマスタアービトレーションリ
クエスト制御レジスタ174aのビット3に“1”をラ
イトして、I2Cバス4を解放する。
【0061】次に、図8のフローチャートを参照して、
I/Oコントロールゲートアレイ17(システムBIO
S)がI2Cバス5を使用した通信を行うときの手順を
説明する。
I/Oコントロールゲートアレイ17(システムBIO
S)がI2Cバス5を使用した通信を行うときの手順を
説明する。
【0062】CPU11によって実行されるシステムB
IOSは、まず、I2Cマスタアービトレーションリク
エスト制御レジスタ174aのビット3またはビット7
が“1”か否かを調べ(ステップS21)、ビット3ま
たはビット7が“1”が“1”であれば、マスタとして
動作を終了させるために、I2Cマスタアービトレーシ
ョンリクエスト制御レジスタ174aのビット3に
“1”をライトする(ステップS22)。
IOSは、まず、I2Cマスタアービトレーションリク
エスト制御レジスタ174aのビット3またはビット7
が“1”か否かを調べ(ステップS21)、ビット3ま
たはビット7が“1”が“1”であれば、マスタとして
動作を終了させるために、I2Cマスタアービトレーシ
ョンリクエスト制御レジスタ174aのビット3に
“1”をライトする(ステップS22)。
【0063】この後、システタムBIOSは、フラグF
2を“0”にセットして、I2Cマスタロジック173
をI2Cバス5のマスタとして動作させ(ステップS2
4)、CRT143との通信を実行させる(ステップS
24)。次いで、システムBIOSは、フラグF2を
“1”にセットして、I/Oコントロールゲートアレイ
17がI2Cバス5のマスタとして動作するモードを終
了させる(ステップS25)。
2を“0”にセットして、I2Cマスタロジック173
をI2Cバス5のマスタとして動作させ(ステップS2
4)、CRT143との通信を実行させる(ステップS
24)。次いで、システムBIOSは、フラグF2を
“1”にセットして、I/Oコントロールゲートアレイ
17がI2Cバス5のマスタとして動作するモードを終
了させる(ステップS25)。
【0064】次に、I2Cバス4を利用して実行される
I/Oコントロールゲートアレイ17、電源マイコン1
8、バッテリパック19のEEPROM191、DSマ
イコン42、EEPROM43間の通信の一例について
説明する。
I/Oコントロールゲートアレイ17、電源マイコン1
8、バッテリパック19のEEPROM191、DSマ
イコン42、EEPROM43間の通信の一例について
説明する。
【0065】例えば、コンピュータ本体100とドッキ
ングステーション200とがドッキングされており、且
つそれらコンピュータ本体100およびドッキングステ
ーション200が共に電源オフの状態のときに、ドッキ
ングステーション200の電源スイッチがユーザによっ
て投入された場合を想定する。
ングステーション200とがドッキングされており、且
つそれらコンピュータ本体100およびドッキングステ
ーション200が共に電源オフの状態のときに、ドッキ
ングステーション200の電源スイッチがユーザによっ
て投入された場合を想定する。
【0066】この場合、電源スイッチの投入はDSマイ
コン42によって検知される。DSマイコン42は、ま
ず、ドッキングポートコネクタ500のドッキングバス
の電源VCCの状態を調べるなどしてコンピュータ本体
100がパワーオンか否かを調べる。コンピュータ本体
100がパワーオフであれば、DSマイコン42はI2
Cバス4を利用して電源マイコン18にドッキングステ
ーション200が接続されたことを通知する。この後、
電源マイコン18はコンピュータ本体100をパワーオ
ンさせ、システムBIOSにドッキングを通知する。シ
ステムBIOSは、EEPROM43からPnP情報を
リードして、ドッキングステーション200の拡張カー
ドなどに応じてシステム動作環境を設定し直す。
コン42によって検知される。DSマイコン42は、ま
ず、ドッキングポートコネクタ500のドッキングバス
の電源VCCの状態を調べるなどしてコンピュータ本体
100がパワーオンか否かを調べる。コンピュータ本体
100がパワーオフであれば、DSマイコン42はI2
Cバス4を利用して電源マイコン18にドッキングステ
ーション200が接続されたことを通知する。この後、
電源マイコン18はコンピュータ本体100をパワーオ
ンさせ、システムBIOSにドッキングを通知する。シ
ステムBIOSは、EEPROM43からPnP情報を
リードして、ドッキングステーション200の拡張カー
ドなどに応じてシステム動作環境を設定し直す。
【0067】一方、コンピュータ本体100がパワーオ
ン状態であれば、DSマイコン42はI2Cバス4を利
用してI/Oコントロールゲートアレイ17にドッキン
グステーション200が接続されたことを通知する。こ
の時、I/Oコントロールゲートアレイ17からCPU
11に割り込み信号などが送られ、これによってシステ
ムBIOSにドッキングステーション200の接続が知
らされる。システムBIOSは、EEPROM43から
PnP情報をリードして、ドッキングステーション20
0の拡張カードなどに応じてシステム動作環境を設定し
直す。
ン状態であれば、DSマイコン42はI2Cバス4を利
用してI/Oコントロールゲートアレイ17にドッキン
グステーション200が接続されたことを通知する。こ
の時、I/Oコントロールゲートアレイ17からCPU
11に割り込み信号などが送られ、これによってシステ
ムBIOSにドッキングステーション200の接続が知
らされる。システムBIOSは、EEPROM43から
PnP情報をリードして、ドッキングステーション20
0の拡張カードなどに応じてシステム動作環境を設定し
直す。
【0068】また、コンピュータ本体100とドッキン
グステーション200とがドッキングされており、且つ
それらコンピュータ本体100およびドッキングステー
ション200が共に電源オンの状態のときに、ドッキン
グステーション200を本体100から取り外すための
イジェクトボタンがユーザによって押された場合には、
次のような通信が行われる。
グステーション200とがドッキングされており、且つ
それらコンピュータ本体100およびドッキングステー
ション200が共に電源オンの状態のときに、ドッキン
グステーション200を本体100から取り外すための
イジェクトボタンがユーザによって押された場合には、
次のような通信が行われる。
【0069】イジェクトボタンが押された事を検知する
と、DSマイコン42はI2Cバス4を介してI/Oコ
ントロールゲートアレイ17にイジェクトボタンが押さ
れた事を通知する。この時、I/Oコントロールゲート
アレイ17からCPU11に割り込み信号などが送ら
れ、これによってシステムBIOSにイジェクトボタン
の押下が知らされる。システムBIOSは、OSにドッ
キングステーション200がイジェクトされても問題な
いか否かを問い合わせる。オペレーティングシステム
は、ドッキングステーション200がイジェクトされて
も問題ない場合はシステムBIOSにイジェクト許可を
通知する。もし、オプションカードとの通信などが実行
中でそれを中断できない場合などには、オペレーティン
グシステムによってイジェクト要求が却下され、イジェ
クト要求コマンドはアボートされる。
と、DSマイコン42はI2Cバス4を介してI/Oコ
ントロールゲートアレイ17にイジェクトボタンが押さ
れた事を通知する。この時、I/Oコントロールゲート
アレイ17からCPU11に割り込み信号などが送ら
れ、これによってシステムBIOSにイジェクトボタン
の押下が知らされる。システムBIOSは、OSにドッ
キングステーション200がイジェクトされても問題な
いか否かを問い合わせる。オペレーティングシステム
は、ドッキングステーション200がイジェクトされて
も問題ない場合はシステムBIOSにイジェクト許可を
通知する。もし、オプションカードとの通信などが実行
中でそれを中断できない場合などには、オペレーティン
グシステムによってイジェクト要求が却下され、イジェ
クト要求コマンドはアボートされる。
【0070】オペレーティングシステムによってイジェ
クトが許可されると、システムBIOSは、サスペンド
処理を実行した後、DSマイコン42にイジェクトを許
可する。これによって、ドッキングステーション200
のローディング機構が動作され、コンピュータ本体とド
ッキングステーション200とが分離される。
クトが許可されると、システムBIOSは、サスペンド
処理を実行した後、DSマイコン42にイジェクトを許
可する。これによって、ドッキングステーション200
のローディング機構が動作され、コンピュータ本体とド
ッキングステーション200とが分離される。
【0071】以上説明したように、この実施例のポータ
ブルコンピュータにおいては、I/Oコントロールゲー
トアレイ17、電源マイコン18、バッテリパック19
のEEPROM191、DSマイコン42、EEPRO
M43がI2Cバス4に接続されており、そのI2Cバス
4とISAバス3間はI/Oコントロールゲートアレイ
17によって繋がれている。I/Oコントロールゲート
アレイ17内には、マスタ制御ロジック171が設けら
れており、I2Cバス4に接続された電源マイコン18
とDSマイコン42との間のマスタ調停は、それらマス
タそれぞれが持つREQ#線およびGNT#線を利用し
て集中制御される。このため、各デバイスにバス監視機
能を設けることなく、それらデバイス間のマスタ調停を
精度良く行うことができる。
ブルコンピュータにおいては、I/Oコントロールゲー
トアレイ17、電源マイコン18、バッテリパック19
のEEPROM191、DSマイコン42、EEPRO
M43がI2Cバス4に接続されており、そのI2Cバス
4とISAバス3間はI/Oコントロールゲートアレイ
17によって繋がれている。I/Oコントロールゲート
アレイ17内には、マスタ制御ロジック171が設けら
れており、I2Cバス4に接続された電源マイコン18
とDSマイコン42との間のマスタ調停は、それらマス
タそれぞれが持つREQ#線およびGNT#線を利用し
て集中制御される。このため、各デバイスにバス監視機
能を設けることなく、それらデバイス間のマスタ調停を
精度良く行うことができる。
【0072】また、I/Oコントールゲートアレイ17
については、REQ#線の代わりにレジスタ174aの
ビット3が使用されて、他のデバイスと同様のマスタ調
停が行われる。よって、どのデバイスがマスタとして動
作する場合でも適切なバス調停が可能となる。
については、REQ#線の代わりにレジスタ174aの
ビット3が使用されて、他のデバイスと同様のマスタ調
停が行われる。よって、どのデバイスがマスタとして動
作する場合でも適切なバス調停が可能となる。
【0073】さらに、DSマイコン42がカレントマス
タとして動作している時にドッキングステーション20
0がコンピュータ本体100から取り外されることがあ
っても、DPREQ#がインアクティブになるため、I
2Cバス4を解放する事ができる。よって、電源コント
ローラ18などのコンピュータ本体内のデバイスが永久
にマスタになれないという不具合の発生を防止すること
が出来る。
タとして動作している時にドッキングステーション20
0がコンピュータ本体100から取り外されることがあ
っても、DPREQ#がインアクティブになるため、I
2Cバス4を解放する事ができる。よって、電源コント
ローラ18などのコンピュータ本体内のデバイスが永久
にマスタになれないという不具合の発生を防止すること
が出来る。
【0074】
【発明の効果】以上の説明したように、この発明によれ
ば、バスマスタとして動作する事が要求される各デバイ
スにバス監視機能を設けることなく、それらデバイス間
の通信をI2Cバスのように1本のクロック信号線と1
本のシリアルデータ線とから構成される簡単な構造の双
方向バスによって効率良く行うことが可能となる。
ば、バスマスタとして動作する事が要求される各デバイ
スにバス監視機能を設けることなく、それらデバイス間
の通信をI2Cバスのように1本のクロック信号線と1
本のシリアルデータ線とから構成される簡単な構造の双
方向バスによって効率良く行うことが可能となる。
【図面の簡単な説明】
【図1】この発明の一実施例に係るポータブルコンピュ
ータのシステム構成を示すブロック図。
ータのシステム構成を示すブロック図。
【図2】同実施例のシステムに設けられたI/Oコント
ロールゲートアレイの具体的な構成を示すブロック図。
ロールゲートアレイの具体的な構成を示すブロック図。
【図3】図2のI/Oコントロールゲートアレイ内に設
けられた調停回路の構成を説明するための回路図。
けられた調停回路の構成を説明するための回路図。
【図4】図3の調停回路によるバス調停動作を示すタイ
ミングチャート。
ミングチャート。
【図5】図2のI/Oコントロールゲートアレイ内に設
けられたI2Cバスインタフェース制御レジスタの内容
を説明するための図。
けられたI2Cバスインタフェース制御レジスタの内容
を説明するための図。
【図6】図2のI/Oコントロールゲートアレイ内に設
けられたモニタID制御レジスタの内容を説明するため
の図。
けられたモニタID制御レジスタの内容を説明するため
の図。
【図7】図2のI/Oコントロールゲートアレイが第1
のI2Cバスの使用権を獲得する時の手順を説明するフ
ローチャート。
のI2Cバスの使用権を獲得する時の手順を説明するフ
ローチャート。
【図8】図2のI/Oコントロールゲートアレイが第2
のI2Cバスの使用権を獲得する時の手順を説明するフ
ローチャート。
のI2Cバスの使用権を獲得する時の手順を説明するフ
ローチャート。
【図9】従来のI2Cバスに対するマスタおよびスレー
ブの接続形態を示す図。
ブの接続形態を示す図。
【図10】図9のI2Cバスのバスサイクルを説明する
タイミングチャート。
タイミングチャート。
3…ISAバス、4,5…I2Cバス、17…I/Oコ
ントロールゲートアレイ、18…電源マイコン、19…
バッテリパック、42…DSマイコン、43,191…
EEPROM、171…I2Cマスタ制御ロジック、1
72…I2Cスレーブロジック、173…I2Cマスタロ
ジック。
ントロールゲートアレイ、18…電源マイコン、19…
バッテリパック、42…DSマイコン、43,191…
EEPROM、171…I2Cマスタ制御ロジック、1
72…I2Cスレーブロジック、173…I2Cマスタロ
ジック。
Claims (7)
- 【請求項1】 バッテリ駆動可能なポータブルコンピュ
ータにおいて、 CPUと、 システムバスと、 1本のクロック信号線と1本のシリアルデータ線とから
構成される双方向バスと、 前記システムバスと前記双方向バスとの間に接続され、
前記双方向バスに接続可能な各種I/Oデバイスと前記
CPUとの間の通信を制御するI/O制御装置と、 前記双方向バスに接続され、前記コンピュータのシステ
ム電源を制御する電源コントローラであって、前記双方
向バスを介してその双方向バス上の各デバイスと通信す
る電源コントローラと、 前記I/O制御装置内に設けられ、前記双方向バスに接
続されたデバイスの中でその双方向バスのバスマスタと
して機能する各デバイスが有するバスクアクセス要求信
号線とバスアクセス許可信号線とから構成される一対の
バスアービトレーション制御線を利用して、前記双方向
バスの使用権を調停する調停装置と、 前記I/O制御装置内に設けられ、前記CPUによって
プログラム可能に構成され、前記I/O制御装置を前記
双方向バスのバスマスタとして動作させることを要求す
るバスアクセス要求情報がセットされるレジスタとを具
備し、 前記調停装置には、前記レジスタのバスアクセス要求情
報が前記バスアクセス許可信号線の1つとして入力され
ることを特徴とするポータブルコンピュータ。 - 【請求項2】 前記I/O制御装置は、 前記双方向バスのバスマスタとして機能するマスタロジ
ックと、 前記双方向バスのスレーブとして機能するスレーブロジ
ックと、 前記CPUによってプログラム可能に構成され、前記I
/O制御装置の動作モードをバスマスタおよびスレーブ
のいずれか一方に指定するモード指定情報がセットされ
るレジスタとを具備し、 前記マスタロジックおよびスレーブロジックは、それぞ
れ前記モード指定情報によって前記双方向バスの使用が
許可/禁止されることを特徴とする請求項1記載のポー
タブルコンピュータ。 - 【請求項3】 前記ポータブルコンピュータの本体に取
り外し可能に装着されたバッテリパックであって、その
バッテリパック内の2次電池の状態を示すバッテリ情報
を格納する不揮発性メモリを有するバッテリパックをさ
らに具備し、 このバッテリパックの不揮発性メモリは前記双方向バス
に接続されており、 前記電源コントローラは、前記バッテリ情報を利用した
電源制御を行うために、前記双方向バスを介して前記不
揮発性メモリをアクセスすることを特徴とする請求項1
記載のポータブルコンピュータ。 - 【請求項4】 バッテリ駆動可能なポータブルコンピュ
ータにおいて、 CPUと、 システムバスと、 1本のクロック信号線と1本のシリアルデータ線とから
構成される第1の双方向バスと、 1本のクロック信号線と1本のシリアルデータ線とから
構成される第2の双方向バスと、 前記システムバス、および前記第1および第2の双方向
バスに接続され、前記第1の双方向バスに接続可能な各
種I/Oデバイスと前記CPUとの間の通信、および前
記第2の双方向バスに接続可能な各種I/Oデバイスと
前記CPUとの間の通信を制御するI/O制御装置と、 前記第1の双方向バスに接続され、前記コンピュータの
システム電源を制御する電源コントローラであって、前
記第1の双方向バスを介してその第1の双方向バス上の
各デバイスと通信する電源コントローラと、 前記I/O制御装置内に設けられ、前記第1の双方向バ
スに接続されたデバイスの中でその第1の双方向バスの
バスマスタとして機能するデバイスそれぞれからのバス
アクセス要求信号を調停して前記第1の双方向バスの使
用を1つのバスマスタに許可するバス調停装置とを具備
し、 前記I/O制御装置は、 前記第1および第2の双方向バスそれぞれのバスマスタ
として機能するマスタロジックと、 前記第1の双方向バスのスレーブとして機能するスレー
ブロジックと、 前記CPUによってプログラム可能に構成され、前記第
1の双方向バスに対する前記I/O制御装置の動作モー
ドをバスマスタおよびスレーブのいずれか一方に指定す
る第1のモード指定情報、および前記第2の双方向バス
に対して前記I/O制御装置をバスマスタとして動作さ
せるか否かを指定する第2のモード指定情報がセットさ
れるレジスタとを具備し、 前記スレーブロジックが前記第1の双方向バスに対して
スレーブとして動作している期間中に、前記マスタロジ
ックが前記第2の双方向バスのバスマスタとして動作で
きるように構成されていることを特徴とするポータブル
コンピュータ。 - 【請求項5】 前記バス調停装置は、 前記第1の双方向バスのバスマスタとして機能する各デ
バイスが有するバスクアクセス要求信号線とバスアクセ
ス許可信号線とから構成される一対のバスアービトレー
ション制御線を利用して、前記第1の双方向バスの使用
権を調停する調停回路と、 前記CPUによってプログラム可能に構成され、前記I
/O制御装置を前記第1の双方向バスのバスマスタとし
て動作させることを要求するバスアクセス要求情報がセ
ットされるレジスタとを具備し、 前記調停回路には、前記レジスタのバスアクセス要求情
報が前記バスアクセス許可信号線の1つとして入力され
ることを特徴とする請求項4記載のポータブルコンピュ
ータ。 - 【請求項6】 バッテリ駆動可能なポータブルコンピュ
ータと、このポータブルコンピュータ本体に装置可能に
構成され、各種拡張デバイスが接続可能な拡張ユニット
とを有するコンピュータシステムにおいて、 CPUと、 システムバスと、 1本のクロック信号線と1本のシリアルデータ線とから
構成される双方向バスと、 前記システムバスと前記双方向バスとの間に接続され、
前記双方向バスに接続可能な各種I/Oデバイスと前記
CPUとの間の通信を制御するI/O制御装置と、 前記双方向バスに接続され、前記コンピュータのシステ
ム電源を制御する電源コントローラと、 前記拡張ユニット内に設けられ、前記双方向バスを介し
て、前記ポータブルコンピュータ本体と前記拡張ユニッ
トとの着脱に関する情報をコンピュータ本体と通信する
拡張ユニットコントローラと、 前記I/O制御装置内に設けられ、前記電源コントロー
ラおよび拡張ユニットコントローラの各々が有するバス
クアクセス要求信号線とバスアクセス許可信号線とから
構成される一対のバスアービトレーション制御線を利用
して、前記双方向バスの使用権を調停するバス調停装置
とを具備することを特徴とするコンピュータシステム。 - 【請求項7】 前記CPUによってプログラム可能に構
成され、前記I/O制御装置を前記双方向バスのバスマ
スタとして動作させることを要求するバスアクセス要求
情報がセットされるレジスタをさらに具備し、 前記調停装置には、前記レジスタのバスアクセス要求情
報が前記バスアクセス許可信号線の1つとして入力され
ることを特徴とする請求項7記載のポータブルコンピュ
ータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7150597A JPH096718A (ja) | 1995-06-16 | 1995-06-16 | ポータブルコンピュータシステム |
US08/668,120 US5819052A (en) | 1995-06-16 | 1996-06-14 | Portable computer which performs bus arbitration using a serial bus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7150597A JPH096718A (ja) | 1995-06-16 | 1995-06-16 | ポータブルコンピュータシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH096718A true JPH096718A (ja) | 1997-01-10 |
Family
ID=15500365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7150597A Pending JPH096718A (ja) | 1995-06-16 | 1995-06-16 | ポータブルコンピュータシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US5819052A (ja) |
JP (1) | JPH096718A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6728812B1 (en) * | 1997-06-16 | 2004-04-27 | Citizen Watch Co., Ltd. | Portable information terminal |
US6081863A (en) * | 1998-03-13 | 2000-06-27 | International Business Machines Corporation | Method and system for supporting multiple peripheral component interconnect PCI buses by a single PCI host bridge within a computer system |
TW468110B (en) * | 1998-05-04 | 2001-12-11 | Koninkl Philips Electronics Nv | Electronic apparatus with a bus |
US6199130B1 (en) * | 1998-06-04 | 2001-03-06 | International Business Machines Corporation | Concurrent maintenance for PCI based DASD subsystem with concurrent maintenance message being communicated between SPCN (system power control network) and I/O adapter using PCI bridge |
US6434650B1 (en) * | 1998-10-21 | 2002-08-13 | Intel Corporation | Apparatus and method for multiplexing bi-directional data onto a low pin count bus between a host CPU and co-processor |
US6161157A (en) * | 1998-10-27 | 2000-12-12 | Intel Corporation | Docking system |
US7032051B2 (en) * | 2000-12-11 | 2006-04-18 | Linear Technology Corp. | Methods and circuitry for interconnecting data and clock busses of live backplane circuitry and input/output card circuitry, and methods and circuitry for isolating capacitanes of a live backplane from the capacitanes of at least one input/output card |
US7099972B2 (en) * | 2002-07-03 | 2006-08-29 | Sun Microsystems, Inc. | Preemptive round robin arbiter |
US7444668B2 (en) * | 2003-05-29 | 2008-10-28 | Freescale Semiconductor, Inc. | Method and apparatus for determining access permission |
US7010639B2 (en) * | 2003-06-12 | 2006-03-07 | Hewlett-Packard Development Company, L.P. | Inter integrated circuit bus router for preventing communication to an unauthorized port |
US7398345B2 (en) * | 2003-06-12 | 2008-07-08 | Hewlett-Packard Development Company, L.P. | Inter-integrated circuit bus router for providing increased security |
US9047415B2 (en) * | 2005-06-10 | 2015-06-02 | Freescale Semiconductor, Inc. | Device and method for media access control |
US20080028118A1 (en) * | 2006-07-31 | 2008-01-31 | Craig Peter Sayers | Portable dock for a portable computing system |
US7991931B2 (en) * | 2007-05-02 | 2011-08-02 | Siemens Industry, Inc. | Data transport architecture |
CN114461550A (zh) * | 2021-12-16 | 2022-05-10 | 加弘科技咨询(上海)有限公司 | 基于i2c通信的多主控设备访问仲裁***及方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4689740A (en) * | 1980-10-31 | 1987-08-25 | U.S. Philips Corporation | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations |
US4577273A (en) * | 1983-06-06 | 1986-03-18 | Sperry Corporation | Multiple microcomputer system for digital computers |
US4654655A (en) * | 1984-03-02 | 1987-03-31 | Motorola, Inc. | Multi-user serial data bus |
US4890224A (en) * | 1986-06-27 | 1989-12-26 | Hewlett-Packard Company | Method and apparatus for fault tolerant communication within a computing system |
US4827477A (en) * | 1987-05-15 | 1989-05-02 | Grumman Aerospace Corporation | Bus interface unit |
US5226173A (en) * | 1988-05-06 | 1993-07-06 | Hitachi, Ltd. | Integrated data processor having mode control register for controlling operation mode of serial communication unit |
US4987529A (en) * | 1988-08-11 | 1991-01-22 | Ast Research, Inc. | Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters |
US5289465A (en) * | 1988-08-18 | 1994-02-22 | Bull S.A. | Method for data transmission over an internal bus of a workstation apparatus with an internal bus for implementing the method, and an adapter circuit for the internal bus |
US5146596A (en) * | 1990-01-29 | 1992-09-08 | Unisys Corporation | Multiprocessor multifunction arbitration system with two levels of bus access including priority and normal requests |
JPH0484255A (ja) * | 1990-07-26 | 1992-03-17 | Nec Corp | 共有シリアルバス調停方式 |
US5305442A (en) * | 1992-03-27 | 1994-04-19 | Ceridian Corporation | Generalized hierarchical architecture for bus adapters |
US5341480A (en) * | 1992-04-09 | 1994-08-23 | Apple Computer, Inc. | Method and apparatus for providing a two conductor serial bus |
US5414814A (en) * | 1992-05-08 | 1995-05-09 | The United States Of America As Represented By The Secretary Of The Navy | I/O interface between VME bus and asynchronous serial data computer |
GB2278259B (en) * | 1993-05-21 | 1997-01-15 | Northern Telecom Ltd | Serial bus system |
US5426740A (en) * | 1994-01-14 | 1995-06-20 | Ast Research, Inc. | Signaling protocol for concurrent bus access in a multiprocessor system |
US5596724A (en) * | 1994-02-04 | 1997-01-21 | Advanced Micro Devices | Input/output data port with a parallel and serial interface |
US5555383A (en) * | 1994-11-07 | 1996-09-10 | International Business Machines Corporation | Peripheral component interconnect bus system having latency and shadow timers |
-
1995
- 1995-06-16 JP JP7150597A patent/JPH096718A/ja active Pending
-
1996
- 1996-06-14 US US08/668,120 patent/US5819052A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5819052A (en) | 1998-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3556340B2 (ja) | コンピュータシステム | |
US6145029A (en) | Computer system with enhanced docking support | |
US5802269A (en) | Method and apparatus for power management of distributed direct memory access (DDMA) devices | |
US5299315A (en) | Personal computer with programmable threshold FIFO registers for data transfer | |
US6438622B1 (en) | Multiprocessor system including a docking system | |
JP3364495B2 (ja) | 追加ボード | |
US6000043A (en) | Method and apparatus for management of peripheral devices coupled to a bus | |
JPH096718A (ja) | ポータブルコンピュータシステム | |
EP0658852B1 (en) | Computer system with derived local bus | |
JPH10500238A (ja) | コンピュータシステム中の複数のエージェントをコンフィギュレーションする方法及びそのための装置 | |
US5901292A (en) | Computer system having expansion unit | |
US5796968A (en) | Bus arbiter used in a computer system | |
JP2001229117A (ja) | 拡張ユニットの制御方法、コンピュータ、記録媒体及び伝送媒体 | |
JP2001526805A (ja) | ノート型コンピュータをドッキングし、かつドッキング解除する方法および装置 | |
US5793995A (en) | Bus system for shadowing registers | |
US6122679A (en) | Master DMA controller with re-map engine for only spawning programming cycles to slave DMA controllers which do not match current programming cycle | |
JPH0997127A (ja) | コンピュータシステム | |
CA2067602C (en) | Personal computer with anticipatory memory control signalling | |
US6038632A (en) | Interrupt control on SMM | |
EP0518504B1 (en) | Personal computer with local bus arbitration | |
JP3930116B2 (ja) | コンピュータシステム | |
JP3836485B2 (ja) | デバイスコントローラ | |
JPH0954748A (ja) | コンピュータシステムおよびこのシステムに設けられるdmaコントローラ | |
US7146440B1 (en) | DMA acknowledge signal for an IDE device | |
JPH1165720A (ja) | コンピュータおよびコンピュータシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20071116 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20081116 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091116 |
|
LAPS | Cancellation because of no payment of annual fees |