JPH0962239A - 表示制御装置及び方法 - Google Patents

Abstract

(57)【要約】 【課題】 サンプリングクロックと画像データの位相調
整及び表示モードに対応する位相時間に調整可能とする
ことにより表示器の画像を鮮明とした表示制御装置を提
供する。 【解決手段】 同期信号の水平同期信号を入力して画素
同期クロック信号を発生するクロック発生ぶ１．０４
と、クロック発生部１．０４を制御するシステム制御部
１．９１と、クロック発生部１．０４が発生した画素同
期クロックに同期して入力ビデオ信号の画像信号を対応
するディジタル信号に変換するＡ／Ｄ変換器１．０３
と、同期信号と画素同期クロックと前記ディジタル信号
を入力して表示器１０５に出力する出力手段１．４とを
備え、クロック発生部１．０４は水平同期信号の遅延を
調整する遅延手段を含むる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像信号と同期信
号とを含むビデオ信号を入力して表示器に表示させる表
示制御装置に関するものである。

【０００２】

【従来の技術】近年、パーソナル・コンピュータは、化
学技術データ処理ばかりでなく、ＣＡＤやデザインなど
グラフィック表示を必要とする用途に幅広く普及するよ
うになってきた。それに伴い、コンピュータ・ディスプ
レイのグラフィック表示の画質の向上・高品位化が求め
られている。

【０００３】このような要望を満たす方法として、表
示解像度を大きくする方法、フレーム（フィールド）
周波数を高くする方法、等がある。前者の手法により、
きめ細かい画像が得られ、後者の手法により、ちらつき
の少ない表示が可能となる。そのため、パーソナル・コ
ンピュータでは、以前主流だった６４０×４８０の解像
度のあるＶＧＡモードに加え、８００×６００、１０２
４×７６８、更には１２８０×１０２４の高解像度なＳ
ＶＧＡモードも表示できるディスプレイが一般的になり
つつあり、しかも垂直同期周波数が６０Ｈｚから７０Ｈ
ｚヘと高くなる傾向にある。このように、パーソナル・
コンピュータの表示能力は、ワークステーションのそれ
と遜色ないほど向上しつつある。一方、ディスプレイ・
デバイス・テクノロジーとして、液晶等を用いたフラッ
ト・パネル・ディスプレイが近年注目を集めている。フ
ラット・パネル・ディスプレイはラップトップ・コンピ
ュータやノートブック・コンピュータはもとよりデスク
トップ・コンピュータ用のモニタとしても、コンパクト
性や電磁波の放出の極めて低いことなどから、これまで
のＣＲＴに代わって今後広く用いられるようになると予
想される。

【０００４】そのようなフラット・パネルディスプレイ
のひとつとして強誘電性液晶（ＦＬＣ）を用いたドット
マトリクスタイプのディスプレイ（以下、［ＦＬＣＤ」
と略す。）が実用化されている。ＦＬＣはメモリ性と呼
ばれる性質（スイッチングに必要な電界を取り去っても
液晶のＯＮ／ＯＦＦ状態が保たれるという性質）を持っ
ており、これを生かすことで従来の液晶技術では非常に
困難であった大画面フラット・ディスプレイを実現する
ことができる。

【０００５】すなわち、表示すべき画像データに変化の
あったラインを選択してディスプレイ上で優先的に走査
するという部分書換走査を用いれば、画面の効率的なリ
フレッシュ動作を行うことが可能になり、ディスプレイ
の大型／高精細化にともなう表示ラインの増加によって
フレーム全面書き換え上限周波数（以降、簡単のため単
にフレーム周波数と呼ぶ）が低下傾向に陥っても、コン
ピュータ画面としては十分な応答速度を実現できるので
ある。現在のＦＬＣＤの技術ではディスプレイの各画素
はＯＮ状態かＯＦＦ状態のいずれかの状態しかとり得な
いため、基本的には２値ディスプレイとなる。そのた
め、より多くの表示色数を得るためには、以下の各方法
を取る必要があった。（１）画素分割を行い、サブピク
セルの組合わせによる面積階調を行う方法。 （２）「ディザ法」、「誤差拡散法」などのディジタル
中間調処理を行って擬似中間調表現を行う方法。

【０００６】といった方法を個別に或いは組み合わせて
とる必要がある。

【０００７】リアルタイムに表示の変化するディスプレ
イの場合、サブピクセルの駆動やディジタル中間調処理
もそれに匹敵する高速処理スピードが要求されるが、高
度な半導体技術を用いてこれらの手法をＬＳＩ化するこ
とができる。

【０００８】これまで、高精細ＦＬＣＤにワークステー
ションのビデオ信号を表示することは、以下のように行
うことにより実現していた。すなわち、コンピュータか
らの画像／同期信号を入力して、まず同期信号から水平
および垂直同期信号を分離する。次にこの分離された水
平同期信号を用いてワークステーションのドットクロッ
クと同期しているＦＬＣＤ用ドットクロックを再生し、
Ａ／Ｄ変換のサンプリングクロックとして出力する。

【０００９】一方で、同期分離された画像信号は、直接
Ａ／Ｄ変換器に入力されてディジタル変換される。それ
によって得られたディジタル・データにγ特性調整と中
間調処理を施し、ＦＬＣＤの出力コントロールにディジ
タル画像データを転送することにより表示が可能とな
る。

【００１０】

【発明が解決しようとする課題】しかしながら、前記の
方法によってＦＬＣＤ上に画像を表示すると、以下のよ
うな問題が生じてしまう。

【００１１】（１）Ａ／Ｄ変換器に入力されるドットク
ロックと画像信号は、各々異なる処理系を通るために、
それらの間に位相時間差が生じてしまう。そのために、
サンプリングポイントが、ホストコンピュータマシーン
内で各ピクセル値のＤ／Ａ変換によるアナログ画像デー
タの生成ポイントからずれてしまい、Ａ／Ｄ変換による
忠実なディジタル画像データの再生ができなくなり、Ｆ
ＬＣＤの画像が不鮮明になってしまう。

【００１２】（２）ＶＧＡやＳＶＧＡなど複数の表示モ
ードを有するパーソナルコンピュータのビデオ信号をＦ
ＬＣＤに表示する際、水平および垂直同期信号、更にド
ットクロックのタイミングは、各マシーンに固有となっ
ている。そのために、各表示モードに対応して位相時間
調整を行なわなければいけない。

【００１３】

【課題を解決するための手段】本発明は上述した課題を
解決することを目的として成されたもので、係る目的を
達成する一手段として以下の構成を備える。

【００１４】即ち、画像信号と同期信号とを含むビデオ
信号を入力して表示器に表示させる表示制御装置であっ
て、前記同期信号の水平同期信号を入力して画素同期ク
ロック信号を発生するクロック発生手段と、前記クロッ
ク発生手段を制御する制御手段と、前記クロック発生手
段が発生した画素同期クロックに同期して前記ビデオ信
号の画像信号を対応するディジタル信号に変換するＡ／
Ｄ変換手段と、前記同期信号と前記画素同期クロックと
前記ディジタル信号を入力して前記表示器に出力する出
力手段とを備え、前記クロック発生手段は前記水平同期
信号の遅延を調整する遅延手段を含むことを特徴とす
る。

【００１５】そして例えば、前記クロック発生手段は、
前記画素同期クロック信号を分周する分周手段とを含
み、前記分周手段により分周されたクロック信号と前記
遅延手段で遅延調整された前記水平同期信号の位相をロ
ックして前記画素同期クロック信号を出力することを特
徴とする。そして、前記発振手段は、電圧制御発振器で
あることを特徴とし、前記分周手段は、前記制御手段に
よって分周比が任意に制御可能であることを特徴とす
る。

【００１６】更に、例えば、前記遅延手段は、前記制御
手段によって遅延時間が任意に制御可能であることを特
徴とし、前記Ａ／Ｄ変換手段は、前記画素同期クロック
に同期して前記ビデオ信号をサンプリングして対応する
ディジタル信号に変換することを特徴とする。

【００１７】以上の構成において、サンプリングクロッ
クと画像データの位相調整が可能となるために表示器の
画像が鮮明となり、更に、様々な表示モードに対応する
位相時間に調整することにより、パーソナルコンピュー
タをはじめ、様々な画像データを表示器に鮮明に表示す
ることが可能となる。

【００１８】

【発明の実施の形態】以下、図面を参照して本発明に係
る一実施例について説明する。

【００１９】図１は、本発明に係る一実施例の表示制御
装置のブロック図である。本実施例の表示制御装置は、
ＮＴＳＣ，ＰＡＬ，ＳＥＣＡＭなどのコンポジットビデ
オ信号、ＹＣ（輝度、色差）分離信号、ＰＣ（パソコ
ン）、ＷＳ（ワークステーション）等のアナログコンピ
ュータ入力信号を受け取ることができる。

【００２０】まず、チューナ部１．２１を通して、また
は直接入力されたＮＴＳＣ，ＰＡＬ，ＳＥＣＡＭ等のコ
ンポジットアナログ画像信号は、カラーデコーダ部１．
２２によりＡ／Ｄ変換、色差復調、ＲＧＢ信号へのマト
リクス変換がほどこされる。また、ＹＣ分離画像信号
は、カラーデコーダ部１．２２によりＡ／Ｄ変換、ＲＧ
Ｂ信号へのマトリクス変換がほどこされる。

【００２１】該ＲＧＢフィールドデータは、フィールド
／フレーム変換部１．２４において、６０Ｈｚフィール
ドデータから６０Ｈｚフレームデータへ変換される。該
フレームデータは水平補間処理部１．２５により、ＦＬ
ＣＤである表示装置１．５の水平解像度と等しい水平解
像度に補間処理される。ただし、ここで行われる補間処
理は、水平方向に２倍の解像度に補間処理するものであ
るため、同じデータを２度読み出しすることによりなさ
れるものである。

【００２２】次に、音声処理部１．７について説明す
る。音声処理部１．７の遅延調整部１．７１は、システ
ム制御部１．９１により制御され、表示装置１．５にお
ける画像表示と、スピーカ１．７３から出力される音声
とのずれの調整を行う。

【００２３】表示装置１．５においては、表示装置本体
の使用温度によって、表示画面の左上と右隅とではわず
かながら画像表示に遅延が生じる。このためＴＶ信号の
様に動画と音声の同期が必要な場合、温度によって影響
を受ける画像と影響を受けない音声に時間的な不一致が
発生してしまう。この現象を解消するために、表示装置
１．５の温度情報をシステム制御部１．９１にフィード
バックして、その情報をもとに遅延調整部１．７１をコ
ントロールして画像と音声が同期するような音声遅延時
間を発生させる。つまり、画像表示の遅延がない場合に
は音声のディレイを発生させず、画像表示の遅延がある
場合には音声のディレイを発生させるようにする。ただ
し、発生させる音声遅延時間は、予め用意されている表
示装置１．５の温度と画像表示遅延時間の相関テーブル
から参照され引き出される。この遅延調整を行うことに
より、表示装置１．５の温度に依存せず画像と音声の同
期がとれるようになる。

【００２４】遅延調整部１．７１で遅延調整された音声
信号は、音声処理部１．７２に送られる。音声処理部
１．７２は、サウンドプロセッサ、オーディオアンプ等
より構成されている。サウンドプロセッサは、システム
制御部１．９１からのコントロールにより音声入力の音
量調整、ステレオ／モノラル切換、左右スピーカバラン
ス調整、トーンコントロール、サラウンド処理等を行
う。

【００２５】サウンドプロセッサから出力された音声信
号はオーディオアンプに送られ、スピーカ１．７３用に
増幅処理が行われる。増幅された音声信号はスピーカ
１．７３に送られ音声出力される。

【００２６】一方、ＰＣ，ＷＳ等のアナログコンピュー
タ画像信号は、同期信号分離部１．０１において、水
平、垂直同期信号とアナログＲＧＢ信号に分離される。
この同期信号分離部１．０１について以下詳細に説明す
る。

【００２７】同期信号分離部１．０１は、コンピュータ
などからのＲＧＢ画像信号とコンポジットシンク、セパ
レートシンクまたはシンクオングリーンなどの同期信号
から成るビデオ信号ｓ１．０１を入力し、画像信号ｓ
１．０２、同期信号ｃｓ１．０１および同期信号極性判
別信号ｃｓ１．０２を出力する。

【００２８】画像信号ｓ１．０２は、Ａ／Ｄ変換器１．
０３ヘ出力される。同期信号ｃｓ１．０１は入力された
同期信号を分離し、負極性の同期信号に変換して同期信
号測定部１．０２、クロック発生部１．０４、補間処理
部１．０５およびシステム制御部１．９１ヘ出力され
る。同期信号極性判別信号ｃｓ１．０２は、入力された
同期信号ｓ１．０１の極性を示すものであり、システム
制御部１．９１へ出力される。

【００２９】同期信号分離部１．０１において分離され
た水平、垂直同期信号は、同期信号測定部１．０２に入
力され、水平、垂直周波数、および水平、垂直同期信号
極性等が測定される。ここで、同期信号測定部１．０２
においてなされる処理について、図２乃至図４を用いて
詳細に説明する。

【００３０】図２は同期信号分離部１．０１の詳細構成
を示すブロック図である。図２において、２．０１は、
クロックジェネレータであって、水平同期信号（以後
「ＨＤ」と称す。）ｃｓ２．０１および垂直同期信号
（以後「ＶＤ」と称す。）ｃｓ２．０２の周期測定のた
めに、前記周期よりも十分高い周波数で、あらかじめ決
められた周波数のクロック、ｃｓ２．０３、およびｃｓ
２．０４を発生する。

【００３１】２．０２は、水平同期信号ＨＤｃｓ２．０
１の周期測定用のカウンタであって、水平同期信号ｃｓ
２．０１の立ち下がりでリセットされ、そこから次の立
ち下がりまでの一周期に、クロックジェネレータ２．０
１より周波数のクロックｃｓ２．０３をカウントする。
そのカウント結果である測定カウント値「ＴＨＤ１」ｃ
ｓ２．０５は、ＨＤｃｓ２．０１の立ち上がりに同期し
て、後述するＦＩＦＯ２．０５ヘ書き込まれる。

【００３２】２．０３は、水平同期信号ＨＤｃｓ２．０
１の周期測定用のカウンタであって、水平同期信号ｃｓ
２．０１の立ち上がりでリセットされ、そこから次の立
ち上がりまでの一周期、クロックジェネレータ２．０１
より周波数のクロックｃｓ２．０３をカウントする。そ
のカウント結果である測定カウント値「ＴＨＤ２」ｃｓ
２．０６は、ＨＤｃｓ２．０１の立ち上がりに同期し
て、後述するＦＩＦＯ２．０５ヘ書き込まれる。

【００３３】２．０４は、水平同期信号ＨＤｃｓ２．０
１の帰線時間ＴＨ Ｂｌａｎｋ（垂直同期信号ＨＤのレ
ベルが「０」）の測定を行うカウンタであって、水平同
期信号ｃｓ２．０１の立ち下がりでリセットされ、そこ
から次の立ち上がりまでクロックジェネレータ２．０１
より周波数のクロックｃｓ２．０３をカウントし、その
結果である測定カウント値「ＴＨＢｌａｎｋ」ｃｓ２．
０７は、ＨＤｃｓ２．０１の立ち上がりに同期して、後
述するＦＩＦＯ２．０５ヘ書き込まれる。

【００３４】２．０５はＦＩＦＯであって、ＴＨＤ１ｃ
ｓ２．０５，ＴＨＤ２ｃｓ２．０６，ＴＨＢｌａｎｋｃ
ｓ２．０７のデータを１ＶＤ周期にわたって格納する。
この格納データは、後述するＲ／Ｗ制御部２．３０を通
してｃｓ１．１９から読み出すことができる。

【００３５】２．１１は、垂直同期信号ＶＤ１周期中の
水平同期信号ＨＤの数を測定するためのカウンタであっ
て、垂直同期信号ＶＤｃｓ２．０２の立ち上がりでリセ
ットされ、そこから次の立ち上がりまでの一周期、水平
同期信号をクロックｃｓ２．０１としてカウントし、そ
の結果である測定カウント値「ＮＨＤ」ｃｓ２．１１
を、ＶＤｃｓ２．０２の立ち上がりに同期して、後述す
るレジスタ２．１４内へ書き込む。

【００３６】２．１２は、垂直同期信号ＶＤｃｓ２．０
２の周期測定用のカウンタであって、垂直同期信号ｃｓ
２．０２の立ち上がりでリセットされ、そこから次の立
ち上がりまでの１周期に、クロックジェネレータ２．０
１より周波数のクロックｃｓ２．０４をカウントし、そ
の結果である測定カウント値「ＴＶＤ」ｃｓ２．１２
を、ＶＤｃｓ２．０２の立ち上がりに同期して、レジス
タ２．１４内へ書き込む。

【００３７】２．１３は、垂直同期信号ＶＤｃｓ２．０
２の帰線時間ＶＢｌａｎｋ（垂直同期信号ＶＤのレベル
が「０」）の測定を行うカウンタであって、垂直同期信
号ＶＤｃｓ２．０２の立ち下がりでリセットされ、そこ
から次の立ち上がりまでクロックジェネレータ２．０１
より周波数のクロックｃｓ２．０４をカウントし、その
結果である測定カウント値「ＴＶＢｌａｎｋ」ｃｓ２．
１３を、ＶＤの立ち上がりに同期して、レジスタ２．１
４内へ書き込む。

【００３８】２．１４はレジスタであって、ＮＨＤｃｓ
２．１１，ＴＶＤｃｓ２．１２，ＴＶＢｌａｎｋｃｓ
２．１３、及びＶＤ／ＨＤの極性ｃｓ１．０２，ＶＤｃ
ｓ２．０２に同期して格納し、該格納値の書き込み終了
に伴って、Ｒ／Ｗ制御部２．３０を通して、バスｃｓ
１．１９へ制御信号を出力する。

【００３９】２．２１はＨＤ数比較レジスタであって、
比較したいＨＤ（水平同期信号）の数をｃｓ１．１９を
通して、該比較レジスタに設定する。２．２２はコンパ
レータであって、１ＨＤ数カウンタ出力ｃｓ２．１１
と、比較レジスタ出力ｃｓ２．２１と比較し、比較の結
果が一致すると制御信号ｃｓ２．２２をアクティブに
し、後述するＲ／Ｗ制御部２．３０を通して該制御信号
を出力する。２．３０はＲ／Ｗ制御部であって、ＦＩＦ
Ｏ２．０５、レジスタ２．１４、ＨＤ比較レジスタ２．
２１、コンパレータ出力ｃｓ２．２２と制御バスｃｓ
１．１９とのデータ転送を制御する。

【００４０】同期信号測定部１．０２において、測定さ
れた測定値から、入力信号の表示モードの判定を行う。
該システム制御部１．９１は、この測定値から、入力信
号の表示モードの判定を行う。該システム制御部１．９
１は、この特定された表示モードに基づき、クロック発
生部１．０４、垂直補間処理部１．０５、ＯＳＤ（オン
スクリーンディスプレイ）制御部１．９３に所望の設定
を行う。

【００４１】ここで表示モード判定について、図５のフ
ローチャートを参照しながら詳細に説明する。

【００４２】システム制御部１．９１はステップ１００
１において、クロック発生部１．０４からアンロック信
号を受け取ったか否かを調べる。ここで、クロック発生
部１．０４がロック信号を出力している場合には、何も
せずに処理を終了する。

【００４３】一方、ステップ１００１でクロック発生部
１．０４からアンロック信号を受け取った場合には、入
力信号の表示モード変更、またはホストコンピュータ自
身が別の信号仕様のものと変更されたものと判断してス
テップ１００２に進み、新たに同期信号測定部１．０２
から水平、垂直同期信号周波数を受け取る。そしてステ
ップ１００３において、上記水平同期信号周波数が、最
低対応周波数（Ｈ＿ｂｏｔｏｍ）からＡＨｚの間であ
り、かつ、上記垂直同期信号周波数が最低対応周波数
（Ｖ＿ｂｏｔｏｍ）からＢＨｚの間であるか否かを判定
する。もしそうであるなら、ステップ１００４におい
て、システム制御部１．９１はクロック発生部１．０４
にＭＯＤＥ０の場合の設定を行う。

【００４４】そしてステップ１００５において、システ
ム制御部１．９１はクロック発生部１．０４からロック
またはアンロック信号を受け取る。もしここでロック信
号を受け取ったのであればステップ１００６に進み、現
在の入力信号の表示モードはＭＯＤＥ０であると判定す
る。そして当該処理を終了する。

【００４５】一方、ステップ１００５でもしアンロック
信号を受け取ったならば、現在の入力信号の表示モード
はＭＯＤＥ０ではないと判定し、引き続きステップ１０
０７〜ステップ１０１０でＭＯＤＥ１の判定処理にい
く。以後、同様の処理をＭＯＤＥ２、・・・、ＭＯＤＥ
Ｍまで行う。ＭＯＤＥ ０からＭＯＤＥ Ｍまでで入
力信号の特定がなされなかった場合、現在の入力信号は
対応不可信号であるとして、ステップ１０１５において
対応不可信号処理を行う。

【００４６】そして、この同期信号分離後のアナログＲ
ＧＢ信号ｓ１．０２は、Ａ／Ｄ変換部１．０３により、
ドットマトリクスディスプレイの水平解像度と等しい水
平解像度になるようなサンプリングクロックでサンプリ
ングされる。該サンプリングクロックはクロック発生部
１．０４により得られる。

【００４７】ここで、クロック発生部１．０４の機能を
図６を用いて詳細に説明する。図６は、上述した図１に
示すクロック発生部１．０４の詳細構成を表示してお
り、本実施例のクロック発生部１．０４は、位相比較器
３．０５、チャージポンプ型ローパスフィルタ３．０６
〜３．０８、ＶＣＯ(Voltage-controlled Oscillato
r）３．１０および分周期３．０４を基本構成とするＰ
ＬＬ（Phase Locked Loop）クロック発生器の構成と
なっている。

【００４８】また、３．１７は、クロック発生部１．０
４を制御するためにシステム制御部１．９１に接続され
ているデータバスｃｓ１．１９とのインターフェース制
御部、及び以下に説明するクロック発生モジュール３．
０１〜３．１６を制御するためのレジスタ群である。

【００４９】ビデオの水平同期信号は、信号線ｃｓ１．
０１よりｉ／Ｆレベル選択部３．０１に送られる。ｉ／
Ｆレベル選択部３．０１では、同期信号分離部１．０１
から出力される信号インターフェース、例えばＴＴＬや
ＰＥＣＬなどに対応するために制御レジスタ３．１７が
定める制御信号ｃｓ３．０１に応じてｉ／Ｆ信号インタ
ーフェースを切り替える。

【００５０】極性反転部３．０２は、位相比較を行う
際、水平同期信号の立ち上がりまたは立ち下がりの両方
のエッジで位相比較を行えるようにするものであり、極
性切替制御線ｃｓ３．０２に応じて極性を切り替える。

【００５１】ディレイライン（ＤＥＲＡＹ ＬＩＮＥ）
３．０３は、水平同期信号ｃｓ３．０１とドットクロッ
ク信号ｓ３．０３を入力し、水平同期信号ｃｓ３．０１
に対してドットクロック１周期分以上の遅延調整をプロ
グラマブルに行うものであり、遅延制御線ｃｓ３．０３
に応じて遅延時間を調整する。ｓ１．０１に入力された
ビデオ信号は、同期信号分離部１．０１で同期信号と画
像信号に分けられる。

【００５２】それらは、各々異なる処理系に入力される
ため、Ａ／Ｄ変換器１．０３に入力される画像データｓ
１．０２とこのクロック発生部１．０４が生成するＡ／
Ｄ変換用サンプリングクロックｃｓ１．０３に位相差が
生じてしまう。そこでこのディレイライン（ＤＥＲＡＹ
ＬＩＮＥ）３．０３は、画像データｓ１．０２とサン
プリングクロックｃｓ１．０３の位相を調整するもので
ある。遅延調整された水平同期信号は、基準水平同期信
号として信号線ｓ３．０２に出力される。

【００５３】分周器３．０４は、プログラマブルカウン
タ３．１２から出力されたドットクロック信号ｓ３．０
３を、システム制御部１．９１がレジスタ３．１７に設
定した分周値で分周するものであり、分周器制御線ｃｓ
３．０４によって分周器のカウンタに分周値が設定され
る。

【００５４】この分周器３．０４のカウンタ部の詳細構
成を図７に示す。分周期制御線ｃｓ３．０４は、図７に
示すように、ＣＬＯＣＫ，ＤＡＴＡ，ＬＡＴＣＨ信号で
構成されており、ＣＬＯＣＫ信号同期でＤＡＴＡがシフ
トレジスタ３．２０にシリアル転送される。そして、Ｄ
ＡＴＡ転送終了後、ＬＡＴＣＨ信号によってシフトレジ
スタ３．２０のデータをメインデバイダのレジスタ３．
２１に転送する。

【００５５】図７の回路３．２３は、メインデバイダ
３．２２の値が０になるのを判別する回路であり、０に
なるとＬＯＡＤ信号ＣＳ３．２０をメインデバイダ３．
２２に出力する。メインデバイダ３．２２は、ＬＯＡＤ
信号ＣＳ３．２０を受けて、レジスタ３．２１のデータ
をメインデバイダ３．２２に転送する。

【００５６】位相比較器３．０５は、遅延調整された基
準水平同期信号ｓ３．０２と分周期３．０４からの出力
信号ｓ３．０４を入力し、それらの信号の位相を比較す
るものであり、位相差に応じた電圧、或いはパルス信号
を発生する。位相比較イネーブル制御信号ｃｓ３．０５
は、位相比較器３．０５が基準水平同期信号ｓ３．０２
と分周器３．０４からの出力信号ｓ３．０４の位相比較
を行うか否かを制御する信号である。

【００５７】チャージポンプ型ローパスフィルタは、チ
ャージポンプ３．０６及びローパスフィルタ切替制御信
号ｃｓ３．０６が定めるローパスフィルタ３．０７また
は３．０８で構成される。これは、位相比較器３．０５
からの出力電圧から高周波成分と雑音を除去し、直流電
圧をＶＣＯ３．１０に供給するものであり、チャージポ
ンプ電流を以下のように可変することによりＰＬＬの位
相比較検出利得を調整することが可能なものである。

【００５８】すなわち、システム制御部１．９１が設定
したレジスタ３．１７のディジタル値をゲイン制御信号
ｃｓ３．０７経由でＤ／Ａコンバータ３．０９に送り、
その値に対応する電流に変換して供給することによりチ
ャージポンプ電流を制御する。また、ＰＬＬの応答特性
は、抵抗とコンデンサで構成されるフィルタ定数３．０
７または３．０８により決定される。よって、本実施例
におけるＰＬＬのダンピングファクタは、上記位相比較
検出利得とフィルタ定数の調整により可変できるように
なっている。

【００５９】ＶＣＯ３．１０は、以下の方法でＤ／Ａコ
ンバータ３．１１とチャージポンプ３．０６からの出力
信号に応じた、基準水平同期信号Ｓ３．０２を逓倍した
周波数の信号を発生する。すなわち、システム制御部
１．９１が設定したレジスタ３．１７のディジタル値を
発振周波数制御信号ｃｓ３．０８経由でＤ／Ａコンバー
タ３．１１に送り、Ｄ／Ａコンバータ３．１１はその値
に対応する電流をＶＣＯ３．１０に供給する。

【００６０】またＶＣＯ３．１０は、Ｄ／Ａコンバータ
３．１１の出力電流によって、フリーラン時の発振周波
数が決定される。これは、そのフリーラン周波数を中心
としたある周波数レンジにおいて、ＶＣＯ３．１０は発
振可能となる。一方、その周波数レンジにおいて、フリ
ーラン周波数と分周器３．０４に設定された発振周波数
との差に対応する信号がチャージポンプ３．０６から出
力され、この出力信号によりＶＣＯ３．１０の出力信号
の発振周波数が制御される。

【００６１】プログラマブルカウンタ３．１２は，ＶＣ
Ｏ３．１０の出力信号を、システム制御部１．９１がレ
ジスタ３．１７に設定した分周値で分周するものであ
り、プログラマブルカウンタ制御線ｃｓ３．０９によっ
てカウンタに分周値が設定される。このカウンタ３．１
２の存在により、ＶＣＯ３．１０の可変周波数レンジよ
り低周波信号出力を得ることが可能となり、結果として
可変周波数レンジを広げることができる。逆に、ＶＣＯ
３．１０の可変周波数レンジを狭くできるので、ＶＣＯ
３．１０の発振周波数のスタビリティーが向上する。プ
ログラマブルカウンタ３．１２の出力信号は、ドットク
ロックｓ３．０３として分周器３．０４とＤＥＬＡＹ
ＬＩＮＥ３．０３，３．１３に入力される。

【００６２】ＤＥＬＡＹ ＬＩＮＥ３．１３は、以下の
理由からドットクロックｓ３．０３と基準水平同期信号
ｓ３．０２の位相調整を行うものである。すなわち、本
クロック発生部１．０４の基本構成であるＰＬＬは、基
準水平同期信号ｓ３．０２と分周器出力信号ｓ３．０４
の位相差をロックするものであり、その位相差を調節す
るものではない。

【００６３】よって、基準水平同期信号ｓ３．０２とド
ットクロックｓ３．０３には位相差が生じているので、
ＤＥＬＡＹ ＬＩＮＥ３．１３は、遅延制御線ｃｓ３．
１０に応じて遅延時間を調整することにより、それらの
信号の位相差を調整する。更に詳細な説明は、１／２分
周出力レベル切替部３．１５の機能説明にて行う。

【００６４】出力レベル切替部３．１４〜３．１６は、
ＴＴＬやＥＣＬ、ＰＥＣＬなど接続先の信号インターフ
ェースレベルや出力信号周波数に応じて出力レベルを変
換するものであり、出力コントロールｃｓ３．１１〜ｃ
ｓ３．１３に応じてレベルを切り替える。出力レベル切
替部３．１４は、ＤＥＬＡＹ ＬＩＮＥ３．１３からの
ドットクロックｓ３．０３を入力してＥＣＬレベルに変
換し、そのコンプリメンタリ信号ｃｓ１．０３をＡ／Ｄ
変換器１．０３に出力する。１／２分周出力レベル切替
３．１５は、ＤＥＬＡＹ ＬＩＮＥ３．１３からのドッ
トクロックｓ３．０３とリセット信号としての基準水平
同期信号ｓ３．０２を入力し、ＥＣＬとＴＴＬにレベル
変換した１／２分周信号を出力する。

【００６５】図８に１／２分周出力レベル切替部３．１
５の動作タイミングチャートを示す。リセット信号ｓ
３．０２のＬｏｗ状態をクロックｓ３．０３の立ち上が
りエッジｂで検出し、信号ｃｓ１．０４とｃｓ１．０６
をクロックｓ３．０３の４サイクル期間、リセット状態
にする。この時、立ち上がりエッジｂで確実にＬｏｗ状
態をラッチするために、ｂに対してセットアップタイム
を満足する必要がある。そこでＤＥＬＡＹ ＬＩＮＥ
３．１３が、リセット信号ｓ３．０２とドットクロック
ｓ３．０３の位相調整を行うことにより、セットアップ
タイムを満足する様にしている。

【００６６】その後、クロックｓ３．０３の立ち上がり
エッジｄで信号ｃｓ１．０４とｃｓ１．０６をアクティ
ブにする。ＥＣＬコンプリメンタリ信号ｃｓ１．０４
は、Ａ／Ｄ変換１．０３のデマルチプレクサ用信号とし
て出力し、ＴＴＬシングルエンド信号ｃｓ１．０６は、
補間処理１．０５のマスタークロックとして出力され
る。出力レベル切替３．１６は、基準水平同期信号ｓ
３．０２を入力して、ＴＴＬレベルに変換し、そのシン
グルエンド出力信号ｃｓ１．０５を補間処理１．０５に
出力する。

【００６７】続いてＡ／Ｄ変換後のＲＧＢ信号ｓ１．０
３は、補間処理部１．０５により、表示部１．５の垂直
解像度に合わせた解像度に補間処理される。

【００６８】ここで補間処理部１．０５においてなされ
る補間処理について、図９、図１０、図１１を参照にし
ながら詳細に説明する。

【００６９】補間処理方法として、一般的によく用いら
れている方法としては、最近隣内挿法、線形補間法（１
次内挿法）、３次たたみ込み補間法などがある。最近隣
内挿法は、内挿したい画素に最も近い補間前画素を補間
画素とする方法である。また線形補間法は、内挿したい
画素の両脇にある画素の画素データを用いて、内挿する
画素の画素データを求める方法である。

【００７０】例えば図９に示すように、距離間隔１で並
んでいる画素ａ１，ａ２からそれぞれｕ，ｖの距離にあ
る位置（画素ａ１とａ２の間）に画素ｂを内挿する場
合、画素ｂの画素データは以下に示す式（１）で求めら
れる。

【００７１】

【数１】

【００７２】 ｂ＝ａ１＊ｖ／（ｕ＋ｖ）＋ａ２＊ｕ／（ｕ＋ｖ） …（１） 一方、３次たたみ込み補間法は、内挿したい画素の両脇
２画素ずつの画素データと、３次たたみ込み関数を用い
て内挿する画素の画素データを求める方法である。３次
たたみ込み関数ｆは、内挿する画素と、距離間隔１で並
んでいる両脇２画素ずつとの距離をｔとして式（２）で
与えられる。

【００７３】

【数２】

【００７４】 ｆ（ｔ）＝ｓｉｎ（πｔ）／（πｔ） …（２） 式（２）はｔの範囲により、式（３），（４），（５）
のように展開される。

【００７５】

【数３】

【００７６】 ｆ（ｔ）＝１−２＊｜ｔ｜＾２＋｜ｔ｜＾３ （０≦｜ｔ｜＜１） …（３） ｆ（ｔ）＝４−８＊｜ｔ｜＋５＊｜ｔ｜＾２−｜ｔ｜＾３ （１≦｜ｔ｜＜２） …（４） ｆ（ｔ）＝０ （２≦｜ｔ｜） …（５） ここで、Ａ＾２はＡ＊Ａを示す。例えば、図１０に示す
ように、距離間隔１で並んでいる画素ａ１，ａ２，ａ
３，ａ４〜それぞれｕ１，ｕ２，ｕ３，ｕ４の距離にあ
る位置（画素ａ２とａ３の間）に画素ｂを内挿する場
合、画素ｂの画素データは該３次たたみ込み関数ｆを用
いて式（６）で求められる。

【００７７】

【数４】

【００７８】 ｂ＝ａ１＊（４−８＊ｕ１＋５＊ｕ１＾２−ｕ１＾３）＋ ａ２＊（１−２＊ｕ２＾２＋ｕ２＾３）＋ ａ３＊（１−２＊ｕ３＾２＋ｕ３＾３）＋ ａ４＊（４−８＊ｕ４＋５＊ｕ４＾２−ｕ４＾３） …（６） ここで式（１），（６）を用いて、例として７６８画素
から９６０画素へ、線形補間法（１次内挿法）及び３次
たたみ込み補間法による補間処理を行う場合について、
図１１を参照にしながら説明する。この例の場合、５画
素の補間前データから、８画素の補間データを作成す
る。そのため、線形補間後の画素データｂｎ及び、３次
たたみ込み補間法による補間後の画素データｂｎは、補
間前の画素データａｎを用いてそれぞれ式（７）および
式（８）で与えられる。

【００７９】

【数５】

【００８０】 ｂ（５ｎ＋１）＝ａ（４ｎ）＋１ （ｎ＝０，１，２…） ｂ（５ｎ＋２）（４／５）＊ａ（４ｎ） ＋ （１／５）＊ａ（４ｎ）＋２ ｂ（５ｎ＋３）＝（３／５）＊ａ（４ｎ＋２） ＋ （２／５）＊ａ（４ｎ） ＋３ ｂ（５ｎ＋４）＝（２／５）＊ａ（４ｎ＋３） ＋ （３／５）＊ａ（４（ｎ ＋１）） ｂ（５ｎ＋５）＝（１／５）＊ａ（４（ｎ＋１）） ＋ （４／５）＊ａ（４（ｎ＋１）＋１） …（７） ｂ（５ｎ＋１）＝ａ４ｎ＋１ （ｎ＝０，１，２…） ｂ（５ｎ＋２）＝（-4/125)＊ａ(４ｎ) ＋ (29/125)＊ａ(４ｎ＋１) ＋ (116/125)＊ａ(４ｎ＋２) ＋ (-16/125)＊ａ(４ｎ＋３) ｂ（５ｎ＋３）＝（-12/125)＊ａ(４ｎ＋１) ＋ (62/125)＊ａ(４ｎ＋２) ＋ (93/125)＊ａ(４ｎ＋３) ＋ (-18/125)＊ａ(４（ｎ＋１）) ｂ（５ｎ＋４）＝（-18/125)＊ａ(４ｎ＋２) ＋ (93/125)＊ａ(４ｎ＋３) ＋ (62/125)＊ａ(４（ｎ＋１）)＋(-12/125)＊ａ(４（ｎ＋１）) ＋１ ｂ（５（ｎ＋１））＝（-16/125)＊ａ(４ｎ＋３)＋(116/125)＊ａ(４（ｎ＋１ ）)＋ (29/125)＊ａ(４（ｎ＋１）＋１)＋(-4/125)＊ａ(４（ｎ＋１）) ＋２ …（８） しかし、式（７）および式（８）を用いて、線形補間法
または３次たたみ込み補間法による補間処理をハードウ
ェア（ＡＳＩＣ）で構成しようとすると、複雑な分数の
演算が必要なため非現実的な規模になってしまう。

【００８１】本発明にかかる表示制御装置では、上記の
問題を鑑みて小規模のハードウエア（ＡＳＩＣ）で、線
形補間法または３次たたみ込み補間方による補間処理を
実現するために、式（７）および式（８）の計数を２の
指数の和で近似を行なう。式（７）および式（８）の近
似結果をそれぞれ式（９）および式（１０）に示す。

【００８２】

【数６】

【００８３】 ｂ（５ｎ＋１）＝ａ(４ｎ＋１) （ｎ＝０，１，２…） ｂ（５ｎ＋２）＝（1/2＋1/4）＊ａ(４ｎ＋１) ＋ （１／４）＊ａ(４ｎ＋ ２) ｂ（５ｎ＋３）＝（1/2＋1/8）＊ａ(４ｎ＋２) ＋ （1/4＋1/8）＊ａ(４ｎ ＋３) ｂ（５ｎ＋４）＝（1/4＋1/8）＊ａ(４ｎ＋３) ＋ （1/2＋1/8）＊ａ(４（ ｎ＋１）) ｂ（５ｎ＋５）＝（１／４）＊ａ(４（ｎ＋１）) ＋ （1/2＋1/4）＊ａ(４（ｎ＋１）＋１) …（９） ｂ（５ｎ＋１）＝ａ(４ｎ＋１) （ｎ＝０，１，２…） ｂ（５ｎ＋２）＝（-1/16)＊ａ(４ｎ) ＋ (１／４)＊ａ(４ｎ＋１) ＋ (1/2＋1/4＋1/8＋1/16)＊ａ(４ｎ＋２) ＋ (-1/8)＊ａ(４ｎ＋ ３) ｂ（５ｎ＋２）＝（-1/8)＊ａ(４ｎ＋１) ＋ (１／２)＊ａ(４ｎ＋２) ＋ (1/2＋1/4)＊ａ(４ｎ＋３) ＋ (-1/8)＊ａ(４（ｎ＋１）) ｂ（５ｎ＋３）＝（-1/8)＊ａ(４ｎ＋１) ＋ (１／２)＊ａ(４ｎ＋２) ＋ (1/2＋1/4)＊ａ(４ｎ＋３) ＋ (-1/8)＊ａ(４（ｎ＋１）) ｂ（５ｎ＋４）＝（-1/8)＊ａ(４ｎ＋２) ＋ (1/2＋1/4)＊ａ(４ｎ＋３) ＋ (1/2)＊ａ(４（ｎ＋１）) ＋ (-1/8)＊ａ(４（ｎ＋１）)＋１ ｂ（５（ｎ＋１））＝（-1/8)＊ａ(４ｎ＋３) ＋ (1/2＋1/4＋1/8＋1/16)＊ａ(４（ｎ＋１）) ＋ (１／４)＊ａ(４（ｎ＋１）＋１) ＋ (-1/16)＊ａ(４（ｎ＋１）＋２) …（１０） 式（７）から式（９）への近似は、なるべく係数項が少
なく、かつ最大近似誤差が１／２０に収まるように近似
を行った。また式（８）から式（１０）への近似も、な
るべく係数項が少なく、かつ最大近似誤差１／３２に収
まるように近似を行った。もし、補間処理による画質の
劣化をより少なくしたい場合には、１／６４よりもさら
に小さい項を追加することにより最大近似誤差をより小
さくする。また逆に、よりハード（ＡＳＩＣ）を小規模
にしたい場合には、１／６４や１／３２等の小さい項を
はぶくことにより、近似誤差は増加するがハード（ＡＳ
ＩＣ）規模は小さくすることができる。

【００８４】また同様にして、４８０画素から９６０画
素ヘの保管を行なう場合の近似結果を、線形補間につい
ては式（１１）、３次たたみ込み補間については式（１
２）に示す。

【００８５】

【数７】

【００８６】 ｂ（２ｎ＋１）＝ａ(ｎ＋１) （ｎ＝０，１，２…） ｂ（２（ｎ＋１））＝（１／２）＊ａ(ｎ＋１) ＋ （１／２）＊ａ(ｎ＋２) …（１１） ｂ（２ｎ＋１）＝ａｎ＋１ （ｎ＝０，１，２…） ｂ（２（ｎ＋１））＝（−１／８）＊ａ(ｎ) ＋ （1/2＋1/8）＊ａ(ｎ＋１) ＋ （1/2＋1/8）＊ａ(ｎ＋２) ＋ （−１／８）＊ａ(ｎ＋３) …（１２） さらに同様にして、６００画素から９６０画素ヘの保管
を行なう場合の近似結果を、線形補間については式（１
３）、３次たたみ込み補間については式（１４）に示
す。

【００８７】

【数８】

【００８８】 ｂ（８ｎ＋１）＝ａ(５ｎ＋１) （ｎ＝０，１，２…） ｂ（８ｎ＋２）＝（1/2＋1/8）＊ａ(５ｎ＋１) ＋ （1/4＋1/8）＊ａ(５ｎ ＋２) ｂ（８ｎ＋３）＝（１／４）＊ａ(５ｎ＋２) ＋ （1/2＋1/4）＊ａ(５ｎ＋ ３) ｂ（８ｎ＋４）＝（1/2＋1/4＋1/8）＊ａ(５ｎ＋２) ＋ （１／８）＊ａ(５ ｎ＋３) ｂ（８ｎ＋５）＝（１／２）＊ａ(５ｎ＋３) ＋ （１／２）＊ａ(５ｎ＋４) ｂ（８ｎ＋６）＝（１／８）＊ａ(５ｎ＋４) ＋ （1/2＋1/4＋1/8）＊ａ(５（ｎ＋１）) ｂ（８ｎ＋７）＝（1/2＋1/4）＊ａ(５ｎ＋４) ＋ （１／４）＊ａ(５（ｎ ＋１）) ｂ（８（ｎ＋１））＝（1/4＋1/8）＊ａ(５（ｎ＋１）) ＋ （1/2＋1/8）＊ａ(５（ｎ＋１）)＋１ …（１３） ｂ（８ｎ＋１）＝ａ(５ｎ＋１) （ｎ＝０，１，２…） ｂ（８ｎ＋２）＝（-1/16＋-1/32）＊ａ(５ｎ) ＋ （1/4＋1/8＋1/16＋1/32）＊ａ(５ｎ＋１) ＋ （1/2＋1/4）＊ａ(５ｎ＋２) （-1/8）＊ａ(５ｎ＋３) ｂ（８ｎ＋３）＝（-1/8）＊ａ(５ｎ＋１) ＋ （1/2＋1/4＋1/8）＊ａ(５ｎ＋２) ＋ （1/4＋1/32）＊ａ(５ｎ＋３) （-1/32）＊ａ(５ｎ＋４) ｂ（８ｎ＋４）＝（-1/64）＊ａ(５ｎ＋１) ＋ （1/8＋1/64）＊ａ(５ｎ＋２) ＋ （1/2＋1/4＋1/8＋1/16＋1/32）＊ａ(５ｎ＋３) ＋ （-1/16＋-1/32）＊ａ(５ｎ＋４) ｂ（８ｎ＋５）＝（-1/8）＊ａ(５ｎ＋２) ＋ （1/2＋1/8）＊ａ(５ｎ＋３) （1/2＋1/8）＊ａ(５ｎ＋４) ＋ （-1/8）＊ａ(５（ｎ＋１）) ｂ（８ｎ＋６）＝（-1/16＋-1/32）＊ａ(５ｎ＋３) ＋ （1/2＋1/4＋1/8＋1/16＋1/32）＊ａ(５ｎ＋４) ＋ （1/8＋1/64）＊ａ(５（ｎ＋１）) ＋ （-1/64）＊ａ(５（ｎ＋１）)＋１ ｂ（８ｎ＋７）＝（-1/32）＊ａ(５ｎ＋３) ＋ （1/4＋1/32）＊ａ(５ｎ＋４) ＋ （1/2＋1/4＋1/8）＊ａ(５（ｎ＋１）) ＋ （-1/8）＊ａ(５（ｎ＋１）)＋１ ｂ（８（ｎ＋１））＝（-1/8）＊ａ(５ｎ＋４) ＋ （1/2＋1/4）＊ａ(５（ｎ＋１）) ＋ （1/4＋1/8＋1/16＋1/32）＊ａ(５（ｎ＋１）＋１) ＋ （-1/16＋-1/32）＊ａ(５（ｎ＋１）＋２) …（１４） 続いて補間処理部１．０５の詳細構成を図１２を用いて
詳細に説明する。図１２は、入力された有効表示画像デ
ータを垂直補間しドットマトリクスディスプレイに拡大
表示を行なう垂直補間装置の詳細ブロック図である。

【００８９】図１２において、４．０１はＡＤコンバー
タからの出力であるデジタル画像のデータを入力する入
力部、４．０２はシステム制御部１．９１から垂直補間
装置を制御するための制御入力部、４．０２．０１は、
システム制御部１．９１より設定された設定データを保
存するメモリ装置、４．０２．０２は、保存された設定
データを他の処理装置に供給する設定供給装置である。

【００９０】また、４．０３は、クロックと同期信号を
入力する同期入力部、４．０４は、デジタル処理部へ画
像データと同期信号を出力する出力部、４．０５は、出
力が画像データを出力する転送レートを決定する出力ク
ロック供給部、４．０６は、入力された画像データを用
いデジタル処理を行い水平ラインを増加させる垂直補間
処理部、４．０７は、垂直補間処理部４．０６の制御を
行なう補間制御部である。

【００９１】上記構成において、補間制御部は以下のよ
うに動作する。入力部４．０１は、Ａ／Ｄ変換部１．０
３より出力され、データ信号線Ｓ１．０３を介して入力
された画像データを、同期入力部４．０３に入力される
各信号と同期させ、垂直補間処理部４．０６に渡され
る。制御入力部４．０２のメモリ装置４．０２．０１に
保存され、設定供給部４．０２．０２によって供給され
た設定データに基づき処理を行い、出力クロック供給部
４．０５から供給されるクロックに同期して出力部４．
０４よりスイッチ部１．０６に画像データを送出する。

【００９２】また、垂直補間処理を行なわない場合に
は、同期入力部４．０３より供給されるクロックを用
い、出力部４．０４よりスイッチ部１．０６に画像デー
タを送出する。以上のように動作する。

【００９３】図１３は、図１２で示した垂直補間処理部
４．０６と補間制御部４．０７の詳細構成を示す図であ
る。

【００９４】図１３において、４．０６．０１は、画像
データと同期信号との同期をとるためのフリップフロッ
プ（Ｆ／Ｆ）回路、４．０６．０２は、１水平ラインを
保存する入力Fast In Fast Out（ＦＩＦＯ）メモリ、
４．０６．０３は、補間係数によって入力された画像デ
ータと演算処理を行なう演算部、４．０６．０４は、補
間演算を行った後の画像データを保管する出力Fast In
Fast Out（ＦＩＦＯ）メモリ、４．０６．０５は、前記
出力ＦＩＦＯメモリ４．０６．０４の出力を選択し後記
するスイッチ部４．０６．０６に転送する出力ＦＩＦＯ
メモリの出力を選択するスイッチ部である。

【００９５】また、４．０６．０６は、補間係数が１つ
の場合つまり補間を行なわない場合のスルーパスを選択
するスイッチ部、４．０７．０１は、画像データの入力
タイミングと入力ＦＩＦＯメモリ４．０６．０２ヘのデ
ータ書き込みタイミングと読み出しタイミングを制御す
る入力ＦＩＦＯ制御部、４．０７．０２は、演算部のタ
イミングと出力ＦＩＦＯメモリ４．０６．０２の書き込
みタイミングを制御する出力ＦＩＦＯ書き込み制御部で
ある。

【００９６】更に、４．０７．０３は出力ＦＩＦＯメモ
リ４．０６．０４の読み出しタイミングを制御する出力
ＦＩＦＯ制御部、４．０７．０４は、表示開始位置を検
出する表示位置検出部、４．０７．０５は、垂直補間処
理部４．０６から出力する画像データと同期信号のタイ
ミングを調整する出力表示位置補正装置、４．０７．０
６は、核ライン毎の指数を制御する演算制御部である。

【００９７】以上の構成において、入力された画像デー
タは、Ｆ／Ｆ回路４．０６．０１において入力ＦＩＦＯ
制御部４．０７．０１の信号において同期化され、入力
ＦＩＦＯメモリ４．０６．０２に画像データが転送され
ていく。各入力ＦＩＦＯメモリ４．０６．０２は、１水
平ラインづつおくれた画像データが順次転送されるよう
に入力ＦＩＦＯ制御部４．０７．０１によって制御され
ている。

【００９８】演算部４．０６．０３は、演算制御部４．
０７．０６からの制御信号によって水平の同じカラムの
画像データを演算部４．０６．０３に各々入力し、垂直
補間ラインを生成し、出力ＦＩＦＯメモリ４．０６．０
４に出力ＦＩＦＯ制御部４．０７．０３の制御によって
格納される。格納された画像データは、出力ＦＩＦＯ制
御部４．０７．０３からの信号によって読み出され、ス
イッチ部４．０６．０５とスイッチ部４．０６．０６を
経由してスイッチ部１．０６に画像データを転送する。
転送するときに画像データと同期した信号を出力表示位
置補正装置４．０７．０５より生成される。

【００９９】図１４は、図１３に示す入力された画像デ
ータの演算部４．０６．０３の内部ブロック構成を示す
図である。

【０１００】図１４において、指数演算部４．０６．０
３．０１は、Ｆ／Ｆ回路４．０６．０１或は入力ＦＩＦ
Ｏメモリ４．０６．０２より各々のラインの画像データ
を受け個々に予め決められた指数を掛けて、４入力の加
算器４．０６．０３．０２に各々画像データを転送し加
算を行なう。加算結果の画像データを符号処理装置４．
０６．０３．０３に送り計算結果が負になっている場合
は、最少値”００”（６ｂｉｔ，１６進数）に変更し最
大値を超えている場合は最大値”３Ｆ”（６ｂｉｔ，１
６進数）に変更する。

【０１０１】図１５は、指数演算部４．０６．０３．０
１の詳細ブロック図である。

【０１０２】同図において、指数演算部４．０６．０
３．０１は、入力された画像データを１／３２から３２
／３２までの値を作り、２の補数演算器は前段の画像デ
ータを負の数に変換を行なう。選択器は２つの補数演算
器を通して画像データと通さない画像データを選択し４
入力の加算器４．０６．０３．０２に画像データを転送
する。

【０１０３】以下、公知のグラフィックカードを用いた
各種表示モードにおける垂直補間処理を行うための概略
動作を説明する。

【０１０４】図１６は、公知の汎用のＩＢＭ社のグラフ
ィックカードであるＶＧＡの表示モードを説明するため
の図である。以下、図１６を参照してＶＧＡの表示モー
ドの場合の水平６４０ドット、垂直３５０ラインの場合
の垂直補間処理を行なうための概略動作を説明する。

【０１０５】この場合、入力画像信号は、水平６４０ド
ットを１ドット当たり２回のサンプリングし、１２８０
ドットに拡大される。また、垂直３５０ラインから補間
処理部１．０５の垂直補間処理によって４９０ラインに
増加させ、かつドットマトリクスディスプレイ１．５内
でさらに２ライン拡大を行い、アスペクト比の近似した
垂直９８０ラインに増加する。

【０１０６】これによりドットマトリクスディスプレイ
１．５では、水平１２８０ドット、垂直９８０ラインの
有効表示エリアで表示が行われる。

【０１０７】補間処理では、図中に記載のタイミングで
画像データが入力される。この例の場合水平１ラインの
時間は３１．７７８μＳでありその中で２５．４２２μ
Ｓ中に有効な画像データが含まれている。また、この垂
直補間処理の場合入力ライン５に対して出力が７ライン
作成されなければならない。

【０１０８】従って、図中の入力サイクル期間／出力サ
イクル期間の式のようになり、出力の周期が２２．６９
９μＳに決まる。また更に、有効データの期間の関係か
ら出力の出力サイクルが決定する。この例の場合は、３
９．１６ＭＨｚから２８．１９６ＭＨｚに決まる。入力
のタイミングと出力のタイミングの関係は、２ライン入
力されてから出力を初め、５ライン入力される間に出力
を７ライン行なう必要がある。次に、入力ラインと出力
ＦＩＦＯメモリ４．０６．０４の関係を記してあり、左
記の入力ラインのサイクル番号のラインが入力された場
合に、各出力ＦＩＦＯメモリ内にそれぞれ図記載のサイ
クルライン番号のラインが入力されるように制御が行な
う。

【０１０９】図１７は、ＶＥＳＡ規格の水平８００ドッ
ト、垂直６００ラインの場合の垂直補間処理を行なうた
めの概略動作説明である。この場合入力画像信号は、水
平８００ドットの有効表示期間を１２８０でサンプリン
グし１２８０ドットに拡大させ、垂直６００ラインから
補間処理部１．０５の垂直補間処理によってアスペクト
比の近似した垂直９６０ラインに増加する。これにより
ドットマトリックスディスプレイ１．５では、水平１２
８０ドット、垂直９６０ラインの有効表示エリアで表示
が行われる。

【０１１０】補間処理では、図中に記載のタイミングで
画像データが入力される。この例の場合水平１ラインの
時間は２８．４４４μＳでありその中で２２．２２２μ
Ｓ中に有効な画像データが含まれている。また、この垂
直補間処理の場合入力ライン５に対して出力が８ライン
作成されなければならない。したがって図中の式の様に
なり出力の周期が１７．７７８μＳに決まる。また更
に、有効データの期間の関係から出力の出力サイクルが
決定する。この例の場合は、５５．３８５ＭＨｚから３
６．０００ＭＨｚに決まる。入力のタイミングと出力の
タイミングの関係は、２ライン入力されてから出力を初
め、５ライン入力される間に出力を８ライン行なう必要
がある。次に、入力ラインと出力ＦＩＦＯメモリ４．０
６．０４の関係を記してあり、左記の入力ラインのサイ
クル番号のラインが入力された場合に、各出力ＦＩＦＯ
メモリ内にそれぞれ図記載のサイクルライン番号のライ
ンが入力されるように制御が行なう。

【０１１１】図１８は、ＶＥＳＡ（６０Ｈｚ）規格の水
平８００ドット、垂直６００ラインの場合の垂直補間処
理を行なうための概略動作説明である。この場合入力画
像信号は、水平８００ドットの有効表示期間を１２８０
でサンプリングし１２８０ドットに拡大され、垂直６０
０ラインから補間処理部１．０５の垂直補間処理によっ
てアスペクト比の近似した垂直９６０ラインに増加す
る。これによりドットマトリクスディスプレイ１．５で
は、水平１２８０ドット、垂直９６０ラインの有効表示
エリアで表示が行われる。

【０１１２】補間処理では、図中に記載のタイミングで
画像データが入力される。この例の場合水平１ラインの
時間は２６．４００μＳでありその中で２０．０００μ
Ｓ中に有効な画像データが含まれている。また、この水
平補間処理の場合、入力ライン５に対して出力が８ライ
ン作成されなければならない。したがって図中の式の様
になり出力の周期が１６．５００μＳに決まる。また更
に、有効データの期間の関係から出力の出力サイクルが
決定する。この例の場合は、６３．３６６３ＭＨｚから
３８．７８７８ＭＨｚに決まる。

【０１１３】入力のタイミングと出力のタイミングの関
係は、２ライン入力されてから出力を初め５ライン入力
される間に出力を８ライン行なう必要がある。

【０１１４】次に、入力ラインと出力ＦＩＦＯメモリ
４．０６．０４の関係を記してあり、左記の入力ライン
のサイクル番号のラインが入力された場合に、各出力Ｆ
ＩＦＯメモリ内にそれぞれ図に記載のサイクルライン番
号のラインが入力されるように制御を行なう。

【０１１５】図１９は、ＶＥＳＡ（７２Ｈｚ）規格の水
平８００ドット、垂直６００ラインの場合の垂直補間処
理を行なうための概略動作説明である。この場合入力画
像信号は、水平８００ドットの有効表示期間を１２８０
でサンプリングし１２８０ドットに拡大され、垂直６０
０ラインから補間処理部１．０５の垂直補間処理によっ
てアスペクト比の近似した垂直９６０ラインに増加す
る。これによりドットマトリクスディスプレイ１．５で
は、水平１２８０ドット、垂直９６０ラインの有効表示
エリアで表示が行われる。

【０１１６】補間処理では、図中に記載のタイミングで
画像データが入力される。この例の場合水平１ラインの
時間は２０．８００μＳでありその中で１６．０００μ
Ｓ中に有効な画像データが含まれている。また、この垂
直補間処理の場合、入力ライン５に対して出力が８ライ
ン作成されなければならない。したがって図中の式の用
になり出力の周期が１３．０００μＳに決まる。また更
に、有効データの期間の関係から出力の出力サイクルが
決定する。この例の場合は、７８．０４８ＭＨｚから４
９．２３１ＭＨｚに決まる。

【０１１７】入力のタイミングと出力のタイミングの関
係は、２ライン入力されてから出力を初め、５ライン入
力される間に出力を８ライン行なう必要がある。

【０１１８】次に、入力ラインと出力ＦＩＦＯメモリ
４．０６．０４の関係を記してあり、左記の入力ライン
のサイクル番号のラインが入力された場合に、各出力Ｆ
ＩＦＯメモリ内にそれぞれ図記載のサイクルライン番号
のラインが入力される様に制御が行なう。

【０１１９】図２０は、ＶＥＳＡ規格の水平１０２４ド
ット、垂直７６８ラインの場合の垂直補間処理を行なう
ための概略動作説明である。この場合入力画像信号は、
水平１０２４ドットの有効表示期間を１２８０でサンプ
リングし１２８０ドットに拡大させ、垂直７６８ライン
から補間処理部１．０５の垂直補間処理によってアスペ
クト比の近似した垂直９６０ラインに増加する。これに
よりドットマトリクスディスプレイ１．５では、水平１
２８０ドット、垂直９６０ラインの有効表示エリアで表
示が行われる。

【０１２０】補間処理では、図中に記載のタイミングで
画像がデータが入力される。この例の場合、水平１ライ
ンの時間は１７．７０７μＳでありその中で１３．６５
３μＳ中に有効な画像データが含まれている。また、こ
の垂直補間処理の場合、入力ライン４に対して出力が５
ライン作成されなければならない。したがって図中の式
の用になり出力の周期が１４．１６５μＳに決まる。ま
た更に、有効データの期間の関係から出力の出力サイク
ルが決定する。この例の場合は、６３．２ＭＨｚから４
５．２ＭＨｚに決まる。

【０１２１】入力のタイミングと出力のタイミングの関
係は、２ライン入力されてから出力を初め、４ライン入
力される間に出力を５ライン行なう必要がある。

【０１２２】次に、入力ラインと出力ＦＩＦＯメモリ
４．０６．０４の関係を記してあり、左記の入力ライン
のサイクル番号のラインが入力された場合に、各出力Ｆ
ＩＦＯメモリ内にそれぞれ図記載のサイクルライン番号
のラインが入力されるように制御が行なう。

【０１２３】図２１は、アップルコンピュータ社のマッ
キントッシュシリーズ（ＭＡＣ）の１モードの水平１０
２４ドット、垂直７６８ラインの場合の垂直補間処理を
行なうための概略動作説明である。この場合入力画像信
号は、水平１０２４ドットの有効表示期間を１２８０で
サンプリングし１２８０ドットに拡大され、垂直７６８
ラインから補間処理部１．０５の垂直補間処理によって
アスペクト比の近似した垂直９６０ラインに増加する。
これによりドットマトリクスディスプレイ１．５では、
水平１２８０ドット、垂直９６０ラインの有効表示エリ
アで表示が行われる。

【０１２４】補間処理では、図中に記載のタイミングで
画像データが入力される。この例の場合、水平１ライン
の時間は１６．６μＳでありその中で１２．８μＳ中に
有効な画像データが含まれている。また、この垂直補間
処理の場合、入力ライン４に対して出力が５ライン作成
されなければならない。したがって図中の式のようにな
り出力の周期が１３．２８μＳに決まる。また更に、有
効データの期間の関係から出力の出力サイクルが決定す
る。この例の場合は、６７．５ＭＨｚから４８．２ＭＨ
ｚに決まる。入力のタイミングと出力のタイミングの関
係は、２ライン入力されてから出力を初め、４ライン入
力される間に出力を５ライン行なう必要がある。次に、
入力ラインと出力ＦＩＦＯメモリ４．０６．０４の関係
を記してあり、左記の入力ラインのサイクル番号のライ
ンが入力された場合に、各出力ＦＩＦＯメモリ内にそれ
ぞれ図記載のサイクルライン番号のラインが入力される
ように制御が行なう。

【０１２５】次に、操作者からのキー入力処理につい
て、図２２のフローチャートおよびユーザからのキー入
力を受け付けるキーの例を示した図２３を参考にして詳
細に説明する。

【０１２６】システム制御部１．９１は、キー入力がな
されると、図２２に示すステップ１１０１でおいて、キ
ーマトリクス部１．９２に対してキースキャンを行な
う。ステップ１１０２で、該キースキャンの結果、キー
入力があったかの判定を行なお。キー入力がなかった場
合には直ちにキー入力処理を終了する。

【０１２７】一方、ステップ１１０２キー入力があった
場合には、ステップ１１０３に進む。ステップ１１０３
では、検出されたキー入力が図２３に示すＴＶ／ＰＣ切
り替えキー（ＫＥＹ１）であるかどうかを判定する。も
しＴＶ／ＰＣ切り替えキーであった場合には、ステップ
１１０４に進み、ＴＶ／ＰＣモード切り替え処理を行な
う。

【０１２８】該ＴＶ／ＰＣ切り替え処理は、 １．スイッチ部１．３の切り替え制御、 ２．補間処理部１．０５ヘのＴＶ／ＰＣ切り替え情報の
設定、 ３．ＴＶ／ＰＣ切り替え情報のＯＳＤ表示、よりなる。

【０１２９】そして、このＴＶ／ＰＣ切り替え処理終了
後、キー入力処理は終了する。

【０１３０】一方、ステップ１１０３でＴＶ／ＰＣ切り
替えキー（ＫＥＹ１）でなかった場合にはステップ１１
０５に進み、検出されたキー入力が図２３の音量ＵＰキ
ー（ＫＥＹ２）であるかどうかを判定する。音量ＵＰキ
ーであった場合には、ステップ１１０６の音量ＵＰ処理
を行なう。該音量ＵＰ処理は、 １．音声処理部１．７２ヘの音量ＵＰ設定、 ２．更新音量のＯＳＤ表示、よりなる。そしてこの音声
ＵＰ処理終了後、キー入力処理は終了する。

【０１３１】一方、ステップ１１０５で検出されたキー
入力が音量ＵＰキーでない場合にはステップ１１０７に
進み、検出されたキー入力が図２３に示す音量ＤＯＷＮ
キー（ＫＥＹ３）であるかどうかを判定する。もし音量
ＤＯＷＮキーであった場合には、ステップ１１０８の音
量ＤＯＷＮ処理を行なう。該音量ＤＯＷＮ処理は、 １．音声処理部１．７２ヘの音量ＤＯＷＮ設定、 ２．更新音量のＯＳＤ表示、よりなる。該音声ＤＯＷＮ
処理終了後、キー入力処理は終了する。

【０１３２】一方、ステップ１１０７で検出されたキー
入力が音量ＤＯＷＮキーでない場合にはステップ１１０
９に進み、図２３に示すクリアーキーおよびセットキー
が同時に一定期間以上続けて押されたかどうかを判定す
る。そうであった場合にはリセットキー（ＫＥＹ９）が
検出されたとして、ステップ１１１０のリセット処理を
行なう。該リセット処理は、 １．不揮発性メモリ部１．９４から工場出荷時の初期設
定値を読み出し、デコーダ部１．２２に設定、 ２．不揮発性メモリ部１．９４から工場出荷時の初期設
定値を読み出し、音声処理部１．７２に設定、 ３．不揮発性メモリ部１．９４から工場出荷時の初期設
定値を読み出し、クロック発生部１．０４に設定、 ４．不揮発性メモリ部１．９４から工場出荷時の初期設
定値を読み出し、補間処理部１．０５に設定、によりな
る。該リセット処理終了後、キー入力処理は終了する。

【０１３３】一方、ステップ１１０９でリセットキーが
検出されなかった場合にはステップ１１１１に進み、検
出されたキー入力図２３に示すメニューキー（ＫＥＹ
４）であるかどうかを判定する。もしメニューキーであ
った場合には、ステップ１１１２に進む。そうでなく、
上記以外のキーすなわちセットキー（ＫＥＹ５）、ＵＰ
キー（ＫＥＹ６）、ＤＯＷＮキー（ＫＥＹ７）、クリア
キー（ＫＥＹ８）のいずれかのキーが検出された場合に
は、何もせず直ちにキー入力処理を終了する。

【０１３４】ステップ１１１２では、現在ＴＶモード
か、ＰＣモードかの判定を行なう。そして、ＴＶモード
のときはステップ１１１３に進み、ＰＣモードのときは
ステップ１１２８に進む。

【０１３５】ステップ１１１３及びステップ１１２８で
は、共に、メニュー画面を見ながら操作者が設定項目を
選択するメニュー選択処理を行なう。このステップ１１
１３及びステップ１１２８のメニュー選択処理の詳細を
図２４のフローチャートを参照して以下に説明する。

【０１３６】まずステップ１５０１で、前回選択された
項目を選択した状態でＯＳＤ表示を行なう。このＯＳＤ
表示については後述する。続いてステップ１５０２で操
作者からのキー入力処理があるまでウエイトを行なう。
キー入力があればステップ１５０２よりステップ１５０
３に進み、操作者が入力したキーがＴＶ／ＰＣ切り替え
キー、音量ＵＰキー、音量ＤＯＮＷキーのいずれかであ
るか否かを判定する。これらのキーである場合には、何
もせずに再度ステップ１５０２に戻る。

【０１３７】一方、ステップ１５０３でこれらのキーで
なかった場合にはステップ１５０４に進み、操作者が入
力したキーがメニューキーであるか否かを判定する。そ
うである場合には該処理を終了する。

【０１３８】一方、ステップ１５０４で操作者が入力し
たキーがメニューキーでない場合にはステップ１５０５
に進む。ステップ１５０５では、操作者が入力したキー
が設定キーであるか否かを判定する。そうである場合に
は設定項目確定とし、ステップ１１１４もしくは１１２
９に進む。

【０１３９】ステップ１５０６では、操作者が入力した
キーがクリアキーであるか否かを判定する。操作者が入
力したキーがクリアキーである場合にはステップ１５０
７に進み、選択項目を初期値にし、ステップ１５０１に
戻る。

【０１４０】一方、ステップ１５０６で操作者が入力し
たキーがクリアキーでない場合にはステップ１５０８に
進む。ステップ１５０８では、操作者がクリアキーとセ
ットキーを同時に一定時間以上押し続けたか否かの判定
を行なう。そして、操作者がクリアキーとセットキーを
同時に一定時間以上押し続けた場合にはリセット要求で
あるとしてステップ１５０９に進み、リセット処理を行
い、該処理を終了する。

【０１４１】一方、ステップ１５０８で、操作者がクリ
アキーとセットキーを同時に一定時間以上押し続けてい
ない場合にはステップ１５１０に進む。ステップ１５１
０では、操作者が入力したキーがＵＰキーであるか否か
の判定を行なう。もしそうである場合には、ステップ１
５１１に進み、選択項目を前項目にした後ステップ１５
０１に戻る。

【０１４２】一方、ステップ１５１０で操作者が入力し
たキーがＵＰキーでない場合には、ステップ１５１２に
進む。ステップ１５１２では操作者が入力したキーがＤ
ＯＷＮキーであるか否かの判定を行なう。もし操作者が
入力したキーがＤＯＷＮキーである場合にはステップ１
５１３に進み、選択項目を次項目にした後ステップ１５
０１に戻る。

【０１４３】一方、ステップ１５１２で操作者が入力し
たキーがＤＯＷＮキーでなく、上記すべてのキーでなか
った場合には、何もせずステップ１５０１に戻る。

【０１４４】従って、ステップ１５０４においてメニュ
ーキーが入力されているか、またはステップ１５０８に
おいてリセット要求である場合のみキー入力処理は終了
し、ステップ１５０５において操作者が入力したキーが
セットキーであった場合のみ、図２２におけるステップ
１１１３またはステップ１１２８の処理が終了する。

【０１４５】再び図２２の説明に戻り、ステップ１１１
３における以上のメニュー選択処理が終了するとステッ
プ１１１４に戻り、ステップ１１１３において選択され
た調整項目が、言語選択であるか否かの判定を行なう。
もし言語選択であった場合には、ステップ１１１５の言
語選択処理を行なう。

【０１４６】一方、ステップ１１１４において選択され
た調整項目が言語選択でなければステップ１１１６に進
み、選択された処理が入力選択であるか否かの判定を行
なう。選択された処理が入力選択であった場合にはステ
ップ１１１７に進み、入力選択（コンポジット信号入力
／ＹＣ分離信号入力）処理を行なう。

【０１４７】一方、ステップ１１１６で選択された処理
が入力選択でない場合にはステップ１１１８に進み、選
択された処理が音質選択であるか否かの判定を行なう。
選択された処理が音質選択であった場合にはステップ１
１１９の音質選択処理を行なう。

【０１４８】一方、ステップ１１１８で選択された処理
が音質選択でない場合にはステップ１１２０に進み、選
択された処理がコントラスト調整であるか否かの判定を
行なう。もし選択された処理がコントラスト調整であっ
た場合にはステップ１１２１に進み、コントラスト調整
処理を行なう。

【０１４９】一方、ステップ１１２０で選択された処理
がコントラスト調整でない場合にはステップ１１２２に
進み、選択された処理が明るさ調整であるか否かの判定
を行なう。選択され他処理がもし明るさ調整であった場
合にはステップ１１２３に進み、明るさ調整処理を行な
う。

【０１５０】一方、ステップ１１２２で選択された処理
が明るさ調整でない場合にはステップ１１２４に進み、
選択された処理が彩度調整であるか否かの判定を行な
う。もし選択された処理が彩度調整であった場合にはス
テップ１１２５に進み、彩度調整処理を行なう。

【０１５１】一方、ステップ１１２６では、選択された
処理が色相調整であるか否かの判定を行なう。選択され
た処理が色相調整であった場合にはステップ１１２７に
進み、色相調整処理を行なう。そうでなくもし、上記以
外の処理が選択された場合には直ちに処理を終了する。

【０１５２】ここで、以上に説明したステップ１１１５
における言語選択処理について図２５を用いて説明す
る。ステップ１６０１では、言語選択画面をＯＳＤ表示
し、ステップ１６０２では操作者からキー入力があるま
でウエイトする。そして操作者からキー入力があるとス
テップ１６０３に進み、操作者からのキー入力がＴＶ／
ＰＣ切り替えキーもしくは音量ＵＰキーもしくは音量Ｄ
ＯＮＷキーであるか否かの判定を行なう。もしこれらの
キー入力である場合にはステップ１６０２に戻る。

【０１５３】一方、ステップ１６０３で操作者からのキ
ー入力がＴＶ／ＰＣ切り替えキーもしくは音量ＵＰキー
もしくは音量ＤＯＮＷキーでない場合にはステップ１６
０４に進む。ステップ１６０４では、操作者からのキー
入力がメニューキーもしくはセットキーであるかの判定
を行なう。もしこれらのキーキー入力であった場合に
は、ステップ１１１３もしくはステップ１１２８のメニ
ュー選択処理に戻る。

【０１５４】一方、もしステップ１６０４で操作者から
のキー入力がメニューキーもしくはセットキーでない場
合にはステップ１６０６に戻る。ステップ１６０６で
は、操作者からのキー入力がクリアキーであるか否かの
判定を行なう。もしクリアキー入力であった場合にはス
テップ１６０７に進み、設定値を該処理を始めたときの
設定値に戻した後ステップ１６０１に戻る。

【０１５５】一方、ステップ１６０６で操作者からのキ
ー入力がクリアキーでない場合にはステップ１６０８に
進む。ステップ１６０８では、操作者がクリアキーとセ
ットキーを同時に一定時間以上押しているか否かの判定
を行い、もしそうであった場合にはリセット要求である
としてステップ１６０９に進み、リセット処理を行な
い、その後該言語調整処理並びにキー入力処理を終了す
る。

【０１５６】一方、もしリセット要求でなかった場合に
はステップ１６１０に進む。ステップ１６１０では、操
作者からのキー入力がＵＰキーであるか否かの判定を行
なう。操作者からのキー入力がＵＰキーであった場合に
はステップ１６１１に進み、設定値を前項目にするか、
もしくは設定値をＵＰする。そしてステップ１６０１に
戻る。

【０１５７】一方、ステップ１６１０で操作者からのキ
ー入力がＵＰキーでない場合には、ステップ１６１２に
進む。ステップ１６１２では、操作者からのキー入力が
ＵＰキーか否かの判定を行なう。操作者からのキー入力
がＵＰキーであった場合にはステップ１６１３に進み、
設定値を次項目にするか、もしくは設定値をＤＯＷＮす
る。そしてステップ１６０１に進む。

【０１５８】一方、ステップ１６１２で操作者からのキ
ー入力がＵＰキーでなく、もし操作者からのキー入力が
上記のいずれかのキーでもなかったなら何もせずステッ
プ１６０１に戻る。

【０１５９】図２２のステップ１１１７の入力タイプ選
択処理、ステップ１１１９の音質選択処理、ステップ１
１２１のコントラスト調整処理、ステップ１１２３の明
るさ調整処理、ステップ１１２５の彩度調整処理、ステ
ップ１１２７の色相調整処理についても、上記と同様の
処理を行なう。

【０１６０】図２２の処理において、ステップ１１２８
のメニュー処理では、ステップ１１１３で行ったのと同
様にして、ＰＣモードのときのメニュー画面を通して設
定項目を選択する処理の選択を行なう。そしてステップ
１１２９に進む。ステップ１１２９では、選択された処
理が言語選択であるか否かの判定を行い、もし言語選択
であった場合には、ステップ１１３０の言語選択処理を
行なう。そうでない場合にはステップ１１３１に進む。

【０１６１】ステップ１１３１では、選択された処理が
音質選択であるか否かの判定を行い、もし音質選択であ
った場合には、ステップ１１３２の音質選択処理を行な
う。もしそうでない場合にはステップ１１３３に進む。
ステップ１１３３では、選択された処理がγ選択である
か否かの判定を行い、もしγ選択であった場合には、ス
テップ１１３４のγ選択処理を行なう。もしそうでない
場合にはステップ１１３５に進む。

【０１６２】ステップ１１３５では、選択された処理が
階調選択であるか否かの判定を行い、もし階調選択であ
った場合には、ステップ１１３６の階調選択処理を行な
う。もしそうでない場合にはステップ１１３７に進む。
ステップ１１３７では、選択された処理が位相調整であ
るか否かの判定を行い、もし位相調整であった場合に
は、ステップ１１３８の位相調整処理を行なう。もしそ
うでない場合にはステップ１１３９に進む。

【０１６３】ステップ１１３９では、選択された処理が
位置調整であるか否かの判定を行い、もしそうでない場
合にはステップ１１４１に進む。ステップ１１４１で
は、選択された処理がＤＰＭＳ調整であるか否かの判定
を行い、もしＤＰＭＳ調整であった場合には、ステップ
１１４２のＤＰＭＳ調整処理を行なう。もしそうでない
場合にはステップ１１４３に進む。

【０１６４】ステップ１１４３では、選択された処理が
機種設定であるか否かの判定を行い、もし機種設定であ
った場合には、ステップ１１４４の機種設定処理を行な
う。そうでなく上記以外の処理が選択された場合には、
直ちに該キー入力処理を終了する。

【０１６５】なお、上記判定処理、ＯＳＤ表示制御、各
種調整選択処理制御などは、システム制御部１．９１に
おいて行なう。

【０１６６】続いて、表示部１．５の画面上に必要な情
報を表示して、操作者による各種調整処理の容易にする
ＯＳＤ（オンスクリーンディスプレイ）表示について、
図２６乃至図２９に示す表示例および、本実施例の図１
に示す表示制御装置による文字サイズの拡大について示
した図３０を参照にして説明する。

【０１６７】システム制御部１．９１は、操作者による
キー入力処理等からのＯＳＤ表示要求に基づき、ＯＳＤ
制御部１．９３に対して、ＯＳＤ表示開始位置（水平、
垂直）、表示パターン、フォントサイズ、表示色、ブリ
ンキング有無、フォント間スペース等の情報を転送する
ことにより、図２６乃至図２９に示す表示例の様なＯＳ
Ｄ表示を行なう。

【０１６８】図２６及び図２７は、上述したキー入力処
理の説明において、図２４を用いて説明した調整項目選
択処理における、メニュー画面のＯＳＤ表示例である。
図２６及び図２７では例として言語選択が設定項目とし
て選択されている場合を示している。

【０１６９】図２６では、文字の背景が透かしではない
場合の表示例を示しており、選択されている言語（ＬＡ
ＮＧＵＡＧＥ）の項目部分は他の項目の背景と異なる色
となっているか、もしくはブリンクさせることにより、
他の項目と区別される。また図２７では、文字の背景が
透かしになっている表示例を示している。この場合は、
選択項目の背景のみ透かしではなく色がついている。

【０１７０】図２８は、図２６及び図２７に示したメニ
ュー画面において、図２４のフローチャートに示す調整
項目選択処理によって言語選択（ＬＡＮＧＵＡＧＥ）を
選択した場合のＯＳＤ表示例を示している。この場合は
２者選択型であるため、前述のようにＵＰ、ＤＯＷＮキ
ーを押すごとに英語（ＥＮＧＬＩＳＨ）と日本語（ＪＡ
ＰＡＮＥＳＥ）が交互に選択される。

【０１７１】図２９は、上述したメニュー選択処理にお
いて明るさ調整を選択した場合のＯＳＤ表示例を示して
いる。この場合はＵＰ、ＤＯＷＮキーにより段階的に調
整値が変更される。例えば、２５５段階の設定値があ
り、ＯＳＤ表示のレベルが１０段階である場合には、設
定値が約２５増減するごとにＯＳＤ表示のレベルも１つ
増減する。

【０１７２】次にＯＳＤ表示するフォントサイズについ
て図３０及び図３１を参考にして説明する。図３０に示
す様に、ＮＴＳＣ／ＰＡＬ等のＴＶ信号であるコンポジ
ットビデオ信号ｓ１．０６およびＹＣ分離ビデオ信号ｓ
１．０８表示時においては、ＯＳＤ表示データｓ１．１
８はフィールド単位のデータからフレーム単位のデータ
への変換部１．２４において、垂直方向に２倍サイズに
拡大される。

【０１７３】更に、補間部１．２５により水平方向に２
倍のサイズに拡大される。そして最後に表示部１．５に
表示される際、垂直方向に２ライン同じデータを表示す
ることから、垂直方向に更に２倍サイズに拡大されたこ
とになり、トータルで、水平方向に２倍、垂直方向に４
倍サイズに拡大される。そのためＯＳＤ表示に用いるフ
ォントサイズとして、水平方向は２倍、垂直方向は１倍
サイズのフォントを用いることにより、表示装置１．５
上では水平方向、垂直方向ともに４倍サイズのフォント
を表示することができる。

【０１７４】一方、図３１に示す様に、コンピュータ入
力信号ｓ１．０１表示時においては、ＯＳＤ表示データ
ｓ１．１８は、スイッチ部１．０６において、コンピュ
ータ入力信号ｓ１．０１と切り替えて出力される際、コ
ンピュータ入力信号ｓ１．０１と同じクロックスピード
で読み出しを行なうために、４回同じデータが読み出さ
れる。

【０１７５】そのため、水平方向に４倍サイズに拡大さ
れることになる。そのため、ＯＳＤ表示に用いるフォン
トサイズとして、水平方向は１倍、垂直方向は４倍サイ
ズのフォントを用いることにより、表示装置１．５上で
は水平方向、垂直方向共に、上記の場合と同じ４倍サイ
ズのフォントを表示することができる。

【０１７６】図３５に、ビデオ信号表示時およびコンピ
ュータ信号表示時において、ＯＳＤ表示する項目の一覧
をそれぞれ示す。本実施例の表示制御装置においては、
それぞれの表示時において表１の様に異なる内容のＯＳ
Ｄ表示を行なう。

【０１７７】したがって、本実施例の表示装置において
は、ビデオ信号表示時および、コンピュータ信号表示時
では、異なるフォントサイズ、異なる読み出しクロック
スピード、異なる表示内容のＯＳＤ表示を行なう。

【０１７８】ＯＳＤ制御部１．９３は、ＮＴＳＣ等のビ
デオ入力信号の場合には、スイッチ部１．２３、また、
コンピュータ入力信号の場合には、スイッチ部１．０６
を切り替えることにより、ＯＳＤデータｓ１．１８を画
像データｓ１．１０およびｓ１．０４と切り替えること
により、ＯＳＤデータｓ１．１８を画像データｓ１．１
０およびｓ１．０４と切り替えて出力する。

【０１７９】スイッチ部１．３２は、後述のキー入力処
理により操作者選択に基づいて、システム制御部１．９
１により切り替えられ、ＮＴＳＣ等のビデオ入力信号ｓ
１．１３と、コンピュータ入力信号ｓ１．０５を切り替
えて、デジタル処理部１．４に転送する。

【０１８０】続いて、デジタル処理部１．４において行
なう処理について、図３２を用いて説明する。スイッチ
部１．３において切り替え入力された、ＮＴＳＣ等のビ
デオ入力信号ｓ１．１１およびコンピュータ入力信号ｓ
１．１４は、コントラスト調整部５．０１においてγ補
正処理および階調調整処理される。

【０１８１】このコントラスト調整部５．０１における
ガンマ補正処理について図３３を参考にして説明する。
図３３は、γ＝２．２で８ビット入力、８ビット出力の
場合を示している。入力データが、例えばａの場合、γ
＝１．０では出力データもａであるが、γ＝２．２では
出力データはｂ（＜ａ）となり、γ＝１．０の場合より
もコントラストのある画像が得られる。

【０１８２】次に図３４を参考にして本実施例のコント
ラスト調整部５．０１における階調調整処理について説
明する。該階調調整処理を行わない場合は、図３４に１
００％で示すように、入力値に対してリニアな出力値を
とるが、５０％階調調整を行なうと、０から６４まで、
および１９２から２５５までの入力データに対する出力
値は、それぞれ０と２５５に張り付けられ、その間の入
力データは図３４に示すように、入力データの２倍の変
化量で変化する。

【０１８３】このように、階調調整の値を小さく（％を
下げる）するに従って、よりコントラストのある画像を
得ることができる。

【０１８４】なお、γ補正処理および階調調整における
調整値は、上述のキー入力処理により操作者選択され、
システム制御部１．９１により、コントラスト変換部
４．０１に設定される。

【０１８５】ガンマ補正および階調調整されたデータｓ
５．０１は、中間調処理部５．０２に送られ、ここで、
例えば、ＥＤ（誤差拡散）法やディザ法などの中間調処
理が施される。そして中間調処理が施されたデータｓ
５．０２はメモリ部５．０３に格納される。

【０１８６】動き検出部５．０４は、中間調処理される
前の表示データをスチールして、一定値以上変化のあっ
たラインを検出し、この結果をシステム制御部１．９１
に転送する。システム制御部１．９１は、メモリ部５．
０３に格納されているフレーム表示データの内、前記動
き検出部５．０４で動きを検出されたライン表示データ
のみを読み出し、この読み出しデータｓ５．０３をライ
ンアドレスデータと共にディスプレイ制御部５．０５に
出力する。

【０１８７】該ディスプレイ制御部５．０５は、表示装
置５．０６のラインアドレスデータで指定された垂直位
置に前記ライン表示データを表示する。

【０１８８】続いて電源部１．８について説明する。図
１に示す電源部１．８は、ＴＶ信号処理部１．２、およ
びコンピュータ信号処理部１．１、およびデジタル処理
部１．４、およびその他各部に対して電源を供給する。
この電源部１．８はシステム制御部１．９１により制御
され、ＴＶ信号処理部１．２、およびコンピュータ信号
処理部１．１、およびデジタル処理部１．４の電源をオ
ン、オフする。

【０１８９】以上説明したように本実施例によれば、ビ
デオ信号とサンプリングクロックの位相時間調整をＤＥ
ＬＡＹＬＩＮＥで行って、ドットマトリクスタイプのＦ
ＬＣＤに鮮明な画像を表示することが可能となる。

【０１９０】また、ＤＥＬＡＹＬＩＮＥの時間調整をプ
ログラマブルに行なうことにより、ＶＧＡやＳＶＧＡな
ど様々な表示モードを有するパーソナルコンピュータの
画像をＦＬＣＤに鮮明に表示することができる。

【０１９１】更に、クロック発生部を同一プロセスであ
る１チップＩＣで構成することにより、温度特性が同一
となり、これまで素子によって異なる温度特性を補償す
るための回路が不要となる。

【０１９２】なお、本発明は、複数の機器から構成され
るシステムに適用しても、１つの機器から成る装置に適
用しても良い。また、本発明はシステムあるいは装置に
プログラムを供給することによって達成される場合にも
適用できることはいうまでもない。

【０１９３】

【発明の効果】以上説明したように本発明によれば、サ
ンプリングクロックと画像データの位相調整が可能とな
るために表示器の画像が鮮明となり、更に、様々な表示
モードに対応する位相時間に調整することにより、パー
ソナルコンピュータをはじめ、様々な画像データを表示
器に鮮明に表示することが可能となる。

【０１９４】

【図面の簡単な説明】

【図１】本発明に係る一実施例の全体構成を示す図であ
る。

【図２】図１に示す同期信号測定部の詳細区政を示す図
である。

【図３】図２のＦＩＦＯの内容を説明するための図であ
る。

【図４】図２のレジスタの内容を説明する図である。

【図５】本実施例におけるモード判定動作を示すフロー
チャートである。

【図６】図１に示すＰＬＬクロック発生部の詳細構成を
説明する図である。

【図７】図６のＰＬＬカウンタの詳細構成を説明する図
である。

【図８】図７の動作を説明するためのタイミングチャー
トである。

【図９】図１に示す補間処理部における補間処理の原理
を説明する図である。

【図１０】図１に示す補間処理部における補間処理の原
理を説明する図である。

【図１１】図１に示す補間処理部における補間処理の原
理を説明する図である。

【図１２】図１に示す補間処理部の詳細構成を示す図で
ある。

【図１３】図１２に示した垂直補間処理部と補間制御部
の詳細構成を示す図である。

【図１４】図１３に示す入力された画像データの演算部
の内部ブロック構成を示す図である。

【図１５】図１４に示す指数演算部の詳細ブロック図で
ある。

【図１６】本実施例の（ＶＧＡ）表示モードにおける６
４０ドット×３５０ライン補間の説明をする図である。

【図１７】本実施例の（ＶＥＳＡ）表示モードにおける
８００ドット×６００ライン補間の説明をする図であ
る。

【図１８】本実施例の（ＶＥＳＡ６０Ｈｚ）表示モード
における８００ドット×６００ライン補間の説明をする
図である。

【図１９】本実施例の（ＶＥＳＡ７２Ｈｚ）表示モード
における８００ドット×６００ライン補間の説明をする
図である。

【図２０】本実施例の（ＶＥＳＡ）表示モードにおける
１０２４ドット×７６８ライン補間の説明をする図であ
る。

【図２１】本実施例の（ＭＡＣ）シリーズにおける表示
モードにおける１０２４ドット×７６８ライン補間の説
明をする図である。

【図２２】本実施例におけるキー処理を示すフローチャ
ートである。

【図２３】本実施例におけるキー操作パネルを説明する
図である。

【図２４】本実施例における図２２に示すメニュー選択
処理の詳細を示すフローチャートである。

【図２５】本実施例における図２２に示す言語選択処理
等のメニュー各種選択処理の詳細を示すフローチャート
である。

【図２６】本実施例におけるＯＳＤ表示メニューを説明
する図である。

【図２７】本実施例におけるＯＳＤ表示メニューを説明
する図である。

【図２８】本実施例におけるＯＳＤ表示メニューを説明
する図である。

【図２９】本実施例におけるＯＳＤ表示メニューを説明
する図である。

【図３０】本実施例における拡大表示時のＯＳＤ表示制
御を説明する図である。

【図３１】本実施例における拡大表示時のＯＳＤ表示制
御を説明する図である。

【図３２】図１に示すデジタル処理部の詳細構成を示す
ブロック図である。

【図３３】ＣＲＴのγ特性を説明する図である。

【図３４】本実施例におけるＦＬＣＤのγ特性を説明す
る図である。

【図３５】本実施例におけるＯＳＤメニューの例を示す
図である

【符号の説明】

１０ 表示制御装置 １．０１ 同期信号分離部 １．０２ 同期信号測定部 ｓ１．０１ ビデオ信号 ｓ１．０２ 画像信号 １．０３ Ａ／Ｄ変換器 １．０４ クロック発生部 １．０５ 補間処理部 ｃｓ１．０１ 同期信号 ｃｓ１．０２ 同期信号極性判別信号 １．２１ チューナー部 １．２２ カラーデコーダ部 １．２４ フィールド／フレーム変換部 １．５ 表示装置 １．７ 音声処理部 １．７１ 遅延調整部 １．７２ 音声処理部 １．７３ スピーカ部 １．９１ システム制御部 １．９３ ＯＳＤ制御部 ２．０１ クロックジェネレータ ｃｓ２．０１ 水平同期信号 ｃｓ２．０２ 垂直同期信号 ｃｓ２．０３、ｃｓ２．０４ 周波数のクロック ｃｓ２．１１ ＮＨＤ ｃｓ２．１２ ＴＶＤ ｃｓ２．１３ ＴＶＢｌａｎｋ ｃｓ２．２２ コンパレータ出力 ｃｓ１．１９ 制御バス ２．０２ 周期測定用のカウンタ ２．０３ 周期測定用のカウンタ ２．０４ 帰線時間ＴＨＢｌａｎｋ（垂直同期信号のＨ
Ｄレベルが「０」）の測定を行なうカウンタ ２．０５ ＦＩＦＯ ２．１１ 垂直同期信号ＶＤ−周期中の水平同期信号Ｈ
Ｄの数を測定するためのカウンタ ２．１２ 垂直同期信号ＶＤの周期測定用のカウンタ ２．１３ 垂直同期信号ＶＤの帰線時間ＶＢｌａｎｋ
（垂直同期信号ＶＤのレベルが「０」）の測定を行なう
カウンタ ２．１４ レジスタ ２．２１ ＨＤ数比較レジスタ ２．２２ コンパレータ ２．３０ Ｒ／Ｗ制御部 ３．０５ 位相比較器 ３．０６〜３．０８ チャージポンプ型Ｌｏｗパスフィ
ルタ ３．１０ ＶＣＯ（Voltage-controlled Oscillator） ３．０４ 分周期 ３．０１〜３．１６ クロック発生モジュール ３．０２ 極性反転部 ３．０３ ＤＥＲＡＹＬＩＮＥ ｃｓ３．０１ 水平同期信号 ｃｓ３．０３ ドットクロック信号 ３．０４ 分周期 ３．１７ レジスタ ３．１２ プログラマブルカウンタ ３．２０ シフトレジスタ ３．２１ レジスタ ３．２２ メインデバイス ｃｓ３．０５ 制御信号 ３．０６ Ｄ／Ａコンバータ ３．０７ ローパスフィルタ ３．０８ ローパスフィルタ ｃｓ３．０７ ゲイン制御信号 ３．０６ ＶＣＯ ３．１１ Ｄ／Ａコンバータ ３．１０ ＶＣＯ ３．１３ ＤＥＬＡＹＬＩＮＥ ３．１４ 出力レベル切替 ｃｓ３．１１ 出力コントローラ ３．１５ １／２分周出力レベル切替 ３．１６ 出力レベル切替 ４．０１ 入力部 ４．０２ 制御入力部 ４．０２．０１ メモリ装置 ４．０２．０２ 設定供給装置 ４．０３ 同期入力部 ４．０４ 出力部 ４．０５ 出力クロック供給部 ４．０６ 垂直補間処理部 ４．０７ 補間制御部 ４．０６．０１ フリップフロップ（Ｆ／Ｆ）回路 ４．０６．０２ 入力Fast In Fast Out（ＦＩＦＯ）メ
モリ ４．０６．０３ 演算部 ４．０６．０４ 出力Fast In Fast Out（ＦＩＦＯ）メ
モリ ４．０６．０５ スイッチ部 ４．０６．０６ スイッチ部 ４．０７．０１ 入力ＦＩＦＯ制御部 ４．０７．０２ 出力ＦＩＦＯ書き込み制御部 ４．０７．０３ 出力ＦＩＦＯ制御部 ４．０７．０４ 表示位置検出部 ４．０７．０５ 出力表示位置補正装置 ４．０７．０６ 演算制御部 ５．０１ コントラスト調整部 ５．０２ 中間調処理部 ５．０３ メモリ部 ５．０４ 動き検出部 ５．０５ ディスプレイ制御部 ５．０６ 表示装置

Claims (8)

【特許請求の範囲】
1. 【請求項１】 画像信号と同期信号とを含むビデオ信号
   を入力して表示器に表示させる表示制御装置であって、 前記同期信号の水平同期信号を入力して画素同期クロッ
   ク信号を発生するクロック発生手段と、 前記クロック発生手段を制御する制御手段と、 前記クロック発生手段が発生した画素同期クロックに同
   期して前記ビデオ信号の画像信号を対応するディジタル
   信号に変換するＡ／Ｄ変換手段と、 前記同期信号と前記画素同期クロックと前記ディジタル
   信号を入力して前記表示器に出力する出力手段とを備
   え、 前記クロック発生手段は前記水平同期信号の遅延を調整
   する遅延手段を含むことを特徴とする表示制御装置。
2. 【請求項２】 前記クロック発生手段は、 前記画素同期クロック信号を分周する分周手段とを含
   み、 前記分周手段により分周されたクロック信号と前記遅延
   手段で遅延調整された前記水平同期信号の位相をロック
   して前記画素同期クロック信号を出力することを特徴と
   する請求項１記載の表制御装置。
3. 【請求項３】 前記発振手段は、電圧制御発振器である
   ことを特徴とする請求項２記載の表示制御装置。
4. 【請求項４】 前記分周手段は、前記制御手段によって
   分周比が任意に制御可能であることを特徴とする請求項
   ２記載の表示制御装置。
5. 【請求項５】 前記遅延手段は、前記制御手段によって
   遅延時間が任意に制御可能であることを特徴とする請求
   項１記載の表示制御装置。
6. 【請求項６】 前記Ａ／Ｄ変換手段は、前記画素同期ク
   ロックに同期して前記ビデオ信号をサンプリングして対
   応するディジタル信号に変換することを特徴とする請求
   項１記載の表示制御装置。
7. 【請求項７】 画像信号と同期信号とを含むビデオ信号
   を入力して表示器に表示させる表示制御装置における表
   示制御方法であって、 前記同期信号の水平同期信号を入力して前記水平同期信
   号の遅延を調整して画素同期クロック信号を発生させ、
   発生させた画素同期クロックに同期して前記ビデオ信号
   の画像信号を対応するディジタル信号に変換し、前記同
   期信号と前記画素同期クロックと前記ディジタル信号と
   を前記表示器に出力して表示させることを特徴とする表
   示制御方法。
8. 【請求項８】 前記画素同期クロック信号の発生は、 前記画素同期クロック信号を分周して得たクロック信号
   と前記水平同期信号の遅延を調整して前記水平同期信号
   の位相をロックして前記画素同期クロック信号を出力す
   ることを特徴とする請求項７記載の表示制御方法。