JPH0961503A - Apparatus for calibrating timing of test signal of semiconductor-testing apparatus - Google Patents
Apparatus for calibrating timing of test signal of semiconductor-testing apparatusInfo
- Publication number
- JPH0961503A JPH0961503A JP7234686A JP23468695A JPH0961503A JP H0961503 A JPH0961503 A JP H0961503A JP 7234686 A JP7234686 A JP 7234686A JP 23468695 A JP23468695 A JP 23468695A JP H0961503 A JPH0961503 A JP H0961503A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- timing
- temperature
- temperature change
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、複数のピンに出力する
試験信号の位相値を順次校正する際に、温度変化により
試験信号のピン間に発生する位相のズレを補正する半導
体試験装置における試験信号のタイミング校正装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor test apparatus for correcting a phase shift generated between pins of a test signal due to a temperature change when sequentially calibrating phase values of a test signal output to a plurality of pins. The present invention relates to a test signal timing calibration device.
【０００２】[0002]
【従来の技術】タイミング校正装置の構成は、図８に示
すように、タイミングジェネレータ１（ＴＧ；Timing G
enerator）と波形整形器２（ＦＣ：Format Cotrol)と、
パターンジェネレータ５０（ＰＧ：Pattern Generator)
と、可変遅延器３と、ドライバ４（Driver）とマルチプ
レクサ５とで構成している。2. Description of the Related Art As shown in FIG. 8, a timing calibration device has a timing generator 1 (TG; Timing G).
enerator) and waveform shaper 2 (FC: Format Cotrol)
Pattern Generator 50 (PG: Pattern Generator)
And a variable delay device 3, a driver 4 and a multiplexer 5.
【０００３】タイミングジェネレータ１は、試験周期や
試験信号の基準タイミング信号発生装置である。波形整
形器２はパターンジェネレータ５０からのパターンデー
タを受けて、タイミングジェネレータ１で発生した基準
タイミング信号で所望の試験パターン波形に整形する。
可変遅延器３は、波形整形器２からドライバ出力端子迄
で生じる伝搬遅延のズレを補正する微調整遅延素子であ
って、各ドライバ４の出力端での各ピン間のスキュー(
skew) をゼロに調整するものである。The timing generator 1 is a reference timing signal generator for a test cycle and a test signal. The waveform shaper 2 receives the pattern data from the pattern generator 50 and shapes it into a desired test pattern waveform with the reference timing signal generated by the timing generator 1.
The variable delay unit 3 is a fine adjustment delay element that corrects the deviation of the propagation delay that occurs from the waveform shaper 2 to the driver output terminal, and the skew between the pins at the output end of each driver 4 (
skew) is adjusted to zero.
【０００４】半導体試験装置において、被試験デバイス
の複数のピン端子に対応して試験信号のチャンネルは複
数あり、同一のタイミング設定によって複数のピンから
出力される試験信号の位相が一致するように校正（キャ
リブレーション）をおこなっている。この為、半導体試
験装置内の温度を測定検出して、温度が規定以上に変化
したときに自動的に校正を実施している。In a semiconductor test apparatus, there are a plurality of test signal channels corresponding to a plurality of pin terminals of a device under test, and calibration is performed so that the phases of test signals output from a plurality of pins match with the same timing setting. (Calibration) is being performed. For this reason, the temperature inside the semiconductor test equipment is measured and detected, and the calibration is automatically carried out when the temperature changes beyond a specified value.
【０００５】この内部の温度測定は、タイミングジェネ
レータ１内のゲートの伝搬遅延の変化を温度センサとし
て使用する。すなわち、タイミングジェネレータ１内に
あるスイッチ２２をＳ側に切り換えてシステムループを
形成させ、そのシステムループ発振によるループ周波数
ｆsysをカウンタ３２で計数し、前回校正時の値との変
化分を温度変化量として求める。This internal temperature measurement uses the change in the propagation delay of the gate in the timing generator 1 as a temperature sensor. That is, the switch 22 in the timing generator 1 is switched to the S side to form a system loop, the loop frequency fsys due to the system loop oscillation is counted by the counter 32, and the change amount from the value at the previous calibration is calculated as the temperature change amount. Ask as.
【０００６】次にピン間スキューの調整は、タイミング
ジェネレータ１内のスイッチ２２をＴ側に切り換えて、
各ピンの出力信号をマルチプレクサ５で順次選択し、発
振ループを形成し、このループ周波数ｆdutをカウンタ
３２で計数し、基準との差分を演算回路３４で演算し、
この差分をＤ／Ａコンバータ３６でアナログ電圧に変換
し、対応する可変遅延器３を調整することで、各ピンの
スキューをなくする様に校正をしている。Next, in adjusting the skew between the pins, the switch 22 in the timing generator 1 is switched to the T side,
The output signal of each pin is sequentially selected by the multiplexer 5 to form an oscillation loop, the loop frequency fdut is counted by the counter 32, and the difference from the reference is calculated by the calculation circuit 34,
This difference is converted into an analog voltage by the D / A converter 36, and the corresponding variable delay device 3 is adjusted to calibrate so as to eliminate the skew of each pin.
【０００７】しかし、被試験デバイスの多ピン化に対応
して、半導体試験装置のピン出力は数百から千以上にも
及ぶ。この為、図５に示す校正中の温度変化例のよう
に、各ピンを順次校正している間も半導体試験装置内の
温度が少しづつ変化する。この結果、各ピンの校正時は
それぞれ異なった温度状態で校正をおこなうことにな
る。この場合、図６に示す校正中の温度変化による基準
位相からのズレのように、先に校正したピンと後で校正
したピンに伝搬遅延(Tpd) の違いを生じてくることにな
る。図７は、これによるピン間のスキューエラーを示す
図である。However, in response to the increase in the number of pins of the device under test, the pin output of the semiconductor test equipment reaches several hundreds to more than one thousand. Therefore, as in the example of temperature change during calibration shown in FIG. 5, the temperature in the semiconductor test apparatus changes little by little while the pins are sequentially calibrated. As a result, when the pins are calibrated, they are calibrated in different temperature states. In this case, a difference in propagation delay (Tpd) occurs between the pin calibrated first and the pin calibrated later, as shown in the deviation from the reference phase due to the temperature change during calibration shown in FIG. FIG. 7 is a diagram showing a skew error between pins due to this.
【０００８】半導体試験装置を構成する、タイミングジ
ェネレータ１、波形整形器２、可変遅延器３、ドライバ
４は、それぞれ順次ピン１〜ピンｎ迄の校正実施時の装
置温度が異なっているので、各ピン間スキューを正しく
校正出来ないことになる。従って、全ピンの位相の校正
が終了した直後においても校正期間中の温度差によるス
キュー誤差を生じてしまう。Since the timing generator 1, the waveform shaper 2, the variable delay device 3, and the driver 4 which constitute the semiconductor test device have different device temperatures at the time of calibration from pin 1 to pin n, respectively. The pin-to-pin skew cannot be calibrated correctly. Therefore, a skew error due to a temperature difference during the calibration period occurs even immediately after the calibration of the phases of all the pins is completed.
【０００９】[0009]
【発明が解決しようとする課題】上記説明のように、各
ピンの位相調整をしているときの温度が変化する場合に
おいては、各ピンごとに異なる温度で調整されることに
なるので、ピン間に位相誤差が発生してしまい実用上の
不便があった。そこで、本発明が解決しようとする課題
は、タイミング校正中の装置内温度変化を検出して、校
正ピン毎にピン間のスキュー誤差が発生しない校正装置
にすることを目的とする。As described above, in the case where the temperature changes while the phase of each pin is adjusted, each pin is adjusted at a different temperature. A phase error occurs between them, which is a practical inconvenience. Therefore, an object of the present invention is to provide a calibration device that detects a temperature change in the device during timing calibration and does not generate a skew error between pins for each calibration pin.
【００１０】[0010]
【課題を解決する為の手段】上記課題を解決するため
に、本発明の構成では、 予め、複数試験信号個々の式
１に示す温度補正係数Ｋを求め、このデータを格納保存
する記憶手段を設け、校正実施中の温度変化を検出す
る、例えばシステムループ周波数ｆsysによる温度変化
検出手段を設け、 各ピン校正実施の都度、前記温度変
化検出手段による装置内温度変化を検出し、前記記憶手
段（メモリ４０）から対応するピンの温度補正係数Ｋを
受けて、温度変化の補正量を算出して補正し、これをタ
イミング遅延調整手段（可変遅延器３）に与えて各ピン
のタイミングを校正する制御手段を設ける構成手段にす
る。これにより、デバイスへ供給する複数試験信号のタ
イミング校正において、タイミング校正中の装置内温度
変化によるピン間スキューの誤差が発生しない校正装置
を実現できる。In order to solve the above-mentioned problems, in the structure of the present invention, the temperature correction coefficient K shown in the equation 1 for each of a plurality of test signals is obtained in advance, and a storage means for storing and storing this data is provided. A temperature change detecting means for detecting temperature change during calibration is provided, for example, temperature change detecting means based on the system loop frequency fsys is provided, and the temperature change in the apparatus is detected by the temperature change detecting means each time the pin calibration is performed, and the storage means ( The temperature correction coefficient K of the corresponding pin is received from the memory 40), the correction amount of the temperature change is calculated and corrected, and this is given to the timing delay adjusting means (variable delay unit 3) to calibrate the timing of each pin. The control means is a constituent means. As a result, in the timing calibration of a plurality of test signals supplied to the device, it is possible to realize a calibration apparatus in which an error of pin skew does not occur due to a temperature change in the apparatus during the timing calibration.
【００１１】このように、本発明では、半導体試験装置
の内部温度の変化を検出するシステムループと、システ
ムのタイミング校正用のループとで、システムループに
よる微小温度変化に対するタイミング校正用ループの位
相の微小変化から温度補正係数をもとめて、各ピンの位
相の基準値に調整する校正を行うときに、位相の補正と
して温度変化分の位相遅れを差し引く構成手段にする。As described above, according to the present invention, the system loop for detecting the change in the internal temperature of the semiconductor test apparatus and the loop for the system timing calibration have the phase of the timing calibration loop for the minute temperature change caused by the system loop. When the temperature correction coefficient is obtained from the minute change and the calibration for adjusting to the reference value of the phase of each pin is performed, the phase delay is used as a component for subtracting the phase delay corresponding to the temperature change.
【００１２】上記記憶手段即ちメモリ４０としては、各
ピンの温度補正係数Ｋを格納容量を有する不揮発性メモ
リあるいは外部記憶媒体がある。また上記温度変化検出
手段としては、タイミングジェネレータ１内のゲートの
伝搬遅延の温度依存性を利用したループ発振周波数ｆsy
sにより温度変化検出手段、あるいはサーミスタ、熱電
対、温度センサＩＣによる温度変化検出手段がある。ま
た制御手段としては、最初に、あるピンを基準ピンと
し、この基準タイミング測定時の温度変化検出手段で得
た値を基準温度点の値とし、次に、各ピンのタイミング
校正は、各タイミング測定毎に温度変化検出手段で温度
値を得て、基準温度点の値との差分を算出し、この差分
値と記憶手段即ちメモリ４０から対応ピンの温度補正係
数Ｋを乗じた補正値を、各ピンのタイミング測定値から
指し引いた値となるように対応するピンの可変遅延器３
を制御する手段がある。またタイミング遅延調整手段と
しては、波形整形器２から各ピン出力端迄の経路に有す
る可変遅延素子（例えば可変遅延器３）であり、Ｄ／Ａ
３６によるアナログ電圧で遅延調整可能なものや、デジ
タルデータの設定で遅延調整可能なものがある。The storage means or memory 40 may be a non-volatile memory or an external storage medium having a storage capacity for the temperature correction coefficient K of each pin. As the temperature change detecting means, the loop oscillation frequency fsy utilizing the temperature dependence of the propagation delay of the gate in the timing generator 1 is used.
There is a temperature change detecting means by s, or a temperature change detecting means by a thermistor, a thermocouple, and a temperature sensor IC. As the control means, first, a certain pin is used as a reference pin, the value obtained by the temperature change detection means at the time of measuring the reference timing is used as the value of the reference temperature point, and then the timing calibration of each pin is performed at each timing. The temperature change detection means obtains the temperature value for each measurement, the difference between the reference temperature point value is calculated, and the correction value obtained by multiplying the difference value by the temperature correction coefficient K of the corresponding pin from the storage means, that is, the memory 40, Variable delay device 3 of the corresponding pin so that the value is subtracted from the timing measurement value of each pin
There is a means to control. The timing delay adjusting means is a variable delay element (for example, variable delay device 3) provided in the path from the waveform shaper 2 to each pin output terminal, and the D / A
Some of them can adjust the delay with an analog voltage by 36, and some can adjust the delay by setting digital data.
【００１３】[0013]
【実施例】本発明では、図１のタイミング校正装置の構
成図に示すように、従来の構成に温度補正係数を記憶す
るメモリ４０を追加し、これに対応する演算回路３４と
した構成で成る。本発明の校正の為には、予めタイミン
グ校正用ループにより各ピン毎の温度補正係数Ｋをもと
めてメモリ４０に記億させておく。すなわち半導体試験
装置の内部温度を変化をさせ、このときのシステムルー
プ周波数ｆsysの微小変化Δｆsysと、各ピンのタイミン
グ校正用ループ周波数ｆdutの微小変化Δｆdutをそれぞ
れ測定する。これから各ピンの温度補正係数Ｋを下式に
より求め、この係数値をメモリ４０に格納しておく。 温度補正係数Ｋ＝Δｆdut ／Δｆsys .....式１ この温度補正係数Ｋは、図２のシステムループの伝播遅
延の変化特性例に示すように、通常の温度範囲において
は、ほぼ直線的な傾きであるから、この温度補正係数Ｋ
は一定値と見なして良い。BEST MODE FOR CARRYING OUT THE INVENTION In the present invention, as shown in the block diagram of the timing calibration apparatus of FIG. 1, a memory 40 for storing a temperature correction coefficient is added to the conventional configuration, and an arithmetic circuit 34 corresponding thereto is formed. . For the calibration of the present invention, the temperature correction coefficient K for each pin is obtained in advance by the timing calibration loop and stored in the memory 40. That is, the internal temperature of the semiconductor test apparatus is changed, and the minute change Δfsys in the system loop frequency fsys and the minute change Δfdut in the timing calibration loop frequency fdut of each pin are measured. From this, the temperature correction coefficient K of each pin is obtained by the following equation, and this coefficient value is stored in the memory 40. Temperature correction coefficient K = Δfdut / Δfsys ... Equation 1 This temperature correction coefficient K is almost linear in the normal temperature range as shown in the characteristic example of change in propagation delay of the system loop in FIG. Since it is a slope, this temperature correction coefficient K
Can be regarded as a constant value.
【００１４】次に、校正実施の手順を説明する。図３に
示すように最初の校正ピン１を基準ピンとする。基準温
度点の値として、この基準ピンのシステムループ周波数
値ｆsysrefを測定し、これを基準温度点の値とし、又、
このときのピン１のタイミング校正用ループ周波数値ｆ
dutrefを測定して基準とする。ｆsysnを各ピン校正時点
でのループ周波数測定値とし、ｆdutnを各ピンのタイミ
ング校正用ループ周波数測定値とし、更に、ΔＴnを各
ピン２〜ｎと基準ピンとの温度差補正分ΔＴとし、Ｋn
を上記式１で求めたメモリ４０に格納されている各ピン
の温度補正係数Ｋとすると、各ピンの校正値ｆdutnは、 ｆdutn＝ｆdutref−ΔＴn×Ｋn .....式２ で与えられ、各ピン校正時の温度差補正分ΔＴnは、 ΔＴn＝ｆsysref−ｆsysn .....式３ で与えられる。この温度差補正分ΔＴnにより、基準ピ
ン測定時点と各ピン校正時点との環境温度変化量を補正
でき、校正中の温度変化による各ピン間のスキューエラ
ーの発生要因を相殺したタイミング調整が実現できるこ
ととなる。Next, a procedure for performing calibration will be described. As shown in FIG. 3, the first calibration pin 1 is used as a reference pin. As the value of the reference temperature point, the system loop frequency value fsysref of this reference pin is measured and used as the value of the reference temperature point.
Loop frequency value f for timing calibration of pin 1 at this time
The dutref is measured and used as the reference. Let fsysn be the loop frequency measurement value at each pin calibration time, fdutn be the timing calibration loop frequency measurement value for each pin, and ΔTn be the temperature difference correction amount ΔT between each pin 2 to n and the reference pin, and Kn
Is the temperature correction coefficient K of each pin stored in the memory 40 obtained by the above equation 1, the calibration value fdutn of each pin is given by fdutn = fdutref−ΔTn × Kn ... The temperature difference correction amount ΔTn at the time of calibrating each pin is given by ΔTn = fsysref−fsysn. By this temperature difference correction amount ΔTn, it is possible to correct the environmental temperature change amount between the reference pin measurement time point and each pin calibration time point, and it is possible to realize timing adjustment that cancels out the cause of skew error between each pin due to temperature change during calibration. Becomes
【００１５】上記実施例の説明では、装置内の環境温度
測定手段として、タイミングジェネレータ１内のゲート
の伝搬遅延の変化を温度センサとし、スイッチ２２をＳ
側に切り換えてシステムループ発振周波数ｆsysを利用
する場合で説明していたが、所望により、他の温度セン
サ（サーミスタ、熱電対、温度センサＩＣ等）に置き換
え、これを受けて対応する温度補正係数Ｋを求めてメモ
リ４０に格納しておき、校正実施時に、この温度センサ
に対応した各ピン校正時の温度差補正分ΔＴnを算出す
る手段としても良く、同様にして実施可能である。In the description of the above embodiment, the change in the propagation delay of the gate in the timing generator 1 is used as the temperature sensor as the environmental temperature measuring means in the apparatus, and the switch 22 is S.
The explanation was made in the case where the system loop oscillation frequency fsys is used by switching to the side, but if desired, it is replaced with another temperature sensor (thermistor, thermocouple, temperature sensor IC, etc.), and the corresponding temperature correction coefficient is received in response. It is also possible to obtain K and store it in the memory 40, and to calculate the temperature difference correction amount ΔTn at the time of calibration of each pin corresponding to this temperature sensor at the time of calibration, and it can be carried out in the same manner.
【００１６】上記実施例の説明では、複数ドライバ４を
例とした説明であったが、図には示されていないが、タ
イミング調整が要求されるコンパレータ側においても同
様の校正手段を用いてタイミング調整を実施しても良
い。In the description of the above-mentioned embodiment, although the description has been given with the plurality of drivers 4 as an example, although not shown in the drawing, the timing is adjusted by using the same calibration means also on the comparator side which requires timing adjustment. Adjustment may be carried out.
【００１７】[0017]
【発明の効果】本発明は、以上説明したように構成され
ているので、下記に記載されるような効果を奏する。半
導体試験装置において、被試験デバイスのピン数が多い
場合に、そのピン毎のループで試験信号の位相を校正す
る場合に時間がかかり、システムの温度がその間に変化
した場合でも、各ピン毎に温度の変化に対する位相の補
正を行っているので、図４に示すように出力信号の同一
タイミングでの温度の影響による位相誤差を無くすこと
ができる。Since the present invention is configured as described above, it has the following effects. In semiconductor test equipment, when the number of pins of the device under test is large, it takes time to calibrate the phase of the test signal in the loop for each pin, and even if the system temperature changes during that period, Since the phase is corrected with respect to the temperature change, it is possible to eliminate the phase error due to the influence of the temperature of the output signal at the same timing as shown in FIG.
【００１８】[0018]
【図１】本発明のタイミング校正装置構成図である。FIG. 1 is a block diagram of a timing calibration device of the present invention.
【図２】本発明の各ピンを校正するときのシステムルー
プの伝播遅延の変化特性例である。FIG. 2 is an example of a change characteristic of a propagation delay of a system loop when calibrating each pin of the present invention.
【図３】本発明の各ピンを校正するときの補正位相値で
ある。FIG. 3 is a correction phase value when calibrating each pin of the present invention.
【図４】本発明の温度変化による位相補正を行った場合
と行わなかった場合のスキューエラー特性図例である。FIG. 4 is an example of a skew error characteristic diagram with and without phase correction according to the present invention.
【図５】校正期間中における装置内温度上昇特性図の一
例である。FIG. 5 is an example of an internal temperature rise characteristic diagram during a calibration period.
【図６】従来の各ピンを校正中の温度変化による基準位
相からのズレを説明する図である。FIG. 6 is a diagram illustrating a deviation from a reference phase due to a temperature change during calibration of each conventional pin.
【図７】従来の各ピンを校正後の各ピン間のスキュー誤
差特性の一例である。FIG. 7 is an example of skew error characteristics between each pin after calibration of each conventional pin.
【図８】従来のタイミング校正装置構成図である。FIG. 8 is a block diagram of a conventional timing calibration device.
１ タイミングジェネレータ（Timing G
enerator） ２ 波形整形器 ３ 可変遅延器 ４ ドライバ（Driver） ５ マルチプレクサ ２２ スイッチ ３２ カウンタ ３４ 演算回路 ３６ Ｄ／Ａコンバータ ４０ メモリ ５０ パターンジェネレータ1 Timing generator (Timing G
enerator) 2 Waveform shaper 3 Variable delay device 4 Driver 5 Multiplexer 22 Switch 32 Counter 34 Arithmetic circuit 36 D / A converter 40 Memory 50 Pattern generator
Claims (5)
ミング校正において、 予め、複数試験信号個々の温度補正係数Ｋを求め、この
データを格納保存する記憶手段を設け、 校正実施中の温度変化を検出する温度変化検出手段を設
け、 各ピン校正実施の都度、前記温度変化検出手段による装
置内温度変化を検出し、前記記憶手段から対応するピン
の温度補正係数Ｋを受けて、温度変化の補正量を算出し
て補正し、これをタイミング遅延調整手段に与えて各ピ
ンのタイミングを校正する制御手段を設け、 以上を具備していることを特徴とした半導体試験装置に
おける試験信号のタイミング校正装置。1. In the timing calibration of a plurality of test signals supplied to a device, a temperature correction coefficient K for each of the plurality of test signals is obtained in advance, and a storage means for storing and storing this data is provided to detect a temperature change during the calibration. Temperature change detecting means for detecting the temperature change in the device by the temperature change detecting means each time the pin is calibrated, and receiving the temperature correction coefficient K of the corresponding pin from the storing means to correct the temperature change amount. A timing calibrating apparatus for a test signal in a semiconductor test apparatus, comprising: a control means for calculating and correcting, and providing the timing delay adjusting means with the timing delay adjusting means to calibrate the timing of each pin.
モリあるいは外部記憶媒体とした半導体試験装置におけ
る試験信号のタイミング校正装置。2. A timing calibration device for a test signal in a semiconductor testing device, wherein the storage means according to claim 1 uses the temperature correction coefficient K of each pin as a non-volatile memory having a storage capacity or an external storage medium.
存性を利用したループ発振周波数により温度変化検出手
段、あるいはサーミスタ、熱電対、温度センサＩＣによ
る温度変化検出手段とした半導体試験装置における試験
信号のタイミング校正装置。3. The temperature change detecting means according to claim 1, wherein the temperature change detecting means is a temperature change detecting means, or a thermistor, a thermocouple, and a temperature sensor IC, by a loop oscillation frequency utilizing the temperature dependence of a propagation delay of a gate in a timing generator. A test signal timing calibrating device in a semiconductor test device as a temperature change detecting means.
測定時の温度変化検出手段で得た値を基準温度点の値と
し、次に、各ピンのタイミング校正は、各タイミング測
定毎に温度変化検出手段で温度値を得て、基準温度点の
値との差分を算出し、この差分値と記憶手段から対応ピ
ンの温度補正係数Ｋを乗じた補正値を、各ピンのタイミ
ング測定値から指し引いた値となるように対応するピン
の可変遅延器３を制御する手段とした半導体試験装置に
おける試験信号のタイミング校正装置。4. The control means according to claim 1, first, a certain pin is used as a reference pin, and the value obtained by the temperature change detecting means at the time of measuring the reference timing is used as the value of the reference temperature point. In the pin timing calibration, the temperature change detection means obtains the temperature value for each timing measurement, the difference between the reference temperature point value is calculated, and the difference value is multiplied by the temperature correction coefficient K of the corresponding pin from the storage means. The test signal timing calibrating device in the semiconductor testing device, which is a means for controlling the variable delay device 3 of the corresponding pin so that the corrected value becomes a value subtracted from the timing measurement value of each pin.
は、 波形整形器（２）から各ピン出力端迄の経路に有する可
変遅延素子とする半導体試験装置における試験信号のタ
イミング校正装置。5. The timing calibrating device for a test signal in a semiconductor testing device, wherein the timing delay adjusting means according to claim 1 is a variable delay element provided in a path from the waveform shaper (2) to each pin output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7234686A JPH0961503A (en) | 1995-08-21 | 1995-08-21 | Apparatus for calibrating timing of test signal of semiconductor-testing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7234686A JPH0961503A (en) | 1995-08-21 | 1995-08-21 | Apparatus for calibrating timing of test signal of semiconductor-testing apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0961503A true JPH0961503A (en) | 1997-03-07 |
Family
ID=16974852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7234686A Pending JPH0961503A (en) | 1995-08-21 | 1995-08-21 | Apparatus for calibrating timing of test signal of semiconductor-testing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0961503A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053914A (en) * | 2006-08-23 | 2008-03-06 | Advantest Corp | Delay circuit, testing device, program, semiconductor chip, initialization method, and initialization circuit |
| WO2011115038A1 (en) * | 2010-03-15 | 2011-09-22 | 国立大学法人 九州工業大学 | Semiconductor device, detection method, and program |
-
1995
- 1995-08-21 JP JP7234686A patent/JPH0961503A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053914A (en) * | 2006-08-23 | 2008-03-06 | Advantest Corp | Delay circuit, testing device, program, semiconductor chip, initialization method, and initialization circuit |
| WO2011115038A1 (en) * | 2010-03-15 | 2011-09-22 | 国立大学法人 九州工業大学 | Semiconductor device, detection method, and program |
| CN102812373A (en) * | 2010-03-15 | 2012-12-05 | 国立大学法人九州工业大学 | Semiconductor device, detection method, and program |
| JP5737524B2 (en) * | 2010-03-15 | 2015-06-17 | 国立大学法人九州工業大学 | Semiconductor device, detection method and program |
| US9316684B2 (en) | 2010-03-15 | 2016-04-19 | Kyushu Institute Of Technology | Semiconductor device, detection method and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960008338A (en) | Timing correction method and circuit thereof for measuring signal of semiconductor test device | |
| US4210024A (en) | Temperature measurement apparatus | |
| US9423460B2 (en) | Systems and methods mitigating temperature dependence of circuitry in electronic devices | |
| EP1279964A1 (en) | Resistance measuring circuit | |
| US7782064B2 (en) | Test apparatus and test module | |
| JP2000009792A (en) | Test burn-in system and test burn-in system calibrating method therefor | |
| JPH0961503A (en) | Apparatus for calibrating timing of test signal of semiconductor-testing apparatus | |
| US6384649B1 (en) | Apparatus and method for clock skew measurement | |
| JP3456525B2 (en) | Delay time adjustment method and delay time adjustment circuit | |
| JP4162810B2 (en) | Timing phase calibration method and apparatus for semiconductor device test equipment | |
| JPH08226957A (en) | Timing correcting device for semiconductor tester | |
| JP2001255948A (en) | Adjustment device for comparator reference voltage | |
| JPH02198375A (en) | Testing apparatus of ic | |
| JPH0495784A (en) | Timing calibrating method for ic tester | |
| JPS625367B2 (en) | ||
| JP3279622B2 (en) | Delay line characteristic calibration method and time interval measurement method | |
| JP2000206212A (en) | Method and device for semiconductor inspection | |
| CN117938146A (en) | Correction apparatus, method for correcting frequency drift, and electronic apparatus using the same | |
| JPH09304482A (en) | Ic-testing apparatus | |
| JPH10227837A (en) | Apparatus and method for calibration of test voltage in semiconductor testing device | |
| JPH077015B2 (en) | Automatic calibration device for inclined waveform generator | |
| JP2000146620A (en) | Sensor device | |
| JP2000180514A (en) | Timing calibration method, timing-calibrating apparatus, and ic-testing device with timing-calibrating apparatus | |
| JPH034925B2 (en) | ||
| JPH09325174A (en) | Semiconductor inspecting instrument |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030729 |