JPH0961456A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 基板上に形成された半導体回路から発生する
ノイズを遮断できる半導体装置を提供する。 【解決手段】 半導体装置１は、基板２上に形成された
加速度センサ３と、導電性枠体７，絶縁性膜体１０およ
び導電性遮蔽膜体１１とから構成される。加速度センサ
３は、発振回路４と検出回路６とから構成される。導電
性枠体７は、発振回路４と検出回路６の周囲をそれぞれ
取囲むように基板２上に形成される。絶縁性膜体１０
は、発振回路４と検出回路６とを表面から覆うように形
成される。また、絶縁性膜体１０には導電性枠体７の形
成位置に貫通溝１０Ａが形成される。導電性遮蔽膜体１
１は、絶縁性膜体１０を覆うように設けられ、貫通溝１
０Ａを介して導電性枠体７と電気的に導通した状態で一
体的に形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体回路等が搭
載された半導体装置に関し、特に、基板上に形成された
半導体回路から発生する電磁気的ノイズ等を遮断する半
導体装置に関する。

【０００２】

【従来の技術】一般に、例えば発振回路等の半導体回路
を基板上に形成する場合、この半導体回路から放射され
る電磁気的ノイズ等によって同一の基板本体上に形成し
た検出回路等の周辺回路が影響を受け、Ｓ／Ｎ比が悪化
したり誤動作等を起こす場合がある。これを防止するた
めに、半導体回路に対してシールドを施し、該半導体回
路から発生するノイズを遮断する必要がある。

【０００３】そこで、従来技術の半導体装置において
は、基板上に半導体回路の周囲を取囲む導電体の障壁を
設け、この障壁をアースに接続（接地）することによ
り、半導体回路から周辺回路に漏洩するノイズを低減す
るようにしている。

【０００４】また、この種の半導体装置を利用するもの
としては、例えばＤＣＢ（Diode Capacitor Bridge）回
路と呼ばれる検出回路を用いた加速度センサ等が知られ
ており、該加速度センサの検出部は、例えば特開昭６２
−２３２１７１号公報等に記載され、静電容量センサと
して形成されている。そして、このような加速度センサ
の検出部では、センサに加わる加速度を静電容量の変化
として検出するものである。

【０００５】また、検出回路は、検出部，ダイオード，
抵抗等によりブリッジ回路を構成し、検出回路に付設し
た発振回路から出力される所定周波数を交流電圧として
ブリッジ回路に印加することにより、ブリッジ回路を構
成する検出部によるコンデンサの静電容量を検出し、増
幅して出力できるものである。

【０００６】一方、基板上に形成された発振回路の周囲
には、該発振回路を取囲むように、導電体の障壁となる
金属製の導電性枠体が基板上に立設され、この導電性枠
体をアースに接続することにより、発振回路と検出回路
とを電磁気的に遮蔽し、発振回路から基板に平行な方向
（以下、水平方向という）に漏洩するノイズを遮断して
いる。

【０００７】このように、従来技術の半導体装置では、
発振回路の周囲を取囲んで形成した導電性枠体によって
水平方向に放射される発振回路からのノイズを遮断し、
発振回路から発生したノイズが同一の基板上に存在する
周辺回路（例えば、検出回路）に対して悪影響を与える
のを防止している。

【０００８】

【発明が解決しようとする課題】ところで、上述した従
来技術においては、導電性枠体は発振回路の周囲を取囲
む障壁として設けられているため、水平方向に伝播する
ノイズは遮断できるものの、基板と垂直な方向（以下、
垂直方向という）に放射されるノイズは遮断することが
できず、垂直方向に放射されたノイズが導電性枠体の上
方から検出回路等に回り込み、検出性能（Ｓ／Ｎ比）が
悪化したり、誤動作等を誘発するという問題がある。

【０００９】これに対し、他の従来技術として、金属製
のキャップを発振回路にかぶせ、このキャップにより水
平方向と垂直方向のノイズを遮断する方法があるが、前
述した加速度センサのように、約４〜５mm角の微小なチ
ップ上に発振回路と検出回路とが形成されている集積回
路にあっては、発振回路のみにキャップをかぶせること
は製造上の理由により困難である。

【００１０】本発明は上述した従来技術の問題に鑑みな
されたもので、基板上に形成された半導体回路から発生
するノイズを遮断することができる半導体装置を提供す
ることを目的とする。

【００１１】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１に記載の発明による半導体装置は、基
板と、該基板上に設けられた半導体回路と、該半導体回
路の周囲を取囲むように前記基板上に設けられ導電性材
料からなる導電性枠体と、前記半導体回路の表面を覆う
ように前記基板上に設けられ絶縁材料からなる絶縁性膜
体と、該絶縁性膜体の表面を覆うように前記導電性枠体
に接触した状態で前記基板上に設けられ導電性材料から
なる導電性遮蔽膜体とから構成したことにある。

【００１２】また、請求項２に記載の発明では、半導体
回路を発振回路としたことにある。

【００１３】そして、請求項３に記載の発明では、半導
体回路を発振回路と検出回路とから構成したことにあ
る。

【００１４】一方、請求項４に記載の発明では、基板
と、該基板上に形成された発振回路と、該発振回路と離
間して前記基板上に設けられたと、該検出回路と前記発
振回路の周囲を取囲む外枠部および該発振回路と検出回
路との間に介在させた隔壁部を有して前記基板上に設け
られた導電性材料からなる導電性枠体と、前記発振回路
と検出回路の表面を覆うように前記基板上に設けられ絶
縁材料からなる絶縁性膜体と、該絶縁性膜体の表面を覆
うように前記導電性枠体に接触した状態で前記基板上に
設けられ導電性材料からなる導電性遮蔽膜体とから構成
したことにある。

【００１５】

【作用】請求項１に記載の発明によれば、半導体回路の
周囲を取囲むように導電性枠体を基板上に設け、前記半
導体回路の表面を絶縁性膜体を間に挟んで導電性遮蔽膜
体により覆うと共に、該導電性遮蔽膜体を導電性枠体と
接触した状態に形成したから、半導体回路から発生する
ノイズをこの導電性枠体と導電性遮蔽膜体によって外部
に対して電磁気的に遮断できる。しかも、半導体回路と
導電性遮蔽膜体との間に絶縁材料からなる絶縁性膜体を
設けたから、半導体回路と導電性材料からなる導電性遮
蔽膜体膜とを電気的に絶縁することができる。

【００１６】請求項２に記載の発明によれば、半導体回
路を発振回路としたから、該発振回路の周囲に設けた導
電性枠体と発振回路を覆うように設けた導電性遮蔽膜体
により、発振回路から発生する電磁気的ノイズを遮断す
ることができる。

【００１７】請求項３に記載の発明によれば、半導体回
路を発振回路と検出回路とから構成したから、発振回路
から発生するノイズを導電性枠体と導電性遮蔽膜体によ
り遮断し、発振回路と検出回路とを電磁気的に遮蔽する
ことができる。

【００１８】請求項４に記載の発明によれば、基板上に
形成された発振回路と検出回路の周囲を取囲む外枠部お
よび発振回路と検出回路との間に介在させた隔壁部を有
する導電性枠体を設けたから、該導電性枠体により発振
回路の周囲と検出回路の周囲とをそれぞれ独立に取囲む
ことができ、発振回路から発生するノイズを導電性枠体
と導電性遮蔽膜体により遮断し、発振回路と検出回路と
を電磁気的に遮蔽することができる。

【００１９】

【発明の実施の形態】以下、本発明の実施例による半導
体装置を、図１ないし図７に基づいて説明するに、本実
施例では、基板上に発振回路と検出回路とを形成した加
速度センサを例に挙げて示す。

【００２０】図において、１は本実施例による半導体装
置を示し、該半導体装置１は後述の基板２と、該基板２
上に形成した加速度センサ３を構成する発振回路４，検
出回路６と、該発振回路４，検出回路６を電磁気的に遮
蔽する導電性枠体７，絶縁性膜体１０および導電性遮蔽
膜体１１とから大略構成されている。そして、加速度セ
ンサ３は、従来技術で述べた検出回路を用いて構成さ
れ、該検出回路では発振回路４から出力される所定周波
数の電圧信号を印加し、検出回路６で加速度を静電容量
の変化として検出し、増幅して外部に出力する。

【００２１】２は半導体装置１の基板を示し、該基板２
は例えば低抵抗シリコン等から板状に形成され、該基板
２上には、発振回路４と検出回路６とからなる加速度セ
ンサ３と、導電性枠体７，絶縁性膜体１０および導電性
遮蔽膜体１１とが形成されている。

【００２２】３は基板２上に形成された加速度センサを
示し、該加速度センサ３は加速度を静電容量の変化とし
て検出するコンデンサを含む検出回路６を用いて形成さ
れ、図２に示すように後述の発振回路４と、該発振回路
４と接続配線５を介して接続された検出回路６とから大
略構成されている。そして、加速度センサ３は、発振回
路４から出力される所定周波数の電圧信号を用いて、検
出回路６に形成されたブリッジ回路内のコンデンサ（即
ち、図示しない検出部の静電容量）により、基板２に作
用した加速度を検出するようになっている。

【００２３】４は基板２上に形成され加速度センサ３を
構成する半導体回路としての発振回路を示し、該発振回
路４は図３に示すように、基板２上に半導体製造技術に
より製造されている。また、発振回路４は検出回路６に
形成されたブリッジ回路に対し、所定周波数の電圧信号
を接続配線５を介して入力する。

【００２４】６は加速度を静電容量の変化として検出す
るコンデンサを有するブリッジ回路が形成された検出回
路を示し、該検出回路６は図３に示すように、基板２上
に半導体製造技術により製造されている。また、検出回
路６は発振回路４と共に加速度センサ３を形成してい
る。

【００２５】ここで、この加速度センサの検出部は、例
えば低抵抗シリコンからなる基板２にエッチング処理等
を行うことにより形成した可動部，固定部（図示せず）
等から構成されている。そして、基板２に作用した加速
度に応じて可動部を変位させ、可動部，固定部にそれぞ
れ設けた電極間の距離を変化させることにより、電極間
に発生する静電容量を変化させて加速度を検出するよう
になっている。

【００２６】従って、加速度センサ３は、発振回路４か
ら検出回路６に対して所定周波数が印加され、基板２に
作用した加速度に応じて検出用コンデンサの静電容量が
変化し、この静電容量の変化を電圧信号の変化として検
出，増幅して出力するものである。

【００２７】７は基板２上に設けられた導電性材料から
なる導電性枠体を示し、該導電性枠体７は例えばスパッ
タリング等の手段により、例えばアルミニウム，金，チ
タン等の金属材料によって形成されている。また、該導
電性枠体７は図２に示すように、発振回路４と検出回路
６の周囲を取囲む外枠部８と、発振回路４と検出回路６
との間に介在させて設けた隔壁部９とから構成され、発
振回路４と検出回路６とをそれぞれ独立に取囲んでい
る。そして、隔壁部９には図２に示すように、発振回路
４と検出回路６とを接続する接続配線５の位置に切欠き
９Ａが設けられている。また、導電性枠体７は基板２上
に設けられたアース配線（図示せず）に接続される。

【００２８】１０は発振回路４と検出回路６の表面を覆
うように形成された絶縁性膜体を示し、該絶縁性膜体１
０は、例えばＣＶＤ法等の手段により二酸化珪素（Ｓi
Ｏ₂），窒化珪素（Ｓi Ｎ），ポリイミド等の電気的絶
縁性を有する薄膜を基板２に対して成膜することにより
形成されている。また、絶縁性膜体１０は図１に示すよ
うに、発振回路４と後述する導電性遮蔽膜体１１との
間、検出回路６と導電性遮蔽膜体１１との間にそれぞれ
介在し、両者の電気的な絶縁を図るものである。

【００２９】さらに、絶縁性膜体１０には図１に示すよ
うに、導電性枠体７と同様の形成パターン（図２参照）
を用いたエッチング処理により矩形状の貫通溝１０Ａが
形成され、該貫通溝１０Ａが導電性枠体７の形成位置に
おいて絶縁性膜体１０の表面と裏面とを連通することに
より、該貫通溝１０Ａを介して導電性枠体７の上側面７
Ａと導電性遮蔽膜体１１とは接触するようになってい
る。

【００３０】１１は絶縁性膜体１０の表面を覆うように
形成された導電性遮蔽膜体を示し、該導電性遮蔽膜体１
１は図１に示すように、例えばスパッタリング等の手段
により形成された例えばアルミニウム，金，チタン等の
金属薄膜からなり、絶縁性膜体１０を間に挟んで発振回
路４と検出回路６を上方から完全に覆うように設けられ
ている。また、導電性遮蔽膜体１１は絶縁性膜体１０の
貫通溝１０Ａを介して導電性枠体７の上側面７Ａに接触
した状態で一体的に形成され、これにより該導電性枠体
７と導電性遮蔽膜体１１とは電気的に導通状態となり、
協働して電磁波に対するシールドを構成している。

【００３１】本実施例による半導体装置１は上述の如き
構成を有するもので、その製造工程を図３ないし図７に
基づいて説明する。

【００３２】まず、図３は半導体装置１を構成するため
に用意した基板２を示し、該基板２には加速度センサ３
として、発振回路４，検出回路６および接続配線５が形
成されている。

【００３３】そして、図４に示す導電性枠体形成工程で
は、スパッタリング等の手段を用いて基板２上に導電性
枠体７を図２に示すようなパターンをもって形成し、該
導電性枠体７の外枠部８により発振回路４と検出回路６
の周囲を取囲むと共に、導電性枠体７の隔壁部９を発振
回路４と検出回路６の間に介在させて形成し、該発振回
路４と検出回路６を独立に取囲むように構成する。ま
た、このとき導電性枠体７は、少なくともその一部を基
板２上に形成されたアース配線に接続する。

【００３４】次に、図５に示す絶縁性膜体形成工程で
は、ＣＶＤ法等の手段により二酸化珪素（Ｓi Ｏ₂），
窒化珪素（Ｓi Ｎ）等の薄膜を絶縁性膜体１０として基
板２上に形成し、該絶縁性膜体１０によって発振回路
４，検出回路６および導電性枠体７の表面を完全に覆
う。

【００３５】次に、図６に示す貫通溝形成工程では、絶
縁性膜体形成工程で形成した絶縁性膜体１０に対してＲ
ＩＥ等の手段により異方性エッチング処理を行い、該絶
縁性膜体１０の導電性枠体７形成位置に表面から裏面へ
と貫通する矩形状の貫通溝１０Ａを、前記導電性枠体７
と同様なパターンをもって形成する。この結果、絶縁性
膜体１０の貫通溝１０Ａからは、導電性枠体７の上側面
７Ａが露出する。

【００３６】そして、図７に示す導電性遮蔽膜体形成工
程では、スパッタリング等の手段によって絶縁性膜体１
０の表面にアルミニウム等の金属薄膜を導電性遮蔽膜体
１１として形成する。このとき、導電性遮蔽膜体１１を
図２に示す導電性枠体７の形成パターンより広い範囲を
もって設けることにより、絶縁性膜体１０の表面に貫通
溝１０Ａを介して露出した導電性枠体７の上側面７Ａに
導電性遮蔽膜体１１を一体的に形成する。

【００３７】このように、本実施例による半導体装置１
では、基板２上に外枠部８と隔壁部９とからなる導電性
枠体７をアース配線に接続した状態で立設して形成し、
外枠部８により発振回路４と検出回路６の周囲を取囲む
と共に、隔壁部９を発振回路４と検出回路６との間に介
在させて設けて発振回路４と検出回路６を独立して取囲
むようにしたから、発振回路４から水平方向に漏洩する
ノイズを導電性枠体７により遮断できる。

【００３８】また、導電性遮蔽膜体１１を、絶縁性膜体
１０を挟んで発振回路４と検出回路６とを覆うように形
成すると共に、前記導電性枠体７の上側面７Ａと接触し
た状態で設け、該導電性枠体７と電気的な導通状態とな
るようにしたから、発振回路４から垂直方向に漏洩する
ノイズを導電性遮蔽膜体１１により遮断でき、導電性枠
体７と導電性遮蔽膜体１１とが協働することによって発
振回路４と検出回路６とを電磁気的に遮蔽することがで
きる。

【００３９】かくして、導電性枠体７と導電性遮蔽膜体
１１とにより、発振回路４の周囲に電磁気的な遮蔽空間
を画成でき、発振回路４から外部に漏洩する電磁波ノイ
ズを著しく低減することができる。従って、発振回路４
から漏洩したノイズ等に起因する検出回路６の誤動作や
検出性能の低下を確実に防止でき、基板２に形成した加
速度センサ３の検出精度および信頼性を大幅に向上する
ことができる。

【００４０】また、発振回路４と検出回路６の表面に絶
縁性膜体１０を形成し、発振回路４と検出回路６とは、
絶縁性膜体１０を挟んで導電性遮蔽膜体１１に覆われる
ようにしたから、該絶縁性膜体１０により発振回路４と
導電性遮蔽膜体１１、検出回路６と導電性遮蔽膜体１１
との間の電気的な絶縁をそれぞれ図ることができ、発振
回路４や検出回路６の種類や構造に関係なく導電性遮蔽
膜体１１を形成でき、発振回路４と検出回路６の作動に
影響を与えることなく導電性遮蔽膜体１１を容易に形成
することができる。

【００４１】また、導電性枠体７，絶縁性膜体１０およ
び導電性遮蔽膜体１１を半導体製造技術により形成でき
るから、発振回路４と検出回路６とが入組んでいて複雑
な形状の導電性枠体７が必要な場合や、基板２の垂直方
向上側に僅かな隙間しかない場合等であっても、発振回
路４と検出回路６に対して導電性枠体７，絶縁性膜体１
０および導電性遮蔽膜体１１を確実かつ容易に形成する
ことができる。

【００４２】なお、前記実施例においては、発振回路４
と検出回路６に対し導電性枠体７，絶縁性膜体１０およ
び導電性遮蔽膜体１１を形成したが、本発明はこれに限
らず、発振回路４と検出回路６のうち少なくとも発振回
路４を取囲むように導電性枠体７，絶縁性膜体１０およ
び導電性遮蔽膜体１１を形成する構成とし、発振回路４
から発生するノイズ等を遮断すればよく、検出回路６に
は上記遮蔽構造を施す必要はない。

【００４３】また、前記実施例においては、１個の発振
回路４に対して導電性枠体７，絶縁性膜体１０および導
電性遮蔽膜体１１を形成したが、本発明はこれに限ら
ず、複数個の発振回路４が存在する場合にも適用でき、
導電性枠体７の形成パターンを工夫して各発振回路４の
周囲を取囲むようにすることにより、複数個の発振回路
４に対して導電性枠体７，絶縁性膜体１０および導電性
遮蔽膜体１１を形成してもよい。この場合、発振回路４
および検出回路６の形成工程において、半導体製造技術
により導電性枠体７を同時に形成することもできる。

【００４４】また、前記実施例においては、導電性枠体
７を基板２上のアース配線に接続したが、本発明はこれ
に限らず、導電性遮蔽膜体１１をジャンパー線等を介し
てアース配線に接続してもよい。

【００４５】さらに、前記実施例においては、半導体装
置１に加速度センサ３を形成する場合を例に挙げて説明
したが、本発明はこれに限らず、基板上に発振回路を形
成する場合であれば適用することができ、例えば半導体
製造技術により形成された速度センサ，角速度センサ等
の処理回路等のように所定周波数の交流信号が必要なも
のに適用してもよく、さらに例えば電波の発信，受信等
に用いる発振回路に適用することにより、無線機等に用
いられる半導体装置を形成してもよい。

【００４６】

【発明の効果】以上詳述した通り、請求項１に記載の発
明によれば、半導体回路の周囲を取囲むように導電性枠
体を基板上に設け、前記半導体回路の表面を絶縁性膜体
を間に挟んで導電性遮蔽膜体により覆うと共に、該導電
性遮蔽膜体を導電性枠体と接触した状態に形成したか
ら、導電性枠体と導電性遮蔽膜体によって発振回路の周
囲に電磁気的な遮蔽空間を画成することができる。従っ
て、半導体回路から外部に漏洩するノイズを確実に低減
でき、ノイズによる半導体装置の誤動作を防止し、半導
体装置の信頼性を大幅に向上することができる。

【００４７】また、半導体回路と導電性遮蔽膜体との間
に絶縁性膜体を介在させたから、半導体回路の種類や構
造を制限することなく、導電性遮蔽膜体を容易に形成す
ることができる。そして、導電性枠体，絶縁性膜体およ
び導電性遮蔽膜体を半導体製造技術により高精度に形成
できるから、複雑な形状をもって周辺の回路と入組んだ
半導体回路に対しても、導電性枠体，絶縁性膜体および
導電性遮蔽膜体を容易に形成することができる。

【００４８】請求項２に記載の発明によれば、半導体回
路を発振回路としたから、該発振回路の周囲に設けた導
電性枠体と発振回路を覆うように設けた導電性遮蔽膜体
により、発振回路から発生する電磁気的ノイズを確実に
遮断でき、周辺の回路の誤動作を防止することができ
る。

【００４９】請求項３に記載の発明によれば、半導体回
路を発振回路と検出回路とから構成したから、発振回路
と検出回路とを電磁気的に確実に遮蔽することができ、
発振回路から発生するノイズにより検出回路の誤動作や
検出精度の低下を確実に防止することができる。

【００５０】請求項４に記載の発明によれば、発振回路
と検出回路の周囲を取囲む外枠部および発振回路と検出
回路との間に介在させた隔壁部を有する導電性枠体を設
けたから、該導電性枠体により発振回路の周囲と検出回
路の周囲とをそれぞれ独立に取囲むことができ、発振回
路と検出回路とを電磁気的に確実に遮蔽し、検出回路の
誤動作や検出精度の低下を防止することができる。

【図面の簡単な説明】

【図１】本発明の実施例による半導体装置を示す縦断面
図である。

【図２】図１中の矢示II−II方向の横断面図である。

【図３】基板に発振回路と検出回路を形成した状態を示
す縦断面図である。

【図４】導電性枠体形成工程により発振回路と検出回路
の周囲に導電性枠体を形成した状態を示す縦断面図であ
る。

【図５】図４による導電性枠体形成工程に続く絶縁性膜
体形成工程により、発振回路と検出回路の表面に絶縁性
膜体を形成した状態を示す縦断面図である。

【図６】図５による絶縁性膜体形成工程に続く貫通溝形
成工程により、絶縁性膜体の導電性枠体形成位置に貫通
溝を形成した状態を示す縦断面図である。

【図７】図６による貫通溝形成工程に続く導電性遮蔽膜
体形成工程により、絶縁性膜体の表面に導電性遮蔽膜体
を形成した状態を示す縦断面図である。

【符号の説明】

１ 半導体装置 ２ 基板 ３ 加速度センサ ４ 発振回路 ６ 検出回路 ７ 導電性枠体 ８ 外枠部 ９ 隔壁部 １０ 絶縁性膜体 １１ 導電性遮蔽膜体

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基板と、該基板上に設けられた半導体回
   路と、該半導体回路の周囲を取囲むように前記基板上に
   設けられ導電性材料からなる導電性枠体と、前記半導体
   回路の表面を覆うように前記基板上に設けられ絶縁材料
   からなる絶縁性膜体と、該絶縁性膜体の表面を覆うよう
   に前記導電性枠体に接触した状態で前記基板上に設けら
   れ導電性材料からなる導電性遮蔽膜体とから構成してな
   る半導体装置。
2. 【請求項２】 前記半導体回路は、発振回路である請求
   項１に記載の半導体装置。
3. 【請求項３】 前記半導体回路は、発振回路と検出回路
   とから構成してなる請求項１または２に記載の半導体装
   置。
4. 【請求項４】 基板と、該基板上に形成された発振回路
   と、該発振回路と離間して前記基板上に設けられた検出
   回路と、該検出回路と前記発振回路の周囲を取囲む外枠
   部および該発振回路と検出回路との間に介在させた隔壁
   部を有して前記基板上に設けられた導電性材料からなる
   導電性枠体と、前記発振回路と検出回路の表面を覆うよ
   うに前記基板上に設けられ絶縁材料からなる絶縁性膜体
   と、該絶縁性膜体の表面を覆うように前記導電性枠体に
   接触した状態で前記基板上に設けられ導電性材料からな
   る導電性遮蔽膜体とから構成してなる半導体装置。