JP3528539B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3528539B2 JP3528539B2 JP27862597A JP27862597A JP3528539B2 JP 3528539 B2 JP3528539 B2 JP 3528539B2 JP 27862597 A JP27862597 A JP 27862597A JP 27862597 A JP27862597 A JP 27862597A JP 3528539 B2 JP3528539 B2 JP 3528539B2
- Authority
- JP
- Japan
- Prior art keywords
- comb
- substrate
- electrode
- movable
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pressure Sensors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体マイクロマ
シニング技術を用いて構成する半導体装置およびその製
造方法に関する。
シニング技術を用いて構成する半導体装置およびその製
造方法に関する。
【０００２】
【従来の技術】半導体表面マイクロマシニング技術を用
いた半導体装置としては、例えば特開平７−２４５４１
６号に記載された加速度検出装置がある。この装置にお
いては、半導体基板内に、加速度の印加によって変位す
る可動部と、それに対向する固定部とを形成し、それぞ
れに櫛歯状の可動電極と固定電極を設け、両電極が微小
間隔を隔てて噛み合うように配列し、加速度の印加によ
って可動部が変位した際の両電極間の静電容量の変化に
基づいて加速度の大きさを検出するように構成されてい
る。なお、上記のように容量検出型で櫛歯電極を用いる
のは、対向面積を大きくして容量を大きくし、感度およ
び精度を向上させるためである。
いた半導体装置としては、例えば特開平７−２４５４１
６号に記載された加速度検出装置がある。この装置にお
いては、半導体基板内に、加速度の印加によって変位す
る可動部と、それに対向する固定部とを形成し、それぞ
れに櫛歯状の可動電極と固定電極を設け、両電極が微小
間隔を隔てて噛み合うように配列し、加速度の印加によ
って可動部が変位した際の両電極間の静電容量の変化に
基づいて加速度の大きさを検出するように構成されてい
る。なお、上記のように容量検出型で櫛歯電極を用いる
のは、対向面積を大きくして容量を大きくし、感度およ
び精度を向上させるためである。
【０００３】上記のごとき構造においては、櫛歯状に形
成される各固定電極を周囲から絶縁し、かつ、それぞれ
の固定電極を外部に接続するための配線を形成する必要
がある。上記の従来例においては、各固定電極を周囲の
構造から絶縁するため、トレンチ溝を設け、その溝で周
囲の部分と接触しないようにして絶縁していた。そのた
め、各固定電極から外部へ取りだすための配線構造が上
記溝の部分で宙に浮き、固定出来ないので、別基板に配
線構造を形成して、それを前記基板に貼り合わせること
により、各固定電極に配線を接続する構造となってい
る。
成される各固定電極を周囲から絶縁し、かつ、それぞれ
の固定電極を外部に接続するための配線を形成する必要
がある。上記の従来例においては、各固定電極を周囲の
構造から絶縁するため、トレンチ溝を設け、その溝で周
囲の部分と接触しないようにして絶縁していた。そのた
め、各固定電極から外部へ取りだすための配線構造が上
記溝の部分で宙に浮き、固定出来ないので、別基板に配
線構造を形成して、それを前記基板に貼り合わせること
により、各固定電極に配線を接続する構造となってい
る。
【０００４】
【発明が解決しようとする課題】上記のごとく従来の装
置においては、半導体基板にトレンチ溝を設けて構造体
を形成すると共に周囲からの絶縁も行なう構造のため、
基板主面内において構造体を構成する各部から直接に配
線を引き出すことが出来ず、そのため前記のように別基
板に配線構造を形成して貼り合わせるという特殊な構造
を用いる必要があり、構造が複雑で面積が大きくなるの
で微細化が困難であると共に、製造コストが高くなる、
という問題があった。
置においては、半導体基板にトレンチ溝を設けて構造体
を形成すると共に周囲からの絶縁も行なう構造のため、
基板主面内において構造体を構成する各部から直接に配
線を引き出すことが出来ず、そのため前記のように別基
板に配線構造を形成して貼り合わせるという特殊な構造
を用いる必要があり、構造が複雑で面積が大きくなるの
で微細化が困難であると共に、製造コストが高くなる、
という問題があった。
【０００５】上記の問題を解決する方法としては、例え
ば上記トレンチ溝を絶縁体（誘電体）で埋め、その上に
電極を形成する方法が考えられる。しかし、この方法で
は次のごとき問題が生じる。以下、図１０に基づいて説
明する。
ば上記トレンチ溝を絶縁体（誘電体）で埋め、その上に
電極を形成する方法が考えられる。しかし、この方法で
は次のごとき問題が生じる。以下、図１０に基づいて説
明する。
【０００６】図１０は上記方法の概略を示す図であり、
（ａ）は構造体の要部断面模式図、（ｂ）は要部斜視模
式図である。（ａ）に示すように、半導体基板１００に
溝１０１を形成して絶縁物で埋める場合に、基板表面か
らエッチングを行なって溝１０１を形成すると、壁面が
完全に垂直の溝を形成することは困難であり、どうして
もエッチング面がやや斜めになる。すなわち溝の断面形
は逆台形（上底が下底よりも広い形状）になる。この溝
を絶縁体で埋め、各電極１０２を相互に分離するため
に、（ｂ）に示すように、各電極１０２の間（１０４の
部分）をエッチングで除去する処理を行なった場合、上
記逆台形の下端部分は上面から見て陰になるので、その
部分にエッチング残り１０３が生じやすい。このような
エッチング残りが生じると、（ｂ）に示すように、その
部分で各電極が接触してショートすることがあり、製造
歩留まりが大幅に悪化するという問題が生じる。
（ａ）は構造体の要部断面模式図、（ｂ）は要部斜視模
式図である。（ａ）に示すように、半導体基板１００に
溝１０１を形成して絶縁物で埋める場合に、基板表面か
らエッチングを行なって溝１０１を形成すると、壁面が
完全に垂直の溝を形成することは困難であり、どうして
もエッチング面がやや斜めになる。すなわち溝の断面形
は逆台形（上底が下底よりも広い形状）になる。この溝
を絶縁体で埋め、各電極１０２を相互に分離するため
に、（ｂ）に示すように、各電極１０２の間（１０４の
部分）をエッチングで除去する処理を行なった場合、上
記逆台形の下端部分は上面から見て陰になるので、その
部分にエッチング残り１０３が生じやすい。このような
エッチング残りが生じると、（ｂ）に示すように、その
部分で各電極が接触してショートすることがあり、製造
歩留まりが大幅に悪化するという問題が生じる。
【０００７】上記のように従来例の構造では、配線構造
が複雑で面積が大きくなるので微細化が困難であると共
に、製造コストが高くなる、という問題があり、また、
その問題を解決するために、単に溝に絶縁体を埋めてそ
の上に配線構造を形成しようとすると、上記のように電
極間短絡が生じて製造歩留まりが悪化するという問題が
あった。
が複雑で面積が大きくなるので微細化が困難であると共
に、製造コストが高くなる、という問題があり、また、
その問題を解決するために、単に溝に絶縁体を埋めてそ
の上に配線構造を形成しようとすると、上記のように電
極間短絡が生じて製造歩留まりが悪化するという問題が
あった。
【０００８】本発明は、上記のごとき従来技術の問題を
解決するためになされたものであり、配線構造が簡単
で、微細化が可能であり、かつ製造歩留まりが高く、コ
ストの安い半導体装置およびその製造方法を提供するこ
とを目的とする。
解決するためになされたものであり、配線構造が簡単
で、微細化が可能であり、かつ製造歩留まりが高く、コ
ストの安い半導体装置およびその製造方法を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項１に記載の発明にお
いては、内部に第１の誘電体が充填された貫通孔を有す
る活性層基板と支持基板とが前記第１の誘電体と一体に
形成された第２の誘電体を介して接合され、かつ前記貫
通孔は断面形状が上底よりも下底が長い台形であって該
台形の下底が支持基板側になるように配置されたＳＯＩ
基板を用い、前記貫通孔とは異なる位置に前記活性層基
板の表面から底面まで達するように設けたトレンチ溝と
前記貫通孔とによって周囲から絶縁されるように形成さ
れた少なくとも一つの導電領域の少なくとも一部が前記
第２の誘電体を介して前記支持基板で保持された構造を
有する半導体装置であって、前記導電領域から前記の絶
縁された範囲の外部へ接続する電気的配線を、前記ＳＯ
Ｉ基板主表面で前記貫通孔に充填された前記第１の誘電
体を横切るように配置したものである。
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項１に記載の発明にお
いては、内部に第１の誘電体が充填された貫通孔を有す
る活性層基板と支持基板とが前記第１の誘電体と一体に
形成された第２の誘電体を介して接合され、かつ前記貫
通孔は断面形状が上底よりも下底が長い台形であって該
台形の下底が支持基板側になるように配置されたＳＯＩ
基板を用い、前記貫通孔とは異なる位置に前記活性層基
板の表面から底面まで達するように設けたトレンチ溝と
前記貫通孔とによって周囲から絶縁されるように形成さ
れた少なくとも一つの導電領域の少なくとも一部が前記
第２の誘電体を介して前記支持基板で保持された構造を
有する半導体装置であって、前記導電領域から前記の絶
縁された範囲の外部へ接続する電気的配線を、前記ＳＯ
Ｉ基板主表面で前記貫通孔に充填された前記第１の誘電
体を横切るように配置したものである。
【００１０】上記の構造によれば、貫通孔の断面形状が
上底よりも下底が長い台形であり、エッチングする側面
が上に開いた傾斜（エッチングする方向から見て開いた
傾斜）を有するので、活性層基板をトレンチエッチング
して導電領域を形成する際に、エッチングを行なう上面
から見て陰になる部分がなく、貫通孔側面の半導体活性
層領域を完全にエッチング除去することが出来る。した
がって導電領域間で短絡部分を生じることがなく、製造
歩留まりを向上させることが出来る。そして、この構造
では、貫通孔に充填した誘電体上のＳＯＩ基板主表面に
電気配線を設けることが出来るので、構造が簡単にな
り、微細化が可能になる。
上底よりも下底が長い台形であり、エッチングする側面
が上に開いた傾斜（エッチングする方向から見て開いた
傾斜）を有するので、活性層基板をトレンチエッチング
して導電領域を形成する際に、エッチングを行なう上面
から見て陰になる部分がなく、貫通孔側面の半導体活性
層領域を完全にエッチング除去することが出来る。した
がって導電領域間で短絡部分を生じることがなく、製造
歩留まりを向上させることが出来る。そして、この構造
では、貫通孔に充填した誘電体上のＳＯＩ基板主表面に
電気配線を設けることが出来るので、構造が簡単にな
り、微細化が可能になる。
【００１１】また、請求項２に記載の発明は、請求項１
に記載の構造を、物理量の印加に応じて変位する可動部
と、該可動部に連動する複数の櫛歯可動電極と、該櫛歯
可動電極と長手方向の側面で微小間隔を隔てて対向する
複数の櫛歯固定電極とを有する物理量検出センサ（例え
ば加速度センサ）に適用したものである。前記のよう
に、本発明の構造では、櫛歯固定電極間や櫛歯可動電極
間に短絡を生じるおそれがなく、かつ配線構造が簡単な
ので、各電極間の間隔をより狭くすることが可能とな
る。そのため検出静電容量を大きくすることが出来る。
この検出静電容量は検出精度に影響するので、このよう
に検出静電容量を大きく出来ることにより、感度および
Ｓ／Ｎを向上させることが出来る。また、微細化も可能
になる。なお、この構成は、例えば後記第１の実施の形
態に相当する。
に記載の構造を、物理量の印加に応じて変位する可動部
と、該可動部に連動する複数の櫛歯可動電極と、該櫛歯
可動電極と長手方向の側面で微小間隔を隔てて対向する
複数の櫛歯固定電極とを有する物理量検出センサ（例え
ば加速度センサ）に適用したものである。前記のよう
に、本発明の構造では、櫛歯固定電極間や櫛歯可動電極
間に短絡を生じるおそれがなく、かつ配線構造が簡単な
ので、各電極間の間隔をより狭くすることが可能とな
る。そのため検出静電容量を大きくすることが出来る。
この検出静電容量は検出精度に影響するので、このよう
に検出静電容量を大きく出来ることにより、感度および
Ｓ／Ｎを向上させることが出来る。また、微細化も可能
になる。なお、この構成は、例えば後記第１の実施の形
態に相当する。
【００１２】また、請求項３に記載の発明は、１本の櫛
歯可動電極に対して、２本以上の独立した櫛歯固定電極
を配置し、可動部および櫛歯可動電極の変位を、櫛歯可
動電極と複数の櫛歯固定電極間の静電容量の差動値とし
て検出するように構成したものである。本発明の構造で
は、各櫛歯固定電極から簡単な構造で配線を引きだすこ
とが出来るので、上記のように構成してそれぞれの櫛歯
固定電極間の静電容量を差動値として検出すれば、感度
を向上させることが出来る。なお、この構成は、例えば
後記第１の実施の形態に相当する。
歯可動電極に対して、２本以上の独立した櫛歯固定電極
を配置し、可動部および櫛歯可動電極の変位を、櫛歯可
動電極と複数の櫛歯固定電極間の静電容量の差動値とし
て検出するように構成したものである。本発明の構造で
は、各櫛歯固定電極から簡単な構造で配線を引きだすこ
とが出来るので、上記のように構成してそれぞれの櫛歯
固定電極間の静電容量を差動値として検出すれば、感度
を向上させることが出来る。なお、この構成は、例えば
後記第１の実施の形態に相当する。
【００１３】また、請求項４に記載の発明は、１本の櫛
歯可動電極に対して、２本以上の独立した櫛歯固定電極
を配置し、少なくとも１本の櫛歯固定電極を制御電極と
して使用するように構成したものである。この制御電極
は、例えばシールド電極、入力加速度を補償する静電引
力発生用の入力加速度補償電極、或いは静電引力による
疑似加速度入力用の疑似加速度入力電極などとして利用
することが出来る。なお、この構成は、例えば後記第２
の実施の形態に相当する。
歯可動電極に対して、２本以上の独立した櫛歯固定電極
を配置し、少なくとも１本の櫛歯固定電極を制御電極と
して使用するように構成したものである。この制御電極
は、例えばシールド電極、入力加速度を補償する静電引
力発生用の入力加速度補償電極、或いは静電引力による
疑似加速度入力用の疑似加速度入力電極などとして利用
することが出来る。なお、この構成は、例えば後記第２
の実施の形態に相当する。
【００１４】また、請求項５および請求項６は、前記請
求項１〜請求項４の半導体装置の製造方法を示すもので
あり、請求項５は活性層基板と支持基板とが誘電体を介
して接合されたＳＯＩ基板を用いることを前提してそれ
以後の工程を示すものである。また、請求項６は上記の
ごときＳＯＩ基板の製造工程も含んだ全体の製造方法を
示すものである。
求項１〜請求項４の半導体装置の製造方法を示すもので
あり、請求項５は活性層基板と支持基板とが誘電体を介
して接合されたＳＯＩ基板を用いることを前提してそれ
以後の工程を示すものである。また、請求項６は上記の
ごときＳＯＩ基板の製造工程も含んだ全体の製造方法を
示すものである。
【００１５】なお、特公平６−４４００８号公報に記載
されているような多結晶シリコンを用いた加速度センサ
では、化学的気相成長法を用いて多結晶シリコンの電極
を堆積しているが、このような多結晶シリコンは物性を
制御することが困難であり、特に感度に影響をおよぼす
残留内部応力の制御が難しい。そのため個体ごとに特性
がバラツキやすい。また、堆積で形成する電極の厚さは
精々数μｍ程度なので、櫛歯電極の対向面の面積を増加
させて静電容量を増加させることも困難である。その
点、本発明においては、単結晶シリコンの活性層基板を
用いることが出来るので、残留内部応力等の材料定数の
制御が容易であり、固体ごとのバラツキを抑制できる。
また、櫛歯電極等の構造体は活性層基板にトレンチエッ
チングを施して形成するので、電極厚さは活性層基板の
厚さに応じて適宜設定することが出来る。そのため櫛歯
電極の対向面の面積を増加させて検出静電容量を大きく
し、高感度、高精度を実現することが出来る。
されているような多結晶シリコンを用いた加速度センサ
では、化学的気相成長法を用いて多結晶シリコンの電極
を堆積しているが、このような多結晶シリコンは物性を
制御することが困難であり、特に感度に影響をおよぼす
残留内部応力の制御が難しい。そのため個体ごとに特性
がバラツキやすい。また、堆積で形成する電極の厚さは
精々数μｍ程度なので、櫛歯電極の対向面の面積を増加
させて静電容量を増加させることも困難である。その
点、本発明においては、単結晶シリコンの活性層基板を
用いることが出来るので、残留内部応力等の材料定数の
制御が容易であり、固体ごとのバラツキを抑制できる。
また、櫛歯電極等の構造体は活性層基板にトレンチエッ
チングを施して形成するので、電極厚さは活性層基板の
厚さに応じて適宜設定することが出来る。そのため櫛歯
電極の対向面の面積を増加させて検出静電容量を大きく
し、高感度、高精度を実現することが出来る。
【００１６】
【発明の効果】本発明においては、基板主面内における
配線引き出しを可能にしたため、通常の半導体技術によ
ってマイクロ構造体各部に電気的配線を実現できる。そ
のため、従来例のように配線形成した絶縁体基板との接
合や埋込配線等の特殊技術が不要になり、製造コストを
抑制できるという効果が得られる。
配線引き出しを可能にしたため、通常の半導体技術によ
ってマイクロ構造体各部に電気的配線を実現できる。そ
のため、従来例のように配線形成した絶縁体基板との接
合や埋込配線等の特殊技術が不要になり、製造コストを
抑制できるという効果が得られる。
【００１７】また、静電容量変化によってマイクロ構造
体の変位を検出するセンサ等に適用した場合には、変位
検出電極の配置密度を向上することが可能であり、検出
静電容量を大きくすることができる。そのため、センサ
の検出Ｓ／Ｎ比向上が可能である。また、より小面積で
同一の検出静電容量を確保できると共に構造が簡略なの
で、製造コストを抑制できると共に微細が可能である。
さらに、同一の検出静電容量であれば、より大きな検出
静電容量変化を得ることが出来るので、センサの高精度
化が可能である、等の効果が得られる。
体の変位を検出するセンサ等に適用した場合には、変位
検出電極の配置密度を向上することが可能であり、検出
静電容量を大きくすることができる。そのため、センサ
の検出Ｓ／Ｎ比向上が可能である。また、より小面積で
同一の検出静電容量を確保できると共に構造が簡略なの
で、製造コストを抑制できると共に微細が可能である。
さらに、同一の検出静電容量であれば、より大きな検出
静電容量変化を得ることが出来るので、センサの高精度
化が可能である、等の効果が得られる。
【００１８】
（第１の実施の形態）図１は本発明の第１の実施の形態
を示す平面模式図、図２は図１における静電容量部の拡
大平面模式図、図３は図１のＡ−Ａ’断面模式図、図４
は図１のＢ−Ｂ’断面模式図である。先ず構成を説明す
る。本実施の形態はＳＯＩ基板で実現した加速度センサ
の例である。この実施の形態で用いるＳＯＩ基板は、半
導体活性層基板（例えば単結晶シリコン基板）４８と半
導体支持基板４７とを誘電体４６を介して接合したもの
である。そして上記の半導体活性層基板４８は貫通孔４
９に酸化膜４３と誘電体４６が埋め込まれた構造を有
し、貫通孔４９の断面形状は台形（半導体活性層基板４
８を上にして横から見た場合に上底が下底よりも狭い台
形）となっている（図３参照）。
を示す平面模式図、図２は図１における静電容量部の拡
大平面模式図、図３は図１のＡ−Ａ’断面模式図、図４
は図１のＢ−Ｂ’断面模式図である。先ず構成を説明す
る。本実施の形態はＳＯＩ基板で実現した加速度センサ
の例である。この実施の形態で用いるＳＯＩ基板は、半
導体活性層基板（例えば単結晶シリコン基板）４８と半
導体支持基板４７とを誘電体４６を介して接合したもの
である。そして上記の半導体活性層基板４８は貫通孔４
９に酸化膜４３と誘電体４６が埋め込まれた構造を有
し、貫通孔４９の断面形状は台形（半導体活性層基板４
８を上にして横から見た場合に上底が下底よりも狭い台
形）となっている（図３参照）。
【００１９】また、加速度センサ構造体は、上記半導体
活性層基板４８にトレンチ溝２８を形成することにより
実現されている。この加速度センサ構造体は可動質量３
０と、一端が可動質量３０に接続された支持部３１と、
支持部３１の他端（可動質量３０との接続部と反対側の
端部）が接続された固定部３２と、可動質量３０に接続
された櫛歯可動電極３８（複数あり）と、上記櫛歯可動
電極３８とその長手方向の側面で微小間隔を隔てて対向
する櫛歯固定電極３９および４０（それぞれ複数あり）
と、櫛歯固定電極３９、４０を支持基板４７に固定する
固定部３４と、で構成されている。
活性層基板４８にトレンチ溝２８を形成することにより
実現されている。この加速度センサ構造体は可動質量３
０と、一端が可動質量３０に接続された支持部３１と、
支持部３１の他端（可動質量３０との接続部と反対側の
端部）が接続された固定部３２と、可動質量３０に接続
された櫛歯可動電極３８（複数あり）と、上記櫛歯可動
電極３８とその長手方向の側面で微小間隔を隔てて対向
する櫛歯固定電極３９および４０（それぞれ複数あり）
と、櫛歯固定電極３９、４０を支持基板４７に固定する
固定部３４と、で構成されている。
【００２０】また、図２に示すように、可動質量３０に
は次に述べるギャップを形成するためのエッチング孔５
３が多数配置されている。その結果、後記製造プロセス
例で述べる方法を用いることにより、図３および図４で
示すように、固定部３２と３４以外の構造体直下には誘
電体４６との間にギャップ４５が形成され、可動空間が
確保されている。また固定部３２と３４は酸化膜４３に
よって誘電体４６に固定されている。
は次に述べるギャップを形成するためのエッチング孔５
３が多数配置されている。その結果、後記製造プロセス
例で述べる方法を用いることにより、図３および図４で
示すように、固定部３２と３４以外の構造体直下には誘
電体４６との間にギャップ４５が形成され、可動空間が
確保されている。また固定部３２と３４は酸化膜４３に
よって誘電体４６に固定されている。
【００２１】また、図２に示すように、１本の櫛歯可動
電極に対して２本の櫛歯固定電極が等間隔に対向してい
る。固定部３２と３４の表面に形成された絶縁膜４４に
はコンタクト孔３７と４２が形成されており、このコン
タクト孔によって堆積された導電性の配線２６が固定部
３４に、配線３６が固定部３２に電気的に接続されてい
る。配線２６、３６の表面には保護膜４１および３５が
形成されている。配線２６および３６は固定部３４およ
び３２から酸化膜４３と誘電体４６が埋め込まれた貫通
孔４９の表面部分２９を横切って、フレーム部５０に引
き出されている。特に櫛歯固定電極の固定部３４から引
き出された配線２６は、櫛歯可動電極３８に対して図１
中の上方で対向するもの４０同士、下方で対向するもの
３９同士が、それぞれ一つに接続されている。この接続
を実現するために導電性配線を用いたジャンパ線２７が
用いられている。
電極に対して２本の櫛歯固定電極が等間隔に対向してい
る。固定部３２と３４の表面に形成された絶縁膜４４に
はコンタクト孔３７と４２が形成されており、このコン
タクト孔によって堆積された導電性の配線２６が固定部
３４に、配線３６が固定部３２に電気的に接続されてい
る。配線２６、３６の表面には保護膜４１および３５が
形成されている。配線２６および３６は固定部３４およ
び３２から酸化膜４３と誘電体４６が埋め込まれた貫通
孔４９の表面部分２９を横切って、フレーム部５０に引
き出されている。特に櫛歯固定電極の固定部３４から引
き出された配線２６は、櫛歯可動電極３８に対して図１
中の上方で対向するもの４０同士、下方で対向するもの
３９同士が、それぞれ一つに接続されている。この接続
を実現するために導電性配線を用いたジャンパ線２７が
用いられている。
【００２２】なお、図１において、可動質量３０の固定
部３２からフレーム部５０に引き出された配線はＣ、櫛
歯可動電極と図１中の上方で対向する櫛歯固定電極４０
からの配線はＵ、図１中の下方で対向する櫛歯固定電極
３９からの配線にはＤと表示した。配線Ｃ、Ｕ、Ｄは２
本ずつあり、それぞれ共通に接続されて後続の信号処理
回路に入力される（信号処理回路は図示省略）。
部３２からフレーム部５０に引き出された配線はＣ、櫛
歯可動電極と図１中の上方で対向する櫛歯固定電極４０
からの配線はＵ、図１中の下方で対向する櫛歯固定電極
３９からの配線にはＤと表示した。配線Ｃ、Ｕ、Ｄは２
本ずつあり、それぞれ共通に接続されて後続の信号処理
回路に入力される（信号処理回路は図示省略）。
【００２３】次に、図５〜図７は、上記の装置の製造工
程の一例を示す断面図である。この断面は図３に相当す
る。なお、図５〜図７における各工程（ａ）〜（ｊ）は
一連の工程であるが、図示の都合上３枚に分けて記載し
ている。以下、この製造工程について説明する。 （ａ）半導体活性層基板（例えばシリコン単結晶基板）
４８にアルカリ性のエッチング液等を用いて異方性エッ
チングを行なうことにより、Ｖ字型溝５１を形成する。 （ｂ）半導体活性層基板４８の表面に酸化膜４３を形成
する。 （ｃ）半導体活性層基板４８の表面の酸化膜４３上に誘
電体４６を堆積する。誘電体としては化学的気相成長法
により堆積した多結晶シリコンや火焔堆積法により堆積
したＢ−Ｓｉ−Ｏガラス等が適用可能である。 （ｄ）誘電体４６の表面を平坦化した後、半導体活性層
基板４８が上で誘電体４６が下になるように反転し、半
導体支持基板４７の上に重ねて接合する。
程の一例を示す断面図である。この断面は図３に相当す
る。なお、図５〜図７における各工程（ａ）〜（ｊ）は
一連の工程であるが、図示の都合上３枚に分けて記載し
ている。以下、この製造工程について説明する。 （ａ）半導体活性層基板（例えばシリコン単結晶基板）
４８にアルカリ性のエッチング液等を用いて異方性エッ
チングを行なうことにより、Ｖ字型溝５１を形成する。 （ｂ）半導体活性層基板４８の表面に酸化膜４３を形成
する。 （ｃ）半導体活性層基板４８の表面の酸化膜４３上に誘
電体４６を堆積する。誘電体としては化学的気相成長法
により堆積した多結晶シリコンや火焔堆積法により堆積
したＢ−Ｓｉ−Ｏガラス等が適用可能である。 （ｄ）誘電体４６の表面を平坦化した後、半導体活性層
基板４８が上で誘電体４６が下になるように反転し、半
導体支持基板４７の上に重ねて接合する。
【００２４】（ｅ）半導体活性層基板４８の接合面と反
対側の面をＶ字型溝に達する所望の厚さまで研削するこ
とにより、半導体活性層基板４８に誘電体４６および酸
化膜４３で充填された貫通孔４９を有するＳＯＩ基板が
完成する。貫通孔４９の断面形状は台形（半導体活性層
基板４８を上にして横から見た場合に上底が下底よりも
狭い台形）である。 （ｆ）上記ＳＯＩ基板上に絶縁膜４４を形成する。 （ｇ）上記絶縁膜４４にコンタクト孔４２を形成する。
その後、導電体層を堆積し、パターニングすることによ
り、配線２６を上記貫通孔部４９を横切るように形成す
る。 （ｈ）絶縁膜４４をパターニングし、配線の保護膜４１
を堆積してパターニングする。
対側の面をＶ字型溝に達する所望の厚さまで研削するこ
とにより、半導体活性層基板４８に誘電体４６および酸
化膜４３で充填された貫通孔４９を有するＳＯＩ基板が
完成する。貫通孔４９の断面形状は台形（半導体活性層
基板４８を上にして横から見た場合に上底が下底よりも
狭い台形）である。 （ｆ）上記ＳＯＩ基板上に絶縁膜４４を形成する。 （ｇ）上記絶縁膜４４にコンタクト孔４２を形成する。
その後、導電体層を堆積し、パターニングすることによ
り、配線２６を上記貫通孔部４９を横切るように形成す
る。 （ｈ）絶縁膜４４をパターニングし、配線の保護膜４１
を堆積してパターニングする。
【００２５】（ｉ）トレンチエッチング用マスク層５２
を堆積した後、加速度センサ構造体に合わてパターニン
グする。なお、可動質量３０にはエッチング孔５３のパ
ターンが多数形成されるが、図示を省略している。ただ
し、櫛歯固定電極付近のトレンチエッチングパターンに
は、図２に示したように、貫通孔部表面２９との重なり
領域３３を設ける。その後、半導体活性層基板４８に上
記酸化膜４３まで達するトレンチ溝２８を形成する。 （ｊ）弗酸系の溶液により酸化膜４３の一部を除去し、
可動空間ギャップ４５を形成する。なお、図示しないエ
ッチング孔５３を介して可動質量３０の直下にも可動空
間ギャップ４５が形成される。
を堆積した後、加速度センサ構造体に合わてパターニン
グする。なお、可動質量３０にはエッチング孔５３のパ
ターンが多数形成されるが、図示を省略している。ただ
し、櫛歯固定電極付近のトレンチエッチングパターンに
は、図２に示したように、貫通孔部表面２９との重なり
領域３３を設ける。その後、半導体活性層基板４８に上
記酸化膜４３まで達するトレンチ溝２８を形成する。 （ｊ）弗酸系の溶液により酸化膜４３の一部を除去し、
可動空間ギャップ４５を形成する。なお、図示しないエ
ッチング孔５３を介して可動質量３０の直下にも可動空
間ギャップ４５が形成される。
【００２６】また、上記の製造工程を用いた場合、図２
のＤ−Ｄ’で示す部分は図８（ａ）〜（ｄ）で示すよう
に実現される。図８において、 （ａ）図７（ｉ）の工程の直前の状態であり、パターニ
ングされた絶縁膜４４上にエッチングマスク５２が堆積
されている。 （ｂ）構造体に合わせて上記エッチングマスク５２のパ
ターニングを行なう。 （ｃ）酸化膜４３まで達するトレンチエッチングを行な
う。この際、貫通孔４９の側面は上に開いた傾斜になっ
ているので、エッチングを行なう上面から見て陰になる
部分がなく、溝部側面の半導体活性層領域を完全にエッ
チング除去することが出来る。したがって櫛歯固定電極
間で短絡部分を生じることがない。 （ｄ）図７（ｊ）の工程に対応して、弗酸系の溶液によ
り酸化膜４３の一部を除去し、可動空間ギャップ４５を
形成する。
のＤ−Ｄ’で示す部分は図８（ａ）〜（ｄ）で示すよう
に実現される。図８において、 （ａ）図７（ｉ）の工程の直前の状態であり、パターニ
ングされた絶縁膜４４上にエッチングマスク５２が堆積
されている。 （ｂ）構造体に合わせて上記エッチングマスク５２のパ
ターニングを行なう。 （ｃ）酸化膜４３まで達するトレンチエッチングを行な
う。この際、貫通孔４９の側面は上に開いた傾斜になっ
ているので、エッチングを行なう上面から見て陰になる
部分がなく、溝部側面の半導体活性層領域を完全にエッ
チング除去することが出来る。したがって櫛歯固定電極
間で短絡部分を生じることがない。 （ｄ）図７（ｊ）の工程に対応して、弗酸系の溶液によ
り酸化膜４３の一部を除去し、可動空間ギャップ４５を
形成する。
【００２７】次に、本実施の形態における動作について
説明する。加速度センサとしての基本動作は従来例と同
様である。図１において、ｘ軸方向の加速度入力に伴
い、可動質量３０および櫛歯可動電極３８が変位する。
上記変位は櫛歯可動電極３８と櫛歯固定電極３９、４０
間の静電容量変化として検出される。２つの静電容量変
化は逆符号、すなわち櫛歯可動電極３８と櫛歯固定電極
３９間の静電容量が増加するときには櫛歯可動電極３８
と櫛歯固定電極４０間の静電容量は減少し、前者が減少
するときには後者は増加する。そして前記のごとく、櫛
歯固定電極３９と４０は相互に独立に配線されているの
で、差動接続にすれば差動容量による検出が可能であ
る。
説明する。加速度センサとしての基本動作は従来例と同
様である。図１において、ｘ軸方向の加速度入力に伴
い、可動質量３０および櫛歯可動電極３８が変位する。
上記変位は櫛歯可動電極３８と櫛歯固定電極３９、４０
間の静電容量変化として検出される。２つの静電容量変
化は逆符号、すなわち櫛歯可動電極３８と櫛歯固定電極
３９間の静電容量が増加するときには櫛歯可動電極３８
と櫛歯固定電極４０間の静電容量は減少し、前者が減少
するときには後者は増加する。そして前記のごとく、櫛
歯固定電極３９と４０は相互に独立に配線されているの
で、差動接続にすれば差動容量による検出が可能であ
る。
【００２８】以下、上記の作用を、前記の従来例（特開
平７−２４５４１６号）と対比しながら説明する。前記
従来例では、各櫛歯固定電極が一つの配線に接続されて
いる。このような構造では、図１１に示すように、隣接
する櫛歯可動電極と櫛歯固定電極を異なった間隔で配置
する必要がある。仮りに各櫛歯可動電極１０６ａ〜１０
６ｃと各櫛歯固定電極１０８ａ〜１０８ｃを当間隔で配
置した場合には、可動部１０５が矢印Ａ方向へ変位した
際に、例えば櫛歯可動電極１０６ａが櫛歯固定電極１０
８ｂに近づいた距離と同じだけ櫛歯固定電極１０８ａか
ら離れることになり、全体の静電容量の変化が相殺され
てしまう。そのため、図１１に示すように、一方の間隔
をｋ、他方をｍとすれば、ｋ≠ｍにする必要がある。こ
のように、隣接する櫛歯可動電極と櫛歯固定電極を異な
った間隔で配置するには、電極間距離を大きくする必要
があるので、基板主面内における櫛歯電極の配置密度を
向上することに限度があり、検出静電容量値の向上に限
界がある。
平７−２４５４１６号）と対比しながら説明する。前記
従来例では、各櫛歯固定電極が一つの配線に接続されて
いる。このような構造では、図１１に示すように、隣接
する櫛歯可動電極と櫛歯固定電極を異なった間隔で配置
する必要がある。仮りに各櫛歯可動電極１０６ａ〜１０
６ｃと各櫛歯固定電極１０８ａ〜１０８ｃを当間隔で配
置した場合には、可動部１０５が矢印Ａ方向へ変位した
際に、例えば櫛歯可動電極１０６ａが櫛歯固定電極１０
８ｂに近づいた距離と同じだけ櫛歯固定電極１０８ａか
ら離れることになり、全体の静電容量の変化が相殺され
てしまう。そのため、図１１に示すように、一方の間隔
をｋ、他方をｍとすれば、ｋ≠ｍにする必要がある。こ
のように、隣接する櫛歯可動電極と櫛歯固定電極を異な
った間隔で配置するには、電極間距離を大きくする必要
があるので、基板主面内における櫛歯電極の配置密度を
向上することに限度があり、検出静電容量値の向上に限
界がある。
【００２９】さらに、上記のように、隣接する櫛歯可動
電極と櫛歯固定電極を異なった間隔で配置しても、一方
の電極に近接する分だけ他方の電極から離れるので、検
出静電容量の変化が相殺されて小さくなる。以下、詳細
に説明する。図１１において、例えば、櫛歯可動電極１
０６ａと櫛歯固定電極１０８ａ間の距離をｋ、櫛歯可動
電極１０６ａと櫛歯固定電極１０８ｂの距離をｍとし、
前者の静電容量をＣｋ、後者の静電容量をＣｍとすれ
ば、全体の検出静電容量はＣｋとＣｍの和で構成されて
いる。
電極と櫛歯固定電極を異なった間隔で配置しても、一方
の電極に近接する分だけ他方の電極から離れるので、検
出静電容量の変化が相殺されて小さくなる。以下、詳細
に説明する。図１１において、例えば、櫛歯可動電極１
０６ａと櫛歯固定電極１０８ａ間の距離をｋ、櫛歯可動
電極１０６ａと櫛歯固定電極１０８ｂの距離をｍとし、
前者の静電容量をＣｋ、後者の静電容量をＣｍとすれ
ば、全体の検出静電容量はＣｋとＣｍの和で構成されて
いる。
【００３０】そして可動部１０５が矢印Ａ方向にｘだけ
変位した場合には、ギャップｋが近接する分だけギャッ
プｍが離れるので、ＣｋとＣｍの静電容量変化は逆符号
となり打ち消しあう。ｍ＝ｎ×ｋ（ただしｎは任意の
数）とすると、ｘだけ変位した後の検出静電容量（Ｃｋ
＋Ｃｍ)xは下記（数１）式で表される。 (Ｃｋ＋Ｃｍ)x＝(εＳ／ｋ)・(１＋１／ｎ)・［１−(ｘ／ｋ)・(１−１／ｎ)］ …（数１） 但し、ε：誘電率 ｘ：変位量 Ｓ：電極対向面積 これはギャップｋでのみ対向する検出静電容量の場合に
比べて、その変化率が（１−１／ｎ）に減少することを
表している。例えばｎ＝３とすると、変化率は３３％減
少する。すなわち、感度が低下することになる。また、
前記のように、ｋとｍの比ｎを大きくすることは電極配
置密度を考慮すると限界があるし、仮りに電極配置密度
を犠牲にしてｎ＝５まで大きくしても上記の３３％減少
が２０％減少になるだけなので、それほどの効果は得ら
れない。
変位した場合には、ギャップｋが近接する分だけギャッ
プｍが離れるので、ＣｋとＣｍの静電容量変化は逆符号
となり打ち消しあう。ｍ＝ｎ×ｋ（ただしｎは任意の
数）とすると、ｘだけ変位した後の検出静電容量（Ｃｋ
＋Ｃｍ)xは下記（数１）式で表される。 (Ｃｋ＋Ｃｍ)x＝(εＳ／ｋ)・(１＋１／ｎ)・［１−(ｘ／ｋ)・(１−１／ｎ)］ …（数１） 但し、ε：誘電率 ｘ：変位量 Ｓ：電極対向面積 これはギャップｋでのみ対向する検出静電容量の場合に
比べて、その変化率が（１−１／ｎ）に減少することを
表している。例えばｎ＝３とすると、変化率は３３％減
少する。すなわち、感度が低下することになる。また、
前記のように、ｋとｍの比ｎを大きくすることは電極配
置密度を考慮すると限界があるし、仮りに電極配置密度
を犠牲にしてｎ＝５まで大きくしても上記の３３％減少
が２０％減少になるだけなので、それほどの効果は得ら
れない。
【００３１】上記のように、各櫛歯固定電極が一つの配
線に接続された構造では、隣接する櫛歯可動電極と櫛歯
固定電極を異なった間隔で配置する必要があるので、基
板主面内における櫛歯電極の配置密度を向上することに
限度があり、検出静電容量値の向上に限界がある。さら
に、隣接する櫛歯可動電極と櫛歯固定電極を異なった間
隔で配置しても、一方の電極に近接する分だけ他方の電
極から離れるので、検出静電容量の変化が相殺されて小
さくなる。
線に接続された構造では、隣接する櫛歯可動電極と櫛歯
固定電極を異なった間隔で配置する必要があるので、基
板主面内における櫛歯電極の配置密度を向上することに
限度があり、検出静電容量値の向上に限界がある。さら
に、隣接する櫛歯可動電極と櫛歯固定電極を異なった間
隔で配置しても、一方の電極に近接する分だけ他方の電
極から離れるので、検出静電容量の変化が相殺されて小
さくなる。
【００３２】これに対して、本発明の構造では、各電極
から簡単に配線を引きだすことが出来る。そのため実施
の形態に示したように、１本の櫛歯可動電極に対して、
２本以上の独立した櫛歯固定電極を配置すれば、可動部
の変位によって櫛歯可動電極と一方の櫛歯固定電極間の
静電容量が増加する場合には、他方の櫛歯固定電極の静
電容量は減少することになるが、両者を差動接続するこ
とにより、検出静電容量変化の相殺が全くなくなり、大
きな静電容量変化が得られる。したがって、隣接する櫛
歯可動電極と櫛歯固定電極を等間隔で配置することが出
来るので、基板主面内における櫛歯電極の配置密度を向
上させることが出来る。なお、２つの櫛歯固定電極間の
静電容量を差動接続する具体例としては、２つの櫛歯固
定電極から引き出した配線を差動増幅器の２つの入力端
子にそれぞれ接続すればよい。
から簡単に配線を引きだすことが出来る。そのため実施
の形態に示したように、１本の櫛歯可動電極に対して、
２本以上の独立した櫛歯固定電極を配置すれば、可動部
の変位によって櫛歯可動電極と一方の櫛歯固定電極間の
静電容量が増加する場合には、他方の櫛歯固定電極の静
電容量は減少することになるが、両者を差動接続するこ
とにより、検出静電容量変化の相殺が全くなくなり、大
きな静電容量変化が得られる。したがって、隣接する櫛
歯可動電極と櫛歯固定電極を等間隔で配置することが出
来るので、基板主面内における櫛歯電極の配置密度を向
上させることが出来る。なお、２つの櫛歯固定電極間の
静電容量を差動接続する具体例としては、２つの櫛歯固
定電極から引き出した配線を差動増幅器の２つの入力端
子にそれぞれ接続すればよい。
【００３３】本実施の形態の形態においては、次のよう
な効果が得られる。 （１）ＳＯＩ基板を用い、トレンチエッチングによって
形成する加速度センサ構造体において、各構成要素から
の電気的配線を基板主面上で実現化できる。したがって
その配線形成は通常の半導体製造技術により可能であ
る。その結果、従来例のような別の基板との接合や埋込
配線および埋込配線から基板主面への配線引き回し等の
特殊技術が不要であり、構造が簡単で微細化が可能であ
ると共に、製造コストを抑制できる。 （２）基板主面内で配線が可能なので、静電容量によっ
て可動部の変位を検出する場合に差動容量での検出が可
能となり、検出の高精度化を実現できる。 （３）差動容量検出が可能なので、検出容量の基板主面
内での配置密度の向上が可能である。そのため、同じ面
積であれば、より大きな放出静電容量を得ることがで
き、感度を向上させることが出来る。また、感度を同じ
とすれば小型化、微細化が可能である。 （４）差動容量検出が可能なので、隣接する櫛歯電極に
よる静電容量変化の相殺を回避でき、より大きな検出静
電容量変化を確保できる。
な効果が得られる。 （１）ＳＯＩ基板を用い、トレンチエッチングによって
形成する加速度センサ構造体において、各構成要素から
の電気的配線を基板主面上で実現化できる。したがって
その配線形成は通常の半導体製造技術により可能であ
る。その結果、従来例のような別の基板との接合や埋込
配線および埋込配線から基板主面への配線引き回し等の
特殊技術が不要であり、構造が簡単で微細化が可能であ
ると共に、製造コストを抑制できる。 （２）基板主面内で配線が可能なので、静電容量によっ
て可動部の変位を検出する場合に差動容量での検出が可
能となり、検出の高精度化を実現できる。 （３）差動容量検出が可能なので、検出容量の基板主面
内での配置密度の向上が可能である。そのため、同じ面
積であれば、より大きな放出静電容量を得ることがで
き、感度を向上させることが出来る。また、感度を同じ
とすれば小型化、微細化が可能である。 （４）差動容量検出が可能なので、隣接する櫛歯電極に
よる静電容量変化の相殺を回避でき、より大きな検出静
電容量変化を確保できる。
【００３４】（第２の実施の形態）図９は第２の実施の
形態を示す平面模式図である。この実施の形態は、基本
構造は前記第１の実施の形態と同様であり、電極の接続
方法のみが異なる。構造について第１の実施の形態と差
異のある部分についてのみ説明する。図９においては、
可動質量３０に接続された櫛歯可動電極３８に対向する
２つの櫛歯固定電極５４、５５（図１の３９、４０に相
当）のうち片方（５５）は制御電極として機能する。
形態を示す平面模式図である。この実施の形態は、基本
構造は前記第１の実施の形態と同様であり、電極の接続
方法のみが異なる。構造について第１の実施の形態と差
異のある部分についてのみ説明する。図９においては、
可動質量３０に接続された櫛歯可動電極３８に対向する
２つの櫛歯固定電極５４、５５（図１の３９、４０に相
当）のうち片方（５５）は制御電極として機能する。
【００３５】次に、動作を説明する。基本動作は第１の
実施の形態と同様であるが、可動質量３０の変位に対し
て各櫛歯可動電極３８と各櫛歯固定電極５４（Ｕ、Ｄ）
間の静電容量の変化のみを検出する。そして制御電極５
５（ＣＵ、ＣＤ）は可動質量３０と同電位とし、シール
ド電極、入力加速度を補償する静電引力発生用の入力加
速度補償電極、或いは静電引力による疑似加速度入力用
の疑似加速度入力電極などとして利用する。
実施の形態と同様であるが、可動質量３０の変位に対し
て各櫛歯可動電極３８と各櫛歯固定電極５４（Ｕ、Ｄ）
間の静電容量の変化のみを検出する。そして制御電極５
５（ＣＵ、ＣＤ）は可動質量３０と同電位とし、シール
ド電極、入力加速度を補償する静電引力発生用の入力加
速度補償電極、或いは静電引力による疑似加速度入力用
の疑似加速度入力電極などとして利用する。
【００３６】得られる効果は第１の実施の形態と同様で
あるが、とくに制御電極５５を設けたことにより、次の
ごとき効果も得られる。 （１）制御電極５５をシールド電極とした場合は、隣接
する櫛歯電極による静電容量変化の相殺を回避でき、従
来例より大きな静電容量変化を確保できる。（２）制御
電極５５を入力加速度補償電極とした場合は、静電容量
の検出電極と入力加速度補償電極とが独立しているの
で、検出信号と補償信号を分離でき、システム構成を簡
素化できる。 （３）制御電極５５を疑似加速度入力電極とした場合
は、静電容量の検出電極と疑似加速度入力電極が独立し
ているので、検出信号と疑似入力信号を分離できシステ
ム構成を簡素化できる。
あるが、とくに制御電極５５を設けたことにより、次の
ごとき効果も得られる。 （１）制御電極５５をシールド電極とした場合は、隣接
する櫛歯電極による静電容量変化の相殺を回避でき、従
来例より大きな静電容量変化を確保できる。（２）制御
電極５５を入力加速度補償電極とした場合は、静電容量
の検出電極と入力加速度補償電極とが独立しているの
で、検出信号と補償信号を分離でき、システム構成を簡
素化できる。 （３）制御電極５５を疑似加速度入力電極とした場合
は、静電容量の検出電極と疑似加速度入力電極が独立し
ているので、検出信号と疑似入力信号を分離できシステ
ム構成を簡素化できる。
【００３７】なお、これまでの実施の形態では、加速度
センサについてのみ説明したが、本発明の意図する内容
は、トレンチエッチングにより形成した構造体からの電
気的配線の引き出しであれば、加速度センサに限らず、
同様に適用することが出来、同様の効果が得られる。
センサについてのみ説明したが、本発明の意図する内容
は、トレンチエッチングにより形成した構造体からの電
気的配線の引き出しであれば、加速度センサに限らず、
同様に適用することが出来、同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す平面模式図。
【図２】図１の要部拡大模式図。
【図３】図１のＡ−Ａ’断面図
【図４】図１のＢ−Ｂ’断面図
【図５】本発明の製造工程の一部を示す断面図。
【図６】本発明の製造工程の他の一部を示す断面図。
【図７】本発明の製造工程の他の一部を示す断面図。
【図８】本発明の製造工程における他の部分（図２のＤ
−Ｄ’に相当）を示す断面図。
−Ｄ’に相当）を示す断面図。
【図９】本発明の第２の実施の形態を示す平面模式図。
【図１０】従来例における問題点を説明するための図で
あり、（ａ）は要部断面模式図、（ｂ）は要部斜視模式
図。
あり、（ａ）は要部断面模式図、（ｂ）は要部斜視模式
図。
【図１１】櫛歯可動電極と櫛歯固定電極間の静電容量変
化を説明するための断面図。
化を説明するための断面図。
２６…配線 ２７…ジャンパ
線 ２８…トレンチ溝 ２９…貫通孔表
面部 ３０…可動質量 ３１…支持部 ３２…固定部 ３３…パターン
重なり領域 ３４…固定部 ３５…保護膜 ３６…配線 ３７…コンタク
ト孔 ３８…櫛歯可動電極 ３９、４０…櫛
歯固定電極 ４１…保護膜 ４２…コンタク
ト孔 ４３…酸化膜 ４４…絶縁膜 ４５…可動空間ギャップ ４６…誘電体 ４７…半導体支持基板 ４８…半導体活
性層基板 ４９…貫通孔 ５０…フレーム
部 ５１…Ｖ字型溝 ５２…エッチン
グマスク ５３…エッチング孔 ５４…櫛歯固定
電極 ５５…制御電極 １００…半導体基板 １０１…溝 １０２…電極 １０３…エッチ
ング残り １０４…エッチングで除去するの部分 １０５…可動部 １０６ａ〜１０６ｃ…櫛歯可動電極 １０７…固定部 １０８ａ〜１０８ｃ…櫛歯固定電極 Ｃ…可動質量３０の固定部３２からフレーム部５０に引
き出された配線 Ｕ…櫛歯可動電極３８と図１中の上方で対向する櫛歯固
定電極４０からの配線 Ｄ…櫛歯可動電極３８と図１中の下方で対向する櫛歯固
定電極３９からの配線 ＣＵ…櫛歯可動電極３８と図１中の上方で対向する制御
電極からの配線 ＣＤ…櫛歯可動電極３８と図１中の下方で対向する制御
電極からの配線
線 ２８…トレンチ溝 ２９…貫通孔表
面部 ３０…可動質量 ３１…支持部 ３２…固定部 ３３…パターン
重なり領域 ３４…固定部 ３５…保護膜 ３６…配線 ３７…コンタク
ト孔 ３８…櫛歯可動電極 ３９、４０…櫛
歯固定電極 ４１…保護膜 ４２…コンタク
ト孔 ４３…酸化膜 ４４…絶縁膜 ４５…可動空間ギャップ ４６…誘電体 ４７…半導体支持基板 ４８…半導体活
性層基板 ４９…貫通孔 ５０…フレーム
部 ５１…Ｖ字型溝 ５２…エッチン
グマスク ５３…エッチング孔 ５４…櫛歯固定
電極 ５５…制御電極 １００…半導体基板 １０１…溝 １０２…電極 １０３…エッチ
ング残り １０４…エッチングで除去するの部分 １０５…可動部 １０６ａ〜１０６ｃ…櫛歯可動電極 １０７…固定部 １０８ａ〜１０８ｃ…櫛歯固定電極 Ｃ…可動質量３０の固定部３２からフレーム部５０に引
き出された配線 Ｕ…櫛歯可動電極３８と図１中の上方で対向する櫛歯固
定電極４０からの配線 Ｄ…櫛歯可動電極３８と図１中の下方で対向する櫛歯固
定電極３９からの配線 ＣＵ…櫛歯可動電極３８と図１中の上方で対向する制御
電極からの配線 ＣＤ…櫛歯可動電極３８と図１中の下方で対向する制御
電極からの配線
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−123628（ＪＰ，Ａ)
特開 平４−127479（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/84
G01L 1/14
G01P 15/125
Claims (6)
- 【請求項１】内部に第１の誘電体が充填された貫通孔を
有する活性層基板と支持基板とが前記第１の誘電体と一
体に形成された第２の誘電体を介して接合され、かつ前
記貫通孔は断面形状が上底よりも下底が長い台形であっ
て該台形の下底が支持基板側になるように配置されたＳ
ＯＩ基板を用い、前記貫通孔とは異なる位置に前記活性
層基板の表面から底面まで達するように設けたトレンチ
溝と前記貫通孔とによって周囲から絶縁され、かつ、下
面の少なくとも一部が可動空間ギャップと前記第２の誘
電体とを介して前記支持基板と対向するように形成され
た少なくとも一つの導電領域が前記第１および第２の誘
電体を介して前記支持基板で保持された構造を有する半
導体装置であって、前記導電領域から前記の絶縁された
範囲の外部へ接続する電気的配線を、前記ＳＯＩ基板主
表面で前記貫通孔に充填された前記第１の誘電体を横切
るように配置したことを特徴とする半導体装置。 - 【請求項２】物理量の印加に応じて変位する可動部と、
該可動部に連動する複数の櫛歯可動電極と、該櫛歯可動
電極と長手方向の側面で微小間隔を隔てて対向する複数
の櫛歯固定電極とを、前記ＳＯＩ基板へ形成し、該櫛歯
可動電極と櫛歯固定電極とを前記導電領域とする物理量
検出センサとなる半導体装置であって、前記櫛歯可動電
極および前記櫛歯固定電極から前記の絶縁された範囲の
外部へ接続する電気的配線を、前記ＳＯＩ基板主表面で
前記貫通孔に充填された第１の誘電体を横切るように配
置したことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】１本の前記櫛歯可動電極に対して、２本以
上の独立した前記櫛歯固定電極を配置し、可動部および
櫛歯可動電極の変位を、櫛歯可動電極と複数の櫛歯固定
電極間の静電容量の差動値として検出するように構成し
たことを特徴とする請求項２に記載の半導体装置。 - 【請求項４】１本の前記櫛歯可動電極に対して、２本以
上の独立した前記櫛歯固定電極を配置し、少なくとも１
本の前記櫛歯固定電極を制御電極として使用するように
構成したことを特徴とする請求項２に記載の半導体装
置。 - 【請求項５】表面にＶ字型溝を有し、該Ｖ字型溝内表面
および溝外の表面に酸化膜が設けられ、該酸化膜上に誘
電体が設けられた半導体活性層基板と、半導体支持基板
とが上記誘電体を介して接合されたＳＯＩ基板を用い、 前記半導体活性層基板の接合面と反対側の表面を前記Ｖ
字型溝に達する所望の厚さまで研削することにより、前
記半導体活性層基板部に前記誘電体および前記酸化膜で
充填された断面形状が台形状であって該台形の下底が支
持基板側になるように形成された貫通孔を有するＳＯＩ
基板を形成する工程と、 前記ＳＯＩ基板上に絶縁膜を形成する工程と、 前記絶縁膜の所定部分にコンタクト孔を形成し、導電体
層を堆積してパターニングすることにより、前記貫通孔
を横切るように配線を形成する工程と、 前記絶縁膜をパターニングし、さらに配線の保護膜を堆
積してパターニングする工程と、トレンチエッチング用
マスク層を堆積した後、構造体に合わせてパターニング
し、かつ半導体活性層基板に上記酸化膜まで達するエッ
チング孔とトレンチ溝とを形成する工程と、 その後、前記エッチング孔から 弗酸系の溶液を導入して
エッチングすることにより前記酸化膜の一部を除去して
前記半導体活性層基板と前記誘電体との間に可動空間ギ
ャップを形成する工程と、 を備えたことを特徴とする請求項１乃至請求項４の何れ
かに記載の半導体装置の製造方法。 - 【請求項６】半導体活性層基板に異方性エッチングを行
なうことにより、Ｖ字型溝を形成する工程と、 前記Ｖ字型溝の内表面を含む前記半導体活性層基板の表
面に酸化膜を形成する工程と、 前記半導体活性層基板の表面の酸化膜上に誘電体を堆積
する工程と、 前記誘電体の表面を平坦化した後、前記誘電体を間に介
して前記半導体活性層基板を半導体支持基板に重ねて接
合することにより、ＳＯＩ基板を形成する工程と、 前記半導体活性層基板の接合面と反対側の表面を前記Ｖ
字型溝に達する所望の厚さまで研削することにより、前
記半導体活性層基板部に前記誘電体および前記酸化膜で
充填された断面形状が台形状であって該台形の下底が支
持基板側になるように形成された貫通孔を有するＳＯＩ
基板を形成する工程と、 前記ＳＯＩ基板上に絶縁膜を形成する工程と、 前記絶縁膜の所定部分にコンタクト孔を形成し、導電体
層を堆積してパターニングすることにより、前記貫通孔
を横切るように配線を形成する工程と、 前記絶縁膜をパターニングし、さらに配線の保護膜を堆
積してパターニングする工程と、トレンチエッチング用マスク層を堆積した後、構造体に
合わせてパターニングし、かつ半導体活性層基板に上記
酸化膜まで達するエッチング孔とトレンチ溝とを形成す
る工程と、 その後、前記エッチング孔から 弗酸系の溶液を導入して
エッチングすることにより前記酸化膜の一部を除去して
前記半導体活性層基板と前記誘電体との間に可動空間ギ
ャップを形成する工程と、 を備えたことを特徴とする請求項１乃至請求項４の何れ
かに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27862597A JP3528539B2 (ja) | 1997-10-13 | 1997-10-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27862597A JP3528539B2 (ja) | 1997-10-13 | 1997-10-13 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121767A JPH11121767A (ja) | 1999-04-30 |
| JP3528539B2 true JP3528539B2 (ja) | 2004-05-17 |
Family
ID=17599896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27862597A Expired - Fee Related JP3528539B2 (ja) | 1997-10-13 | 1997-10-13 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3528539B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014517912A (ja) * | 2011-04-14 | 2014-07-24 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | アウトオブプレーンスペーサが画成する電極 |
| JP2016522896A (ja) * | 2013-05-02 | 2016-08-04 | ノースロップ グルマン リテフ ゲーエムベーハーＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ ＬＩＴＥＦ ＧｍｂＨ | 加速度センサ及び加速度センサの製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439409B1 (ko) * | 2002-07-16 | 2004-07-09 | 삼성전기주식회사 | Ｃｓｐ형 반도체 소자 및 그 제조방법 |
| JP2004340608A (ja) | 2003-05-13 | 2004-12-02 | Denso Corp | 容量式力学量センサ装置 |
| CN113233411B (zh) * | 2021-04-30 | 2024-07-05 | 绍兴中芯集成电路制造股份有限公司 | Mems驱动器件及其形成方法 |
-
1997
- 1997-10-13 JP JP27862597A patent/JP3528539B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014517912A (ja) * | 2011-04-14 | 2014-07-24 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | アウトオブプレーンスペーサが画成する電極 |
| JP2016522896A (ja) * | 2013-05-02 | 2016-08-04 | ノースロップ グルマン リテフ ゲーエムベーハーＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ ＬＩＴＥＦ ＧｍｂＨ | 加速度センサ及び加速度センサの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11121767A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4003326B2 (ja) | 半導体力学量センサおよびその製造方法 | |
| KR100501750B1 (ko) | 센서및센서제조방법 | |
| US6227050B1 (en) | Semiconductor mechanical sensor and method of manufacture | |
| EP0102069B1 (en) | Vibration analyzing device | |
| JP3151956B2 (ja) | 加速度センサ | |
| JP3385688B2 (ja) | 半導体ヨーレートセンサおよびその製造方法 | |
| CN101339202B (zh) | 半导体器件及其制造方法 | |
| US6137150A (en) | Semiconductor physical-quantity sensor having a locos oxide film, for sensing a physical quantity such as acceleration, yaw rate, or the like | |
| JP4665942B2 (ja) | 半導体力学量センサ | |
| US20100313660A1 (en) | Mems device and method of fabricating the mems device | |
| US6876093B2 (en) | Capacitance type dynamic quantity sensor device | |
| US7900515B2 (en) | Acceleration sensor and fabrication method thereof | |
| US6430999B2 (en) | Semiconductor physical quantity sensor including frame-shaped beam surrounded by groove | |
| JP3528539B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001004658A (ja) | ２軸半導体加速度センサおよびその製造方法 | |
| US20210403315A1 (en) | Sensor device and method for producing a sensor device | |
| US6924537B2 (en) | Semiconductor device including a potential drawing portion formed at a corner | |
| US7495301B2 (en) | Thin film accelerometer | |
| JPH0590489A (ja) | 半導体集積回路 | |
| JP3331648B2 (ja) | 半導体加速度センサ | |
| US7838320B2 (en) | Semiconductor physical quantity sensor and method for manufacturing the same | |
| JP4214572B2 (ja) | 半導体力学量センサの製造方法 | |
| JP4174853B2 (ja) | 半導体力学量センサの製造方法及び半導体圧力センサの製造方法 | |
| JPH11218545A (ja) | 静電容量型加速度センサ及び検出方法 | |
| JPH11201984A (ja) | 半導体力学量センサ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |