JPH09510586A - クロック振幅の低減された低損失集積回路 - Google Patents
クロック振幅の低減された低損失集積回路Info
- Publication number
- JPH09510586A JPH09510586A JP7524286A JP52428695A JPH09510586A JP H09510586 A JPH09510586 A JP H09510586A JP 7524286 A JP7524286 A JP 7524286A JP 52428695 A JP52428695 A JP 52428695A JP H09510586 A JPH09510586 A JP H09510586A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- supply voltage
- integrated circuit
- circuit
- vdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000009467 reduction Effects 0.000 abstract description 12
- 230000008901 benefit Effects 0.000 abstract description 4
- 230000000295 complement effect Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
本願の対象は、クロックシステムを有する集積回路であり、とくに外部パイプラインを有するCMOS回路であって、この回路ではできるだけ小さな全体損失電力が生じるように、クロックドライバ回路に特別に接続されたドライバ段(SP,SN)が設けられており、このドライバ段がクロック供給電圧(V)を形成し、このクロック供給電圧は一般的な供給電圧(VDD)のほぼ半分に相応する。本願対象によって達成された利点はまず第1に、損失電力が大きく低減されたのに比較して能力の低下がわずかであることである。
Description
【発明の詳細な説明】
クロック振幅の低減された低損失集積回路
超LSI回路の複雑性がますます増大し、またこの種の素子がバッテリー動作
型の移動機器や装置でますます使用されるようになったため、損失電力を低減す
ることがますます急務となっている。例えば多数の抵抗を有する集積CMOS回
路では、損失電力のかなりの割合がクロックノードのキャパシタンスの充放電に
食われる。ここでは全電力損失の30から50%がしばしばクロックシステムに
発生する。
クロックノードの全体キャパシタンスは、クロックノードに接続されたトラン
ジスタの全キャパシタンスと、クロック線路の配線キャパシタンスとの合成キャ
パシタンスである。両方の成分とも簡単に任意に低減することはできない。技術
進歩によって構造自体はますます小さくなっているがこの問題は解決されていな
い。なぜなら、ゲートおよび線路の横方向寸法は小さくなり、同時に絶縁層も薄
くなっているが、小さくなった横方向寸法は所定のチップ面積にさらに多くの機
能を収容するために使用されるからである。さらに、1μmのオーダーの幅の金
属路ではキャパシタンスがすでに縁部容量と結合容量によって決められ、線路の
長さによる部分は非常に小さい。線路幅を低減しても
縁部容量はほとんど変化せず、全体キャパシタンスは格段には低減されない。ま
た導体路間隔を減少することは結合容量を高め、ひいては全体キャパシタンスを
高める。
装置のデータスループットは一定に留まるべきであるという基本前提の下では
、スイッチング周波数の低減は複雑性の増大(並列化)を要求する。そのため全
体としては損失電力の節減を得ることができない。
損失電力を低減するための別の手段は、回路全体の供給電圧を低下させること
である。なるほど供給電圧は損失電力に二乗の比で関係するが、他の回路部分へ
の適合には損失が伴い、また場合によってはノイズに対する頑強性が低減する。
本発明の基礎とする課題は、全体損失電力を低減しながら、これに結びついた
性能の低下およびノイズに対する脆弱性をできるだけ回避するようにした集積回
路を提供することである。この課題は本発明により、請求項1に記載された構成
に基づいて解決される。
請求項2から6は本発明の有利な実施例に関するものである。有利な実施例の
利点は以下の説明から明らかとなる。
本発明を以下、図面に基づき詳細に説明する。
図1は、本発明に重要な回路部分の第1実施例、
図2は、本発明に重要な回路部分の第2実施例、
図3は、本発明に重要な回路部分の第3実施例、
図4は、低損失集積回路の本発明に重要な回路部分の別の実施例である。
低損失集積回路と、とりわけCMOS回路との関連で理解すべきである。ここ
ではとくにCMOS回路をパイプラインで拡張することが考えられる。なぜなら
、CMOS回路は一連のレジスタ、したがって通常は大量のクロックシステムを
有しているからである。
基本的アイデアは、振幅の小さなクロック発生器ないしクロックドライバを使
用することである。すなわち、クロックドライバの供給電圧を係数rだけ、一般
的な供給電圧よりも低減するのである。クロックドライバの基本的構成では、直
列接続されたインバータ段が設けられており、そのトランジスタの幅はクロック
ドライバ出力側に向かって増大する。クロック振幅を低減するためには、クロッ
クドライバ出力側にあるインバータ終段を変形するだけでよい。
図1には、クロックドライバ出力側におけるドライバ段の第1実施例が示され
ている。ここでは例えば、2つの相補型スイッチングトランジスタSPとSNが
直列に接続されている。ここでトランジスタSPの第1の端子は外部にある低減
されたクロック供給電圧VHHに、またトランジスタSNの第1の端子は基準電
位VSSに接続されており、トランジスタSPとSNの第2の端子は相互に接続
されており、トランジスタSPとSNのゲート端子には先行するインバータ段の
出力信号Phiinが供給される。2つのトランジスタSPとSNの接続点と基準
電位VSSの間には、負荷キャパシタンスCLoadが接続されており、この負荷キ
ャパシタンスにはクロック出力信号Phioutが印加される。外部クロック供給
電圧VHHは係数rだけ、一般的供給電圧VDDより低減されている。
相補型のクロックフェーズを使用するためには、クロックシステムの振幅がち
ょうどVDD/2でない場合には、2つの外部クロック供給電圧が必要である。
この場合、クロックシステムにおける損失電力は可能な限り低減され、低減率は
係数r2で得られる。さらに、チップ内部損失電力には付加的な外部電圧供給の
制御で生じる損失電力も加わることを考慮しなければならない。
図2には、クロックドライバ出力側のドライバ段の別の実施例が示されている
。このドライバ段は図1のものとは、外部クロック供給VHHの代わりに、クロ
ック供給電圧Vが電圧制御器VCによって形成されている点で異なっている。こ
こで電圧制御器VCは、例えば従来の直列レギュレータとすることができる。こ
の種の制御器は例えば安定化電源網で使用されている。ここでも同じようにクロ
ックドライバ回路の損失電力は係数r2だけ低減される。しかし制御回路VC(
ここでは電圧(1−r)×VDDが降下する)での付加的損失電力をさらに考慮
しなければならない。その
ため全体として係数rだけの低減しか得られない。
図3には、クロックドライバ回路の出力側におけるドライバ段の第3実施例が
示されている。この実施例では、図2に示された制御器VCがスイッチングトラ
ンジスタSP1により置換されており、トランジスタSP1の第1の端子が供給
電圧VDDと接続され、第2の端子が補助コンデンサCDummyを介して基準電位
VSSと接続され、またトランジスタSP1のゲート端子にはクロック入力信号
Phiinを反転したクロック信号PhiQinが供給される。外部補助コンデンサ
CDummyは第1のクロックフェーズの間充電され、これに基づいてスイッチング
トランジスタSP1は非道通となる。これに続くクロックフェーズでは、補助コ
ンデンサからインバータ段のプルアップトランジスタSPを介して、クロックド
ライバの負荷キャパシタンスCLoadが充電される。ここで振幅は次式に従って定
められる。
VHigh=VDD×CDummy/(CDummy+CLast)
CDummy=CLastである特別の場合に対しては、クロックシステムでVDD/
2の振幅が生じる。損失電力は同じように係数rしか低減されない。
したがって、損失電力を低減するという観点からだけでは図2の制御回路VC
に対してなんら利点がない。
所要の外部負荷キャパシタは場合によっては高いコ
ストにつながる。さらにこのキャパシタを介してクロック振幅をほとんど任意に
選択することができ、そのためには外部回路を変更すればよいだけである。さら
にスイッチングトランジスタSP1を介した補助キャパシタの充電はクロックシ
ステムで必要とされるエッジ持続時間よりも大きな時定数で行われる。具体的に
は、補助コンデンサの充電のためのスイッチングトランジスタは、クロックドラ
イバ終段のプルアップトランジスタよりも小さなトランジスタ幅を有するように
構成することができる。このようにして、電圧VDDに対する給電系の典型的な
電流ピーク(これは従来のクロックドライバで惹起されるのと同じである)はそ
の問題となる副作用と共に減少される。
図4には、クロックドライバ出力側におけるドライバ段の第4の実施例が示さ
れている。図4に示された実施例は、図3の実施例と次の点で異なる。すなわち
、補助キャパシタCDummyの代わりに別の負荷キャパシタCLoad-Qが設けられて
おり、これの第2の端子が基準電位VSSではなく、一般的な供給電圧VDDに
接続されており、スイッチングトランジスタSP1に対して相補型のスイッチン
グトランジスタSN1が設けられており、このスイッチングトランジスタの第1
の端子が低減されたクロック供給電圧Vに対する線路と接続されており、その第
2の端子が2つのトランジスタSPとSNの間に接続されており、そのゲートが
トランジスタSP1のゲートと接続されている点で異なる。
ここで有利には、クロック供給電圧Vは同時に、終段の出力信号Phioutに
対して反転された出力信号PhiQoutとして使用することができる。
その代わりに充電が、2つの相補型クロックドライバSP,SNとSP1,S
N1との間で分散されている。回路は相補型クロックシステムに使用することが
できる。相補型クロックシステムは損失電力の観点からは簡単なレジスタを使用
できることからとくに魅力的である。係数rは図3の実施例と同じようにキャパ
シタンス比によって定められる。しかし図4の回路はr=約0.5の特別の場合
に合わせて構成されている。というのはこの場合、電圧を低減するための付加的
素子が使用されず、2つの相補型ドライバが相互に“前置抵抗”の役目を果たし
、従って係数r2の損失電力の低減が得られる。これまでの実施例のうち、この
実施例のみが付加的な外部供給電圧を必要とせず、係数r2、すなわち最大減少
係数での損失電力低減が得られる実施例である。
減少係数rは基本的には0<r<1の領域で選択することができる。集積回路
で使用するためには、rは約0.4から約0.6の領域が最適である。なぜなら
、この場合に損失電力と性能ないしノイズ脆弱性との有利な釣合関係が得られる
からである。
スイッチングトランジスタSPとSP1はここでは例えばpチャネル電界効果
トランジスタであり、スイッチングトランジスタSNとSN1はnチャネル電解
効果トランジスタである。しかし他の相応するnpnトランジスタおよびpnp
トランジスタを使用することもできる。
信号振幅の低減は基本的にS/N比の減少という観点から考えなければならな
い。チップ内に小さな信号しか存在しない場合に振幅だけを低減すると、ノイズ
の大きさが変化しなければ、この信号の印加される回路部分がノイズの影響を受
けやすくなる。したがってこの種の公知の回路では、すべての信号に対してVD
DとVSSとの間の全振幅が使用される。しかしクロックシステムには、例えば
回路が外部パイプラインを有する場合には例外がある。というのは、クロックノ
ードがチップ上の他のすべての信号ノードよりもオーダー単位で大きなキャパシ
タンスを有するからである。同時にクロックドライバの終段では、トランジスタ
が、いずれかの信号をドライブするゲートの通常の出力側におけるよりもオーダ
ー単位だけ広く構成されている。これによりクロックシステムはチップにある他
の信号線路すべてよりもオーダー単位で小さなインピーダンスを有するようにな
る。これによって、クロック信号は寄生入力結合によってノイズの影響を簡単に
は受けないようになる。これは他の信号線路も同じで
ある。さらに、チップ上に広く拡張された信号網が、クロック網に対しても特別
に当てはまるように、多数の別の信号と結合される。これらの信号がすべてが同
時ではなく1つの方向に切り替わることを前提とすれば、この入力結合すべての
和は平均して非常に小さくなり、極値ではゼロに近づく。統計的に均一に分散さ
れているというこの前提は、この形式の通常の集積回路では正当なものである。
プリ・チャージ・ストラテジーによる完全なダイナミック論理回路では、この前
提はもちろん当てはまらない。したがってこの形式の通常の集積回路では、クロ
ックシステムの線路への信号の入力結合はそれほど重大なものではない。
レジスタを有する集積回路では、信号振幅の減少によって一般的にスイッチン
グ時間が上昇する。レジスタを改造しなければ、減少係数r=0.5の場合、最
大スイッチング周波数は60%減少し、クロック網の損失電力は75%減少する
。スイッチング周波数と損失電力とを比較考量することはとくに有利ではないと
思えるが、しかし多くの適用例では、システムの最大クロック周波数がレジスタ
のスイッチング速度ではなく、論理ブロックのクリティカルな経路によって定ま
ることを考慮すべきである。
レジスタのスイッチング速度が60%低下することを容認できないと思われる
ような場合(例えばデータスループットが低減することとなる)に対し、レジス
タを改造することによって、レジスタのスイッチング速度を、クロックにより制
御されるトランジスタの改造によって適合することができる。係数r=0.5だ
け低減されたクロック振幅によって、振幅を低減しない場合と同じ速度を達成す
るためには、クロックにより制御されるトランジスタのトランジスタ幅を約係数
2だけ高めなければならない。これによりクロックシステムの全体キャパシタン
スが上昇する。しかし配線キャパシタンスがトランジスタゲートによって生じる
キャパシタンスよりも格段に上昇するから、クロックシステムの全体キャパシタ
ンスの変化はわずかである。したがって、レジスタの改造の際に得られる、クロ
ックシステムでの損失電力の節約は70%にまで達することができる。
【手続補正書】特許法第184条の8
【提出日】1996年2月29日
【補正内容】
縁部容量はほとんど変化せず、全体キャパシタンスは格段には低減されない。ま
た導体路間隔を減少することは結合容量を高め、ひいては全体キャパシタンスを
高める。
装置のデータスループットは一定に留まるべきであるという基本前提の下では
、スイッチング周波数の低減は複雑性の増大(並列化)を要求する。そのため全
体としては損失電力の節減を得ることができない。
損失電力を低減するための別の手段は、回路全体の供給電圧を低下させること
である。なるほど供給電圧は損失電力に二乗の比で関係するが、他の回路部分へ
の適合には損失が伴い、また場合によってはノイズに対する頑強性が低減する。
日本特許出願JP−A−2119427に対するPATENT ABSTRACTS OF JAPAN
,Band 14,Nr.346[4289]から、出力バッファ回路が公知である。この出力バ
ッファ回路では、供給電圧端子(VDD,VSS)とそれぞれの出力トランジス
タとの間に、出力振幅を制限するための別のトランジスタが直列に接続されてお
り、このようにして誤機能の発生が回避される。
国際特許出願WO−A−92009141から、差動出力バッファ回路が公知
である。この差動出力バッファ回路には差動出力段が設けられており、その2つ
の分岐路がそれぞれ全供給電圧(VDD,VSS)の出力端子と接続されており
、分岐路は出力トランジスタと付加的なMOS制限トランジスタからなる直列回
路をそれぞれ1つ有している。ここでMOS制限トランジスタのゲートは供給電
圧発生器で形成された電圧によって制御され、この電圧は全供給電圧よりも低い
。
本発明の基礎とする課題は、全体損失電力を低減しながら、これに結びついた
性能の低下およびノイズに対する脆弱性をできるだけ回避するようにした集積回
路を提供することである。この課題は本発明により、請求項1に記載された構成
に基づいて解決される。
請求項2から6は本発明の有利な実施例に関するものである。有利な実施例の
利点は以下の説明から明らかとなる。
本発明を以下、図面に基づき詳細に説明する。
図1は、本発明に重要な回路部分の第1実施例、
図2は、本発明に重要な回路部分の第2実施例、
図3は、本発明に重要な回路部分の第3実施例、
請求の範囲
1.クロックドライバ回路を有する集積回路であって、
前記クロックドライバ回路(SP,SN)の少なくとも1つの終段の第1の端
子にはクロック供給電圧が供給され、
該クロック供給電圧の大きさは集積回路の一般的な供給電圧(VDD)よりも
小さく、
前記クロックドライバ回路の少なくとの1つの終段の第2の端子は基準電位(
VSS)と接続されており、
前記第1の端子と第2の端子との間に負荷電流が流れる、ことを特徴とする集
積回路。
Claims (1)
- 【特許請求の範囲】 1.クロックドライバ回路を有する集積回路であって、前記クロックドライバ 回路(SP,SN)の少なくとも終段にはクロック供給電圧(V)が供給され、 該クロック供給電圧は大きさが集積回路の一般的供給電圧(VDD)よりも低い 、ことを特徴とする集積回路。 2.クロックドライバ回路の終段は外部電圧源(VHH)により給電される、 請求項1記載の集積回路。 3.クロック供給電圧(U)は、一般的供給電圧(VDD)から制御器(VC )によって形成され、 該制御器の一方の端子はクロックドライバ回路の終段と接続され、他方の端子 は一般的な供給電圧(VDD)と接続されている、請求項1記載の集積回路。 4.スイッチングトランジスタ(SP1)が設けられており、該トランジスタ の第1の端子は一般的な供給電圧(VDD)と接続され、第2の端子はクロック 供給電圧(V)と接続され、ゲート端子には終段(SP,SN)のクロック入力 信号(Phiin)に対して反転されたクロック信号(PhiQin)が供給され、 スイッチングトランジスタ(SP1)の第2の端子補助キャパシタ(CDummy )を介して基準電位(VSS)と接続されている、請求項1記載の集積回路。 5.インバータ段(SP1,SN1)が設けられて おり、 該インバータ段には終段の出力側と一般的な供給電圧(VDD)との差電圧が 給電され、 該インバータ段は、終段のクロック入力信号(Phiin)に対して反転された クロック入力信号(PhiQin)によって制御され、 該インバータ段の出力側はドライバ段の終段(SP,SN)に対するクロック 供給電圧(V)を送出し、 該クロック供給電圧(V)は同時に、終段のクロック出力信号(Phiout) に対して反転されたクロック出力信号(PhiQout)である、請求項1記載の集 積回路。 6.クロック供給電圧(V)の値は、一般的な供給電圧(VDD)の値の0. 4から0.6倍に調整されている、請求項1から5までのいずれか1項記載の集 積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4410280 | 1994-03-24 | ||
DE4410280.1 | 1994-03-24 | ||
PCT/DE1995/000335 WO1995026077A1 (de) | 1994-03-24 | 1995-03-10 | Verlustarme integrierte schaltung mit reduziertem takthub |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09510586A true JPH09510586A (ja) | 1997-10-21 |
Family
ID=6513769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7524286A Ceased JPH09510586A (ja) | 1994-03-24 | 1995-03-10 | クロック振幅の低減された低損失集積回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5854567A (ja) |
EP (1) | EP0752175B1 (ja) |
JP (1) | JPH09510586A (ja) |
KR (1) | KR100368519B1 (ja) |
DE (1) | DE59505122D1 (ja) |
WO (1) | WO1995026077A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5977789A (en) * | 1997-08-27 | 1999-11-02 | Intel Corporation | Fast-switching logic gate |
JPH11214526A (ja) * | 1998-01-21 | 1999-08-06 | Mitsubishi Electric Corp | 半導体回路装置 |
JPH11345953A (ja) * | 1998-05-29 | 1999-12-14 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
DE10133364C1 (de) * | 2001-07-10 | 2003-01-23 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Betreiben einer Schaltungsanordnung |
JP2004286540A (ja) * | 2003-03-20 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
GB2416939B (en) * | 2004-08-02 | 2006-06-21 | Nec Technologies | Intergrated circuit device and related method of operation |
US7750691B1 (en) * | 2008-12-20 | 2010-07-06 | Motorola, Inc. | Clock driver circuit |
US10483973B2 (en) * | 2017-12-06 | 2019-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Temperature instability-aware circuit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5883434A (ja) * | 1981-11-13 | 1983-05-19 | Hitachi Ltd | 半導体集積回路装置 |
IT1185998B (it) * | 1985-10-07 | 1987-11-18 | Sgs Microelettronica Spa | Dispositivo mcs di potenza utilizzabile sia come transistore mos a canale n che come transistore mos a canale p |
US5198699A (en) * | 1988-09-09 | 1993-03-30 | Texas Instruments Incorporated | Capacitor-driven signal transmission circuit |
JPH02119427A (ja) * | 1988-10-28 | 1990-05-07 | Nec Ic Microcomput Syst Ltd | 出力バッファ回路 |
JPH04132309A (ja) * | 1990-09-22 | 1992-05-06 | Mitsubishi Electric Corp | 出力バッファ回路 |
US5227673A (en) * | 1990-11-13 | 1993-07-13 | Vlsi Technology, Inc. | Differential output buffer with feedback |
KR930008661B1 (ko) * | 1991-05-24 | 1993-09-11 | 삼성전자 주식회사 | 반도체메모리장치의 데이타입력버퍼 |
US5436585A (en) * | 1994-05-16 | 1995-07-25 | Intel Corporation | BiNMOS driver circuit with integrated voltage supply conversion |
US5450356A (en) * | 1994-10-25 | 1995-09-12 | At&T Corp. | Programmable pull-up buffer |
-
1995
- 1995-03-10 US US08/716,440 patent/US5854567A/en not_active Expired - Lifetime
- 1995-03-10 KR KR1019960705196A patent/KR100368519B1/ko not_active IP Right Cessation
- 1995-03-10 DE DE59505122T patent/DE59505122D1/de not_active Expired - Lifetime
- 1995-03-10 EP EP95911220A patent/EP0752175B1/de not_active Expired - Lifetime
- 1995-03-10 JP JP7524286A patent/JPH09510586A/ja not_active Ceased
- 1995-03-10 WO PCT/DE1995/000335 patent/WO1995026077A1/de active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR970701947A (ko) | 1997-04-12 |
KR100368519B1 (ko) | 2003-04-11 |
EP0752175A1 (de) | 1997-01-08 |
DE59505122D1 (de) | 1999-03-25 |
EP0752175B1 (de) | 1999-02-17 |
WO1995026077A1 (de) | 1995-09-28 |
US5854567A (en) | 1998-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6037816A (en) | Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal receiving method, signal transmitting/receiving method, semiconductor integrated circuit, and control method thereof | |
JP3920236B2 (ja) | 差動増幅器 | |
CN110660431B (zh) | ***双倍数据率内存的输入输出驱动器 | |
JPH01305616A (ja) | 半導体集積回路の出力回路 | |
US20020149392A1 (en) | Level adjustment circuit and data output circuit thereof | |
JPH06177740A (ja) | 電荷蓄積の制御された出力バッファ回路 | |
US6366140B1 (en) | High bandwidth clock buffer | |
KR19980041746A (ko) | 레벨컨버터 및 반도체장치 | |
JPH09510586A (ja) | クロック振幅の低減された低損失集積回路 | |
JP3252903B2 (ja) | インタフェース回路 | |
US5894227A (en) | Level restoration circuit for pass logic devices | |
EP0846372B1 (en) | Cmos buffer circuit having increased speed | |
US7199613B2 (en) | Reducing coupling effect on reference voltages when output buffers implemented with low voltage transistors generate high voltage output signals | |
US20020180482A1 (en) | High speed output buffers using voltage followers | |
US6329834B1 (en) | Reduction of switching noise in integrated circuits | |
JP2001111419A (ja) | チャージポンプ回路 | |
EP1360765A2 (en) | Buffers with reduced voltage input/output signals | |
US20030218491A1 (en) | Master clock input circuit | |
US5892399A (en) | Current boost circuit for reducing crossover distortion in an operational amplifier | |
JPH09191578A (ja) | 集積回路出力バッファ | |
EP0821484A1 (en) | High voltage tolerance output stage | |
US7030664B2 (en) | Half-rail differential driver circuit | |
US7002389B2 (en) | Fast static receiver with input transition dependent inversion threshold | |
JP2930227B2 (ja) | 半導体集積回路の出力バッファ回路 | |
JP2697556B2 (ja) | 論理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A313 | Final decision of rejection without a dissenting response from the applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A313 Effective date: 20040224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040316 |