JPH0950350A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPH0950350A
JPH0950350A JP7201176A JP20117695A JPH0950350A JP H0950350 A JPH0950350 A JP H0950350A JP 7201176 A JP7201176 A JP 7201176A JP 20117695 A JP20117695 A JP 20117695A JP H0950350 A JPH0950350 A JP H0950350A
Authority
JP
Japan
Prior art keywords
circuit
power supply
power
signal
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7201176A
Other languages
English (en)
Inventor
Masahiro Ito
雅洋 伊藤
Nobuhiko Isato
信彦 伊里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7201176A priority Critical patent/JPH0950350A/ja
Priority to US08/688,905 priority patent/US5799199A/en
Publication of JPH0950350A publication Critical patent/JPH0950350A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3256—Power saving in optical drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3221—Monitoring of peripheral devices of disk drive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

(57)【要約】 【課題】 ホストコンピュータに接続された記憶装置の
消費電力低減機能の動作時に、更に多くの消費電力の低
減を図ることができるようにする。 【解決手段】 ホストコンピュータ１に接続し、記憶媒
体３、データ録再回路４、電源回路５、電力処理回路
６、インタフェース回路７、及びＭＰＵ８を備える記憶
装置２において、インタフェース回路７は電力処理回路
６の前段の電源回路５に接続し、ＭＰＵ８を含む諸回路
を電力処理回路６の後段の電源回路５に接続すると共
に、インタフェース回路７にスリープ信号Ｓの発生回路
９を設け、ホストコンピュータ１から特定の指示信号が
入力された時に、電力処理回路６にこのスリープ信号Ｓ
を送って後段側への電力供給を停止させる。この結果、
記憶装置の消費電力の低減効果が増大する。スリープ信
号Ｓの解除は光ディスクの挿入時等には直ちに行うよう
にすれば良い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は記憶装置に関し、特
に、磁気ディスク装置や光ディスク装置等のコンピュー
タの外部記憶装置の電源回路の消費電力の低減を図った
記憶装置に関する。
【０００２】
【従来の技術】従来、ホストコンピュータに接続して使
用される磁気ディスク装置や光ディスク装置等のコンピ
ュータの外部記憶装置では、装置を使用していない時の
消費電力の低減を図ることが試みられている。例えば、
従来は、外部からの入力信号等により、磁気ディスク装
置や光ディスク装置内にある制御回路内部の各集積回路
の一部、又は内蔵されたマイクロプロセッサユニット
（ＭＰＵ）の一部を除く駆動制御回路の一部への電源供
給を停止して消費電力の低減を行なっていた。
【０００３】図７(a) は従来の記憶装置２０の一例の構
成を示すものである。図に示す回路２０の左側には図示
しないホストコンピュータが接続されており、このホス
トコンピュータにＩＤＥ（Integrated Device Electron
ics)インタフェース（図にはＩ／Ｆと略記）を介して光
ディスクコントローラ１７が接続している。光ディスク
コントローラ１７は図示しない電源供給回路に接続する
電源回路（Ｖｃｃ１）１５とグランドＧＮＤ間に接続さ
れている。この光ディスクコントローラ１７には、光デ
ィスクの挿入信号である媒体挿入信号や、光ディスクの
排出スイッチ（図示せず）からの信号が入力される。
【０００４】また、電源回路（Ｖｃｃ１）１５とグラン
ドＧＮＤとの間にはリセットＩＣとマイクロプロセッサ
ユニット（ＭＰＵ）１８が接続されている。更に、電源
回路（Ｖｃｃ１）１５には直列に電力処理ＩＣ１６が接
続しており、この電力処理ＩＣ１６の後段側は、電力処
理ＩＣによって電力の供給がオン、オフされる第２の電
源回路（Ｖｃｃ２）１９となっている。そして、第２の
電源回路（Ｖｃｃ２）１９とグランドＧＮＤの間にはア
ナログ雑回路１２と光ディスク駆動回路１４が接続され
ている。
【０００５】ＭＰＵ１８はバス１３によって光ディスク
駆動回路１４と光ディスクコントローラ１７に相互に接
続されている。また、リセットＩＣ１１からのリセット
信号ＲＥＳＥＴ＃は光ディスクコントローラ１７に入力
され、アナログ雑回路１２の出力は光ディスク駆動回路
１４と光ディスクコントローラ１７に入力されている。
更に、ＭＰＵ１８からの制御信号は電力処理ＩＣ１６に
入力されるようになっている。更にまた、光ディスクコ
ントローラ１７には、ホストコンピュータからのリセッ
ト信号ＨＲＥＳＥＴ＃が入力されるようになっている。
【０００６】図７(b) は図７(a) の光ディスク駆動回路
１４の内部構成を示すものである。光ディスク駆動回路
１４の内部には、ヘッドキャリッジ制御回路、スピンド
ルモータ制御回路、読み書き制御回路、ディスク挿入、
排出様モータ、及びその他インタフェース以外の全ての
回路がある。以上のように構成された従来記憶装置２０
には消費電力低減機能があり、ホストコンピュータから
の特定の信号で消費電力の低減命令が光ディスクコント
ローラ１７に入力されると、この消費電力低減命令はＭ
ＰＵ１８を介して電力処理ＩＣ１６に入力され、電力処
理ＩＣ１６より後段の第２の電源回路１９への電源の供
給が停止される。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
記憶装置２０では、消費電力低減機能が動作した場合で
も、ＭＰＵ１８には電源回路（Ｖｃｃ１）１５を通じて
電源が供給されており、ＭＰＵ１８と光ディスク駆動回
路１４との間には信号のやり取りがあり、消費電力の低
減が十分でないという問題がある。
【０００８】そこで、本発明は、ホストコンピュータに
接続された記憶装置の消費電力低減機能の動作時に、更
に多くの消費電力の低減を図ることができる記憶装置を
提供することを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成する本発
明の記憶装置の原理構成が図１に示される。図１に示す
ように、本発明は、ホストコンピュータ１に接続する記
憶装置２であって、記憶媒体３と、この記憶媒体３との
データの記録／再生処理を行なうデータ録再機構を含む
データ録再回路４と、電源回路５と、この電源回路５中
に設けられた電力処理回路６と、ホストコンピュータ１
との接続端に設けられたインタフェース回路７、及び、
記憶装置２の動作制御を行なうマイクロプロセッサユニ
ット８とを備える記憶装置２において、インタフェース
回路７を電力処理回路６の前段側の電源回路５に接続す
ると共に、このインタフェース回路７の出力を電力処理
回路６に接続し、マイクロプロセッサユニット８を電力
処理回路６の後段側の電源回路５に接続し、インタフェ
ース回路７に、ホストコンピュータ１から特定の指示信
号が入力された時に、電力処理回路６に後段側への電力
供給を停止させるスリープ信号Ｓを発生するスリープ信
号発生回路９を設け、特定の指示信号によって、マイク
ロプロセッサ１を含む電力処理回路６の後段側の電源回
路５への電源供給を遮断するようにしたことを特徴とし
ている。
【００１０】この時、スリープ信号発生回路９がデータ
録再回路４に記憶媒体３が挿入された時にスリープ信号
Ｓの発生を停止して、電力処理回路６の後段側の電源回
路５への電源供給を再開するようにしても良い。また、
インタフェース回路７の入出力端子に、スリープ信号に
よる電力処理回路６の後段側の電源回路５への電源供給
の遮断時に、このインタフェース回路７の内部回路を保
護するためのプルダウン抵抗を接続しても良い。
【００１１】更に、インタフェース回路７の入出力端子
に、電力処理回路の前後の電源回路の電源電圧の変化時
に、このインタフェース回路７の内部回路への誤入力を
防止するための論理回路を接続しても良い。本発明の記
憶装置によれば、記憶装置の電源回路の途中に設けられ
た電力処理回路への電源供給側の電源回路には必要最小
限の回路しか接続されていないので、消費電力低減機能
の動作時における消費電力の大幅な削減が可能になる。
【００１２】
【発明の実施の形態】以下添付図面を用いて本発明の実
施例を詳細に説明する。図２は本発明の一実施例の記憶
装置１０の構成を示すものであり、図７で説明した従来
の記憶装置２０と同じ構成部材には同じ符号を付してあ
る。図２(a) は記憶装置１０の一実施例の構成を示すも
のである。図に示す回路１０の左側には図示しないホス
トコンピュータが接続されており、このホストコンピュ
ータにＩＤＥインタフェース（図にはＩ／Ｆと略記）を
介して光ディスクコントローラ１７が接続している。光
ディスクコントローラ１７は図示しない電源供給回路に
接続する電源回路（Ｖｃｃ１）１５とグランドＧＮＤ間
に接続されている。この光ディスクコントローラ１７に
は、光ディスクの挿入信号である媒体挿入信号や、光デ
ィスクの排出スイッチ（図示せず）からの信号が入力さ
れる。
【００１３】また、電源回路（Ｖｃｃ１）１５とグラン
ドＧＮＤとの間にはリセットＩＣが接続されている。こ
のリセットＩＣ１１からのリセット信号ＲＥＳＥＴ＃は
光ディスクコントローラ１７に入力されるようになって
いる。更に、電源回路（Ｖｃｃ１）１５には直列に電力
処理ＩＣ１６が接続しており、この電力処理ＩＣ１６の
後段側は、電力処理ＩＣによって電力の供給がオン、オ
フされる第２の電源回路（Ｖｃｃ２）１９となってい
る。そして、第２の電源回路（Ｖｃｃ２）１９とグラン
ドＧＮＤの間にはアナログ雑回路１２、ＭＰＵ１８、及
びと光ディスク駆動回路１４が接続されている。図２
(b) は図２(a) の光ディスク駆動回路１４の内部構成を
示すものである。光ディスク駆動回路１４の内部には、
ヘッドキャリッジ制御回路、スピンドルモータ制御回
路、読み書き制御回路、ディスク挿入、排出様モータ、
及びその他インタフェース以外の全ての回路がある。
【００１４】ＭＰＵ１８はバス１３によって光ディスク
駆動回路１４と光ディスクコントローラ１７に相互に接
続されている。アナログ雑回路１２の出力は光ディスク
駆動回路１４と光ディスクコントローラ１７に入力され
ている。光ディスクコントローラ１７の内部にはスリー
プ信号ＳＬＥＥＰ＃の発生回路が設けられており、光デ
ィスクコントローラ１７にホストコンピュータから消費
電力の低減命令が来ると、光ディスクコントローラ１７
はこのスリープ信号ＳＬＥＥＰ＃を生成し、このスリー
プ信号ＳＬＥＥＰ＃を電力処理ＩＣに出力する。更にま
た、光ディスクコントローラ１７には、ホストコンピュ
ータからのリセット信号ＨＲＥＳＥＴ＃が入力されるよ
うになっている。
【００１５】光ディスクコントローラ１７からスリープ
信号ＳＬＥＥＰ＃が入力されると、電力処理ＩＣ１６は
その後段側に接続されている第２の電源回路（Ｖｃｃ
２）１９への電源の供給を停止する。この結果、アナロ
グ雑回路１２、光ディスク駆動回路１４、及びＭＰＵ１
８への電源の供給が停止され、電源が供給されるのはリ
セットＩＣ１１と光ディスクコントローラ１７、及び電
力処理回路１６のみになり、従来の記憶装置３０に比べ
てＭＰＵ１８への電力の供給がない分だけ消費電力が低
減される。
【００１６】例えば、図７で説明した従来の記憶装置３
０では、消費電力の低減機能の動作時でも０．２〜０．
３Ｗの電力が消費されていたが、図２の本発明の記憶装
置１０では、消費電力の低減機能の動作時に、０．１Ｗ
以下の電力消費で済む。図３は図２の光ディスクコント
ローラ１７の内部構成を示すブロック回路図である。図
において、２１，２３，２５はＯＲ回路、２２，２４は
フリップフロップ（Ｆ／Ｆ）、２６はレジスタ、２７は
タスクファイルレジスタ、２８，２９はＡＮＤ回路、３
０は内部回路、３１，３２はプルダウン抵抗を示してお
り、三角のマークで示す素子はバッファである。
【００１７】ＯＲ回路２１には媒体排出スイッチ信号Ｅ
ＪＥＣＴ＃と媒体挿入信号が入力され、その出力はＦ／
Ｆ２２に入力される。従って、媒体排出スイッチ信号Ｅ
ＪＥＣＴ＃か媒体挿入信号かのいずれかの信号が入力さ
れた時に、Ｆ／Ｆ２２からＯＡ回路２３に信号が出力さ
れる。ＯＲ回路２３にはこの他に図示しないホストコン
ピュータからのホストリセット信号ＨＲＥＳＥＴ＃と、
タスクファイルレジスタ２７からの信号が入力される。
ＯＲ回路２３の出力はＦ／Ｆ２４の端子Ｃに入力され
る。
【００１８】Ｆ／Ｆ２４の端子ＳにはリセットＩＣから
のリセット信号ＲＥＳＥＴ＃が入力され、端子ＲにはＭ
ＰＵにインタフェースを介して接続するレジスタ２６か
らの信号が入力され、端子Ｄの出力はＯＲ回路２５に出
力される。ＯＲ回路２５にはリセットＩＣからのリセッ
ト信号ＲＥＳＥＴ＃も入力される。内部回路３０はリセ
ット信号ＲＳＴ０＃を出力すると共に、光ディスクコン
トローラ１７の出力端子に接続されている。また、内部
回路３０にはＡＮＤ回路２８，２９が接続されている。
ＡＮＤ回路２８には光ディスクコントローラ１７の入力
端子からの信号と、リセット信号ＲＳＴ０＃が入力され
るようになっている。また、ＡＮＤ回路２９には光ディ
スクコントローラ１７の入出力端子からの信号と、リセ
ット信号ＲＳＴ０＃が入力されるようになっている。
【００１９】ここで、入力端子と入出力端子に接続され
たプルダウン抵抗３１，３２は、電源が切れた時に電位
が不安定になって中間レベルになると、入力素子に貫通
電流が流れるので、これを阻止するために設けられてい
る。また、ＡＮＤ回路２８，２９のそれぞれ一方の端子
に入力されるリセット信号ＲＳＴ０＃は、電源の立ち上
がり時や立ち下がり時にはローレベルになるようになっ
ており、リセット信号ＲＳＴ０＃がローレベルの時には
ＡＮＤ回路２８，２９に出力は出ないようになってい
る。これは、電源のオンからオフ、或いはオフからオン
への変化時に、外部からの信号が誤って内部回路３０に
書き込まれないようにするためである。
【００２０】以上のように構成された光ディスクコント
ローラ１７からスリープ信号ＳＬＥＥＰ＃が出力される
のは、リセットＩＣ１１からリセット信号ＲＥＳＥＴ＃
が入力された時、及び、Ｆ／Ｆ２４から出力された信号
が入力された時である。Ｆ／Ｆ２４から信号が出力され
るのは、リセットＩＣ１１からリセット信号ＲＥＳＥＴ
＃が端子Ｓに入力された時、ＯＲ回路２３からの出力が
入力された時、及び、レジスタ２６を通じてＭＰＵ１８
からの信号が入力された場合等である。また、ＯＲ回路
２３の出力が入力された時にはスリープ信号ＳＬＥＥＰ
＃はクリアされる。
【００２１】図４は本発明の記憶装置における電源オン
時のタイミングチャートである。図４において、Ｖｃｃ
１は電源回路１５の波形、ＲＥＳＥＴ＃はリセットＩＣ
１１からのリセット信号の波形、ＳＬＥＥＰ＃は光ディ
スクコントローラ１７からのスリープ信号の波形、Ｖｃ
ｃ２は電力処理ＩＣ１６より後段側の電源回路１９の波
形、ＲＳＴ０＃はアナログ雑回路１２からのリセット信
号であり、最も下部に記載の波形は光ディスクコントロ
ーラ（ＯＤＣ）１７のＭＰＵ１８との入出力端子部の状
態を示している。
【００２２】電源回路（Ｖｃｃ１）１５が立ち上がった
後、スリープ信号ＳＬＥＥＰ＃がリセット信号ＲＥＳＥ
Ｔ＃によってハイレベルになると、第２の電源かいろ
（Ｖｃｃ２）１９が立ち上がる。そして、アナログ雑回
路１２からのリセット信号ＲＳＴＯ＃が立ち上がると、
光ディスクコントローラ（ＯＤＣ）１７のＭＰＵ１８と
の入出力端子部がスリープ状態からアクティブ状態にな
る。
【００２３】図５は本発明の記憶装置におけるスリープ
状態への移行時のタイミングチャートである。電源回路
（Ｖｃｃ１）１５に電源が供給されている状態で、スリ
ープ信号ＳＬＥＥＰ＃がローレベルになると、電力処理
ＩＣ１６の動作によって第２の電源回路（Ｖｃｃ２）１
９への電源の供給が停止され、第２の電源回路（Ｖｃｃ
２）１９はオフされる。第２の電源回路（Ｖｃｃ２）１
９がオフされると、これに接続するアナログ雑回路１２
への電源の供給が止まるので、アナログ雑回路１２から
リセット信号ＲＳＴ０＃がローレベルになり、このリセ
ット信号ＲＳＴＯ＃が供給されるＡＮＤ回路２８，２９
が遮断されるので、光ディスクコントローラ（ＯＤＣ）
１７のＭＰＵ１８との入出力端子部がアクティブ状態か
らスリープ状態になる。
【００２４】図６は本発明の記憶装置におけるスリープ
状態からの電源投入時のタイミングチャートである。電
源回路（Ｖｃｃ１）１５に電源が供給されている状態、
かつリセットＩＣ１１からのリセット信号ＲＥＳＥＴ＃
がハイレベルの状態で、スリープ信号ＳＬＥＥＰ＃が解
除されてハイレベルになると、電力処理ＩＣ１６の動作
によって第２の電源回路（Ｖｃｃ２）１９への電源の供
給が再開され、第２の電源回路（Ｖｃｃ２）１９がオン
される。第２の電源回路（Ｖｃｃ２）１９がオンされる
と、これに接続するアナログ雑回路１２への電源の供給
が再開される。アナログ雑回路１２は電源の供給が再開
されても直ぐにはリセット信号ＲＳＴ０＃を出力せず、
所定時間経過後にリセット信号ＲＳＴ０＃をハイレベル
にする。このリセット信号ＲＳＴＯ＃により、ＡＮＤ回
路２８，２９の遮断が解除サレ、光ディスクコントロー
ラ（ＯＤＣ）１７のＭＰＵ１８との入出力端子部がスリ
ープからアクティブ状態状態になる。
【００２５】このように、本発明では電力処理ＩＣ１６
より後段の第２の電源回路（Ｖｃｃ２）をオフするスリ
ープ信号を、ホストコンピュータからインタフェースを
通じて要求された時に記憶装置自身が作り、ＭＰＵも含
めて電力処理ＩＣ１６より後段の第２の電源回路（Ｖｃ
ｃ２）に接続する回路の電源を遮断するので、消費電力
は大幅に低減される。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
ホストコンピュータに接続された記憶装置の電力消費低
減機能の動作時に、更に多くの消費電力の低減を図るこ
とができるという効果がある。
【図面の簡単な説明】
【図１】本発明の記憶装置の構成を示す原理構成図であ
る。
【図２】(a) は本発明の一実施例の記憶装置の構成を示
すブロック回路図、(b) は(a)の光ディスク駆動回路の
内部の構成を説明する図である。
【図３】図２の光ディスクコントローラの内部構成を示
すブロック回路図である。．
【図４】本発明の記憶装置における電源オン時のタイミ
ングチャートである。
【図５】本発明の記憶装置におけるスリープ状態への移
行時のタイミングチャートである。
【図６】本発明の記憶装置におけるスリープ状態からの
電源投入時のタイミングチャートである。
【図７】(a) は従来の記憶装置の構成を示すブロック回
路図、(b) は(a) の光ディスク駆動回路の内部の構成を
説明する図である。
【符号の説明】
１…ホストコンピュータ ２…記憶装置 ３…記憶媒体 ４…データ録再回路 ５…電源回路 ６…電力処理回路 ７…インタフェース回路 ８…ＭＰＵ ９…スリープ信号発生回路 １０…本発明の一実施例の記憶装置 １３…バス １４…光ディスク駆動装置 １５…電源回路 １６…電力処理回路 １７…光ディスクコントローラ １８…ＭＰＵ １９…第２の電源回路 ２０…従来の記憶装置

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ホストコンピュータ(1) に接続する記憶
    装置(2) であって、記憶媒体(3) と、この記憶媒体(3)
    とのデータの記録／再生処理を行なうデータ録再機構を
    含むデータ録再回路(4) と、電源回路(5) と、この電源
    回路(5) 中に設けられた電力処理回路(6) と、前記ホス
    トコンピュータ(1) との接続端に設けられたインタフェ
    ース回路(7) 、及び、前記記憶装置(2) の動作制御を行
    なうマイクロプロセッサユニット(8) とを備える記憶装
    置(2) において、 前記インタフェース回路(7) を前記電力処理回路(6) の
    前段側の電源回路(5)に接続すると共に、このインタフ
    ェース回路(7) の出力を前記電力処理回路(6)に接続
    し、 前記マイクロプロセッサユニット(8) を前記電力処理回
    路(6) の後段側の電源回路(5) に接続し、 前記インタフェース回路(7) に、前記ホストコンピュー
    タ(1) から特定の指示信号が入力された時に、前記電力
    処理回路(6) に後段側への電力供給を停止させるスリー
    プ信号(S) を発生するスリープ信号発生回路(9) を設
    け、 前記特定の指示信号によって、前記マイクロプロセッサ
    (1) を含む前記電力処理回路(6) の後段側の電源回路
    (5) への電源供給を遮断するようにした、 ことを特徴とする記憶装置。
  2. 【請求項２】 前記スリープ信号発生回路(9) は、前記
    データ録再回路(4)に前記記憶媒体(3) が挿入された時
    に前記スリープ信号(S) の発生を停止して、前記電力処
    理回路(6) の後段側の電源回路(5) への電源供給を再開
    するようにしたことを特徴とする請求項１に記載の記憶
    装置。
  3. 【請求項３】 前記インタフェース回路(7) の入出力端
    子に、前記スリープ信号による前記電力処理回路(6) の
    後段側の電源回路(5) への電源供給の遮断時に、このイ
    ンタフェース回路(7) の内部回路を保護するためのプル
    ダウン抵抗(31, 32)を接続したことを特徴とする請求項
    １または２に記載の記憶装置。
  4. 【請求項４】 前記インタフェース回路(7) の入出力端
    子に、前記電力処理回路(6) の前後の電源回路(5) の電
    源電圧の変化時に、このインタフェース回路(7) の内部
    回路への誤入力を防止するための論理回路(28, 29)を接
    続したことを特徴とする請求項１から３の何れか１項に
    記載の記憶装置。
JP7201176A 1995-08-07 1995-08-07 記憶装置 Pending JPH0950350A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7201176A JPH0950350A (ja) 1995-08-07 1995-08-07 記憶装置
US08/688,905 US5799199A (en) 1995-08-07 1996-07-31 Memory device in which electrical power consumption of power circuit thereof is reduced during an idle state

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7201176A JPH0950350A (ja) 1995-08-07 1995-08-07 記憶装置

Publications (1)

Publication Number Publication Date
JPH0950350A true JPH0950350A (ja) 1997-02-18

Family

ID=16436623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7201176A Pending JPH0950350A (ja) 1995-08-07 1995-08-07 記憶装置

Country Status (2)

Country Link
US (1) US5799199A (ja)
JP (1) JPH0950350A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004206530A (ja) * 2002-12-26 2004-07-22 Sony Corp 情報処理装置
WO2005071675A1 (ja) * 2004-01-23 2005-08-04 Matsushita Electric Industrial Co., Ltd. メディアドライブおよびコンピュータシステムとメディアドライブ制御方法
JPWO2006043699A1 (ja) * 2004-10-22 2008-05-22 松下電器産業株式会社 外部記憶装置およびその電源管理方法
JP2012138672A (ja) * 2010-12-24 2012-07-19 Yokogawa Electric Corp 周波数入力モジュール

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586963B2 (en) * 2001-03-26 2003-07-01 Samsung Electronics Co., Ltd. Integrated circuit devices having power control logic that inhibits internal leakage current loss during sleep mode operation and method of operating same
JP2002318646A (ja) * 2001-04-24 2002-10-31 Sony Corp 情報処理装置および方法
US6981161B2 (en) * 2001-09-12 2005-12-27 Apple Computer, Inc. Method and apparatus for changing a digital processing system power consumption state by sensing peripheral power consumption
US7076681B2 (en) * 2002-07-02 2006-07-11 International Business Machines Corporation Processor with demand-driven clock throttling power reduction
US7363632B2 (en) * 2003-04-08 2008-04-22 Synology, Inc. Clientless external storage device
US7331051B2 (en) * 2003-04-08 2008-02-12 Synology, Inc. System and method for installing portable device drivers
US7254732B2 (en) * 2003-06-25 2007-08-07 Lsi Corporation Method and apparatus of automatic power management control for serial ATA device directly attached to SAS/SATA host controller
US7330989B2 (en) 2003-06-25 2008-02-12 Lsi Logic Corporation Method and apparatus of automatic power management control for Serial ATA interface utilizing a combination of IOP control and specialized hardware control
US7010711B2 (en) * 2003-06-25 2006-03-07 Lsi Logic Corporation Method and apparatus of automatic power management control for native command queuing Serial ATA device
US7028199B2 (en) * 2003-06-25 2006-04-11 Lsi Logic Corporation Method and apparatus of automatic power management control for Serial ATA interface
JP4371739B2 (ja) 2003-09-02 2009-11-25 株式会社東芝 シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法
TWI255449B (en) 2003-11-21 2006-05-21 Mediatek Inc Automatic power-saving method and device for compact disk drive
CN100339796C (zh) * 2004-03-19 2007-09-26 联发科技股份有限公司 一种光驱的自动省电方法
CN100343868C (zh) * 2004-04-28 2007-10-17 英华达(上海)电子有限公司 避免掌上型电脑耗电的方法
JP2005339135A (ja) * 2004-05-26 2005-12-08 Toshiba Corp シリアルａｔａインタフェースを持つ電子機器及び同機器におけるパワーセーブ制御方法
US8286018B2 (en) 2004-06-29 2012-10-09 Seagate Technology Llc Power management in data storage device determining utilization of a control circuit by its rate of command processing
US8154960B2 (en) * 2006-11-01 2012-04-10 Mediatek Inc. Power saving method and system applied in optical disk drive
US9128708B2 (en) 2006-11-01 2015-09-08 Mediatek Inc. Power saving method and system applied in optical disk drive
US8527792B2 (en) 2011-05-13 2013-09-03 Synology Incorporated Power saving method and apparatus thereof
US9275690B2 (en) 2012-05-30 2016-03-01 Tahoe Rf Semiconductor, Inc. Power management in an electronic system through reducing energy usage of a battery and/or controlling an output power of an amplifier thereof
US9509351B2 (en) 2012-07-27 2016-11-29 Tahoe Rf Semiconductor, Inc. Simultaneous accommodation of a low power signal and an interfering signal in a radio frequency (RF) receiver
US9184498B2 (en) 2013-03-15 2015-11-10 Gigoptix, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through fine control of a tunable frequency of a tank circuit of a VCO thereof
US9666942B2 (en) 2013-03-15 2017-05-30 Gigpeak, Inc. Adaptive transmit array for beam-steering
US9780449B2 (en) 2013-03-15 2017-10-03 Integrated Device Technology, Inc. Phase shift based improved reference input frequency signal injection into a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation to reduce a phase-steering requirement during beamforming
US9722310B2 (en) 2013-03-15 2017-08-01 Gigpeak, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through frequency multiplication
US9716315B2 (en) 2013-03-15 2017-07-25 Gigpeak, Inc. Automatic high-resolution adaptive beam-steering
US9531070B2 (en) 2013-03-15 2016-12-27 Christopher T. Schiller Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through accommodating differential coupling between VCOs thereof
US9837714B2 (en) 2013-03-15 2017-12-05 Integrated Device Technology, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through a circular configuration thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290109A (ja) * 1991-03-19 1992-10-14 Matsushita Electric Ind Co Ltd 情報処理装置
JPH04328616A (ja) * 1991-04-26 1992-11-17 Nec Home Electron Ltd 情報処理装置
US5481730A (en) * 1992-01-24 1996-01-02 Compaq Computer Corp. Monitoring and control of power supply functions using a microcontroller
US5420808A (en) * 1993-05-13 1995-05-30 International Business Machines Corporation Circuitry and method for reducing power consumption within an electronic circuit
US5603040A (en) * 1993-12-09 1997-02-11 Dell Usa, L.P. Power management control unit for a computer peripheral
US5535400A (en) * 1994-01-28 1996-07-09 Compaq Computer Corporation SCSI disk drive power down apparatus
JPH07230346A (ja) * 1994-02-17 1995-08-29 Hitachi Ltd 電力制御装置
JPH07296483A (ja) * 1994-04-28 1995-11-10 Fujitsu Ltd ディスク装置及び記録再生システム
JPH07319832A (ja) * 1994-05-26 1995-12-08 Hitachi Ltd サービス利用情報収集方法および装置、並びに計算機システム停止制御方法および装置
US5546590A (en) * 1994-09-19 1996-08-13 Intel Corporation Power down state machine for PCMCIA PC card applications
US5574920A (en) * 1994-10-25 1996-11-12 Microsoft Corporation Method for controlling power down of a hard disk drive in a computer
US5617572A (en) * 1995-01-31 1997-04-01 Dell Usa, L.P. System for reducing power consumption in computers
US5692202A (en) * 1995-12-29 1997-11-25 Intel Corporation System, apparatus, and method for managing power in a computer system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004206530A (ja) * 2002-12-26 2004-07-22 Sony Corp 情報処理装置
JP4517274B2 (ja) * 2002-12-26 2010-08-04 ソニー株式会社 情報処理装置及び情報処理装置における電力供給方法
WO2005071675A1 (ja) * 2004-01-23 2005-08-04 Matsushita Electric Industrial Co., Ltd. メディアドライブおよびコンピュータシステムとメディアドライブ制御方法
JPWO2006043699A1 (ja) * 2004-10-22 2008-05-22 松下電器産業株式会社 外部記憶装置およびその電源管理方法
JP4614967B2 (ja) * 2004-10-22 2011-01-19 パナソニック株式会社 外部記憶装置およびその電源管理方法
US7984315B2 (en) 2004-10-22 2011-07-19 Panasonic Corporation External storage device and power management method for the same
JP2012138672A (ja) * 2010-12-24 2012-07-19 Yokogawa Electric Corp 周波数入力モジュール

Also Published As

Publication number Publication date
US5799199A (en) 1998-08-25

Similar Documents

Publication Publication Date Title
JPH0950350A (ja) 記憶装置
US6128746A (en) Continuously powered mainstore for large memory subsystems
US20030110323A1 (en) Information processing apparatus, power control method and recording medium to control a plurality of driving units according to the type of data to be processed
JP3302847B2 (ja) 記憶装置
US20080010478A1 (en) Card device
JPS6061951A (ja) デイスク駆動装置
US6342802B1 (en) Multi-voltage power-up stable input/output buffer circuit in a disc drive
US8898379B2 (en) Digital component power savings in a host device and method
JPH0731410Y2 (ja) ディスク装置
JPH0827882B2 (ja) 磁気ディスク装置のデータ保護回路
JPH0652620A (ja) ディスク装置
JP3487341B2 (ja) データ変換装置
JPH04319504A (ja) ディスク装置
JPH0358393A (ja) Ｅｅｐｒｏｍ装置
JP6066872B2 (ja) ディスク装置
JP2001101764A (ja) 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置
JP3128435B2 (ja) レジューム機能付コンピュータシステム
JP3440383B2 (ja) カードインタフェース装置
US6819515B1 (en) Method and circuit for eliminating glitches in a disk drive read head
JP2565018B2 (ja) 突入電流防止回路
JPH08179861A (ja) バッテリ駆動型コンピュータ
JPH0820918B2 (ja) 機器のリセツト制御装置
JP2915720B2 (ja) 半導体記憶装置
JP2888090B2 (ja) ディスク装置
JPH07201119A (ja) ディスク装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001219