JPH0945724A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0945724A JPH0945724A JP7212470A JP21247095A JPH0945724A JP H0945724 A JPH0945724 A JP H0945724A JP 7212470 A JP7212470 A JP 7212470A JP 21247095 A JP21247095 A JP 21247095A JP H0945724 A JPH0945724 A JP H0945724A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- film layer
- pads
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 高集積化する半導体装置において、より一層
の高密度化、小型化を図り、且つ性能を維持した半導体
装置を得る。 【解決手段】 半導体基板６上に、各半導体素子の下部
パッド部１１間を結ぶ金属配線層４と、絶縁膜層５とが
順に積層されており、かつ絶縁膜層５には下部パッド部
１１に対応した部分に窓あけがされ、さらに絶縁膜層５
上に下部パッド１１と導通する上部ボンディングパッド
部８が形成されており、半導体装置１０の電極部が、金
属配線層４と同じ層に形成された下部パッド部１１と、
金属配線層４上の絶縁膜層１２の上面に形成された上部
ボンディングパッド部８とから成り、絶縁膜層１２上に
は、上部ボンディングパッド部８のみが形成されている
半導体装置。
の高密度化、小型化を図り、且つ性能を維持した半導体
装置を得る。 【解決手段】 半導体基板６上に、各半導体素子の下部
パッド部１１間を結ぶ金属配線層４と、絶縁膜層５とが
順に積層されており、かつ絶縁膜層５には下部パッド部
１１に対応した部分に窓あけがされ、さらに絶縁膜層５
上に下部パッド１１と導通する上部ボンディングパッド
部８が形成されており、半導体装置１０の電極部が、金
属配線層４と同じ層に形成された下部パッド部１１と、
金属配線層４上の絶縁膜層１２の上面に形成された上部
ボンディングパッド部８とから成り、絶縁膜層１２上に
は、上部ボンディングパッド部８のみが形成されている
半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置におけ
る金属配線及び電極部の配置に関し、特に、高密度集積
化された半導体装置に関するものである。
る金属配線及び電極部の配置に関し、特に、高密度集積
化された半導体装置に関するものである。
【０００２】
【従来の技術】従来の半導体装置における金属配線及び
電極部の配置を示す、図２（ａ）は半導体装置の平面
図、図２（ｂ）は図２（ａ）のＡ−Ａ′線断面図であ
る。
電極部の配置を示す、図２（ａ）は半導体装置の平面
図、図２（ｂ）は図２（ａ）のＡ−Ａ′線断面図であ
る。
【０００３】図中、１は半導体装置、２は保護膜、３は
半導体基板６上の酸化膜層５の窓あけされた部分に形成
された電極部であり、４は、例えばアルミニウムから成
る金属配線層である。
半導体基板６上の酸化膜層５の窓あけされた部分に形成
された電極部であり、４は、例えばアルミニウムから成
る金属配線層である。
【０００４】このうち、電極部３は、半導体基板６上に
形成された半導体素子の取出し用ボンディングパッド部
であり、例えば、図示しないリードフレームとワイヤボ
ンディングにより接続される。
形成された半導体素子の取出し用ボンディングパッド部
であり、例えば、図示しないリードフレームとワイヤボ
ンディングにより接続される。
【０００５】また、金属配線層４は、上記電極部３の間
を結び、任意の回路を構成している。
を結び、任意の回路を構成している。
【０００６】
【発明が解決しようとする課題】ところで、現在のＩＣ
製造においては、より一層の高密度化・小型化が図られ
ており、これに伴って微細加工技術も進歩しているが、
高集積化が進むに従って、ＩＣチップ上におけるボンデ
ィングパッド部の占める面積比率も大きくなり、小型化
を阻害していた。
製造においては、より一層の高密度化・小型化が図られ
ており、これに伴って微細加工技術も進歩しているが、
高集積化が進むに従って、ＩＣチップ上におけるボンデ
ィングパッド部の占める面積比率も大きくなり、小型化
を阻害していた。
【０００７】また、単にボンディングパット部の面積を
小さくしただけでは、信頼性に欠け、作業性も悪いとい
う問題がある。
小さくしただけでは、信頼性に欠け、作業性も悪いとい
う問題がある。
【０００８】さらに、ボンディングパット部の配置も、
任意に選択できる余地がないので、設計の自由度が少な
いという問題もあった。
任意に選択できる余地がないので、設計の自由度が少な
いという問題もあった。
【０００９】本発明の目的は、以上に述べたような従来
の半導体装置のもつ問題に鑑み、高集積化する半導体装
置において、より一層の高密度化・小型化を図り、且つ
性能を維持した半導体装置を得るにある。
の半導体装置のもつ問題に鑑み、高集積化する半導体装
置において、より一層の高密度化・小型化を図り、且つ
性能を維持した半導体装置を得るにある。
【００１０】
【課題を解決するための手段】本発明によれば、上述の
目的は、半導体基板上に、各半導体素子の下部パッド部
間を結ぶ金属配線層と、絶縁膜層とが順に積層されてお
り、かつ絶縁膜層には下部パッド部に対応した部分に窓
あけがされ、さらに絶縁膜層上に下部パッド部と導通す
る上部ボンディングパッド部が形成されており、半導体
装置の電極部が、金属配線層と同じ層に形成された下部
パッド部と、金属配線層上の絶縁膜層の上面に形成され
た上部ボンディングパッド部とから成り、絶縁膜層上に
は、上部ボンディングパッド部のみが形成された半導体
装置により達成される。
目的は、半導体基板上に、各半導体素子の下部パッド部
間を結ぶ金属配線層と、絶縁膜層とが順に積層されてお
り、かつ絶縁膜層には下部パッド部に対応した部分に窓
あけがされ、さらに絶縁膜層上に下部パッド部と導通す
る上部ボンディングパッド部が形成されており、半導体
装置の電極部が、金属配線層と同じ層に形成された下部
パッド部と、金属配線層上の絶縁膜層の上面に形成され
た上部ボンディングパッド部とから成り、絶縁膜層上に
は、上部ボンディングパッド部のみが形成された半導体
装置により達成される。
【００１１】
【発明の実施の形態】本発明の実施例を図１（ａ）、
（ｂ）に基づいて詳細に説明する。図１（ａ）は本発明
に係る半導体装置の実施例を示す平面図であり、図１
（ｂ）は図１（ａ）中のＢ−Ｂ′線断面図である。図
中、図２と同じ部分については同符号を付し、その詳細
な説明は省略する。
（ｂ）に基づいて詳細に説明する。図１（ａ）は本発明
に係る半導体装置の実施例を示す平面図であり、図１
（ｂ）は図１（ａ）中のＢ−Ｂ′線断面図である。図
中、図２と同じ部分については同符号を付し、その詳細
な説明は省略する。
【００１２】図１中、１０は半導体装置、１１は半導体
基板６上の酸化膜層５の窓あけされた部分に形成された
下部パッド部であり、例えばアルミニウムから成る金属
配線層４により、これら下部パッド部３の間を結び、任
意の回路を構成している。
基板６上の酸化膜層５の窓あけされた部分に形成された
下部パッド部であり、例えばアルミニウムから成る金属
配線層４により、これら下部パッド部３の間を結び、任
意の回路を構成している。
【００１３】図中１２は、上記金属配線層４及び下部パ
ッド部１１上に形成された層間絶縁膜であり、後述する
保護膜と同様の材料から成る。例えば、ＮＳＧ（ノンド
ープ・シリケートガラス）、ＰＳＧ（リンシリケートガ
ラス）またはＳｉＮ（窒化シリコン）等から構成され
る。
ッド部１１上に形成された層間絶縁膜であり、後述する
保護膜と同様の材料から成る。例えば、ＮＳＧ（ノンド
ープ・シリケートガラス）、ＰＳＧ（リンシリケートガ
ラス）またはＳｉＮ（窒化シリコン）等から構成され
る。
【００１４】図中８は、例えばアルミニウムから成る金
属配線９を介して、下部パッド部１１と導通接続された
上部ボンディングパッド部であり、図示しないリードフ
レームとワイヤボンディング等で接続される取り出し電
極部である。
属配線９を介して、下部パッド部１１と導通接続された
上部ボンディングパッド部であり、図示しないリードフ
レームとワイヤボンディング等で接続される取り出し電
極部である。
【００１５】また、図中７は、半導体装置１０の最上部
に位置する保護膜であり、上部ボンディングパッド部８
に対応する部分には窓あけがされている。
に位置する保護膜であり、上部ボンディングパッド部８
に対応する部分には窓あけがされている。
【００１６】図１（ａ）に示されるように、隣り合うパ
ッド８は互いに千鳥状に配され、このことにより、下部
パッド１１に比較して面積が大きいボンディングパッド
８が形成される。
ッド８は互いに千鳥状に配され、このことにより、下部
パッド１１に比較して面積が大きいボンディングパッド
８が形成される。
【００１７】
【発明の効果】以上述べたように、本発明によれば、半
導体基板に接する下部パッド部及びこの下部パッド部と
同じ層に位置する金属配線層と、上部ボンディングパッ
ド部とが異る層に形成されると共に、この上部ボンディ
ングパット部のみが配設された専用層が形成されるた
め、上部ボンディングパッドの形状を、ＩＣの高集積化
に左右されることなく大型化できることから、作業性も
良く、信頼性の高い半導体装置を得ることができる。
導体基板に接する下部パッド部及びこの下部パッド部と
同じ層に位置する金属配線層と、上部ボンディングパッ
ド部とが異る層に形成されると共に、この上部ボンディ
ングパット部のみが配設された専用層が形成されるた
め、上部ボンディングパッドの形状を、ＩＣの高集積化
に左右されることなく大型化できることから、作業性も
良く、信頼性の高い半導体装置を得ることができる。
【００１８】また、上部ボンディングパッドの位置も任
意に選択でき、設計の自由度が増す。
意に選択でき、設計の自由度が増す。
【００１９】さらに、上部ボンディングパッド部が、金
属配線層と異る層に形成されていることから、上部ボン
ディングパッド部の大きさに左右されずに、ＩＣの高密
度化・小型化をより一層図ることができる。
属配線層と異る層に形成されていることから、上部ボン
ディングパッド部の大きさに左右されずに、ＩＣの高密
度化・小型化をより一層図ることができる。
【図１】（ａ）は、本発明による半導体装置の実施例を
示す平面図である。（ｂ）は、（ａ）に示す半導体装置
のＢ−Ｂ′線断面図である。
示す平面図である。（ｂ）は、（ａ）に示す半導体装置
のＢ−Ｂ′線断面図である。
【図２】（ａ）は、従来の半導体装置の一例を示す平面
図である。（ｂ）は、（ａ）に示す半導体装置のＡ−
Ａ′線断面図である。
図である。（ｂ）は、（ａ）に示す半導体装置のＡ−
Ａ′線断面図である。
４ 金属配線層 ５ 酸化膜層 ６ 半導体基板 ７ 保護膜層 ８ 上部ボンディングパッド部 ９ 金属配線 １０ 半導体装置 １１ 下部パッド部 １２ 絶縁膜層
Claims (2)
- 【請求項１】 半導体基板上に、各半導体素子の下部パ
ッド部間を結ぶ金属配線層と、絶縁膜層とが順に積層さ
れており、かつ該絶縁膜層には該下部パッド部に対応し
た部分に窓あけがされ、さらに該絶縁膜層上に該下部パ
ッド部と導通する上部ボンディングパッド部が形成され
ており、半導体装置の電極部が、該金属配線層と同じ層
に形成された該下部パッド部と、該金属配線層上の該絶
縁膜層の上面に形成された該上部ボンディングパッド部
とから成り、該絶縁膜層上には、該上部ボンディングパ
ッド部のみが形成されていることを特徴とする半導体装
置。 - 【請求項２】 上記上部ボンディングパッド部を除き、
上記絶縁膜層上に保護膜層が形成されていることを特徴
とする請求項第１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7212470A JPH0945724A (ja) | 1995-07-28 | 1995-07-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7212470A JPH0945724A (ja) | 1995-07-28 | 1995-07-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945724A true JPH0945724A (ja) | 1997-02-14 |
Family
ID=16623184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7212470A Pending JPH0945724A (ja) | 1995-07-28 | 1995-07-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945724A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998029261A1 (fr) * | 1996-12-26 | 1998-07-09 | Hitachi, Ltd. | Dispositif a semiconducteur et son procede de production |
| JP2003086530A (ja) * | 2001-09-11 | 2003-03-20 | Sony Corp | イオン注入方法およびイオン注入装置 |
| JP2018029193A (ja) * | 2017-09-21 | 2018-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1995
- 1995-07-28 JP JP7212470A patent/JPH0945724A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998029261A1 (fr) * | 1996-12-26 | 1998-07-09 | Hitachi, Ltd. | Dispositif a semiconducteur et son procede de production |
| US6259158B1 (en) | 1996-12-26 | 2001-07-10 | Hitachi, Ltd. | Semiconductor device utilizing an external electrode with a small pitch connected to a substrate |
| US6841871B2 (en) | 1996-12-26 | 2005-01-11 | Hitachi, Ltd. | Semiconductor device utilizing pads of different sizes connected to an antenna |
| JP2003086530A (ja) * | 2001-09-11 | 2003-03-20 | Sony Corp | イオン注入方法およびイオン注入装置 |
| JP2018029193A (ja) * | 2017-09-21 | 2018-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061985A (en) | Semiconductor integrated circuit device and process for producing the same | |
| US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| US6424036B1 (en) | Semiconductor device and method for manufacturing the same | |
| US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US6809421B1 (en) | Multichip semiconductor device, chip therefor and method of formation thereof | |
| JP4979213B2 (ja) | 回路基板、回路基板の製造方法および回路装置 | |
| JPS60160645A (ja) | 積層半導体集積回路装置 | |
| JP2948018B2 (ja) | 半導体装置およびその製造方法 | |
| US4646126A (en) | Semiconductor device | |
| US5659202A (en) | Semiconductor device with a pair of dummy electrodes below an inner lead | |
| JPH0945724A (ja) | 半導体装置 | |
| EP0418777B1 (en) | Wafer scale semiconductor device | |
| US6353266B1 (en) | Semiconductor device having improved pad coupled to wiring on semiconductor substrate | |
| JP2002026064A (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| JP2982182B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6322464B2 (ja) | ||
| JP3101252B2 (ja) | 半導体集積回路装置 | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPH0685010A (ja) | マルチチップモジュール | |
| JPH02170434A (ja) | バンプ電極を備える半導体集積回路装置 | |
| JPH0396243A (ja) | 半導体集積回路装置 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JPH0661288A (ja) | 半導体集積回路の配線方法 |