JPH0936234A - 半導体装置およびヒューズの切断方法 - Google Patents
半導体装置およびヒューズの切断方法Info
- Publication number
- JPH0936234A JPH0936234A JP2189896A JP2189896A JPH0936234A JP H0936234 A JPH0936234 A JP H0936234A JP 2189896 A JP2189896 A JP 2189896A JP 2189896 A JP2189896 A JP 2189896A JP H0936234 A JPH0936234 A JP H0936234A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- fuse element
- insulating film
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
占領面積が小さく、また残膜がもたらす電気的導通によ
る不良の発生を抑えた半導体装置及びヒューズの切断方
法を提供する。 【解決手段】 半導体装置内のヒューズ100は、互い
に接続された複数のヒューズ素子10、11からなり、
これらのヒューズ素子のコンタクト部12を破壊するこ
とによりヒューズ切断を行う。コンタクト部は半導体基
板の上に形成される絶縁保護膜の開口部で構成されるヒ
ューズ窓の内側に配置されレーザビームはこのヒューズ
窓を介してヒューズに照射される。第1のヒューズ素子
の上に第2のヒューズ素子が配置されているヒューズ
は、コンタクト部がレーザービームによりブローされ易
くヒューズの切断不良が起こり難い。
Description
えた半導体装置及びヒュ−ズの切断方法に関し、特に高
密度化、高集積化を図った半導体装置に用いて好適なヒ
ュ−ズ及びその切断方法に関するものである。
子のサイズが微細化され、1つの半導体チップの中に含
まれる素子数が巨大化するにつれて、欠陥密度の水準も
向上するが、開発段階や量産の初期においては低い歩留
まりが問題になっている。この問題を解決するために、
冗長回路技術が提案され、実用化されてきた。ここでは
1例としてメモリ素子において製造工程中に作られる欠
陥を救済する冗長回路について説明する。冗長回路はメ
モリ配列中に欠陥の行又は列あるいはメモリセルが存在
した場合にスペアの行や列を何本か用意しておき、欠陥
部分に相当するアドレス信号が入った時に、代わりにス
ペアの行や列を選択するように構成することによって欠
陥を含みながら製品を良品として扱うことができる。冗
長回路を導入することによってチップ面積は増大するが
歩留まり改善率が高くなる。こうした冗長回路を実現す
る上で各チップによってランダムに発生する欠陥箇所に
対応するアドレスをスペア部分に割付ける1種のプログ
ラミングの手段の選択が重要になる。この手段はいろい
ろあるが冗長回路のためのチップ面積の増加が小さく加
工上のマージンの大きいレーザによるヒューズ切断が最
も多く用いられる。半導体装置におけるヒューズはこの
ようなところに用いることが多い。
ズは、ポリシリコンやW(タングステン)、Al(アル
ミニウム)などの1層の導電層、ポリシリコン上にWS
iなどのシリサイドを形成した構造や、Alなどの下に
Ti(チタン)/TiN(チタンナイトランド)を形成
した2層の導電層から構成されている。形状的には1本
の棒状のものや切断部のみを細める形状が多く、また切
断する手法としてはレーザビームを照射する方法が一般
的である。
メモリ素子の不良ビットをスペアビットに置き換え救済
するのに用いられているが、現在救済効率を上げる為に
スペアビットを増やす傾向にあり、それに伴い置き換え
に用いられているヒューズの本数も増加する傾向にあ
る。そのため、前記ヒューズへの配線も増加するので設
計が難航する場合やチップサイズの増加が問題となって
いる。また、ヒューズ材料をW.A1などの導電性金属
材料にした場合やとくにWやA1の下にTi/TiNを
形成して2層にした場合は、ヒューズをレーザービーム
で切断する際に残膜が発生し、電気的な切断ができず完
全なビットの置き換えが行えないで不良となるケースが
あった。この問題について図面を参照しながらさらに説
明する。図19は、半導体基板上に形成された従来のヒ
ューズの平面図であり、図20は、この従来のヒューズ
のみを示した斜視図である。ヒューズは、集積回路間、
半導体素子間あるいは集積回路と半導体素子間などを接
続する配線を中断しその間に挿入されるものである。し
たがって、配線とは別異の材料で形成されているのが通
常であるが、配線とヒューズを同じ材料で構成すること
もできる。この場合は、ヒューズは切断可能な領域とこ
の領域を支持しこれと近接する領域からなる。
縁保護膜に形成された開口部からなるヒューズ窓の内部
にヒューズの切断可能な領域(切断部)が配置されてい
る。図20に示すようにヒューズ素子1は、切断部が細
くなっており、そのため切断性が向上している。図19
のように、半導体基板(図示せず)上に、分離されたA
lなどの配線4が配置形成されており、複数のヒユーズ
1は、分離された各配線4を各々接続している。配線4
とヒユーズ1の上には、絶縁膜(図示せず)及び絶縁保
護膜(図示せず)が形成されている。ヒューズ1の切断
部近傍は、絶縁保護膜に形成された開口部であるヒュー
ズ窓2の内側に配置されている。レーザビームは、この
ヒユーズ窓2から照射されてヒューズ1を溶断する。前
記配線4とヒューズ1とはコンタクト部5で接続されて
おり電気的に導通している。このようにヒューズ窓2を
挟んでヒューズ1の本数分の配線4をその両側に設ける
とスペース的に大きな無駄になってしまう。
る際の問題点について説明する。図21は、従来の半導
体基板上のヒューズの断面図である。この図は、図19
のA−A′線に沿う部分の断面であり半導体基板の絶縁
保護膜にヒユーズ窓をあけた部分の近傍を拡大したもの
である。シリコン半導体基板200上には、SiO2膜
101、BSPG(Boron-doped Phospho-Silicate Gla
ss) 膜102が設けられ、その上にヒューズ1が存在し
ている。ヒューズ1は、2層構造になっており、下側が
Ti/TiN膜54、上側がW膜53になるように構成
されている。ヒューズ1の上には、層間絶縁膜である第
1のSiO2 膜103、第2のSiO2膜104、第3
のSiO2 膜105が形成され、さらに絶縁保護膜であ
るSiO2 膜106及びSi3 N4 膜107が形成され
ている。そして、ヒューズ1をレーザービームで切断し
易いようにヒューズ1上の絶縁膜を薄くする必要があ
り、そのため絶縁保護膜であるSi3 N4 膜107に開
口部(ヒユーズ窓)2を開け、さらに同じく絶縁保護膜
であるSiO2 膜106と第3のSiO2 膜105の1
部をエッチング処理で選択的に除いている。図22は、
この状態の従来のヒューズにレーザービームで切断する
ときの半導体基板上のヒユーズの断面図である。図中の
矢印Zはレーザービームであり、ヒューズ1の切断しよ
うとする部分に照射する。
射すると、破壊されたヒューズ1とヒューズ1上に存在
する層間膜である第1のSiO2 膜103、第2のSi
O2膜104、第3のSiO2 膜105が除去され外観
的及び電気的に切断される。しかし、本来ならヒューズ
1は完全に除去されなければならないが、2層構造で下
にTi/TiN膜54が存在した場合は、これが残膜と
して残る可能性が高く完全な切断にはならない場合があ
る。例えば、不良ビットをスペアビットに置き換えるこ
とができず不良となることがある。上記したように、従
来の半導体装置に用いるヒューズ素子は、設計マージン
が十分に確保されず、また、ヒューズをレーザービーム
により切断したときの残膜がもたらす電気的導通が原因
となって不良が発生する可能性があるという問題があっ
た。本発明は、このような事情によりなされたものであ
り、設計マージンが十分に確保され、チップ上の占領面
積が小さく、また、残膜がもたらす電気的導通による不
良の発生を抑えた半導体装置及び半導体装置に用いるヒ
ューズの切断方法を提供する。
構成されたヒューズを有する半導体装置において、ヒュ
ーズが互いに接続された複数のヒューズ素子からなり、
これらのヒューズ素子のコンタクト部を破壊することに
よりヒューズ切断を行うことを特徴としている。そのた
め前記コンタクト部は半導体基板の上に形成される絶縁
保護膜の開口部で構成されるヒューズ窓の内側に配置さ
れ、レーザビームはこのヒューズ窓を介してヒューズに
照射されることを特徴としている。ここで、第1のヒュ
ーズ素子及び前記第2のヒューズ素子は半導体装置表面
の保護膜に開けられた窓穴の少なくとも一つの辺から同
一方向に延在しており、コンタクトの存在する両ヒュー
ズ素子の先端は窓穴内に存在する。ヒューズは、第1の
ヒューズ素子と第2のヒューズ素子の先端とコンタクト
とをレーザービームにより破壊することにより切断され
る。第1のヒューズ素子の上に第2のヒューズ素子が配
置されているヒューズ、このヒューズにおいて第2のヒ
ューズ素子のコンタクトが形成されている先端部分とそ
れ以外の領域との間に跪弱部を設けたヒューズ及び第1
及び第2のヒューズ素子を同じ平面上に配置しさらに第
3のヒューズ素子を用いて前記両素子を電気的に接合し
たヒューズおのおのは、ともにコンタクト部及び第2の
ヒューズ素子がレーザービームによりブローされ易く、
ヒューズの切断不良が起こり難い。また、第1及び第2
のヒューズ素子を上下に重ねて配置することもできるの
で従来よりヒューズ面積が低減される。ヒューズは、集
積回路間、半導体素子間あるいは集積回路と半導体素子
間などを接続する配線に挿入されるものである。したが
って、配線とは別異の材料で形成されているのが通常で
あるが、配線とヒューズを同じ材料で構成することもで
きる。この場合は、ヒューズは切断可能な領域とこの領
域を支持しこれと近接する領域からなる。
半導体装置において、ヒューズが形成された半導体基板
と、前記半導体基板上に形成された第1の絶縁膜と、前
記第1の絶縁膜上に形成された第1のヒューズ素子と、
前記第1の絶縁膜及び前記第1のヒューズ素子の上に形
成され、前記第1のヒューズ素子の先端部に至るコンタ
クト開口部を有する第2の絶縁膜と、前記第2の絶縁膜
上に形成され、前記コンタクト開口部においてその先端
部と前記第1のヒューズ素子の先端部とが電気的に接続
されるコンタクト部を有する第2のヒューズ素子と、前
記第2の絶縁膜及び前記第2のヒューズ素子の上に形成
された第3の絶縁膜と、前記第3の絶縁膜上に形成さ
れ、少なくとも前記コンタクト部が形成された領域の上
にはレーザビーム照射用のヒューズ窓が開口されている
絶縁保護膜とを備え、前記ヒューズは、前記第1のヒュ
ーズ素子と前記第2のヒューズ素子とから構成されてい
ることを特徴とする。第2の発明は、請求項7に記載の
半導体装置において、ヒューズが形成された半導体基板
と、前記半導体基板上に形成された第1の絶縁膜と、前
記第1の絶縁膜上に形成され、互いに先端部が所定の間
隔を隔てて対向している第1及び第2のヒューズ素子
と、前記第1の絶縁膜及び前記第1及び第2のヒューズ
素子の上に形成され、前記第1及び第2のヒューズ素子
の前記互いに対向している先端部に至るコンタクト開口
部を有する第2の絶縁膜と、前記第2の絶縁膜上に形成
され、前記コンタクト開口部内において前記第1及び第
2のヒューズ素子の前記互いに対向している先端部と電
気的に接続する第3のヒューズ素子と、前記第2の絶縁
膜及び前記第3のヒューズ素子の上に形成された第3の
絶縁膜と、前記第3の絶縁膜上に形成され、少なくとも
前記第3のヒューズ素子が形成されている領域にはレー
ザビーム照射用のヒューズ窓が開口されている絶縁保護
膜とを備え、前記ヒューズは、前記第1のヒューズ素
子、前記第2のヒューズ素子及び第3のヒューズ素子か
ら構成されていることを特徴とする。
装置において、ヒューズが形成された半導体基板と、前
記半導体基板上に形成された第1の絶縁膜と、前記第1
の絶縁膜上に形成された第1のヒューズ素子と、前記第
1の絶縁膜及び前記第1のヒューズ素子の上に形成さ
れ、前記第1のヒューズ素子の先端部に至るコンタクト
開口部を有する第2の絶縁膜と、前記第2の絶縁膜上に
形成され、前記コンタクト開口部においてその先端部と
前記第1のヒューズ素子の先端部とが電気的に接続され
るコンタクト部を有する第2のヒューズ素子と、前記第
2の絶縁膜及び前記第2のヒューズ素子の上に形成され
た第3の絶縁膜とを備え、前記ヒューズは、前記第1の
ヒューズ素子と前記第2のヒューズ素子とから構成さ
れ、前記第2のヒューズ素子の前記先端部とこの先端部
以外の領域との境界部分には括れ部が形成されているこ
とを特徴とする。第4の発明は、請求項20に記載の半
導体装置のヒューズ切断方法において、レーザビームを
前記ヒューズ窓から前記コンタクト部に照射して、この
コンタクト部を破壊し、前記第1のヒューズ素子と第2
のヒューズ素子とを電気的に分離することを特徴とす
る。第5の発明は、請求項21に記載の半導体装置のヒ
ューズ切断方法において、レーザビームを前記ヒューズ
窓から前記第3のヒューズ素子に照射してこの第3のヒ
ューズ素子を破壊し、前記第1のヒューズ素子と第2の
ヒューズ素子とを電気的に分離することを特徴とする。
第6の発明は、請求項22に記載の半導体装置のヒュー
ズ切断方法において、レーザビームを前記コンタクト部
に照射して、このコンタクト部を破壊し、前記第1のヒ
ューズ素子と第2のヒューズ素子とを電気的に分離する
ことを特徴とする。
の形態を説明する。まず、図1乃至図5を参照しながら
第1の発明の実施の形態を説明する。図1は、半導体基
板上に形成された配線間に配置されたヒューズの平面
図、図2は、半導体基板上に配置されたヒューズの斜視
図、図3は、図1のB−B′線に沿う部分の断面図、図
4は、図3のヒューズがレーザビームにより切断される
状態を説明する半導体基板の断面図、図5は、レーザビ
ームが照射された半導体基板上のヒューズ窓の平面図で
ある。この発明の実施に形態のヒューズ100は、半導
体基板上の絶縁保護膜に開口したヒューズ窓2の長辺側
の1辺からのみ延在しており、ヒューズの端部は、ヒュ
ーズ窓2のほぼ中央に存在している。ヒューズ100
は、第1のヒューズ素子10とその下に配置された第2
のヒューズ素子11を有し、第1及び第2のヒューズ素
子10、11の先端はコンタクト部12により電気的に
接続されている。すなわちこのヒューズ100は、上下
2層の導電層から形成された2層構造素子になってい
る。図2に示すように下層の第1のヒューズ素子10と
上層の第2のヒューズ素子11は、並行に重なってお
り、それぞれの先端部のコンタクト部12で接続されて
いる。
部分より幅広になっており、第2のヒューズ素子11の
先端部は、他の部分との間に括れ部15が形成されてい
る。半導体基板上の配線14は、第1のヒューズ素子1
0に接続されており、このヒューズ素子10と同一の材
料で構成されている。また、配線13は、第2のヒュー
ズ素子11に接続されており、このヒューズ素子11と
同一の材料で構成されている。ヒューズ窓2の内側にお
いて配線13、14は、第1及び第2のヒューズ素子1
0、11が存在する側のみに存在する。この発明の実施
の形態のヒューズの半導体基板における配置を図3を参
照して説明する。ヒューズ100は、シリコン半導体基
板200上にSiO2 膜101、BPSG膜102が設
けられ、その上に第1のヒューズ素子10が形成され
る。第1のヒューズ素子10は2層構造になっており、
下にTi/TiN膜54が形成され、その上にW膜53
が形成されている。第1のヒューズ素子10の上には、
層間絶縁膜である第1のSiO2 膜103、その上に第
2のSiO2 膜104が形成されている。第2のSiO
2 膜104の上には第2のヒューズ素子11が設けられ
ている。第2のヒューズ素子11も第1のヒューズ素子
10と同じく2層構造になっており、下にTi/TiN
膜52が形成され、その上にA1膜51が形成されてい
る。
素子11は先端部にコンタクト部12が設けられてお
り、ここが実質的なヒューズ切断部となっている。第1
のヒューズ素子10の先端部直上の第1及び第2のSi
O2 膜103、104にこの先端部が露出するコンタク
ト孔を形成し、第2のヒューズ素子11をこのコンタク
ト孔の内部にも形成することによってコンタクト部12
を形成する。このときコンタクト部12の底部でA1膜
52とW膜53とが電気的に接続する。第2のヒューズ
素子11の上には層間絶縁膜である第3のSiO2 膜1
05が形成され、その上に保護絶縁膜であるSiO2 膜
106とSi3 N4 膜107とが形成されている。そし
てヒューズ100をレーザビームで切断し易いようにヒ
ューズの切断部を含む領域を薄くする必要がある。そこ
でヒューズの切断部を含む領域上のSi3 N4 膜107
を開口しこの部分をヒューズ窓2とする。さらにSiO
2 膜106とその下の第3のSiO2 膜105をエッチ
ング処理する。このエッチングによりSiO2 膜106
は開口しSiO2 膜105はそのヒューズ窓下の膜厚を
薄くする。レーザビームの効率を高めるために、さらに
SiO2 膜105のエッチング処理を進めてヒューズ1
00の切断部の表面を露出させることもできる。
切断方法を図4、図5及び従来のヒューズの切断方法を
示す図19を参照して説明する。図19の従来のヒュー
ズ1に接続するAl配線4は、絶縁保護膜(図示せず)
に開けたヒューズ窓2を長辺側で挟む形でその両側にヒ
ューズ素子1の本数分だけ配置されている。図1に示す
第1の発明の実施の形態のヒューズは、絶縁保護膜に開
けられたヒューズ窓2の長辺の一辺側にしか第1のヒュ
ーズ素子10と第2のヒューズ素子11に接続される配
線13、14は存在せず、ヒューズが存在する領域は、
ヒューズ窓2の内部において従来の片側分になってい
る。従って従来のヒューズに比べて本発明のヒューズの
配線の方が設計的にマージンが上がる。また、また、図
4において矢印Zは、レーザビームであり、ヒューズを
切断しようとする所に照射されるが、レーザビーム
(Z)は、第1のヒューズ素子10と第2のヒューズ素
子11の先端部及びコンタクト部12に照射される。レ
ーザビーム(Z)が照射された第1のヒューズ素子10
と第2のヒューズ素子11の先端及びコンタクト部12
は破壊され、第1のヒューズ素子10、第2のヒューズ
素子11の先端及びコンタクト部12と第1のヒューズ
素子10上に存在する層間絶縁膜である第1のSiO2
膜103、第2のSiO2 膜104及び第2のヒューズ
素子11上の第3のSiO2 膜105が除去されて外観
的及び電気的に切断される。
(Z)の径(φ1)は、第1及び第2のヒューズ素子1
0、11の先端部及びコンタクト部12が完全にブロー
されるために、少なくとも第1及び第2のヒューズ素子
10、11の径(φ2)より大きいことが必要である
(φ1>φ2)(図5)。本来ならヒューズは完全に除
去されなければならないが、一番底面に存在する第1の
ヒューズ素子10が2層構造でTi/TiN膜54が形
成されている場合は、これが残膜として残る可能性が高
い。しかし、本発明ではコンタクト部12及び第2のヒ
ューズ素子11の先端部が完全に除去されているので完
全な切断状態となり外観的、電気的にも完全な切断が完
了することが可能となり半導体メモリ装置に用いた場合
に不良ビットをスペアビットに置き換えることができ
る。次に、図6及び図7を参照して2層構造素子からな
り、前記のものとは異なる構造のヒューズを有する第2
の発明の実施の形態を説明する。図6は、表面にヒュー
ズ窓を有する半導体基板の平面図、図7は、半導体基板
上のヒューズを示す斜視図である。
0とその下に配置された第2のヒューズ素子11を有
し、第1及び第2のヒューズ素子10、11の先端はコ
ンタクト部12により電気的に接続されている。図2に
示すように下層の第1のヒューズ素子10と上層の第2
のヒューズ素子11は、上下に平行であり、先端部のみ
重なっている。そしてそれぞれの先端部のコンタクト部
12で接続されている。第1のヒューズ素子10の先端
部は、他の部分より幅広になっており、第2のヒューズ
素子11の先端部は、他の部分との間に括れ部15が形
成されている。半導体基板200上の絶縁保護膜107
に形成されたヒューズ窓2内のヒューズ100の配置
は、図19に示す従来のヒューズの配置と同じであり、
ヒューズ窓の2つの長辺方向にヒューズの長手方向が延
びている。コンタクト部12と2つのヒューズ素子1
0、11の先端部をレーザビームによりブローするの
で、ヒューズ切断が確実であり、さらに、第2のヒュー
ズ11の先端部に括れ部15が形成されているのでヒュ
ーズ切断の確実さが増す。次に、ヒューズが3つのヒュ
ーズ素子からなる半導体装置の発明の実施の形態につい
て説明する。
ズ素子によって構成され、第1のヒューズ素子と第2の
ヒューズ素子が同一の絶縁膜上に形成される1層の導電
材料からなる1層構造素子であり、コンタクト部が配置
される先端部が互いに対向した位置に形成され、しかも
電気的には接続されていない第1のヒューズ素子と第2
のヒューズ素子の先端を第3のヒューズ素子によって電
気的に接続することを特徴としている。すなわち、第3
のヒューズ素子は、第1及び第2のヒューズ素子を電気
的に接続するコンタクトの役割を果たす。第1のヒュー
ズ素子と第2のヒューズ素子を電気的に接続する第3の
ヒューズ素子は、半導体基板表面の絶縁保護膜に開口さ
れたヒューズ窓の中に配置され、ヒューズの切断は、第
1のヒューズ素子と第2のヒューズ素子を電気的に接続
する第3のヒューズ素子と前記第3のヒューズ素子上の
絶縁膜(シリコン酸化膜)をレーザビームにより除去し
て第1のヒューズ素子と第2のヒューズ素子を電気的に
切断する。第3のヒューズ素子は、少なくとも第1のヒ
ューズ素子と第2のヒューズ素子の上面に位置し、ま
た、第3のヒューズ素子は、第1のヒューズ素子と第2
のヒューズ素子の各々の先端部が電気的に接続されない
範囲で近接している位置に、第1のヒューズ素子と第2
のヒューズ素子の各々の先端部が露出するようなコンタ
クト孔を開口し、このコンタクト孔を少なくとも1種類
の導電性材料で埋め込むことにより形成する。
明の実施の形態を説明する。図8は、半導体基板上のヒ
ューズ及び配線の平面図、図9は、ヒューズの部分拡大
斜視図、図10は、図8のB−B′線に沿う部分の断面
図、図11は、図10のヒューズがレーザビームにより
切断される状態を説明する半導体基板の断面図である。
図8の中央には第1のヒューズ素子301、第2のヒュ
ーズ素子302、第3のヒューズ素子303が配置され
ており、第1のヒューズ素子301と第2のヒューズ素
子302の間に第3のヒューズ素子303が位置してい
る。これらヒューズ素子の近傍は、半導体素子の絶縁保
護膜に、前記第3のヒューズ素子303にレーザビーム
が照射し易いようにヒューズ窓2が開口されており、そ
のヒューズ窓2の周辺に第1のヒューズ素子301と第
2のヒューズ素子302へのAl配線4がヒューズ窓2
を挟むように両側に第1のヒューズ素子301と第2の
ヒューズ素子302の本数分が配置形成されている。第
1のヒューズ素子301と第2のヒューズ素子302へ
のAl配線4は、コンタクト5で接続されておりここで
電気的に導通している。
第1のヒューズ素子301、第2のヒューズ素子30
2、第3のヒューズ素子303の3つのヒューズ素子に
よって構成され、第1のヒューズ素子と第2のヒューズ
素子は同じ導電材料からなり、かつ同じ導電層から構成
され、先端部は互いに対向した位置に存在し、先端部以
外の部分は互いに反対方向に延在している。そして位置
的に第3のヒューズ素子303は第1のヒューズ素子3
01と第2のヒューズ素子302の上面に位置してい
る。第1及び第2のヒューズ素子301、302とも先
端部は、細幅部16になっている。図10は、ヒューズ
の半導体基板上の配置を詳細に示している。図8に示す
ヒューズ100は、シリコン半導体基板200上にSi
O2 膜101、BPSG膜102が設けられ、その上に
第1のヒューズ素子301と第2のヒューズ素子302
が形成されている。図に示すように、第1のヒューズ素
子301と第2のヒューズ素子302は分離しており、
第1のヒューズ素子301と第2のヒューズ素子302
の2つだけでは電気的に導通していない状況にある。第
1のヒューズ素子301と第2のヒューズ素子302と
は同じ導電層からなり、この導電層は2層構造になって
いる。
の上層にW膜53が形成されている。第1のヒューズ素
子301と第2のヒューズ素子302の上には、層間絶
縁膜である第1のSiO2 膜103、第2のSiO2 膜
104が形成され、その上に第3のヒューズ素子303
が設けられ、第3のヒューズ素子303も第1及び第2
のヒューズ素子301、302と同じく2層構造になっ
ていて、下層にTi/TiN膜52、上層にAl膜51
が形成されている第1のヒューズ素子301と第2のヒ
ューズ素子302の先端部に互いの先端が露出するよう
にコンタクト孔を開口し、第3のヒューズ素子303を
構成する導電材料を第1のヒューズ素子301と第2の
ヒューズ素子302を電気的に接合するようにコンタク
ト孔内とその近傍の第2のSiO2 膜104の上に形成
する。この3つのヒューズ素子が接合された部分が実質
的なヒューズ切断部となっている。第3のヒューズ素子
303は、第1のヒューズ素子301と第2のヒューズ
素子302とを電気的に接続するコンタクトになってい
る。次に、第3のヒューズ素子303上には層間絶縁膜
である第3のSiO2 膜105が形成され、その上に絶
縁保護膜であるSiO2 膜106及びSi3 N4 膜10
7が形成されている。
ザビームで飛散させ易いようにこれらヒューズ素子上の
層間絶縁膜(SiO2 膜)を薄くする必要がある。エッ
チング処理によって絶縁保護膜であるSi3 N4 膜10
7にヒューズ窓2を開口し、さらに絶縁保護膜であるS
iO2 膜106を開口し層間絶縁膜であるSiO2 膜1
05のヒューズ窓下の領域の膜厚を他の領域より薄くす
る。レーザビームの効率を高めるため、さらにSiO2
膜105のエッチング処理を進めてヒューズ100の切
断部の表面(とくにAl膜51)を露出させることもで
きる。次に、図11を参照しながらこの発明の実施の形
態のヒューズの切断方法を説明する。レーザビーム
(Z)は、ヒューズを切断しようとする領域に照射され
る。この発明の実施の形態では第3のヒューズ素子30
3に照射される。レーザビーム(Z)を照射された第3
のヒューズ素子303及び第3のヒューズ素子303上
の第3のSiO2 膜105が飛散すると、いままで第3
のヒューズ素子303で電気的に接続されていた第1の
ヒューズ素子301と第2のヒューズ素子302は第3
のヒューズ素子303が飛散した時点で完全に電気的に
切断された状態となる。
り、もともと1つのヒューズを溶断するため、残膜によ
るリークが発生し電気的な切断が困難であったが(図1
9参照)、この発明の実施の形態では、別々に存在する
第1のヒューズ素子と第2のヒューズ素子を第3のヒュ
ーズ素子で接合しているため、第3のヒューズ素子を第
1のヒューズ素子と第2のヒューズ素子から分離し除去
することは非常に容易であり、完全な電気的切断が可能
となる。この事から本発明によるヒューズ素子を用いれ
ば、例えば、半導体メモリ装置の不良ビットをスペアビ
ットに置き換え救済することが容易となり救済効率を上
げる効果を発揮する。本発明においてはヒューズの切断
効果を上げるために切断部である第1及び第2のヒュー
ズ素子の先端部は細幅になっているが、このように細幅
部16を形成することは他の発明の実施の形態でも同様
である。次に、図12及び図13を参照して1層構造素
子からなる前記とは異なるヒューズを有する第4の発明
の実施の形態を説明する。図12は、絶縁保護膜107
に形成されたヒューズ窓2を有する半導体基板の平面
図、図13は、半導体基板200上のヒューズを示す斜
視図である。
01、第2のヒューズ素子302、第3のヒューズ素子
303の3つのヒューズ素子によって構成され、第1の
ヒューズ素子と第2のヒューズ素子は同じ導電材料から
なり、かつ同じ導電層から構成され、先端部は互いに対
向している。つまり、第1のヒューズ素子301と第2
のヒューズ素子302は、半導体基板200上の同じ層
間絶縁膜(図示せず)上にほぼ平行に配置形成されてお
り、切断部となる先端部以外の部分も互いに対向してい
る。そして位置的に第3のヒューズ素子303は第1の
ヒューズ素子301と第2のヒューズ素子302の上面
に位置している。第3のヒューズ素子は、第1の発明の
実施の形態と同じ構造を有している。図12に示すよう
にヒューズ窓内に配置されるヒューズは、第1の発明の
実施の形態と同じ様にヒューズ窓の長辺のみから延在し
ているので、例えば、ヒューズを千鳥状に2列に配列す
れば、ヒューズの集積度が上がる。この発明の実施の形
態においてもヒューズの切断効果を上げるために切断部
である第1及び第2のヒューズ素子の先端部は細幅部1
6になっている。
る第1のヒューズ素子と第2のヒューズ素子を第3のヒ
ューズ素子で接合しているため、第3のヒューズ素子を
第1のヒューズ素子と第2のヒューズ素子から分離し除
去することは非常に容易であり完全な電気的切断が可能
となる。この事から本発明によるヒューズ素子を用いれ
ば、例えば、半導体メモリ装置の不良ビットをスペアビ
ットに置き換え救済することが容易となり救済効率を上
げる効果を発揮する。次に、図14及び図15を参照し
て第5の発明の実施の形態を説明する。図14は、半導
体基板上に配置形成されたヒューズの拡大斜視図、図1
5は、半導体基板のヒューズ窓が形成されている部分の
断面図である。このヒューズの構造は、図14に示すよ
うに第1のヒューズ素子301、第2のヒューズ素子3
02、第3のヒューズ素子304の3つのヒューズ素子
によって構成され、第1のヒューズ素子と第2のヒュー
ズ素子は同じ導電材料からなり、かつ同じ導電層から構
成され、先端部は互いに対向した位置に存在し、先端部
以外の部分は互いに反対方向に延在している。そして位
置的に第3のヒューズ素子304は第1のヒューズ素子
301と第2のヒューズ素子302の上面に位置してい
る。この発明の実施の形態においてもヒューズの切断効
果を上げるために切断部である第1及び第2のヒューズ
素子の先端部が細幅部16になっている。
を詳細に示している。図14に示すヒューズ100は、
シリコン半導体基板200上にSiO2 膜101、BP
SG膜102が設けられ、その上に第1のヒューズ素子
301と第2のヒューズ素子302が形成されている。
第1のヒューズ素子301と第2のヒューズ素子302
は分離しており、第1のヒューズ素子301と第2のヒ
ューズ素子302の2つだけでは電気的に導通していな
い。第1のヒューズ素子301と第2のヒューズ素子3
02とは同じ導電層からなり、この導電層は2層構造に
なっていて下層にTi/TiN膜54が形成され、その
上層にW膜53が形成されている。第1のヒューズ素子
301と第2のヒューズ素子302の上には、層間絶縁
膜である第1のSiO2 膜103、第2のSiO2 膜1
04が形成され、その上に第3のヒューズ素子304が
設けられている。第3のヒューズ素子304は、第1及
び第2のSiO2 膜103、104のコンタクト孔内と
その周辺に形成され第1及び第2のヒューズ素子30
1、302に接触しているTi/TiN膜52、コンタ
クト孔内においてこのTi/TiN膜52の上に成長さ
れたポリシリコンなどの埋め込み層56及びこの埋め込
み層56とTi/TiN膜52との上に形成されたAl
膜51から構成されている。
ズ素子302の先端部に互いの先端が露出するように前
記コンタクト孔が開口され、第3のヒューズ素子304
を構成する導電材料を第1のヒューズ素子301と第2
のヒューズ素子302を電気的に接合するようにコンタ
クト孔内とその周辺の第2のSiO2 膜104の上に形
成する。この3つのヒューズ素子が接合された部分が実
質的なヒューズ切断部となっている。第3のヒューズ素
子304は、第1のヒューズ素子301と第2のヒュー
ズ素子302とを電気的に接続するコンタクト部になっ
ている。次に、第3のヒューズ素子304上には層間絶
縁膜である第3のSiO2 膜105が形成され、その上
に絶縁保護膜であるSiO2 膜106及びSi3 N4 膜
107が形成されている。そして、第3のヒューズ素子
304をレーザビームで飛散させ易いようにこれらヒュ
ーズ素子上の層間絶縁膜(SiO2 膜)を薄くする。エ
ッチング処理によって絶縁保護膜であるSi3 N4 膜1
07にヒューズ窓2を開口し、さらに絶縁保護膜である
SiO2 膜106を開口し層間絶縁膜であるSiO2 膜
105のヒューズ窓下の領域の膜厚を他の領域より薄く
する。レーザビームの効率を高めるため、さらにSiO
2 膜105のエッチング処理を進めてヒューズ100の
切断部の表面(とくにAl膜51)を露出させることも
できる。
込み層56が形成されているので、Al膜51の窪みが
小さくなっている。また、Ti/TiN膜52は、真空
蒸着により形成されるが均一に形成されず段切れを生ず
ることもあり、コンタクトとしての機能を奏することが
できないことがある。そこで、埋め込み層56を気相成
長によりコンタクト孔内のTi/TiN膜52の上に形
成させる。埋め込み層の存在によってTi/TiN膜5
2の不備を補うことができる。Al膜51も真空蒸着に
より堆積される。次に、図16及び図17を参照して第
6の発明の実施の形態を説明する。図16は、半導体基
板上に配置形成されたヒューズの拡大斜視図、図17
は、半導体基板のヒューズ窓が形成されている部分の断
面図である。このヒューズの構造は、図16に示すよう
に第1のヒューズ素子301、第2のヒューズ素子30
2、第3のヒューズ素子305の3つのヒューズ素子に
よって構成され、第1のヒューズ素子と第2のヒューズ
素子は同じ導電材料からなり、かつ同じ導電層から構成
され、先端部は互いに対向した位置に存在し、先端部以
外の部分は互いに反対方向に延在している。そして位置
的に第3のヒューズ素子305は第1のヒューズ素子3
01と第2のヒューズ素子302の上面に位置してい
る。
の切断効果を上げるために切断部である第1及び第2の
ヒューズ素子の先端部が細幅部15になっている。図1
7は、ヒューズの半導体基板上の配置を詳細に示してい
るが、第3のヒューズ素子の構造が異なる以外は、図1
5と同じなので、第3のヒューズ素子305を重点に説
明する。第3のヒューズ素子305は、第1及び第2の
SiO2 膜103、104のコンタクト孔内とその周辺
に形成され第1及び第2のヒューズ素子301、302
に接触しているTi/TiN膜52及びコンタクト孔内
においてこのTi/TiN膜52の上に成長されたポリ
シリコンなどの埋め込み層56から構成されている。第
1のヒューズ素子301と第2のヒューズ素子302の
先端部に互いの先端が露出するように前記コンタクト孔
が開口され、第3のヒューズ素子305を構成する導電
材料を第1のヒューズ素子301と第2のヒューズ素子
302を電気的に接合するようにコンタクト孔内とその
周辺の第2のSiO2 膜104の上に形成する。この3
つのヒューズ素子が接合された部分が実質的なヒューズ
切断部となっている。第3のヒューズ素子305は、第
1のヒューズ素子301と第2のヒューズ素子302と
を電気的に接続するコンタクト部になっている。
で飛散させ易いようにこれらヒューズ素子上の層間絶縁
膜(SiO2 膜)を薄くする。エッチング処理によって
絶縁保護膜であるSi3 N4 膜107にヒューズ窓2を
開口し、さらに絶縁保護膜であるSiO2 膜106を開
口し層間絶縁膜であるSiO2 膜105のヒューズ窓下
の領域の膜厚を他の領域より薄くする。レーザビームの
効率を高めるため、さらにSiO2 膜105のエッチン
グ処理を進めてヒューズ100の切断部の表面を露出さ
せることもできる。この発明の実施の形態のヒユーズ
は、埋め込み層56が形成されているので、Al膜51
の窪みが小さくなっている。また、Ti/TiN膜52
は、真空蒸着により形成されるが均一に形成されず段切
れを生ずることもあり、コンタクトとしての機能を奏す
ることができないことがある。そこで、埋め込み層56
を気相成長によりコンタクト孔内のTi/TiN膜52
の上に形成させる。埋め込み層の存在によってTi/T
iN膜52の不備を補うことができる。ヒューズ間の間
隔が設計上厳しく狭くなった場合に、レーザビームで第
3のヒューズ素子305を飛散させる時に隣接ヒューズ
への干渉防止のために第5の発明の実施の形態では用い
ていた傘状のAlの部分を削除した。
Mなどのスペアローレコーダに接続されるローヒューズ
セレクタにヒューズを用いた例を示しており、図はその
配線図である。この半導体メモリは、各半導体チップに
よりランダムに発生する欠陥箇所に対応するアドレスを
スペア部分に割り付ける1種のプログラミングの手段で
ある。この手段には、チップ面積の増加が小さく、加工
上のマージンが大きいレーザによるヒューズ切断が多く
用いられている。半導体装置におけるヒューズはこのよ
うなところに用いることが多い。ローデコーダ群にスペ
アローデコーダを加え、アドレス入力とスペアローデコ
ーダとの間にローヒューズセレクタを挿入し、そこに接
続された複数のヒューズの内の適宜のヒューズを切断し
てスペアローデコーダを前記ローデコーダ群の故障して
いるローデコーダと代える。ヒューズを用いるスペアデ
コーダは、カラムデコーダにも適用することができる。
以上、本発明を図面を用いて説明したが、本発明はこれ
に限られることはなく本発明の趣旨を逸脱しない限り種
々の変形が可能である。
ーズ素子と第2のヒューズ素子を第3のヒューズ素子又
はコンタクト部で接合しているため、第3のヒューズ素
子又はコンタクト部を第1のヒューズ素子及び第2のヒ
ューズ素子から分離し除去することにより完全な電気的
切断が可能となる。したがって、本発明の半導体装置に
用いるヒューズは、設計マージンが充分に確保され、チ
ップの占有面積が小さく、残膜がもたらす電気的導通に
よる不良の発生を十分に抑えられる。
ーズ窓内のヒューズを示す平面図。
きの断面図。
の半導体基板の平面図。
れた半導体基板の平面図。
ーズ窓内のヒューズを示す平面図。
ときの断面図。
された半導体基板の平面図。
ューズの斜視図。
の部分断面図。
ューズの斜視図。
の部分断面図。
ヒューズセレクタの回路図。
平面図。
図。
照射したときの断面図。
ヒューズ窓、4・・・配線、 5・・・コンタクト、
10・・・第1のヒューズ素子、11・・・第2のヒ
ューズ素子、 12・・・コンタクト部、13・・・
第2のヒューズ素子の配線、 14・・・第1のヒュ
ーズ素子の配線、 15・・・ヒューズの括れ部、
16・・・ヒューズの細幅部、51・・・Al膜、
52、54・・・Ti/TiN膜、53・・・W膜、
56・・・埋め込み層(ポリシリコン)、101・
・・SiO2 膜(第1の絶縁膜)、 102・・・B
PSG膜(第1の絶縁膜)、 103・・・SiO2
膜(第2の絶縁膜)、104・・・SiO2 膜(第2の
絶縁膜)、 105・・・SiO2 膜(第3の絶縁
膜)、 106・・・SiO2 膜(絶縁保護膜)、1
07・・・Si3 N4 膜(絶縁保護膜)、 200・
・・シリコン半導体基板、 301・・・第1のヒュ
ーズ素子、 302・・・第2のヒューズ素子、
303、304、305・・・第3のヒューズ素子。
Claims (23)
- 【請求項1】 ヒューズが形成された半導体基板と、 前記半導体基板上に形成された第1の絶縁膜と、 前記第1の絶縁膜上に形成された第1のヒューズ素子
と、 前記第1の絶縁膜及び前記第1のヒューズ素子の上に形
成され、前記第1のヒューズ素子の先端部に至るコンタ
クト開口部を有する第2の絶縁膜と、 前記第2の絶縁膜上に形成され、前記コンタクト開口部
においてその先端部と前記第1のヒューズ素子の先端部
とが電気的に接続されるコンタクト部を有する第2のヒ
ューズ素子と、 前記第2の絶縁膜及び前記第2のヒューズ素子の上に形
成された第3の絶縁膜と、 前記第3の絶縁膜上に形成され、少なくとも前記コンタ
クト部が形成された領域の上にはレーザビーム照射用の
ヒューズ窓が開口されている絶縁保護膜とを備え、 前記ヒューズは、前記第1のヒューズ素子と前記第2の
ヒューズ素子とから構成されていることを特徴とする半
導体装置。 - 【請求項2】 前記第1のヒューズ素子と前記第2のヒ
ューズ素子とは前記第2の絶縁膜を介して重なっている
ことを特徴とする請求項1に記載の半導体装置。 - 【請求項3】 前記第1のヒューズ素子と前記第2のヒ
ューズ素子のそれぞれの前記先端部のみが重なっている
ことを特徴とする請求項1に記載の半導体装置。 - 【請求項4】 前記第2の絶縁膜の前記コンタクト開口
部内において前記第2のヒューズ素子の上にはポリシリ
コンが埋め込まれていることを特徴とする請求項1乃至
請求項3のいづれかに記載の半導体装置。 - 【請求項5】 前記ヒューズ窓内には複数の前記ヒュー
ズのコンタクト部が配置されていることを特徴とする請
求項1乃至請求項4のいづれかに記載の半導体装置。 - 【請求項6】 前記ヒューズ窓内には複数の前記ヒュー
ズのコンタクト部が千鳥状に配置されていることを特徴
とする請求項5に記載の半導体装置。 - 【請求項7】 ヒューズが形成された半導体基板と、 前記半導体基板上に形成された第1の絶縁膜と、 前記第1の絶縁膜上に形成され、互いに先端部が所定の
間隔を隔てて対向している第1及び第2のヒューズ素子
と、 前記第1の絶縁膜及び前記第1及び第2のヒューズ素子
の上に形成され、前記第1及び第2のヒューズ素子の前
記互いに対向している先端部に至るコンタクト開口部を
有する第2の絶縁膜と、 前記第2の絶縁膜上に形成され、前記コンタクト開口部
内において前記第1及び第2のヒューズ素子の前記互い
に対向している先端部と電気的に接続する第3のヒュー
ズ素子と、 前記第2の絶縁膜及び前記第3のヒューズ素子の上に形
成された第3の絶縁膜と、 前記第3の絶縁膜上に形成され、少なくとも前記第3の
ヒューズ素子が形成されている領域にはレーザビーム照
射用のヒューズ窓が開口されている絶縁保護膜とを備
え、 前記ヒューズは、前記第1のヒューズ素子、前記第2の
ヒューズ素子及び第3のヒューズ素子から構成されてい
ることを特徴とする半導体装置。 - 【請求項8】 前記第1のヒューズ素子と前記第2のヒ
ューズ素子とは前記前記先端部が互いに対向し前記先端
部以外の領域は、互いに反対方向に配置されていること
を特徴とする請求項7に記載の半導体装置。 - 【請求項9】 前記第1のヒューズ素子と前記第2のヒ
ューズ素子とは互いに並行に配置されていることを特徴
とする請求項7に記載の半導体装置。 - 【請求項10】 前記第2の絶縁膜の前記コンタクト開
口部内において前記第3のヒューズ素子の上にはポリシ
リコンが埋め込まれていることを特徴とする請求項7乃
至請求項9のいづれかに記載の半導体装置。 - 【請求項11】 前記ヒューズ窓内には複数の前記第3
のヒューズ素子が配置されていることを特徴とする請求
項7乃至請求項10のいづれかに記載の半導体装置。 - 【請求項12】 前記ヒューズ窓内には複数の前記第3
のヒューズ素子が千鳥状に配置されていることを特徴と
する請求項11に記載の半導体装置。 - 【請求項13】 ヒューズが形成された半導体基板と、 前記半導体基板上に形成された第1の絶縁膜と、 前記第1の絶縁膜上に形成された第1のヒューズ素子
と、 前記第1の絶縁膜及び前記第1のヒューズ素子の上に形
成され、前記第1のヒューズ素子の先端部に至るコンタ
クト開口部を有する第2の絶縁膜と、 前記第2の絶縁膜上に形成され、前記コンタクト開口部
においてその先端部と前記第1のヒューズ素子の先端部
とが電気的に接続されるコンタクト部を有する第2のヒ
ューズ素子と、 前記第2の絶縁膜及び前記第2のヒューズ素子の上に形
成された第3の絶縁膜とを備え、 前記ヒューズは、前記第1のヒューズ素子と前記第2の
ヒューズ素子とから構成され、前記第2のヒューズ素子
の前記先端部とこの先端部以外の領域との境界部分には
括れ部が形成されていることを特徴とする半導体装置。 - 【請求項14】 前記第1のヒューズ素子と前記第2の
ヒューズ素子とは前記第2の絶縁膜を介して重なってい
ることを特徴とする請求項13に記載の半導体装置。 - 【請求項15】 前記第1のヒューズ素子と前記第2の
ヒューズ素子のそれぞれの前記先端部のみが重なってい
ることを特徴とする請求項13に記載の半導体装置。 - 【請求項16】 前記第2の絶縁膜の前記コンタクト開
口部内において前記第2のヒューズ素子の上にはポリシ
リコンが埋め込まれていることを特徴とする請求項13
乃至請求項15のいづれかに記載の半導体装置。 - 【請求項17】 前記第3の絶縁膜上には少なくとも前
記コンタクト部が形成された領域の上にレーザビーム照
射用のヒューズ窓が開口されている絶縁保護膜を備えて
いることを特徴とする請求項13乃至16のいづれかに
記載の半導体装置。 - 【請求項18】 前記ヒューズ窓内には複数の前記ヒュ
ーズのコンタクト部が配置されていることを特徴とする
請求項17に記載の半導体装置。 - 【請求項19】 前記ヒューズ窓内には複数の前記ヒュ
ーズのコンタクト部が千鳥状に配置されていることを特
徴とする請求項18に記載の半導体装置。 - 【請求項20】 請求項1乃至請求項6のいづれかに記
載の半導体装置において、レーザビームを前記ヒューズ
窓から前記コンタクト部に照射して、このコンタクト部
を破壊し、前記第1のヒューズ素子と第2のヒューズ素
子とを電気的に分離することを特徴とするヒューズの切
断方法。 - 【請求項21】 請求項7乃至請求項12のいづれかに
記載の半導体装置において、レーザビームを前記ヒュー
ズ窓から前記第3のヒューズ素子に照射してこの第3の
ヒューズ素子を破壊し、前記第1のヒューズ素子と第2
のヒューズ素子とを電気的に分離することを特徴とする
ヒューズの切断方法。 - 【請求項22】 請求項13乃至請求項19のいづれか
に記載の半導体装置において、レーザビームを前記コン
タクト部に照射して、このコンタクト部を破壊し、前記
第1のヒューズ素子と第2のヒューズ素子とを電気的に
分離することを特徴とするヒューズの切断方法。 - 【請求項23】 前記レーザビームのビーム径は、少な
くとも前記コンタクト部又は前記第3のヒューズ素子の
最大径よりも大きいことを特徴とする請求項20乃至請
求項22のいづれかに記載のヒューズの切断方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02189896A JP3625560B2 (ja) | 1995-05-16 | 1996-01-15 | 半導体装置およびヒューズの切断方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-116677 | 1995-05-16 | ||
JP11667795 | 1995-05-16 | ||
JP02189896A JP3625560B2 (ja) | 1995-05-16 | 1996-01-15 | 半導体装置およびヒューズの切断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0936234A true JPH0936234A (ja) | 1997-02-07 |
JP3625560B2 JP3625560B2 (ja) | 2005-03-02 |
Family
ID=26359034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02189896A Expired - Fee Related JP3625560B2 (ja) | 1995-05-16 | 1996-01-15 | 半導体装置およびヒューズの切断方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3625560B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000076829A (ko) * | 1999-03-12 | 2000-12-26 | 니시무로 타이죠 | 반도체 집적 회로 및 반도체 집적 회로의 제조 방법 |
KR100297222B1 (ko) * | 1997-01-14 | 2001-08-07 | 가네꼬 히사시 | 반도체장치및그제조방법 |
US6686644B2 (en) | 2001-04-24 | 2004-02-03 | Fujitsu Limited | Semiconductor device provided with fuse and method of disconnecting fuse |
US7119414B2 (en) | 2003-01-09 | 2006-10-10 | Oki Electric Industry Co., Ltd. | Fuse layout and method trimming |
JP2009044154A (ja) * | 2007-08-07 | 2009-02-26 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
US7550788B2 (en) | 2006-01-31 | 2009-06-23 | Elpida Memory, Inc. | Semiconductor device having fuse element arranged between electrodes formed in different wiring layers |
US7868417B2 (en) | 2007-01-26 | 2011-01-11 | Elpida Memory, Inc. | Semiconductor device including a plurality of fuse elements and attenuation members between or around the plurality of fuse elements |
CN107123635A (zh) * | 2016-02-25 | 2017-09-01 | 精工半导体有限公司 | 半导体装置及熔丝的切断方法 |
-
1996
- 1996-01-15 JP JP02189896A patent/JP3625560B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100297222B1 (ko) * | 1997-01-14 | 2001-08-07 | 가네꼬 히사시 | 반도체장치및그제조방법 |
KR20000076829A (ko) * | 1999-03-12 | 2000-12-26 | 니시무로 타이죠 | 반도체 집적 회로 및 반도체 집적 회로의 제조 방법 |
US6713837B1 (en) | 1999-03-12 | 2004-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device with fuse |
US6686644B2 (en) | 2001-04-24 | 2004-02-03 | Fujitsu Limited | Semiconductor device provided with fuse and method of disconnecting fuse |
US7119414B2 (en) | 2003-01-09 | 2006-10-10 | Oki Electric Industry Co., Ltd. | Fuse layout and method trimming |
US7550788B2 (en) | 2006-01-31 | 2009-06-23 | Elpida Memory, Inc. | Semiconductor device having fuse element arranged between electrodes formed in different wiring layers |
US7868417B2 (en) | 2007-01-26 | 2011-01-11 | Elpida Memory, Inc. | Semiconductor device including a plurality of fuse elements and attenuation members between or around the plurality of fuse elements |
JP2009044154A (ja) * | 2007-08-07 | 2009-02-26 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
TWI449156B (zh) * | 2007-08-07 | 2014-08-11 | Samsung Electronics Co Ltd | 半導體裝置及其形成方法 |
CN107123635A (zh) * | 2016-02-25 | 2017-09-01 | 精工半导体有限公司 | 半导体装置及熔丝的切断方法 |
CN107123635B (zh) * | 2016-02-25 | 2021-07-23 | 艾普凌科有限公司 | 半导体装置及熔丝的切断方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3625560B2 (ja) | 2005-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402464B2 (en) | Fuse box of semiconductor device and fabrication method thereof | |
US7713793B2 (en) | Fuse of semiconductor device and method for manufacturing the same | |
JPH07307387A (ja) | 半導体装置 | |
KR100405027B1 (ko) | 집적회로장치의퓨즈구조물및그의제조방법 | |
JP2003086687A (ja) | 半導体装置 | |
JPH0936234A (ja) | 半導体装置およびヒューズの切断方法 | |
US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
KR100332456B1 (ko) | 퓨즈를 갖는 반도체 소자 및 그 제조방법 | |
JP3820326B2 (ja) | 半導体メモリ装置とその作製方法 | |
JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
JPH07263558A (ja) | 半導体装置 | |
KR950001753B1 (ko) | 반도체장치 및 그 제조방법 | |
JP3287293B2 (ja) | 半導体装置およびその製造方法 | |
JPH0917872A (ja) | 半導体装置 | |
JPH09172087A (ja) | 半導体装置 | |
KR100578224B1 (ko) | 반도체 메모리 장치의 제조방법 | |
KR100605608B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
US20060226508A1 (en) | Semiconductor device having patterns for protecting fuses and method of fabricating the semiconductor device | |
KR100853460B1 (ko) | 반도체 장치 제조방법 | |
KR100921829B1 (ko) | 반도체 장치 및 그 제조방법 | |
KR100495911B1 (ko) | 캐패시터용 접착층을 안티퓨즈로 이용한 반도체 메모리 장치 | |
KR20050121589A (ko) | 반도체 메모리소자의 퓨즈 및 리페어 방법 | |
KR100587634B1 (ko) | 반도체 메모리 장치 | |
KR100792442B1 (ko) | 퓨즈 패턴을 구비하는 반도체 소자 및 그의 제조방법 | |
KR20100002673A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041027 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041130 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |