JPH0936234A - 半導体装置およびヒューズの切断方法 - Google Patents
半導体装置およびヒューズの切断方法Info
- Publication number
- JPH0936234A JPH0936234A JP2189896A JP2189896A JPH0936234A JP H0936234 A JPH0936234 A JP H0936234A JP 2189896 A JP2189896 A JP 2189896A JP 2189896 A JP2189896 A JP 2189896A JP H0936234 A JPH0936234 A JP H0936234A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- fuse element
- insulating film
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 設計マージンが十分に確保され、チップ上の
占領面積が小さく、また残膜がもたらす電気的導通によ
る不良の発生を抑えた半導体装置及びヒューズの切断方
法を提供する。 【解決手段】 半導体装置内のヒューズ１００は、互い
に接続された複数のヒューズ素子１０、１１からなり、
これらのヒューズ素子のコンタクト部１２を破壊するこ
とによりヒューズ切断を行う。コンタクト部は半導体基
板の上に形成される絶縁保護膜の開口部で構成されるヒ
ューズ窓の内側に配置されレーザビームはこのヒューズ
窓を介してヒューズに照射される。第１のヒューズ素子
の上に第２のヒューズ素子が配置されているヒューズ
は、コンタクト部がレーザービームによりブローされ易
くヒューズの切断不良が起こり難い。
占領面積が小さく、また残膜がもたらす電気的導通によ
る不良の発生を抑えた半導体装置及びヒューズの切断方
法を提供する。 【解決手段】 半導体装置内のヒューズ１００は、互い
に接続された複数のヒューズ素子１０、１１からなり、
これらのヒューズ素子のコンタクト部１２を破壊するこ
とによりヒューズ切断を行う。コンタクト部は半導体基
板の上に形成される絶縁保護膜の開口部で構成されるヒ
ューズ窓の内側に配置されレーザビームはこのヒューズ
窓を介してヒューズに照射される。第１のヒューズ素子
の上に第２のヒューズ素子が配置されているヒューズ
は、コンタクト部がレーザービームによりブローされ易
くヒューズの切断不良が起こり難い。
Description
【０００１】
【発明の属する技術分野】本発明は、ヒューズ素子を備
えた半導体装置及びヒュ−ズの切断方法に関し、特に高
密度化、高集積化を図った半導体装置に用いて好適なヒ
ュ−ズ及びその切断方法に関するものである。
えた半導体装置及びヒュ−ズの切断方法に関し、特に高
密度化、高集積化を図った半導体装置に用いて好適なヒ
ュ−ズ及びその切断方法に関するものである。
【０００２】
【従来の技術】半導体装置に組み込まれている半導体素
子のサイズが微細化され、１つの半導体チップの中に含
まれる素子数が巨大化するにつれて、欠陥密度の水準も
向上するが、開発段階や量産の初期においては低い歩留
まりが問題になっている。この問題を解決するために、
冗長回路技術が提案され、実用化されてきた。ここでは
１例としてメモリ素子において製造工程中に作られる欠
陥を救済する冗長回路について説明する。冗長回路はメ
モリ配列中に欠陥の行又は列あるいはメモリセルが存在
した場合にスペアの行や列を何本か用意しておき、欠陥
部分に相当するアドレス信号が入った時に、代わりにス
ペアの行や列を選択するように構成することによって欠
陥を含みながら製品を良品として扱うことができる。冗
長回路を導入することによってチップ面積は増大するが
歩留まり改善率が高くなる。こうした冗長回路を実現す
る上で各チップによってランダムに発生する欠陥箇所に
対応するアドレスをスペア部分に割付ける１種のプログ
ラミングの手段の選択が重要になる。この手段はいろい
ろあるが冗長回路のためのチップ面積の増加が小さく加
工上のマージンの大きいレーザによるヒューズ切断が最
も多く用いられる。半導体装置におけるヒューズはこの
ようなところに用いることが多い。
子のサイズが微細化され、１つの半導体チップの中に含
まれる素子数が巨大化するにつれて、欠陥密度の水準も
向上するが、開発段階や量産の初期においては低い歩留
まりが問題になっている。この問題を解決するために、
冗長回路技術が提案され、実用化されてきた。ここでは
１例としてメモリ素子において製造工程中に作られる欠
陥を救済する冗長回路について説明する。冗長回路はメ
モリ配列中に欠陥の行又は列あるいはメモリセルが存在
した場合にスペアの行や列を何本か用意しておき、欠陥
部分に相当するアドレス信号が入った時に、代わりにス
ペアの行や列を選択するように構成することによって欠
陥を含みながら製品を良品として扱うことができる。冗
長回路を導入することによってチップ面積は増大するが
歩留まり改善率が高くなる。こうした冗長回路を実現す
る上で各チップによってランダムに発生する欠陥箇所に
対応するアドレスをスペア部分に割付ける１種のプログ
ラミングの手段の選択が重要になる。この手段はいろい
ろあるが冗長回路のためのチップ面積の増加が小さく加
工上のマージンの大きいレーザによるヒューズ切断が最
も多く用いられる。半導体装置におけるヒューズはこの
ようなところに用いることが多い。
【０００３】従来技術による半導体装置に用いるヒュ−
ズは、ポリシリコンやＷ（タングステン）、Ａｌ（アル
ミニウム）などの１層の導電層、ポリシリコン上にＷＳ
ｉなどのシリサイドを形成した構造や、Ａｌなどの下に
Ｔｉ（チタン）／ＴｉＮ（チタンナイトランド）を形成
した２層の導電層から構成されている。形状的には１本
の棒状のものや切断部のみを細める形状が多く、また切
断する手法としてはレーザビームを照射する方法が一般
的である。
ズは、ポリシリコンやＷ（タングステン）、Ａｌ（アル
ミニウム）などの１層の導電層、ポリシリコン上にＷＳ
ｉなどのシリサイドを形成した構造や、Ａｌなどの下に
Ｔｉ（チタン）／ＴｉＮ（チタンナイトランド）を形成
した２層の導電層から構成されている。形状的には１本
の棒状のものや切断部のみを細める形状が多く、また切
断する手法としてはレーザビームを照射する方法が一般
的である。
【０００４】
【発明が解決しようとする課題】ヒューズは、主として
メモリ素子の不良ビットをスペアビットに置き換え救済
するのに用いられているが、現在救済効率を上げる為に
スペアビットを増やす傾向にあり、それに伴い置き換え
に用いられているヒューズの本数も増加する傾向にあ
る。そのため、前記ヒューズへの配線も増加するので設
計が難航する場合やチップサイズの増加が問題となって
いる。また、ヒューズ材料をＷ．Ａ１などの導電性金属
材料にした場合やとくにＷやＡ１の下にＴｉ／ＴｉＮを
形成して２層にした場合は、ヒューズをレーザービーム
で切断する際に残膜が発生し、電気的な切断ができず完
全なビットの置き換えが行えないで不良となるケースが
あった。この問題について図面を参照しながらさらに説
明する。図１９は、半導体基板上に形成された従来のヒ
ューズの平面図であり、図２０は、この従来のヒューズ
のみを示した斜視図である。ヒューズは、集積回路間、
半導体素子間あるいは集積回路と半導体素子間などを接
続する配線を中断しその間に挿入されるものである。し
たがって、配線とは別異の材料で形成されているのが通
常であるが、配線とヒューズを同じ材料で構成すること
もできる。この場合は、ヒューズは切断可能な領域とこ
の領域を支持しこれと近接する領域からなる。
メモリ素子の不良ビットをスペアビットに置き換え救済
するのに用いられているが、現在救済効率を上げる為に
スペアビットを増やす傾向にあり、それに伴い置き換え
に用いられているヒューズの本数も増加する傾向にあ
る。そのため、前記ヒューズへの配線も増加するので設
計が難航する場合やチップサイズの増加が問題となって
いる。また、ヒューズ材料をＷ．Ａ１などの導電性金属
材料にした場合やとくにＷやＡ１の下にＴｉ／ＴｉＮを
形成して２層にした場合は、ヒューズをレーザービーム
で切断する際に残膜が発生し、電気的な切断ができず完
全なビットの置き換えが行えないで不良となるケースが
あった。この問題について図面を参照しながらさらに説
明する。図１９は、半導体基板上に形成された従来のヒ
ューズの平面図であり、図２０は、この従来のヒューズ
のみを示した斜視図である。ヒューズは、集積回路間、
半導体素子間あるいは集積回路と半導体素子間などを接
続する配線を中断しその間に挿入されるものである。し
たがって、配線とは別異の材料で形成されているのが通
常であるが、配線とヒューズを同じ材料で構成すること
もできる。この場合は、ヒューズは切断可能な領域とこ
の領域を支持しこれと近接する領域からなる。
【０００５】図２０では、半導体基板上に形成された絶
縁保護膜に形成された開口部からなるヒューズ窓の内部
にヒューズの切断可能な領域（切断部）が配置されてい
る。図２０に示すようにヒューズ素子１は、切断部が細
くなっており、そのため切断性が向上している。図１９
のように、半導体基板（図示せず）上に、分離されたＡ
ｌなどの配線４が配置形成されており、複数のヒユーズ
１は、分離された各配線４を各々接続している。配線４
とヒユーズ１の上には、絶縁膜（図示せず）及び絶縁保
護膜（図示せず）が形成されている。ヒューズ１の切断
部近傍は、絶縁保護膜に形成された開口部であるヒュー
ズ窓２の内側に配置されている。レーザビームは、この
ヒユーズ窓２から照射されてヒューズ１を溶断する。前
記配線４とヒューズ１とはコンタクト部５で接続されて
おり電気的に導通している。このようにヒューズ窓２を
挟んでヒューズ１の本数分の配線４をその両側に設ける
とスペース的に大きな無駄になってしまう。
縁保護膜に形成された開口部からなるヒューズ窓の内部
にヒューズの切断可能な領域（切断部）が配置されてい
る。図２０に示すようにヒューズ素子１は、切断部が細
くなっており、そのため切断性が向上している。図１９
のように、半導体基板（図示せず）上に、分離されたＡ
ｌなどの配線４が配置形成されており、複数のヒユーズ
１は、分離された各配線４を各々接続している。配線４
とヒユーズ１の上には、絶縁膜（図示せず）及び絶縁保
護膜（図示せず）が形成されている。ヒューズ１の切断
部近傍は、絶縁保護膜に形成された開口部であるヒュー
ズ窓２の内側に配置されている。レーザビームは、この
ヒユーズ窓２から照射されてヒューズ１を溶断する。前
記配線４とヒューズ１とはコンタクト部５で接続されて
おり電気的に導通している。このようにヒューズ窓２を
挟んでヒューズ１の本数分の配線４をその両側に設ける
とスペース的に大きな無駄になってしまう。
【０００６】次に、ヒューズをレーザービームで切断す
る際の問題点について説明する。図２１は、従来の半導
体基板上のヒューズの断面図である。この図は、図１９
のＡ−Ａ′線に沿う部分の断面であり半導体基板の絶縁
保護膜にヒユーズ窓をあけた部分の近傍を拡大したもの
である。シリコン半導体基板２００上には、ＳｉＯ2膜
１０１、ＢＳＰＧ（Boron-doped Phospho-Silicate Gla
ss) 膜１０２が設けられ、その上にヒューズ１が存在し
ている。ヒューズ１は、２層構造になっており、下側が
Ｔｉ／ＴｉＮ膜５４、上側がＷ膜５３になるように構成
されている。ヒューズ１の上には、層間絶縁膜である第
１のＳｉＯ2 膜１０３、第２のＳｉＯ2膜１０４、第３
のＳｉＯ2 膜１０５が形成され、さらに絶縁保護膜であ
るＳｉＯ2 膜１０６及びＳｉ3 Ｎ4 膜１０７が形成され
ている。そして、ヒューズ１をレーザービームで切断し
易いようにヒューズ１上の絶縁膜を薄くする必要があ
り、そのため絶縁保護膜であるＳｉ3 Ｎ4 膜１０７に開
口部（ヒユーズ窓）２を開け、さらに同じく絶縁保護膜
であるＳｉＯ2 膜１０６と第３のＳｉＯ2 膜１０５の１
部をエッチング処理で選択的に除いている。図２２は、
この状態の従来のヒューズにレーザービームで切断する
ときの半導体基板上のヒユーズの断面図である。図中の
矢印Ｚはレーザービームであり、ヒューズ１の切断しよ
うとする部分に照射する。
る際の問題点について説明する。図２１は、従来の半導
体基板上のヒューズの断面図である。この図は、図１９
のＡ−Ａ′線に沿う部分の断面であり半導体基板の絶縁
保護膜にヒユーズ窓をあけた部分の近傍を拡大したもの
である。シリコン半導体基板２００上には、ＳｉＯ2膜
１０１、ＢＳＰＧ（Boron-doped Phospho-Silicate Gla
ss) 膜１０２が設けられ、その上にヒューズ１が存在し
ている。ヒューズ１は、２層構造になっており、下側が
Ｔｉ／ＴｉＮ膜５４、上側がＷ膜５３になるように構成
されている。ヒューズ１の上には、層間絶縁膜である第
１のＳｉＯ2 膜１０３、第２のＳｉＯ2膜１０４、第３
のＳｉＯ2 膜１０５が形成され、さらに絶縁保護膜であ
るＳｉＯ2 膜１０６及びＳｉ3 Ｎ4 膜１０７が形成され
ている。そして、ヒューズ１をレーザービームで切断し
易いようにヒューズ１上の絶縁膜を薄くする必要があ
り、そのため絶縁保護膜であるＳｉ3 Ｎ4 膜１０７に開
口部（ヒユーズ窓）２を開け、さらに同じく絶縁保護膜
であるＳｉＯ2 膜１０６と第３のＳｉＯ2 膜１０５の１
部をエッチング処理で選択的に除いている。図２２は、
この状態の従来のヒューズにレーザービームで切断する
ときの半導体基板上のヒユーズの断面図である。図中の
矢印Ｚはレーザービームであり、ヒューズ１の切断しよ
うとする部分に照射する。
【０００７】この場合、レーザービーム（矢印Ｚ）を照
射すると、破壊されたヒューズ１とヒューズ１上に存在
する層間膜である第１のＳｉＯ2 膜１０３、第２のＳｉ
Ｏ2膜１０４、第３のＳｉＯ2 膜１０５が除去され外観
的及び電気的に切断される。しかし、本来ならヒューズ
１は完全に除去されなければならないが、２層構造で下
にＴｉ／ＴｉＮ膜５４が存在した場合は、これが残膜と
して残る可能性が高く完全な切断にはならない場合があ
る。例えば、不良ビットをスペアビットに置き換えるこ
とができず不良となることがある。上記したように、従
来の半導体装置に用いるヒューズ素子は、設計マージン
が十分に確保されず、また、ヒューズをレーザービーム
により切断したときの残膜がもたらす電気的導通が原因
となって不良が発生する可能性があるという問題があっ
た。本発明は、このような事情によりなされたものであ
り、設計マージンが十分に確保され、チップ上の占領面
積が小さく、また、残膜がもたらす電気的導通による不
良の発生を抑えた半導体装置及び半導体装置に用いるヒ
ューズの切断方法を提供する。
射すると、破壊されたヒューズ１とヒューズ１上に存在
する層間膜である第１のＳｉＯ2 膜１０３、第２のＳｉ
Ｏ2膜１０４、第３のＳｉＯ2 膜１０５が除去され外観
的及び電気的に切断される。しかし、本来ならヒューズ
１は完全に除去されなければならないが、２層構造で下
にＴｉ／ＴｉＮ膜５４が存在した場合は、これが残膜と
して残る可能性が高く完全な切断にはならない場合があ
る。例えば、不良ビットをスペアビットに置き換えるこ
とができず不良となることがある。上記したように、従
来の半導体装置に用いるヒューズ素子は、設計マージン
が十分に確保されず、また、ヒューズをレーザービーム
により切断したときの残膜がもたらす電気的導通が原因
となって不良が発生する可能性があるという問題があっ
た。本発明は、このような事情によりなされたものであ
り、設計マージンが十分に確保され、チップ上の占領面
積が小さく、また、残膜がもたらす電気的導通による不
良の発生を抑えた半導体装置及び半導体装置に用いるヒ
ューズの切断方法を提供する。
【０００８】
【課題を解決するための手段】本発明は、導電材料から
構成されたヒューズを有する半導体装置において、ヒュ
ーズが互いに接続された複数のヒューズ素子からなり、
これらのヒューズ素子のコンタクト部を破壊することに
よりヒューズ切断を行うことを特徴としている。そのた
め前記コンタクト部は半導体基板の上に形成される絶縁
保護膜の開口部で構成されるヒューズ窓の内側に配置さ
れ、レーザビームはこのヒューズ窓を介してヒューズに
照射されることを特徴としている。ここで、第１のヒュ
ーズ素子及び前記第２のヒューズ素子は半導体装置表面
の保護膜に開けられた窓穴の少なくとも一つの辺から同
一方向に延在しており、コンタクトの存在する両ヒュー
ズ素子の先端は窓穴内に存在する。ヒューズは、第１の
ヒューズ素子と第２のヒューズ素子の先端とコンタクト
とをレーザービームにより破壊することにより切断され
る。第１のヒューズ素子の上に第２のヒューズ素子が配
置されているヒューズ、このヒューズにおいて第２のヒ
ューズ素子のコンタクトが形成されている先端部分とそ
れ以外の領域との間に跪弱部を設けたヒューズ及び第１
及び第２のヒューズ素子を同じ平面上に配置しさらに第
３のヒューズ素子を用いて前記両素子を電気的に接合し
たヒューズおのおのは、ともにコンタクト部及び第２の
ヒューズ素子がレーザービームによりブローされ易く、
ヒューズの切断不良が起こり難い。また、第１及び第２
のヒューズ素子を上下に重ねて配置することもできるの
で従来よりヒューズ面積が低減される。ヒューズは、集
積回路間、半導体素子間あるいは集積回路と半導体素子
間などを接続する配線に挿入されるものである。したが
って、配線とは別異の材料で形成されているのが通常で
あるが、配線とヒューズを同じ材料で構成することもで
きる。この場合は、ヒューズは切断可能な領域とこの領
域を支持しこれと近接する領域からなる。
構成されたヒューズを有する半導体装置において、ヒュ
ーズが互いに接続された複数のヒューズ素子からなり、
これらのヒューズ素子のコンタクト部を破壊することに
よりヒューズ切断を行うことを特徴としている。そのた
め前記コンタクト部は半導体基板の上に形成される絶縁
保護膜の開口部で構成されるヒューズ窓の内側に配置さ
れ、レーザビームはこのヒューズ窓を介してヒューズに
照射されることを特徴としている。ここで、第１のヒュ
ーズ素子及び前記第２のヒューズ素子は半導体装置表面
の保護膜に開けられた窓穴の少なくとも一つの辺から同
一方向に延在しており、コンタクトの存在する両ヒュー
ズ素子の先端は窓穴内に存在する。ヒューズは、第１の
ヒューズ素子と第２のヒューズ素子の先端とコンタクト
とをレーザービームにより破壊することにより切断され
る。第１のヒューズ素子の上に第２のヒューズ素子が配
置されているヒューズ、このヒューズにおいて第２のヒ
ューズ素子のコンタクトが形成されている先端部分とそ
れ以外の領域との間に跪弱部を設けたヒューズ及び第１
及び第２のヒューズ素子を同じ平面上に配置しさらに第
３のヒューズ素子を用いて前記両素子を電気的に接合し
たヒューズおのおのは、ともにコンタクト部及び第２の
ヒューズ素子がレーザービームによりブローされ易く、
ヒューズの切断不良が起こり難い。また、第１及び第２
のヒューズ素子を上下に重ねて配置することもできるの
で従来よりヒューズ面積が低減される。ヒューズは、集
積回路間、半導体素子間あるいは集積回路と半導体素子
間などを接続する配線に挿入されるものである。したが
って、配線とは別異の材料で形成されているのが通常で
あるが、配線とヒューズを同じ材料で構成することもで
きる。この場合は、ヒューズは切断可能な領域とこの領
域を支持しこれと近接する領域からなる。
【０００９】本発明の第１の発明は、請求項１に記載の
半導体装置において、ヒューズが形成された半導体基板
と、前記半導体基板上に形成された第１の絶縁膜と、前
記第１の絶縁膜上に形成された第１のヒューズ素子と、
前記第１の絶縁膜及び前記第１のヒューズ素子の上に形
成され、前記第１のヒューズ素子の先端部に至るコンタ
クト開口部を有する第２の絶縁膜と、前記第２の絶縁膜
上に形成され、前記コンタクト開口部においてその先端
部と前記第１のヒューズ素子の先端部とが電気的に接続
されるコンタクト部を有する第２のヒューズ素子と、前
記第２の絶縁膜及び前記第２のヒューズ素子の上に形成
された第３の絶縁膜と、前記第３の絶縁膜上に形成さ
れ、少なくとも前記コンタクト部が形成された領域の上
にはレーザビーム照射用のヒューズ窓が開口されている
絶縁保護膜とを備え、前記ヒューズは、前記第１のヒュ
ーズ素子と前記第２のヒューズ素子とから構成されてい
ることを特徴とする。第２の発明は、請求項７に記載の
半導体装置において、ヒューズが形成された半導体基板
と、前記半導体基板上に形成された第１の絶縁膜と、前
記第１の絶縁膜上に形成され、互いに先端部が所定の間
隔を隔てて対向している第１及び第２のヒューズ素子
と、前記第１の絶縁膜及び前記第１及び第２のヒューズ
素子の上に形成され、前記第１及び第２のヒューズ素子
の前記互いに対向している先端部に至るコンタクト開口
部を有する第２の絶縁膜と、前記第２の絶縁膜上に形成
され、前記コンタクト開口部内において前記第１及び第
２のヒューズ素子の前記互いに対向している先端部と電
気的に接続する第３のヒューズ素子と、前記第２の絶縁
膜及び前記第３のヒューズ素子の上に形成された第３の
絶縁膜と、前記第３の絶縁膜上に形成され、少なくとも
前記第３のヒューズ素子が形成されている領域にはレー
ザビーム照射用のヒューズ窓が開口されている絶縁保護
膜とを備え、前記ヒューズは、前記第１のヒューズ素
子、前記第２のヒューズ素子及び第３のヒューズ素子か
ら構成されていることを特徴とする。
半導体装置において、ヒューズが形成された半導体基板
と、前記半導体基板上に形成された第１の絶縁膜と、前
記第１の絶縁膜上に形成された第１のヒューズ素子と、
前記第１の絶縁膜及び前記第１のヒューズ素子の上に形
成され、前記第１のヒューズ素子の先端部に至るコンタ
クト開口部を有する第２の絶縁膜と、前記第２の絶縁膜
上に形成され、前記コンタクト開口部においてその先端
部と前記第１のヒューズ素子の先端部とが電気的に接続
されるコンタクト部を有する第２のヒューズ素子と、前
記第２の絶縁膜及び前記第２のヒューズ素子の上に形成
された第３の絶縁膜と、前記第３の絶縁膜上に形成さ
れ、少なくとも前記コンタクト部が形成された領域の上
にはレーザビーム照射用のヒューズ窓が開口されている
絶縁保護膜とを備え、前記ヒューズは、前記第１のヒュ
ーズ素子と前記第２のヒューズ素子とから構成されてい
ることを特徴とする。第２の発明は、請求項７に記載の
半導体装置において、ヒューズが形成された半導体基板
と、前記半導体基板上に形成された第１の絶縁膜と、前
記第１の絶縁膜上に形成され、互いに先端部が所定の間
隔を隔てて対向している第１及び第２のヒューズ素子
と、前記第１の絶縁膜及び前記第１及び第２のヒューズ
素子の上に形成され、前記第１及び第２のヒューズ素子
の前記互いに対向している先端部に至るコンタクト開口
部を有する第２の絶縁膜と、前記第２の絶縁膜上に形成
され、前記コンタクト開口部内において前記第１及び第
２のヒューズ素子の前記互いに対向している先端部と電
気的に接続する第３のヒューズ素子と、前記第２の絶縁
膜及び前記第３のヒューズ素子の上に形成された第３の
絶縁膜と、前記第３の絶縁膜上に形成され、少なくとも
前記第３のヒューズ素子が形成されている領域にはレー
ザビーム照射用のヒューズ窓が開口されている絶縁保護
膜とを備え、前記ヒューズは、前記第１のヒューズ素
子、前記第２のヒューズ素子及び第３のヒューズ素子か
ら構成されていることを特徴とする。
【００１０】第３の発明は、請求項１３に記載の半導体
装置において、ヒューズが形成された半導体基板と、前
記半導体基板上に形成された第１の絶縁膜と、前記第１
の絶縁膜上に形成された第１のヒューズ素子と、前記第
１の絶縁膜及び前記第１のヒューズ素子の上に形成さ
れ、前記第１のヒューズ素子の先端部に至るコンタクト
開口部を有する第２の絶縁膜と、前記第２の絶縁膜上に
形成され、前記コンタクト開口部においてその先端部と
前記第１のヒューズ素子の先端部とが電気的に接続され
るコンタクト部を有する第２のヒューズ素子と、前記第
２の絶縁膜及び前記第２のヒューズ素子の上に形成され
た第３の絶縁膜とを備え、前記ヒューズは、前記第１の
ヒューズ素子と前記第２のヒューズ素子とから構成さ
れ、前記第２のヒューズ素子の前記先端部とこの先端部
以外の領域との境界部分には括れ部が形成されているこ
とを特徴とする。第４の発明は、請求項２０に記載の半
導体装置のヒューズ切断方法において、レーザビームを
前記ヒューズ窓から前記コンタクト部に照射して、この
コンタクト部を破壊し、前記第１のヒューズ素子と第２
のヒューズ素子とを電気的に分離することを特徴とす
る。第５の発明は、請求項２１に記載の半導体装置のヒ
ューズ切断方法において、レーザビームを前記ヒューズ
窓から前記第３のヒューズ素子に照射してこの第３のヒ
ューズ素子を破壊し、前記第１のヒューズ素子と第２の
ヒューズ素子とを電気的に分離することを特徴とする。
第６の発明は、請求項２２に記載の半導体装置のヒュー
ズ切断方法において、レーザビームを前記コンタクト部
に照射して、このコンタクト部を破壊し、前記第１のヒ
ューズ素子と第２のヒューズ素子とを電気的に分離する
ことを特徴とする。
装置において、ヒューズが形成された半導体基板と、前
記半導体基板上に形成された第１の絶縁膜と、前記第１
の絶縁膜上に形成された第１のヒューズ素子と、前記第
１の絶縁膜及び前記第１のヒューズ素子の上に形成さ
れ、前記第１のヒューズ素子の先端部に至るコンタクト
開口部を有する第２の絶縁膜と、前記第２の絶縁膜上に
形成され、前記コンタクト開口部においてその先端部と
前記第１のヒューズ素子の先端部とが電気的に接続され
るコンタクト部を有する第２のヒューズ素子と、前記第
２の絶縁膜及び前記第２のヒューズ素子の上に形成され
た第３の絶縁膜とを備え、前記ヒューズは、前記第１の
ヒューズ素子と前記第２のヒューズ素子とから構成さ
れ、前記第２のヒューズ素子の前記先端部とこの先端部
以外の領域との境界部分には括れ部が形成されているこ
とを特徴とする。第４の発明は、請求項２０に記載の半
導体装置のヒューズ切断方法において、レーザビームを
前記ヒューズ窓から前記コンタクト部に照射して、この
コンタクト部を破壊し、前記第１のヒューズ素子と第２
のヒューズ素子とを電気的に分離することを特徴とす
る。第５の発明は、請求項２１に記載の半導体装置のヒ
ューズ切断方法において、レーザビームを前記ヒューズ
窓から前記第３のヒューズ素子に照射してこの第３のヒ
ューズ素子を破壊し、前記第１のヒューズ素子と第２の
ヒューズ素子とを電気的に分離することを特徴とする。
第６の発明は、請求項２２に記載の半導体装置のヒュー
ズ切断方法において、レーザビームを前記コンタクト部
に照射して、このコンタクト部を破壊し、前記第１のヒ
ューズ素子と第２のヒューズ素子とを電気的に分離する
ことを特徴とする。
【００１１】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図１乃至図５を参照しながら
第１の発明の実施の形態を説明する。図１は、半導体基
板上に形成された配線間に配置されたヒューズの平面
図、図２は、半導体基板上に配置されたヒューズの斜視
図、図３は、図１のＢ−Ｂ′線に沿う部分の断面図、図
４は、図３のヒューズがレーザビームにより切断される
状態を説明する半導体基板の断面図、図５は、レーザビ
ームが照射された半導体基板上のヒューズ窓の平面図で
ある。この発明の実施に形態のヒューズ１００は、半導
体基板上の絶縁保護膜に開口したヒューズ窓２の長辺側
の１辺からのみ延在しており、ヒューズの端部は、ヒュ
ーズ窓２のほぼ中央に存在している。ヒューズ１００
は、第１のヒューズ素子１０とその下に配置された第２
のヒューズ素子１１を有し、第１及び第２のヒューズ素
子１０、１１の先端はコンタクト部１２により電気的に
接続されている。すなわちこのヒューズ１００は、上下
２層の導電層から形成された２層構造素子になってい
る。図２に示すように下層の第１のヒューズ素子１０と
上層の第２のヒューズ素子１１は、並行に重なってお
り、それぞれの先端部のコンタクト部１２で接続されて
いる。
の形態を説明する。まず、図１乃至図５を参照しながら
第１の発明の実施の形態を説明する。図１は、半導体基
板上に形成された配線間に配置されたヒューズの平面
図、図２は、半導体基板上に配置されたヒューズの斜視
図、図３は、図１のＢ−Ｂ′線に沿う部分の断面図、図
４は、図３のヒューズがレーザビームにより切断される
状態を説明する半導体基板の断面図、図５は、レーザビ
ームが照射された半導体基板上のヒューズ窓の平面図で
ある。この発明の実施に形態のヒューズ１００は、半導
体基板上の絶縁保護膜に開口したヒューズ窓２の長辺側
の１辺からのみ延在しており、ヒューズの端部は、ヒュ
ーズ窓２のほぼ中央に存在している。ヒューズ１００
は、第１のヒューズ素子１０とその下に配置された第２
のヒューズ素子１１を有し、第１及び第２のヒューズ素
子１０、１１の先端はコンタクト部１２により電気的に
接続されている。すなわちこのヒューズ１００は、上下
２層の導電層から形成された２層構造素子になってい
る。図２に示すように下層の第１のヒューズ素子１０と
上層の第２のヒューズ素子１１は、並行に重なってお
り、それぞれの先端部のコンタクト部１２で接続されて
いる。
【００１２】第１のヒューズ素子１０の先端部は、他の
部分より幅広になっており、第２のヒューズ素子１１の
先端部は、他の部分との間に括れ部１５が形成されてい
る。半導体基板上の配線１４は、第１のヒューズ素子１
０に接続されており、このヒューズ素子１０と同一の材
料で構成されている。また、配線１３は、第２のヒュー
ズ素子１１に接続されており、このヒューズ素子１１と
同一の材料で構成されている。ヒューズ窓２の内側にお
いて配線１３、１４は、第１及び第２のヒューズ素子１
０、１１が存在する側のみに存在する。この発明の実施
の形態のヒューズの半導体基板における配置を図３を参
照して説明する。ヒューズ１００は、シリコン半導体基
板２００上にＳｉＯ2 膜１０１、ＢＰＳＧ膜１０２が設
けられ、その上に第１のヒューズ素子１０が形成され
る。第１のヒューズ素子１０は２層構造になっており、
下にＴｉ／ＴｉＮ膜５４が形成され、その上にＷ膜５３
が形成されている。第１のヒューズ素子１０の上には、
層間絶縁膜である第１のＳｉＯ2 膜１０３、その上に第
２のＳｉＯ2 膜１０４が形成されている。第２のＳｉＯ
2 膜１０４の上には第２のヒューズ素子１１が設けられ
ている。第２のヒューズ素子１１も第１のヒューズ素子
１０と同じく２層構造になっており、下にＴｉ／ＴｉＮ
膜５２が形成され、その上にＡ１膜５１が形成されてい
る。
部分より幅広になっており、第２のヒューズ素子１１の
先端部は、他の部分との間に括れ部１５が形成されてい
る。半導体基板上の配線１４は、第１のヒューズ素子１
０に接続されており、このヒューズ素子１０と同一の材
料で構成されている。また、配線１３は、第２のヒュー
ズ素子１１に接続されており、このヒューズ素子１１と
同一の材料で構成されている。ヒューズ窓２の内側にお
いて配線１３、１４は、第１及び第２のヒューズ素子１
０、１１が存在する側のみに存在する。この発明の実施
の形態のヒューズの半導体基板における配置を図３を参
照して説明する。ヒューズ１００は、シリコン半導体基
板２００上にＳｉＯ2 膜１０１、ＢＰＳＧ膜１０２が設
けられ、その上に第１のヒューズ素子１０が形成され
る。第１のヒューズ素子１０は２層構造になっており、
下にＴｉ／ＴｉＮ膜５４が形成され、その上にＷ膜５３
が形成されている。第１のヒューズ素子１０の上には、
層間絶縁膜である第１のＳｉＯ2 膜１０３、その上に第
２のＳｉＯ2 膜１０４が形成されている。第２のＳｉＯ
2 膜１０４の上には第２のヒューズ素子１１が設けられ
ている。第２のヒューズ素子１１も第１のヒューズ素子
１０と同じく２層構造になっており、下にＴｉ／ＴｉＮ
膜５２が形成され、その上にＡ１膜５１が形成されてい
る。
【００１３】第１のヒューズ素子１０と第２のヒューズ
素子１１は先端部にコンタクト部１２が設けられてお
り、ここが実質的なヒューズ切断部となっている。第１
のヒューズ素子１０の先端部直上の第１及び第２のＳｉ
Ｏ2 膜１０３、１０４にこの先端部が露出するコンタク
ト孔を形成し、第２のヒューズ素子１１をこのコンタク
ト孔の内部にも形成することによってコンタクト部１２
を形成する。このときコンタクト部１２の底部でＡ１膜
５２とＷ膜５３とが電気的に接続する。第２のヒューズ
素子１１の上には層間絶縁膜である第３のＳｉＯ2 膜１
０５が形成され、その上に保護絶縁膜であるＳｉＯ2 膜
１０６とＳｉ3 Ｎ4 膜１０７とが形成されている。そし
てヒューズ１００をレーザビームで切断し易いようにヒ
ューズの切断部を含む領域を薄くする必要がある。そこ
でヒューズの切断部を含む領域上のＳｉ3 Ｎ4 膜１０７
を開口しこの部分をヒューズ窓２とする。さらにＳｉＯ
2 膜１０６とその下の第３のＳｉＯ2 膜１０５をエッチ
ング処理する。このエッチングによりＳｉＯ2 膜１０６
は開口しＳｉＯ2 膜１０５はそのヒューズ窓下の膜厚を
薄くする。レーザビームの効率を高めるために、さらに
ＳｉＯ2 膜１０５のエッチング処理を進めてヒューズ１
００の切断部の表面を露出させることもできる。
素子１１は先端部にコンタクト部１２が設けられてお
り、ここが実質的なヒューズ切断部となっている。第１
のヒューズ素子１０の先端部直上の第１及び第２のＳｉ
Ｏ2 膜１０３、１０４にこの先端部が露出するコンタク
ト孔を形成し、第２のヒューズ素子１１をこのコンタク
ト孔の内部にも形成することによってコンタクト部１２
を形成する。このときコンタクト部１２の底部でＡ１膜
５２とＷ膜５３とが電気的に接続する。第２のヒューズ
素子１１の上には層間絶縁膜である第３のＳｉＯ2 膜１
０５が形成され、その上に保護絶縁膜であるＳｉＯ2 膜
１０６とＳｉ3 Ｎ4 膜１０７とが形成されている。そし
てヒューズ１００をレーザビームで切断し易いようにヒ
ューズの切断部を含む領域を薄くする必要がある。そこ
でヒューズの切断部を含む領域上のＳｉ3 Ｎ4 膜１０７
を開口しこの部分をヒューズ窓２とする。さらにＳｉＯ
2 膜１０６とその下の第３のＳｉＯ2 膜１０５をエッチ
ング処理する。このエッチングによりＳｉＯ2 膜１０６
は開口しＳｉＯ2 膜１０５はそのヒューズ窓下の膜厚を
薄くする。レーザビームの効率を高めるために、さらに
ＳｉＯ2 膜１０５のエッチング処理を進めてヒューズ１
００の切断部の表面を露出させることもできる。
【００１４】次に、この発明の実施の形態のヒューズの
切断方法を図４、図５及び従来のヒューズの切断方法を
示す図１９を参照して説明する。図１９の従来のヒュー
ズ１に接続するＡｌ配線４は、絶縁保護膜（図示せず）
に開けたヒューズ窓２を長辺側で挟む形でその両側にヒ
ューズ素子１の本数分だけ配置されている。図１に示す
第１の発明の実施の形態のヒューズは、絶縁保護膜に開
けられたヒューズ窓２の長辺の一辺側にしか第１のヒュ
ーズ素子１０と第２のヒューズ素子１１に接続される配
線１３、１４は存在せず、ヒューズが存在する領域は、
ヒューズ窓２の内部において従来の片側分になってい
る。従って従来のヒューズに比べて本発明のヒューズの
配線の方が設計的にマージンが上がる。また、また、図
４において矢印Ｚは、レーザビームであり、ヒューズを
切断しようとする所に照射されるが、レーザビーム
（Ｚ）は、第１のヒューズ素子１０と第２のヒューズ素
子１１の先端部及びコンタクト部１２に照射される。レ
ーザビーム（Ｚ）が照射された第１のヒューズ素子１０
と第２のヒューズ素子１１の先端及びコンタクト部１２
は破壊され、第１のヒューズ素子１０、第２のヒューズ
素子１１の先端及びコンタクト部１２と第１のヒューズ
素子１０上に存在する層間絶縁膜である第１のＳｉＯ2
膜１０３、第２のＳｉＯ2 膜１０４及び第２のヒューズ
素子１１上の第３のＳｉＯ2 膜１０５が除去されて外観
的及び電気的に切断される。
切断方法を図４、図５及び従来のヒューズの切断方法を
示す図１９を参照して説明する。図１９の従来のヒュー
ズ１に接続するＡｌ配線４は、絶縁保護膜（図示せず）
に開けたヒューズ窓２を長辺側で挟む形でその両側にヒ
ューズ素子１の本数分だけ配置されている。図１に示す
第１の発明の実施の形態のヒューズは、絶縁保護膜に開
けられたヒューズ窓２の長辺の一辺側にしか第１のヒュ
ーズ素子１０と第２のヒューズ素子１１に接続される配
線１３、１４は存在せず、ヒューズが存在する領域は、
ヒューズ窓２の内部において従来の片側分になってい
る。従って従来のヒューズに比べて本発明のヒューズの
配線の方が設計的にマージンが上がる。また、また、図
４において矢印Ｚは、レーザビームであり、ヒューズを
切断しようとする所に照射されるが、レーザビーム
（Ｚ）は、第１のヒューズ素子１０と第２のヒューズ素
子１１の先端部及びコンタクト部１２に照射される。レ
ーザビーム（Ｚ）が照射された第１のヒューズ素子１０
と第２のヒューズ素子１１の先端及びコンタクト部１２
は破壊され、第１のヒューズ素子１０、第２のヒューズ
素子１１の先端及びコンタクト部１２と第１のヒューズ
素子１０上に存在する層間絶縁膜である第１のＳｉＯ2
膜１０３、第２のＳｉＯ2 膜１０４及び第２のヒューズ
素子１１上の第３のＳｉＯ2 膜１０５が除去されて外観
的及び電気的に切断される。
【００１５】ヒューズ１００に照射されるレーザビーム
（Ｚ）の径（φ１）は、第１及び第２のヒューズ素子１
０、１１の先端部及びコンタクト部１２が完全にブロー
されるために、少なくとも第１及び第２のヒューズ素子
１０、１１の径（φ２）より大きいことが必要である
（φ１＞φ２）（図５）。本来ならヒューズは完全に除
去されなければならないが、一番底面に存在する第１の
ヒューズ素子１０が２層構造でＴｉ／ＴｉＮ膜５４が形
成されている場合は、これが残膜として残る可能性が高
い。しかし、本発明ではコンタクト部１２及び第２のヒ
ューズ素子１１の先端部が完全に除去されているので完
全な切断状態となり外観的、電気的にも完全な切断が完
了することが可能となり半導体メモリ装置に用いた場合
に不良ビットをスペアビットに置き換えることができ
る。次に、図６及び図７を参照して２層構造素子からな
り、前記のものとは異なる構造のヒューズを有する第２
の発明の実施の形態を説明する。図６は、表面にヒュー
ズ窓を有する半導体基板の平面図、図７は、半導体基板
上のヒューズを示す斜視図である。
（Ｚ）の径（φ１）は、第１及び第２のヒューズ素子１
０、１１の先端部及びコンタクト部１２が完全にブロー
されるために、少なくとも第１及び第２のヒューズ素子
１０、１１の径（φ２）より大きいことが必要である
（φ１＞φ２）（図５）。本来ならヒューズは完全に除
去されなければならないが、一番底面に存在する第１の
ヒューズ素子１０が２層構造でＴｉ／ＴｉＮ膜５４が形
成されている場合は、これが残膜として残る可能性が高
い。しかし、本発明ではコンタクト部１２及び第２のヒ
ューズ素子１１の先端部が完全に除去されているので完
全な切断状態となり外観的、電気的にも完全な切断が完
了することが可能となり半導体メモリ装置に用いた場合
に不良ビットをスペアビットに置き換えることができ
る。次に、図６及び図７を参照して２層構造素子からな
り、前記のものとは異なる構造のヒューズを有する第２
の発明の実施の形態を説明する。図６は、表面にヒュー
ズ窓を有する半導体基板の平面図、図７は、半導体基板
上のヒューズを示す斜視図である。
【００１６】ヒューズ１００は、第１のヒューズ素子１
０とその下に配置された第２のヒューズ素子１１を有
し、第１及び第２のヒューズ素子１０、１１の先端はコ
ンタクト部１２により電気的に接続されている。図２に
示すように下層の第１のヒューズ素子１０と上層の第２
のヒューズ素子１１は、上下に平行であり、先端部のみ
重なっている。そしてそれぞれの先端部のコンタクト部
１２で接続されている。第１のヒューズ素子１０の先端
部は、他の部分より幅広になっており、第２のヒューズ
素子１１の先端部は、他の部分との間に括れ部１５が形
成されている。半導体基板２００上の絶縁保護膜１０７
に形成されたヒューズ窓２内のヒューズ１００の配置
は、図１９に示す従来のヒューズの配置と同じであり、
ヒューズ窓の２つの長辺方向にヒューズの長手方向が延
びている。コンタクト部１２と２つのヒューズ素子１
０、１１の先端部をレーザビームによりブローするの
で、ヒューズ切断が確実であり、さらに、第２のヒュー
ズ１１の先端部に括れ部１５が形成されているのでヒュ
ーズ切断の確実さが増す。次に、ヒューズが３つのヒュ
ーズ素子からなる半導体装置の発明の実施の形態につい
て説明する。
０とその下に配置された第２のヒューズ素子１１を有
し、第１及び第２のヒューズ素子１０、１１の先端はコ
ンタクト部１２により電気的に接続されている。図２に
示すように下層の第１のヒューズ素子１０と上層の第２
のヒューズ素子１１は、上下に平行であり、先端部のみ
重なっている。そしてそれぞれの先端部のコンタクト部
１２で接続されている。第１のヒューズ素子１０の先端
部は、他の部分より幅広になっており、第２のヒューズ
素子１１の先端部は、他の部分との間に括れ部１５が形
成されている。半導体基板２００上の絶縁保護膜１０７
に形成されたヒューズ窓２内のヒューズ１００の配置
は、図１９に示す従来のヒューズの配置と同じであり、
ヒューズ窓の２つの長辺方向にヒューズの長手方向が延
びている。コンタクト部１２と２つのヒューズ素子１
０、１１の先端部をレーザビームによりブローするの
で、ヒューズ切断が確実であり、さらに、第２のヒュー
ズ１１の先端部に括れ部１５が形成されているのでヒュ
ーズ切断の確実さが増す。次に、ヒューズが３つのヒュ
ーズ素子からなる半導体装置の発明の実施の形態につい
て説明する。
【００１７】このヒューズは、少なくとも３つのヒュー
ズ素子によって構成され、第１のヒューズ素子と第２の
ヒューズ素子が同一の絶縁膜上に形成される１層の導電
材料からなる１層構造素子であり、コンタクト部が配置
される先端部が互いに対向した位置に形成され、しかも
電気的には接続されていない第１のヒューズ素子と第２
のヒューズ素子の先端を第３のヒューズ素子によって電
気的に接続することを特徴としている。すなわち、第３
のヒューズ素子は、第１及び第２のヒューズ素子を電気
的に接続するコンタクトの役割を果たす。第１のヒュー
ズ素子と第２のヒューズ素子を電気的に接続する第３の
ヒューズ素子は、半導体基板表面の絶縁保護膜に開口さ
れたヒューズ窓の中に配置され、ヒューズの切断は、第
１のヒューズ素子と第２のヒューズ素子を電気的に接続
する第３のヒューズ素子と前記第３のヒューズ素子上の
絶縁膜（シリコン酸化膜）をレーザビームにより除去し
て第１のヒューズ素子と第２のヒューズ素子を電気的に
切断する。第３のヒューズ素子は、少なくとも第１のヒ
ューズ素子と第２のヒューズ素子の上面に位置し、ま
た、第３のヒューズ素子は、第１のヒューズ素子と第２
のヒューズ素子の各々の先端部が電気的に接続されない
範囲で近接している位置に、第１のヒューズ素子と第２
のヒューズ素子の各々の先端部が露出するようなコンタ
クト孔を開口し、このコンタクト孔を少なくとも１種類
の導電性材料で埋め込むことにより形成する。
ズ素子によって構成され、第１のヒューズ素子と第２の
ヒューズ素子が同一の絶縁膜上に形成される１層の導電
材料からなる１層構造素子であり、コンタクト部が配置
される先端部が互いに対向した位置に形成され、しかも
電気的には接続されていない第１のヒューズ素子と第２
のヒューズ素子の先端を第３のヒューズ素子によって電
気的に接続することを特徴としている。すなわち、第３
のヒューズ素子は、第１及び第２のヒューズ素子を電気
的に接続するコンタクトの役割を果たす。第１のヒュー
ズ素子と第２のヒューズ素子を電気的に接続する第３の
ヒューズ素子は、半導体基板表面の絶縁保護膜に開口さ
れたヒューズ窓の中に配置され、ヒューズの切断は、第
１のヒューズ素子と第２のヒューズ素子を電気的に接続
する第３のヒューズ素子と前記第３のヒューズ素子上の
絶縁膜（シリコン酸化膜）をレーザビームにより除去し
て第１のヒューズ素子と第２のヒューズ素子を電気的に
切断する。第３のヒューズ素子は、少なくとも第１のヒ
ューズ素子と第２のヒューズ素子の上面に位置し、ま
た、第３のヒューズ素子は、第１のヒューズ素子と第２
のヒューズ素子の各々の先端部が電気的に接続されない
範囲で近接している位置に、第１のヒューズ素子と第２
のヒューズ素子の各々の先端部が露出するようなコンタ
クト孔を開口し、このコンタクト孔を少なくとも１種類
の導電性材料で埋め込むことにより形成する。
【００１８】次に、図８乃至図１１を参照して第３の発
明の実施の形態を説明する。図８は、半導体基板上のヒ
ューズ及び配線の平面図、図９は、ヒューズの部分拡大
斜視図、図１０は、図８のＢ−Ｂ′線に沿う部分の断面
図、図１１は、図１０のヒューズがレーザビームにより
切断される状態を説明する半導体基板の断面図である。
図８の中央には第１のヒューズ素子３０１、第２のヒュ
ーズ素子３０２、第３のヒューズ素子３０３が配置され
ており、第１のヒューズ素子３０１と第２のヒューズ素
子３０２の間に第３のヒューズ素子３０３が位置してい
る。これらヒューズ素子の近傍は、半導体素子の絶縁保
護膜に、前記第３のヒューズ素子３０３にレーザビーム
が照射し易いようにヒューズ窓２が開口されており、そ
のヒューズ窓２の周辺に第１のヒューズ素子３０１と第
２のヒューズ素子３０２へのＡｌ配線４がヒューズ窓２
を挟むように両側に第１のヒューズ素子３０１と第２の
ヒューズ素子３０２の本数分が配置形成されている。第
１のヒューズ素子３０１と第２のヒューズ素子３０２へ
のＡｌ配線４は、コンタクト５で接続されておりここで
電気的に導通している。
明の実施の形態を説明する。図８は、半導体基板上のヒ
ューズ及び配線の平面図、図９は、ヒューズの部分拡大
斜視図、図１０は、図８のＢ−Ｂ′線に沿う部分の断面
図、図１１は、図１０のヒューズがレーザビームにより
切断される状態を説明する半導体基板の断面図である。
図８の中央には第１のヒューズ素子３０１、第２のヒュ
ーズ素子３０２、第３のヒューズ素子３０３が配置され
ており、第１のヒューズ素子３０１と第２のヒューズ素
子３０２の間に第３のヒューズ素子３０３が位置してい
る。これらヒューズ素子の近傍は、半導体素子の絶縁保
護膜に、前記第３のヒューズ素子３０３にレーザビーム
が照射し易いようにヒューズ窓２が開口されており、そ
のヒューズ窓２の周辺に第１のヒューズ素子３０１と第
２のヒューズ素子３０２へのＡｌ配線４がヒューズ窓２
を挟むように両側に第１のヒューズ素子３０１と第２の
ヒューズ素子３０２の本数分が配置形成されている。第
１のヒューズ素子３０１と第２のヒューズ素子３０２へ
のＡｌ配線４は、コンタクト５で接続されておりここで
電気的に導通している。
【００１９】このヒューズの構造は、図９に示すように
第１のヒューズ素子３０１、第２のヒューズ素子３０
２、第３のヒューズ素子３０３の３つのヒューズ素子に
よって構成され、第１のヒューズ素子と第２のヒューズ
素子は同じ導電材料からなり、かつ同じ導電層から構成
され、先端部は互いに対向した位置に存在し、先端部以
外の部分は互いに反対方向に延在している。そして位置
的に第３のヒューズ素子３０３は第１のヒューズ素子３
０１と第２のヒューズ素子３０２の上面に位置してい
る。第１及び第２のヒューズ素子３０１、３０２とも先
端部は、細幅部１６になっている。図１０は、ヒューズ
の半導体基板上の配置を詳細に示している。図８に示す
ヒューズ１００は、シリコン半導体基板２００上にＳｉ
Ｏ2 膜１０１、ＢＰＳＧ膜１０２が設けられ、その上に
第１のヒューズ素子３０１と第２のヒューズ素子３０２
が形成されている。図に示すように、第１のヒューズ素
子３０１と第２のヒューズ素子３０２は分離しており、
第１のヒューズ素子３０１と第２のヒューズ素子３０２
の２つだけでは電気的に導通していない状況にある。第
１のヒューズ素子３０１と第２のヒューズ素子３０２と
は同じ導電層からなり、この導電層は２層構造になって
いる。
第１のヒューズ素子３０１、第２のヒューズ素子３０
２、第３のヒューズ素子３０３の３つのヒューズ素子に
よって構成され、第１のヒューズ素子と第２のヒューズ
素子は同じ導電材料からなり、かつ同じ導電層から構成
され、先端部は互いに対向した位置に存在し、先端部以
外の部分は互いに反対方向に延在している。そして位置
的に第３のヒューズ素子３０３は第１のヒューズ素子３
０１と第２のヒューズ素子３０２の上面に位置してい
る。第１及び第２のヒューズ素子３０１、３０２とも先
端部は、細幅部１６になっている。図１０は、ヒューズ
の半導体基板上の配置を詳細に示している。図８に示す
ヒューズ１００は、シリコン半導体基板２００上にＳｉ
Ｏ2 膜１０１、ＢＰＳＧ膜１０２が設けられ、その上に
第１のヒューズ素子３０１と第２のヒューズ素子３０２
が形成されている。図に示すように、第１のヒューズ素
子３０１と第２のヒューズ素子３０２は分離しており、
第１のヒューズ素子３０１と第２のヒューズ素子３０２
の２つだけでは電気的に導通していない状況にある。第
１のヒューズ素子３０１と第２のヒューズ素子３０２と
は同じ導電層からなり、この導電層は２層構造になって
いる。
【００２０】下層にＴｉ／ＴｉＮ膜５４が形成され、そ
の上層にＷ膜５３が形成されている。第１のヒューズ素
子３０１と第２のヒューズ素子３０２の上には、層間絶
縁膜である第１のＳｉＯ2 膜１０３、第２のＳｉＯ2 膜
１０４が形成され、その上に第３のヒューズ素子３０３
が設けられ、第３のヒューズ素子３０３も第１及び第２
のヒューズ素子３０１、３０２と同じく２層構造になっ
ていて、下層にＴｉ／ＴｉＮ膜５２、上層にＡｌ膜５１
が形成されている第１のヒューズ素子３０１と第２のヒ
ューズ素子３０２の先端部に互いの先端が露出するよう
にコンタクト孔を開口し、第３のヒューズ素子３０３を
構成する導電材料を第１のヒューズ素子３０１と第２の
ヒューズ素子３０２を電気的に接合するようにコンタク
ト孔内とその近傍の第２のＳｉＯ2 膜１０４の上に形成
する。この３つのヒューズ素子が接合された部分が実質
的なヒューズ切断部となっている。第３のヒューズ素子
３０３は、第１のヒューズ素子３０１と第２のヒューズ
素子３０２とを電気的に接続するコンタクトになってい
る。次に、第３のヒューズ素子３０３上には層間絶縁膜
である第３のＳｉＯ2 膜１０５が形成され、その上に絶
縁保護膜であるＳｉＯ2 膜１０６及びＳｉ3 Ｎ4 膜１０
７が形成されている。
の上層にＷ膜５３が形成されている。第１のヒューズ素
子３０１と第２のヒューズ素子３０２の上には、層間絶
縁膜である第１のＳｉＯ2 膜１０３、第２のＳｉＯ2 膜
１０４が形成され、その上に第３のヒューズ素子３０３
が設けられ、第３のヒューズ素子３０３も第１及び第２
のヒューズ素子３０１、３０２と同じく２層構造になっ
ていて、下層にＴｉ／ＴｉＮ膜５２、上層にＡｌ膜５１
が形成されている第１のヒューズ素子３０１と第２のヒ
ューズ素子３０２の先端部に互いの先端が露出するよう
にコンタクト孔を開口し、第３のヒューズ素子３０３を
構成する導電材料を第１のヒューズ素子３０１と第２の
ヒューズ素子３０２を電気的に接合するようにコンタク
ト孔内とその近傍の第２のＳｉＯ2 膜１０４の上に形成
する。この３つのヒューズ素子が接合された部分が実質
的なヒューズ切断部となっている。第３のヒューズ素子
３０３は、第１のヒューズ素子３０１と第２のヒューズ
素子３０２とを電気的に接続するコンタクトになってい
る。次に、第３のヒューズ素子３０３上には層間絶縁膜
である第３のＳｉＯ2 膜１０５が形成され、その上に絶
縁保護膜であるＳｉＯ2 膜１０６及びＳｉ3 Ｎ4 膜１０
７が形成されている。
【００２１】そして、第３のヒューズ素子３０３をレー
ザビームで飛散させ易いようにこれらヒューズ素子上の
層間絶縁膜（ＳｉＯ2 膜）を薄くする必要がある。エッ
チング処理によって絶縁保護膜であるＳｉ3 Ｎ4 膜１０
７にヒューズ窓２を開口し、さらに絶縁保護膜であるＳ
ｉＯ2 膜１０６を開口し層間絶縁膜であるＳｉＯ2 膜１
０５のヒューズ窓下の領域の膜厚を他の領域より薄くす
る。レーザビームの効率を高めるため、さらにＳｉＯ2
膜１０５のエッチング処理を進めてヒューズ１００の切
断部の表面（とくにＡｌ膜５１）を露出させることもで
きる。次に、図１１を参照しながらこの発明の実施の形
態のヒューズの切断方法を説明する。レーザビーム
（Ｚ）は、ヒューズを切断しようとする領域に照射され
る。この発明の実施の形態では第３のヒューズ素子３０
３に照射される。レーザビーム（Ｚ）を照射された第３
のヒューズ素子３０３及び第３のヒューズ素子３０３上
の第３のＳｉＯ2 膜１０５が飛散すると、いままで第３
のヒューズ素子３０３で電気的に接続されていた第１の
ヒューズ素子３０１と第２のヒューズ素子３０２は第３
のヒューズ素子３０３が飛散した時点で完全に電気的に
切断された状態となる。
ザビームで飛散させ易いようにこれらヒューズ素子上の
層間絶縁膜（ＳｉＯ2 膜）を薄くする必要がある。エッ
チング処理によって絶縁保護膜であるＳｉ3 Ｎ4 膜１０
７にヒューズ窓２を開口し、さらに絶縁保護膜であるＳ
ｉＯ2 膜１０６を開口し層間絶縁膜であるＳｉＯ2 膜１
０５のヒューズ窓下の領域の膜厚を他の領域より薄くす
る。レーザビームの効率を高めるため、さらにＳｉＯ2
膜１０５のエッチング処理を進めてヒューズ１００の切
断部の表面（とくにＡｌ膜５１）を露出させることもで
きる。次に、図１１を参照しながらこの発明の実施の形
態のヒューズの切断方法を説明する。レーザビーム
（Ｚ）は、ヒューズを切断しようとする領域に照射され
る。この発明の実施の形態では第３のヒューズ素子３０
３に照射される。レーザビーム（Ｚ）を照射された第３
のヒューズ素子３０３及び第３のヒューズ素子３０３上
の第３のＳｉＯ2 膜１０５が飛散すると、いままで第３
のヒューズ素子３０３で電気的に接続されていた第１の
ヒューズ素子３０１と第２のヒューズ素子３０２は第３
のヒューズ素子３０３が飛散した時点で完全に電気的に
切断された状態となる。
【００２２】従来のヒューズ素子であれば、前述した通
り、もともと１つのヒューズを溶断するため、残膜によ
るリークが発生し電気的な切断が困難であったが（図１
９参照）、この発明の実施の形態では、別々に存在する
第１のヒューズ素子と第２のヒューズ素子を第３のヒュ
ーズ素子で接合しているため、第３のヒューズ素子を第
１のヒューズ素子と第２のヒューズ素子から分離し除去
することは非常に容易であり、完全な電気的切断が可能
となる。この事から本発明によるヒューズ素子を用いれ
ば、例えば、半導体メモリ装置の不良ビットをスペアビ
ットに置き換え救済することが容易となり救済効率を上
げる効果を発揮する。本発明においてはヒューズの切断
効果を上げるために切断部である第１及び第２のヒュー
ズ素子の先端部は細幅になっているが、このように細幅
部１６を形成することは他の発明の実施の形態でも同様
である。次に、図１２及び図１３を参照して１層構造素
子からなる前記とは異なるヒューズを有する第４の発明
の実施の形態を説明する。図１２は、絶縁保護膜１０７
に形成されたヒューズ窓２を有する半導体基板の平面
図、図１３は、半導体基板２００上のヒューズを示す斜
視図である。
り、もともと１つのヒューズを溶断するため、残膜によ
るリークが発生し電気的な切断が困難であったが（図１
９参照）、この発明の実施の形態では、別々に存在する
第１のヒューズ素子と第２のヒューズ素子を第３のヒュ
ーズ素子で接合しているため、第３のヒューズ素子を第
１のヒューズ素子と第２のヒューズ素子から分離し除去
することは非常に容易であり、完全な電気的切断が可能
となる。この事から本発明によるヒューズ素子を用いれ
ば、例えば、半導体メモリ装置の不良ビットをスペアビ
ットに置き換え救済することが容易となり救済効率を上
げる効果を発揮する。本発明においてはヒューズの切断
効果を上げるために切断部である第１及び第２のヒュー
ズ素子の先端部は細幅になっているが、このように細幅
部１６を形成することは他の発明の実施の形態でも同様
である。次に、図１２及び図１３を参照して１層構造素
子からなる前記とは異なるヒューズを有する第４の発明
の実施の形態を説明する。図１２は、絶縁保護膜１０７
に形成されたヒューズ窓２を有する半導体基板の平面
図、図１３は、半導体基板２００上のヒューズを示す斜
視図である。
【００２３】ヒューズ１００は、第１のヒューズ素子３
０１、第２のヒューズ素子３０２、第３のヒューズ素子
３０３の３つのヒューズ素子によって構成され、第１の
ヒューズ素子と第２のヒューズ素子は同じ導電材料から
なり、かつ同じ導電層から構成され、先端部は互いに対
向している。つまり、第１のヒューズ素子３０１と第２
のヒューズ素子３０２は、半導体基板２００上の同じ層
間絶縁膜（図示せず）上にほぼ平行に配置形成されてお
り、切断部となる先端部以外の部分も互いに対向してい
る。そして位置的に第３のヒューズ素子３０３は第１の
ヒューズ素子３０１と第２のヒューズ素子３０２の上面
に位置している。第３のヒューズ素子は、第１の発明の
実施の形態と同じ構造を有している。図１２に示すよう
にヒューズ窓内に配置されるヒューズは、第１の発明の
実施の形態と同じ様にヒューズ窓の長辺のみから延在し
ているので、例えば、ヒューズを千鳥状に２列に配列す
れば、ヒューズの集積度が上がる。この発明の実施の形
態においてもヒューズの切断効果を上げるために切断部
である第１及び第２のヒューズ素子の先端部は細幅部１
６になっている。
０１、第２のヒューズ素子３０２、第３のヒューズ素子
３０３の３つのヒューズ素子によって構成され、第１の
ヒューズ素子と第２のヒューズ素子は同じ導電材料から
なり、かつ同じ導電層から構成され、先端部は互いに対
向している。つまり、第１のヒューズ素子３０１と第２
のヒューズ素子３０２は、半導体基板２００上の同じ層
間絶縁膜（図示せず）上にほぼ平行に配置形成されてお
り、切断部となる先端部以外の部分も互いに対向してい
る。そして位置的に第３のヒューズ素子３０３は第１の
ヒューズ素子３０１と第２のヒューズ素子３０２の上面
に位置している。第３のヒューズ素子は、第１の発明の
実施の形態と同じ構造を有している。図１２に示すよう
にヒューズ窓内に配置されるヒューズは、第１の発明の
実施の形態と同じ様にヒューズ窓の長辺のみから延在し
ているので、例えば、ヒューズを千鳥状に２列に配列す
れば、ヒューズの集積度が上がる。この発明の実施の形
態においてもヒューズの切断効果を上げるために切断部
である第１及び第２のヒューズ素子の先端部は細幅部１
６になっている。
【００２４】この発明の実施の形態では、別々に存在す
る第１のヒューズ素子と第２のヒューズ素子を第３のヒ
ューズ素子で接合しているため、第３のヒューズ素子を
第１のヒューズ素子と第２のヒューズ素子から分離し除
去することは非常に容易であり完全な電気的切断が可能
となる。この事から本発明によるヒューズ素子を用いれ
ば、例えば、半導体メモリ装置の不良ビットをスペアビ
ットに置き換え救済することが容易となり救済効率を上
げる効果を発揮する。次に、図１４及び図１５を参照し
て第５の発明の実施の形態を説明する。図１４は、半導
体基板上に配置形成されたヒューズの拡大斜視図、図１
５は、半導体基板のヒューズ窓が形成されている部分の
断面図である。このヒューズの構造は、図１４に示すよ
うに第１のヒューズ素子３０１、第２のヒューズ素子３
０２、第３のヒューズ素子３０４の３つのヒューズ素子
によって構成され、第１のヒューズ素子と第２のヒュー
ズ素子は同じ導電材料からなり、かつ同じ導電層から構
成され、先端部は互いに対向した位置に存在し、先端部
以外の部分は互いに反対方向に延在している。そして位
置的に第３のヒューズ素子３０４は第１のヒューズ素子
３０１と第２のヒューズ素子３０２の上面に位置してい
る。この発明の実施の形態においてもヒューズの切断効
果を上げるために切断部である第１及び第２のヒューズ
素子の先端部が細幅部１６になっている。
る第１のヒューズ素子と第２のヒューズ素子を第３のヒ
ューズ素子で接合しているため、第３のヒューズ素子を
第１のヒューズ素子と第２のヒューズ素子から分離し除
去することは非常に容易であり完全な電気的切断が可能
となる。この事から本発明によるヒューズ素子を用いれ
ば、例えば、半導体メモリ装置の不良ビットをスペアビ
ットに置き換え救済することが容易となり救済効率を上
げる効果を発揮する。次に、図１４及び図１５を参照し
て第５の発明の実施の形態を説明する。図１４は、半導
体基板上に配置形成されたヒューズの拡大斜視図、図１
５は、半導体基板のヒューズ窓が形成されている部分の
断面図である。このヒューズの構造は、図１４に示すよ
うに第１のヒューズ素子３０１、第２のヒューズ素子３
０２、第３のヒューズ素子３０４の３つのヒューズ素子
によって構成され、第１のヒューズ素子と第２のヒュー
ズ素子は同じ導電材料からなり、かつ同じ導電層から構
成され、先端部は互いに対向した位置に存在し、先端部
以外の部分は互いに反対方向に延在している。そして位
置的に第３のヒューズ素子３０４は第１のヒューズ素子
３０１と第２のヒューズ素子３０２の上面に位置してい
る。この発明の実施の形態においてもヒューズの切断効
果を上げるために切断部である第１及び第２のヒューズ
素子の先端部が細幅部１６になっている。
【００２５】図１５は、ヒューズの半導体基板上の配置
を詳細に示している。図１４に示すヒューズ１００は、
シリコン半導体基板２００上にＳｉＯ2 膜１０１、ＢＰ
ＳＧ膜１０２が設けられ、その上に第１のヒューズ素子
３０１と第２のヒューズ素子３０２が形成されている。
第１のヒューズ素子３０１と第２のヒューズ素子３０２
は分離しており、第１のヒューズ素子３０１と第２のヒ
ューズ素子３０２の２つだけでは電気的に導通していな
い。第１のヒューズ素子３０１と第２のヒューズ素子３
０２とは同じ導電層からなり、この導電層は２層構造に
なっていて下層にＴｉ／ＴｉＮ膜５４が形成され、その
上層にＷ膜５３が形成されている。第１のヒューズ素子
３０１と第２のヒューズ素子３０２の上には、層間絶縁
膜である第１のＳｉＯ2 膜１０３、第２のＳｉＯ2 膜１
０４が形成され、その上に第３のヒューズ素子３０４が
設けられている。第３のヒューズ素子３０４は、第１及
び第２のＳｉＯ2 膜１０３、１０４のコンタクト孔内と
その周辺に形成され第１及び第２のヒューズ素子３０
１、３０２に接触しているＴｉ／ＴｉＮ膜５２、コンタ
クト孔内においてこのＴｉ／ＴｉＮ膜５２の上に成長さ
れたポリシリコンなどの埋め込み層５６及びこの埋め込
み層５６とＴｉ／ＴｉＮ膜５２との上に形成されたＡｌ
膜５１から構成されている。
を詳細に示している。図１４に示すヒューズ１００は、
シリコン半導体基板２００上にＳｉＯ2 膜１０１、ＢＰ
ＳＧ膜１０２が設けられ、その上に第１のヒューズ素子
３０１と第２のヒューズ素子３０２が形成されている。
第１のヒューズ素子３０１と第２のヒューズ素子３０２
は分離しており、第１のヒューズ素子３０１と第２のヒ
ューズ素子３０２の２つだけでは電気的に導通していな
い。第１のヒューズ素子３０１と第２のヒューズ素子３
０２とは同じ導電層からなり、この導電層は２層構造に
なっていて下層にＴｉ／ＴｉＮ膜５４が形成され、その
上層にＷ膜５３が形成されている。第１のヒューズ素子
３０１と第２のヒューズ素子３０２の上には、層間絶縁
膜である第１のＳｉＯ2 膜１０３、第２のＳｉＯ2 膜１
０４が形成され、その上に第３のヒューズ素子３０４が
設けられている。第３のヒューズ素子３０４は、第１及
び第２のＳｉＯ2 膜１０３、１０４のコンタクト孔内と
その周辺に形成され第１及び第２のヒューズ素子３０
１、３０２に接触しているＴｉ／ＴｉＮ膜５２、コンタ
クト孔内においてこのＴｉ／ＴｉＮ膜５２の上に成長さ
れたポリシリコンなどの埋め込み層５６及びこの埋め込
み層５６とＴｉ／ＴｉＮ膜５２との上に形成されたＡｌ
膜５１から構成されている。
【００２６】第１のヒューズ素子３０１と第２のヒュー
ズ素子３０２の先端部に互いの先端が露出するように前
記コンタクト孔が開口され、第３のヒューズ素子３０４
を構成する導電材料を第１のヒューズ素子３０１と第２
のヒューズ素子３０２を電気的に接合するようにコンタ
クト孔内とその周辺の第２のＳｉＯ2 膜１０４の上に形
成する。この３つのヒューズ素子が接合された部分が実
質的なヒューズ切断部となっている。第３のヒューズ素
子３０４は、第１のヒューズ素子３０１と第２のヒュー
ズ素子３０２とを電気的に接続するコンタクト部になっ
ている。次に、第３のヒューズ素子３０４上には層間絶
縁膜である第３のＳｉＯ2 膜１０５が形成され、その上
に絶縁保護膜であるＳｉＯ2 膜１０６及びＳｉ3 Ｎ4 膜
１０７が形成されている。そして、第３のヒューズ素子
３０４をレーザビームで飛散させ易いようにこれらヒュ
ーズ素子上の層間絶縁膜（ＳｉＯ2 膜）を薄くする。エ
ッチング処理によって絶縁保護膜であるＳｉ3 Ｎ4 膜１
０７にヒューズ窓２を開口し、さらに絶縁保護膜である
ＳｉＯ2 膜１０６を開口し層間絶縁膜であるＳｉＯ2 膜
１０５のヒューズ窓下の領域の膜厚を他の領域より薄く
する。レーザビームの効率を高めるため、さらにＳｉＯ
2 膜１０５のエッチング処理を進めてヒューズ１００の
切断部の表面（とくにＡｌ膜５１）を露出させることも
できる。
ズ素子３０２の先端部に互いの先端が露出するように前
記コンタクト孔が開口され、第３のヒューズ素子３０４
を構成する導電材料を第１のヒューズ素子３０１と第２
のヒューズ素子３０２を電気的に接合するようにコンタ
クト孔内とその周辺の第２のＳｉＯ2 膜１０４の上に形
成する。この３つのヒューズ素子が接合された部分が実
質的なヒューズ切断部となっている。第３のヒューズ素
子３０４は、第１のヒューズ素子３０１と第２のヒュー
ズ素子３０２とを電気的に接続するコンタクト部になっ
ている。次に、第３のヒューズ素子３０４上には層間絶
縁膜である第３のＳｉＯ2 膜１０５が形成され、その上
に絶縁保護膜であるＳｉＯ2 膜１０６及びＳｉ3 Ｎ4 膜
１０７が形成されている。そして、第３のヒューズ素子
３０４をレーザビームで飛散させ易いようにこれらヒュ
ーズ素子上の層間絶縁膜（ＳｉＯ2 膜）を薄くする。エ
ッチング処理によって絶縁保護膜であるＳｉ3 Ｎ4 膜１
０７にヒューズ窓２を開口し、さらに絶縁保護膜である
ＳｉＯ2 膜１０６を開口し層間絶縁膜であるＳｉＯ2 膜
１０５のヒューズ窓下の領域の膜厚を他の領域より薄く
する。レーザビームの効率を高めるため、さらにＳｉＯ
2 膜１０５のエッチング処理を進めてヒューズ１００の
切断部の表面（とくにＡｌ膜５１）を露出させることも
できる。
【００２７】この発明の実施の形態のヒユーズは、埋め
込み層５６が形成されているので、Ａｌ膜５１の窪みが
小さくなっている。また、Ｔｉ／ＴｉＮ膜５２は、真空
蒸着により形成されるが均一に形成されず段切れを生ず
ることもあり、コンタクトとしての機能を奏することが
できないことがある。そこで、埋め込み層５６を気相成
長によりコンタクト孔内のＴｉ／ＴｉＮ膜５２の上に形
成させる。埋め込み層の存在によってＴｉ／ＴｉＮ膜５
２の不備を補うことができる。Ａｌ膜５１も真空蒸着に
より堆積される。次に、図１６及び図１７を参照して第
６の発明の実施の形態を説明する。図１６は、半導体基
板上に配置形成されたヒューズの拡大斜視図、図１７
は、半導体基板のヒューズ窓が形成されている部分の断
面図である。このヒューズの構造は、図１６に示すよう
に第１のヒューズ素子３０１、第２のヒューズ素子３０
２、第３のヒューズ素子３０５の３つのヒューズ素子に
よって構成され、第１のヒューズ素子と第２のヒューズ
素子は同じ導電材料からなり、かつ同じ導電層から構成
され、先端部は互いに対向した位置に存在し、先端部以
外の部分は互いに反対方向に延在している。そして位置
的に第３のヒューズ素子３０５は第１のヒューズ素子３
０１と第２のヒューズ素子３０２の上面に位置してい
る。
込み層５６が形成されているので、Ａｌ膜５１の窪みが
小さくなっている。また、Ｔｉ／ＴｉＮ膜５２は、真空
蒸着により形成されるが均一に形成されず段切れを生ず
ることもあり、コンタクトとしての機能を奏することが
できないことがある。そこで、埋め込み層５６を気相成
長によりコンタクト孔内のＴｉ／ＴｉＮ膜５２の上に形
成させる。埋め込み層の存在によってＴｉ／ＴｉＮ膜５
２の不備を補うことができる。Ａｌ膜５１も真空蒸着に
より堆積される。次に、図１６及び図１７を参照して第
６の発明の実施の形態を説明する。図１６は、半導体基
板上に配置形成されたヒューズの拡大斜視図、図１７
は、半導体基板のヒューズ窓が形成されている部分の断
面図である。このヒューズの構造は、図１６に示すよう
に第１のヒューズ素子３０１、第２のヒューズ素子３０
２、第３のヒューズ素子３０５の３つのヒューズ素子に
よって構成され、第１のヒューズ素子と第２のヒューズ
素子は同じ導電材料からなり、かつ同じ導電層から構成
され、先端部は互いに対向した位置に存在し、先端部以
外の部分は互いに反対方向に延在している。そして位置
的に第３のヒューズ素子３０５は第１のヒューズ素子３
０１と第２のヒューズ素子３０２の上面に位置してい
る。
【００２８】この発明の実施の形態においてもヒューズ
の切断効果を上げるために切断部である第１及び第２の
ヒューズ素子の先端部が細幅部１５になっている。図１
７は、ヒューズの半導体基板上の配置を詳細に示してい
るが、第３のヒューズ素子の構造が異なる以外は、図１
５と同じなので、第３のヒューズ素子３０５を重点に説
明する。第３のヒューズ素子３０５は、第１及び第２の
ＳｉＯ2 膜１０３、１０４のコンタクト孔内とその周辺
に形成され第１及び第２のヒューズ素子３０１、３０２
に接触しているＴｉ／ＴｉＮ膜５２及びコンタクト孔内
においてこのＴｉ／ＴｉＮ膜５２の上に成長されたポリ
シリコンなどの埋め込み層５６から構成されている。第
１のヒューズ素子３０１と第２のヒューズ素子３０２の
先端部に互いの先端が露出するように前記コンタクト孔
が開口され、第３のヒューズ素子３０５を構成する導電
材料を第１のヒューズ素子３０１と第２のヒューズ素子
３０２を電気的に接合するようにコンタクト孔内とその
周辺の第２のＳｉＯ2 膜１０４の上に形成する。この３
つのヒューズ素子が接合された部分が実質的なヒューズ
切断部となっている。第３のヒューズ素子３０５は、第
１のヒューズ素子３０１と第２のヒューズ素子３０２と
を電気的に接続するコンタクト部になっている。
の切断効果を上げるために切断部である第１及び第２の
ヒューズ素子の先端部が細幅部１５になっている。図１
７は、ヒューズの半導体基板上の配置を詳細に示してい
るが、第３のヒューズ素子の構造が異なる以外は、図１
５と同じなので、第３のヒューズ素子３０５を重点に説
明する。第３のヒューズ素子３０５は、第１及び第２の
ＳｉＯ2 膜１０３、１０４のコンタクト孔内とその周辺
に形成され第１及び第２のヒューズ素子３０１、３０２
に接触しているＴｉ／ＴｉＮ膜５２及びコンタクト孔内
においてこのＴｉ／ＴｉＮ膜５２の上に成長されたポリ
シリコンなどの埋め込み層５６から構成されている。第
１のヒューズ素子３０１と第２のヒューズ素子３０２の
先端部に互いの先端が露出するように前記コンタクト孔
が開口され、第３のヒューズ素子３０５を構成する導電
材料を第１のヒューズ素子３０１と第２のヒューズ素子
３０２を電気的に接合するようにコンタクト孔内とその
周辺の第２のＳｉＯ2 膜１０４の上に形成する。この３
つのヒューズ素子が接合された部分が実質的なヒューズ
切断部となっている。第３のヒューズ素子３０５は、第
１のヒューズ素子３０１と第２のヒューズ素子３０２と
を電気的に接続するコンタクト部になっている。
【００２９】第３のヒューズ素子３０５をレーザビーム
で飛散させ易いようにこれらヒューズ素子上の層間絶縁
膜（ＳｉＯ2 膜）を薄くする。エッチング処理によって
絶縁保護膜であるＳｉ3 Ｎ4 膜１０７にヒューズ窓２を
開口し、さらに絶縁保護膜であるＳｉＯ2 膜１０６を開
口し層間絶縁膜であるＳｉＯ2 膜１０５のヒューズ窓下
の領域の膜厚を他の領域より薄くする。レーザビームの
効率を高めるため、さらにＳｉＯ2 膜１０５のエッチン
グ処理を進めてヒューズ１００の切断部の表面を露出さ
せることもできる。この発明の実施の形態のヒユーズ
は、埋め込み層５６が形成されているので、Ａｌ膜５１
の窪みが小さくなっている。また、Ｔｉ／ＴｉＮ膜５２
は、真空蒸着により形成されるが均一に形成されず段切
れを生ずることもあり、コンタクトとしての機能を奏す
ることができないことがある。そこで、埋め込み層５６
を気相成長によりコンタクト孔内のＴｉ／ＴｉＮ膜５２
の上に形成させる。埋め込み層の存在によってＴｉ／Ｔ
ｉＮ膜５２の不備を補うことができる。ヒューズ間の間
隔が設計上厳しく狭くなった場合に、レーザビームで第
３のヒューズ素子３０５を飛散させる時に隣接ヒューズ
への干渉防止のために第５の発明の実施の形態では用い
ていた傘状のＡｌの部分を削除した。
で飛散させ易いようにこれらヒューズ素子上の層間絶縁
膜（ＳｉＯ2 膜）を薄くする。エッチング処理によって
絶縁保護膜であるＳｉ3 Ｎ4 膜１０７にヒューズ窓２を
開口し、さらに絶縁保護膜であるＳｉＯ2 膜１０６を開
口し層間絶縁膜であるＳｉＯ2 膜１０５のヒューズ窓下
の領域の膜厚を他の領域より薄くする。レーザビームの
効率を高めるため、さらにＳｉＯ2 膜１０５のエッチン
グ処理を進めてヒューズ１００の切断部の表面を露出さ
せることもできる。この発明の実施の形態のヒユーズ
は、埋め込み層５６が形成されているので、Ａｌ膜５１
の窪みが小さくなっている。また、Ｔｉ／ＴｉＮ膜５２
は、真空蒸着により形成されるが均一に形成されず段切
れを生ずることもあり、コンタクトとしての機能を奏す
ることができないことがある。そこで、埋め込み層５６
を気相成長によりコンタクト孔内のＴｉ／ＴｉＮ膜５２
の上に形成させる。埋め込み層の存在によってＴｉ／Ｔ
ｉＮ膜５２の不備を補うことができる。ヒューズ間の間
隔が設計上厳しく狭くなった場合に、レーザビームで第
３のヒューズ素子３０５を飛散させる時に隣接ヒューズ
への干渉防止のために第５の発明の実施の形態では用い
ていた傘状のＡｌの部分を削除した。
【００３０】図１８は、半導体メモリ、例えば、ＤＲＡ
Ｍなどのスペアローレコーダに接続されるローヒューズ
セレクタにヒューズを用いた例を示しており、図はその
配線図である。この半導体メモリは、各半導体チップに
よりランダムに発生する欠陥箇所に対応するアドレスを
スペア部分に割り付ける１種のプログラミングの手段で
ある。この手段には、チップ面積の増加が小さく、加工
上のマージンが大きいレーザによるヒューズ切断が多く
用いられている。半導体装置におけるヒューズはこのよ
うなところに用いることが多い。ローデコーダ群にスペ
アローデコーダを加え、アドレス入力とスペアローデコ
ーダとの間にローヒューズセレクタを挿入し、そこに接
続された複数のヒューズの内の適宜のヒューズを切断し
てスペアローデコーダを前記ローデコーダ群の故障して
いるローデコーダと代える。ヒューズを用いるスペアデ
コーダは、カラムデコーダにも適用することができる。
以上、本発明を図面を用いて説明したが、本発明はこれ
に限られることはなく本発明の趣旨を逸脱しない限り種
々の変形が可能である。
Ｍなどのスペアローレコーダに接続されるローヒューズ
セレクタにヒューズを用いた例を示しており、図はその
配線図である。この半導体メモリは、各半導体チップに
よりランダムに発生する欠陥箇所に対応するアドレスを
スペア部分に割り付ける１種のプログラミングの手段で
ある。この手段には、チップ面積の増加が小さく、加工
上のマージンが大きいレーザによるヒューズ切断が多く
用いられている。半導体装置におけるヒューズはこのよ
うなところに用いることが多い。ローデコーダ群にスペ
アローデコーダを加え、アドレス入力とスペアローデコ
ーダとの間にローヒューズセレクタを挿入し、そこに接
続された複数のヒューズの内の適宜のヒューズを切断し
てスペアローデコーダを前記ローデコーダ群の故障して
いるローデコーダと代える。ヒューズを用いるスペアデ
コーダは、カラムデコーダにも適用することができる。
以上、本発明を図面を用いて説明したが、本発明はこれ
に限られることはなく本発明の趣旨を逸脱しない限り種
々の変形が可能である。
【００３１】
【発明の効果】本発明では、別々に存在する第１のヒュ
ーズ素子と第２のヒューズ素子を第３のヒューズ素子又
はコンタクト部で接合しているため、第３のヒューズ素
子又はコンタクト部を第１のヒューズ素子及び第２のヒ
ューズ素子から分離し除去することにより完全な電気的
切断が可能となる。したがって、本発明の半導体装置に
用いるヒューズは、設計マージンが充分に確保され、チ
ップの占有面積が小さく、残膜がもたらす電気的導通に
よる不良の発生を十分に抑えられる。
ーズ素子と第２のヒューズ素子を第３のヒューズ素子又
はコンタクト部で接合しているため、第３のヒューズ素
子又はコンタクト部を第１のヒューズ素子及び第２のヒ
ューズ素子から分離し除去することにより完全な電気的
切断が可能となる。したがって、本発明の半導体装置に
用いるヒューズは、設計マージンが充分に確保され、チ
ップの占有面積が小さく、残膜がもたらす電気的導通に
よる不良の発生を十分に抑えられる。
【図１】第１の発明の実施の形態の半導体基板上のヒュ
ーズ窓内のヒューズを示す平面図。
ーズ窓内のヒューズを示す平面図。
【図２】図１の半導体基板上のヒューズの斜視図。
【図３】図１のＢ−Ｂ′線に沿う部分の部分断面図。
【図４】図３の半導体基板にレーザビームを照射したと
きの断面図。
きの断面図。
【図５】図１のヒューズにレーザビームを照射したとき
の半導体基板の平面図。
の半導体基板の平面図。
【図６】第２の発明の実施の形態のヒューズ窓が形成さ
れた半導体基板の平面図。
れた半導体基板の平面図。
【図７】図６の半導体基板上のヒューズの斜視図。
【図８】第３の発明の実施の形態の半導体基板上のヒュ
ーズ窓内のヒューズを示す平面図。
ーズ窓内のヒューズを示す平面図。
【図９】図８の半導体基板上のヒューズの斜視図。
【図１０】図８のＢ−Ｂ′線に沿う部分の部分断面図。
【図１１】図８の半導体基板にレーザビームを照射した
ときの断面図。
ときの断面図。
【図１２】第４の発明の実施の形態のヒューズ窓が形成
された半導体基板の平面図。
された半導体基板の平面図。
【図１３】図１２の半導体基板上のヒューズの斜視図。
【図１４】第５の発明の実施の形態の半導体基板上のヒ
ューズの斜視図。
ューズの斜視図。
【図１５】図１４のヒューズ窓が形成された半導体基板
の部分断面図。
の部分断面図。
【図１６】第６の発明の実施の形態の半導体基板上のヒ
ューズの斜視図。
ューズの斜視図。
【図１７】図１６のヒューズ窓が形成された半導体基板
の部分断面図。
の部分断面図。
【図１８】本発明のヒューズを適用したＤＲＡＭのロー
ヒューズセレクタの回路図。
ヒューズセレクタの回路図。
【図１９】従来のヒューズ窓が形成された半導体基板の
平面図。
平面図。
【図２０】従来の半導体基板上のヒューズの斜視図。
【図２１】図１９のＡ−Ａ′線に沿う部分の部分断面
図。
図。
【図２２】従来例において半導体基板にレーザビームを
照射したときの断面図。
照射したときの断面図。
１、１００・・・ヒューズ、 ２・・・絶縁保護膜の
ヒューズ窓、４・・・配線、 ５・・・コンタクト、
１０・・・第１のヒューズ素子、１１・・・第２のヒ
ューズ素子、 １２・・・コンタクト部、１３・・・
第２のヒューズ素子の配線、 １４・・・第１のヒュ
ーズ素子の配線、 １５・・・ヒューズの括れ部、
１６・・・ヒューズの細幅部、５１・・・Ａｌ膜、
５２、５４・・・Ｔｉ／ＴｉＮ膜、５３・・・Ｗ膜、
５６・・・埋め込み層（ポリシリコン）、１０１・
・・ＳｉＯ2 膜（第１の絶縁膜）、 １０２・・・Ｂ
ＰＳＧ膜（第１の絶縁膜）、 １０３・・・ＳｉＯ2
膜（第２の絶縁膜）、１０４・・・ＳｉＯ2 膜（第２の
絶縁膜）、 １０５・・・ＳｉＯ2 膜（第３の絶縁
膜）、 １０６・・・ＳｉＯ2 膜（絶縁保護膜）、１
０７・・・Ｓｉ3 Ｎ4 膜（絶縁保護膜）、 ２００・
・・シリコン半導体基板、 ３０１・・・第１のヒュ
ーズ素子、 ３０２・・・第２のヒューズ素子、
３０３、３０４、３０５・・・第３のヒューズ素子。
ヒューズ窓、４・・・配線、 ５・・・コンタクト、
１０・・・第１のヒューズ素子、１１・・・第２のヒ
ューズ素子、 １２・・・コンタクト部、１３・・・
第２のヒューズ素子の配線、 １４・・・第１のヒュ
ーズ素子の配線、 １５・・・ヒューズの括れ部、
１６・・・ヒューズの細幅部、５１・・・Ａｌ膜、
５２、５４・・・Ｔｉ／ＴｉＮ膜、５３・・・Ｗ膜、
５６・・・埋め込み層（ポリシリコン）、１０１・
・・ＳｉＯ2 膜（第１の絶縁膜）、 １０２・・・Ｂ
ＰＳＧ膜（第１の絶縁膜）、 １０３・・・ＳｉＯ2
膜（第２の絶縁膜）、１０４・・・ＳｉＯ2 膜（第２の
絶縁膜）、 １０５・・・ＳｉＯ2 膜（第３の絶縁
膜）、 １０６・・・ＳｉＯ2 膜（絶縁保護膜）、１
０７・・・Ｓｉ3 Ｎ4 膜（絶縁保護膜）、 ２００・
・・シリコン半導体基板、 ３０１・・・第１のヒュ
ーズ素子、 ３０２・・・第２のヒューズ素子、
３０３、３０４、３０５・・・第３のヒューズ素子。
Claims (23)
- 【請求項１】 ヒューズが形成された半導体基板と、 前記半導体基板上に形成された第１の絶縁膜と、 前記第１の絶縁膜上に形成された第１のヒューズ素子
と、 前記第１の絶縁膜及び前記第１のヒューズ素子の上に形
成され、前記第１のヒューズ素子の先端部に至るコンタ
クト開口部を有する第２の絶縁膜と、 前記第２の絶縁膜上に形成され、前記コンタクト開口部
においてその先端部と前記第１のヒューズ素子の先端部
とが電気的に接続されるコンタクト部を有する第２のヒ
ューズ素子と、 前記第２の絶縁膜及び前記第２のヒューズ素子の上に形
成された第３の絶縁膜と、 前記第３の絶縁膜上に形成され、少なくとも前記コンタ
クト部が形成された領域の上にはレーザビーム照射用の
ヒューズ窓が開口されている絶縁保護膜とを備え、 前記ヒューズは、前記第１のヒューズ素子と前記第２の
ヒューズ素子とから構成されていることを特徴とする半
導体装置。 - 【請求項２】 前記第１のヒューズ素子と前記第２のヒ
ューズ素子とは前記第２の絶縁膜を介して重なっている
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記第１のヒューズ素子と前記第２のヒ
ューズ素子のそれぞれの前記先端部のみが重なっている
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記第２の絶縁膜の前記コンタクト開口
部内において前記第２のヒューズ素子の上にはポリシリ
コンが埋め込まれていることを特徴とする請求項１乃至
請求項３のいづれかに記載の半導体装置。 - 【請求項５】 前記ヒューズ窓内には複数の前記ヒュー
ズのコンタクト部が配置されていることを特徴とする請
求項１乃至請求項４のいづれかに記載の半導体装置。 - 【請求項６】 前記ヒューズ窓内には複数の前記ヒュー
ズのコンタクト部が千鳥状に配置されていることを特徴
とする請求項５に記載の半導体装置。 - 【請求項７】 ヒューズが形成された半導体基板と、 前記半導体基板上に形成された第１の絶縁膜と、 前記第１の絶縁膜上に形成され、互いに先端部が所定の
間隔を隔てて対向している第１及び第２のヒューズ素子
と、 前記第１の絶縁膜及び前記第１及び第２のヒューズ素子
の上に形成され、前記第１及び第２のヒューズ素子の前
記互いに対向している先端部に至るコンタクト開口部を
有する第２の絶縁膜と、 前記第２の絶縁膜上に形成され、前記コンタクト開口部
内において前記第１及び第２のヒューズ素子の前記互い
に対向している先端部と電気的に接続する第３のヒュー
ズ素子と、 前記第２の絶縁膜及び前記第３のヒューズ素子の上に形
成された第３の絶縁膜と、 前記第３の絶縁膜上に形成され、少なくとも前記第３の
ヒューズ素子が形成されている領域にはレーザビーム照
射用のヒューズ窓が開口されている絶縁保護膜とを備
え、 前記ヒューズは、前記第１のヒューズ素子、前記第２の
ヒューズ素子及び第３のヒューズ素子から構成されてい
ることを特徴とする半導体装置。 - 【請求項８】 前記第１のヒューズ素子と前記第２のヒ
ューズ素子とは前記前記先端部が互いに対向し前記先端
部以外の領域は、互いに反対方向に配置されていること
を特徴とする請求項７に記載の半導体装置。 - 【請求項９】 前記第１のヒューズ素子と前記第２のヒ
ューズ素子とは互いに並行に配置されていることを特徴
とする請求項７に記載の半導体装置。 - 【請求項１０】 前記第２の絶縁膜の前記コンタクト開
口部内において前記第３のヒューズ素子の上にはポリシ
リコンが埋め込まれていることを特徴とする請求項７乃
至請求項９のいづれかに記載の半導体装置。 - 【請求項１１】 前記ヒューズ窓内には複数の前記第３
のヒューズ素子が配置されていることを特徴とする請求
項７乃至請求項１０のいづれかに記載の半導体装置。 - 【請求項１２】 前記ヒューズ窓内には複数の前記第３
のヒューズ素子が千鳥状に配置されていることを特徴と
する請求項１１に記載の半導体装置。 - 【請求項１３】 ヒューズが形成された半導体基板と、 前記半導体基板上に形成された第１の絶縁膜と、 前記第１の絶縁膜上に形成された第１のヒューズ素子
と、 前記第１の絶縁膜及び前記第１のヒューズ素子の上に形
成され、前記第１のヒューズ素子の先端部に至るコンタ
クト開口部を有する第２の絶縁膜と、 前記第２の絶縁膜上に形成され、前記コンタクト開口部
においてその先端部と前記第１のヒューズ素子の先端部
とが電気的に接続されるコンタクト部を有する第２のヒ
ューズ素子と、 前記第２の絶縁膜及び前記第２のヒューズ素子の上に形
成された第３の絶縁膜とを備え、 前記ヒューズは、前記第１のヒューズ素子と前記第２の
ヒューズ素子とから構成され、前記第２のヒューズ素子
の前記先端部とこの先端部以外の領域との境界部分には
括れ部が形成されていることを特徴とする半導体装置。 - 【請求項１４】 前記第１のヒューズ素子と前記第２の
ヒューズ素子とは前記第２の絶縁膜を介して重なってい
ることを特徴とする請求項１３に記載の半導体装置。 - 【請求項１５】 前記第１のヒューズ素子と前記第２の
ヒューズ素子のそれぞれの前記先端部のみが重なってい
ることを特徴とする請求項１３に記載の半導体装置。 - 【請求項１６】 前記第２の絶縁膜の前記コンタクト開
口部内において前記第２のヒューズ素子の上にはポリシ
リコンが埋め込まれていることを特徴とする請求項１３
乃至請求項１５のいづれかに記載の半導体装置。 - 【請求項１７】 前記第３の絶縁膜上には少なくとも前
記コンタクト部が形成された領域の上にレーザビーム照
射用のヒューズ窓が開口されている絶縁保護膜を備えて
いることを特徴とする請求項１３乃至１６のいづれかに
記載の半導体装置。 - 【請求項１８】 前記ヒューズ窓内には複数の前記ヒュ
ーズのコンタクト部が配置されていることを特徴とする
請求項１７に記載の半導体装置。 - 【請求項１９】 前記ヒューズ窓内には複数の前記ヒュ
ーズのコンタクト部が千鳥状に配置されていることを特
徴とする請求項１８に記載の半導体装置。 - 【請求項２０】 請求項１乃至請求項６のいづれかに記
載の半導体装置において、レーザビームを前記ヒューズ
窓から前記コンタクト部に照射して、このコンタクト部
を破壊し、前記第１のヒューズ素子と第２のヒューズ素
子とを電気的に分離することを特徴とするヒューズの切
断方法。 - 【請求項２１】 請求項７乃至請求項１２のいづれかに
記載の半導体装置において、レーザビームを前記ヒュー
ズ窓から前記第３のヒューズ素子に照射してこの第３の
ヒューズ素子を破壊し、前記第１のヒューズ素子と第２
のヒューズ素子とを電気的に分離することを特徴とする
ヒューズの切断方法。 - 【請求項２２】 請求項１３乃至請求項１９のいづれか
に記載の半導体装置において、レーザビームを前記コン
タクト部に照射して、このコンタクト部を破壊し、前記
第１のヒューズ素子と第２のヒューズ素子とを電気的に
分離することを特徴とするヒューズの切断方法。 - 【請求項２３】 前記レーザビームのビーム径は、少な
くとも前記コンタクト部又は前記第３のヒューズ素子の
最大径よりも大きいことを特徴とする請求項２０乃至請
求項２２のいづれかに記載のヒューズの切断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02189896A JP3625560B2 (ja) | 1995-05-16 | 1996-01-15 | 半導体装置およびヒューズの切断方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-116677 | 1995-05-16 | ||
| JP11667795 | 1995-05-16 | ||
| JP02189896A JP3625560B2 (ja) | 1995-05-16 | 1996-01-15 | 半導体装置およびヒューズの切断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936234A true JPH0936234A (ja) | 1997-02-07 |
| JP3625560B2 JP3625560B2 (ja) | 2005-03-02 |
Family
ID=26359034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02189896A Expired - Fee Related JP3625560B2 (ja) | 1995-05-16 | 1996-01-15 | 半導体装置およびヒューズの切断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3625560B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000076829A (ko) * | 1999-03-12 | 2000-12-26 | 니시무로 타이죠 | 반도체 집적 회로 및 반도체 집적 회로의 제조 방법 |
| KR100297222B1 (ko) * | 1997-01-14 | 2001-08-07 | 가네꼬 히사시 | 반도체장치및그제조방법 |
| US6686644B2 (en) | 2001-04-24 | 2004-02-03 | Fujitsu Limited | Semiconductor device provided with fuse and method of disconnecting fuse |
| US7119414B2 (en) | 2003-01-09 | 2006-10-10 | Oki Electric Industry Co., Ltd. | Fuse layout and method trimming |
| JP2009044154A (ja) * | 2007-08-07 | 2009-02-26 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
| US7550788B2 (en) | 2006-01-31 | 2009-06-23 | Elpida Memory, Inc. | Semiconductor device having fuse element arranged between electrodes formed in different wiring layers |
| US7868417B2 (en) | 2007-01-26 | 2011-01-11 | Elpida Memory, Inc. | Semiconductor device including a plurality of fuse elements and attenuation members between or around the plurality of fuse elements |
| CN107123635A (zh) * | 2016-02-25 | 2017-09-01 | 精工半导体有限公司 | 半导体装置及熔丝的切断方法 |
-
1996
- 1996-01-15 JP JP02189896A patent/JP3625560B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297222B1 (ko) * | 1997-01-14 | 2001-08-07 | 가네꼬 히사시 | 반도체장치및그제조방법 |
| KR20000076829A (ko) * | 1999-03-12 | 2000-12-26 | 니시무로 타이죠 | 반도체 집적 회로 및 반도체 집적 회로의 제조 방법 |
| US6713837B1 (en) | 1999-03-12 | 2004-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device with fuse |
| US6686644B2 (en) | 2001-04-24 | 2004-02-03 | Fujitsu Limited | Semiconductor device provided with fuse and method of disconnecting fuse |
| US7119414B2 (en) | 2003-01-09 | 2006-10-10 | Oki Electric Industry Co., Ltd. | Fuse layout and method trimming |
| US7550788B2 (en) | 2006-01-31 | 2009-06-23 | Elpida Memory, Inc. | Semiconductor device having fuse element arranged between electrodes formed in different wiring layers |
| US7868417B2 (en) | 2007-01-26 | 2011-01-11 | Elpida Memory, Inc. | Semiconductor device including a plurality of fuse elements and attenuation members between or around the plurality of fuse elements |
| JP2009044154A (ja) * | 2007-08-07 | 2009-02-26 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
| TWI449156B (zh) * | 2007-08-07 | 2014-08-11 | Samsung Electronics Co Ltd | 半導體裝置及其形成方法 |
| CN107123635A (zh) * | 2016-02-25 | 2017-09-01 | 精工半导体有限公司 | 半导体装置及熔丝的切断方法 |
| CN107123635B (zh) * | 2016-02-25 | 2021-07-23 | 艾普凌科有限公司 | 半导体装置及熔丝的切断方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3625560B2 (ja) | 2005-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402464B2 (en) | Fuse box of semiconductor device and fabrication method thereof | |
| US7713793B2 (en) | Fuse of semiconductor device and method for manufacturing the same | |
| JPH07307387A (ja) | 半導体装置 | |
| KR100405027B1 (ko) | 집적회로장치의퓨즈구조물및그의제조방법 | |
| JP2003086687A (ja) | 半導体装置 | |
| JPH0936234A (ja) | 半導体装置およびヒューズの切断方法 | |
| US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
| KR100332456B1 (ko) | 퓨즈를 갖는 반도체 소자 및 그 제조방법 | |
| JP3820326B2 (ja) | 半導体メモリ装置とその作製方法 | |
| JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
| JPH07263558A (ja) | 半導体装置 | |
| KR950001753B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3287293B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0917872A (ja) | 半導体装置 | |
| JPH09172087A (ja) | 半導体装置 | |
| KR100578224B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR100605608B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| US20060226508A1 (en) | Semiconductor device having patterns for protecting fuses and method of fabricating the semiconductor device | |
| KR100853460B1 (ko) | 반도체 장치 제조방법 | |
| KR100921829B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100495911B1 (ko) | 캐패시터용 접착층을 안티퓨즈로 이용한 반도체 메모리 장치 | |
| KR20050121589A (ko) | 반도체 메모리소자의 퓨즈 및 리페어 방법 | |
| KR100587634B1 (ko) | 반도체 메모리 장치 | |
| KR100792442B1 (ko) | 퓨즈 패턴을 구비하는 반도체 소자 및 그의 제조방법 | |
| KR20100002673A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040604 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041027 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041130 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |