JPH0934876A - フーリエ変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 フーリエ変換の処理時間を短くできるように
するとともに、その処理の際に使用する中間バッファメ
モリの容量を小さくできるようにする。 【解決手段】 横方向に周期ｎ₁ 、縦方向に周期ｎ₂ の
２次元状に配置された周期Ｎ（＝ｎ₁ ×ｎ₂ ）の時間成
分の信号に対して、縦方向に対する周期ｎ₂ のフーリエ
変換をｎ₁ 回行うｎ₂ 長フーリエ変換手段２と、上記ｎ
₂ 長フーリエ変換手段２による変換結果に対して回転演
算を施す回転演算手段３と、上記回転演算手段３による
演算結果に対して、横方向に対する周期ｎ₁ のフーリエ
変換をｎ₂回行うｎ₁ 長フーリエ変換手段５とを設け、
周期Ｎの時間成分の信号の周波数解析を、上記周期Ｎよ
りも小さな周期ｎ₁ ，ｎ₂ のフーリエ変換の組み合わせ
によって行うようにすることにより、周期Ｎの信号を周
期Ｎのフーリエ変換によって一度に周波数変換するよう
になされた従来のＤＦＴよりも演算量を少なくすること
ができるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フーリエ変換装置
に関するものである。

【０００２】

【従来の技術】従来、時間成分の信号を周波数成分の信
号に変換するための手法の１つに、ＤＦＴ（離散的フー
リエ変換）と呼ばれる手法がある。Ｎ点の信号（周期が
Ｎであることを示す）を周波数変換するためのＤＦＴの
一般式は、時間成分の信号値をＳ_i 、周波数成分の信号
値をＳ_k とすると、次の（式１）のように表せる。

【０００３】

【数１】

【０００４】この（式１）の演算を行うためには、乗算
を４Ｎ² 回、加減算を２Ｎ² ＋２Ｎ（Ｎ−１）回行う必
要がある。すなわち、（式１）から分かるように、ＤＦ
Ｔは複素演算を行うものであるから、実際には次の（式
２）で示される回転演算を引数ｋ，ｉの各値について行
っている。

【０００５】

【数２】

【０００６】（式２）において、周波数成分の信号値Ｓ
_k [real]（実部）、Ｓ_k [imag]（虚部）を求めるために
は、時間成分の信号値Ｓ_i [real]と cosθ、信号値Ｓ_i
[real]と sinθ、信号値Ｓ_i [imag]と sinθ、信号値Ｓ
_i [imag]と cosθとの乗算をそれぞれｉについてＮ回、
それを更にｋについてＮ回、２重のループで計算するか
ら、全部で４Ｎ² 回の乗算が必要になる。

【０００７】さらに、上述の乗算により得られる信号値
Ｓ_i [real] cosθと信号値Ｓ_i [imag] sinθとの減算、
信号値Ｓ_i [real] sinθと信号値Ｓ_i [imag] cosθとの
加算をそれぞれｉについてＮ回、それを更にｋについて
Ｎ回、２重のループで計算するから、全部で２Ｎ² ＋２
Ｎ（Ｎ−１）回の加減算が必要になる。

【０００８】

【発明が解決しようとする課題】以上のように、従来の
ＤＦＴでは、数多くの乗算および加減算を行う必要があ
った。このため、処理に膨大な時間がかかってしまうと
いう問題があった。そこで、従来、上記ＤＦＴの処理時
間をできるだけ短くすることができるようにするため
に、ＦＦＴ（高速フーリエ変換）と呼ばれる手法が開発
され、デジタル信号処理の分野で多く用いられてきた。

【０００９】このＦＦＴは、バタフライ演算と呼ばれる
基本演算を数段階に渡って繰り返して行うことにより、
ＤＦＴの演算量を削減できるようにしたものである。つ
まり、ＦＦＴにおいて周期Ｎのフーリエ変換を実施する
場合には、上記周期Ｎを所定の基数ごとに数段階に分け
て、各基数のバタフライ演算をそれぞれ行うことで周波
数解析を行っていた。

【００１０】このＦＦＴでは、数段階のバタフライ演算
をパイプライン処理で並列に行うことが可能である。そ
の場合には、数段階に渡って演算した結果をそれぞれ一
時記憶しておくための中間バッファメモリが必要にな
る。しかしながら、従来のＦＦＴでは、各中間バッファ
メモリの全メモリ容量が非常に大きくなってしまうとい
う問題があった。

【００１１】すなわち、ＦＦＴを構成する各バタフライ
演算の性質上、その基数は比較的小さいものしか選択す
ることができないため、バタフライ演算の段数が多くな
ってしまう。そのため、各バタフライ演算の結果を一時
記憶しておくための中間バッファメモリの数が多くなる
とともに、個々の中間バッファメモリの容量も大きくな
ってしまい、その結果、全メモリ容量が非常に大きくな
ってしまっていた。

【００１２】本発明は、このような問題を解決するため
に成されたものであり、デジタル信号処理においてフー
リエ変換を行うための処理時間を短くすることができる
ようにするとともに、その処理の際に使用する中間バッ
ファメモリの容量を小さくすることができるようにする
ことを目的とする。

【００１３】

【課題を解決するための手段】本発明のフーリエ変換装
置は、横方向に周期ｎ₁ 、縦方向に周期ｎ₂ の２次元状
に配置された周期Ｎ（＝ｎ₁ ×ｎ₂ ）の時間成分の信号
に対して、縦方向に対する周期ｎ₂ のフーリエ変換をｎ
₁ 回行うｎ₂ 長フーリエ変換手段と、上記ｎ₂長フーリ
エ変換手段による変換結果を一時記憶するための中間バ
ッファメモリと、上記中間バッファメモリに記憶された
データに対して回転演算を施す回転演算手段と、上記回
転演算手段による演算結果に対して、横方向に対する周
期ｎ₁ のフーリエ変換をｎ₂ 回行うｎ₁ 長フーリエ変換
手段とを具備する。

【００１４】本発明の他の特徴とするところは、周期Ｎ
の時間成分の信号を周波数解析することにより周波数成
分の信号に変換するためのＮ長フーリエ変換装置におい
て、上記周期Ｎの時間成分の信号を横方向に周期ｎ₁ 、
縦方向に周期ｎ₂ （Ｎ＝ｎ₁×ｎ₂ ）の２次元状に配置
する並べ替え手段と、上記並べ替え手段により配置され
た２次元状の時間成分の信号に対して、縦方向に対する
周期ｎ₂ のフーリエ変換をｎ₁ 回行うｎ₂ 長フーリエ変
換手段と、上記ｎ₂ 長フーリエ変換手段による変換結果
を一時記憶するための中間バッファメモリと、上記中間
バッファメモリに記憶されたデータに対して回転演算を
施す回転演算手段と、上記回転演算手段による演算結果
に対して、横方向に対する周期ｎ₁ のフーリエ変換をｎ
₂ 回行うｎ₁ 長フーリエ変換手段とを具備する。

【００１５】本発明のその他の特徴とするところは、上
記ｎ₁ 長フーリエ変換手段による変換結果を１次元状の
データに再配列する第２の並べ替え手段を更に具備する
ことを特徴とする。

【００１６】本発明のその他の特徴とするところは、上
記ｎ₂ 長フーリエ変換手段を複数個設け、上記ｎ₁ 回の
ｎ₂ 長フーリエ変換処理を上記複数個のｎ₂ 長フーリエ
変換手段を用いて並列に行うようにしたことを特徴とす
る。

【００１７】本発明のその他の特徴とするところは、上
記ｎ₁ 長フーリエ変換手段を複数個設け、上記ｎ₂ 回の
ｎ₁ 長フーリエ変換処理を上記複数個のｎ₁ 長フーリエ
変換手段を用いて並列に行うようにしたことを特徴とす
る。

【００１８】本発明のその他の特徴とするところは、請
求項１に記載のフーリエ変換装置を２個と、上記２個の
フーリエ変換装置の間に直列に設けられる回転演算装置
とを組み合わせてＮ² 長フーリエ変換装置を構成し、さ
らに、上記Ｎ² 長フーリエ変換装置と請求項１に記載の
フーリエ変換装置とそれらの間に直列に設けられる回転
演算装置とを組み合わせてＮ³ 長フーリエ変換装置を構
成するというように、請求項１に記載のフーリエ変換装
置を複数個用いてそれらを上記回転演算装置を介してツ
リー構造となるように接続したことを特徴とする。

【００１９】本発明のその他の特徴とするところは、請
求項１に記載のフーリエ変換装置と、上記フーリエ変換
装置の前段に設けられ、与える係数を変えることにより
窓かけ演算および回転演算の何れかを行う窓かけ回転演
算装置と、上記フーリエ変換装置の出力結果を一時記憶
するための中間バッファメモリとを具備し、上記中間バ
ッファメモリの記憶内容を上記窓かけ回転演算装置に供
給して上記窓かけ回転演算装置および上記フーリエ変換
装置による処理を時分割で繰り返して行うようにしたこ
とを特徴とする。

【００２０】本発明のその他の特徴とするところは、上
記中間バッファメモリを高速ページモードを持つメモリ
を用いて構成したフーリエ変換装置であって、上記高速
ページモードを持つメモリ上において所定ワード分の中
間バッファメモリを縦横のブロック状に順次配置するよ
うにしたことを特徴とする。

【００２１】本発明のその他の特徴とするところは、上
記ｎ₂ 長フーリエ変換手段と上記ｎ₁ 長フーリエ変換手
段とを並列に動作させるようにしたフーリエ変換装置に
おいて、上記ｎ₂ 長フーリエ変換手段によりフーリエ変
換されたデータを上記中間バッファメモリに記憶する際
に、最初にｎ₁ 回のフーリエ変換が完了するまでは、上
記ｎ₁ 長フーリエ変換手段で使用するために読み出され
て空きにされた横方向の領域に上記データを書き込み、
次にｎ₁ 回のフーリエ変換が完了するまでは、同様にし
て空にされた縦方向の領域に上記データを書き込むとい
うように、データの書き込み方向を縦と横とで交互に変
換するようにするとともに、上記ｎ₁ 長フーリエ変換手
段において上記中間バッファメモリに記憶されたデータ
を使用する際に、最初にｎ₂ 回のフーリエ変換が完了す
るまでは横方向に上記データを読み出し、次にｎ₂ 回の
フーリエ変換が完了するまでは縦方向に上記データを読
み出すというようにデータの読み出し方向を縦と横とで
交互に変換するようにするアドレッシング手段を設けた
ことを特徴とする。

【００２２】本発明のその他の特徴とするところは、上
記ｎ₂ 長フーリエ変換手段と上記ｎ₁ 長フーリエ変換手
段とをそれぞれ複数個ずつ設け、上記ｎ₁ 回のｎ₂ 長フ
ーリエ変換処理を上記複数個のｎ₂ 長フーリエ変換手段
を用いて並列に行うとともに、上記ｎ₂ 回のｎ₁ 長フー
リエ変換処理を上記複数個のｎ₁ 長フーリエ変換手段を
用いて並列に行うようにしたフーリエ変換装置におい
て、上記中間バッファメモリを上記複数個のｎ₂ 長フー
リエ変換手段および上記複数個のｎ₁ 長フーリエ変換手
段と同じ数だけ設けるとともに、上記複数個のｎ₂ 長フ
ーリエ変換手段により同時に求められた複数個のデータ
を上記複数個の中間バッファメモリに１個ずつ振り分け
て記憶するようにするデータ振り分け手段を設けたこと
を特徴とする。

【００２３】本発明のその他の特徴とするところは、上
記データ振り分け手段は、同じｎ₂長フーリエ変換手段
により求められたデータが同じ中間バッファメモリ内に
記憶されることがないように順次得られるデータを振り
分けて記憶するようにすることを特徴とする。

【００２４】

【作用】本発明は上記技術手段より成るので、請求項１
〜３に記載の発明によれば、周期Ｎの時間成分の信号が
周期Ｎのフーリエ変換によって一度に周波数変換される
のではなく、上記周期Ｎよりも小さな周期ｎ₁ 、ｎ₂ の
フーリエ変換の組み合わせによって周波数変換されるこ
ととなるので、フーリエ変換演算の性質上、上記小さな
周期ｎ₁ 、ｎ₂ のフーリエ変換でそれぞれ行われる演算
量は、上記周期Ｎのフーリエ変換で行われる演算量に比
べて格段に少ないものとなり、上記小さな周期ｎ₁ 、ｎ
₂ のフーリエ変換で行われる各演算量と回転演算で行わ
れる演算量とを合計しても、上記周期Ｎのフーリエ変換
によって一度に周波数変換を行うようになされた従来の
ＤＦＴの演算量よりも演算量が少なくなる。

【００２５】請求項４に記載の発明によれば、複数のｎ
₂ 長フーリエ変換処理を複数のｎ₂長フーリエ変換手段
を用いて同時に行うことができるようになり、また、請
求項５に記載の発明によれば、複数のｎ₁ 長フーリエ変
換処理を複数のｎ₁ 長フーリエ変換手段を用いて同時に
行うことができるようになる。

【００２６】請求項６に記載の発明によれば、請求項１
〜３に記載の発明と同様に、小さな周期のフーリエ変換
の組み合わせによって、より大きな周期のフーリエ変換
を実施することが可能となるので、大きな周期のフーリ
エ変換を一度に行う場合の演算量に比べて演算量を格段
に少なくすることが可能となる。しかも、上記小さな周
期として任意の周期を選択することが可能であり、ツリ
ー構造のルート付近では、ある程度大きな周期を選択す
ることが可能であるので、各フーリエ変換の結果を一時
記憶しておくための中間バッファメモリの数が従来のＦ
ＦＴにおけるバタフライ演算を並列化動作させる場合に
比べて少なくて済むとともに、個々の中間バッファメモ
リの容量もそれほど大きくしなくても済む。

【００２７】請求項７に記載の発明によれば、請求項１
〜３に記載の発明と同様に、小さな周期のフーリエ変換
の組み合わせによって、より大きな周期のフーリエ変換
を実施することが可能となるので、大きな周期のフーリ
エ変換を一度に行う場合の演算量に比べて演算量を格段
に少なくすることが可能となる。また、フーリエ変換さ
れたデータが再び同じ装置に入力されて更に大きな周期
のフーリエ変換が行われていくこととなるので、請求項
６に記載の発明に比べて更に少ない数のフーリエ変換装
置と回転演算装置とによって、より大きな周期のフーリ
エ変換を行うことが可能となる。

【００２８】請求項８に記載の発明によれば、ブロック
状に配置された中間バッファメモリの縦方向に対してデ
ータの読み書きを行うときには高速ページモードを使っ
て高速に読み書きをすることが可能となるので、縦方向
に対しても横方向に対してもメモリアクセスを高速に行
うことが可能となる。これにより、ストライプ状に配置
した場合に、縦横の一方の方向に対するデータの読み書
きは速いが、他方の方向に対するデータの読み書きが非
常に遅くなり、その結果、縦方向と横方向とのそれぞれ
に対してフーリエ変換を行う際に必要なデータを読み書
きするのにかかる時間が長くなってしまうという不都合
を防止することが可能となる。

【００２９】請求項９に記載の発明によれば、ｎ₁ 長フ
ーリエ変換手段で使用するためにデータが読み出される
ことによって順次空きにされた領域に、ｎ₂ 長フーリエ
変換手段でフーリエ変換されたデータが順次記憶されて
いくこととなり、データの読み出しによって空にされた
領域を有効に使って、１つの中間バッファメモリをｎ₂
長フーリエ変換用とｎ₁ 長フーリエ変換用とで共用する
ことが可能となる。

【００３０】請求項１０に記載の発明によれば、複数の
フーリエ変換手段により同時に求められた複数のデータ
が複数のバッファメモリに同時に記憶されるようにな
る。

【００３１】請求項１１に記載の発明によれば、複数の
ｎ₁ 長フーリエ変換手段で同時に使用されるデータが複
数のバッファメモリに１個ずつ分散して記憶されること
となるので、それらのデータの読み出しを同時に行うこ
とが可能となる。

【００３２】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。時間成分の信号を周波数成分の信号に周期Ｎで
変換するための処理、すなわちＮ点ＤＦＴの処理を、従
来は図２（０）に示すようにＮ長フーリエ変換で一度に
行っていた。これに対し、本実施例のフーリエ変換装置
では、図２（ａ）〜（ｅ）に示すように第１〜第５のフ
ェーズに分けて行っている。

【００３３】すなわち、第１のフェーズでは、図２
（ａ）に示すように、入力される１次元状のＮ個のデジ
タル信号を横ｎ₁ 個×縦ｎ₂ 個の２次元状の配置に並べ
替える。第２のフェーズでは、図２（ｂ）に示すよう
に、上記並べ替えた２次元状のデータ配置において、縦
方向に対するｎ₂ 個のデータを用いてｎ₂ 長ＤＦＴ処理
を横方向の数ｎ₁ だけ行う。

【００３４】次に、第３のフェーズでは、図２（ｃ）に
示すように、上記ｎ₂ 長ＤＦＴ処理で得られた結果に対
して回転演算を施す。第４のフェーズでは、図２（ｄ）
に示すように、上記回転演算の結果に対して、横方向に
対するｎ₁ 個のデータを用いてｎ₁ 長ＤＦＴ処理を縦方
向の数ｎ₂ だけ行う。最後に、第５のフェーズでは、図
２（ｅ）に示すように、上記ｎ₁ 長ＤＦＴ処理で得られ
た結果を１次元状のデータ配置に並べ替える。

【００３５】図１は、本実施例によるフーリエ変換装置
の構成を示す図であって、図２に示した５つのフェーズ
の処理を行うための構成を示す図である。図１におい
て、１は第１の並べ替え手段であり、上記第１のフェー
ズの処理を行う。この第１の並べ替え手段１は、例え
ば、メモリとアドレッシング装置とにより簡単に構成す
ることが可能である。この並べ替え処理を式で表すと、
次の（式３）のようになる。

【００３６】

【数３】

【００３７】２はｎ₂ 長フーリエ変換手段であり、次の
（式４）に従って上記第２のフェーズの処理を行う。す
なわち、上記第１の並べ替え手段１で並べ替えられた２
次元状のデータ配置において、縦方向に対するｎ₂ 長の
ＤＦＴ処理をｎ₁ 回行う。

【００３８】

【数４】

【００３９】３は回転演算手段であり、次に示す（式
５）に従って上記第３のフェーズの処理を行う。すなわ
ち、上記ｎ₂ 長フーリエ変換手段２による演算処理の結
果得られたデータに対して回転演算を施す。

【００４０】

【数５】

【００４１】４は中間バッファメモリであり、上記ｎ₂
長フーリエ変換手段２によりフーリエ変換されたデータ
を一時記憶する。上述の回転演算手段３は、この中間バ
ッファメモリ４に記憶されたデータに対して回転演算を
行い、その演算結果をｎ₁ 長フーリエ変換手段５に供給
するようになされている。

【００４２】上記ｎ₁ 長フーリエ変換手段５は、上記回
転演算手段３による回転演算の結果得られるデータを用
いて、次の（式６）に従って上記第４のフェーズの処理
を行う。すなわち、上記並べ替えられた２次元状のデー
タ配置において、横方向に対するｎ₁ 長のＤＦＴ処理を
ｎ₂ 回行う。

【００４３】

【数６】

【００４４】６は第２の並べ替え手段であり、上記第５
のフェーズの処理を行う。すなわち、上記ｎ₁ 長フーリ
エ変換手段５により求められたデータを次の（式７）に
従って再び１次元状に並べ替えることにより、周波数成
分の信号Ｓ_k を得る。なお、この第２の並べ替え手段６
は、上記第１の並べ替え手段１と同様に、メモリとアド
レッシング装置とにより構成することが可能である。

【００４５】

【数７】

【００４６】上記（式３）〜（式７）に示した５つのフ
ェーズに分けて行っている本実施例のＤＦＴ処理は、従
来の（式１）で行っているＤＦＴ処理と等価であり、同
じ演算結果（同じ周波数成分の信号Ｓ_k ）を得ることが
できる。一方、その演算結果を得るまでの演算量は、従
来に比べて本実施例の方が少なくなっている。このこと
を以下に説明する。

【００４７】本実施例のＤＦＴ処理における第１のフェ
ーズと第５のフェーズの処理は、単なるデータの並べ替
え処理（メモリアドレッシング処理）であるから、演算
は行っていない。そこで、本実施例における総演算量
は、第２〜第４のフェーズにおける各処理の演算量を合
計したものとなる。次に示す表１は、その演算量を示し
たものである。

【００４８】

【表１】

【００４９】この表１から明らかなように、本実施例の
ＤＦＴ処理で行う乗算の回数は、４ｎ₁ ｎ₂ （ｎ₁ ＋ｎ
₂ ＋１）回であり、加減算を行う回数は、２ｎ₁ ｎ
₂ （２ｎ₁ ＋２ｎ₂ ＋１）回である。一方、従来例のと
ころで述べたように、従来のＤＦＴ処理で行う乗算の回
数は、４Ｎ² ＝４ｎ₁ ²ｎ₂ ²回である。また、加減算を行
う回数は、２Ｎ² ＋２Ｎ（Ｎ−１）＝４ｎ₁ ²ｎ₂ ²−２ｎ
₁ ｎ₂ 回であり、２ｎ₁ ｎ₂ は殆ど無視できるほど小さ
いと考えてよいから、結局４ｎ₁ ²ｎ₂ ²回である。

【００５０】乗算を行う回数および加減算を行う回数を
それぞれ本実施例と従来とで比較してみれば分かるよう
に、ｎ₁ とｎ₂ の値を共に３以上とすれば、本実施例の
ＤＦＴ処理における演算量を従来のＤＦＴ処理における
演算量よりも確実に少なくすることができる。

【００５１】次に、本実施例のＤＦＴ処理と従来のＦＦ
Ｔ処理とを比較してみると、従来のＦＦＴは、本実施例
のＤＦＴの特別な例であると言える。すなわち、本実施
例のＤＦＴでは、実演算を第２〜第４のフェーズの３段
に分離して行っている。これに対し、従来のＦＦＴは、
第２のフェーズと第３のフェーズまたは第３のフェーズ
と第４のフェーズとを一まとめにして演算の流れを再配
置し、バタフライ演算という形にまとめて行うものであ
る。

【００５２】このため、演算量の観点からすれば、本実
施例のＤＦＴと従来のＦＦＴとで差ほど変わりはないと
言える。ところが、各フェーズの処理をパイプライン化
して並列に行う場合に必要な中間バッファメモリの容量
という観点からすると、本実施例のＤＦＴでは、従来の
ＦＦＴよりも格段に小さいメモリ容量で済むというメリ
ットがある。

【００５３】すなわち、本実施例の場合、上記中間バッ
ファメモリ４に必要なメモリ容量はｎ₁ ×ｎ₂ ワード分
である。さらに、第２のフェーズにおけるｎ₁ 長ＤＦＴ
処理の周期ｎ₁ を更に細かく分離して横方向ｎ₁₁、縦方
向ｎ₁₂（ｎ₁ ＝ｎ₁₁×ｎ₁₂）として処理することとすれ
ば、その中間部にｎ₁₁×ｎ₁₂ワード分のメモリが必要に
なる。また、第４のフェーズにおけるｎ₂ 長ＤＦＴ処理
の周期ｎ₂ を更に細かく分離して横方向ｎ₂₁、縦方向ｎ
₂₂（ｎ₂ ＝ｎ₂₁×ｎ₂₂）として処理することとすれば、
その中間部にｎ₂₁×ｎ₂₂ワード分のメモリが必要にな
る。

【００５４】以下同様にして、更に細かく周期を分離し
て縦方向のＤＦＴ処理と横方向のＤＦＴ処理とを行うよ
うにすれば、例えばＮ＝２¹⁶点の周波数解析を行う場
合、各中間バッファメモリで必要なメモリ容量は、図３
（ａ）の各四角の中に示す数字のようになる。したがっ
て、中間バッファメモリの全メモリ容量は、各中間バッ
ファメモリのメモリ容量を合計して、６６１７６ワード
分となる。

【００５５】もちろん、図３（ａ）に示したように周期
が最も小さくなるまで細分化する必要は必ずしもなく、
その場合に必要なメモリ容量は、上記６６１７６ワード
よりも小さくなる。

【００５６】一方、従来のＦＦＴでは、数段階のバタフ
ライ演算によって周波数解析を実施しているが、上述し
たように各バタフライ演算の基数は小さい値しかとるこ
とができない。そこで、基数を２とした場合に各中間バ
ッファメモリとして必要なメモリ容量を、図３（ｂ）に
示した。この図３（ｂ）から、中間バッファメモリとし
て必要な全メモリ容量は、１３１１０２ワード分である
ことが分かる。

【００５７】図３（ａ）と図３（ｂ）とを比較すれば明
らかなように、本実施例のＤＦＴ処理によれば、各フェ
ーズの処理を並列化動作させる場合に必要な中間バッフ
ァメモリのメモリ容量を、従来のＦＦＴで各バタフライ
演算を並列化動作させる場合に必要なメモリ容量よりも
小さくすることができる。

【００５８】以上説明したように、本実施例のフーリエ
変換装置によれば、一連のフーリエ変換処理にかかる演
算量を少なくすることができ、しかも、各フェーズを並
列化動作させた場合に使用する中間バッファメモリの全
メモリ容量を小さくすることもできるようになる。

【００５９】なお、以上の実施例では、第１の並べ替え
手段１と第２の並べ替え手段６とを含めたものを１つの
フーリエ変換装置として扱っているが、このようなデー
タの並べ替えを行う手段が外部に存在すれば、これらの
手段はフーリエ変換装置内に必ずしも設ける必要はな
い。

【００６０】以上のような本実施例のフーリエ変換装置
を利用して、以下に述べる幾つかの応用例を実現するこ
とができる。

【００６１】まず第１番目の例は、ある小さな周期のフ
ーリエ変換装置を２個直列に設けるとともに、その間に
小規模の回転演算装置を付加することにより、より大き
な周期のフーリエ変換装置を構成したものである。

【００６２】例えば、図４に示すように、ｎ₂ 長ＤＦＴ
装置１１とｎ₁ 長ＤＦＴ装置１４とを直列に設けるとと
もに、その間に回転演算装置１２と（ｎ₁ ×ｎ₂ ）ワー
ド分の容量を持つ中間バッファメモリ１３とを付加する
ことにより、Ｎ＝ｎ₁ ×ｎ₂長の大きな周期のＤＦＴ装
置を構成する。そして、ｎ₂ 長ＤＦＴとｎ₁ 長ＤＦＴと
をパイプライン処理することにより、Ｎ点の周波数解析
を実施する。

【００６３】上述したように、大きな周期Ｎの周波数解
析を１個のＤＦＴ装置で一度に行うのは演算負荷が非常
に大きいのに対して、小さな周期ｎ₁ 、ｎ₂ の組み合わ
せで周波数解析を行うのは演算負荷が小さい。したがっ
て、本装置によれば、全体としての処理速度を高速にす
ることができるというメリットがある。

【００６４】第２番目の例は、第２のフェーズにおける
ｎ₂ 長ＤＦＴ処理と第４のフェーズにおけるｎ₁ 長ＤＦ
Ｔ処理とがそれぞれ独立性が高いことを利用して、上記
ｎ₂長ＤＦＴ処理を行う装置と上記ｎ₁ 長ＤＦＴ処理を
行う装置とをそれぞれ複数個ずつ設けて１つのフーリエ
変換装置を構成したものである。

【００６５】例えば、図５に示すように、ｍ₁(ワード／
秒) の演算能力を持つｎ₂ 長ＤＦＴ装置２１ａ，２１
ｂ，…，２１ｃをｌ₁ 個設けてｎ₂ 長ＤＦＴ装置群２１
を構成するとともに、ｍ₂(ワード／秒) の演算能力を持
つｎ₁ 長ＤＦＴ装置２４ａ，２４ｂ，…，２４ｃをｌ₂
個設けてｎ₁ 長ＤＦＴ装置群２４を構成する。

【００６６】そして、上記ｎ₂ 長ＤＦＴ装置群２１と上
記ｎ₁ 長ＤＦＴ装置群２４との間にｍ₃(ワード／秒) の
演算能力を持つ回転演算装置２２と（ｎ₁ ×ｎ₂ ）ワー
ド分の容量を持つ中間バッファメモリ２３とを設けるこ
とにより、１つのフーリエ変換装置を構成する。

【００６７】既に説明したように、第２のフェーズでは
ｎ₂ 長ＤＦＴ処理をｎ₁ 回行う必要がある。そこで、ｎ
₂ 長ＤＦＴ装置群２１を構成するｎ₂ 長ＤＦＴ装置２１
ａ，２１ｂ，…，２１ｃをｎ₁ 個、あるいは適当な数で
割った個数だけ設けることにより、ｎ₁ 回のｎ₂ 長ＤＦ
Ｔ処理を並列に行うようにする。これにより、ｎ₂ 長Ｄ
ＦＴ処理をより短時間で行うようにすることができる。

【００６８】例えば、ｎ₁ ＝４の場合、先に示した図４
の例のように、１個のｎ₂ 長ＤＦＴ装置１１でｎ₁ 回の
ｎ₂ 長ＤＦＴ処理を行うのでは４サイクルかかっていた
のに対し、ｎ₂ 長ＤＦＴ装置を２個設ければ２サイクル
で行うことができる。また、ｎ₂ 長ＤＦＴ装置を４個設
ければ、１サイクルで行うことができる。

【００６９】また、第４のフェーズについても同様に、
ｎ₁ 長ＤＦＴ装置群２４を構成するｎ₁ 長ＤＦＴ装置２
４ａ，２４ｂ，…，２４ｃをｎ₂ 個、あるいは適当な数
で割った個数だけ設けることにより、ｎ₂ 回のｎ₁ 長Ｄ
ＦＴ処理を行う際の演算サイクル数を少なくすることが
できる。これにより、より高速なフーリエ変換装置を得
ることができる。

【００７０】なお、上記ｎ₂ 長ＤＦＴ装置群２１の全体
としての演算能力はｌ₁ ×ｍ₁(ワード／秒) であり、上
記ｎ₁ 長ＤＦＴ装置群２４の全体としての演算能力はｌ
₂ ×ｍ₂(ワード／秒) である。ここで、ｍ₃ ≦ｌ₁ ×ｍ
₁ あるいはｍ₃ ≦ｌ₂ ×ｍ₂が成立すると、上記ｎ₂ 長
ＤＦＴ装置群２１およびｎ₁ 長ＤＦＴ装置群２４は、ｍ
₃(ワード／秒) の演算能力に制限される。

【００７１】第３番目の例は、ある小さな周期のフーリ
エ変換装置を複数個用い、それらを回転演算装置を介し
て積み重ねるようにして接続する（イメージとしては、
図３（ａ）に示したツリー構造となるように接続する）
ことにより、より大きな周期のフーリエ変換装置を構成
したものである。

【００７２】例えば、複数個の４点フーリエ変換装置を
用いて、より大きな周期の４０９６点フーリエ変換装置
を構成する場合について考える。この場合、図６に示す
ように、４０９６点フーリエ変換装置は、大きく分けて
１６点フーリエ変換装置３１と、４０９６点回転演算装
置３２と、４０９６ワード分の容量を持つ４０９６点バ
ッファメモリ３３と、２５６点フーリエ変換装置３４と
により構成される。

【００７３】そして、上記１６点フーリエ変換装置３１
は、２つの４点フーリエ変換装置３１ａ，３１ｄと、１
６点回転演算装置３１ｂと、１６ワード分の容量を持つ
１６点バッファメモリ３１ｃとにより構成される。ま
た、上記２５６点フーリエ変換装置３４は、２つの１６
点フーリエ変換装置３４ａ，３４ｄと、２５６点回転演
算装置３４ｂと、２５６ワード分の容量を持つ２５６点
バッファメモリ３４ｃとにより構成される。

【００７４】さらに、上記２５６点フーリエ変換装置３
４内にある一方の１６点フーリエ変換装置３４ａは、上
記１６点フーリエ変換装置３１と同様に、２つの４点フ
ーリエ変換装置３４ａ₁ ，３４ａ₄ と、１６点回転演算
装置３４ａ₂ と、１６ワード分の容量を持つ１６点バッ
ファメモリ３４ａ₃ とにより構成される。

【００７５】他方の１６点フーリエ変換装置３４ｄにつ
いても上記１６点フーリエ変換装置３１と同様に、２つ
の４点フーリエ変換装置３４ｄ₁ ，３４ｄ₄ と、１６点
回転演算装置３４ｄ₂ と、１６ワード分の容量を持つ１
６点バッファメモリ３４ｄ₃とにより構成される。

【００７６】このように、小さな周期の４点フーリエ変
換装置を複数個用い、それらを回転演算装置を介してツ
リー構造となるように接続することにより、より大きな
周期の４０９６点フーリエ変換装置を構成している。な
お、本装置において用いられている各回転演算装置は、
ツリーの枝を結ぶ乗算の役目を果たしている。

【００７７】つまり、この図６に示した装置では、４０
９６点の周波数解析を、縦１６点×横２５６点に分割し
て行う。そして、縦１６点の周波数解析を行う際には、
更に縦４点×横４点に分割して行う。また、横２５６点
の周波数解析を行う場合も同様にして、縦４点×横４点
のフーリエ変換にまで細分化して行う。

【００７８】４０９６点の周波数解析を１個の４０９６
点フーリエ変換装置で一度に行うのは演算負荷が非常に
大きいが、小さな周期の４点フーリエ変換装置の組み合
わせで周波数解析を行うのは演算負荷が小さいことは上
述した通りである。したがって、本装置によれば、全体
としての演算負荷を小さくして処理速度を高速にするこ
とができる。

【００７９】また、本装置において用いている中間バッ
ファメモリの総メモリ容量は、4096＋16＋256 ＋16＋16
＝4440ワードである。これに対して、従来のＦＦＴによ
り４０９６点フーリエ変換装置を構成すると、各バタフ
ライ演算の基数を４とした場合でも、バッファメモリの
総メモリ容量は、4096＋1024＋256 ＋64＋16＋4 ×6＝5
480ワードである。

【００８０】以上のことから明らかなように、図６の装
置によれば、４０９６点のＤＦＴ処理にかかる演算量を
少なくしてＦＦＴと同程度にまで処理時間を短くするこ
とができるだけでなく、演算の過程で使用する中間バッ
ファメモリのメモリ容量を、ＦＦＴを行う場合に比べて
小さくすることもできている。

【００８１】第４番目の例は、図６に示した第３番目の
例を応用した例である。すなわち、窓かけ演算にも流用
できるようにした回転演算装置と１６点フーリエ変換装
置とを用いて１つのフーリエ変換装置を構成する。そし
て、これをタイムシェアリング（時分割）で用いること
により、より大きな周期（４０９６点）の周波数解析を
行うことができるようにしたものである。

【００８２】フーリエ変換は、数学上の話では本来は無
限長の周期で行うものである。しかし、これを実際に行
うのは現実問題として無理である。そこで、実際には、
周期Ｎで一定区間を区切り、その端点をつなげることに
よって無限長とみなして周波数解析を行っている。とこ
ろが、この場合に、端点に不連続点が存在すると、正常
でない周波数成分、すなわち、周波数もれ成分が生じる
ことがある。

【００８３】上述した窓かけ演算は、この端点の不連続
点をなくし、周波数もれ成分を少なくすることを目的と
して行われるものであり、次の（式８）に示す演算式に
よって行われる。なお、（式８）中のＳ_k はフーリエ解
析するデータ、ｗ(k) は窓関数、Ｓ_k ' は実サンプルデ
ータを示している。

【００８４】

【数８】

【００８５】ところで、この窓かけ演算は、精密ではな
いが、次の（式９）に示す回転演算とほぼ同じと考える
ことができる。したがって、係数をうまく与えれば、回
転演算装置を用いて窓かけ演算を行うことが可能であ
る。そこで、この第４番目の例では、回転演算装置を窓
かけ演算にも流用できるようにしている。

【００８６】

【数９】

【００８７】図７は、この第４番目の例を実現するため
の装置の構成を示す図である。図７に示したように、本
装置は、窓かけ演算にも流用可能な窓かけ／回転演算装
置４１と、１６点フーリエ変換装置４２と、４０９６ワ
ード分の容量を持つ４０９６点バッファメモリ４３と、
２５６ワード分の容量を持つ２５６点バッファメモリ４
４と、データ入力部４５と、データ出力部４６とにより
構成されている。

【００８８】上記回転演算装置４１は、窓かけ演算を行
う際に適当な係数を与える手段を具備している。また、
上記１６点フーリエ変換装置４２は、図６中に示した各
１６点フーリエ変換装置と同様に、２つの４点フーリエ
変換装置４２ａ，４２ｄと、１６点回転演算装置４２ｂ
と、１６点バッファメモリ４２ｃとにより構成されてい
る。

【００８９】このように構成したフーリエ変換装置は、
図６中にα、β、γで示した部分（何れの部分も１６点
フーリエ変換装置と回転演算装置、あるいは１６点フー
リエ変換装置と窓かけ演算装置とを含んでいる）の処理
を時分割で行うことにより、４０９６点の周波数解析を
実施する。

【００９０】すなわち、図８に示すように、まず最初
に、データ入力部４５を介して入力されるデータを用い
て、図６中のαの部分に相当する演算が行われる。この
とき、窓かけ／回転演算装置４１では、適当な係数が与
えられることにより窓かけ演算が行われる。このαの部
分の演算結果は、データ出力部４６を介して４０９６点
バッファメモリ４３に順次格納される。

【００９１】そして、この４０９６点バッファメモリ４
３にデータがたまると、次にそのデータがデータ入力部
４５を介して入力され、図６中のβに相当する演算が行
われる。このβの部分の演算結果は、データ出力部４６
を介して２５６点バッファメモリ４４に順次格納され
る。次に、この２５６点バッファメモリ４４にデータが
たまると、そのデータがデータ入力部４５を介して入力
され、図６中のγに相当する演算が行われる。

【００９２】このように、図７の装置によれば、小さな
周期のフーリエ変換の組み合わせによって大きな周期の
フーリエ変換を行っているので、４０９６点のＤＦＴ処
理にかかる演算量を少なくして処理時間を短くすること
ができる。さらに、図６の装置と異なり、同じ装置を時
分割で何度も用いているので、図６の装置に比べて、４
点フーリエ変換装置や中間バッファメモリの使用数を減
らすことができ、装置全体の規模を小さくすることがで
きる。

【００９３】第５番目の例は、高速ページモードを持つ
メモリを用いて中間バッファメモリを構成し、その高速
ページモードを持つメモリに中間バッファメモリを配置
するときに、ストライプ状に配置するのではなく、縦横
のブロック状に配置することにより、メモリアクセスタ
イムを短くできるようにしたものである。

【００９４】一般に、高速ページモードを持つＩＣメモ
リは、２次元マトリクス状に作製される。そして、その
行（カラム）と列（ロウ）とで位置を指定することによ
り所望のデータを得るようになされている。この場合、
ＤＲＡＭに代表されるメモリでは、その機構上の特徴に
より、先にロウアドレスを指定し、次にカラムアドレス
を指定するようになっている。

【００９５】そして、高速ページモードでは、同じロウ
アドレスについてカラムアドレスを連続して指定する場
合には、異なるロウアドレスについてカラムアドレスを
指定する場合に比べて高速にアクセスすることができる
ようになっている。このような高速ページモードを持つ
メモリの一例として、日立製のメモリ（HM511OOOA-6）
がある。

【００９６】ところで、上述したように、本実施例のフ
ーリエ変換装置では、第２のフェーズで縦方向に対する
ＤＦＴ処理を行い、第４のフェーズで横方向に対するＤ
ＦＴ処理を行っている。このため、２次元状に作られた
中間バッファメモリの縦方向と横方向に対してそれぞれ
データの読み書きを行っている。

【００９７】ここで、中間バッファメモリ４を横方向に
ストライプ状に配置した場合には、縦方向に対する高速
ページモードが使えないので、横方向に対するメモリア
クセスタイムは速いが、縦方向に対するメモリアクセス
タイムが遅くなってしまう。一方、ブロック状に配置す
れば、縦方向に対するデータの読み書き時に高速ページ
モードが使えるので、横方向に対するアクセスタイムも
縦方向に対するアクセスタイムも共に速くすることがで
きるようになる。

【００９８】図９は、上記した日立製のメモリのアクセ
スタイムの様子を示すタイムチャートである。この図９
の例では、同じロウアドレスについて２つのカラムアド
レスを連続して指定した場合について示している。

【００９９】すなわち、通常、１ワードのアクセスを行
うのにかかる時間（サイクルタイム）は１２０ｎｓｅｃ
であるのに対して、高速ページモードにおいて２ワード
のアクセスを行うのにかかる時間は１５５（＝６０＋４
５＋５０）ｎｓｅｃである。つまり、１ワード当たりで
は、７７．５ｎｓｅｃと通常時よりもアクセス時間が短
くなっていることが図９から読み取れる。

【０１００】このような日立製のメモリを中間バッファ
メモリとして用いた場合の具体例を次に示す。なお、こ
こでは、中間バッファメモリの全メモリ容量は２¹⁸ワー
ド（縦２⁹ ワード×横２⁹ ワード）であるとする。

【０１０１】まず、図１０に示すように、中間バッファ
メモリを２⁹ ワード分ずつ横方向にストライプ状に配置
する場合について考える。この場合、第２のフェーズで
求められたデータを中間バッファメモリに縦方向に書き
込む際には、高速ページモードが使えないので、縦方向
に対して１ワード当たり１２０ｎｓｅｃの時間がかか
る。

【０１０２】また、第４のフェーズにおいて上記中間バ
ッファメモリからデータを読み出す際に、横方向に対し
て１ワード当たりにかかるアクセス時間は、（６０＋４
５×（２⁹ −１）＋５０）／２⁹ ≒４５．１３ｎｓｅｃ
である。よって、メモリアクセスに関するデータレート
の上限は、１２０＋４５．１３＝１６５．１３ｎｓｅｃ
／ワードとなる。

【０１０３】次に、図１１に示すように、中間バッファ
メモリを２⁹ ワード分ずつブロック状（縦２⁴ 個×横２
⁵ 個）に配置する場合について考える。この場合、縦方
向に対するメモリアクセス時に高速ページモードを使う
ことが可能であるので、第２のフェーズで求められたデ
ータを中間バッファメモリに書き込む際にかかる時間
は、縦方向に対して１ワード当たり（６０＋４５×１５
＋５０）／１６≒４９．０６ｎｓｅｃである。

【０１０４】また、第４のフェーズにおいて上記中間バ
ッファメモリからデータを読み出す際に、横方向に対し
て１ワード当たりにかかるアクセス時間は、（６０＋４
５×３１＋５０）／３２≒４７．０３ｎｓｅｃである。
よって、メモリアクセスに関するデータレートの上限
は、４９．０６＋４７．０３＝９６．０９ｎｓｅｃ／ワ
ードとなる。

【０１０５】以上の計算結果から明らかなように、中間
バッファメモリをブロック状に配置することにより、ス
トライプ状に配置する場合に比べてメモリアクセス時間
を短くすることができる。これにより、上述したように
フーリエ変換処理を行う際の演算量を減らすことができ
るだけでなく、処理の過程で使用する中間バッファメモ
リへのアクセス時間を削減することもできるようにな
り、全体としての処理時間を更に短くすることができ
る。

【０１０６】第６番目の例は、第２のフェーズの処理と
第４のフェーズの処理とを並列に動作させる場合に、中
間バッファメモリにデータを読み書きする際のアドレッ
シング動作を工夫することにより、中間バッファメモリ
を１ページ分だけ用意すれば済むようにしたものであ
る。

【０１０７】第４のフェーズの処理を行う際には、第２
のフェーズで求められたデータを用いるため、第２のフ
ェーズの処理が終わらなければ第４のフェーズの処理は
行うことができない。したがって、第２のフェーズの処
理と第４のフェーズの処理とを並列に動作させる場合
は、通常は、図１２に示すように、第２のフェーズ用と
第４のフェーズ用との２ページ分の中間バッファメモリ
が必要になる。

【０１０８】すなわち、第２のフェーズと第４のフェー
ズとを並列動作させる場合には、図１２（ａ）に示すよ
うに、第２のフェーズにおける縦方向のＤＦＴ処理で求
められるデータを縦方向に順次記憶していくと同時に、
図１２（ｂ）に示すように、既に求められたデータを第
４のフェーズにおいて横方向に読み出して横方向のＤＦ
Ｔ処理を順次行っていく必要がある。

【０１０９】したがって、第２のフェーズで求められる
データを縦方向に順次記憶していくためのページと、第
４のフェーズでデータを横方向に読み出して使用するた
めのページとの２ページが中間バッファメモリとして必
要になる。しかし、このように中間バッファメモリを２
ページも用意したのでは、メモリ容量が非常に大きくな
ってしまう。

【０１１０】そこで、この第６番目の例では、今までの
ように第２のフェーズで求められたデータは縦方向に書
き込み、第４のフェーズの処理ではデータを横方向に読
み出すというように一定としないで、図１３に示すよう
に、１回目に行う第２、第４のフェーズではデータを縦
方向に読み書きする。２回目に行う第２、第４のフェー
ズではデータを横方向に読み書きするというように、ア
ドレッシングの方向を縦と横で交互に切り換えていくよ
うにする。

【０１１１】すなわち、図１３（ａ）において、１回目
に行う第４のフェーズの処理では、中間バッファメモリ
に既に記憶されているデータ（この第４のフェーズの処
理よりも前に行われた０回目の第２のフェーズの処理で
求められたデータ）が縦方向に順次読み出される。

【０１１２】そして、この第４のフェーズの処理と同時
に行われている１回目の第２のフェーズの処理で求めら
れたデータが、上記読み出しによって空になった縦方向
の領域に順次書き込まれる。すると、最終的には、中間
バッファメモリの全ての領域に、１回目の第２のフェー
ズの処理で求められたデータが記憶される。

【０１１３】次に、図１３（ｂ）において、２回目に行
う第４のフェーズの処理では、中間バッファメモリに記
憶されているデータ（上記１回目の第２のフェーズの処
理で求められたデータ）が横方向に順次読み出される。

【０１１４】そして、この第４のフェーズの処理と同時
に行われている２回目の第２のフェーズの処理で求めら
れたデータが、上記読み出しによって空になった横方向
の領域に順次書き込まれる。すると、最終的には、中間
バッファメモリの全ての領域に、２回目の第２のフェー
ズの処理で求められたデータが記憶される。この後は、
再び図１３（ａ）に示す処理が行われる。

【０１１５】以上のように、アドレッシングの方向を交
互に切り換えてデータの読み書きを行うようにすれば、
データを読み出して空きになった領域を有効に活用し
て、１つの中間バッファメモリを第２のフェーズ用と第
４のフェーズ用とで共用することができ、中間バッファ
メモリを１ページ分だけ用意すれば済むようになる。

【０１１６】第７番目の例は、図５に示した第２番目の
例を応用した例である。図５に示したように複数のＤＦ
Ｔ装置を用いて処理を並列化させた場合には、中間バッ
ファメモリ２３へのアクセスが非常に多くなる。そこ
で、この第７番目の例は、上記中間バッファメモリ２３
を複数のメモリに分割して用意するとともに、クロスバ
スイッチなどのデータ振り分け装置を用いることによ
り、メモリアクセス時における並列動作性を高めること
ができるようにしたものである。

【０１１７】図１４は、この第７番目の例を実現するた
めの装置の構成を示す図である。なお、この図１４に示
す装置は、図５に示した装置を変形したものであり、図
５中に示した周期ｎ₁ 、ｎ₂ の値をそれぞれ４とし、ｎ
₁ 長ＤＦＴ処理を行う装置の数ｌ₁ 、ｎ₂ 長ＤＦＴ処理
を行う装置の数ｌ₂ をそれぞれ４個とした場合について
示したものである。

【０１１８】すなわち、本装置は、第２のフェーズの処
理を行う４個の４点フーリエ変換装置５１ａ，５１ｂ，
５１ｃ，５１ｄと、データ振り分け装置５２と、並列動
作可能な４個の中間バッファメモリ５３ａ，５３ｂ，５
３ｃ，５３ｄと、第４のフェーズの処理を行う４個の４
点フーリエ変換装置５４ａ，５４ｂ，５４ｃ，５４ｄと
により構成される。なお、ここでは、説明の簡略化のた
め、回転演算装置は図示を省略している。

【０１１９】次に、上記のように構成した装置の動作
を、図１５に示す中間データの配置図を参照しながら説
明する。本装置では、第２のフェーズで縦方向に４点フ
ーリエ変換を行い、第４のフェーズで横方向に４点フー
リエ変換を行うことにより、第１〜第１６ワード（図１
５に丸付の数字で示している）の１６点周波数解析を実
行する。

【０１２０】このとき、上述した第２のフェーズの処理
を行う４個の４点フーリエ変換装置５１ａ，５１ｂ，５
１ｃ，５１ｄは、それぞれ図１５の縦方向に対するデー
タを用いてフーリエ変換を同時に行う。これにより、第
１サイクルでは、第１、第２、第３、第４ワードについ
てフーリエ変換されたデータが同時に得られる。

【０１２１】このようにして同時に得られた４個のデー
タは、データ振り分け装置５２により４個の中間バッフ
ァメモリ５３ａ，５３ｂ，５３ｃ，５３ｄに１ワードず
つ振り分けられて記憶される。ここで、各ワードのデー
タが記憶される中間バッファメモリ５３ａ，５３ｂ，５
３ｃ，５３ｄの種類を、それぞれＡ〜Ｄの符号を付して
示した。

【０１２２】通常、４個のデータを１個の中間バッファ
メモリに書き込むためには、４サイクル必要であるが、
本実施例では、４個のデータを４個の中間バッファメモ
リ５３ａ，５３ｂ，５３ｃ，５３ｄに振り分けて書き込
むようにしているので、１サイクルで書き込みを行うこ
とができる。

【０１２３】また、第２サイクル〜第４サイクルの各サ
イクルで同時にフーリエ変換されたデータについても同
様に、データ振り分け装置５２により４個の中間バッフ
ァメモリ５３ａ，５３ｂ，５３ｃ，５３ｄに１ワードず
つ振り分けられて記憶される。このとき、同じフーリエ
変換装置で変換されたデータが同じ中間バッファメモリ
内に記憶されないように振り分けが行われる。

【０１２４】以上のような書き込み動作により、４個の
中間バッファメモリ５３ａ，５３ｂ，５３ｃ，５３ｄに
は、図１５に示すような関係で各ワードのデータが記憶
されることになる。すなわち、第１の中間バッファメモ
リ５３ａには、第１、第６、第１１、第１６ワードのデ
ータが記憶され、第２の中間バッファメモリ５３ｂに
は、第５、第１０、第１５、第４ワードのデータが記憶
される。

【０１２５】また、第３の中間バッファメモリ５３ｃに
は、第９、第１４、第３、第８ワードのデータが記憶さ
れ、第４の中間バッファメモリ５３ｄには、第１３、第
２、第７、第１２ワードのデータが記憶される。

【０１２６】次に、第４のフェーズの処理を行う際に
は、上述した第４のフェーズの処理を行う４個の４点フ
ーリエ変換装置５４ａ，５４ｂ，５４ｃ，５４ｄは、そ
れぞれ図１５の横方向に対するデータを用いてフーリエ
変換を同時に行う。すなわち、第１サイクルでは、上記
４個の４点フーリエ変換装置５４ａ，５４ｂ，５４ｃ，
５４ｄは、それぞれ第１、第５、第９、第１３ワードの
データを読み出してフーリエ変換を同時に行う。

【０１２７】この場合、図１５から明らかなように、各
４点フーリエ変換装置５４ａ，５４ｂ，５４ｃ，５４ｄ
で同時に使用する４個のデータは、上記４個の中間バッ
ファメモリ５３ａ，５３ｂ，５３ｃ，５３ｄに１ワード
ずつ分散して記憶されている。したがって、１個の中間
バッファメモリに上記４個のデータが全て記憶されてい
たとしたなら読み出しに４サイクルかかるところを、本
実施例では、１サイクルで読み出すことができる。

【０１２８】以上説明したように、図１４に示した第７
番目の例の装置によれば、複数のフーリエ変換装置を用
いてＤＦＴ処理を並列化動作させた場合に、中間バッフ
ァメモリへのアクセスも効率よく並列化させることがで
き、装置全体の並列動作性を向上させることができる。
なお、参考のために、上述したデータの読み書きの手順
を、図１６に示しておく。

【０１２９】

【発明の効果】本発明は上述したように、請求項１〜３
に記載の発明によれば、周期Ｎ（＝ｎ₁ ×ｎ₂ ）の時間
成分の信号の周波数解析を、上記周期Ｎよりも小さな周
期である横方向に対する周期ｎ₁ のフーリエ変換と縦方
向に対する周期ｎ₂ のフーリエ変換との組み合わせによ
って行うようにしたので、周期Ｎの信号を周期Ｎのフー
リエ変換によって一度に周波数変換するようになされた
従来のＤＦＴに比べて演算量を少なくすることができる
ようになり、これにより、フーリエ変換の処理速度を高
速にすることができる。

【０１３０】請求項４に記載の発明によれば、ｎ₂ 長フ
ーリエ変換手段を複数個設け、ｎ₁回のｎ₂ 長フーリエ
変換処理を上記複数個のｎ₂ 長フーリエ変換手段を用い
て並列に行うようにしたので、複数のｎ₂ 長フーリエ変
換処理を同時に行うことができるようになる。

【０１３１】請求項５に記載の発明によれば、ｎ₁ 長フ
ーリエ変換手段を複数個設け、ｎ₂回のｎ₁ 長フーリエ
変換処理を上記複数個のｎ₁ 長フーリエ変換手段を用い
て並列に行うようにしたので、複数のｎ₁ 長フーリエ変
換処理を同時に行うことができるようになる。したがっ
て、それぞれのフーリエ変換処理を１回ずつ順番に行う
場合に比べて処理時間を短くすることができるようにな
る。

【０１３２】請求項６に記載の発明によれば、小さな周
期のフーリエ変換装置を複数個用いてそれらを回転演算
装置を介してツリー構造となるように接続することによ
ってより大きな周期のフーリエ変換装置を構成したの
で、請求項１〜３に記載の発明と同様に、大きな周期の
フーリエ変換を一度に行う場合の演算量に比べて演算量
を格段に少なくすることができ、処理を高速化すること
ができる。しかも、上記小さな周期として任意の周期を
選択することが可能であるので、各フーリエ変換の結果
を一時記憶しておくための中間バッファメモリの数を従
来のＦＦＴにおけるバタフライ演算を並列化動作させる
場合に比べて少なくすることができるとともに、個々の
中間バッファメモリの容量を小さくすることができるよ
うになり、全体としての中間バッファメモリの容量を格
段に小さくすることができる。

【０１３３】請求項７に記載の発明によれば、与える係
数を変えることにより窓かけ演算および回転演算の何れ
かを行う窓かけ回転演算装置と、この窓かけ回転演算装
置の出力結果に対してフーリエ変換を行う小さな周期の
フーリエ変換装置とを設け、このフーリエ変換装置の出
力結果を上記窓かけ回転演算装置に供給して上記窓かけ
回転演算装置および上記フーリエ変換装置による処理を
時分割で繰り返して行うようにしたので、請求項１〜３
に記載の発明と同様に、小さな周期のフーリエ変換の組
み合わせによってより大きな周期のフーリエ変換を実施
することができるようになり、大きな周期のフーリエ変
換を一度に行う場合の演算量に比べて演算量を格段に少
なくすることができる。しかも、請求項６に記載の発明
に比べて少ない数のフーリエ変換装置と回転演算装置と
によってフーリエ変換を行うことができるので、装置の
規模が大きくならないようにすることができる。

【０１３４】請求項８に記載の発明によれば、高速ペー
ジモードを持つメモリ上において所定ワード分の中間バ
ッファメモリを縦横のブロック状に順次配置するように
して中間バッファメモリを構成したので、ブロック状に
配置された中間バッファメモリの縦方向に対してデータ
の読み書きを行うときには高速ページモードを使って高
速に読み書きをすることが可能となり、縦方向に対して
も横方向に対してもメモリアクセスを高速に行うことが
できるようになる。したがって、演算量の削減によって
フーリエ変換の処理速度を速くすることができるだけで
なく、メモリアクセス時間の削減によっても処理速度を
速くすることができ、より高速にフーリエ変換を行うこ
とができるようになる。

【０１３５】請求項９に記載の発明によれば、ｎ₂ 長フ
ーリエ変換手段によりフーリエ変換されたデータを中間
バッファメモリに書き込む際、およびｎ₁ 長フーリエ変
換手段において中間バッファメモリに記憶されたデータ
を読み出す際に、データの読み書きの方向を縦と横とで
交互に変換するようにし、ｎ₁ 長フーリエ変換手段で使
用するためにデータが読み出されることによって順次空
きにされた領域に、ｎ₂ 長フーリエ変換手段でフーリエ
変換されたデータを順次記憶していくようにしたので、
データの読み出しによって空にされた領域を有効に使っ
て、１つの中間バッファメモリをｎ₂ 長フーリエ変換用
とｎ₁ 長フーリエ変換用とで共用するようにすることが
でき、１ページ分の中間バッファメモリを用意するだけ
でｎ₂ 長フーリエ変換処理とｎ₁ 長フーリエ変換処理と
を並列に動作させることができるようになる。

【０１３６】請求項１０に記載の発明によれば、複数個
のｎ₂ 長フーリエ変換手段および複数個のｎ₁ 長フーリ
エ変換手段と同じ数だけ中間バッファメモリを設けると
ともに、複数個のｎ₂ 長フーリエ変換手段により同時に
求められる複数個のデータを上記複数個の中間バッファ
メモリに１個ずつ振り分けて記憶するように構成したの
で、複数のフーリエ変換手段により同時に求められた複
数のデータを複数のバッファメモリに同時に記憶するよ
うにすることができる。したがって、ｎ₂ 長フーリエ変
換手段とｎ₁ 長フーリエ変換手段とをそれぞれ複数個ず
つ設けて各処理を並列に行うようにしたにもかかわらず
メモリアクセスを並列に行うことができないという不都
合をなくすことができ、処理の並列動作性を高めること
ができる。

【０１３７】請求項１１に記載の発明によれば、上記デ
ータの振り分けの際に、同じｎ₂ 長フーリエ変換手段に
より求められたデータが同じ中間バッファメモリ内に記
憶されることがないようにして順次得られるデータを振
り分けるようにしたので、複数のｎ₁ 長フーリエ変換手
段で同時に使用するデータを複数のバッファメモリに１
個ずつ分散して記憶するようにすることができ、それら
のデータの読み出しを同時に行うことができるようにな
る。したがって、処理の並列動作性を更に高めることが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例であるフーリエ変換装置の構
成を示すブロック図である。

【図２】図１のフーリエ変換装置によって行われる第１
〜第５のフェーズの処理内容を説明するための図であ
る。

【図３】本実施例のフーリエ変換装置をツリー構造にし
た場合に必要な中間バッファメモリの容量を、ＦＦＴの
各バタフライ演算を並列化動作させた場合に必要な中間
バッファメモリの容量と比較するための図である。

【図４】第１番目の応用例による装置の構成を示す図で
ある。

【図５】第２番目の応用例による装置の構成を示す図で
ある。

【図６】第３番目の応用例による装置の構成を示す図で
ある。

【図７】第４番目の応用例による装置の構成を示す図で
ある。

【図８】図７に示した装置によって行われる時分割処理
の様子を説明するための図である。

【図９】第５番目の応用例で使用される高速ページモー
ドを持つ中間バッファメモリのアクセスタイムの様子を
示すタイムチャートである。

【図１０】中間バッファメモリをストライプ状に配置し
た様子を示す図である。

【図１１】中間バッファメモリをブロック状に配置した
様子を示す図である。

【図１２】２ページ分の中間バッファメモリを用いてデ
ータの読み書きを行う様子を説明するための図である。

【図１３】第６番目の応用例によるデータの読み書きの
様子を説明するための図であり、１ページ分の中間バッ
ファメモリを用いてデータの読み書きを行う様子を説明
するための図である。

【図１４】第７番目の応用例による装置の構成を示す図
である。

【図１５】複数の中間バッファメモリとそれに記憶され
るデータとの関係を説明するための図である。

【図１６】第７番目の応用例によるデータの読み書きの
手順を示す図である。

【符号の説明】

１ 第１の並べ替え手段 ２ ｎ₂ 長フーリエ変換手段 ３ 回転演算手段 ４ 中間バッファメモリ ５ ｎ₁ 長フーリエ変換手段 ６ 第２の並べ替え手段

Claims (11)

【特許請求の範囲】
1. 【請求項１】 横方向に周期ｎ₁ 、縦方向に周期ｎ₂ の
   ２次元状に配置された周期Ｎ（＝ｎ₁ ×ｎ₂ ）の時間成
   分の信号に対して、縦方向に対する周期ｎ₂のフーリエ
   変換をｎ₁ 回行うｎ₂ 長フーリエ変換手段と、 上記ｎ₂ 長フーリエ変換手段による変換結果を一時記憶
   するための中間バッファメモリと、 上記中間バッファメモリに記憶されたデータに対して回
   転演算を施す回転演算手段と、 上記回転演算手段による演算結果に対して、横方向に対
   する周期ｎ₁ のフーリエ変換をｎ₂ 回行うｎ₁ 長フーリ
   エ変換手段とを具備することを特徴とするフーリエ変換
   装置。
2. 【請求項２】 周期Ｎの時間成分の信号を周波数解析す
   ることにより周波数成分の信号に変換するためのＮ長フ
   ーリエ変換装置において、 上記周期Ｎの時間成分の信号を横方向に周期ｎ₁ 、縦方
   向に周期ｎ₂ （Ｎ＝ｎ₁ ×ｎ₂ ）の２次元状に配置する
   並べ替え手段と、 上記並べ替え手段により配置された２次元状の時間成分
   の信号に対して、縦方向に対する周期ｎ₂ のフーリエ変
   換をｎ₁ 回行うｎ₂ 長フーリエ変換手段と、 上記ｎ₂ 長フーリエ変換手段による変換結果を一時記憶
   するための中間バッファメモリと、 上記中間バッファメモリに記憶されたデータに対して回
   転演算を施す回転演算手段と、 上記回転演算手段による演算結果に対して、横方向に対
   する周期ｎ₁ のフーリエ変換をｎ₂ 回行うｎ₁ 長フーリ
   エ変換手段とを具備することを特徴とするフーリエ変換
   装置。
3. 【請求項３】 上記ｎ₁ 長フーリエ変換手段による変換
   結果を１次元状のデータに再配列する第２の並べ替え手
   段を更に具備することを特徴とする請求項１または２に
   記載のフーリエ変換装置。
4. 【請求項４】 上記ｎ₂ 長フーリエ変換手段を複数個設
   け、上記ｎ₁ 回のｎ₂ 長フーリエ変換処理を上記複数個
   のｎ₂ 長フーリエ変換手段を用いて並列に行うようにし
   たことを特徴とする請求項１〜３の何れか１項に記載の
   フーリエ変換装置。
5. 【請求項５】 上記ｎ₁ 長フーリエ変換手段を複数個設
   け、上記ｎ₂ 回のｎ₁ 長フーリエ変換処理を上記複数個
   のｎ₁ 長フーリエ変換手段を用いて並列に行うようにし
   たことを特徴とする請求項１〜３の何れか１項に記載の
   フーリエ変換装置。
6. 【請求項６】 請求項１に記載のフーリエ変換装置を２
   個と、上記２個のフーリエ変換装置の間に直列に設けら
   れる回転演算装置とを組み合わせてＮ² 長フーリエ変換
   装置を構成し、さらに、上記Ｎ² 長フーリエ変換装置と
   請求項１に記載のフーリエ変換装置とそれらの間に直列
   に設けられる回転演算装置とを組み合わせてＮ³ 長フー
   リエ変換装置を構成するというように、請求項１に記載
   のフーリエ変換装置を複数個用いてそれらを上記回転演
   算装置を介してツリー構造となるように接続したことを
   特徴とするフーリエ変換装置。
7. 【請求項７】 請求項１に記載のフーリエ変換装置と、 上記フーリエ変換装置の前段に設けられ、与える係数を
   変えることにより窓かけ演算および回転演算の何れかを
   行う窓かけ回転演算装置と、 上記フーリエ変換装置の出力結果を一時記憶するための
   中間バッファメモリとを具備し、 上記中間バッファメモリの記憶内容を上記窓かけ回転演
   算装置に供給して上記窓かけ回転演算装置および上記フ
   ーリエ変換装置による処理を時分割で繰り返して行うよ
   うにしたことを特徴とするフーリエ変換装置。
8. 【請求項８】 上記中間バッファメモリを高速ページモ
   ードを持つメモリを用いて構成したフーリエ変換装置で
   あって、 上記高速ページモードを持つメモリ上において所定ワー
   ド分の中間バッファメモリを縦横のブロック状に順次配
   置するようにしたことを特徴とする請求項１〜７の何れ
   か１項に記載のフーリエ変換装置。
9. 【請求項９】 上記ｎ₂ 長フーリエ変換手段と上記ｎ₁
   長フーリエ変換手段とを並列に動作させるようにしたフ
   ーリエ変換装置において、 上記ｎ₂ 長フーリエ変換手段によりフーリエ変換された
   データを上記中間バッファメモリに記憶する際に、最初
   にｎ₁ 回のフーリエ変換が完了するまでは、上記ｎ₁ 長
   フーリエ変換手段で使用するために読み出されて空きに
   された横方向の領域に上記データを書き込み、次にｎ₁
   回のフーリエ変換が完了するまでは、同様にして空にさ
   れた縦方向の領域に上記データを書き込むというよう
   に、データの書き込み方向を縦と横とで交互に変換する
   ようにするとともに、 上記ｎ₁ 長フーリエ変換手段において上記中間バッファ
   メモリに記憶されたデータを使用する際に、最初にｎ₂
   回のフーリエ変換が完了するまでは横方向に上記データ
   を読み出し、次にｎ₂ 回のフーリエ変換が完了するまで
   は縦方向に上記データを読み出すというようにデータの
   読み出し方向を縦と横とで交互に変換するようにするア
   ドレッシング手段を設けたことを特徴とする請求項１〜
   ７の何れか１項に記載のフーリエ変換装置。
10. 【請求項１０】 上記ｎ₂ 長フーリエ変換手段と上記ｎ
    ₁ 長フーリエ変換手段とをそれぞれ複数個ずつ設け、上
    記ｎ₁ 回のｎ₂ 長フーリエ変換処理を上記複数個のｎ₂
    長フーリエ変換手段を用いて並列に行うとともに、上記
    ｎ₂ 回のｎ₁長フーリエ変換処理を上記複数個のｎ₁ 長
    フーリエ変換手段を用いて並列に行うようにしたフーリ
    エ変換装置において、 上記中間バッファメモリを上記複数個のｎ₂ 長フーリエ
    変換手段および上記複数個のｎ₁ 長フーリエ変換手段と
    同じ数だけ設けるとともに、 上記複数個のｎ₂ 長フーリエ変換手段により同時に求め
    られた複数個のデータを上記複数個の中間バッファメモ
    リに１個ずつ振り分けて記憶するようにするデータ振り
    分け手段を設けたことを特徴とする請求項１〜３の何れ
    か１項に記載のフーリエ変換装置。
11. 【請求項１１】 上記データ振り分け手段は、同じｎ₂
    長フーリエ変換手段により求められたデータが同じ中間
    バッファメモリ内に記憶されることがないように順次得
    られるデータを振り分けて記憶するようにすることを特
    徴とする請求項１０に記載のフーリエ変換装置。