JPH0933991A - 電子閃光装置 - Google Patents
電子閃光装置Info
- Publication number
- JPH0933991A JPH0933991A JP20673995A JP20673995A JPH0933991A JP H0933991 A JPH0933991 A JP H0933991A JP 20673995 A JP20673995 A JP 20673995A JP 20673995 A JP20673995 A JP 20673995A JP H0933991 A JPH0933991 A JP H0933991A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- transistor
- circuit
- pnp
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stroboscope Apparatuses (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Abstract
(57)【要約】
【目的】 帰還巻線を分割すること無く発振動作を行う
ことが可能で、発振トランスの端子数を削減できるプッ
シュプル型ＤＣ−ＤＣコンバータを有する電子閃光装
置。 【構成】 第１の発振用ＰＮＰトランジスタ３とこれを
制御する第１のスイッチ素子６と、第２の発振用ＰＮＰ
トランジスタ１０とこれを制御する第２のスイッチ素子
１３と、分割された一次巻線１７ａと１７ｂと一端を第
２のスイッチ素子の一端に他端を第１のスイッチ素子の
一端に接続して共用する帰還巻線１７ｃとを有するトラ
ンス１７と、第１のスイッチ素子の一端と電池１の他端
間に接続する第１の抵抗３１と、第２のスイッチ素子の
一端と電池の他端間に接続する第２の抵抗１８と、ブリ
ッジ構成の高圧整流ダイオード１９〜２２と、一端子よ
り信号ＣＧＯＮにより共通の発振制御を行う制御回路２
７を有している。
ことが可能で、発振トランスの端子数を削減できるプッ
シュプル型ＤＣ−ＤＣコンバータを有する電子閃光装
置。 【構成】 第１の発振用ＰＮＰトランジスタ３とこれを
制御する第１のスイッチ素子６と、第２の発振用ＰＮＰ
トランジスタ１０とこれを制御する第２のスイッチ素子
１３と、分割された一次巻線１７ａと１７ｂと一端を第
２のスイッチ素子の一端に他端を第１のスイッチ素子の
一端に接続して共用する帰還巻線１７ｃとを有するトラ
ンス１７と、第１のスイッチ素子の一端と電池１の他端
間に接続する第１の抵抗３１と、第２のスイッチ素子の
一端と電池の他端間に接続する第２の抵抗１８と、ブリ
ッジ構成の高圧整流ダイオード１９〜２２と、一端子よ
り信号ＣＧＯＮにより共通の発振制御を行う制御回路２
７を有している。
Description
【０００１】
【発明の属する技術分野】本発明は、電源電圧を昇圧す
るＤＣ−ＤＣコンバータを有するフラッシュ用の電子閃
光装置に関する。
るＤＣ−ＤＣコンバータを有するフラッシュ用の電子閃
光装置に関する。
【０００２】
【従来の技術】従来のフラッシュ用のＤＣ−ＤＣコンバ
ータには、発振トランジスタを１個使ったフォワードコ
ンバータやフライバックコンバータ等がある。
ータには、発振トランジスタを１個使ったフォワードコ
ンバータやフライバックコンバータ等がある。
【０００３】図９（ａ）は従来のＤＣ−ＤＣコンバータ
のブロック図である。
のブロック図である。
【０００４】制御回路２７００からの発振制御信号“Ｃ
ＧＯＮ”により、発振制御用トランジスタ６００を介し
て発振用ＰＮＰトランジスタ３００を発振させ、トラン
ス１７００で昇圧して整流ダイオード２００により整流
した電流ＩS2で、主コンデンサ２６００を充電する。充
電レベルを検知回路２３００で確認した後、発光回路２
４００を動作させる。
ＧＯＮ”により、発振制御用トランジスタ６００を介し
て発振用ＰＮＰトランジスタ３００を発振させ、トラン
ス１７００で昇圧して整流ダイオード２００により整流
した電流ＩS2で、主コンデンサ２６００を充電する。充
電レベルを検知回路２３００で確認した後、発光回路２
４００を動作させる。
【０００５】この時、主コンデンサ２６００に充電され
る充電電流ＩS2は、図９（ｂ）に示すように発振用ＰＮ
Ｐトランジスタ３００がオンの期間だけ流れ、オフの間
は充電流が流れないので、オフの時間分の充電時間ロス
が発生して電圧の低い電池の場合には充電時間が長く掛
って充電完了まで撮影できず、フラッシュ撮影を行うカ
メラの操作性が悪くなる。
る充電電流ＩS2は、図９（ｂ）に示すように発振用ＰＮ
Ｐトランジスタ３００がオンの期間だけ流れ、オフの間
は充電流が流れないので、オフの時間分の充電時間ロス
が発生して電圧の低い電池の場合には充電時間が長く掛
って充電完了まで撮影できず、フラッシュ撮影を行うカ
メラの操作性が悪くなる。
【０００６】このような不都合を解消するものとして、
本出願人による特願平７−１０３２１１号が出願されて
いる。
本出願人による特願平７−１０３２１１号が出願されて
いる。
【０００７】図６、図７にその電子閃光装置の回路ブロ
ック図を示す。
ック図を示す。
【０００８】図６に示す電子閃光装置は、分割された２
つの一次巻線１７ａ、１７ｂと、分割された帰還巻線１
７ｃ、１７ｄを有して、第１の発振制御用ＮＰＮトラン
ジスタ６によって発振制御される第１の発振用ＰＮＰト
ランジスタ３と、第２のＮＰＮトランジスタ１３によっ
て制御される第２の発振用ＰＮＰトランジスタ１０を有
するプッシュプル型のＤＣ−ＤＣコンバータ回路で構成
している。
つの一次巻線１７ａ、１７ｂと、分割された帰還巻線１
７ｃ、１７ｄを有して、第１の発振制御用ＮＰＮトラン
ジスタ６によって発振制御される第１の発振用ＰＮＰト
ランジスタ３と、第２のＮＰＮトランジスタ１３によっ
て制御される第２の発振用ＰＮＰトランジスタ１０を有
するプッシュプル型のＤＣ−ＤＣコンバータ回路で構成
している。
【０００９】制御回路２７からの発振制御信号“ＣＧＯ
Ｎ”による共通制御により、第１、第２の発振制御用ト
ランジスタ６、１３を同時制御して、第１、第２の発振
出力を交互に出力させ、出力をダイオード１９〜２２に
よるフリッジ型整流回路で整流して、主コンデンサ２６
を充電する。
Ｎ”による共通制御により、第１、第２の発振制御用ト
ランジスタ６、１３を同時制御して、第１、第２の発振
出力を交互に出力させ、出力をダイオード１９〜２２に
よるフリッジ型整流回路で整流して、主コンデンサ２６
を充電する。
【００１０】図８は図６の回路の動作説明図であり、図
８（ａ）は発振トランジスタ３オン時の電流の流れを、
図８（ｂ）には発振トランジスタ１０オン時の電流の流
れを示している。先ず、図８（ａ）の発振トランジスタ
３が発振を開始すると、矢印で示すように、発振トラン
ジスタ３から発振制御用トランジスタ６のエミッタを通
って一部が帰還巻線１７ｄを介し抵抗１８に流れ、２次
側には整流電流ＩS1が流れて主コンデンサ２６を充電す
る。次に、発振トランジスタ３がオフすると発振トラン
ジスタ１０がオンして、帰還巻線１７ｃの方を介し電流
が抵抗１８に流れ、２次側に整流電流Ｉ′S1が流れて主
コンデンサ２６を引続き充電する。 このように、第
１、第２の発振制御による交互の出力をブリッジ構成の
整流回路で整流して充電電流とし、第１、第２の発振制
御用トランジスタ６、１３は共通の制御端子から制御さ
れるので、図９（ｂ）のようなオフ時間が解消され、十
分な充電電流を供給して充電時間のロスを無くすことが
できると共に、共通一端子による制御が可能になった。
なお、図７に示す回路は、図６の第１、第２の発振制御
用トランジスタ６、１３を、ＦＥＴ６０と１３０に換え
た以外は構成、動作とも同じである。
８（ａ）は発振トランジスタ３オン時の電流の流れを、
図８（ｂ）には発振トランジスタ１０オン時の電流の流
れを示している。先ず、図８（ａ）の発振トランジスタ
３が発振を開始すると、矢印で示すように、発振トラン
ジスタ３から発振制御用トランジスタ６のエミッタを通
って一部が帰還巻線１７ｄを介し抵抗１８に流れ、２次
側には整流電流ＩS1が流れて主コンデンサ２６を充電す
る。次に、発振トランジスタ３がオフすると発振トラン
ジスタ１０がオンして、帰還巻線１７ｃの方を介し電流
が抵抗１８に流れ、２次側に整流電流Ｉ′S1が流れて主
コンデンサ２６を引続き充電する。 このように、第
１、第２の発振制御による交互の出力をブリッジ構成の
整流回路で整流して充電電流とし、第１、第２の発振制
御用トランジスタ６、１３は共通の制御端子から制御さ
れるので、図９（ｂ）のようなオフ時間が解消され、十
分な充電電流を供給して充電時間のロスを無くすことが
できると共に、共通一端子による制御が可能になった。
なお、図７に示す回路は、図６の第１、第２の発振制御
用トランジスタ６、１３を、ＦＥＴ６０と１３０に換え
た以外は構成、動作とも同じである。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来例では、充電のための発振起動の際に起動を容易に
し、充電負荷が軽くなった時に発振停止（途中停止）を
防ぎ、安定した発振を持続させるためにトランス１７に
は帰還巻線１７ｃ、１７ｄをそれぞれ設け、その帰還巻
線１７ｃは一端を第２の発振制御用トランジスタ１３の
エミッタに接続し、他端は抵抗１８の一端に接続してい
る。一方の帰還巻線１７ｄは一端を抵抗１８の一端に、
他端は第１の発振制御用トランジスタ６のエミッタに接
続し、抵抗１８は他端を電池１に接続している。以上の
ような構成によって、帰還巻線は第１の発振制御回路用
に１７ｄ、第２の発振制御回路用に１７ｃというように
分割され、それらは別々に独立して動作している。
来例では、充電のための発振起動の際に起動を容易に
し、充電負荷が軽くなった時に発振停止（途中停止）を
防ぎ、安定した発振を持続させるためにトランス１７に
は帰還巻線１７ｃ、１７ｄをそれぞれ設け、その帰還巻
線１７ｃは一端を第２の発振制御用トランジスタ１３の
エミッタに接続し、他端は抵抗１８の一端に接続してい
る。一方の帰還巻線１７ｄは一端を抵抗１８の一端に、
他端は第１の発振制御用トランジスタ６のエミッタに接
続し、抵抗１８は他端を電池１に接続している。以上の
ような構成によって、帰還巻線は第１の発振制御回路用
に１７ｄ、第２の発振制御回路用に１７ｃというように
分割され、それらは別々に独立して動作している。
【００１２】従って、発振トランスは１次巻線を第１と
第２発振回路用に分割すると共に、帰還巻線も分割して
端子を出しているので、発振トランスの端子数が多くな
り巻き方も複雑になってトランスが大型化してしまうと
いう問題があった。
第２発振回路用に分割すると共に、帰還巻線も分割して
端子を出しているので、発振トランスの端子数が多くな
り巻き方も複雑になってトランスが大型化してしまうと
いう問題があった。
【００１３】依って、本発明の目的とするところは、分
割された１次巻線と帰還巻線からなるトランスと、電源
電圧の昇圧のための２個の発振トランジスタと各発振ト
ランジスタの動作を制御するスイッチ素子を有するプッ
シュプルＤＣ−ＤＣコンバータで、帰還巻線を分割する
こと無く発振動作を可能にして、トランスの端子数を減
らし小形化することで回路規模を縮小し部品コストを削
減できる電子閃光装置を提供することにある。
割された１次巻線と帰還巻線からなるトランスと、電源
電圧の昇圧のための２個の発振トランジスタと各発振ト
ランジスタの動作を制御するスイッチ素子を有するプッ
シュプルＤＣ−ＤＣコンバータで、帰還巻線を分割する
こと無く発振動作を可能にして、トランスの端子数を減
らし小形化することで回路規模を縮小し部品コストを削
減できる電子閃光装置を提供することにある。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、発振トランスの端子数を減少させて
小形化を可能にし、かつ回路規模の縮小と部品コストの
削減を行うものである。
めに、この発明は、発振トランスの端子数を減少させて
小形化を可能にし、かつ回路規模の縮小と部品コストの
削減を行うものである。
【００１５】
【発明の実施の形態】本出願に係る発明の目的を実現す
る構成は、請求項１に記載のように、電源および分割さ
れた２つの一次巻線と帰還巻線を有するトランスと電源
電圧の昇圧のためスイッチ動作させる２個の発振用ＰＮ
Ｐトランジスタと各発振用ＰＮＰトランジスタの動作を
制御するスイッチ素子を有するプッシュプル型ＤＣ−Ｄ
Ｃコンバータ回路において、第１の発振用ＰＮＰトラン
ジスタと第１の発振用ＰＮＰトランジスタのベースを制
御する発振制御用の第１のスイッチ素子と第１のスイッ
チ素子にカソードを接続する第１のダイオードで構成し
電池に対して並列に接続する第１の発振制御回路と、第
２の発振用ＰＮＰトランジスタと第２の発振用ＰＮＰト
ランジスタのベースを制御する発振制御用の第２のスイ
ッチ素子と第２のスイッチ素子にカソードを接続する第
２のダイオードで構成し前記電池に対して並列に接続す
る第２の発振制御回路と、一端を前記第２のスイッチ素
子の一端に接続し他端を前記第１のスイッチ素子の一端
に接続して共用する帰還巻線と前記第１および第２のダ
イオードにそれぞれ並列に接続する第１および第２の抵
抗による帰還回路と、前記第１および第２のスイッチ素
子の一端より第３および第４のダイオードのアノードを
接続し前記トランスの二次巻線の一方および他端より第
５および第６のダイオードのアノードを接続しそれぞれ
のカソードを共通にした整流回路と、オンすることで発
振を開始しオフすることで発振を停止するするよう前記
第１および第２のスイッチ素子を共通制御する制御端子
を備えたことを特徴とする電子閃光装置にある。
る構成は、請求項１に記載のように、電源および分割さ
れた２つの一次巻線と帰還巻線を有するトランスと電源
電圧の昇圧のためスイッチ動作させる２個の発振用ＰＮ
Ｐトランジスタと各発振用ＰＮＰトランジスタの動作を
制御するスイッチ素子を有するプッシュプル型ＤＣ−Ｄ
Ｃコンバータ回路において、第１の発振用ＰＮＰトラン
ジスタと第１の発振用ＰＮＰトランジスタのベースを制
御する発振制御用の第１のスイッチ素子と第１のスイッ
チ素子にカソードを接続する第１のダイオードで構成し
電池に対して並列に接続する第１の発振制御回路と、第
２の発振用ＰＮＰトランジスタと第２の発振用ＰＮＰト
ランジスタのベースを制御する発振制御用の第２のスイ
ッチ素子と第２のスイッチ素子にカソードを接続する第
２のダイオードで構成し前記電池に対して並列に接続す
る第２の発振制御回路と、一端を前記第２のスイッチ素
子の一端に接続し他端を前記第１のスイッチ素子の一端
に接続して共用する帰還巻線と前記第１および第２のダ
イオードにそれぞれ並列に接続する第１および第２の抵
抗による帰還回路と、前記第１および第２のスイッチ素
子の一端より第３および第４のダイオードのアノードを
接続し前記トランスの二次巻線の一方および他端より第
５および第６のダイオードのアノードを接続しそれぞれ
のカソードを共通にした整流回路と、オンすることで発
振を開始しオフすることで発振を停止するするよう前記
第１および第２のスイッチ素子を共通制御する制御端子
を備えたことを特徴とする電子閃光装置にある。
【００１６】この構成によれば、第１、第２の発振トラ
ンジスタを第１、第２の発振制御用のスイッチ素子によ
って制御するプッシュプル型ＤＣ−ＤＣコンバータ回路
により構成する電子閃光装置において、帰還巻線を分割
することなく発振動作が可能になる。
ンジスタを第１、第２の発振制御用のスイッチ素子によ
って制御するプッシュプル型ＤＣ−ＤＣコンバータ回路
により構成する電子閃光装置において、帰還巻線を分割
することなく発振動作が可能になる。
【００１７】本出願に係る発明の目的を実現する具体的
な構成は、請求項２に記載のように、電源および分割さ
れた２つの一次巻線と帰還巻線を有するトランスと電源
電圧の昇圧のためスイッチ動作させる２つの発振用ＰＮ
Ｐトランジスタと各発振用ＰＮＰトランジスタの動作を
制御するＮＰＮ発振制御トランジスタを有するプッシュ
プル型ＤＣ−ＤＣコンバータ回路において、第１の発振
用ＰＮＰトランジスタと第１の発振用ＰＮＰトランジス
タのベースを制御する発振制御用の第１のＮＰＮトラン
ジスタと第１のＮＰＮトランジスタのエミッタにカソー
ドを接続する第１のダイオードで構成し電池に対して並
列に接続する第１の発振制御回路と、第２の発振用ＰＮ
Ｐトランジスタと第２の発振用ＰＮＰトランジスタのベ
ースを制御する発振制御用の第２のＮＰＮトランジスタ
と第２のＮＰＮトランジスタのエミッタにカソードを接
続する第２のダイオードで構成し前記電池に対して並列
に接続する第２の発振制御回路と、一端を前記第２のＮ
ＰＮトランジスタのエミッタに接続し他端を前記第１の
ＮＰＮトランジスタのエミッタに接続して共用する帰還
巻線と前記第１および第２のダイオードにそれぞれ並列
に接続する第１および第２の抵抗による帰還回路と、前
記第１および第２のＮＰＮトランジスタのエミッタより
第３および第４のダイオードのアノードを接続してそれ
ぞれのカソードは前記トランスの二次巻線の一方および
他端に接続し前記トランスの二次巻線の一方および他端
より第５および第６のダイオードのアノードを接続して
それぞれのカソードは共通にした整流回路と、前記第１
および第２のＮＰＮトランジスタのそれぞれのベースに
接続した第７および第８のダイオードのアノードに共通
の一端子制御により電流を供給することで発振を開始し
電流の供給を停止することで発振を停止する１個の発振
制御端子を備えたことを特徴とする電子閃光装置にあ
る。
な構成は、請求項２に記載のように、電源および分割さ
れた２つの一次巻線と帰還巻線を有するトランスと電源
電圧の昇圧のためスイッチ動作させる２つの発振用ＰＮ
Ｐトランジスタと各発振用ＰＮＰトランジスタの動作を
制御するＮＰＮ発振制御トランジスタを有するプッシュ
プル型ＤＣ−ＤＣコンバータ回路において、第１の発振
用ＰＮＰトランジスタと第１の発振用ＰＮＰトランジス
タのベースを制御する発振制御用の第１のＮＰＮトラン
ジスタと第１のＮＰＮトランジスタのエミッタにカソー
ドを接続する第１のダイオードで構成し電池に対して並
列に接続する第１の発振制御回路と、第２の発振用ＰＮ
Ｐトランジスタと第２の発振用ＰＮＰトランジスタのベ
ースを制御する発振制御用の第２のＮＰＮトランジスタ
と第２のＮＰＮトランジスタのエミッタにカソードを接
続する第２のダイオードで構成し前記電池に対して並列
に接続する第２の発振制御回路と、一端を前記第２のＮ
ＰＮトランジスタのエミッタに接続し他端を前記第１の
ＮＰＮトランジスタのエミッタに接続して共用する帰還
巻線と前記第１および第２のダイオードにそれぞれ並列
に接続する第１および第２の抵抗による帰還回路と、前
記第１および第２のＮＰＮトランジスタのエミッタより
第３および第４のダイオードのアノードを接続してそれ
ぞれのカソードは前記トランスの二次巻線の一方および
他端に接続し前記トランスの二次巻線の一方および他端
より第５および第６のダイオードのアノードを接続して
それぞれのカソードは共通にした整流回路と、前記第１
および第２のＮＰＮトランジスタのそれぞれのベースに
接続した第７および第８のダイオードのアノードに共通
の一端子制御により電流を供給することで発振を開始し
電流の供給を停止することで発振を停止する１個の発振
制御端子を備えたことを特徴とする電子閃光装置にあ
る。
【００１８】この構成によれば、第１、第２の発振トラ
ンジスタを第１、第２の発振制御用トランジスタによっ
て制御するプッシュプル型ＤＣ−ＤＣコンバータ回路に
より構成する電子閃光装置において、帰還巻線を分割す
ること無く発振動作が可能になる。
ンジスタを第１、第２の発振制御用トランジスタによっ
て制御するプッシュプル型ＤＣ−ＤＣコンバータ回路に
より構成する電子閃光装置において、帰還巻線を分割す
ること無く発振動作が可能になる。
【００１９】本出願に係る発明の目的を実現する具体的
な構成は、請求項３に記載のように、電源および分割さ
れた２つの一次巻線と帰還巻線を有するトランスと電源
電圧の昇圧のためスイッチ動作させる２つの発振用ＰＮ
Ｐトランジスタと各発振用ＰＮＰトランジスタの動作を
制御するＦＥＴを有するプッシュプル型ＤＣ−ＤＣコン
バータ回路において、第１の発振用ＰＮＰトランジスタ
と第１の発振用ＰＮＰトランジスタのベースを制御する
発振制御用の第１のＦＥＴと第１のＦＥＴのソースにカ
ソードを接続する第１のダイオードで構成し電池に対し
て並列に接続する第１の発振制御回路と、第２の発振用
ＰＮＰトランジスタと第２の発振用ＰＮＰトランジスタ
のベースを制御する発振制御用の第２のＦＥＴと第２の
ＦＥＴのソースにカソードを接続する第２のダイオード
で構成し前記電池に対し並列に接続する第２の発振制御
回路と、一端を前記第２のＦＥＴのソースに接続し他端
を前記第１のＦＥＴのソースに接続して共用する帰還巻
線と前記第１および第２のダイオードにそれぞれ並列に
接続する第１および第２の抵抗による帰還回路と、前記
第１および第２のＦＥＴのソースより第３および第４の
ダイオードのアノードを接続してそれぞれのカソードは
前記トランスの二次巻線の一方および他端に接続し前記
トランスの二次巻線の一方および他端より第５および第
６のダイオードのアノードを接続してそれぞれのカソー
ドは共通にした整流回路と、前記第１および第２のＦＥ
Ｔのそれぞれのゲートに接続して共通の一端子制御によ
りオンすることで発振を開始しオフすることで発振を停
止する１個の発振制御端子を備えたことを特徴とする電
子閃光装置にある。
な構成は、請求項３に記載のように、電源および分割さ
れた２つの一次巻線と帰還巻線を有するトランスと電源
電圧の昇圧のためスイッチ動作させる２つの発振用ＰＮ
Ｐトランジスタと各発振用ＰＮＰトランジスタの動作を
制御するＦＥＴを有するプッシュプル型ＤＣ−ＤＣコン
バータ回路において、第１の発振用ＰＮＰトランジスタ
と第１の発振用ＰＮＰトランジスタのベースを制御する
発振制御用の第１のＦＥＴと第１のＦＥＴのソースにカ
ソードを接続する第１のダイオードで構成し電池に対し
て並列に接続する第１の発振制御回路と、第２の発振用
ＰＮＰトランジスタと第２の発振用ＰＮＰトランジスタ
のベースを制御する発振制御用の第２のＦＥＴと第２の
ＦＥＴのソースにカソードを接続する第２のダイオード
で構成し前記電池に対し並列に接続する第２の発振制御
回路と、一端を前記第２のＦＥＴのソースに接続し他端
を前記第１のＦＥＴのソースに接続して共用する帰還巻
線と前記第１および第２のダイオードにそれぞれ並列に
接続する第１および第２の抵抗による帰還回路と、前記
第１および第２のＦＥＴのソースより第３および第４の
ダイオードのアノードを接続してそれぞれのカソードは
前記トランスの二次巻線の一方および他端に接続し前記
トランスの二次巻線の一方および他端より第５および第
６のダイオードのアノードを接続してそれぞれのカソー
ドは共通にした整流回路と、前記第１および第２のＦＥ
Ｔのそれぞれのゲートに接続して共通の一端子制御によ
りオンすることで発振を開始しオフすることで発振を停
止する１個の発振制御端子を備えたことを特徴とする電
子閃光装置にある。
【００２０】この構成によれば、第１、第２の発振トラ
ンジスタを第１、第２の発振制御用のＦＥＴによって制
御するプッシュプル型のＤＣ−ＤＣコンバータ回路で構
成する電子閃光装置において、帰還巻線を分割すること
無く発振動作が可能になる。
ンジスタを第１、第２の発振制御用のＦＥＴによって制
御するプッシュプル型のＤＣ−ＤＣコンバータ回路で構
成する電子閃光装置において、帰還巻線を分割すること
無く発振動作が可能になる。
【００２１】
【実施例】以下、本発明の実施例を図に基づいて説明す
る。図１は本発明の第１実施例に係る電子閃光装置の回
路ブロック図である。図１に示す本実施例は、電源であ
る電池１と、電池１の両端に接続した電源安定用コンデ
ンサ２で構成する電源部を有し、第１の発振制御回路と
して、電池１の電圧を昇圧するための第１の発振用ＰＮ
Ｐトランジスタ３は、エミッタを電池１の一端にコレク
タを発振トランス１７ａに接続し、エミッタ、ベース間
にはコンデンサ４と抵抗５を並列に接続している。第１
の発振制御用ＮＰＮトランジスタ６は、コレクタを第１
の発振用ＰＮＰトランジスタ３のベースに接続して、第
１の発振用ＰＮＰトランジスタ３のオン、オフを制御し
ている。このＮＰＮトランジスタ６のベース、エミッタ
間には抵抗７を接続し、エミッタに第１のダイオード８
のカソードを接続し、このダイオード８のアノードは電
池１の他端に接続している。以上により第１の発振制御
回路を構成している。
る。図１は本発明の第１実施例に係る電子閃光装置の回
路ブロック図である。図１に示す本実施例は、電源であ
る電池１と、電池１の両端に接続した電源安定用コンデ
ンサ２で構成する電源部を有し、第１の発振制御回路と
して、電池１の電圧を昇圧するための第１の発振用ＰＮ
Ｐトランジスタ３は、エミッタを電池１の一端にコレク
タを発振トランス１７ａに接続し、エミッタ、ベース間
にはコンデンサ４と抵抗５を並列に接続している。第１
の発振制御用ＮＰＮトランジスタ６は、コレクタを第１
の発振用ＰＮＰトランジスタ３のベースに接続して、第
１の発振用ＰＮＰトランジスタ３のオン、オフを制御し
ている。このＮＰＮトランジスタ６のベース、エミッタ
間には抵抗７を接続し、エミッタに第１のダイオード８
のカソードを接続し、このダイオード８のアノードは電
池１の他端に接続している。以上により第１の発振制御
回路を構成している。
【００２２】第７のダイオード９はＮＰＮトランジスタ
６のベースにカソードを接続し、アノードは抵抗２８の
一端と第８のダイオード１６のアノードに接続して一端
子制御が行われる。
６のベースにカソードを接続し、アノードは抵抗２８の
一端と第８のダイオード１６のアノードに接続して一端
子制御が行われる。
【００２３】次に、第２の発振制御回路として、電池１
の電圧を昇圧するための第２の発振用ＰＮＰトランジス
タ１０は、エミッタを電池１の一端にコレクタを発振ト
ランス１７ｂに接続し、エミッタ、ベース間にはコンデ
ンサ１１と抵抗１２を並列に接続している。第２の発振
制御用のＮＰＮトランジスタ１３はコレクタを第２の発
振用ＰＮＰトランジスタ１０のベースに接続して、第２
の発振用ＰＮＰトランジスタ１０のオン、オフを制御し
ている。このＮＰＮトランジスタ１３のベース、エミッ
タ間に抵抗１４を接続し、エミッタに第２のダイオード
１５のカソードを接続して、このダイオード１５のアノ
ードは電池１の他端に接続している。以上により第２の
発振制御回路を構成している。これら、第１、第２の２
つの発振制御回路は電池１に対して共に並列接続であ
る。
の電圧を昇圧するための第２の発振用ＰＮＰトランジス
タ１０は、エミッタを電池１の一端にコレクタを発振ト
ランス１７ｂに接続し、エミッタ、ベース間にはコンデ
ンサ１１と抵抗１２を並列に接続している。第２の発振
制御用のＮＰＮトランジスタ１３はコレクタを第２の発
振用ＰＮＰトランジスタ１０のベースに接続して、第２
の発振用ＰＮＰトランジスタ１０のオン、オフを制御し
ている。このＮＰＮトランジスタ１３のベース、エミッ
タ間に抵抗１４を接続し、エミッタに第２のダイオード
１５のカソードを接続して、このダイオード１５のアノ
ードは電池１の他端に接続している。以上により第２の
発振制御回路を構成している。これら、第１、第２の２
つの発振制御回路は電池１に対して共に並列接続であ
る。
【００２４】第８のダイオード１６は第２のＮＰＮトラ
ンジスタ１３のベースにカソードを接続し、アノードは
抵抗２８の一端と第７のダイオード９のアノードに接続
して一端子制御が行われる。
ンジスタ１３のベースにカソードを接続し、アノードは
抵抗２８の一端と第７のダイオード９のアノードに接続
して一端子制御が行われる。
【００２５】発振昇圧のためのトランス１７の一次巻線
は１７ａと、１７ｂに分割されていて、一次巻線１７ａ
の一端は第１の発振用ＰＮＰトランジスタ３のコレクタ
に接続し、他端は電池１の他端に接続している。
は１７ａと、１７ｂに分割されていて、一次巻線１７ａ
の一端は第１の発振用ＰＮＰトランジスタ３のコレクタ
に接続し、他端は電池１の他端に接続している。
【００２６】一次巻線１７ｂの一端は第２の発振用ＰＮ
Ｐトランジスタ１０のコレクタに接続し、他端は電池１
の他端と一次巻線１７ａの他端に接続している。なお、
一次巻線１７ａと第１の発振用ＰＮＰトランジスタ３の
コレクタの接続と、一次巻線１７ｂと第２の発振用ＰＮ
Ｐトランジスタ１０のコレクタの接続は、前者は巻線の
巻き始め（黒点マーク側）に、後者では巻き終りに接続
しているように極性が異なっている。
Ｐトランジスタ１０のコレクタに接続し、他端は電池１
の他端と一次巻線１７ａの他端に接続している。なお、
一次巻線１７ａと第１の発振用ＰＮＰトランジスタ３の
コレクタの接続と、一次巻線１７ｂと第２の発振用ＰＮ
Ｐトランジスタ１０のコレクタの接続は、前者は巻線の
巻き始め（黒点マーク側）に、後者では巻き終りに接続
しているように極性が異なっている。
【００２７】帰還巻線１７ｃは一端を第２の発振制御用
ＮＰＮトランジスタ１３のエミッタと抵抗１８に接続
し、他端は第１の発振制御用ＮＰＮトランジスタ６のエ
ミッタと抵抗３１に接続している。且つ、この第１のダ
イオード８と並列接続となる第１の抵抗３１と、第２の
ダイオード１５に並列接続となる第２の抵抗１８は、そ
れぞれの他端を電池１の他端に接続している。このよう
に、本実施例における帰還巻線１７ｃは従来例のような
分割型ではなく、第１の発振制御回路と第２の発振制御
回路の共用である。
ＮＰＮトランジスタ１３のエミッタと抵抗１８に接続
し、他端は第１の発振制御用ＮＰＮトランジスタ６のエ
ミッタと抵抗３１に接続している。且つ、この第１のダ
イオード８と並列接続となる第１の抵抗３１と、第２の
ダイオード１５に並列接続となる第２の抵抗１８は、そ
れぞれの他端を電池１の他端に接続している。このよう
に、本実施例における帰還巻線１７ｃは従来例のような
分割型ではなく、第１の発振制御回路と第２の発振制御
回路の共用である。
【００２８】次に、高圧整流ダイオード１９のカソード
を発振トランス１７の二次巻線１７ｅの一端に接続し、
そのアノードは第２の発振制御用ＮＰＮトランジスタ１
３のエミッタと、発振トランス１７の帰還巻線１７ｃの
一端に接続している。高圧整流ダイオード２０のアノー
ドを二次巻線１７ｅの一端と、高圧整流ダイオード１９
のカソードに接続している。高圧整流ダイオード２１の
カソードを二次巻線１７ｅの他端に接続し、そのアノー
ドは第１の発振制御用ＮＰＮトランジスタ６のエミッタ
と、帰還巻線１７ｃの他端に接続している。高圧整流ダ
イオード２２のアノードには二次巻線１７ｅの他端と高
圧整流ダイオード２１のカソードを接続し、このダイオ
ード２２のカソードは高圧整流ダイオード２０のカソー
ドと共通に、主コンデンサ２６の一端に接続している。
を発振トランス１７の二次巻線１７ｅの一端に接続し、
そのアノードは第２の発振制御用ＮＰＮトランジスタ１
３のエミッタと、発振トランス１７の帰還巻線１７ｃの
一端に接続している。高圧整流ダイオード２０のアノー
ドを二次巻線１７ｅの一端と、高圧整流ダイオード１９
のカソードに接続している。高圧整流ダイオード２１の
カソードを二次巻線１７ｅの他端に接続し、そのアノー
ドは第１の発振制御用ＮＰＮトランジスタ６のエミッタ
と、帰還巻線１７ｃの他端に接続している。高圧整流ダ
イオード２２のアノードには二次巻線１７ｅの他端と高
圧整流ダイオード２１のカソードを接続し、このダイオ
ード２２のカソードは高圧整流ダイオード２０のカソー
ドと共通に、主コンデンサ２６の一端に接続している。
【００２９】以上の４個の高圧整流ダイオードによって
ブリッジ整流回路を構成している。また、以上説明した
第１の発振用ＰＮＰトランジスタ３〜高圧整流ダイオー
ド２２迄の構成が、昇圧回路として動作するプッシュプ
ル型ＤＣ−ＤＣコンバータ回路である。
ブリッジ整流回路を構成している。また、以上説明した
第１の発振用ＰＮＰトランジスタ３〜高圧整流ダイオー
ド２２迄の構成が、昇圧回路として動作するプッシュプ
ル型ＤＣ−ＤＣコンバータ回路である。
【００３０】電池１の電圧を昇圧回路で昇圧し主コンデ
ンサ２６に充電した時の充電電圧を検知する検知回路２
３は、例えば、ツェナーダイオードや分割抵抗等で構成
される回路で、検知した充電レベルが信号ＣＧＵＰで制
御回路２７に入力される。発光回路２４は主コンデンサ
２６に充電された電荷を、閃光放電管２５に放電するた
め高電圧のトリガパルスを発生する公知のトリガコンデ
ンサやトリガコイル等を含む回路で、制御回路２７のＴ
ＲＧ信号端子より出力するパルス信号により、閃光放電
管２５に高圧トリガ信号を与え発光させる。これら検知
回路２３と発光回路２４は共に、主コンデンサ２６の両
端に接続している。
ンサ２６に充電した時の充電電圧を検知する検知回路２
３は、例えば、ツェナーダイオードや分割抵抗等で構成
される回路で、検知した充電レベルが信号ＣＧＵＰで制
御回路２７に入力される。発光回路２４は主コンデンサ
２６に充電された電荷を、閃光放電管２５に放電するた
め高電圧のトリガパルスを発生する公知のトリガコンデ
ンサやトリガコイル等を含む回路で、制御回路２７のＴ
ＲＧ信号端子より出力するパルス信号により、閃光放電
管２５に高圧トリガ信号を与え発光させる。これら検知
回路２３と発光回路２４は共に、主コンデンサ２６の両
端に接続している。
【００３１】閃光放電管２５は陽極を主コンデンサ２６
の一端に接続し、陰極は主コンデンサ２６の他端に接続
して、発光回路２４よりトリガーされる。主コンデンサ
２６はフラッシュ発光に必要なエネルギーを充電するコ
ンデンサで、閃光放電管２５の両端に接続している。
の一端に接続し、陰極は主コンデンサ２６の他端に接続
して、発光回路２４よりトリガーされる。主コンデンサ
２６はフラッシュ発光に必要なエネルギーを充電するコ
ンデンサで、閃光放電管２５の両端に接続している。
【００３２】制御回路２７はワンチップマイクロコンピ
ュータ等で構成し、ＣＰＵ、ＲＯＭ、ＲＡＭ、入出力制
御回路、マルチプレクサ、タイマ回路等を含むマイコン
内臓のワンチツプＩＣ回路で、カメラシステムのコント
ロールをソフトウェアで行えるもの。電源は定電圧回路
２９の出力Ｖｃｃを用いる。
ュータ等で構成し、ＣＰＵ、ＲＯＭ、ＲＡＭ、入出力制
御回路、マルチプレクサ、タイマ回路等を含むマイコン
内臓のワンチツプＩＣ回路で、カメラシステムのコント
ロールをソフトウェアで行えるもの。電源は定電圧回路
２９の出力Ｖｃｃを用いる。
【００３３】制御回路２７のフラッシュに関する信号端
子には、ＣＧＯＮ端子、ＣＧＵＰ端子、ＴＲＧ端子があ
り、ＣＧＯＮ端子は第１と第２の発振制御用ＮＰＮトラ
ンジスタ６、１３にドライブ電流を流すための抵抗２８
に接続し、Ｌｏ Ｌｅｖｅｌ（以下、ＬＬと称す）から
Ｈｉ Ｌｅｖｅｌ（以下、ＨＬと称す）にすることで発
振を開始し、ＬＬにすることで発振が停止する１端子制
御による発振制御信号である。
子には、ＣＧＯＮ端子、ＣＧＵＰ端子、ＴＲＧ端子があ
り、ＣＧＯＮ端子は第１と第２の発振制御用ＮＰＮトラ
ンジスタ６、１３にドライブ電流を流すための抵抗２８
に接続し、Ｌｏ Ｌｅｖｅｌ（以下、ＬＬと称す）から
Ｈｉ Ｌｅｖｅｌ（以下、ＨＬと称す）にすることで発
振を開始し、ＬＬにすることで発振が停止する１端子制
御による発振制御信号である。
【００３４】ＣＧＵＰ端子は検知回路２３からの入力信
号を検知して、主コンデンサ２６の充電電圧をモニタ
し、レベル検知を行い制御回路２７のＣＰＵで判断し
て、昇圧回路の発振動作の禁止及び解除を制御する充電
検知信号である。
号を検知して、主コンデンサ２６の充電電圧をモニタ
し、レベル検知を行い制御回路２７のＣＰＵで判断し
て、昇圧回路の発振動作の禁止及び解除を制御する充電
検知信号である。
【００３５】ＴＲＧ端子は発光回路２４に接続した出力
信号端子で、ワンショット信号パルスを発光回路２４へ
送りトリガコンデンサ、トリガトランスにより高圧のパ
ルス信号を出力して、閃光放電管２５にトリガをかけ発
光させるための発光出力端子である。定電圧回路２９は
電池１の電圧が変化しても一定の電圧Ｖｃｃを出力する
ものであり、３０はレリーズスイッチ等のスイッチ回路
である。
信号端子で、ワンショット信号パルスを発光回路２４へ
送りトリガコンデンサ、トリガトランスにより高圧のパ
ルス信号を出力して、閃光放電管２５にトリガをかけ発
光させるための発光出力端子である。定電圧回路２９は
電池１の電圧が変化しても一定の電圧Ｖｃｃを出力する
ものであり、３０はレリーズスイッチ等のスイッチ回路
である。
【００３６】図２は図１に示す実施例の動作のフローチ
ャートである。図３は図１に示す実施例の動作説明図で
ある。
ャートである。図３は図１に示す実施例の動作説明図で
ある。
【００３７】つぎに各図を参照して動作について説明す
る。先ず、初期設定を行う（Ｓ１）。つまり制御回路２
７のマイコンのプログラムのフラグをクリアしたり、メ
モリの内容をリセットしたりする。
る。先ず、初期設定を行う（Ｓ１）。つまり制御回路２
７のマイコンのプログラムのフラグをクリアしたり、メ
モリの内容をリセットしたりする。
【００３８】主コンデンサ２６の電圧を検知する検知回
路２３よりＣＧＵＰ信号で主コンデンサ２６の充電レベ
ルを検知し、カメラの撮影に充分な発光をするため予め
決められた充電完了レベル（以下、充完レベルと略す）
に到達したか否かを判別する（Ｓ２）。結果が充完レベ
ル以上でない時はＳ３へ進む。
路２３よりＣＧＵＰ信号で主コンデンサ２６の充電レベ
ルを検知し、カメラの撮影に充分な発光をするため予め
決められた充電完了レベル（以下、充完レベルと略す）
に到達したか否かを判別する（Ｓ２）。結果が充完レベ
ル以上でない時はＳ３へ進む。
【００３９】制御回路２７のＣＧＯＮ端子の出力信号を
ＬＬからＨＬ（例えば、０Ｖから５Ｖへ）にすることに
よって、抵抗２８、ダイオード９、ダイオード１６を介
して第１のＮＰＮトランジスタ６と第２のトランジスタ
１３のベースに電流が流れてオンとなる（Ｓ３）。
ＬＬからＨＬ（例えば、０Ｖから５Ｖへ）にすることに
よって、抵抗２８、ダイオード９、ダイオード１６を介
して第１のＮＰＮトランジスタ６と第２のトランジスタ
１３のベースに電流が流れてオンとなる（Ｓ３）。
【００４０】この場合、発振制御用の第１、第２のＮＰ
Ｎトランジスタ６、１３のオンにより、第１と第２の発
振用ＰＮＰトランジスタ３と１０のベース電流が引かれ
オンするが、タイミング的に発振用ＰＮＰトランジスタ
３と発振用ＰＮＰトランジスタ１０の素子のバラツキ
（電流増幅率ｈFEのバラツキ）により、電流増幅率ｈFE
の大きい発振用ＰＮＰトランジスタが先に発振を開始す
る。例えば、第１の発振トランジスタ３のｈFEが第２の
発振用ＰＮＰトランジスタ１０のそれより大きいと仮定
すると、先ず、第１の発振用ＰＮＰトランジスタ３がオ
ンすることで、電池１よりエミッタ、コレクタを介して
トランス１７の一次巻線１７ａに電流ＩP1を流す。
Ｎトランジスタ６、１３のオンにより、第１と第２の発
振用ＰＮＰトランジスタ３と１０のベース電流が引かれ
オンするが、タイミング的に発振用ＰＮＰトランジスタ
３と発振用ＰＮＰトランジスタ１０の素子のバラツキ
（電流増幅率ｈFEのバラツキ）により、電流増幅率ｈFE
の大きい発振用ＰＮＰトランジスタが先に発振を開始す
る。例えば、第１の発振トランジスタ３のｈFEが第２の
発振用ＰＮＰトランジスタ１０のそれより大きいと仮定
すると、先ず、第１の発振用ＰＮＰトランジスタ３がオ
ンすることで、電池１よりエミッタ、コレクタを介して
トランス１７の一次巻線１７ａに電流ＩP1を流す。
【００４１】図３（ａ）は第１の発振用ＰＮＰトランジ
スタオン時の電流の流れを示す図である。
スタオン時の電流の流れを示す図である。
【００４２】図３（ｂ）は第２の発振用ＰＮＰトランジ
スタのオン時の電流の流れを示す図である。図を参照し
て更に詳細な動作について説明する。
スタのオン時の電流の流れを示す図である。図を参照し
て更に詳細な動作について説明する。
【００４３】ＮＰＮトランジスタ６がオンすることで、
図３（ａ）中に矢印線で示した電流経路に沿って、電池
１から電流が発振用ＰＮＰトランジスタ３のエミッタ、
ベースを介し、ＮＰＮトランジスタ６のコレクタ、エミ
ッタを通って、一部が帰還巻線１７ｃを介して抵抗１８
に流れるが、前述の一次巻線１７ａに流れるＩP1により
二次巻線１７ｅには誘導電流が流れ、ＮＰＮトランジス
タ６のエミッタに流れた電流がダイオード２１を介しト
ランス１７の二次巻線１７ｅに流れ、ダイオード２０を
介して主コンデンサ２６を充電する。この二次電流を図
３（ａ）に示すようにＩS1とする。
図３（ａ）中に矢印線で示した電流経路に沿って、電池
１から電流が発振用ＰＮＰトランジスタ３のエミッタ、
ベースを介し、ＮＰＮトランジスタ６のコレクタ、エミ
ッタを通って、一部が帰還巻線１７ｃを介して抵抗１８
に流れるが、前述の一次巻線１７ａに流れるＩP1により
二次巻線１７ｅには誘導電流が流れ、ＮＰＮトランジス
タ６のエミッタに流れた電流がダイオード２１を介しト
ランス１７の二次巻線１７ｅに流れ、ダイオード２０を
介して主コンデンサ２６を充電する。この二次電流を図
３（ａ）に示すようにＩS1とする。
【００４４】一次巻線１７ａに流れる一次電流ＩP1は急
速に流れるが、ある一定の電流が流れトランス１７が磁
気飽和すると、一次電流ＩP1は阻止され急速に流れなく
なってトランス１７の極性が反転する。
速に流れるが、ある一定の電流が流れトランス１７が磁
気飽和すると、一次電流ＩP1は阻止され急速に流れなく
なってトランス１７の極性が反転する。
【００４５】この時、二次巻線１７ｅ、帰還巻線１７ｃ
ともに極性が反転する。従って、二次電流ＩS1は流れな
くなり、第１の発振制御用ＮＰＮトランジスタ６がオフ
となり、第１の発振用ＰＮＰトランジスタ３がオフし、
第１の発振制御回路が発振を停止する。
ともに極性が反転する。従って、二次電流ＩS1は流れな
くなり、第１の発振制御用ＮＰＮトランジスタ６がオフ
となり、第１の発振用ＰＮＰトランジスタ３がオフし、
第１の発振制御回路が発振を停止する。
【００４６】しかし、ＣＧＯＮ信号はＨＬなので第２の
発振制御用ＮＰＮトランジスタ１３はオン状態であり、
トランス１７の帰還巻線１７ｃを介して抵抗３１に電流
が流れ、第２の発振用ＰＮＰトランジスタ１０のベース
電流を引き、この発振用ＰＮＰトランジスタ１０のオン
により電池１よりエミッタ、コレクタを通して一次巻線
１７ｂに、図３（ｂ）に電流経路を示すように電流Ｉ′
P1が流れる。
発振制御用ＮＰＮトランジスタ１３はオン状態であり、
トランス１７の帰還巻線１７ｃを介して抵抗３１に電流
が流れ、第２の発振用ＰＮＰトランジスタ１０のベース
電流を引き、この発振用ＰＮＰトランジスタ１０のオン
により電池１よりエミッタ、コレクタを通して一次巻線
１７ｂに、図３（ｂ）に電流経路を示すように電流Ｉ′
P1が流れる。
【００４７】同様に一次巻線１７ｂに流れるＩ′P1によ
り二次巻線１７ｅに誘導電流が流れ、第２の発振用ＰＮ
Ｐトランジスタ１０のエミッタ、ベースを介し、ＮＰＮ
トランジスタ１３のエミッタを流れた電流がダイオード
１９を介し二次巻線１７ｅを通り、ダイオード２２を介
して主コンデンサ２６を充電する。この二次電流を図３
（ｂ）のようにＩ′S1とする。
り二次巻線１７ｅに誘導電流が流れ、第２の発振用ＰＮ
Ｐトランジスタ１０のエミッタ、ベースを介し、ＮＰＮ
トランジスタ１３のエミッタを流れた電流がダイオード
１９を介し二次巻線１７ｅを通り、ダイオード２２を介
して主コンデンサ２６を充電する。この二次電流を図３
（ｂ）のようにＩ′S1とする。
【００４８】そして、一次電流が同様に磁気飽和により
切れトランス１７の極性が反転し、同じ動作を繰り返
す。このように、第１、第２の発振回路により繰返し主
コンデンサ２６を充電する。
切れトランス１７の極性が反転し、同じ動作を繰り返
す。このように、第１、第２の発振回路により繰返し主
コンデンサ２６を充電する。
【００４９】ここで、主コンデンサ２６の充電について
従来例との差を比較してみると、従来例では、図６〜図
８に示すように帰還巻線は第１、第２の発振制御回路別
に、それぞれ１７ｃ、１７ｄに分割されていて、ＮＰＮ
トランジスタ６がオンしたときは、図８（ａ）に矢印線
で示した電流経過に沿って、電流は電池１から発振用Ｐ
ＮＰトランジスタ３のエミッタ・ベースを介しＮＰＮト
ランジスタ６のコレクタ・エミッタを通って、一部が帰
還巻線１７ｄを介して抵抗１８に流れるといった動作を
行い、一方、ＮＰＮトランジスタ１３がオンしたとき
は、図８（ｂ）に矢印線で示した電流経路に沿って、電
流は電池１からＰＮＰトランジスタ１０のエミッタ・ベ
ースを介しＮＰＮトランジスタ１３のコレクタ・エミッ
タを通って、一部が帰還巻線１７ｃを介して抵抗１８に
流れるように動作する。このように、従来例では第１の
発振制御回路と第２の発振制御回路はそれぞれ独立した
帰還巻線１７ｃ、１７ｄを有していた。
従来例との差を比較してみると、従来例では、図６〜図
８に示すように帰還巻線は第１、第２の発振制御回路別
に、それぞれ１７ｃ、１７ｄに分割されていて、ＮＰＮ
トランジスタ６がオンしたときは、図８（ａ）に矢印線
で示した電流経過に沿って、電流は電池１から発振用Ｐ
ＮＰトランジスタ３のエミッタ・ベースを介しＮＰＮト
ランジスタ６のコレクタ・エミッタを通って、一部が帰
還巻線１７ｄを介して抵抗１８に流れるといった動作を
行い、一方、ＮＰＮトランジスタ１３がオンしたとき
は、図８（ｂ）に矢印線で示した電流経路に沿って、電
流は電池１からＰＮＰトランジスタ１０のエミッタ・ベ
ースを介しＮＰＮトランジスタ１３のコレクタ・エミッ
タを通って、一部が帰還巻線１７ｃを介して抵抗１８に
流れるように動作する。このように、従来例では第１の
発振制御回路と第２の発振制御回路はそれぞれ独立した
帰還巻線１７ｃ、１７ｄを有していた。
【００５０】本発明では、このような帰還巻線の分割を
止め、第１の発振制御回路と第２の発振制御回路を１つ
の帰還巻線で動作できるように、帰還巻線１７ｃの一端
を第２の発振制御用ＮＰＮトランジスタ１３のエミッタ
と抵抗１８に接続し、他端を第１の発振制御用ＮＰＮト
ランジスタ６のエミッタと抵抗３１に接続し、抵抗１８
と抵抗３１の他端を電池１の他端に接続している。
止め、第１の発振制御回路と第２の発振制御回路を１つ
の帰還巻線で動作できるように、帰還巻線１７ｃの一端
を第２の発振制御用ＮＰＮトランジスタ１３のエミッタ
と抵抗１８に接続し、他端を第１の発振制御用ＮＰＮト
ランジスタ６のエミッタと抵抗３１に接続し、抵抗１８
と抵抗３１の他端を電池１の他端に接続している。
【００５１】このように構成することによって、ＮＰＮ
トランジスタ６がオンの時は電流が帰還巻線１７ｃを介
して抵抗１８に流れ、ＮＰＮトランジスタ１３がオンの
時は帰還巻線１７ｃを介し抵抗３１に流れることで共有
化することができる。
トランジスタ６がオンの時は電流が帰還巻線１７ｃを介
して抵抗１８に流れ、ＮＰＮトランジスタ１３がオンの
時は帰還巻線１７ｃを介し抵抗３１に流れることで共有
化することができる。
【００５２】その他、図４に示す図３の回路の充電電流
のタイミングチャートのように、図９（ｂ）に示した回
路等の場合は、発振トランジスタ３００のオフ期間は電
流が流れないので充電時間のロスとなっていたが、本実
施例の場合は第１の発振回路の二次電流ＩS1と、第２の
発振回路の二次電流Ｉ′S1により充電するので、常に主
コンデンサ２６に充電電流を供給していることになり、
図９の回路等に比較すれば充電時間が短縮され、両発振
回路をＣＧＯＮの１端子制御として端子数も削減されて
いる。
のタイミングチャートのように、図９（ｂ）に示した回
路等の場合は、発振トランジスタ３００のオフ期間は電
流が流れないので充電時間のロスとなっていたが、本実
施例の場合は第１の発振回路の二次電流ＩS1と、第２の
発振回路の二次電流Ｉ′S1により充電するので、常に主
コンデンサ２６に充電電流を供給していることになり、
図９の回路等に比較すれば充電時間が短縮され、両発振
回路をＣＧＯＮの１端子制御として端子数も削減されて
いる。
【００５３】ここで再び図２のフローチャートに戻り、
充電完了レベルに達したら、制御回路２７のＣＧＯＮ端
子をＨＬからＬＬにして、抵抗２８、ダイオード９、ダ
イオード１６を介して第１のＮＰＮトランジスタ６と第
２のＮＰＮトランジスタ１３のベース電流を断ちオフに
する（Ｓ４）。
充電完了レベルに達したら、制御回路２７のＣＧＯＮ端
子をＨＬからＬＬにして、抵抗２８、ダイオード９、ダ
イオード１６を介して第１のＮＰＮトランジスタ６と第
２のＮＰＮトランジスタ１３のベース電流を断ちオフに
する（Ｓ４）。
【００５４】このとき帰還巻線１７ｃによってＰＮトラ
ンジスタ６もしくはＮＰＮトランジスタ１３のエミッタ
に高電位が発生するが、ダイオード８もしくはダイオー
ド１５によりバイパスされるので、ＮＰＮトランジスタ
６もしくは１３が破壊されることはない。ＮＰＮトラン
ジスタ６もしくは１３のオフによって、発振用ＰＮＰト
ランジスタ３もしくは１０もオフして発振が停止する。
レリーズスイッチ３０がオンしているか判定する（Ｓ
５）。オンしていれば、公知の測光回路（不図示）で決
められたシャッタスピード絞りに応じて、公知のシャッ
タ絞り駆動回路（不図示）の動作を始める（Ｓ６）。公
知の測光回路、測距回路（不図示）で決められた発光タ
イミングで、制御回路２７のＴＲＧ信号端子よりトリガ
出力する（Ｓ７）。トリガ出力により発光回路２４から
閃光放電管２５にトリガパルスを出力し発光させる（Ｓ
８）。適正光量になったら発光を停止する（Ｓ９）。シ
ャッタ絞り駆動動作を停止する（Ｓ１０）。そして、フ
ラツシュについての動作を終了する。
ンジスタ６もしくはＮＰＮトランジスタ１３のエミッタ
に高電位が発生するが、ダイオード８もしくはダイオー
ド１５によりバイパスされるので、ＮＰＮトランジスタ
６もしくは１３が破壊されることはない。ＮＰＮトラン
ジスタ６もしくは１３のオフによって、発振用ＰＮＰト
ランジスタ３もしくは１０もオフして発振が停止する。
レリーズスイッチ３０がオンしているか判定する（Ｓ
５）。オンしていれば、公知の測光回路（不図示）で決
められたシャッタスピード絞りに応じて、公知のシャッ
タ絞り駆動回路（不図示）の動作を始める（Ｓ６）。公
知の測光回路、測距回路（不図示）で決められた発光タ
イミングで、制御回路２７のＴＲＧ信号端子よりトリガ
出力する（Ｓ７）。トリガ出力により発光回路２４から
閃光放電管２５にトリガパルスを出力し発光させる（Ｓ
８）。適正光量になったら発光を停止する（Ｓ９）。シ
ャッタ絞り駆動動作を停止する（Ｓ１０）。そして、フ
ラツシュについての動作を終了する。
【００５５】このように、本実施例によれば、第１、第
２の発振制御回路で帰還巻線を分割することなしに、共
用の形で発振動作を行うことができると共に、充電時間
の短縮も可能になり、共通制御によつて制御用端子の数
も削減できる。
２の発振制御回路で帰還巻線を分割することなしに、共
用の形で発振動作を行うことができると共に、充電時間
の短縮も可能になり、共通制御によつて制御用端子の数
も削減できる。
【００５６】つぎに本発明の第２実施例について説明す
る。図５は本発明の第２実施例に係る電子閃光装置の回
路ブロック図である。図５に示す第２実施例で前実施例
と異なる構成は、前実施例での発振制御用のＮＰＮトラ
ンジスタ回路をＦＥＴ（電解効果トランジスタ）回路に
置換えた構成であり、第１のＮＰＮトランジスタ６はＦ
ＥＴ６０に、第２のＮＰＮトランジスタ１３はＦＥＴ１
３０に置換えられている。
る。図５は本発明の第２実施例に係る電子閃光装置の回
路ブロック図である。図５に示す第２実施例で前実施例
と異なる構成は、前実施例での発振制御用のＮＰＮトラ
ンジスタ回路をＦＥＴ（電解効果トランジスタ）回路に
置換えた構成であり、第１のＮＰＮトランジスタ６はＦ
ＥＴ６０に、第２のＮＰＮトランジスタ１３はＦＥＴ１
３０に置換えられている。
【００５７】ＦＥＴ６０はドレインを第１の発振用ＰＮ
Ｐトランジスタ３のベースに接続し、ゲート、ソース間
には保護用抵抗７０とコンデンサ９０を並列に接続して
いる。ＦＥＴ１３０はドレインを第２の発振用ＰＮＰト
ランジスタ１０のベースに接続し、ゲート、ソース間に
は保護用抵抗１４０とコンデンサ１６０を並列に接続
し、ＦＥＴ６０とＦＥＴ１３０のゲートは共に制御回路
２７のＣＧＯＮ端子に接続して一端子制御となってい
る。
Ｐトランジスタ３のベースに接続し、ゲート、ソース間
には保護用抵抗７０とコンデンサ９０を並列に接続して
いる。ＦＥＴ１３０はドレインを第２の発振用ＰＮＰト
ランジスタ１０のベースに接続し、ゲート、ソース間に
は保護用抵抗１４０とコンデンサ１６０を並列に接続
し、ＦＥＴ６０とＦＥＴ１３０のゲートは共に制御回路
２７のＣＧＯＮ端子に接続して一端子制御となってい
る。
【００５８】その他の、第１、第２の発振用ＰＮＰトラ
ンジスタ回路、帰還回路、整流回路、発光回路等の構成
は前実施例と同一なので、同一符号を付し重複する説明
は省略する。
ンジスタ回路、帰還回路、整流回路、発光回路等の構成
は前実施例と同一なので、同一符号を付し重複する説明
は省略する。
【００５９】動作については、ＦＥＴ６０が前実施例の
ＮＰＮトランジスタ６の代わりに第１の発振用ＰＮＰト
ランジスタ３を制御し、ＦＥＴ１３０がＮＰＮトラジス
タ１３の代わりに、第２の発振用ＰＮＰトランジスタ１
０を制御している以外は全く同一である。
ＮＰＮトランジスタ６の代わりに第１の発振用ＰＮＰト
ランジスタ３を制御し、ＦＥＴ１３０がＮＰＮトラジス
タ１３の代わりに、第２の発振用ＰＮＰトランジスタ１
０を制御している以外は全く同一である。
【００６０】この場合ＦＥＴ６０とＦＥＴ１３０のゲー
トはＣＧＯＮ端子に接続して一端子制御とし、制御は各
コンデンサ９０、１６０を介し電圧制御となっている。
トはＣＧＯＮ端子に接続して一端子制御とし、制御は各
コンデンサ９０、１６０を介し電圧制御となっている。
【００６１】このように、第２実施例では、前実施例と
同様に、第１の発振制御回路と第２の発振制御回路で帰
還巻線１７ｃを共用して発振動作を行うことができ、双
方の二次電流で常に主コンデンサを充電しているので充
電時間が短縮され、更に、一端子制御等による部品点数
の削減も可能になっている。
同様に、第１の発振制御回路と第２の発振制御回路で帰
還巻線１７ｃを共用して発振動作を行うことができ、双
方の二次電流で常に主コンデンサを充電しているので充
電時間が短縮され、更に、一端子制御等による部品点数
の削減も可能になっている。
【００６２】
【発明の効果】以上、説明したように、請求項１に記載
の発明によれば、電源および分割された２つの一次巻線
と帰還巻線を有するトランスと電源電圧の昇圧のための
スイッチ動作をさせる２個の発振用ＰＮＰトランジスタ
と各発振用ＰＮＰトランジスタの動作を制御するスイッ
チ素子を有するプッシュプル型ＤＣ−ＤＣコンバータ回
路において、第１の発振用ＰＮＰトランジスタとそのベ
ースを制御する発振制御用の第１のスイッチ素子とその
スイッチ素子にカソードを接続する第１のダイオードで
構成し電池に並列に接続した第１の発振制御回路と、第
２の発振用ＰＮＰトランジスタとそのベースを制御する
第２のスイッチ素子とそのスイッチ素子にカソードを接
続する第２のダイオードで構成し電池と並列に接続した
第２の発振制御回路と、一端を第２のスイッチ素子の一
端に接続し他端を第１のスイッチ素子の一端に接続して
共用する帰還巻線と第１および第２のダイオードにそれ
ぞれ並列に接続する第１および第２の抵抗による帰還回
路と、第１および第２のスイッチ素子の一端より第３、
第４のダイオードのアノードを接続しトランスの二次巻
線の一方と他端より第５、第６のダイオードのアノード
を接続しカソードを共通にした整流回路と、オンするこ
とで発振を開始しオフすることで発振を停止するよう第
１と第２のスイッチ素子を共通制御する制御端子を備え
ているので、第１と第２の発振用ＰＮＰトランジスタを
第１、第２のスイッチ素子により制御するプッシュプル
型のＤＣ−ＤＣコンバータを有する電子閃光装置で、帰
還巻線を分割することなく発振動作を行うことが可能と
なり、発振トランスの端子数を減らして小形化できるこ
とで回路規模の縮小と部品コストの削減を図ることがで
きる。
の発明によれば、電源および分割された２つの一次巻線
と帰還巻線を有するトランスと電源電圧の昇圧のための
スイッチ動作をさせる２個の発振用ＰＮＰトランジスタ
と各発振用ＰＮＰトランジスタの動作を制御するスイッ
チ素子を有するプッシュプル型ＤＣ−ＤＣコンバータ回
路において、第１の発振用ＰＮＰトランジスタとそのベ
ースを制御する発振制御用の第１のスイッチ素子とその
スイッチ素子にカソードを接続する第１のダイオードで
構成し電池に並列に接続した第１の発振制御回路と、第
２の発振用ＰＮＰトランジスタとそのベースを制御する
第２のスイッチ素子とそのスイッチ素子にカソードを接
続する第２のダイオードで構成し電池と並列に接続した
第２の発振制御回路と、一端を第２のスイッチ素子の一
端に接続し他端を第１のスイッチ素子の一端に接続して
共用する帰還巻線と第１および第２のダイオードにそれ
ぞれ並列に接続する第１および第２の抵抗による帰還回
路と、第１および第２のスイッチ素子の一端より第３、
第４のダイオードのアノードを接続しトランスの二次巻
線の一方と他端より第５、第６のダイオードのアノード
を接続しカソードを共通にした整流回路と、オンするこ
とで発振を開始しオフすることで発振を停止するよう第
１と第２のスイッチ素子を共通制御する制御端子を備え
ているので、第１と第２の発振用ＰＮＰトランジスタを
第１、第２のスイッチ素子により制御するプッシュプル
型のＤＣ−ＤＣコンバータを有する電子閃光装置で、帰
還巻線を分割することなく発振動作を行うことが可能と
なり、発振トランスの端子数を減らして小形化できるこ
とで回路規模の縮小と部品コストの削減を図ることがで
きる。
【００６３】請求項２に記載の発明によれば、電源と分
割された２つの一次巻線と帰還巻線を有するトランスと
電源電圧の昇圧のためスイッチ動作させる２つの発振用
ＰＮＰトランジスタと各発振用ＰＮＰトランジスタの動
作を制御するＮＰＮ発振制御トランジスタを有するプッ
シュプル型ＤＣ−ＤＣコンバータ回路において、第１の
発振用ＰＮＰトランジスタとそのベースを制御する発振
制御用の第１のＮＰＮトランジスタとそのエミッタにカ
ソードを接続する第１のダイオードで構成し電池に並列
に接続した第１の発振制御回路と、第２の発振用ＰＮＰ
トランジスタとそのベースを制御する発振制御用の第２
のＮＰＮトラジスタとそのエミッタにカソードを接続す
る第２のダイオードで構成し電池に並列に接続した第２
の発振制御回路と、一端を前記第２のＮＰＮトランジス
タのエミッタに接続し他端を前記第１のＮＰＮトランジ
スタのエミッタに接続して共用する帰還巻線と前記第１
および第２のダイオードにそれぞれ並列に接続する第１
および第２の抵抗による帰還回路と、第１、第２のＮＰ
Ｎトランジスタのエミッタより第３、第４のダイオード
のアノードを接続してそのカソードはトランスの二次巻
線の一方と他端に接続しトランスの二次巻線の一方と他
端より第５、第６のダイオードのアノードを接続しその
カソードは共通にした整流回路と、第１と第２のＮＰＮ
トランジスタの各ベースに接続した第７、第８のダイオ
ードのアノードに共通の一端子制御により電流を供給す
ることで発振を開始し電流の供給を停止することで発振
を停止する１個の発振制御端子を備えているので、第
１、第２の発振用ＰＮＰトランジスタを第１、第２のＮ
ＰＮトランジスタで制御するプッシュプル型のＤＣ−Ｄ
Ｃコンバータを有する電子閃光装置で、帰還巻線を分割
しないで発振動作を行うことが可能になり、発振トラン
スの端子数を削減し小形化することで回路規模を縮小し
て部品コストの削減を図ることができる。
割された２つの一次巻線と帰還巻線を有するトランスと
電源電圧の昇圧のためスイッチ動作させる２つの発振用
ＰＮＰトランジスタと各発振用ＰＮＰトランジスタの動
作を制御するＮＰＮ発振制御トランジスタを有するプッ
シュプル型ＤＣ−ＤＣコンバータ回路において、第１の
発振用ＰＮＰトランジスタとそのベースを制御する発振
制御用の第１のＮＰＮトランジスタとそのエミッタにカ
ソードを接続する第１のダイオードで構成し電池に並列
に接続した第１の発振制御回路と、第２の発振用ＰＮＰ
トランジスタとそのベースを制御する発振制御用の第２
のＮＰＮトラジスタとそのエミッタにカソードを接続す
る第２のダイオードで構成し電池に並列に接続した第２
の発振制御回路と、一端を前記第２のＮＰＮトランジス
タのエミッタに接続し他端を前記第１のＮＰＮトランジ
スタのエミッタに接続して共用する帰還巻線と前記第１
および第２のダイオードにそれぞれ並列に接続する第１
および第２の抵抗による帰還回路と、第１、第２のＮＰ
Ｎトランジスタのエミッタより第３、第４のダイオード
のアノードを接続してそのカソードはトランスの二次巻
線の一方と他端に接続しトランスの二次巻線の一方と他
端より第５、第６のダイオードのアノードを接続しその
カソードは共通にした整流回路と、第１と第２のＮＰＮ
トランジスタの各ベースに接続した第７、第８のダイオ
ードのアノードに共通の一端子制御により電流を供給す
ることで発振を開始し電流の供給を停止することで発振
を停止する１個の発振制御端子を備えているので、第
１、第２の発振用ＰＮＰトランジスタを第１、第２のＮ
ＰＮトランジスタで制御するプッシュプル型のＤＣ−Ｄ
Ｃコンバータを有する電子閃光装置で、帰還巻線を分割
しないで発振動作を行うことが可能になり、発振トラン
スの端子数を削減し小形化することで回路規模を縮小し
て部品コストの削減を図ることができる。
【００６４】請求項３に記載の発明によれば、電源およ
び分割された２つの一次巻線と帰還巻線を有するトラン
スと電源電圧の昇圧のためスイッチ動作させる２つの発
振用ＰＮＰトランジスタと各発振用ＰＮＰトランジスタ
の動作を制御するＦＥＴを有するプッシュプル型のＤＣ
−ＤＣコンバータ回路において、第１の発振用ＰＮＰト
ランジスタとそのベースを制御する発振制御用の第１の
ＦＥＴとそのソースにカソードを接続する第１のダイオ
ードで構成し電池に並列に接続した第１の発振制御回路
と、第２の発振用ＰＮＰトランジスタとそのベースを制
御する発振制御用の第２のＦＥＴとそのソースにカソー
ドを接続する第２のダイオードで構成し電池に並列に接
続した第２の発振制御回路と、一端を前記第２のＦＥＴ
のソースに接続し他端を前記第１のＦＥＴのソースに接
続して共用する帰還巻線と前記第１および第２のダイオ
ードにそれぞれ並列に接続する第１および第２の抵抗に
よる帰還回路と、第１、第２のＦＥＴのソースより第
３、第４のダイオードのアノードを接続してそのカソー
ドはトランスの二次巻線の一方と他端に接続しトランス
の二次巻線の一方と他端より第５、第６のダイオードの
アノードを接続してそのカソードは共通にした整流回路
と、第１、第２のＦＥＴの各ゲートに接続して一端子制
御を行う１個の発振制御端子を備えているので、第１、
第２の発振用ＰＮＰトランジスタを第１、第２のＦＥＴ
により制御するプッシュプル型のＤＣ−ＤＣコンバータ
を有する電子閃光装置で、帰還巻線を分割することなく
発振動作を行うことが可能になり、発振トランスの端子
数を減らして小形化することで回路規模を縮小し部品コ
ストの削減を図ることができる。
び分割された２つの一次巻線と帰還巻線を有するトラン
スと電源電圧の昇圧のためスイッチ動作させる２つの発
振用ＰＮＰトランジスタと各発振用ＰＮＰトランジスタ
の動作を制御するＦＥＴを有するプッシュプル型のＤＣ
−ＤＣコンバータ回路において、第１の発振用ＰＮＰト
ランジスタとそのベースを制御する発振制御用の第１の
ＦＥＴとそのソースにカソードを接続する第１のダイオ
ードで構成し電池に並列に接続した第１の発振制御回路
と、第２の発振用ＰＮＰトランジスタとそのベースを制
御する発振制御用の第２のＦＥＴとそのソースにカソー
ドを接続する第２のダイオードで構成し電池に並列に接
続した第２の発振制御回路と、一端を前記第２のＦＥＴ
のソースに接続し他端を前記第１のＦＥＴのソースに接
続して共用する帰還巻線と前記第１および第２のダイオ
ードにそれぞれ並列に接続する第１および第２の抵抗に
よる帰還回路と、第１、第２のＦＥＴのソースより第
３、第４のダイオードのアノードを接続してそのカソー
ドはトランスの二次巻線の一方と他端に接続しトランス
の二次巻線の一方と他端より第５、第６のダイオードの
アノードを接続してそのカソードは共通にした整流回路
と、第１、第２のＦＥＴの各ゲートに接続して一端子制
御を行う１個の発振制御端子を備えているので、第１、
第２の発振用ＰＮＰトランジスタを第１、第２のＦＥＴ
により制御するプッシュプル型のＤＣ−ＤＣコンバータ
を有する電子閃光装置で、帰還巻線を分割することなく
発振動作を行うことが可能になり、発振トランスの端子
数を減らして小形化することで回路規模を縮小し部品コ
ストの削減を図ることができる。
【図１】本発明の第１実施例に係る電子閃光装置の回路
ブロック図である。
ブロック図である。
【図２】図１に示す電子閃光装置の動作のフローチャー
トである。
トである。
【図３】図１に示す電子閃光装置の動作の説明図であ
る。
る。
【図４】図３に示す電子閃光装置の充電電流のタイミン
グチャートである。
グチャートである。
【図５】本発明の第２実施例に係る電子閃光装置の回路
ブロック図である。
ブロック図である。
【図６】従来の電子閃光装置の回路ブロック図である。
【図７】従来のＦＥＴを用いた電子閃光装置の回路ブロ
ック図である。
ック図である。
【図８】従来の電子閃光装置の動作の説明図である。
【図９】従来のＤＣ−ＤＣコンバータの回路ブロック図
である。
である。
１ 電池 ２，４，１１，９０，１６０ コンデンサ ３ 第１の発振用ＰＮＰトランジスタ ５，７，１２，１４，１８，２８，３１，７０，１４０
抵抗 ６ 第１のＮＰＮトランジスタ ８，９，１５，１６ ダイオード １０ 第２の発振用ＰＮＰトランジスタ １３ 第２のＮＰＮトランジスタ １７ トランス １９，２０，２１，２２ 高圧整流ダイオード ２３ 検知回路 ２４ 発光回路 ２５ 閃光放電管 ２６ 主コンデンサ ２７ 制御回路 ２９ 定電圧回路 ３０ スイッチ回路 ６０ 第１のＦＥＴ １３０ 第２のＦＥＴ
抵抗 ６ 第１のＮＰＮトランジスタ ８，９，１５，１６ ダイオード １０ 第２の発振用ＰＮＰトランジスタ １３ 第２のＮＰＮトランジスタ １７ トランス １９，２０，２１，２２ 高圧整流ダイオード ２３ 検知回路 ２４ 発光回路 ２５ 閃光放電管 ２６ 主コンデンサ ２７ 制御回路 ２９ 定電圧回路 ３０ スイッチ回路 ６０ 第１のＦＥＴ １３０ 第２のＦＥＴ
Claims (3)
- 【請求項１】 電源および分割された２つの一次巻線と
帰還巻線を有するトランスと、電源電圧の昇圧のためス
イッチ動作をさせる２個の発振用ＰＮＰトランジスタと
各発振用ＰＮＰトランジスタの動作を制御するスイッチ
素子を有するプッシュプル型ＤＣ−ＤＣコンバータ回路
において、 第１の発振用ＰＮＰトランジスタと第１の発振用ＰＮＰ
トランジスタのベースを制御する発振制御用の第１のス
イッチ素子と第１のスイッチ素子にカソードを接続する
第１のダイオードで構成し電池に対して並列に接続する
第１の発振制御回路と、第２の発振用ＰＮＰトランジス
タと第２の発振用ＰＮＰトランジスタのベースを制御す
る発振制御用の第２のスイッチ素子と第２のスイッチ素
子にカソードを接続する第２のダイオードで構成し前記
電池に対し並列に接続する第２の発振制御回路と、一端
を前記第２のスイッチ素子の一端に接続し他端を前記第
１のスイッチ素子の一端に接続して共用する帰還巻線と
前記第１および第２のダイオードにそれぞれ並列に接続
する第１および第２の抵抗による帰還回路と、前記第１
および第２のスイッチ素子の一端より第３および第４の
ダイオードのアノードを接続し前記トランスの二次巻線
の一方および他端より第５および第６のダイオードのア
ノードを接続しそれぞれのカソードを共通にした整流回
路と、オンすることで発振を開始しオフすることで発振
を停止するよう前記第１および第２のスイッチ素子を共
通制御する制御端子を備えたことを特徴とする電子閃光
装置。 - 【請求項２】 電源および分割された２つの一次巻線と
帰還巻線を有するトランスと、電源電圧の昇圧のためス
イッチ動作させる２つの発振用ＰＮＰトランジスタと各
発振用ＰＮＰトランジスタの動作を制御するＮＰＮ発振
制御トランジスタを有するプッシュプル型ＤＣ−ＤＣコ
ンバータ回路において、 第１の発振用ＰＮＰトランジスタと第１の発振用ＰＮＰ
トランジスタのベースを制御する発振制御用の第１のＮ
ＰＮトランジスタと第１のＮＰＮトランジスタのエミッ
タにカソードを接続する第１のダイオードで構成し電池
に対して並列に接続する第１の発振制御回路と、第２の
発振用ＰＮＰトランジスタと第２の発振用ＰＮＰトラン
ジスタのベースを制御する発振制御用の第２のＮＰＮト
ランジスタと第２のＮＰＮトランジスタのエミッタにカ
ソードを接続する第２のダイオードで構成し前記電池に
対して並列に接続する第２の発振制御回路と、一端を前
記第２のＮＰＮトランジスタのエミッタに接続し他端を
前記第１のＮＰＮトランジスタのエミッタに接続して共
用する帰還巻線と前記第１および第２のダイオードにそ
れぞれ並列に接続する第１および第２の抵抗による帰還
回路と、前記第１および第２のＮＰＮトランジスタのエ
ミッタより第３および第４のダイオードのアノードを接
続してそれぞれのカソードは前記トランスの二次巻線の
一方および他端に接続し前記トランスの二次巻線の一方
および他端より第５および第６のダイオードのアノード
を接続してそれぞれのカソードは共通にした整流回路
と、前記第１および第２のＮＰＮトランジスタのそれぞ
れのベースに接続した第７および第８のダイオードのア
ノードに共通の一端子制御により電流を供給することで
発振を開始し電流の供給を停止することで発振を停止す
る１個の発振制御端子を備えたことを特徴とする電子閃
光装置。 - 【請求項３】 電源および分割された２つの一次巻線と
帰還巻線を有するトランスと、電源電圧の昇圧のためス
イッチ動作させる２つの発振用ＰＮＰトランジスタと各
発振用ＰＮＰトランジスタの動作を制御するＦＥＴを有
するプッシュプル型ＤＣ−ＤＣコンバータ回路におい
て、 第１の発振用ＰＮＰトランジスタと第１の発振用ＰＮＰ
トランジスタのベースを制御する発振制御用の第１のＦ
ＥＴと第１のＦＥＴのソースにカソードを接続する第１
のダイオードで構成し電池に対して並列に接続する第１
の発振制御回路と、第２の発振用ＰＮＰトランジスタと
第２の発振用ＰＮＰトランジスタのベースを制御する発
振制御用の第２のＦＥＴと第２のＦＥＴのソースにカソ
ードを接続する第２のダイオードで構成し前記電池に対
し並列に接続する第２の発振制御回路と、一端を前記第
２のＦＥＴのソースに接続し他端を前記第１のＦＥＴの
ソースに接続して共用する帰還巻線と前記第１および第
２のダイオードにそれぞれ並列に接続する第１および第
２の抵抗による帰還回路と、前記第１および第２のＦＥ
Ｔのソースより第３および第４のダイオードのアノード
を接続してそれぞれのカソードは前記トランスの二次巻
線の一方および他端に接続し前記トランスの二次巻線の
一方および他端より第５および第６のダイオードのアノ
ードを接続してそれぞれのカソードは共通にした整流回
路と、前記第１および第２のＦＥＴのそれぞれのゲート
に接続して共通の一端子制御によりオンすることで発振
を開始しオフすることで発振を停止する１個の発振制御
端子を備えたことを特徴とする電子閃光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20673995A JP3651971B2 (ja) | 1995-07-21 | 1995-07-21 | 電子閃光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20673995A JP3651971B2 (ja) | 1995-07-21 | 1995-07-21 | 電子閃光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0933991A true JPH0933991A (ja) | 1997-02-07 |
| JP3651971B2 JP3651971B2 (ja) | 2005-05-25 |
Family
ID=16528307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20673995A Expired - Fee Related JP3651971B2 (ja) | 1995-07-21 | 1995-07-21 | 電子閃光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3651971B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003096762A1 (en) * | 2002-04-19 | 2003-11-20 | Perkinelmer Singapore Pte Ltd. | Trigger circuit for an electronic flash device |
-
1995
- 1995-07-21 JP JP20673995A patent/JP3651971B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003096762A1 (en) * | 2002-04-19 | 2003-11-20 | Perkinelmer Singapore Pte Ltd. | Trigger circuit for an electronic flash device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3651971B2 (ja) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0582281A (ja) | ストロボ装置 | |
| JP4649127B2 (ja) | コンデンサ充電回路、撮像装置及びストロボ装置 | |
| JPH05347194A (ja) | ストロボ装置 | |
| US5442260A (en) | Light-emitting element drive circuit | |
| JPH0933991A (ja) | 電子閃光装置 | |
| US6005352A (en) | Electronic flash device | |
| JPS596553B2 (ja) | テレビジヨン受像機の直流電圧供給装置 | |
| JP3320250B2 (ja) | 電子閃光装置 | |
| JP2506692B2 (ja) | 写真用ストロボ装置 | |
| JP2000241860A (ja) | ストロボ装置 | |
| JPH0451030A (ja) | ストロボ装置 | |
| JP2527920Y2 (ja) | 高圧電源回路 | |
| JP2969396B2 (ja) | 調光機能を有するフラッシュ装置 | |
| JP4502342B2 (ja) | ストロボ装置 | |
| JPH0250715B2 (ja) | ||
| JPH11127577A (ja) | Ｄｃ／ｄｃコンバータ装置 | |
| JP2844481B2 (ja) | フライバックコンバータの電源電圧監視装置 | |
| JP3196039B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0712978Y2 (ja) | 電子閃光装置 | |
| JPH1039375A (ja) | ストロボ装置 | |
| JP2680123B2 (ja) | スイッチングレギュレータ電源回路 | |
| JPH05101896A (ja) | ストロボ装置 | |
| JPS5870627A (ja) | 自励発振回路 | |
| JPS5911440Y2 (ja) | 閃光放電発光器用電源回路 | |
| JPH10123596A (ja) | コンデンサ昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050208 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050222 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120304 |
|
| LAPS | Cancellation because of no payment of annual fees |