JP2000012621A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000012621A JP2000012621A JP10186886A JP18688698A JP2000012621A JP 2000012621 A JP2000012621 A JP 2000012621A JP 10186886 A JP10186886 A JP 10186886A JP 18688698 A JP18688698 A JP 18688698A JP 2000012621 A JP2000012621 A JP 2000012621A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor device
- chip
- bump
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造時間を短縮する。
【解決手段】 配線基板20のパッド22の上にバンプ
23を形成することにより、バンプ23が形成された配
線基板20を予めストックしておく。良品のチップ11
が取得されると、チップ11を配線基板20に異方導電
性シート26を介して貼り付ける。チップ11は配線基
板20にバンプ23を介して電気的に接続される。 【効果】 良品のチップの取得を待たずにバンプ形成工
程を予め進めておくことができるため、バンプ形成工程
に費やされる時間を実質的に省略でき、半導体装置の生
産性を高めることができる。
23を形成することにより、バンプ23が形成された配
線基板20を予めストックしておく。良品のチップ11
が取得されると、チップ11を配線基板20に異方導電
性シート26を介して貼り付ける。チップ11は配線基
板20にバンプ23を介して電気的に接続される。 【効果】 良品のチップの取得を待たずにバンプ形成工
程を予め進めておくことができるため、バンプ形成工程
に費やされる時間を実質的に省略でき、半導体装置の生
産性を高めることができる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、半導体素子を含む集積回路が作り込まれた
半導体チップ(以下、チップという。)と配線基板とが
バンプによって機械的かつ電気的に接続される技術に関
し、例えば、半導体集積回路装置(以下、ICとい
う。)に利用して有効な技術に関する。
技術、特に、半導体素子を含む集積回路が作り込まれた
半導体チップ(以下、チップという。)と配線基板とが
バンプによって機械的かつ電気的に接続される技術に関
し、例えば、半導体集積回路装置(以下、ICとい
う。)に利用して有効な技術に関する。
【0002】
【従来の技術】ICのパッケージを小型かつ薄型化する
ことができるチップと配線基板との接続方法として、フ
リップチップ法が知られている。すなわち、フリップチ
ップ法はチップの電極パッドの上に金(Au)からなる
バンプが形成された後、チップのバンプが配線基板のパ
ッドに整合されて加熱圧着されて機械的かつ電気的に接
続される接続方法である。
ことができるチップと配線基板との接続方法として、フ
リップチップ法が知られている。すなわち、フリップチ
ップ法はチップの電極パッドの上に金(Au)からなる
バンプが形成された後、チップのバンプが配線基板のパ
ッドに整合されて加熱圧着されて機械的かつ電気的に接
続される接続方法である。
【0003】チップの電極パッドにバンプを形成する技
術として、ワイヤボンディング方法を利用した技術が採
用されることがある。すなわち、このワイヤボンディン
グ方法を利用したバンプ形成技術においては、ワイヤボ
ンディング装置のキャピラリーから突出した金線の先端
に熱エネルギーによって形成されたボールが電極パッド
に圧着され、次いで、この金線がボールの近くにおいて
切断されることにより、バンプは形成される。
術として、ワイヤボンディング方法を利用した技術が採
用されることがある。すなわち、このワイヤボンディン
グ方法を利用したバンプ形成技術においては、ワイヤボ
ンディング装置のキャピラリーから突出した金線の先端
に熱エネルギーによって形成されたボールが電極パッド
に圧着され、次いで、この金線がボールの近くにおいて
切断されることにより、バンプは形成される。
【0004】なお、フリップチップ法を述べてある例と
しては、株式会社日経BP社1993年5月31日発行
の「VLSIパッケージング技術(下)」P175〜P
178、がある。
しては、株式会社日経BP社1993年5月31日発行
の「VLSIパッケージング技術(下)」P175〜P
178、がある。
【0005】
【発明が解決しようとする課題】前記したワイヤボンデ
ィング方法を利用したバンプ形成技術においては、IC
の多ピン化が進んだ時に、チップにバンプを多数形成す
るのに長期間(数分)が費やされてしまうという問題点
が発生する。また、良品のチップが取得されるのを待っ
て、良品のチップにバンプ群が形成され、さらに、その
後にチップが配線基板にフリップチップ法によって接続
されるため、一つのICに対する生産時間が増加してし
まうという問題点がある。
ィング方法を利用したバンプ形成技術においては、IC
の多ピン化が進んだ時に、チップにバンプを多数形成す
るのに長期間(数分)が費やされてしまうという問題点
が発生する。また、良品のチップが取得されるのを待っ
て、良品のチップにバンプ群が形成され、さらに、その
後にチップが配線基板にフリップチップ法によって接続
されるため、一つのICに対する生産時間が増加してし
まうという問題点がある。
【0006】本発明の目的は、生産時間を低減すること
ができる半導体装置の製造技術を提供することにある。
ができる半導体装置の製造技術を提供することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0009】すなわち、半導体装置の製造方法は、配線
基板のパッドの上にバンプが形成され、この配線基板の
バンプが半導体チップの電極パッドに整合されて機械的
かつ電気的に接続されることを特徴とする。
基板のパッドの上にバンプが形成され、この配線基板の
バンプが半導体チップの電極パッドに整合されて機械的
かつ電気的に接続されることを特徴とする。
【0010】前記した手段によれば、バンプが形成され
た配線基板をストックしておくことにより、良品の半導
体チップが取得されたと同時に、半導体チップを配線基
板にバンプを介して機械的かつ電気的に接続させること
ができるため、バンプ形成時間の分だけ生産時間を短縮
することができる。つまり、良品の半導体チップの取得
を待たずにバンプ形成工程を予め進めておくことができ
るため、バンプ形成工程に費やされる時間を実質的に省
略することができる。
た配線基板をストックしておくことにより、良品の半導
体チップが取得されたと同時に、半導体チップを配線基
板にバンプを介して機械的かつ電気的に接続させること
ができるため、バンプ形成時間の分だけ生産時間を短縮
することができる。つまり、良品の半導体チップの取得
を待たずにバンプ形成工程を予め進めておくことができ
るため、バンプ形成工程に費やされる時間を実質的に省
略することができる。
【0011】
【発明の実施の形態】図1は本発明の一実施形態である
半導体装置を示しており、(a)は一部切断正面図、
(b)は拡大部分断面図である。図2以降は本発明の一
実施形態である半導体装置の製造方法を示す各工程の説
明図である。
半導体装置を示しており、(a)は一部切断正面図、
(b)は拡大部分断面図である。図2以降は本発明の一
実施形態である半導体装置の製造方法を示す各工程の説
明図である。
【0012】図1に示されているように、本実施形態に
係る半導体装置10はチップ11と配線基板20とを備
えている。チップ11は四角形の小さな平板形状に形成
されており、チップ11のアクティブ・エリア側主面
(以下、第一主面という。)には半導体素子を含む集積
回路が作り込まれている。チップ11の第一主面には絶
縁物から形成された保護膜12が被着されており、保護
膜12には電極パッド13が複数個、集積回路に電気的
に接続されて形成されている。各電極パッド13の表面
には、アルミニウム被膜によって形成された電極パッド
13の酸化を防止するための酸化防止被膜14が被着さ
れている。
係る半導体装置10はチップ11と配線基板20とを備
えている。チップ11は四角形の小さな平板形状に形成
されており、チップ11のアクティブ・エリア側主面
(以下、第一主面という。)には半導体素子を含む集積
回路が作り込まれている。チップ11の第一主面には絶
縁物から形成された保護膜12が被着されており、保護
膜12には電極パッド13が複数個、集積回路に電気的
に接続されて形成されている。各電極パッド13の表面
には、アルミニウム被膜によって形成された電極パッド
13の酸化を防止するための酸化防止被膜14が被着さ
れている。
【0013】配線基板20はガラス含浸エポキシ樹脂基
板やセラミック基板等の絶縁基板によって形成された本
体21を備えており、本体21はチップ11よりも大き
めの四角形の板形状に形成されている。本体21の上面
にはパッド22が複数個、チップ11における各電極パ
ッド13にそれぞれ対応するように配列されており、各
パッド22には金からなるバンプ23が、金線が使用さ
れたワイヤボンディング法によってそれぞれ突設されて
いる。本体21の下面には外部端子24が複数形成され
ており、外部端子24はパッド22に電気配線25によ
ってそれぞれ電気的に接続されている。各外部端子24
には実装基板との電気的導通を取るための半田ボール
(Pb−67%wtSn)27が供給されている。
板やセラミック基板等の絶縁基板によって形成された本
体21を備えており、本体21はチップ11よりも大き
めの四角形の板形状に形成されている。本体21の上面
にはパッド22が複数個、チップ11における各電極パ
ッド13にそれぞれ対応するように配列されており、各
パッド22には金からなるバンプ23が、金線が使用さ
れたワイヤボンディング法によってそれぞれ突設されて
いる。本体21の下面には外部端子24が複数形成され
ており、外部端子24はパッド22に電気配線25によ
ってそれぞれ電気的に接続されている。各外部端子24
には実装基板との電気的導通を取るための半田ボール
(Pb−67%wtSn)27が供給されている。
【0014】配線基板20の上面には異方導電性樹脂層
を形成するためのシート26が貼着されており、チップ
11は配線基板20のシート26の上に各電極パッド1
3が各バンプ23に整合された状態で熱圧着されてい
る。この状態において、チップ11は配線基板20に各
バンプ23によって機械的かつ電気的に接続された状態
になっている。
を形成するためのシート26が貼着されており、チップ
11は配線基板20のシート26の上に各電極パッド1
3が各バンプ23に整合された状態で熱圧着されてい
る。この状態において、チップ11は配線基板20に各
バンプ23によって機械的かつ電気的に接続された状態
になっている。
【0015】以下、本発明の一実施形態である半導体装
置の製造方法を説明する。この説明によって、前記半導
体装置10の構成の詳細が共に明らかにされる。
置の製造方法を説明する。この説明によって、前記半導
体装置10の構成の詳細が共に明らかにされる。
【0016】ICの製造方法における所謂前工程におい
て、図2(a)に示されているように、半導体素子を含
む集積回路はウエハ15に所望のチップ11に相当する
区画に形成された各チップ部16毎にそれぞれ作り込ま
れる。図2(b)に参照されるように、ウエハ15の集
積回路が形成されたアクティブエリア側の主面である第
一主面には、絶縁物から形成された保護膜12が被着さ
れる。保護膜12にはアルミニウム被膜からなる電極パ
ッド13が各チップ部16毎に複数個ずつ、所定の間隔
を有するアレー状に配列されて、リソグラフィー処理お
よびエッチング処理によって選択的にそれぞれ形成され
る。
て、図2(a)に示されているように、半導体素子を含
む集積回路はウエハ15に所望のチップ11に相当する
区画に形成された各チップ部16毎にそれぞれ作り込ま
れる。図2(b)に参照されるように、ウエハ15の集
積回路が形成されたアクティブエリア側の主面である第
一主面には、絶縁物から形成された保護膜12が被着さ
れる。保護膜12にはアルミニウム被膜からなる電極パ
ッド13が各チップ部16毎に複数個ずつ、所定の間隔
を有するアレー状に配列されて、リソグラフィー処理お
よびエッチング処理によって選択的にそれぞれ形成され
る。
【0017】このウエハ15の状態で、各電極パッド1
3の表面には金被膜からなる酸化防止被膜14が図2
(b)に示されているように被着される。この酸化防止
被膜14の被着により、酸化し易い電極パッド13のア
ルミニウムの表面の酸化が防止されることになる。ちな
みに、金からなる酸化防止被膜14の電極パッド13へ
の選択的形成方法としては、金被膜を蒸着した後にリソ
グラフィー処理およびエッチング処理によって選択的に
形成する方法や、マスキングした状態で金被膜を蒸着し
て選択的に形成する方法、金メッキ処理によって選択的
に形成する方法等を採用することができる。
3の表面には金被膜からなる酸化防止被膜14が図2
(b)に示されているように被着される。この酸化防止
被膜14の被着により、酸化し易い電極パッド13のア
ルミニウムの表面の酸化が防止されることになる。ちな
みに、金からなる酸化防止被膜14の電極パッド13へ
の選択的形成方法としては、金被膜を蒸着した後にリソ
グラフィー処理およびエッチング処理によって選択的に
形成する方法や、マスキングした状態で金被膜を蒸着し
て選択的に形成する方法、金メッキ処理によって選択的
に形成する方法等を採用することができる。
【0018】以上のように製造されたウエハ15にはプ
ローブ検査工程において、各チップ部16について電気
的特性が検査される。プローブ検査工程を経たウエハ1
5はダイシング工程において、各チップ11に分断さ
れ、良品のチップ11だけがピックアップされる。この
ようにして、良品のチップ11だけをピックアップして
使用することにより、不良品のチップ11が後の組立工
程に流れることが防止されるとともに、組立工程の歩留
りが高められる。
ローブ検査工程において、各チップ部16について電気
的特性が検査される。プローブ検査工程を経たウエハ1
5はダイシング工程において、各チップ11に分断さ
れ、良品のチップ11だけがピックアップされる。この
ようにして、良品のチップ11だけをピックアップして
使用することにより、不良品のチップ11が後の組立工
程に流れることが防止されるとともに、組立工程の歩留
りが高められる。
【0019】以上のようにチップ11が前工程において
製造されている間に、配線基板20が同時進行ないしは
先行して図3に示されているように製造されて、多数個
が予め準備される。
製造されている間に、配線基板20が同時進行ないしは
先行して図3に示されているように製造されて、多数個
が予め準備される。
【0020】すなわち、配線基板20の本体21はガラ
ス含浸エポキシ樹脂基板やセラミック基板等の絶縁基板
が使用されて、チップ11よりも大きめの四角形の板形
状に形成されている。本体21の上面にはパッド22が
複数個、チップ11における各電極パッド13にそれぞ
れ対応するように配列されて形成されており、本体21
の下面の外周辺部には複数の外部端子24が形成されて
いる。複数のパッド22と複数の外部端子24とは各電
気配線25によって電気的に接続されている。
ス含浸エポキシ樹脂基板やセラミック基板等の絶縁基板
が使用されて、チップ11よりも大きめの四角形の板形
状に形成されている。本体21の上面にはパッド22が
複数個、チップ11における各電極パッド13にそれぞ
れ対応するように配列されて形成されており、本体21
の下面の外周辺部には複数の外部端子24が形成されて
いる。複数のパッド22と複数の外部端子24とは各電
気配線25によって電気的に接続されている。
【0021】各パッド22には金からなるバンプ23が
それぞれ突設される。ここで、図4についてバンプ23
の形成方法を説明する。
それぞれ突設される。ここで、図4についてバンプ23
の形成方法を説明する。
【0022】図4(a)に示されているように、バンプ
23の素材となる金系材料(金またはその合金)からな
るワイヤ30が熱圧着または超音波熱圧着式のワイヤボ
ンディング装置(図示せず)におけるキャピラリー31
に挿通され、その先端部がキャピラリー31の先端から
突出される。ワイヤ30のキャピラリー31の先端から
の突出端部の長さHは予め設定されており、ワイヤ30
はキャピラリー31の先端から当該設定された長さHだ
け突出される。
23の素材となる金系材料(金またはその合金)からな
るワイヤ30が熱圧着または超音波熱圧着式のワイヤボ
ンディング装置(図示せず)におけるキャピラリー31
に挿通され、その先端部がキャピラリー31の先端から
突出される。ワイヤ30のキャピラリー31の先端から
の突出端部の長さHは予め設定されており、ワイヤ30
はキャピラリー31の先端から当該設定された長さHだ
け突出される。
【0023】図4(b)に示されているように、ワイヤ
ボンディング装置における放電トーチ32による熱エネ
ルギーがワイヤ30の突出端部に付勢されると、ワイヤ
30の突出端部は加熱溶融し、表面張力によってボール
33を形成する。ボール33は加熱溶融量の増大に伴っ
て肥大化するとともに、次第にキャピラリー31の先端
面31aの方向に上昇して行く。
ボンディング装置における放電トーチ32による熱エネ
ルギーがワイヤ30の突出端部に付勢されると、ワイヤ
30の突出端部は加熱溶融し、表面張力によってボール
33を形成する。ボール33は加熱溶融量の増大に伴っ
て肥大化するとともに、次第にキャピラリー31の先端
面31aの方向に上昇して行く。
【0024】次いで、キャピラリー31が配線基板20
のパッド22の方向に下降されて、図4(c)に示され
ているように、ボール33がパッド22の上にキャピラ
リー31の先端面31aによって押接される。この押接
によって、ボール33はパッド22の上でキャピラリー
31の先端面31aの形状に倣った円盤形状ないしは略
半球形状に形成される。また、パッド22が加熱された
り、キャピラリー31に超音波エネルギーが付勢される
ことにより、ボール33はパッド22に圧着されて固定
された状態になる。
のパッド22の方向に下降されて、図4(c)に示され
ているように、ボール33がパッド22の上にキャピラ
リー31の先端面31aによって押接される。この押接
によって、ボール33はパッド22の上でキャピラリー
31の先端面31aの形状に倣った円盤形状ないしは略
半球形状に形成される。また、パッド22が加熱された
り、キャピラリー31に超音波エネルギーが付勢される
ことにより、ボール33はパッド22に圧着されて固定
された状態になる。
【0025】ボール33がパッド22に固定されると、
図4(d)に示されているように、キャピラリー31は
ワイヤ30をフリーにした状態でパッド22から離れる
方向に上昇され、ボール33がパッド22に固定された
ワイヤ30はキャピラリー31から相対的に繰り出され
る。このときのワイヤ30のキャピラリー31からの突
出端部の長さも予め設定された長さHに制御される。
図4(d)に示されているように、キャピラリー31は
ワイヤ30をフリーにした状態でパッド22から離れる
方向に上昇され、ボール33がパッド22に固定された
ワイヤ30はキャピラリー31から相対的に繰り出され
る。このときのワイヤ30のキャピラリー31からの突
出端部の長さも予め設定された長さHに制御される。
【0026】ワイヤ30が所定の長さHだけ突出される
と、キャピラリー31に付帯されたクランパ(図示せ
ず)がワイヤ30を把持した状態で、キャピラリー31
が上昇される。このキャピラリー31の上昇に伴って、
ワイヤ30がパッド22に固定されたボール33に対し
て引き上げられるため、ワイヤ30は図1(e)に示さ
れているように引き千切られる。そして、パッド22に
固定されて残ったボール33によってバンプ23が形成
された状態になる。以上のバンプ形成方法が繰り返され
ることにより、複数個のパッド22の上にバンプ23が
順次形成されて行く。
と、キャピラリー31に付帯されたクランパ(図示せ
ず)がワイヤ30を把持した状態で、キャピラリー31
が上昇される。このキャピラリー31の上昇に伴って、
ワイヤ30がパッド22に固定されたボール33に対し
て引き上げられるため、ワイヤ30は図1(e)に示さ
れているように引き千切られる。そして、パッド22に
固定されて残ったボール33によってバンプ23が形成
された状態になる。以上のバンプ形成方法が繰り返され
ることにより、複数個のパッド22の上にバンプ23が
順次形成されて行く。
【0027】なお、配線基板20は多連構造に構成して
おいてもよいし、治具に多数個装着しておいてもよい。
また、配線基板20には予め電気的導通検査を実施して
おくことが好ましい。この電気的導通検査はバンプ23
群が形成された後に実施することが望ましいが、バンプ
23群の形成前に実施してもよい。
おいてもよいし、治具に多数個装着しておいてもよい。
また、配線基板20には予め電気的導通検査を実施して
おくことが好ましい。この電気的導通検査はバンプ23
群が形成された後に実施することが望ましいが、バンプ
23群の形成前に実施してもよい。
【0028】以上のように製造され予め準備された配線
基板20の上面の上には、テープカッター装置等により
カットされた異方導電性樹脂から形成されたシート26
が貼り着けられる。これにより、図5(a)に示されて
いるように配線基板20の上面にはシート26がバンプ
23群を被覆するように被着された状態になり、バンプ
23群の上面はシート26の上面と略同一になった状態
になる。
基板20の上面の上には、テープカッター装置等により
カットされた異方導電性樹脂から形成されたシート26
が貼り着けられる。これにより、図5(a)に示されて
いるように配線基板20の上面にはシート26がバンプ
23群を被覆するように被着された状態になり、バンプ
23群の上面はシート26の上面と略同一になった状態
になる。
【0029】シート26が被着された配線基板20には
前記した通りにプローブ検査によって選別された良品の
チップ11が、図5(b)に示されているように位置合
わせされ、その後、機械的かつ電気的に接続される。す
なわち、チップ11は配線基板20のシート26の上に
各電極パッド13が各バンプ23に整合された状態で、
熱圧着される。この熱圧着により、チップ11は配線基
板20にシート26の異方導電性樹脂によって接着され
るとともに、配線基板20の各パッド22に各バンプ2
3および異方導電性樹脂によって電気的に接続される。
前記した通りにプローブ検査によって選別された良品の
チップ11が、図5(b)に示されているように位置合
わせされ、その後、機械的かつ電気的に接続される。す
なわち、チップ11は配線基板20のシート26の上に
各電極パッド13が各バンプ23に整合された状態で、
熱圧着される。この熱圧着により、チップ11は配線基
板20にシート26の異方導電性樹脂によって接着され
るとともに、配線基板20の各パッド22に各バンプ2
3および異方導電性樹脂によって電気的に接続される。
【0030】その後、本体21の下面に配列された外部
端子24には、実装基板との電気的導通を取るための半
田ボール27が供給される。
端子24には、実装基板との電気的導通を取るための半
田ボール27が供給される。
【0031】以上のようにして前記した図1に示されて
いる半導体装置10が製造されたことになる。
いる半導体装置10が製造されたことになる。
【0032】前記実施形態によれば、次の効果が得られ
る。
る。
【0033】 配線基板のパッドの上にバンプを形成
することにより、バンプが形成された配線基板を予めス
トックしておくことができるため、良品のチップが取得
されたと同時に、チップを配線基板にバンプを介して機
械的かつ電気的に接続させることができる。
することにより、バンプが形成された配線基板を予めス
トックしておくことができるため、良品のチップが取得
されたと同時に、チップを配線基板にバンプを介して機
械的かつ電気的に接続させることができる。
【0034】 良品のチップが取得されると同時にチ
ップを配線基板にバンプを介して機械的かつ電気的に接
続させることにより、バンプ形成時間の分だけ生産時間
を短縮することができるため、半導体装置の生産性を高
めることができる。
ップを配線基板にバンプを介して機械的かつ電気的に接
続させることにより、バンプ形成時間の分だけ生産時間
を短縮することができるため、半導体装置の生産性を高
めることができる。
【0035】 良品のチップの取得を待たずにバンプ
形成工程を予め進めておくことができるため、バンプ形
成工程に費やされる時間を実質的に省略することがで
き、半導体装置の生産性を高めることができる。
形成工程を予め進めておくことができるため、バンプ形
成工程に費やされる時間を実質的に省略することがで
き、半導体装置の生産性を高めることができる。
【0036】 ワイヤボンディング技術を使用して配
線基板にバンプを形成することにより、特殊なプロセス
を使用せずに済むため、半導体装置の製造コストを低減
することができる。
線基板にバンプを形成することにより、特殊なプロセス
を使用せずに済むため、半導体装置の製造コストを低減
することができる。
【0037】 配線基板の上面に異方導電性樹脂層を
形成してチップを熱圧着することにより、チップを配線
基板に機械的かつ電気的に接続することができるため、
前記、およびとあいまって半導体装置の製造コス
トを低減することができる。
形成してチップを熱圧着することにより、チップを配線
基板に機械的かつ電気的に接続することができるため、
前記、およびとあいまって半導体装置の製造コス
トを低減することができる。
【0038】図6は本発明の実施形態2である半導体装
置を示しており、(a)は一部切断正面図、(b)は拡
大部分断面図である。
置を示しており、(a)は一部切断正面図、(b)は拡
大部分断面図である。
【0039】本実施形態が前記実施形態と異なる点は、
異方導電性樹脂層であるシートの代わりにアンダフィル
樹脂層28が形成されている。アンダフィル樹脂を配線
基板20にポッティング後、チップ11の電極パッド1
3をバンプ23に整合させ樹脂を硬化ベークすることで
アンダフィル樹脂層28を形成する。
異方導電性樹脂層であるシートの代わりにアンダフィル
樹脂層28が形成されている。アンダフィル樹脂を配線
基板20にポッティング後、チップ11の電極パッド1
3をバンプ23に整合させ樹脂を硬化ベークすることで
アンダフィル樹脂層28を形成する。
【0040】本実施形態によれば、チップ11と配線基
板20との隙間に形成されたバンプ23群を樹脂封止す
ることができるとともに、チップ11と配線基板20と
を機械的に接着することができるため、半導体装置10
の強度および耐湿性を高めることができる。
板20との隙間に形成されたバンプ23群を樹脂封止す
ることができるとともに、チップ11と配線基板20と
を機械的に接着することができるため、半導体装置10
の強度および耐湿性を高めることができる。
【0041】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【0042】例えば、配線基板のバンプは金線を使用し
たワイヤボンディング法によって形成するに限らず、金
メッキ法によって形成してもよい。この場合、金メッキ
によるバンプは配線基板に形成されるため、メッキ処理
に必要な電気的導通は簡単に確保することができる。ま
た、配線基板の歩留りはきわめて良好であるため、金メ
ッキの金材料に無駄が発生することは殆どないという効
果が得られる。
たワイヤボンディング法によって形成するに限らず、金
メッキ法によって形成してもよい。この場合、金メッキ
によるバンプは配線基板に形成されるため、メッキ処理
に必要な電気的導通は簡単に確保することができる。ま
た、配線基板の歩留りはきわめて良好であるため、金メ
ッキの金材料に無駄が発生することは殆どないという効
果が得られる。
【0043】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0044】配線基板のパッドの上にバンプを形成する
ことにより、バンプが形成された配線基板を予め準備し
ておくことができるため、良品の半導体チップが取得さ
れたと同時に、半導体チップを配線基板にバンプを介し
て機械的かつ電気的に接続させることができる。つま
り、良品の半導体チップの取得を待たずにバンプ形成工
程を予め進めておくことができるため、バンプ形成工程
に費やされる時間を実質的に省略することができ、半導
体装置の生産性を高めることができる。
ことにより、バンプが形成された配線基板を予め準備し
ておくことができるため、良品の半導体チップが取得さ
れたと同時に、半導体チップを配線基板にバンプを介し
て機械的かつ電気的に接続させることができる。つま
り、良品の半導体チップの取得を待たずにバンプ形成工
程を予め進めておくことができるため、バンプ形成工程
に費やされる時間を実質的に省略することができ、半導
体装置の生産性を高めることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態である半導体装置を示して
おり、(a)は一部切断正面図、(b)は拡大部分断面
図である。
おり、(a)は一部切断正面図、(b)は拡大部分断面
図である。
【図2】本発明の一実施形態である半導体装置の製造方
法におけるチップの製造方法を示しており、(a)は平
面図、(b)は(a)のb−b線に沿う拡大断面図であ
る。
法におけるチップの製造方法を示しており、(a)は平
面図、(b)は(a)のb−b線に沿う拡大断面図であ
る。
【図3】配線基板を示しており、(a)は一部切断正面
図、(b)は上半分が平面図、下半分が底面図である。
図、(b)は上半分が平面図、下半分が底面図である。
【図4】(a)、(b)、(c)、(d)、(e)はバ
ンプ形成工程を示す各拡大部分断面図である。
ンプ形成工程を示す各拡大部分断面図である。
【図5】(a)はシート被着後を示す正面断面図、
(b)は接続工程を示す正面断面図である。
(b)は接続工程を示す正面断面図である。
【図6】本発明の他の実施形態である半導体装置を示し
ており、(a)は一部切断正面図、(b)は拡大部分断
面図である。
ており、(a)は一部切断正面図、(b)は拡大部分断
面図である。
10…半導体装置、11…チップ、12…保護膜、13
…電極パッド、14、酸化防止被膜、15…ウエハ、1
6…チップ部、20…配線基板、21…本体、22…パ
ッド、23…バンプ、24…外部端子、25…電気配
線、26…シート(異方導電性樹脂層)、27…半田ボ
ール、28…アンダフィル樹脂層、30…ワイヤ、31
…キャピラリー、31a…先端面、32…放電トーチ、
33…ボール。
…電極パッド、14、酸化防止被膜、15…ウエハ、1
6…チップ部、20…配線基板、21…本体、22…パ
ッド、23…バンプ、24…外部端子、25…電気配
線、26…シート(異方導電性樹脂層)、27…半田ボ
ール、28…アンダフィル樹脂層、30…ワイヤ、31
…キャピラリー、31a…先端面、32…放電トーチ、
33…ボール。
Claims (10)
- 【請求項1】 配線基板のパッドの上に形成されたバン
プが半導体チップの電極パッドに整合されて機械的かつ
電気的に接続されていることを特徴とする半導体装置。 - 【請求項2】 前記半導体チップの電極パッドに酸化防
止被膜が形成されていることを特徴とする請求項1に記
載の半導体装置。 - 【請求項3】 前記配線基板と前記半導体チップとの隙
間に異方導電性樹脂層が前記バンプを樹脂封止するよう
に形成されていることを特徴とする請求項1または2に
記載の半導体装置。 - 【請求項4】 前記配線基板と前記半導体チップとの隙
間にアンダフィル樹脂層が前記バンプを樹脂封止するよ
うに形成されていることを特徴とする請求項1または2
に記載の半導体装置。 - 【請求項5】 配線基板のパッドの上にバンプが形成さ
れ、この配線基板のバンプが半導体チップの電極パッド
に整合されて機械的かつ電気的に接続されることを特徴
とする半導体装置の製造方法。 - 【請求項6】 前記バンプがキャピラリーから突出した
金線の先端に熱エネルギーによって形成されたボールが
パッドに圧着され、次いで、この金線がボールの近くに
おいて切断されることにより形成されることを特徴とす
る請求項5に記載の半導体装置の製造方法。 - 【請求項7】 前記バンプが金メッキ被膜によって形成
されることを特徴とする請求項5に記載の半導体装置の
製造方法。 - 【請求項8】 前記半導体チップの電極パッドの表面に
は酸化防止被膜が被着されることを特徴とする請求項
5、6または7に記載の半導体装置の製造方法。 - 【請求項9】 前記配線基板の上に異方導電性樹脂層が
前記バンプを被覆するように形成され、前記半導体チッ
プが前記配線基板の上に圧接されることを特徴とする請
求項5、6、7または8に記載の半導体装置の製造方
法。 - 【請求項10】 前記配線基板と前記半導体チップとの
隙間にアンダフィル樹脂層が前記バンプを樹脂封止する
ように形成されていることを特徴とする請求項5、6、
7または8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10186886A JP2000012621A (ja) | 1998-06-17 | 1998-06-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10186886A JP2000012621A (ja) | 1998-06-17 | 1998-06-17 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000012621A true JP2000012621A (ja) | 2000-01-14 |
Family
ID=16196414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10186886A Pending JP2000012621A (ja) | 1998-06-17 | 1998-06-17 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000012621A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010140469A1 (ja) * | 2009-06-01 | 2010-12-09 | 住友電気工業株式会社 | 接続方法,接続構造および電子機器 |
JP2010283188A (ja) * | 2009-06-05 | 2010-12-16 | Sumitomo Electric Ind Ltd | 接続方法、接続構造および電子機器 |
-
1998
- 1998-06-17 JP JP10186886A patent/JP2000012621A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010140469A1 (ja) * | 2009-06-01 | 2010-12-09 | 住友電気工業株式会社 | 接続方法,接続構造および電子機器 |
JP2010283188A (ja) * | 2009-06-05 | 2010-12-16 | Sumitomo Electric Ind Ltd | 接続方法、接続構造および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6163463A (en) | Integrated circuit chip to substrate interconnection | |
USRE39603E1 (en) | Process for manufacturing semiconductor device and semiconductor wafer | |
US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
US5824569A (en) | Semiconductor device having ball-bonded pads | |
US5007576A (en) | Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication | |
US5960262A (en) | Stitch bond enhancement for hard-to-bond materials | |
JPH08306853A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
JP2738568B2 (ja) | 半導体チップモジュール | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
JPH08102473A (ja) | フィルムキャリア半導体装置 | |
US5569956A (en) | Interposer connecting leadframe and integrated circuit | |
US6242283B1 (en) | Wafer level packaging process of semiconductor | |
US20010038150A1 (en) | Semiconductor device manufactured by package group molding and dicing method | |
JP3559554B2 (ja) | 半導体装置およびその製造方法 | |
US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
US7683465B2 (en) | Integrated circuit including clip | |
US5054680A (en) | Bonding electrical conductors | |
US20100129962A1 (en) | Electronic package structure and method | |
JP2000012621A (ja) | 半導体装置およびその製造方法 | |
JP3508478B2 (ja) | 半導体装置の製造方法 | |
US6624008B2 (en) | Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof | |
JPH11260850A (ja) | 半導体装置およびその製造方法 | |
JPH10261735A (ja) | 半導体装置およびその製造方法 | |
JP2000124356A (ja) | 半導体パッケ―ジ用部材,半導体パッケ―ジ及び半導体パッケ―ジ製造方法 | |
JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 |