JPH09330801A - Resistor and its manufacture - Google Patents

Resistor and its manufacture

Info

Publication number
JPH09330801A
JPH09330801A JP8145544A JP14554496A JPH09330801A JP H09330801 A JPH09330801 A JP H09330801A JP 8145544 A JP8145544 A JP 8145544A JP 14554496 A JP14554496 A JP 14554496A JP H09330801 A JPH09330801 A JP H09330801A
Authority
JP
Japan
Prior art keywords
electrode layer
surface electrode
layer
substrate
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8145544A
Other languages
Japanese (ja)
Inventor
Masaharu Mori
正治 森
Masato Hashimoto
正人 橋本
Shogo Nakayama
祥吾 中山
Takaaki Shirai
卓見 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8145544A priority Critical patent/JPH09330801A/en
Publication of JPH09330801A publication Critical patent/JPH09330801A/en
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To make the substrate of a resistor mountable on a mounting substrate by using either surface side of the substrate by forming a protective layer having a window section through the upper surface of a first upper-surface electrode layer and electrically connecting first and second upper-surface electrode layers to each other through the window section. SOLUTION: A resistance layer 23 is provided on the upper surface of a substrate 21 so that part of the layer 23 can be electrically connected to a first upper-surface electrode layer 22 in an overlapping state. Then a protective layer 24 which has a window section 29 above the electrode layer 22 and is made of lead borosilicate glass, epoxy resin, etc., is provided on the layer 23 to the side edges of the substrate 21 so that the layer 24 can cover the upper surfaces of at least the layers 22 and 23. A pair of second upper-surface layers 25 composed of a mixture of silver and glass or a phenolic resin are provided on the side section of the upper surface of the layer 24 to the side edges of the substrate 21 so that the layers 25 can be connected electrically to the layer 22 through the window section 29 of the layer 24.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、抵抗器およびその
製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistor and a method for manufacturing the same.

【０００２】[0002]

【従来の技術】従来の技術は、特開平４−１０２３０２
号に開示されたものが知られている。2. Description of the Related Art The prior art is disclosed in Japanese Patent Laid-Open No. 4-102302.
Is disclosed in US Pat.

【０００３】以下、従来の抵抗器およびその製造方法に
ついて、図面を参照しながら説明する。A conventional resistor and a method for manufacturing the same will be described below with reference to the drawings.

【０００４】図９は従来の抵抗器の断面図である。図に
おいて、１は絶縁基板である。２は絶縁基板１の上面の
左右両端部に設けられた第１の上面電極層である。３は
第１の上面電極層２に一部が重なるように設けられた抵
抗層である。４は抵抗層３のみの全体を覆うように設け
られた第１の保護層である。５は抵抗値を修正するため
に抵抗層３および第１の保護層４に設けられたトリミン
グ溝である。６は第１の保護層４の上面にのみ設けられ
た第２の保護層である。７は第１の上面電極層２の上面
に絶縁基板１の幅一杯まで延びるように設けられた第２
の上面電極層である。８は絶縁基板１の側面に設けられ
た側面電極層である。９、１０は第２の上面電極層７お
よび側面電極層８の表面に設けられたニッケルメッキ
層、半田メッキ層である。この時、半田メッキ層１０
は、第２の保護層６よりも低く設けられているものであ
る。つまり、従来の抵抗器は、第２の保護層６が一番高
く設けられているものである。FIG. 9 is a sectional view of a conventional resistor. In the figure, reference numeral 1 denotes an insulating substrate. Reference numeral 2 is a first upper surface electrode layer provided on the left and right ends of the upper surface of the insulating substrate 1. Reference numeral 3 denotes a resistance layer provided so as to partially overlap the first upper electrode layer 2. Reference numeral 4 denotes a first protective layer provided so as to cover only the entire resistive layer 3. Reference numeral 5 is a trimming groove provided in the resistance layer 3 and the first protective layer 4 for correcting the resistance value. Reference numeral 6 is a second protective layer provided only on the upper surface of the first protective layer 4. Second reference numeral 7 is provided on the upper surface of the first upper electrode layer 2 so as to extend to the full width of the insulating substrate 1.
Of the upper electrode layer. Reference numeral 8 denotes a side surface electrode layer provided on the side surface of the insulating substrate 1. Reference numerals 9 and 10 denote a nickel plating layer and a solder plating layer provided on the surfaces of the second upper surface electrode layer 7 and the side surface electrode layer 8. At this time, the solder plating layer 10
Is provided lower than the second protective layer 6. That is, in the conventional resistor, the second protective layer 6 is provided highest.

【０００５】以上のように構成された従来の抵抗器につ
いて、以下にその製造方法を図面を参照しながら説明す
る。A method of manufacturing the conventional resistor having the above-described structure will be described below with reference to the drawings.

【０００６】図１０、図１１は従来の抵抗器の製造方法
を示す工程図である。まず、図１０（ａ）に示すよう
に、絶縁基板１の上面の左右両端部に、第１の上面電極
層２を塗着形成する。10 and 11 are process diagrams showing a conventional method of manufacturing a resistor. First, as shown in FIG. 10A, the first upper surface electrode layer 2 is formed by coating on both left and right ends of the upper surface of the insulating substrate 1.

【０００７】次に、図１０（ｂ）に示すように、第１の
上面電極層２に一部が重なるように絶縁基板１の上面に
抵抗層３を塗着形成する。Next, as shown in FIG. 10B, a resistance layer 3 is formed by coating on the upper surface of the insulating substrate 1 so as to partially overlap the first upper surface electrode layer 2.

【０００８】次に、図１０（ｃ）に示すように、抵抗層
３の全体のみを覆うように第１の保護層４を塗着形成し
た後、抵抗層３における全抵抗値が所定の抵抗値の範囲
内に入るようにレーザ等により抵抗層３および第１の保
護層４にトリミング溝５を施す。Next, as shown in FIG. 10C, after the first protective layer 4 is formed by coating so as to cover only the entire resistance layer 3, the total resistance value of the resistance layer 3 is a predetermined resistance value. A trimming groove 5 is formed in the resistance layer 3 and the first protective layer 4 by a laser or the like so as to be within the range of values.

【０００９】次に、図１１（ａ）に示すように、第１の
保護層４の上面にのみ第２の保護層６を塗着形成する。Next, as shown in FIG. 11A, the second protective layer 6 is formed by coating only on the upper surface of the first protective layer 4.

【００１０】次に、図１１（ｂ）に示すように、第１の
上面電極層２の上面に絶縁基板１の幅一杯まで延びるよ
うに第２の上面電極層７を塗着形成する。Next, as shown in FIG. 11B, a second upper surface electrode layer 7 is formed by coating on the upper surface of the first upper surface electrode layer 2 so as to extend to the full width of the insulating substrate 1.

【００１１】次に、図１１（ｃ）に示すように、第１の
上面電極層２および絶縁基板の左右両端の側面に第１、
第２の上面電極層２、７と電気的に接続するように側面
電極層８を塗着形成する。Next, as shown in FIG. 11 (c), the first upper surface electrode layer 2 and the first and second side surfaces on the left and right ends of the insulating substrate are first and
The side surface electrode layer 8 is formed by coating so as to be electrically connected to the second upper surface electrode layers 2 and 7.

【００１２】最後に、第２の上面電極層７および側面電
極層８の表面にニッケルメッキを施した後、半田メッキ
を施すことにより、ニッケルメッキ層９、半田メッキ層
１０とを形成し、従来の抵抗器を製造していた。Finally, nickel plating is applied to the surfaces of the second upper electrode layer 7 and the side electrode layer 8 and then solder plating is performed to form a nickel plating layer 9 and a solder plating layer 10. Was manufacturing resistors.

【００１３】[0013]

【発明が解決しようとする課題】しかしながら、上記従
来の構成および製造方法では、第２の保護層６が半田メ
ッキ層１０よりも高く設けられているため、抵抗器の絶
縁基板１の下面のみでしか実装基板（図示せず）に装着
できず、この抵抗器の上下面を問わずに実装するバルク
実装等における一括実装機にて実装基板に自動実装でき
ないという課題を有していた。However, in the above-described conventional configuration and manufacturing method, since the second protective layer 6 is provided higher than the solder plating layer 10, only the lower surface of the insulating substrate 1 of the resistor is used. However, there is a problem that it cannot be mounted on a mounting board by a batch mounting machine in bulk mounting or the like, which mounts the resistor regardless of the upper and lower surfaces of the resistor, only on a mounting board (not shown).

【００１４】本発明は、上記従来の課題を解決するもの
で、抵抗器の基板の上下面のいずれにおいても実装基板
に装着できる抵抗器およびその製造方法を提供すること
を目的とするものである。An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a resistor which can be mounted on a mounting board on both upper and lower surfaces of the resistor substrate and a method of manufacturing the resistor. .

【００１５】[0015]

【課題を解決するための手段】上記目的を達成するため
に本発明は、少なくとも前記第１の上面電極層と抵抗層
との上面を覆うように設けられた保護層と、前記保護層
の上面の側面に設けられた一対の第２の上面電極層とか
らなり、前記保護層は、前記第１の上面電極層の上面に
窓部を有するとともに、この窓部で前記第１、第２の上
面電極層を互に電気的に接続してなるものである。To achieve the above object, the present invention provides a protective layer provided so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistance layer, and the upper surface of the protective layer. A pair of second upper surface electrode layers provided on the side surfaces of the first upper surface electrode layer, and the protective layer has a window portion on the upper surface of the first upper surface electrode layer. The upper electrode layers are electrically connected to each other.

【００１６】また、上記目的を達成するために本発明
は、少なくとも前記第１の上面電極層と抵抗層との上面
を覆うように保護層を設ける保護層形成工程と、前記保
護層の上面の側部に第２の上面電極層を設ける第２の上
面電極層形成工程とを有する製造方法とからなり、前記
保護層の形成工程は、前記第１の上面電極層の上面に窓
部を設け、前記第２の上面電極層の形成工程において前
記窓部で前記第１の上面電極層と電気的に接続してなる
工程である抵抗器の製造方法とからなるものである。According to another aspect of the present invention, there is provided a protective layer forming step of providing a protective layer so as to cover at least the upper surfaces of the first upper electrode layer and the resistive layer. A second upper electrode layer forming step of providing a second upper electrode layer on a side portion, wherein the protective layer forming step includes providing a window on the upper surface of the first upper electrode layer. And a method of manufacturing a resistor, wherein the step of forming the second upper electrode layer is a step of electrically connecting the first upper electrode layer at the window.

【００１７】[0017]

【発明の実施の形態】本発明の請求項１に記載の発明
は、基板と、前記基板の上面の側部に設けられた一対の
第１の上面電極層と、前記基板の上面に前記第１の上面
電極層に電気的に接続するように設けられた抵抗層と、
少なくとも前記第１の上面電極層と抵抗層との上面を覆
うように設けられた保護層と、前記保護層の上面の側部
に設けられた一対の第２の上面電極層と、少なくとも前
記基板の側面に前記第１、第２の上面電極層とを電気的
に接続するように設けられた側面電極層とからなり、前
記保護層は、前記第１の上面電極層の上面に窓部を有す
るとともに、この窓部で前記第１、第２の上面電極層を
互に電気的に接続してなるものである。BEST MODE FOR CARRYING OUT THE INVENTION The invention according to claim 1 of the present invention comprises: a substrate; a pair of first upper surface electrode layers provided on a side portion of an upper surface of the substrate; A resistance layer provided so as to be electrically connected to the upper surface electrode layer of 1;
A protective layer provided so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistance layer, a pair of second upper surface electrode layers provided on a side portion of the upper surface of the protective layer, and at least the substrate. A side surface electrode layer provided so as to electrically connect the first and second upper surface electrode layers to a side surface of the first upper surface electrode layer, and the protective layer has a window portion on the upper surface of the first upper surface electrode layer. In addition, the window portion electrically connects the first and second upper surface electrode layers to each other.

【００１８】また、請求項２に記載の発明は、基板と、
前記基板の上面および下面の側部に設けられたそれぞれ
一対の第１の上面電極層および裏面電極層と、前記基板
の上面に前記第１の上面電極層に電気的に接続するよう
に設けられた抵抗層と、少なくとも前記第１の上面電極
層と抵抗層との上面を覆うように設けられた保護層と、
前記保護層の上面の側部に設けられた一対の第２の上面
電極層と、少なくとも前記基板の側面に前記第１、第２
の上面電極層および裏面電極層とを電気的に接続するよ
うに設けられた側面電極層とからなり、前記保護層は、
前記第１の上面電極層の上面に窓部を有するとともに、
この窓部で前記第１、第２の上面電極層を互に電気的に
接続してなるものである。[0018] Further, the invention according to claim 2 includes a substrate,
A pair of first upper electrode layers and a lower electrode layer provided on the upper and lower sides of the substrate, and a pair of first upper electrode layers and a lower electrode layer provided on the upper surface of the substrate so as to be electrically connected to the first upper electrode layer; A resistive layer, a protective layer provided so as to cover at least the upper surfaces of the first upper electrode layer and the resistive layer,
A pair of second upper electrode layers provided on the side of the upper surface of the protective layer, and the first and second electrode layers on at least side surfaces of the substrate;
And a side electrode layer provided so as to electrically connect the upper electrode layer and the back electrode layer to each other.
While having a window portion on the upper surface of the first upper surface electrode layer,
The window portion electrically connects the first and second upper surface electrode layers to each other.

【００１９】また、請求項３に記載の発明は、請求項１
または２記載の少なくとも第１、第２の上面電極層のい
ずれかは、基板の側端まで設けられてなるものである。The invention described in claim 3 is the same as that of claim 1.
Alternatively, at least one of the first and second upper surface electrode layers described in 2 is provided up to the side edge of the substrate.

【００２０】また、請求項４に記載の発明は、請求項２
記載の裏面電極層は、基板の側端まで設けられてなるも
のである。The invention described in claim 4 is the same as the claim 2.
The back electrode layer described is provided up to the side edge of the substrate.

【００２１】また、請求項５に記載の発明は、請求項１
または２記載の第２の上面電極層は、保護層より５μｍ
以上高いものである。The invention described in claim 5 is the first invention.
Or the second upper electrode layer described in 2 is 5 μm thicker than the protective layer.
It is more expensive.

【００２２】また、請求項６に記載の発明は、請求項１
または２記載の側面電極層は、半田層で覆われかつ保護
層より１０μｍ以上高いものである。The invention according to claim 6 is the first invention.
Alternatively, the side electrode layer described in 2 is covered with a solder layer and is higher than the protective layer by 10 μm or more.

【００２３】また、請求項７に記載の発明は、請求項
１、２または６記載の側面電極層または半田層の稜線
は、丸みを有するものである。In the invention described in claim 7, the ridge of the side surface electrode layer or the solder layer according to claim 1, 2 or 6 has a roundness.

【００２４】また、請求項８に記載の発明は、請求項１
または２記載の第１の上面電極層は、銀系の材料からな
るものである。The invention described in claim 8 is the first invention.
Alternatively, the first upper surface electrode layer described in 2 is made of a silver-based material.

【００２５】また、請求項９に記載の発明は、請求項１
または２記載の保護層は、ガラスまたは樹脂材料からな
るものである。The invention described in claim 9 is the same as claim 1.
Or the protective layer described in 2 is made of glass or a resin material.

【００２６】また、請求項１０に記載の発明は、請求項
１または２記載の第２の上面電極層は、少なくともガラ
スまたは樹脂を含有してなる導電性材料からなるもので
ある。According to a tenth aspect of the present invention, the second upper electrode layer according to the first or second aspect is made of a conductive material containing at least glass or resin.

【００２７】また、請求項１１に記載の発明は、請求項
１または２記載の側面電極層は、少なくともガラスまた
は樹脂を含有してなる導電性材料からなるものである。In the eleventh aspect, the side electrode layer according to the first or second aspect is made of a conductive material containing at least glass or resin.

【００２８】また、請求項１２に記載の発明は、請求項
１または２記載の第２の上面電極層と裏面電極層とは、
同形状であるものである。According to a twelfth aspect of the present invention, the second upper surface electrode layer and the second lower electrode layer according to the first or second aspect are characterized in that:
They have the same shape.

【００２９】また、請求項１３に記載の発明は、請求項
１または２記載の基板の側面と対向する側面電極層は、
切欠部を有してなるものである。According to a thirteenth aspect of the present invention, the side surface electrode layer facing the side surface of the substrate according to the first or second aspect comprises:
It has a notch.

【００３０】また、請求項１４に記載の発明は、分割溝
を有するシート上の基板の分割溝の上面を跨ぐように第
１の上面電極層を設ける工程と、前記第１の上面電極層
間を電気的に接続するように抵抗層を設ける工程と、少
なくとも前記第１の上面電極層と抵抗層との上面を覆う
ように保護層を設ける工程と、前記保護層の上面の側部
に第２の上面電極層を設ける工程と、前記第２の上面電
極層を形成してなる分割溝を有するシートを短冊状に分
割する工程と、少なくとも前記短冊状基板の側面に前記
第１、第２の上面電極層とを電気的に接続するように側
面電極層を設ける工程と、前記側面電極層を形成された
短冊状基板を個片に分割する工程とからなり、前記保護
層の形成工程は、前記第１の上面電極層の上面に窓部を
設け、前記第２の上面電極層の形成工程は前記窓部で前
記第１の上面電極層と電気的に接続してなる工程である
ものである。According to a fourteenth aspect of the present invention, the step of providing the first upper surface electrode layer so as to extend over the upper surface of the division groove of the substrate on the sheet having the division groove; A step of providing a resistive layer so as to be electrically connected, a step of providing a protective layer so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistive layer, and a second step on a side portion of the upper surface of the protective layer. The step of providing the upper surface electrode layer, the step of dividing the sheet having the dividing groove formed by forming the second upper surface electrode layer into strips, and the first and second strips on at least the side surface of the strip substrate. The step of providing a side surface electrode layer so as to electrically connect to the upper surface electrode layer, and a step of dividing the strip-shaped substrate on which the side surface electrode layer is formed into individual pieces, the step of forming the protective layer, A window portion is provided on the upper surface of the first upper surface electrode layer, and the window portion is formed. Step of forming the surface electrode layer is one which is a step formed by connecting the first upper electrode layer and the electrically in the window.

【００３１】また、請求項１５に記載の発明は、分割溝
を有するシート上の基板の分割溝の上面および下面を跨
ぐように第１の上面電極層および裏面電極層を設ける工
程と、前記第１の上面電極層間を電気的に接続するよう
に抵抗層を設ける工程と、少なくとも前記第１の上面電
極層と抵抗層との上面を覆うように保護層を設ける工程
と、前記保護層の上面の側部に第２の上面電極層を設け
る工程と、前記第２の上面電極層を形成してなる分割溝
を有するシートを短冊状に分割する工程と、少なくとも
前記短冊状基板の側面に前記第１、第２の上面電極層お
よび裏面電極層とを電気的に接続するように側面電極層
を設ける工程と、前記側面電極層を形成された短冊状基
板を個片に分割する工程とからなり、前記保護層の形成
工程は、前記第１の上面電極層の上面に窓部を設け、前
記第２の上面電極層の形成工程は前記窓部で前記第１の
上面電極層と電気的に接続してなる工程であるものであ
る。According to a fifteenth aspect of the present invention, there is provided a step of providing a first upper surface electrode layer and a back surface electrode layer so as to extend over the upper surface and the lower surface of the division groove of the substrate having the division groove, A step of providing a resistive layer so as to electrically connect the first upper surface electrode layer, a step of providing a protective layer so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistive layer, and the upper surface of the protective layer. A step of providing a second upper surface electrode layer on a side portion of the substrate, a step of dividing a sheet having a dividing groove formed by forming the second upper surface electrode layer into strips, and at least a side surface of the strip substrate. From the step of providing the side surface electrode layer so as to electrically connect the first and second upper surface electrode layers and the back surface electrode layer, and the step of dividing the strip-shaped substrate on which the side surface electrode layer is formed into individual pieces. The step of forming the protective layer is the same as the first step. A window portion provided on the upper surface of the upper electrode layer, the step of forming the second top electrode layer is one is a step formed by connecting the first upper electrode layer and the electrically in the window.

【００３２】また、請求項１６に記載の発明は、請求項
１４または１５記載の第１、第２の上面電極層を形成す
る工程は、第１、第２の上面電極層を基板の側端まで設
けてなる工程であるものである。According to a sixteenth aspect of the present invention, in the step of forming the first and second upper surface electrode layers according to the fourteenth and fifteenth aspects, the first and second upper surface electrode layers are formed on the side edges of the substrate. It is a process that is provided up to.

【００３３】また、請求項１７に記載の発明は、請求項
１４または１５記載の裏面電極層を形成する工程は、裏
面電極層を基板の側端部まで設けてなる工程であるもの
である。In the seventeenth aspect of the present invention, the step of forming the back electrode layer according to the fourteenth or fifteenth aspect is a step of forming the back electrode layer up to the side end portion of the substrate.

【００３４】また、請求項１８に記載の発明は、請求項
１４または１５記載の第２の上面電極層を形成する工程
は、第２の上面電極層を保護層より５μｍ以上高く形成
する工程であるものである。In the invention according to claim 18, the step of forming the second upper surface electrode layer according to claim 14 or 15 is a step of forming the second upper surface electrode layer 5 μm or more higher than the protective layer. There is something.

【００３５】また、請求項１９に記載の発明は、請求項
１４または１５記載の側面電極層を形成する工程は、側
面電極層を半田層で覆う工程を含有し、かつこの半田層
は保護層より１０μｍ以上高い工程を含有してなるもの
である。According to a nineteenth aspect of the present invention, the step of forming the side electrode layer according to the fourteenth or fifteenth step includes a step of covering the side electrode layer with a solder layer, and the solder layer is a protective layer. It includes a step higher by 10 μm or more.

【００３６】また、請求項２０に記載の発明は、請求項
１４、１５または１９記載の側面電極層または半田層を
形成する工程は、側面電極層または半田層の稜線を、丸
みを有する工程を含有してなるものである。According to a twentieth aspect of the present invention, the step of forming the side electrode layer or the solder layer according to the fourteenth, fifteenth or nineteenth aspect includes a step of rounding the ridge of the side electrode layer or the solder layer. It is contained.

【００３７】また、請求項２１に記載の発明は、請求項
１４または１５記載の第１の上面電極層を形成する工程
は、銀系の材料を印刷・焼成してなる工程であるもので
ある。In a twenty-first aspect of the invention, the step of forming the first upper surface electrode layer according to the fourteenth or fifteenth aspect is a step of printing and firing a silver-based material. .

【００３８】また、請求項２２に記載の発明は、請求項
１４または１５記載の保護層を形成する工程は、ガラス
または樹脂材料を印刷・焼成または硬化してなる工程で
あるものである。Further, in the invention described in claim 22, the step of forming the protective layer according to claim 14 or 15 is a step of printing, firing or curing a glass or resin material.

【００３９】また、請求項２３に記載の発明は、請求項
１４または１５記載の第２の上面電極層を形成する工程
は、少なくともガラスまたは樹脂を含有してなる導電性
材料を印刷・焼成または硬化してなる工程であるもので
ある。Further, in the invention described in Item 23, in the step of forming the second upper surface electrode layer according to Item 14 or 15, printing or firing of a conductive material containing at least glass or resin is carried out. It is a process of curing.

【００４０】また、請求項２４に記載の発明は、請求項
１４または１５記載の側面電極層を形成する工程は、少
なくともガラスまたは樹脂を含有してなる導電性材料を
印刷またはスパッタで形成してなる工程であるものであ
る。Further, in the invention described in claim 24, in the step of forming the side electrode layer according to claim 14 or 15, a conductive material containing at least glass or resin is formed by printing or sputtering. It is a process that becomes.

【００４１】この構成および製造方法により、抵抗器の
基板の上下面のいずれにおいても実装基板に装着できる
という作用を有するものであり、さらに保護層に窓部を
設けたことにより、第１の上面電極層および第２の上面
電極層の接続信頼性が向上するものである。With this configuration and manufacturing method, the resistor can be mounted on the mounting substrate on either the upper or lower surface of the substrate, and the window is formed in the protective layer, so that the first upper surface is formed. The connection reliability of the electrode layer and the second upper surface electrode layer is improved.

【００４２】（実施の形態１）以下、本発明の実施の形
態１における抵抗器およびその製造方法について、図面
を参照しながら説明する。(First Embodiment) A resistor and a method of manufacturing the resistor according to the first embodiment of the present invention will be described below with reference to the drawings.

【００４３】図１は本発明の一実施の形態における抵抗
器の断面図である。図において、２１はアルミナ等から
なる基板である。２２は基板２１の上面の側部に設けら
れた銀とガラスとの混合材料等からなる一対の第１の上
面電極層で、好ましくは、基板２１の側端まで設けるも
のである。２３は基板２１の上面に第１の上面電極層２
２に一部が重畳して電気的に接続するように設けられた
酸化ルテニウムとガラスとの混合材料等からなる抵抗層
である。２４は少なくとも第１の上面電極層２２と抵抗
層２３との上面を覆うように設けられ、更に第１の上面
電極層上に窓部２９を設けたホウケイ酸鉛系ガラス等ま
たはエポキシ系の樹脂等からなる保護層で、好ましく
は、基板２１の側端まで設けるものである。２５は保護
層２４の上面の側部に設けられ、保護層２４の窓部２９
を介して第１の上面電極層２２と電気的に接続するよう
に形成された銀とガラスまたはフェノール系の樹脂との
混合材料等からなる一対の第２の上面電極層で、好まし
くは、基板２１の側端まで設けるものである。２６は基
板２１の側面に少なくとも第１、第２の上面電極層２
２、２５と電気的に接続するように設けられた銀とガラ
スとの混合材料等からなる側面電極層で、この側面電極
層２６の稜線は、丸みを有している。２７は必要により
側面電極層２６を覆うように設けられたニッケルめっき
等からなる第１の半田層である。２８は必要により第１
の半田層２７を覆うように設けられた第２の半田層で、
好ましくはこの第２の半田層２８の稜線は、丸みを有し
ている。FIG. 1 is a sectional view of a resistor according to an embodiment of the present invention. In the figure, 21 is a substrate made of alumina or the like. Reference numeral 22 denotes a pair of first upper electrode layers made of a mixed material of silver and glass or the like provided on the side of the upper surface of the substrate 21, and is preferably provided up to the side end of the substrate 21. Reference numeral 23 denotes the first upper surface electrode layer 2 on the upper surface of the substrate 21.
2 is a resistance layer made of a mixed material of ruthenium oxide and glass, which is provided so as to partially overlap with 2 and to be electrically connected. 24 is provided so as to cover at least the upper surfaces of the first upper surface electrode layer 22 and the resistance layer 23, and is further provided with a window portion 29 on the first upper surface electrode layer. Lead borosilicate glass or the like or epoxy resin. And the like, and is preferably provided up to the side edge of the substrate 21. 25 is provided on the side of the upper surface of the protective layer 24, and the window portion 29 of the protective layer 24 is provided.
A pair of second upper surface electrode layers made of a mixed material of silver and glass or a phenolic resin formed so as to be electrically connected to the first upper surface electrode layer 22 via a substrate, and preferably a substrate It is provided up to the side edge of 21. Reference numeral 26 denotes at least the first and second upper electrode layers 2 on the side surfaces of the substrate 21.
The side surface electrode layer is made of a mixed material of silver and glass and is provided so as to be electrically connected to the side surfaces 2 and 25. The side surface electrode layer 26 has a rounded ridge. Reference numeral 27 is a first solder layer made of nickel plating or the like provided so as to cover the side surface electrode layer 26 as necessary. 28 is the first if necessary
A second solder layer provided so as to cover the solder layer 27 of
Preferably, the ridge line of the second solder layer 28 is rounded.

【００４４】以上のように構成された抵抗器について、
以下にその製造方法を図面を参照しながら説明する。With respect to the resistor configured as described above,
Hereinafter, the manufacturing method will be described with reference to the drawings.

【００４５】図２、図３は本発明の実施の形態１におけ
る抵抗器の製造方法を示す工程図である。2 and 3 are process diagrams showing a method of manufacturing a resistor according to the first embodiment of the present invention.

【００４６】まず、図２（ａ）に示すように、縦横の分
割溝３１を有するアルミナ等からなるシート３２の分割
溝３１を跨ぐように銀とガラスとの混合ペースト材料を
スクリーン印刷・乾燥して、ベルト式連続焼成炉によっ
て約８５０℃の温度で、約４５分のプロファイルによっ
て焼成し、第１の上面電極層３３を形成する。First, as shown in FIG. 2A, a mixed paste material of silver and glass is screen-printed and dried so as to straddle the dividing grooves 31 of a sheet 32 made of alumina or the like having vertical and horizontal dividing grooves 31. Then, the first upper surface electrode layer 33 is formed by firing in a belt type continuous firing furnace at a temperature of about 850 ° C. with a profile of about 45 minutes.

【００４７】次に、図２（ｂ）に示すように、第１の上
面電極層３３間を電気的に接続するように、酸化ルテニ
ウムとガラスとの混合ペースト材料を第１の上面電極層
３３の一部に重畳するようにシート３２の上面にスクリ
ーン印刷・乾燥し、ベルト式連続焼成炉によって約８５
０℃の温度で、約４５分のプロファイルによって焼成
し、抵抗層３４を形成する。Next, as shown in FIG. 2B, a mixed paste material of ruthenium oxide and glass is applied to the first upper surface electrode layer 33 so as to electrically connect the first upper surface electrode layers 33. Screen-printed and dried on the upper surface of the sheet 32 so that it overlaps with a part of
Baking is performed at a temperature of 0 ° C. with a profile of about 45 minutes to form the resistance layer 34.

【００４８】次に、図２（ｃ）に示すように、抵抗層３
４の抵抗値を修正するために、レーザ等によりトリミン
グし、トリミング溝３５を形成する。このとき、トリミ
ングをする前に、少なくともガラス等によりプリコート
（図示せず）した後に、プリコートの上面よりレーザ等
によりプリコートおよび抵抗層３４をトリミングしてト
リミング溝３５を形成しても良い。Next, as shown in FIG. 2C, the resistance layer 3
In order to correct the resistance value of No. 4, the trimming groove 35 is formed by trimming with a laser or the like. At this time, before the trimming, at least a precoat (not shown) with glass or the like may be performed, and then the precoat and the resistive layer 34 may be trimmed from the upper surface of the precoat with a laser or the like to form a trimming groove 35.

【００４９】次に、図２（ｄ）に示すように、第１の上
面電極層３３と抵抗層３４の上面を覆い且つ第１の上面
電極層３３上に窓部４１を有するようにホウケイ酸鉛系
ガラスペーストをスクリーン印刷・乾燥し、ベルト式連
続焼成炉によって約６００℃の温度で、約４５分のプロ
ファイルによって焼成し、保護層３６を形成する。この
とき、保護層３６は、少なくとも第１の上面電極層３３
と抵抗層３４の上面を覆えば良い。Next, as shown in FIG. 2D, borosilicate so as to cover the upper surfaces of the first upper surface electrode layer 33 and the resistance layer 34 and to have the window portion 41 on the first upper surface electrode layer 33. The lead-based glass paste is screen-printed, dried, and fired in a belt-type continuous firing furnace at a temperature of about 600 ° C. according to a profile of about 45 minutes to form the protective layer 36. At this time, the protective layer 36 includes at least the first upper electrode layer 33.
Then, the upper surface of the resistance layer 34 may be covered.

【００５０】次に、図３（ａ）に示すように、下面に第
１の上面電極層３３を有する保護層３６の上面で第１の
上面電極３３に電気的に接続するように、銀とガラスと
の混合ペースト材料をスクリーン印刷・乾燥し、ベルト
式連続焼成炉によって約６００℃の温度で、約４５分の
プロファイルによって焼成し、第２の上面電極層３７を
形成する。Next, as shown in FIG. 3A, silver is used so that the upper surface of the protective layer 36 having the first upper surface electrode layer 33 on the lower surface is electrically connected to the first upper surface electrode 33. The paste material mixed with glass is screen-printed, dried, and fired in a belt-type continuous firing furnace at a temperature of about 600 ° C. with a profile of about 45 minutes to form the second upper electrode layer 37.

【００５１】次に、図３（ｂ）に示すように、側面から
第１、第２の上面電極層３３、３７が露出するようにシ
ート３２の分割溝３１に沿って分割して、短冊状の短冊
状基板３８を形成する。Next, as shown in FIG. 3B, the strip 32 is divided along the dividing groove 31 of the sheet 32 so that the first and second upper surface electrode layers 33 and 37 are exposed from the side surfaces. The strip-shaped substrate 38 is formed.

【００５２】次に、図３（ｃ）に示すように、第１、第
２の上面電極層３３、３７とを電気的に接続するよう
に、銀とガラスとの混合ペースト材料をローラー転写印
刷・乾燥し、ベルト式連続焼成炉によって約６００℃の
温度で、約４５分のプロファイルによって焼成し、側面
電極層３９を形成する。Next, as shown in FIG. 3C, a mixed paste material of silver and glass is roller-transfer printed so as to electrically connect the first and second upper surface electrode layers 33 and 37. -Drying and baking in a belt type continuous baking furnace at a temperature of about 600 ° C. with a profile of about 45 minutes to form the side electrode layer 39.

【００５３】次に、図３（ｄ）に示すように、短冊状基
板３８を個片に分割して、個片状の基板４０を形成す
る。Next, as shown in FIG. 3D, the strip substrate 38 is divided into individual pieces to form individual substrate 40.

【００５４】最後に、必要により、側面電極層３９を覆
うようにニッケルメッキ等からなる第１のめっき層（図
示せず）を形成するとともに、この第１のめっき層を覆
うようにスズと鉛との合金メッキ等からなる第２のめっ
き層（図示せず）を形成して、抵抗器を製造するもので
ある。Finally, if necessary, a first plating layer (not shown) made of nickel plating or the like is formed so as to cover the side surface electrode layer 39, and tin and lead are provided so as to cover the first plating layer. A resistor is manufactured by forming a second plating layer (not shown) made of an alloy plating with the above.

【００５５】以上のように構成・製造された抵抗器につ
いて、以下にその特性を説明する。 （実験方法）自動実装機（松下電器産業株式会社製：パ
ナサートＭｖ２）でバルクカセットに搭載し自動実装機
のバルクカセットにより実装基板のランドパターンに抵
抗器を自動実装した後、２００〜２５０℃ １０〜３０
秒間リフロー半田にて、抵抗器の側面に半田を設けるも
のである。The characteristics of the resistor constructed and manufactured as described above will be described below. (Experimental method) After mounting on a bulk cassette with an automatic mounting machine (Panasert Mv2 manufactured by Matsushita Electric Industrial Co., Ltd.) and automatically mounting a resistor on a land pattern of a mounting substrate using the bulk cassette of the automatic mounting machine, 200 to 250 ° C. 10 ~ 30
The solder is provided on the side surface of the resistor by reflow soldering for a second.

【００５６】このとき、ランドパターンの間にシルク印
刷パターンを有するものである。 （良否判定）チップ立ちについては、図４（ａ）に示す
通り、抵抗器４１の実装基板の半田付けランドパターン
４２の片側にしか半田４３が付かない場合は、否とす
る。At this time, a silk printing pattern is provided between the land patterns. (Determining Pass / Fail) Regarding the chip standing, as shown in FIG. 4A, when the solder 43 is attached only to one side of the soldering land pattern 42 of the mounting substrate of the resistor 41, it is determined as no.

【００５７】θズレについては、図４（ｂ）に示す通
り、半田付けランドパターン４４上で抵抗器４５が０．
２度以上回転する場合は、否とする。Regarding the θ deviation, as shown in FIG. 4B, when the resistor 45 has a resistance of 0.
If it rotates twice or more, the result is NO.

【００５８】（判定結果１）以下、（表１）に第２の上
面電極層の保護層からの高さと実装不良数の判定結果を
示す。(Judgment Result 1) Table 1 shows the judgment results of the height of the second upper electrode layer from the protective layer and the number of mounting defects.

【００５９】[0059]

【表１】 [Table 1]

【００６０】（表１）より明らかなように、本実施の形
態における抵抗器の第２の上面電極層は、保護層から５
μｍ以上の高さがあると、実装不良数が著しく少ないの
で、第２の上面電極層は、保護層より５μｍ以上高いと
良い。As is clear from Table 1, the second upper electrode layer of the resistor according to the present embodiment is 5
If the height is more than μm, the number of mounting defects is extremely small. Therefore, it is preferable that the second upper electrode layer is higher than the protective layer by more than 5 μm.

【００６１】（判定結果２）また、同様に（表２）に側
面電極層の保護層からの高さと実装不良数の判定結果を
示す。(Judgment Result 2) Similarly, Table 2 shows the judgment results of the height of the side electrode layer from the protective layer and the number of mounting defects.

【００６２】[0062]

【表２】 [Table 2]

【００６３】（表２）より明らかなように、本実施の形
態では側面電極層は保護層から１０μｍ以上の高さがあ
ると、実装不良数が著しく少ないので、側面電極層は保
護層より１０μｍ以上高いと良い。As is clear from Table 2, in this embodiment, when the side electrode layer has a height of 10 μm or more from the protective layer, the number of defective mountings is extremely small. It is better if it is higher.

【００６４】（実施の形態２）以下、本発明の実施の形
態２における抵抗器およびその製造方法について、図面
を参照しながら説明する。(Second Embodiment) A resistor and a method of manufacturing the resistor according to a second embodiment of the present invention will be described below with reference to the drawings.

【００６５】図５は本発明の実施の形態２における抵抗
器の断面図である。図において、５１はアルミナ等から
なる基板である。５２は基板５１の上面の側部に設けら
れた銀とガラスとの混合材料等からなる一対の第１の上
面電極層で、好ましくは、基板５１の側端まで設けるも
のである。５３は基板５１の下面の側部に設けられた銀
とガラスとの混合材料等からなる一対の裏面電極層で、
好ましくは、基板５１の側端まで設けるものである。５
４は基板５１の上面に第１の上面電極層５２に一部が重
畳して電気的に接続するように設けられた酸化ルテニウ
ムとガラスとの混合材料等からなる抵抗膜である。５５
は少なくとも第１の上面電極層５２と抵抗層５４との上
面を覆うように設けられかつ第１の上面電極層５２上に
窓部６０を設けたホウケイ酸鉛系ガラス等からなる保護
層で、好ましくは、基板５１の側端まで設けるものであ
る。５６は保護層５５の上面の側部に設けられ、保護層
５５の窓部６０を介して第１の上面電極層５２と電気的
に接続するように形成された銀とガラスとの混合材料等
からなる一対の第２の上面電極層で、好ましくは、基板
５１の側端まで設けるとともに裏面電極層５３と同形状
である。５７は基板５１の側面に少なくとも第１、第２
の上面電極層５２、５６と電気的に接続するように設け
られた銀とガラスとの混合材料等からなる側面電極層
で、この側面電極層５７の稜線は、丸みを有している。
５８は必要により側面電極層５７を覆うように設けられ
たニッケルめっき等からなる第１の半田層である。５９
は必要により第１の半田層５８を覆うように設けられた
第２の半田層で、好ましくはこの第２の半田層５９の稜
線は、丸みを有している。FIG. 5 is a sectional view of a resistor according to the second embodiment of the present invention. In the figure, 51 is a substrate made of alumina or the like. Reference numeral 52 denotes a pair of first upper surface electrode layers made of a mixed material of silver and glass or the like, which is provided on the side surface of the upper surface of the substrate 51, and is preferably provided up to the side edge of the substrate 51. Reference numeral 53 denotes a pair of back surface electrode layers made of a mixed material of silver and glass and provided on the side surface of the lower surface of the substrate 51.
Preferably, it is provided up to the side edge of the substrate 51. 5
Reference numeral 4 is a resistance film made of a mixed material of ruthenium oxide and glass, which is provided on the upper surface of the substrate 51 so as to partially overlap the first upper surface electrode layer 52 and be electrically connected. 55
Is a protective layer made of lead borosilicate glass or the like which is provided so as to cover at least the upper surfaces of the first upper surface electrode layer 52 and the resistance layer 54 and has the window portion 60 provided on the first upper surface electrode layer 52, Preferably, it is provided up to the side edge of the substrate 51. 56 is a mixed material of silver and glass, which is provided on the side of the upper surface of the protective layer 55 and is formed so as to be electrically connected to the first upper electrode layer 52 through the window portion 60 of the protective layer 55. A pair of second upper surface electrode layers, which are preferably formed up to the side edge of the substrate 51 and have the same shape as the back surface electrode layer 53. 57 is at least the first and second side surfaces of the substrate 51.
The side surface electrode layer made of a mixed material of silver and glass or the like is provided so as to be electrically connected to the upper surface electrode layers 52 and 56, and the ridge line of the side surface electrode layer 57 has a roundness.
Reference numeral 58 is a first solder layer made of nickel plating or the like provided so as to cover the side surface electrode layer 57 as necessary. 59
Is a second solder layer provided so as to cover the first solder layer 58 as necessary, and the ridge line of the second solder layer 59 is preferably rounded.

【００６６】以上のように構成された抵抗器について、
以下にその製造方法を図面を参照しながら説明する。Regarding the resistor configured as described above,
Hereinafter, the manufacturing method will be described with reference to the drawings.

【００６７】図６、図７は本発明の実施の形態２におけ
る抵抗器の製造方法を示す工程図である。6 and 7 are process diagrams showing a method of manufacturing a resistor according to the second embodiment of the present invention.

【００６８】まず、図６（ａ）に示すように、上下面に
縦横の分割溝６１を有するアルミナ等からなるシート６
２の分割溝６１を跨ぐように銀とガラスとの混合ペース
ト材料をスクリーン印刷・乾燥し、このシート６２をひ
っくり返してシート６２の分割溝（図示せず）を跨ぐよ
うに銀とガラスとの混合ペースト材料をスクリーン印刷
・乾燥して、ベルト式連続焼成炉によって約８５０℃の
温度で、約４５分のプロファイルによって焼成し、第１
の上面電極層６３および裏面電極層６４を形成する。First, as shown in FIG. 6A, a sheet 6 made of alumina or the like having vertical and horizontal dividing grooves 61 on its upper and lower surfaces.
The mixed paste material of silver and glass is screen-printed and dried so as to straddle the two dividing grooves 61, and this sheet 62 is turned upside down so as to straddle the dividing grooves (not shown) of the sheet 62. The mixed paste material is screen-printed, dried, and fired in a belt-type continuous firing furnace at a temperature of about 850 ° C. with a profile of about 45 minutes,
The upper surface electrode layer 63 and the back surface electrode layer 64 are formed.

【００６９】次に、図６（ｂ）に示すように、第１の上
面電極層６３間を電気的に接続するように、酸化ルテニ
ウムとガラスとの混合ペースト材料を第１の上面電極層
６３の一部に重畳するようにシート６２の上面にスクリ
ーン印刷・乾燥し、ベルト式連続焼成炉によって約８５
０℃の温度で、約４５分のプロファイルによって焼成
し、抵抗層６５を形成する。Next, as shown in FIG. 6B, a mixed paste material of ruthenium oxide and glass is applied to the first upper surface electrode layer 63 so as to electrically connect the first upper surface electrode layers 63. Screen-printed and dried on the upper surface of the sheet 62 so as to overlap with a part of the
The resistance layer 65 is formed by firing at a temperature of 0 ° C. with a profile of about 45 minutes.

【００７０】次に、図６（ｃ）に示すように、抵抗層６
５の抵抗値を修正するために、レーザ等によりトリミン
グし、トリミング溝６６を形成する。このとき、トリミ
ングをする前に、少なくともガラス等によりプリコート
（図示せず）した後に、プリコートの上面よりレーザ等
によりプリコートおよび抵抗層６５をトリミングしてト
リミング溝６６を形成しても良い。Next, as shown in FIG. 6C, the resistance layer 6
In order to correct the resistance value of No. 5, the trimming groove 66 is formed by trimming with a laser or the like. At this time, before trimming, at least after precoating (not shown) with glass or the like, the trimming groove 66 may be formed by trimming the precoat and the resistance layer 65 from the upper surface of the precoat with laser or the like.

【００７１】次に、図６（ｄ）に示すように、第１の上
面電極層６３と抵抗層６５の上面を覆い且つ第１の上面
電極層６３上に窓部７０を有するようにホウケイ酸鉛系
ガラスペーストをスクリーン印刷・乾燥し、ベルト式連
続焼成炉によって約６００℃の温度で、約４５分のプロ
ファイルによって焼成し、保護層６７を形成する。Next, as shown in FIG. 6D, borosilicate so as to cover the upper surfaces of the first upper surface electrode layer 63 and the resistance layer 65 and to have the window portion 70 on the first upper surface electrode layer 63. The lead-based glass paste is screen-printed, dried, and fired in a belt-type continuous firing furnace at a temperature of about 600 ° C. with a profile of about 45 minutes to form a protective layer 67.

【００７２】次に、図７（ａ）に示すように、下面に第
１の上面電極層６３を有する保護層６７の窓部７０で第
１の上面電極層６３に電気的に接続するように、銀とガ
ラスとの混合ペースト材料をスクリーン印刷・乾燥し、
ベルト式連続焼成炉によって約６００℃の温度で、約４
５分のプロファイルによって焼成し、第２の上面電極層
６８を形成する。Next, as shown in FIG. 7A, the window portion 70 of the protective layer 67 having the first upper surface electrode layer 63 on the lower surface is electrically connected to the first upper surface electrode layer 63. , Screen printing and drying the mixed paste material of silver and glass,
At a temperature of about 600 ° C by a belt type continuous firing furnace, about 4
The second upper surface electrode layer 68 is formed by firing with a profile of 5 minutes.

【００７３】次に、図７（ｂ）に示すように、側面から
第１、第２の上面電極層６３、６８が露出するようにシ
ート６２の分割溝６１に沿って短冊状に分割して、短冊
状基板６９を形成する。Next, as shown in FIG. 7B, the sheet 62 is divided into strips along the dividing grooves 61 so that the first and second upper surface electrode layers 63 and 68 are exposed from the side surfaces. Then, the strip-shaped substrate 69 is formed.

【００７４】次に、図７（ｃ）に示すように、第１、第
２の上面電極層６３、６８とを電気的に接続するよう
に、短冊状基板６９の側面に銀とガラスとの混合ペース
ト材料をローラー転写印刷・乾燥し、ベルト式連続焼成
炉によって約６００℃の温度で、約４５分のプロファイ
ルによって焼成し、一対の側面電極層７０を形成する。Next, as shown in FIG. 7C, silver and glass are formed on the side surface of the strip-shaped substrate 69 so as to electrically connect the first and second upper surface electrode layers 63 and 68. The mixed paste material is roller-transfer-printed and dried, and is fired in a belt-type continuous firing furnace at a temperature of about 600 ° C. with a profile of about 45 minutes to form a pair of side electrode layers 70.

【００７５】次に、図７（ｄ）に示すように、短冊状基
板６９を個片に分割して、個片状の基板７１を形成す
る。Next, as shown in FIG. 7D, the strip-shaped substrate 69 is divided into individual pieces to form individual pieces of substrate 71.

【００７６】最後に、必要により、側面電極層７０を覆
うようにニッケルメッキ等からなる第１のめっき層（図
示せず）を形成するとともに、この第１のめっき層を覆
うようにスズと鉛との合金メッキ等からなる第２のめっ
き層（図示せず）を形成して、抵抗器を製造するもので
ある。Finally, if necessary, a first plating layer (not shown) made of nickel plating or the like is formed so as to cover the side surface electrode layer 70, and tin and lead are provided so as to cover the first plating layer. A resistor is manufactured by forming a second plating layer (not shown) made of an alloy plating with the above.

【００７７】ここで、実験方法、良否判定については、
実施の形態１で説明したものと同様であるので、説明は
省略する。Here, regarding the experimental method and the quality judgment,
The description is omitted because it is the same as that described in the first embodiment.

【００７８】（判定結果３）以下、（表３）に第２の上
面電極層の保護層からの高さと実装不良数の判定結果を
示す。(Judgment Result 3) Below, (Table 3) shows the judgment results of the height of the second upper surface electrode layer from the protective layer and the number of mounting defects.

【００７９】[0079]

【表３】 [Table 3]

【００８０】（表３）より明らかなように、本実施の形
態における抵抗器は第２の上面電極層は、保護層から５
μｍ以上の高さがあると、実装不良数が著しく少ないの
で、第２の上面電極層は保護層より５μｍ以上高いと良
い。As is clear from (Table 3), in the resistor according to the present embodiment, the second upper electrode layer is formed from the protective layer to the fifth layer.
If the height is more than μm, the number of mounting defects is extremely small. Therefore, it is preferable that the second upper electrode layer is higher than the protective layer by 5 μm or more.

【００８１】（判定結果４）また、同様に（表４）に側
面電極層の保護層からの高さと実装不良数の判定結果を
示す。(Judgment result 4) Similarly, (Table 4) shows the judgment results of the height of the side surface electrode layer from the protective layer and the number of mounting defects.

【００８２】[0082]

【表４】 [Table 4]

【００８３】（表４）より明らかなように、本実施の形
態の抵抗器は側面電極層は保護層から１０μｍ以上の高
さがあると、実装不良数が著しく少ないので、側面電極
層は１０μｍ以上高いと良い。As is clear from (Table 4), in the resistor according to the present embodiment, when the side surface electrode layer has a height of 10 μm or more from the protective layer, the number of mounting defects is extremely small, so that the side surface electrode layer has a thickness of 10 μm. It should be higher than this.

【００８４】（実施の形態３）以下、本発明の実施の形
態３における抵抗器について、図面を参照しながら説明
する。(Third Embodiment) Hereinafter, a resistor according to a third embodiment of the present invention will be described with reference to the drawings.

【００８５】図８は本発明の実施の形態３における抵抗
器の斜視図である。ここで、実施の形態１および２と相
違する点は、基板８１の側面と対向する第２の上面電極
層８２に、切欠部８３を有するものである。この切欠部
８３を有することにより、抵抗器を実装基板（図示せ
ず）に実装する際に、第２の上面電極層８２の角部がな
いため、第２の上面電極層８２が剥がれにくいものであ
る。FIG. 8 is a perspective view of a resistor according to the third embodiment of the present invention. Here, the difference from the first and second embodiments is that the second upper surface electrode layer 82 facing the side surface of the substrate 81 has a cutout portion 83. Since the second upper surface electrode layer 82 does not have a corner when the resistor is mounted on the mounting substrate (not shown), the second upper surface electrode layer 82 is less likely to peel off when the resistor 83 is provided. Is.

【００８６】上述した第２の上面電極層８２に切欠部８
３を設けた点以外は、実施の形態１および２と同一であ
るので、説明は省略する。The notch 8 is formed in the above-mentioned second upper surface electrode layer 82.
Since the third embodiment is the same as the first and second embodiments except that it is provided, the description thereof will be omitted.

【００８７】[0087]

【発明の効果】以上のように本発明は、第２の上面電極
層が保護層より高く設けられているので、抵抗器の上下
面のいずれでも実装基板に実装でき、第１の上面電極層
と第２の上面電極層は保護層の窓部で電気的に接続され
ているので、接続信頼性にも優れた抵抗器およびその製
造方法を提供できるものである。As described above, according to the present invention, since the second upper electrode layer is provided higher than the protective layer, any of the upper and lower surfaces of the resistor can be mounted on the mounting substrate, and the first upper electrode layer can be formed. Since the second upper electrode layer and the second upper electrode layer are electrically connected to each other through the window of the protective layer, it is possible to provide a resistor excellent in connection reliability and a method of manufacturing the same.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の実施の形態１における抵抗器の断面図FIG. 1 is a sectional view of a resistor according to a first embodiment of the present invention.

【図２】同製造方法を示す工程図FIG. 2 is a process chart showing the manufacturing method.

【図３】同製造方法を示す工程図FIG. 3 is a process chart showing the manufacturing method.

【図４】同判定方法を示す図FIG. 4 is a diagram showing the determination method.

【図５】本発明の実施の形態２における抵抗器の断面図FIG. 5 is a sectional view of a resistor according to a second embodiment of the present invention.

【図６】同製造方法を示す工程図FIG. 6 is a process chart showing the manufacturing method.

【図７】同製造方法を示す工程図FIG. 7 is a process drawing showing the same manufacturing method.

【図８】本発明の実施の形態３における抵抗器の斜視図FIG. 8 is a perspective view of a resistor according to a third embodiment of the present invention.

【図９】従来の抵抗器の断面図FIG. 9 is a sectional view of a conventional resistor.

【図１０】同製造方法を示す工程図FIG. 10 is a process chart showing the same manufacturing method.

【図１１】同製造方法を示す工程図FIG. 11 is a process chart showing the manufacturing method.

【符号の説明】[Explanation of symbols]

２１ 基板 ２２ 第１の上面電極層 ２３ 抵抗層 ２４ 保護層 ２５ 第２の上面電極層 ２６ 側面電極層 ２９ 窓部 21 substrate 22 first upper surface electrode layer 23 resistance layer 24 protective layer 25 second upper surface electrode layer 26 side surface electrode layer 29 window

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｃ 17/12 Ｈ０１Ｃ 17/12 (72)発明者 白井 卓見 大阪府門真市大字門真1006番地 松下電器 産業株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01C 17/12 H01C 17/12 (72) Inventor Takumi Shirai Osaka Prefecture Kadoma City 1006 Kadoma, Matsushita Electric Sangyo Co., Ltd.

Claims (24)

【特許請求の範囲】[Claims] 【請求項１】 基板と、前記基板の上面の側部に設けら
れた一対の第１の上面電極層と、前記基板の上面に前記
第１の上面電極層に電気的に接続するように設けられた
抵抗層と、少なくとも前記第１の上面電極層と抵抗層と
の上面を覆うように設けられた保護層と、前記保護層の
上面の側部に設けられた一対の第２の上面電極層と、少
なくとも前記基板の側面に前記第１、第２の上面電極層
とを電気的に接続するように設けられた側面電極層とか
らなる抵抗器において、前記保護層は、前記第１の上面
電極層の上面に窓部を有するとともに、この窓部で前記
第１、第２の上面電極層を互に電気的に接続してなる抵
抗器。1. A substrate, a pair of first upper surface electrode layers provided on a side portion of an upper surface of the substrate, and an upper surface of the substrate provided so as to be electrically connected to the first upper surface electrode layer. Resistive layer, a protective layer provided so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistive layer, and a pair of second upper surface electrodes provided on side portions of the upper surface of the protective layer. And a side surface electrode layer provided so as to electrically connect the first and second upper surface electrode layers to at least a side surface of the substrate, wherein the protective layer includes the first and second side surface electrode layers. A resistor having a window portion on the upper surface of the upper surface electrode layer and electrically connecting the first and second upper surface electrode layers to each other at the window portion. 【請求項２】 基板と、前記基板の上面および下面の側
部に設けられた一対の第１の上面電極層および裏面電極
層と、前記基板の上面に前記第１の上面電極層に電気的
に接続するように設けられた抵抗層と、少なくとも前記
第１の上面電極層と抵抗層との上面を覆うように設けら
れた保護層と、前記保護層の上面の側部に設けられた一
対の第２の上面電極層と、少なくとも前記基板の側面に
前記第１、第２の上面電極層および裏面電極層とを電気
的に接続するように設けられた側面電極層とからなる抵
抗器において、前記保護層は、前記第１の上面電極層の
上面に窓部を有するとともに、この窓部で前記第１、第
２の上面電極層を互に電気的に接続してなる抵抗器。2. A substrate, a pair of first upper surface electrode layers and back surface electrode layers provided on the sides of the upper surface and the lower surface of the substrate, and an electrical connection between the first upper surface electrode layer and the upper surface of the substrate. A resistive layer provided so as to be connected to the protective layer, a protective layer provided so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistive layer, and a pair provided on a side portion of the upper surface of the protective layer. And a side surface electrode layer provided on at least a side surface of the substrate so as to electrically connect the first and second upper surface electrode layers and the back surface electrode layer. The protective layer has a window portion on the upper surface of the first upper surface electrode layer, and the resistor is formed by electrically connecting the first and second upper surface electrode layers to each other at the window portion. 【請求項３】 第１、第２の上面電極層のいずれかは、
基板の側端部まで設けられてなる請求項１または２記載
の抵抗器。3. The method according to claim 1, wherein one of the first and second upper electrode layers is
The resistor according to claim 1 or 2, wherein the resistor is provided up to a side end portion of the substrate. 【請求項４】 裏面電極層は、基板の側端部まで設けら
れてなる請求項２記載の抵抗器。4. The resistor according to claim 2, wherein the back electrode layer is provided up to a side end portion of the substrate. 【請求項５】 第２の上面電極層は、保護層より５μｍ
以上高い請求項１または２記載の抵抗器。5. The second upper electrode layer is 5 μm thicker than the protective layer.
3. The resistor according to claim 1, wherein said resistor is higher. 【請求項６】 側面電極層は、半田層で覆われかつ保護
層より１０μｍ以上高い請求項１または２記載の抵抗
器。6. The resistor according to claim 1, wherein the side electrode layer is covered with a solder layer and is higher than the protective layer by 10 μm or more. 【請求項７】 側面電極層または半田層の稜線は、丸み
を有する請求項１、２または６記載の抵抗器。7. The resistor according to claim 1, 2 or 6, wherein the ridge of the side surface electrode layer or the solder layer has a roundness. 【請求項８】 第１の上面電極層は、銀系の材料からな
る請求項１または２記載の抵抗器。8. The resistor according to claim 1, wherein the first upper electrode layer is made of a silver-based material. 【請求項９】 保護層は、ガラスまたは樹脂材料からな
る請求項１または２記載の抵抗器。9. The resistor according to claim 1, wherein the protective layer is made of glass or a resin material. 【請求項１０】 第２の上面電極層は、少なくともガラ
スまたは樹脂を含有してなる導電性材料からなる請求項
１または２記載の抵抗器。10. The resistor according to claim 1, wherein the second upper surface electrode layer is made of a conductive material containing at least glass or resin. 【請求項１１】 側面電極層は、少なくともガラスまた
は樹脂を含有してなる導電性材料からなる請求項１また
は２記載の抵抗器。11. The resistor according to claim 1, wherein the side electrode layer is made of a conductive material containing at least glass or resin. 【請求項１２】 第２の上面電極層と裏面電極層とは、
同形状である請求項１または２記載の抵抗器。12. The second upper electrode layer and the lower electrode layer,
3. The resistor according to claim 1, which has the same shape. 【請求項１３】 基板の側面と対向する側面電極層は、
切欠部を有してなる請求項１または２記載の抵抗器。13. The side surface electrode layer facing the side surface of the substrate,
3. The resistor according to claim 1, which has a cutout portion. 【請求項１４】 分割溝を有するシート上の基板の分割
溝の上面を跨ぐように第１の上面電極層を設ける工程
と、前記第１の上面電極層間を電気的に接続するように
抵抗層を設ける工程と、少なくとも前記第１の上面電極
層と抵抗層との上面を覆うように保護層を設ける工程
と、前記保護層の上面の側部に第２の上面電極層を設け
る工程と、前記第２の上面電極層を形成してなる分割溝
を有するシートを短冊状に分割する工程と、少なくとも
前記短冊状基板の側面に前記第１、第２の上面電極層と
を電気的に接続するように側面電極層を設ける工程と、
前記側面電極層を形成された短冊状基板を個片に分割す
る工程とからなる抵抗器の製造方法において、前記保護
層の形成工程は、前記第１の上面電極層の上面に窓部を
設け、前記第２の上面電極層の形成工程において前記窓
部で前記第１の上面電極層と電気的に接続してなる抵抗
器の製造方法。14. A step of providing a first upper surface electrode layer so as to extend over an upper surface of a division groove of a substrate having a division groove, and a resistance layer so as to electrically connect the first upper surface electrode layers. A step of providing a protective layer so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistance layer, and a step of providing a second upper surface electrode layer on a side portion of the upper surface of the protective layer. A step of dividing a sheet having a dividing groove formed by forming the second upper surface electrode layer into strip shapes, and electrically connecting at least the side surface of the strip substrate to the first and second upper surface electrode layers So as to provide the side electrode layer,
In a method of manufacturing a resistor, which comprises a step of dividing a strip-shaped substrate on which the side surface electrode layer is formed into individual pieces, the step of forming the protective layer includes providing a window portion on an upper surface of the first upper surface electrode layer. A method of manufacturing a resistor, which is electrically connected to the first upper surface electrode layer through the window in the step of forming the second upper surface electrode layer. 【請求項１５】 分割溝を有するシート上の基板の分割
溝の上面および下面を跨ぐように第１の上面電極層およ
び裏面電極層を設ける工程と、前記第１の上面電極層間
を電気的に接続するように抵抗層を設ける工程と、少な
くとも前記第１の上面電極層と抵抗層との上面を覆うよ
うに保護層を設ける工程と、前記保護層の上面の側部に
第２の上面電極層を設ける工程と、前記第２の上面電極
層を形成してなる分割溝を有するシートを短冊状に分割
する工程と、少なくとも前記短冊状基板の側面に前記第
１、第２の上面電極層および裏面電極層とを電気的に接
続するように側面電極層を設ける工程と、前記側面電極
層を形成された短冊状基板を個片に分割する工程とから
なる抵抗器の製造方法において、前記保護層の形成工程
は、前記第１の上面電極層の上面に窓部を設け、前記第
２の上面電極層の形成工程において前記窓部で前記第１
の上面電極層と電気的に接続してなる抵抗器の製造方
法。15. A step of providing a first upper surface electrode layer and a back surface electrode layer so as to straddle the upper surface and the lower surface of the dividing groove of the substrate on the sheet having the dividing groove, and electrically connecting the first upper surface electrode layer. A step of providing a resistance layer so as to connect, a step of providing a protective layer so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistive layer, and a second upper surface electrode on a side portion of the upper surface of the protective layer. A step of providing a layer, a step of dividing a sheet having a dividing groove formed by forming the second upper surface electrode layer into a strip shape, and at least a side surface of the strip-shaped substrate having the first and second upper surface electrode layers. And a method of manufacturing a resistor comprising a step of providing a side surface electrode layer so as to electrically connect the back surface electrode layer and a step of dividing the strip-shaped substrate on which the side surface electrode layer is formed into individual pieces, The step of forming the protective layer is performed by the first upper surface. A window portion is provided on the upper surface of the electrode layer, and the window portion is provided with the first portion in the step of forming the second upper surface electrode layer.
And a method of manufacturing a resistor electrically connected to the upper surface electrode layer. 【請求項１６】 第１、第２の上面電極層を形成する工
程は、第１、第２の上面電極層を基板の側端部まで設け
てなる工程である請求項１４または１５記載の抵抗器の
製造方法。16. The resistor according to claim 14, wherein the step of forming the first and second upper surface electrode layers is a step of providing the first and second upper surface electrode layers up to a side end portion of the substrate. Manufacturing method. 【請求項１７】 裏面電極層を形成する工程は、裏面電
極層を基板の側端まで設けてなる工程である請求項１４
または１５記載の抵抗器の製造方法。17. The step of forming the back electrode layer is a step of providing the back electrode layer up to the side edge of the substrate.
Alternatively, the method for manufacturing the resistor according to Item 15. 【請求項１８】 第２の上面電極層を形成する工程は、
第２の上面電極層を保護層より１０μｍ以上高く形成す
る工程である請求項１４または１５記載の抵抗器の製造
方法。18. The step of forming a second upper surface electrode layer comprises:
16. The method of manufacturing a resistor according to claim 14, which is a step of forming the second upper electrode layer to be higher than the protective layer by 10 μm or more. 【請求項１９】 側面電極層を形成する工程は、側面電
極層を半田層で覆う工程を含有しかつこの半田層は保護
層より２０μｍ以上高い工程を含有してなる請求項１４
または１５記載の抵抗器の製造方法。19. The step of forming a side surface electrode layer includes a step of covering the side surface electrode layer with a solder layer, and the step of forming the side surface electrode layer is higher than the protective layer by 20 μm or more.
Alternatively, the method for manufacturing the resistor according to Item 15. 【請求項２０】 側面電極層または半田層を形成する工
程は、側面電極層または半田層の稜線を、丸みを有する
工程を含有してなる請求項１４、１５または１９記載の
抵抗器の製造方法。20. The method of manufacturing a resistor according to claim 14, wherein the step of forming the side surface electrode layer or the solder layer includes a step of rounding a ridgeline of the side surface electrode layer or the solder layer. . 【請求項２１】 第１の上面電極層を形成する工程は、
銀系の材料を印刷・焼成してなる工程である請求項１４
または１５記載の抵抗器の製造方法。21. The step of forming the first upper surface electrode layer comprises:
15. A process comprising printing and baking a silver-based material.
Alternatively, the method for manufacturing the resistor according to Item 15. 【請求項２２】 保護層を形成する工程は、ガラスまた
は樹脂材料を印刷・焼成または硬化してなる工程である
請求項１４または１５記載の抵抗器の製造方法。22. The method of manufacturing a resistor according to claim 14, wherein the step of forming the protective layer is a step of printing, firing or curing a glass or resin material. 【請求項２３】 第２の上面電極層を形成する工程は、
少なくともガラスまたは樹脂を含有してなる導電性材料
を印刷・焼成または硬化してなる工程である請求項１４
または１５記載の抵抗器の製造方法。23. The step of forming the second upper surface electrode layer comprises:
15. A step of printing, firing or curing a conductive material containing at least glass or resin.
Alternatively, the method for manufacturing the resistor according to Item 15. 【請求項２４】 側面電極層を形成する工程は、少なく
ともガラスまたは樹脂を含有してなる導電性材料を印刷
またはスパッタで形成してなる工程である請求項１４ま
たは１５記載の抵抗器の製造方法。24. The method of manufacturing a resistor according to claim 14, wherein the step of forming the side surface electrode layer is a step of forming a conductive material containing at least glass or resin by printing or sputtering. .
JP8145544A 1996-06-07 1996-06-07 Resistor and its manufacture Pending JPH09330801A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8145544A JPH09330801A (en) 1996-06-07 1996-06-07 Resistor and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8145544A JPH09330801A (en) 1996-06-07 1996-06-07 Resistor and its manufacture

Publications (1)

Publication Number Publication Date
JPH09330801A true JPH09330801A (en) 1997-12-22

Family

ID=15387644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8145544A Pending JPH09330801A (en) 1996-06-07 1996-06-07 Resistor and its manufacture

Country Status (1)

Country Link
JP (1) JPH09330801A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024933A (en) * 2004-07-05 2006-01-26 Tyco Electronics Uk Ltd Electrical device with resistive thermogenesis element
JP2015088533A (en) * 2013-10-29 2015-05-07 パナソニックＩｐマネジメント株式会社 Method of manufacturing chip resistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024933A (en) * 2004-07-05 2006-01-26 Tyco Electronics Uk Ltd Electrical device with resistive thermogenesis element
JP2015088533A (en) * 2013-10-29 2015-05-07 パナソニックＩｐマネジメント株式会社 Method of manufacturing chip resistor

Similar Documents

Publication Publication Date Title
KR100335295B1 (en) Resistor and its manufacturing method
JPH09330801A (en) Resistor and its manufacture
JPH09330802A (en) Resistor and its manufacture
JP3231370B2 (en) Manufacturing method of square chip resistor
JP3370685B2 (en) Manufacturing method of square chip resistor
JPH10223404A (en) Resistor and production thereof
JP3111823B2 (en) Square chip resistor with circuit inspection terminal
JPH0521204A (en) Square-shaped chip resistor and manufacture thereof
JPH08236302A (en) Structure of chip type resistor
JPH0963805A (en) Square chip resistor
JPH09320803A (en) Resistor
JP2003282303A (en) Chip resistor
JPH1174101A (en) Resistor
JPH03215901A (en) Square plate type chip resistor
JPH0653004A (en) Rectangular chip resistor and its manufacture
JP3116579B2 (en) Square chip resistor and method of manufacturing the same
JPH11273901A (en) Structure of chip resistor
JPH03263301A (en) Rectangular type chip resistor and manufacture thereof
JPH09246006A (en) Rectangular chip resistor and its manufacture
JPH1116701A (en) Multiple chip resistor
JPH05152101A (en) Rectangular chip resistor and manufacture thereof and a series of taping parts thereof
JPH05335104A (en) Square chip resistor
JP4026251B2 (en) Multiple chip resistors
JPH05144602A (en) Square-shaped chip resistor
JPH05152102A (en) Rectangular chip resistor