JPH09326676A - 移相型発振回路 - Google Patents
移相型発振回路Info
- Publication number
- JPH09326676A JPH09326676A JP8145294A JP14529496A JPH09326676A JP H09326676 A JPH09326676 A JP H09326676A JP 8145294 A JP8145294 A JP 8145294A JP 14529496 A JP14529496 A JP 14529496A JP H09326676 A JPH09326676 A JP H09326676A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- pair
- differential
- phase shift
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 容量素子としてトランジスタのジャンクショ
ン容量を用いると、容量の変化量を大きくとることがで
きないため、発振周波数の可変幅を広く設定することが
できなかった。 【解決手段】 移相型発振回路を構成する複数段の移相
回路の各々において、差動対トランジスタＱ１１，Ｑ１
２に対して一対のトランジスタＱ１３，Ｑ１４をカスコ
ード接続するとともに、これらトランジスタＱ１３，Ｑ
１４のエミッタ間にコンデンサＣ１１を接続して時定数
回路を構成し、可変電流源１３の電流Ｉ１を変え、差動
対トランジスタＱ１１，Ｑ１２に流れる電流を制御する
ことによって一対のトランジスタＱ１３，Ｑ１４の微分
エミッタ抵抗を変化させ、差動増幅回路１４の時定数を
変えるようにする。
ン容量を用いると、容量の変化量を大きくとることがで
きないため、発振周波数の可変幅を広く設定することが
できなかった。 【解決手段】 移相型発振回路を構成する複数段の移相
回路の各々において、差動対トランジスタＱ１１，Ｑ１
２に対して一対のトランジスタＱ１３，Ｑ１４をカスコ
ード接続するとともに、これらトランジスタＱ１３，Ｑ
１４のエミッタ間にコンデンサＣ１１を接続して時定数
回路を構成し、可変電流源１３の電流Ｉ１を変え、差動
対トランジスタＱ１１，Ｑ１２に流れる電流を制御する
ことによって一対のトランジスタＱ１３，Ｑ１４の微分
エミッタ抵抗を変化させ、差動増幅回路１４の時定数を
変えるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、移相型発振回路に
関し、特に差動増幅回路を基本回路構成とする移相回路
が複数段縦続接続され、正帰還ループを構成してなる移
相型発振回路に関する。
関し、特に差動増幅回路を基本回路構成とする移相回路
が複数段縦続接続され、正帰還ループを構成してなる移
相型発振回路に関する。
【０００２】
【従来の技術】図４に示すように、複数段の移相回路１
０１-1，１０１-2，……，１０１-nが縦続接続され、正
帰還ループを構成してなるいわゆるリングオシレータと
称される移相型発振回路において、移相回路１０１-1，
１０１-2，……，１０１-nとして、バイポーラトランジ
スタを用いた差動増幅回路を基本回路構成とし、この差
動増幅回路を構成する差動対トランジスタのコレクタ間
に容量素子を接続するとともに、その容量値を可変とし
た構成のものが知られている（例えば、特開平２−５３
３０４号公報参照）。
０１-1，１０１-2，……，１０１-nが縦続接続され、正
帰還ループを構成してなるいわゆるリングオシレータと
称される移相型発振回路において、移相回路１０１-1，
１０１-2，……，１０１-nとして、バイポーラトランジ
スタを用いた差動増幅回路を基本回路構成とし、この差
動増幅回路を構成する差動対トランジスタのコレクタ間
に容量素子を接続するとともに、その容量値を可変とし
た構成のものが知られている（例えば、特開平２−５３
３０４号公報参照）。
【０００３】その具体的な回路構成を図５に示す。同図
において、エミッタが共通接続された差動対トランジス
タＱ１０１，Ｑ１０２の各ベースが入力端子１１１，１
１２にそれぞれ接続され、各コレクタと電源Ｖｃｃとの
間には負荷抵抗Ｒ１０１，Ｒ１０２が接続されている。
この差動対トランジスタＱ１０１，Ｑ１０２のエミッタ
共通接続点とグランドとの間には定電流源１１３が接続
されている。以上により、差動増幅回路が構成されてい
る。そして、差動対トランジスタＱ１０１，Ｑ１０２の
各コレクタが出力端子１１４，１１５に接続されてい
る。
において、エミッタが共通接続された差動対トランジス
タＱ１０１，Ｑ１０２の各ベースが入力端子１１１，１
１２にそれぞれ接続され、各コレクタと電源Ｖｃｃとの
間には負荷抵抗Ｒ１０１，Ｒ１０２が接続されている。
この差動対トランジスタＱ１０１，Ｑ１０２のエミッタ
共通接続点とグランドとの間には定電流源１１３が接続
されている。以上により、差動増幅回路が構成されてい
る。そして、差動対トランジスタＱ１０１，Ｑ１０２の
各コレクタが出力端子１１４，１１５に接続されてい
る。
【０００４】また、差動対トランジスタＱ１０１のコレ
クタにはトランジスタＱ１０３のコレクタが接続され、
このトランジスタＱ１０３のベースおよびエミッタが共
通接続されている。同様に、差動対トランジスタＱ１０
２のコレクタにはトランジスタＱ１０４のコレクタが接
続され、このトランジスタＱ１０４のベースおよびエミ
ッタが共通接続されている。そして、トランジスタＱ１
０３，Ｑ１０４の各ベース（エミッタ）が共通接続さ
れ、かつその共通接続点が可変直流電源１１６の正極側
に接続されている。以上により、差動増幅回路を基本回
路とする移相回路が構成されている。
クタにはトランジスタＱ１０３のコレクタが接続され、
このトランジスタＱ１０３のベースおよびエミッタが共
通接続されている。同様に、差動対トランジスタＱ１０
２のコレクタにはトランジスタＱ１０４のコレクタが接
続され、このトランジスタＱ１０４のベースおよびエミ
ッタが共通接続されている。そして、トランジスタＱ１
０３，Ｑ１０４の各ベース（エミッタ）が共通接続さ
れ、かつその共通接続点が可変直流電源１１６の正極側
に接続されている。以上により、差動増幅回路を基本回
路とする移相回路が構成されている。
【０００５】上記構成の移相回路は、出力端子１１４，
１１５からコンプリメンタリな信号が得られることか
ら、ジッターが少ないという特長をもっている。この移
相回路において、トランジスタＱ１０３，Ｑ１０４は、
逆バイアスが与えられることによって容量素子として機
能し、負荷抵抗Ｒ１０１，Ｒ１０２と共にＲＣ時定数回
路を構成する。この時定数回路の時定数τによって本移
相回路の遅延時間が決まる。ここで、トランジスタＱ１
０３，Ｑ１０４の各容量値をＣ、負荷抵抗Ｒ１０１，Ｒ
１０２の各抵抗値をＲとすると、この時定数回路の時定
数τは、τ＝Ｒ・Ｃとなる。
１１５からコンプリメンタリな信号が得られることか
ら、ジッターが少ないという特長をもっている。この移
相回路において、トランジスタＱ１０３，Ｑ１０４は、
逆バイアスが与えられることによって容量素子として機
能し、負荷抵抗Ｒ１０１，Ｒ１０２と共にＲＣ時定数回
路を構成する。この時定数回路の時定数τによって本移
相回路の遅延時間が決まる。ここで、トランジスタＱ１
０３，Ｑ１０４の各容量値をＣ、負荷抵抗Ｒ１０１，Ｒ
１０２の各抵抗値をＲとすると、この時定数回路の時定
数τは、τ＝Ｒ・Ｃとなる。
【０００６】トランジスタＱ１０３，Ｑ１０４の容量、
即ちジャンクション容量Ｃｊは、可変直流電源１１６に
よって与えられる逆バイアス電圧、即ちコントロール電
圧Ｖｃの電圧値に応じて変化する。したがって、コント
ロール電圧Ｖｃの電圧値を変えることにより時定数回路
の時定数τが変化し、これに伴って移相回路の遅延時間
が変化する。この移相回路が複数段縦続接続されて移相
型発振回路が構成されることから、移相回路個々の遅延
時間を変えることで、当該発振回路の発振周波数を任意
に設定できる。
即ちジャンクション容量Ｃｊは、可変直流電源１１６に
よって与えられる逆バイアス電圧、即ちコントロール電
圧Ｖｃの電圧値に応じて変化する。したがって、コント
ロール電圧Ｖｃの電圧値を変えることにより時定数回路
の時定数τが変化し、これに伴って移相回路の遅延時間
が変化する。この移相回路が複数段縦続接続されて移相
型発振回路が構成されることから、移相回路個々の遅延
時間を変えることで、当該発振回路の発振周波数を任意
に設定できる。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の移相型発振回路では、コントロール電圧Ｖｃを
５Ｖ程度変えたとしても、容量素子として用いたトラン
ジスタＱ１０３，Ｑ１０４のジャンクション容量Ｃｊの
変化量は高々２倍程度であり、しかも寄生容量の影響を
も考慮するとその変化量は極めて小さいため、発振周波
数の可変幅を広くとることができないという問題があっ
た。一方、発振周波数の可変幅を広くとるために所望の
容量値を確保しようとすると、トランジスタのジャンク
ション容量Ｃｊが元々小さいことから、多数のトランジ
スタを並べなくてはならず、したがって回路規模が大型
化することになる。
た従来の移相型発振回路では、コントロール電圧Ｖｃを
５Ｖ程度変えたとしても、容量素子として用いたトラン
ジスタＱ１０３，Ｑ１０４のジャンクション容量Ｃｊの
変化量は高々２倍程度であり、しかも寄生容量の影響を
も考慮するとその変化量は極めて小さいため、発振周波
数の可変幅を広くとることができないという問題があっ
た。一方、発振周波数の可変幅を広くとるために所望の
容量値を確保しようとすると、トランジスタのジャンク
ション容量Ｃｊが元々小さいことから、多数のトランジ
スタを並べなくてはならず、したがって回路規模が大型
化することになる。
【０００８】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、簡単な回路構成にて
発振周波数の可変幅を広く設定することが可能な移相型
発振回路を提供することにある。
であり、その目的とするところは、簡単な回路構成にて
発振周波数の可変幅を広く設定することが可能な移相型
発振回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明では、複数段の移
相回路が縦続接続されて正帰還ループを構成してなる移
相型発振回路において、複数段の移相回路の各々が、エ
ミッタが共通接続された差動対トランジスタ、その負荷
抵抗および差動対トランジスタのエミッタ共通接続点に
接続された電流源からなる差動増幅回路と、この差動対
トランジスタの各々に対してカスコード接続された一対
のトランジスタと、この一対のトランジスタの各エミッ
タ間に接続されたコンデンサと、一対のトランジスタの
微分エミッタ抵抗を変化させる制御手段とを有する構成
となっている。
相回路が縦続接続されて正帰還ループを構成してなる移
相型発振回路において、複数段の移相回路の各々が、エ
ミッタが共通接続された差動対トランジスタ、その負荷
抵抗および差動対トランジスタのエミッタ共通接続点に
接続された電流源からなる差動増幅回路と、この差動対
トランジスタの各々に対してカスコード接続された一対
のトランジスタと、この一対のトランジスタの各エミッ
タ間に接続されたコンデンサと、一対のトランジスタの
微分エミッタ抵抗を変化させる制御手段とを有する構成
となっている。
【００１０】上記構成の移相型発振回路において、カス
コード接続された一対のトランジスタの微分エミッタ抵
抗は、これらトランジスタのエミッタ間に接続されたコ
ンデンサと共に時定数回路を構成する。この時定数回路
は、差動増幅回路の時定数を決める。したがって、一対
のトランジスタの微分エミッタ抵抗を変化させること
で、差動増幅回路の時定数、即ち移相回路の遅延時間が
変化する。その結果、コンデンサの容量値を変えなくて
も、発振周波数の可変幅を広く設定できる。
コード接続された一対のトランジスタの微分エミッタ抵
抗は、これらトランジスタのエミッタ間に接続されたコ
ンデンサと共に時定数回路を構成する。この時定数回路
は、差動増幅回路の時定数を決める。したがって、一対
のトランジスタの微分エミッタ抵抗を変化させること
で、差動増幅回路の時定数、即ち移相回路の遅延時間が
変化する。その結果、コンデンサの容量値を変えなくて
も、発振周波数の可変幅を広く設定できる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。なお、以下の説明
においては、単一の移相回路の具体的な回路構成につい
て述べるが、実際の移相型発振回路では、この移相回路
が複数段縦続接続され、正帰還ループを構成するものと
する。
て図面を参照しつつ詳細に説明する。なお、以下の説明
においては、単一の移相回路の具体的な回路構成につい
て述べるが、実際の移相型発振回路では、この移相回路
が複数段縦続接続され、正帰還ループを構成するものと
する。
【００１２】図１は、本発明の第１実施形態を示す回路
図である。図１において、特性の揃った一対のトランジ
スタＱ１１，Ｑ１２が差動対トランジスタとして設けら
れ、これら差動対トランジスタＱ１１，Ｑ１２の各エミ
ッタが共通接続されるとともに、各ベースが入力端子１
１，１２にそれぞれ接続されている。差動対トランジス
タＱ１１，Ｑ１２のエミッタ共通接続点とグランド（Ｇ
ＮＤ）との間には可変電流源１３が接続されている。
図である。図１において、特性の揃った一対のトランジ
スタＱ１１，Ｑ１２が差動対トランジスタとして設けら
れ、これら差動対トランジスタＱ１１，Ｑ１２の各エミ
ッタが共通接続されるとともに、各ベースが入力端子１
１，１２にそれぞれ接続されている。差動対トランジス
タＱ１１，Ｑ１２のエミッタ共通接続点とグランド（Ｇ
ＮＤ）との間には可変電流源１３が接続されている。
【００１３】差動対トランジスタＱ１１，Ｑ１２の各々
に対して、一対のトランジスタＱ１３，Ｑ１４がカスコ
ード接続されている。すなわち、差動対トランジスタＱ
１１，Ｑ１２の各コレクタに、一対のトランジスタＱ１
３，Ｑ１４の各エミッタが接続されている。この一対の
トランジスタＱ１３，Ｑ１４の各エミッタ間には、コン
デンサＣ１１が接続されている。一対のトランジスタＱ
１３，Ｑ１４の各ベースは共に電源Ｖｃｃに接続されて
いる。一対のトランジスタＱ１３，Ｑ１４の各コレクタ
には負荷抵抗Ｒ１１，Ｒ１２の各一端が接続され、これ
ら負荷抵抗Ｒ１１，Ｒ１２の各他端は電源Ｖｃｃに接続
されている。以上により、差動増幅回路１４が構成され
ている。
に対して、一対のトランジスタＱ１３，Ｑ１４がカスコ
ード接続されている。すなわち、差動対トランジスタＱ
１１，Ｑ１２の各コレクタに、一対のトランジスタＱ１
３，Ｑ１４の各エミッタが接続されている。この一対の
トランジスタＱ１３，Ｑ１４の各エミッタ間には、コン
デンサＣ１１が接続されている。一対のトランジスタＱ
１３，Ｑ１４の各ベースは共に電源Ｖｃｃに接続されて
いる。一対のトランジスタＱ１３，Ｑ１４の各コレクタ
には負荷抵抗Ｒ１１，Ｒ１２の各一端が接続され、これ
ら負荷抵抗Ｒ１１，Ｒ１２の各他端は電源Ｖｃｃに接続
されている。以上により、差動増幅回路１４が構成され
ている。
【００１４】一対のトランジスタＱ１３，Ｑ１４の各コ
レクタには、エミッタフォロワ回路１５を構成するトラ
ンジスタＱ１５，Ｑ１６の各ベースが接続されている。
トランジスタＱ１５，Ｑ１６の各コレクタは共に電源Ｖ
ｃｃに接続されている。トランジスタＱ１５，Ｑ１６の
各エミッタとグランドとの間には、電流源１６，１７が
それぞれ接続されている。トランジスタＱ１５，Ｑ１６
の各エミッタは、出力端子１８，１９にそれぞれ接続さ
れている。以上により、上述した差動増幅回路１４を基
本回路とする本実施形態に係る移相回路が構成されてい
る。
レクタには、エミッタフォロワ回路１５を構成するトラ
ンジスタＱ１５，Ｑ１６の各ベースが接続されている。
トランジスタＱ１５，Ｑ１６の各コレクタは共に電源Ｖ
ｃｃに接続されている。トランジスタＱ１５，Ｑ１６の
各エミッタとグランドとの間には、電流源１６，１７が
それぞれ接続されている。トランジスタＱ１５，Ｑ１６
の各エミッタは、出力端子１８，１９にそれぞれ接続さ
れている。以上により、上述した差動増幅回路１４を基
本回路とする本実施形態に係る移相回路が構成されてい
る。
【００１５】上記構成の第１実施形態に係る移相回路に
おいて、可変電流源１３は、差動対トランジスタＱ１
１，Ｑ１２に流れる電流を制御することにより、差動対
トランジスタＱ１１，Ｑ１２の各々に対してカスコード
接続された一対のトランジスタＱ１３，Ｑ１４の微分エ
ミッタ抵抗を変化させる制御手段を構成している。一対
のトランジスタＱ１３，Ｑ１４の微分エミッタ抵抗は、
これらトランジスタＱ１３，Ｑ１４の各エミッタ間に接
続されたコンデンサＣ１１と共に時定数回路を構成す
る。
おいて、可変電流源１３は、差動対トランジスタＱ１
１，Ｑ１２に流れる電流を制御することにより、差動対
トランジスタＱ１１，Ｑ１２の各々に対してカスコード
接続された一対のトランジスタＱ１３，Ｑ１４の微分エ
ミッタ抵抗を変化させる制御手段を構成している。一対
のトランジスタＱ１３，Ｑ１４の微分エミッタ抵抗は、
これらトランジスタＱ１３，Ｑ１４の各エミッタ間に接
続されたコンデンサＣ１１と共に時定数回路を構成す
る。
【００１６】今、コンデンサＣ１１の容量値をＣ、動作
状態により刻々と変化する一対のトランジスタＱ１３，
Ｑ１４の各微分エミッタ抵抗をｒe 、トランジスタＱ１
３，Ｑ１４の各コレクタと負荷抵抗Ｒ１１，Ｒ１２との
接続ノードＮ１１，Ｎ１２の各寄生容量をΣＣｐ、負荷
抵抗Ｒ１１，Ｒ１２の各抵抗値をＲとすると、コンプリ
メンタリ動作の下においては、コンデンサＣ１１の中間
点が接地されているものと考えられ、負荷抵抗Ｒ１１，
Ｒ１２の各々に対する容量値を２Ｃと見なすことができ
ることから、差動増幅回路１４の時定数τは、 τ＝２Ｃ・ｒe ＋Ｒ・ΣＣｐ となる。
状態により刻々と変化する一対のトランジスタＱ１３，
Ｑ１４の各微分エミッタ抵抗をｒe 、トランジスタＱ１
３，Ｑ１４の各コレクタと負荷抵抗Ｒ１１，Ｒ１２との
接続ノードＮ１１，Ｎ１２の各寄生容量をΣＣｐ、負荷
抵抗Ｒ１１，Ｒ１２の各抵抗値をＲとすると、コンプリ
メンタリ動作の下においては、コンデンサＣ１１の中間
点が接地されているものと考えられ、負荷抵抗Ｒ１１，
Ｒ１２の各々に対する容量値を２Ｃと見なすことができ
ることから、差動増幅回路１４の時定数τは、 τ＝２Ｃ・ｒe ＋Ｒ・ΣＣｐ となる。
【００１７】ここで、２Ｃ・ｒe ≫Ｒ・ΣＣｐという条
件、即ち微分エミッタ抵抗ｒe およびコンデンサＣ１１
からなる時定数回路の時定数を支配的とし、ノードＮ１
１，Ｎ１２の各寄生容量ΣＣｐを無視できる程度のもの
とすれば、 τ≒２Ｃ・ｒe となる。今、トランジスタＱ１３，Ｑ１４を流れる電流
をｉとすると、微分エミッタ抵抗ｒe は、ｐｎ接合の整
流特性から、 ｒe ＝ＶT ／ｉ なる式で表される。なお、 ＶT ＝ｋＴ／ｑ である。ここで、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷である。
件、即ち微分エミッタ抵抗ｒe およびコンデンサＣ１１
からなる時定数回路の時定数を支配的とし、ノードＮ１
１，Ｎ１２の各寄生容量ΣＣｐを無視できる程度のもの
とすれば、 τ≒２Ｃ・ｒe となる。今、トランジスタＱ１３，Ｑ１４を流れる電流
をｉとすると、微分エミッタ抵抗ｒe は、ｐｎ接合の整
流特性から、 ｒe ＝ＶT ／ｉ なる式で表される。なお、 ＶT ＝ｋＴ／ｑ である。ここで、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷である。
【００１８】トランジスタＱ１３，Ｑ１４を流れる電流
ｉは、入力信号に応じて刻々と変化する電流であるが、
差動対トランジスタＱ１１，Ｑ１２を流れる電流、即ち
可変電流源１３の電流（コントロール電流）Ｉ１とは比
例関係になる。よって、時定数τも電流Ｉ１に比例す
る。すなわち、 τ∝２Ｃ・（ＶT ／Ｉ１） と表される。したがって、可変電流源１３の電流Ｉ１を
変えることにより、差動増幅回路１４の時定数τが変化
する。
ｉは、入力信号に応じて刻々と変化する電流であるが、
差動対トランジスタＱ１１，Ｑ１２を流れる電流、即ち
可変電流源１３の電流（コントロール電流）Ｉ１とは比
例関係になる。よって、時定数τも電流Ｉ１に比例す
る。すなわち、 τ∝２Ｃ・（ＶT ／Ｉ１） と表される。したがって、可変電流源１３の電流Ｉ１を
変えることにより、差動増幅回路１４の時定数τが変化
する。
【００１９】上述した第１実施形態に係る移相回路を図
４に示す如く複数段縦続接続して移相型発振回路を構成
し、可変電流源１３の電流Ｉ１を制御して差動増幅回路
１４の時定数τ、即ち移相回路個々の遅延時間を変える
ことにより、当該発振回路の発振周波数を任意に設定で
きる。しかも、差動対トランジスタＱ１１，Ｑ１２の対
して一対のトランジスタＱ１３，Ｑ１４をカスコード接
続するとともに、これらトランジスタＱ１３，Ｑ１４の
エミッタ間にコンデンサＣ１１を接続して時定数回路を
構成し、一対のトランジスタＱ１３，Ｑ１４の微分エミ
ッタ抵抗ｒe を制御することによって差動増幅回路１４
の時定数τを大幅に変化させるようにしたので、コンデ
ンサＣ１１の容量値Ｃを変化させなくて済み、よって簡
単な回路構成にて発振周波数の可変幅を広く設定でき
る。
４に示す如く複数段縦続接続して移相型発振回路を構成
し、可変電流源１３の電流Ｉ１を制御して差動増幅回路
１４の時定数τ、即ち移相回路個々の遅延時間を変える
ことにより、当該発振回路の発振周波数を任意に設定で
きる。しかも、差動対トランジスタＱ１１，Ｑ１２の対
して一対のトランジスタＱ１３，Ｑ１４をカスコード接
続するとともに、これらトランジスタＱ１３，Ｑ１４の
エミッタ間にコンデンサＣ１１を接続して時定数回路を
構成し、一対のトランジスタＱ１３，Ｑ１４の微分エミ
ッタ抵抗ｒe を制御することによって差動増幅回路１４
の時定数τを大幅に変化させるようにしたので、コンデ
ンサＣ１１の容量値Ｃを変化させなくて済み、よって簡
単な回路構成にて発振周波数の可変幅を広く設定でき
る。
【００２０】図２は、本発明の第２実施形態を示す回路
図である。図２において、特性の揃った一対のトランジ
スタＱ２１，Ｑ２２が差動対トランジスタとして設けら
れ、これら差動対トランジスタＱ２１，Ｑ２２の各エミ
ッタが共通接続されるとともに、各ベースが入力端子２
１，２２にそれぞれ接続されている。差動対トランジス
タＱ２１，Ｑ２２のエミッタ共通接続点とグランド（Ｇ
ＮＤ）との間には定電流源２３が接続されている。
図である。図２において、特性の揃った一対のトランジ
スタＱ２１，Ｑ２２が差動対トランジスタとして設けら
れ、これら差動対トランジスタＱ２１，Ｑ２２の各エミ
ッタが共通接続されるとともに、各ベースが入力端子２
１，２２にそれぞれ接続されている。差動対トランジス
タＱ２１，Ｑ２２のエミッタ共通接続点とグランド（Ｇ
ＮＤ）との間には定電流源２３が接続されている。
【００２１】差動対トランジスタＱ２１，Ｑ２２の各々
に対して、一対のトランジスタＱ２３，Ｑ２４がカスコ
ード接続されている。すなわち、差動対トランジスタＱ
２１，Ｑ２２の各コレクタに、一対のトランジスタＱ２
３，Ｑ２４の各エミッタが接続されている。この一対の
トランジスタＱ２３，Ｑ２４の各エミッタ間には、コン
デンサＣ２１が接続されている。一対のトランジスタＱ
２３，Ｑ２４の各ベースは共に電源Ｖｃｃに接続されて
いる。
に対して、一対のトランジスタＱ２３，Ｑ２４がカスコ
ード接続されている。すなわち、差動対トランジスタＱ
２１，Ｑ２２の各コレクタに、一対のトランジスタＱ２
３，Ｑ２４の各エミッタが接続されている。この一対の
トランジスタＱ２３，Ｑ２４の各エミッタ間には、コン
デンサＣ２１が接続されている。一対のトランジスタＱ
２３，Ｑ２４の各ベースは共に電源Ｖｃｃに接続されて
いる。
【００２２】一対のトランジスタＱ２３，Ｑ２４の各コ
レクタには負荷抵抗Ｒ２１，Ｒ２２の各一端が接続さ
れ、これら負荷抵抗Ｒ２１，Ｒ２２の各他端は電源Ｖｃ
ｃに接続されている。また、一対のトランジスタＱ２
３，Ｑ２４の各エミッタとグランドとの間には、これら
トランジスタＱ２３，Ｑ２４の各エミッタにアイドリン
グ電流を流す可変電流源２４，２５がそれぞれ接続され
ている。以上により、差動増幅回路２６が構成されてい
る。
レクタには負荷抵抗Ｒ２１，Ｒ２２の各一端が接続さ
れ、これら負荷抵抗Ｒ２１，Ｒ２２の各他端は電源Ｖｃ
ｃに接続されている。また、一対のトランジスタＱ２
３，Ｑ２４の各エミッタとグランドとの間には、これら
トランジスタＱ２３，Ｑ２４の各エミッタにアイドリン
グ電流を流す可変電流源２４，２５がそれぞれ接続され
ている。以上により、差動増幅回路２６が構成されてい
る。
【００２３】一対のトランジスタＱ２３，Ｑ２４の各コ
レクタには、エミッタフォロワ回路２７を構成するトラ
ンジスタＱ２５，Ｑ２６の各ベースが接続されている。
トランジスタＱ２５，Ｑ２６の各コレクタは共に電源Ｖ
ｃｃに接続されている。トランジスタＱ２５，Ｑ２６の
各エミッタとグランドとの間には、電流源２８，２９が
それぞれ接続されている。トランジスタＱ２５，Ｑ２６
の各エミッタは、出力端子３０，３１にそれぞれ接続さ
れている。以上により、上述した差動増幅回路２６を基
本回路とする本実施形態に係る移相回路が構成されてい
る。
レクタには、エミッタフォロワ回路２７を構成するトラ
ンジスタＱ２５，Ｑ２６の各ベースが接続されている。
トランジスタＱ２５，Ｑ２６の各コレクタは共に電源Ｖ
ｃｃに接続されている。トランジスタＱ２５，Ｑ２６の
各エミッタとグランドとの間には、電流源２８，２９が
それぞれ接続されている。トランジスタＱ２５，Ｑ２６
の各エミッタは、出力端子３０，３１にそれぞれ接続さ
れている。以上により、上述した差動増幅回路２６を基
本回路とする本実施形態に係る移相回路が構成されてい
る。
【００２４】上記構成の第２実施形態に係る移相回路に
おいて、可変電流源２４，２５は、差動対トランジスタ
Ｑ２１，Ｑ２２に対してカスコード接続された一対のト
ランジスタＱ２３，Ｑ２４の各エミッタに流すアイドリ
ング電流、即ち無信号入力時に流れるエミッタ電流を制
御することにより、これらトランジスタＱ２３，Ｑ２４
の微分エミッタ抵抗を変化させる制御手段を構成してい
る。一対のトランジスタＱ２３，Ｑ２４の微分エミッタ
抵抗は、これらトランジスタＱ２３，Ｑ２４の各エミッ
タ間に接続されたコンデンサＣ２１と共に時定数回路を
構成する。
おいて、可変電流源２４，２５は、差動対トランジスタ
Ｑ２１，Ｑ２２に対してカスコード接続された一対のト
ランジスタＱ２３，Ｑ２４の各エミッタに流すアイドリ
ング電流、即ち無信号入力時に流れるエミッタ電流を制
御することにより、これらトランジスタＱ２３，Ｑ２４
の微分エミッタ抵抗を変化させる制御手段を構成してい
る。一対のトランジスタＱ２３，Ｑ２４の微分エミッタ
抵抗は、これらトランジスタＱ２３，Ｑ２４の各エミッ
タ間に接続されたコンデンサＣ２１と共に時定数回路を
構成する。
【００２５】今、コンデンサＣ２１の容量値をＣ、動作
状態により刻々と変化する一対のトランジスタＱ２３，
Ｑ２４の各微分エミッタ抵抗をｒe 、トランジスタＱ２
３，Ｑ２４の各コレクタと負荷抵抗Ｒ２１，Ｒ２２との
接続ノードＮ２１，Ｎ２２の各寄生容量をΣＣｐ、負荷
抵抗Ｒ２１，Ｒ２２の各抵抗値をＲとすると、差動増幅
回路２６の時定数τは、 τ＝２Ｃ・ｒe ＋Ｒ・ΣＣｐ となる。
状態により刻々と変化する一対のトランジスタＱ２３，
Ｑ２４の各微分エミッタ抵抗をｒe 、トランジスタＱ２
３，Ｑ２４の各コレクタと負荷抵抗Ｒ２１，Ｒ２２との
接続ノードＮ２１，Ｎ２２の各寄生容量をΣＣｐ、負荷
抵抗Ｒ２１，Ｒ２２の各抵抗値をＲとすると、差動増幅
回路２６の時定数τは、 τ＝２Ｃ・ｒe ＋Ｒ・ΣＣｐ となる。
【００２６】ここで、２Ｃ・ｒe ≫Ｒ・ΣＣｐという条
件、即ち微分エミッタ抵抗ｒe およびコンデンサＣ２１
からなる時定数回路の時定数を支配的とし、ノードＮ２
１，Ｎ２２の各寄生容量ΣＣｐを無視できる程度のもの
とすれば、 τ≒２Ｃ・ｒe となる。今、トランジスタＱ２３，Ｑ２４を流れる電流
をｉとすると、微分エミッタ抵抗ｒe は、 ｒe ＝ＶT ／ｉ なる式で表される。なお、 ＶT ＝ｋＴ／ｑ である。ここで、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷である。
件、即ち微分エミッタ抵抗ｒe およびコンデンサＣ２１
からなる時定数回路の時定数を支配的とし、ノードＮ２
１，Ｎ２２の各寄生容量ΣＣｐを無視できる程度のもの
とすれば、 τ≒２Ｃ・ｒe となる。今、トランジスタＱ２３，Ｑ２４を流れる電流
をｉとすると、微分エミッタ抵抗ｒe は、 ｒe ＝ＶT ／ｉ なる式で表される。なお、 ＶT ＝ｋＴ／ｑ である。ここで、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷である。
【００２７】トランジスタＱ２３，Ｑ２４を流れる電流
ｉは、入力信号に応じて刻々と変化する電流であるが、
無信号入力時にトランジスタＱ２３，Ｑ２４のエミッタ
に流れるアイドリング電流が変わることによっても変化
する。したがって、可変電流源２４，２５によってトラ
ンジスタＱ２３，Ｑ２４のエミッタに流すアイドリング
電流を制御し、電流ｉを変えることにより、差動増幅回
路２６の時定数τが変化する。
ｉは、入力信号に応じて刻々と変化する電流であるが、
無信号入力時にトランジスタＱ２３，Ｑ２４のエミッタ
に流れるアイドリング電流が変わることによっても変化
する。したがって、可変電流源２４，２５によってトラ
ンジスタＱ２３，Ｑ２４のエミッタに流すアイドリング
電流を制御し、電流ｉを変えることにより、差動増幅回
路２６の時定数τが変化する。
【００２８】上述した第２実施形態に係る移相回路を図
４に示す如く複数段縦続接続して移相型発振回路を構成
し、可変電流源２４，２５の電流Ｉ２を制御して差動増
幅回路２６の時定数τ、即ち移相回路個々の遅延時間を
変えることにより、当該発振回路の発振周波数を任意に
設定できる。しかも、差動対トランジスタＱ２１，Ｑ２
２の対して一対のトランジスタＱ２３，Ｑ２４をカスコ
ード接続するとともに、これらトランジスタＱ２３，Ｑ
２４のエミッタ間にコンデンサＣ２１を接続して時定数
回路を構成し、一対のトランジスタＱ２３，Ｑ２４の微
分エミッタ抵抗ｒe を制御することによって差動増幅回
路２６の時定数τを大幅に変化させるようにしたので、
コンデンサＣ２１の容量値Ｃを変化させなくて済み、よ
って簡単な回路構成にて発振周波数の可変幅を広く設定
できる。
４に示す如く複数段縦続接続して移相型発振回路を構成
し、可変電流源２４，２５の電流Ｉ２を制御して差動増
幅回路２６の時定数τ、即ち移相回路個々の遅延時間を
変えることにより、当該発振回路の発振周波数を任意に
設定できる。しかも、差動対トランジスタＱ２１，Ｑ２
２の対して一対のトランジスタＱ２３，Ｑ２４をカスコ
ード接続するとともに、これらトランジスタＱ２３，Ｑ
２４のエミッタ間にコンデンサＣ２１を接続して時定数
回路を構成し、一対のトランジスタＱ２３，Ｑ２４の微
分エミッタ抵抗ｒe を制御することによって差動増幅回
路２６の時定数τを大幅に変化させるようにしたので、
コンデンサＣ２１の容量値Ｃを変化させなくて済み、よ
って簡単な回路構成にて発振周波数の可変幅を広く設定
できる。
【００２９】また、本実施形態においては、差動対トラ
ンジスタＱ２１，Ｑ２２のエミッタ共通接続点に接続さ
れた電流源を定電流源２３としていることから、この定
電流源２３の電流値Ｉ１および負荷抵抗Ｒ２１，Ｒ２２
の抵抗値Ｒで決まる出力振幅が一定となる。したがっ
て、可変電流源２４，２５の電流Ｉ２を制御することに
よって発振周波数を変化させた場合であっても、出力振
幅を一定に維持することができる。
ンジスタＱ２１，Ｑ２２のエミッタ共通接続点に接続さ
れた電流源を定電流源２３としていることから、この定
電流源２３の電流値Ｉ１および負荷抵抗Ｒ２１，Ｒ２２
の抵抗値Ｒで決まる出力振幅が一定となる。したがっ
て、可変電流源２４，２５の電流Ｉ２を制御することに
よって発振周波数を変化させた場合であっても、出力振
幅を一定に維持することができる。
【００３０】図３は、本発明の第３実施形態を示す回路
図である。図３において、特性の揃った一対のトランジ
スタＱ３１，Ｑ３２が差動対トランジスタとして設けら
れ、これら差動対トランジスタＱ３１，Ｑ３２の各エミ
ッタが共通接続されるとともに、各ベースが入力端子４
１，４２にそれぞれ接続されている。差動対トランジス
タＱ３１，Ｑ３２のエミッタ共通接続点とグランド（Ｇ
ＮＤ）との間には可変電流源４３が接続されている。
図である。図３において、特性の揃った一対のトランジ
スタＱ３１，Ｑ３２が差動対トランジスタとして設けら
れ、これら差動対トランジスタＱ３１，Ｑ３２の各エミ
ッタが共通接続されるとともに、各ベースが入力端子４
１，４２にそれぞれ接続されている。差動対トランジス
タＱ３１，Ｑ３２のエミッタ共通接続点とグランド（Ｇ
ＮＤ）との間には可変電流源４３が接続されている。
【００３１】差動対トランジスタＱ３１，Ｑ３２の各々
に対して、一対のトランジスタＱ３３，Ｑ３４がカスコ
ード接続されている。すなわち、差動対トランジスタＱ
３１，Ｑ３２の各コレクタに、一対のトランジスタＱ３
３，Ｑ３４の各エミッタが接続されている。この一対の
トランジスタＱ３３，Ｑ３４の各エミッタ間には、コン
デンサＣ３１が接続されている。一対のトランジスタＱ
３３，Ｑ３４の各ベースは共に電源Ｖｃｃに接続されて
いる。
に対して、一対のトランジスタＱ３３，Ｑ３４がカスコ
ード接続されている。すなわち、差動対トランジスタＱ
３１，Ｑ３２の各コレクタに、一対のトランジスタＱ３
３，Ｑ３４の各エミッタが接続されている。この一対の
トランジスタＱ３３，Ｑ３４の各エミッタ間には、コン
デンサＣ３１が接続されている。一対のトランジスタＱ
３３，Ｑ３４の各ベースは共に電源Ｖｃｃに接続されて
いる。
【００３２】一対のトランジスタＱ３３，Ｑ３４の各コ
レクタには負荷抵抗Ｒ３１，Ｒ３２の各一端が接続さ
れ、これら負荷抵抗Ｒ３１，Ｒ３２の各他端は電源Ｖｃ
ｃに接続されている。また、一対のトランジスタＱ３
３，Ｑ３４の各エミッタとグランドとの間には、これら
トランジスタＱ３３，Ｑ３４の各エミッタに一定のアイ
ドリング電流を流す定電流源４４，４５がそれぞれ接続
されている。以上により、差動増幅回路４６が構成され
ている。
レクタには負荷抵抗Ｒ３１，Ｒ３２の各一端が接続さ
れ、これら負荷抵抗Ｒ３１，Ｒ３２の各他端は電源Ｖｃ
ｃに接続されている。また、一対のトランジスタＱ３
３，Ｑ３４の各エミッタとグランドとの間には、これら
トランジスタＱ３３，Ｑ３４の各エミッタに一定のアイ
ドリング電流を流す定電流源４４，４５がそれぞれ接続
されている。以上により、差動増幅回路４６が構成され
ている。
【００３３】一対のトランジスタＱ３３，Ｑ３４の各コ
レクタには、エミッタフォロワ回路４７を構成するトラ
ンジスタＱ３５，Ｑ３６の各ベースが接続されている。
トランジスタＱ３５，Ｑ３６の各コレクタは共に電源Ｖ
ｃｃに接続されている。トランジスタＱ３５，Ｑ３６の
各エミッタとグランドとの間には、電流源４８，４９が
それぞれ接続されている。トランジスタＱ３５，Ｑ３６
の各エミッタは、出力端子５０，５１にそれぞれ接続さ
れている。以上により、上述した差動増幅回路４６を基
本回路とする本実施形態に係る移相回路が構成されてい
る。
レクタには、エミッタフォロワ回路４７を構成するトラ
ンジスタＱ３５，Ｑ３６の各ベースが接続されている。
トランジスタＱ３５，Ｑ３６の各コレクタは共に電源Ｖ
ｃｃに接続されている。トランジスタＱ３５，Ｑ３６の
各エミッタとグランドとの間には、電流源４８，４９が
それぞれ接続されている。トランジスタＱ３５，Ｑ３６
の各エミッタは、出力端子５０，５１にそれぞれ接続さ
れている。以上により、上述した差動増幅回路４６を基
本回路とする本実施形態に係る移相回路が構成されてい
る。
【００３４】上記構成の第３実施形態に係る移相回路に
おいて、可変電流源４３は、差動対トランジスタＱ３
１，Ｑ３２に流れる電流を制御することにより、差動対
トランジスタＱ３１，Ｑ３２の各々に対してカスコード
接続された一対のトランジスタＱ３３，Ｑ３４の微分エ
ミッタ抵抗を変化させる制御手段を構成している。一対
のトランジスタＱ３３，Ｑ３４の微分エミッタ抵抗は、
これらトランジスタＱ３３，Ｑ３４の各エミッタ間に接
続されたコンデンサＣ３１と共に時定数回路を構成す
る。
おいて、可変電流源４３は、差動対トランジスタＱ３
１，Ｑ３２に流れる電流を制御することにより、差動対
トランジスタＱ３１，Ｑ３２の各々に対してカスコード
接続された一対のトランジスタＱ３３，Ｑ３４の微分エ
ミッタ抵抗を変化させる制御手段を構成している。一対
のトランジスタＱ３３，Ｑ３４の微分エミッタ抵抗は、
これらトランジスタＱ３３，Ｑ３４の各エミッタ間に接
続されたコンデンサＣ３１と共に時定数回路を構成す
る。
【００３５】今、コンデンサＣ３１の容量値をＣ、動作
状態により刻々と変化する一対のトランジスタＱ３３，
Ｑ３４の各微分エミッタ抵抗をｒe 、トランジスタＱ３
３，Ｑ３４の各コレクタと負荷抵抗Ｒ３１，Ｒ３２との
接続ノードＮ３１，Ｎ３２の各寄生容量をΣＣｐ、負荷
抵抗Ｒ３１，Ｒ３２の各抵抗値をＲとすると、差動増幅
回路４６の時定数τは、 τ＝２Ｃ・ｒe ＋Ｒ・ΣＣｐ となる。
状態により刻々と変化する一対のトランジスタＱ３３，
Ｑ３４の各微分エミッタ抵抗をｒe 、トランジスタＱ３
３，Ｑ３４の各コレクタと負荷抵抗Ｒ３１，Ｒ３２との
接続ノードＮ３１，Ｎ３２の各寄生容量をΣＣｐ、負荷
抵抗Ｒ３１，Ｒ３２の各抵抗値をＲとすると、差動増幅
回路４６の時定数τは、 τ＝２Ｃ・ｒe ＋Ｒ・ΣＣｐ となる。
【００３６】ここで、２Ｃ・ｒe ≫Ｒ・ΣＣｐという条
件、即ち微分エミッタ抵抗ｒe およびコンデンサＣ３１
からなる時定数回路の時定数を支配的とし、ノードＮ３
１，Ｎ３２の各寄生容量ΣＣｐを無視できる程度のもの
とすれば、 τ≒２Ｃ・ｒe となる。今、トランジスタＱ３３，Ｑ３４を流れる電流
をｉとすると、微分エミッタ抵抗ｒe は、 ｒe ＝ＶT ／ｉ なる式で表される。なお、 ＶT ＝ｋＴ／ｑ である。ここで、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷である。
件、即ち微分エミッタ抵抗ｒe およびコンデンサＣ３１
からなる時定数回路の時定数を支配的とし、ノードＮ３
１，Ｎ３２の各寄生容量ΣＣｐを無視できる程度のもの
とすれば、 τ≒２Ｃ・ｒe となる。今、トランジスタＱ３３，Ｑ３４を流れる電流
をｉとすると、微分エミッタ抵抗ｒe は、 ｒe ＝ＶT ／ｉ なる式で表される。なお、 ＶT ＝ｋＴ／ｑ である。ここで、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷である。
【００３７】トランジスタＱ３３，Ｑ３４を流れる電流
ｉは、入力信号に応じて刻々と変化する電流であるが、
差動対トランジスタＱ３１，Ｑ３２を流れる電流、即ち
可変電流源４３の電流（コントロール電流）Ｉ１とは比
例関係になる。よって、時定数τも電流Ｉ１に比例す
る。すなわち、 τ∝２Ｃ・（ＶT ／Ｉ１） と表される。したがって、可変電流源４３の電流Ｉ１を
変えることにより、差動増幅回路４６の時定数τが変化
する。
ｉは、入力信号に応じて刻々と変化する電流であるが、
差動対トランジスタＱ３１，Ｑ３２を流れる電流、即ち
可変電流源４３の電流（コントロール電流）Ｉ１とは比
例関係になる。よって、時定数τも電流Ｉ１に比例す
る。すなわち、 τ∝２Ｃ・（ＶT ／Ｉ１） と表される。したがって、可変電流源４３の電流Ｉ１を
変えることにより、差動増幅回路４６の時定数τが変化
する。
【００３８】上述した第３実施形態に係る移相回路を図
４に示す如く複数段縦続接続して移相型発振回路を構成
し、可変電流源４３の電流Ｉ１を制御して差動増幅回路
４６の時定数τ、即ち移相回路個々の遅延時間を変える
ことにより、当該発振回路の発振周波数を任意に設定で
きる。しかも、差動対トランジスタＱ３１，Ｑ３２の対
して一対のトランジスタＱ３３，Ｑ３４をカスコード接
続するとともに、これらトランジスタＱ３３，Ｑ３４の
エミッタ間にコンデンサＣ３１を接続して時定数回路を
構成し、一対のトランジスタＱ３３，Ｑ３４の微分エミ
ッタ抵抗ｒe を制御することによって差動増幅回路４６
の時定数τを大幅に変化させるようにしたので、コンデ
ンサＣ２１の容量値Ｃを変化させなくて済み、よって簡
単な回路構成にて発振周波数の可変幅を広く設定でき
る。
４に示す如く複数段縦続接続して移相型発振回路を構成
し、可変電流源４３の電流Ｉ１を制御して差動増幅回路
４６の時定数τ、即ち移相回路個々の遅延時間を変える
ことにより、当該発振回路の発振周波数を任意に設定で
きる。しかも、差動対トランジスタＱ３１，Ｑ３２の対
して一対のトランジスタＱ３３，Ｑ３４をカスコード接
続するとともに、これらトランジスタＱ３３，Ｑ３４の
エミッタ間にコンデンサＣ３１を接続して時定数回路を
構成し、一対のトランジスタＱ３３，Ｑ３４の微分エミ
ッタ抵抗ｒe を制御することによって差動増幅回路４６
の時定数τを大幅に変化させるようにしたので、コンデ
ンサＣ２１の容量値Ｃを変化させなくて済み、よって簡
単な回路構成にて発振周波数の可変幅を広く設定でき
る。
【００３９】また、本実施形態においては、可変電流源
４３の電流値Ｉ１および負荷抵抗Ｒ２１，Ｒ２２の抵抗
値Ｒで決まる出力振幅が、可変電流源４３の電流値Ｉ１
に応じて変化することになるものの、定電流源４５，４
６によって一対のトランジスタＱ３３，Ｑ３４のエミッ
タに一定のアイドリング電流を流すようにしたことによ
り、トランジスタＱ３３，Ｑ３４に流れるトータルの電
流ｉの変化量を小さくし、微分エミッタ抵抗ｒe の変化
量を小さく抑えることができるので、制御性をより向上
できることになる。
４３の電流値Ｉ１および負荷抵抗Ｒ２１，Ｒ２２の抵抗
値Ｒで決まる出力振幅が、可変電流源４３の電流値Ｉ１
に応じて変化することになるものの、定電流源４５，４
６によって一対のトランジスタＱ３３，Ｑ３４のエミッ
タに一定のアイドリング電流を流すようにしたことによ
り、トランジスタＱ３３，Ｑ３４に流れるトータルの電
流ｉの変化量を小さくし、微分エミッタ抵抗ｒe の変化
量を小さく抑えることができるので、制御性をより向上
できることになる。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
移相型発振回路を構成する複数段の移相回路の各々にお
いて、差動対トランジスタに対して一対のトランジスタ
をカスコード接続するとともに、この一対のトランジス
タのエミッタ間にコンデンサを接続して時定数回路を構
成し、一対のトランジスタの微分エミッタ抵抗を変化さ
せるようにしたことにより、コンデンサの容量値を変化
させなくても差動増幅回路の時定数を大幅に変えること
ができるので、簡単な回路構成にて発振周波数の可変幅
を広く設定できることになる。
移相型発振回路を構成する複数段の移相回路の各々にお
いて、差動対トランジスタに対して一対のトランジスタ
をカスコード接続するとともに、この一対のトランジス
タのエミッタ間にコンデンサを接続して時定数回路を構
成し、一対のトランジスタの微分エミッタ抵抗を変化さ
せるようにしたことにより、コンデンサの容量値を変化
させなくても差動増幅回路の時定数を大幅に変えること
ができるので、簡単な回路構成にて発振周波数の可変幅
を広く設定できることになる。
【図１】本発明の第１実施形態を示す回路図である。
【図２】本発明の第２実施形態を示す回路図である。
【図３】本発明の第３実施形態を示す回路図である。
【図４】移相型発振回路の基本構成を示すブロック図で
ある。
ある。
【図５】従来例を示す回路図である。
１３，２４，２５，４３ 可変電流源 １４，２６，
４６ 差動増幅回路 １５，２７，４７ エミッタフォロワ回路 １６，１７，２３，２８，２９，４４，４５，４８，４
９ 定電流源 Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２ 差
動対トランジスタ
４６ 差動増幅回路 １５，２７，４７ エミッタフォロワ回路 １６，１７，２３，２８，２９，４４，４５，４８，４
９ 定電流源 Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２ 差
動対トランジスタ
Claims (4)
- 【請求項１】 複数段の移相回路が縦続接続され、正帰
還ループを構成してなる移相型発振回路であって、 前記複数段の移相回路の各々は、 エミッタが共通接続された差動対トランジスタ、その負
荷抵抗および前記差動対トランジスタのエミッタ共通接
続点に接続された電流源からなる差動増幅回路と、 前記差動対トランジスタの各々に対してカスコード接続
された一対のトランジスタと、 前記一対のトランジスタの各エミッタ間に接続されたコ
ンデンサと、 前記一対のトランジスタの微分エミッタ抵抗を変化させ
る制御手段とを有することを特徴とする移相型発振回
路。 - 【請求項２】 前記電流源は、可変電流源からなること
によって前記制御手段を構成し、前記差動対トランジス
タに流れる電流を制御することによって前記一対のトラ
ンジスタの微分エミッタ抵抗を変化させることを特徴と
する請求項１記載の移相型発振回路。 - 【請求項３】 前記制御手段は、前記一対のトランジス
タの各エミッタにアイドリング電流を流す可変電流源か
らなり、前記アイドリング電流を制御することによって
前記一対のトランジスタの微分エミッタ抵抗を変化させ
ることを特徴とする請求項１記載の移相型発振回路。 - 【請求項４】 前記一対のトランジスタの各エミッタに
一定のアイドリング電流を流す定電流源を有することを
特徴とする請求項２記載の移相型発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8145294A JPH09326676A (ja) | 1996-06-07 | 1996-06-07 | 移相型発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8145294A JPH09326676A (ja) | 1996-06-07 | 1996-06-07 | 移相型発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326676A true JPH09326676A (ja) | 1997-12-16 |
Family
ID=15381824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8145294A Pending JPH09326676A (ja) | 1996-06-07 | 1996-06-07 | 移相型発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326676A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501583B1 (en) | 1998-10-23 | 2002-12-31 | Opnext Japan, Inc. | Optical receiver module optical transmitter module phase-locked loop circuit voltage-controlled oscillator and frequency response controllable amplifier |
| WO2007072551A1 (ja) * | 2005-12-20 | 2007-06-28 | Fujitsu Limited | 電圧制御リングオシレータ |
| WO2007072549A1 (ja) * | 2005-12-20 | 2007-06-28 | Fujitsu Limited | 発振器 |
| JP2011024039A (ja) * | 2009-07-16 | 2011-02-03 | Toshiba Corp | 局部発振器 |
-
1996
- 1996-06-07 JP JP8145294A patent/JPH09326676A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501583B1 (en) | 1998-10-23 | 2002-12-31 | Opnext Japan, Inc. | Optical receiver module optical transmitter module phase-locked loop circuit voltage-controlled oscillator and frequency response controllable amplifier |
| WO2007072551A1 (ja) * | 2005-12-20 | 2007-06-28 | Fujitsu Limited | 電圧制御リングオシレータ |
| WO2007072549A1 (ja) * | 2005-12-20 | 2007-06-28 | Fujitsu Limited | 発振器 |
| JPWO2007072551A1 (ja) * | 2005-12-20 | 2009-05-28 | 富士通株式会社 | 電圧制御リングオシレータ |
| JPWO2007072549A1 (ja) * | 2005-12-20 | 2009-05-28 | 富士通株式会社 | 発振器 |
| US8044727B2 (en) | 2005-12-20 | 2011-10-25 | Fujitsu Limited | Phased locked loop circuit including voltage controlled ring oscillator |
| JP2011024039A (ja) * | 2009-07-16 | 2011-02-03 | Toshiba Corp | 局部発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1996016471A1 (en) | CURRENT-CONTROLLED QUADRATURE OSCILLATOR BASED ON DIFFERENTIAL gm/C CELLS | |
| US6011431A (en) | Automatically tracking multiple-pole active filter | |
| JPH08242125A (ja) | 増幅器回路 | |
| US4013898A (en) | Hysteresis circuit | |
| US4724337A (en) | Automatic gain control detection circuit | |
| JPH05121973A (ja) | 増幅器 | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| US4695806A (en) | Precision remotely-switched attenuator | |
| US4340868A (en) | Current mode biquadratic active filter | |
| JPH09326676A (ja) | 移相型発振回路 | |
| EP0232699B1 (en) | An amplifier circuit suitable for use as an active filter circuit | |
| JPH0537822A (ja) | ガンマ補正回路 | |
| JPH0514119A (ja) | 積分回路 | |
| US5343170A (en) | Voltage controlled oscillator provided with negative feedback biasing | |
| US5939917A (en) | Voltage-controlled phase shifter | |
| JPS6031290B2 (ja) | シユミツトトリガ回路 | |
| JPH04294631A (ja) | 可変遅延装置 | |
| KR930007762B1 (ko) | 리액턴스 제어회로 | |
| US4626795A (en) | Differential amplifier | |
| JPH0324810B2 (ja) | ||
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JPH07321577A (ja) | 可変利得増幅回路 | |
| JPH09326675A (ja) | 移相型発振回路 | |
| US5859528A (en) | Voltage-to-current converter for outputting a current which varies in proportion to an input voltage | |
| JPH1093389A (ja) | フィルタ回路 |