JPH09326676A - 移相型発振回路 - Google Patents
移相型発振回路Info
- Publication number
- JPH09326676A JPH09326676A JP8145294A JP14529496A JPH09326676A JP H09326676 A JPH09326676 A JP H09326676A JP 8145294 A JP8145294 A JP 8145294A JP 14529496 A JP14529496 A JP 14529496A JP H09326676 A JPH09326676 A JP H09326676A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- pair
- differential
- phase shift
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 容量素子としてトランジスタのジャンクショ
ン容量を用いると、容量の変化量を大きくとることがで
きないため、発振周波数の可変幅を広く設定することが
できなかった。 【解決手段】 移相型発振回路を構成する複数段の移相
回路の各々において、差動対トランジスタQ11,Q1
2に対して一対のトランジスタQ13,Q14をカスコ
ード接続するとともに、これらトランジスタQ13,Q
14のエミッタ間にコンデンサC11を接続して時定数
回路を構成し、可変電流源13の電流I1を変え、差動
対トランジスタQ11,Q12に流れる電流を制御する
ことによって一対のトランジスタQ13,Q14の微分
エミッタ抵抗を変化させ、差動増幅回路14の時定数を
変えるようにする。
ン容量を用いると、容量の変化量を大きくとることがで
きないため、発振周波数の可変幅を広く設定することが
できなかった。 【解決手段】 移相型発振回路を構成する複数段の移相
回路の各々において、差動対トランジスタQ11,Q1
2に対して一対のトランジスタQ13,Q14をカスコ
ード接続するとともに、これらトランジスタQ13,Q
14のエミッタ間にコンデンサC11を接続して時定数
回路を構成し、可変電流源13の電流I1を変え、差動
対トランジスタQ11,Q12に流れる電流を制御する
ことによって一対のトランジスタQ13,Q14の微分
エミッタ抵抗を変化させ、差動増幅回路14の時定数を
変えるようにする。
Description
【0001】
【発明の属する技術分野】本発明は、移相型発振回路に
関し、特に差動増幅回路を基本回路構成とする移相回路
が複数段縦続接続され、正帰還ループを構成してなる移
相型発振回路に関する。
関し、特に差動増幅回路を基本回路構成とする移相回路
が複数段縦続接続され、正帰還ループを構成してなる移
相型発振回路に関する。
【0002】
【従来の技術】図4に示すように、複数段の移相回路1
01-1,101-2,……,101-nが縦続接続され、正
帰還ループを構成してなるいわゆるリングオシレータと
称される移相型発振回路において、移相回路101-1,
101-2,……,101-nとして、バイポーラトランジ
スタを用いた差動増幅回路を基本回路構成とし、この差
動増幅回路を構成する差動対トランジスタのコレクタ間
に容量素子を接続するとともに、その容量値を可変とし
た構成のものが知られている(例えば、特開平2−53
304号公報参照)。
01-1,101-2,……,101-nが縦続接続され、正
帰還ループを構成してなるいわゆるリングオシレータと
称される移相型発振回路において、移相回路101-1,
101-2,……,101-nとして、バイポーラトランジ
スタを用いた差動増幅回路を基本回路構成とし、この差
動増幅回路を構成する差動対トランジスタのコレクタ間
に容量素子を接続するとともに、その容量値を可変とし
た構成のものが知られている(例えば、特開平2−53
304号公報参照)。
【0003】その具体的な回路構成を図5に示す。同図
において、エミッタが共通接続された差動対トランジス
タQ101,Q102の各ベースが入力端子111,1
12にそれぞれ接続され、各コレクタと電源Vccとの
間には負荷抵抗R101,R102が接続されている。
この差動対トランジスタQ101,Q102のエミッタ
共通接続点とグランドとの間には定電流源113が接続
されている。以上により、差動増幅回路が構成されてい
る。そして、差動対トランジスタQ101,Q102の
各コレクタが出力端子114,115に接続されてい
る。
において、エミッタが共通接続された差動対トランジス
タQ101,Q102の各ベースが入力端子111,1
12にそれぞれ接続され、各コレクタと電源Vccとの
間には負荷抵抗R101,R102が接続されている。
この差動対トランジスタQ101,Q102のエミッタ
共通接続点とグランドとの間には定電流源113が接続
されている。以上により、差動増幅回路が構成されてい
る。そして、差動対トランジスタQ101,Q102の
各コレクタが出力端子114,115に接続されてい
る。
【0004】また、差動対トランジスタQ101のコレ
クタにはトランジスタQ103のコレクタが接続され、
このトランジスタQ103のベースおよびエミッタが共
通接続されている。同様に、差動対トランジスタQ10
2のコレクタにはトランジスタQ104のコレクタが接
続され、このトランジスタQ104のベースおよびエミ
ッタが共通接続されている。そして、トランジスタQ1
03,Q104の各ベース(エミッタ)が共通接続さ
れ、かつその共通接続点が可変直流電源116の正極側
に接続されている。以上により、差動増幅回路を基本回
路とする移相回路が構成されている。
クタにはトランジスタQ103のコレクタが接続され、
このトランジスタQ103のベースおよびエミッタが共
通接続されている。同様に、差動対トランジスタQ10
2のコレクタにはトランジスタQ104のコレクタが接
続され、このトランジスタQ104のベースおよびエミ
ッタが共通接続されている。そして、トランジスタQ1
03,Q104の各ベース(エミッタ)が共通接続さ
れ、かつその共通接続点が可変直流電源116の正極側
に接続されている。以上により、差動増幅回路を基本回
路とする移相回路が構成されている。
【0005】上記構成の移相回路は、出力端子114,
115からコンプリメンタリな信号が得られることか
ら、ジッターが少ないという特長をもっている。この移
相回路において、トランジスタQ103,Q104は、
逆バイアスが与えられることによって容量素子として機
能し、負荷抵抗R101,R102と共にRC時定数回
路を構成する。この時定数回路の時定数τによって本移
相回路の遅延時間が決まる。ここで、トランジスタQ1
03,Q104の各容量値をC、負荷抵抗R101,R
102の各抵抗値をRとすると、この時定数回路の時定
数τは、τ=R・Cとなる。
115からコンプリメンタリな信号が得られることか
ら、ジッターが少ないという特長をもっている。この移
相回路において、トランジスタQ103,Q104は、
逆バイアスが与えられることによって容量素子として機
能し、負荷抵抗R101,R102と共にRC時定数回
路を構成する。この時定数回路の時定数τによって本移
相回路の遅延時間が決まる。ここで、トランジスタQ1
03,Q104の各容量値をC、負荷抵抗R101,R
102の各抵抗値をRとすると、この時定数回路の時定
数τは、τ=R・Cとなる。
【0006】トランジスタQ103,Q104の容量、
即ちジャンクション容量Cjは、可変直流電源116に
よって与えられる逆バイアス電圧、即ちコントロール電
圧Vcの電圧値に応じて変化する。したがって、コント
ロール電圧Vcの電圧値を変えることにより時定数回路
の時定数τが変化し、これに伴って移相回路の遅延時間
が変化する。この移相回路が複数段縦続接続されて移相
型発振回路が構成されることから、移相回路個々の遅延
時間を変えることで、当該発振回路の発振周波数を任意
に設定できる。
即ちジャンクション容量Cjは、可変直流電源116に
よって与えられる逆バイアス電圧、即ちコントロール電
圧Vcの電圧値に応じて変化する。したがって、コント
ロール電圧Vcの電圧値を変えることにより時定数回路
の時定数τが変化し、これに伴って移相回路の遅延時間
が変化する。この移相回路が複数段縦続接続されて移相
型発振回路が構成されることから、移相回路個々の遅延
時間を変えることで、当該発振回路の発振周波数を任意
に設定できる。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
た従来の移相型発振回路では、コントロール電圧Vcを
5V程度変えたとしても、容量素子として用いたトラン
ジスタQ103,Q104のジャンクション容量Cjの
変化量は高々2倍程度であり、しかも寄生容量の影響を
も考慮するとその変化量は極めて小さいため、発振周波
数の可変幅を広くとることができないという問題があっ
た。一方、発振周波数の可変幅を広くとるために所望の
容量値を確保しようとすると、トランジスタのジャンク
ション容量Cjが元々小さいことから、多数のトランジ
スタを並べなくてはならず、したがって回路規模が大型
化することになる。
た従来の移相型発振回路では、コントロール電圧Vcを
5V程度変えたとしても、容量素子として用いたトラン
ジスタQ103,Q104のジャンクション容量Cjの
変化量は高々2倍程度であり、しかも寄生容量の影響を
も考慮するとその変化量は極めて小さいため、発振周波
数の可変幅を広くとることができないという問題があっ
た。一方、発振周波数の可変幅を広くとるために所望の
容量値を確保しようとすると、トランジスタのジャンク
ション容量Cjが元々小さいことから、多数のトランジ
スタを並べなくてはならず、したがって回路規模が大型
化することになる。
【0008】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、簡単な回路構成にて
発振周波数の可変幅を広く設定することが可能な移相型
発振回路を提供することにある。
であり、その目的とするところは、簡単な回路構成にて
発振周波数の可変幅を広く設定することが可能な移相型
発振回路を提供することにある。
【0009】
【課題を解決するための手段】本発明では、複数段の移
相回路が縦続接続されて正帰還ループを構成してなる移
相型発振回路において、複数段の移相回路の各々が、エ
ミッタが共通接続された差動対トランジスタ、その負荷
抵抗および差動対トランジスタのエミッタ共通接続点に
接続された電流源からなる差動増幅回路と、この差動対
トランジスタの各々に対してカスコード接続された一対
のトランジスタと、この一対のトランジスタの各エミッ
タ間に接続されたコンデンサと、一対のトランジスタの
微分エミッタ抵抗を変化させる制御手段とを有する構成
となっている。
相回路が縦続接続されて正帰還ループを構成してなる移
相型発振回路において、複数段の移相回路の各々が、エ
ミッタが共通接続された差動対トランジスタ、その負荷
抵抗および差動対トランジスタのエミッタ共通接続点に
接続された電流源からなる差動増幅回路と、この差動対
トランジスタの各々に対してカスコード接続された一対
のトランジスタと、この一対のトランジスタの各エミッ
タ間に接続されたコンデンサと、一対のトランジスタの
微分エミッタ抵抗を変化させる制御手段とを有する構成
となっている。
【0010】上記構成の移相型発振回路において、カス
コード接続された一対のトランジスタの微分エミッタ抵
抗は、これらトランジスタのエミッタ間に接続されたコ
ンデンサと共に時定数回路を構成する。この時定数回路
は、差動増幅回路の時定数を決める。したがって、一対
のトランジスタの微分エミッタ抵抗を変化させること
で、差動増幅回路の時定数、即ち移相回路の遅延時間が
変化する。その結果、コンデンサの容量値を変えなくて
も、発振周波数の可変幅を広く設定できる。
コード接続された一対のトランジスタの微分エミッタ抵
抗は、これらトランジスタのエミッタ間に接続されたコ
ンデンサと共に時定数回路を構成する。この時定数回路
は、差動増幅回路の時定数を決める。したがって、一対
のトランジスタの微分エミッタ抵抗を変化させること
で、差動増幅回路の時定数、即ち移相回路の遅延時間が
変化する。その結果、コンデンサの容量値を変えなくて
も、発振周波数の可変幅を広く設定できる。
【0011】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。なお、以下の説明
においては、単一の移相回路の具体的な回路構成につい
て述べるが、実際の移相型発振回路では、この移相回路
が複数段縦続接続され、正帰還ループを構成するものと
する。
て図面を参照しつつ詳細に説明する。なお、以下の説明
においては、単一の移相回路の具体的な回路構成につい
て述べるが、実際の移相型発振回路では、この移相回路
が複数段縦続接続され、正帰還ループを構成するものと
する。
【0012】図1は、本発明の第1実施形態を示す回路
図である。図1において、特性の揃った一対のトランジ
スタQ11,Q12が差動対トランジスタとして設けら
れ、これら差動対トランジスタQ11,Q12の各エミ
ッタが共通接続されるとともに、各ベースが入力端子1
1,12にそれぞれ接続されている。差動対トランジス
タQ11,Q12のエミッタ共通接続点とグランド(G
ND)との間には可変電流源13が接続されている。
図である。図1において、特性の揃った一対のトランジ
スタQ11,Q12が差動対トランジスタとして設けら
れ、これら差動対トランジスタQ11,Q12の各エミ
ッタが共通接続されるとともに、各ベースが入力端子1
1,12にそれぞれ接続されている。差動対トランジス
タQ11,Q12のエミッタ共通接続点とグランド(G
ND)との間には可変電流源13が接続されている。
【0013】差動対トランジスタQ11,Q12の各々
に対して、一対のトランジスタQ13,Q14がカスコ
ード接続されている。すなわち、差動対トランジスタQ
11,Q12の各コレクタに、一対のトランジスタQ1
3,Q14の各エミッタが接続されている。この一対の
トランジスタQ13,Q14の各エミッタ間には、コン
デンサC11が接続されている。一対のトランジスタQ
13,Q14の各ベースは共に電源Vccに接続されて
いる。一対のトランジスタQ13,Q14の各コレクタ
には負荷抵抗R11,R12の各一端が接続され、これ
ら負荷抵抗R11,R12の各他端は電源Vccに接続
されている。以上により、差動増幅回路14が構成され
ている。
に対して、一対のトランジスタQ13,Q14がカスコ
ード接続されている。すなわち、差動対トランジスタQ
11,Q12の各コレクタに、一対のトランジスタQ1
3,Q14の各エミッタが接続されている。この一対の
トランジスタQ13,Q14の各エミッタ間には、コン
デンサC11が接続されている。一対のトランジスタQ
13,Q14の各ベースは共に電源Vccに接続されて
いる。一対のトランジスタQ13,Q14の各コレクタ
には負荷抵抗R11,R12の各一端が接続され、これ
ら負荷抵抗R11,R12の各他端は電源Vccに接続
されている。以上により、差動増幅回路14が構成され
ている。
【0014】一対のトランジスタQ13,Q14の各コ
レクタには、エミッタフォロワ回路15を構成するトラ
ンジスタQ15,Q16の各ベースが接続されている。
トランジスタQ15,Q16の各コレクタは共に電源V
ccに接続されている。トランジスタQ15,Q16の
各エミッタとグランドとの間には、電流源16,17が
それぞれ接続されている。トランジスタQ15,Q16
の各エミッタは、出力端子18,19にそれぞれ接続さ
れている。以上により、上述した差動増幅回路14を基
本回路とする本実施形態に係る移相回路が構成されてい
る。
レクタには、エミッタフォロワ回路15を構成するトラ
ンジスタQ15,Q16の各ベースが接続されている。
トランジスタQ15,Q16の各コレクタは共に電源V
ccに接続されている。トランジスタQ15,Q16の
各エミッタとグランドとの間には、電流源16,17が
それぞれ接続されている。トランジスタQ15,Q16
の各エミッタは、出力端子18,19にそれぞれ接続さ
れている。以上により、上述した差動増幅回路14を基
本回路とする本実施形態に係る移相回路が構成されてい
る。
【0015】上記構成の第1実施形態に係る移相回路に
おいて、可変電流源13は、差動対トランジスタQ1
1,Q12に流れる電流を制御することにより、差動対
トランジスタQ11,Q12の各々に対してカスコード
接続された一対のトランジスタQ13,Q14の微分エ
ミッタ抵抗を変化させる制御手段を構成している。一対
のトランジスタQ13,Q14の微分エミッタ抵抗は、
これらトランジスタQ13,Q14の各エミッタ間に接
続されたコンデンサC11と共に時定数回路を構成す
る。
おいて、可変電流源13は、差動対トランジスタQ1
1,Q12に流れる電流を制御することにより、差動対
トランジスタQ11,Q12の各々に対してカスコード
接続された一対のトランジスタQ13,Q14の微分エ
ミッタ抵抗を変化させる制御手段を構成している。一対
のトランジスタQ13,Q14の微分エミッタ抵抗は、
これらトランジスタQ13,Q14の各エミッタ間に接
続されたコンデンサC11と共に時定数回路を構成す
る。
【0016】今、コンデンサC11の容量値をC、動作
状態により刻々と変化する一対のトランジスタQ13,
Q14の各微分エミッタ抵抗をre 、トランジスタQ1
3,Q14の各コレクタと負荷抵抗R11,R12との
接続ノードN11,N12の各寄生容量をΣCp、負荷
抵抗R11,R12の各抵抗値をRとすると、コンプリ
メンタリ動作の下においては、コンデンサC11の中間
点が接地されているものと考えられ、負荷抵抗R11,
R12の各々に対する容量値を2Cと見なすことができ
ることから、差動増幅回路14の時定数τは、 τ=2C・re +R・ΣCp となる。
状態により刻々と変化する一対のトランジスタQ13,
Q14の各微分エミッタ抵抗をre 、トランジスタQ1
3,Q14の各コレクタと負荷抵抗R11,R12との
接続ノードN11,N12の各寄生容量をΣCp、負荷
抵抗R11,R12の各抵抗値をRとすると、コンプリ
メンタリ動作の下においては、コンデンサC11の中間
点が接地されているものと考えられ、負荷抵抗R11,
R12の各々に対する容量値を2Cと見なすことができ
ることから、差動増幅回路14の時定数τは、 τ=2C・re +R・ΣCp となる。
【0017】ここで、2C・re ≫R・ΣCpという条
件、即ち微分エミッタ抵抗re およびコンデンサC11
からなる時定数回路の時定数を支配的とし、ノードN1
1,N12の各寄生容量ΣCpを無視できる程度のもの
とすれば、 τ≒2C・re となる。今、トランジスタQ13,Q14を流れる電流
をiとすると、微分エミッタ抵抗re は、pn接合の整
流特性から、 re =VT /i なる式で表される。なお、 VT =kT/q である。ここで、kはボルツマン定数、Tは絶対温度、
qは電子の電荷である。
件、即ち微分エミッタ抵抗re およびコンデンサC11
からなる時定数回路の時定数を支配的とし、ノードN1
1,N12の各寄生容量ΣCpを無視できる程度のもの
とすれば、 τ≒2C・re となる。今、トランジスタQ13,Q14を流れる電流
をiとすると、微分エミッタ抵抗re は、pn接合の整
流特性から、 re =VT /i なる式で表される。なお、 VT =kT/q である。ここで、kはボルツマン定数、Tは絶対温度、
qは電子の電荷である。
【0018】トランジスタQ13,Q14を流れる電流
iは、入力信号に応じて刻々と変化する電流であるが、
差動対トランジスタQ11,Q12を流れる電流、即ち
可変電流源13の電流(コントロール電流)I1とは比
例関係になる。よって、時定数τも電流I1に比例す
る。すなわち、 τ∝2C・(VT /I1) と表される。したがって、可変電流源13の電流I1を
変えることにより、差動増幅回路14の時定数τが変化
する。
iは、入力信号に応じて刻々と変化する電流であるが、
差動対トランジスタQ11,Q12を流れる電流、即ち
可変電流源13の電流(コントロール電流)I1とは比
例関係になる。よって、時定数τも電流I1に比例す
る。すなわち、 τ∝2C・(VT /I1) と表される。したがって、可変電流源13の電流I1を
変えることにより、差動増幅回路14の時定数τが変化
する。
【0019】上述した第1実施形態に係る移相回路を図
4に示す如く複数段縦続接続して移相型発振回路を構成
し、可変電流源13の電流I1を制御して差動増幅回路
14の時定数τ、即ち移相回路個々の遅延時間を変える
ことにより、当該発振回路の発振周波数を任意に設定で
きる。しかも、差動対トランジスタQ11,Q12の対
して一対のトランジスタQ13,Q14をカスコード接
続するとともに、これらトランジスタQ13,Q14の
エミッタ間にコンデンサC11を接続して時定数回路を
構成し、一対のトランジスタQ13,Q14の微分エミ
ッタ抵抗re を制御することによって差動増幅回路14
の時定数τを大幅に変化させるようにしたので、コンデ
ンサC11の容量値Cを変化させなくて済み、よって簡
単な回路構成にて発振周波数の可変幅を広く設定でき
る。
4に示す如く複数段縦続接続して移相型発振回路を構成
し、可変電流源13の電流I1を制御して差動増幅回路
14の時定数τ、即ち移相回路個々の遅延時間を変える
ことにより、当該発振回路の発振周波数を任意に設定で
きる。しかも、差動対トランジスタQ11,Q12の対
して一対のトランジスタQ13,Q14をカスコード接
続するとともに、これらトランジスタQ13,Q14の
エミッタ間にコンデンサC11を接続して時定数回路を
構成し、一対のトランジスタQ13,Q14の微分エミ
ッタ抵抗re を制御することによって差動増幅回路14
の時定数τを大幅に変化させるようにしたので、コンデ
ンサC11の容量値Cを変化させなくて済み、よって簡
単な回路構成にて発振周波数の可変幅を広く設定でき
る。
【0020】図2は、本発明の第2実施形態を示す回路
図である。図2において、特性の揃った一対のトランジ
スタQ21,Q22が差動対トランジスタとして設けら
れ、これら差動対トランジスタQ21,Q22の各エミ
ッタが共通接続されるとともに、各ベースが入力端子2
1,22にそれぞれ接続されている。差動対トランジス
タQ21,Q22のエミッタ共通接続点とグランド(G
ND)との間には定電流源23が接続されている。
図である。図2において、特性の揃った一対のトランジ
スタQ21,Q22が差動対トランジスタとして設けら
れ、これら差動対トランジスタQ21,Q22の各エミ
ッタが共通接続されるとともに、各ベースが入力端子2
1,22にそれぞれ接続されている。差動対トランジス
タQ21,Q22のエミッタ共通接続点とグランド(G
ND)との間には定電流源23が接続されている。
【0021】差動対トランジスタQ21,Q22の各々
に対して、一対のトランジスタQ23,Q24がカスコ
ード接続されている。すなわち、差動対トランジスタQ
21,Q22の各コレクタに、一対のトランジスタQ2
3,Q24の各エミッタが接続されている。この一対の
トランジスタQ23,Q24の各エミッタ間には、コン
デンサC21が接続されている。一対のトランジスタQ
23,Q24の各ベースは共に電源Vccに接続されて
いる。
に対して、一対のトランジスタQ23,Q24がカスコ
ード接続されている。すなわち、差動対トランジスタQ
21,Q22の各コレクタに、一対のトランジスタQ2
3,Q24の各エミッタが接続されている。この一対の
トランジスタQ23,Q24の各エミッタ間には、コン
デンサC21が接続されている。一対のトランジスタQ
23,Q24の各ベースは共に電源Vccに接続されて
いる。
【0022】一対のトランジスタQ23,Q24の各コ
レクタには負荷抵抗R21,R22の各一端が接続さ
れ、これら負荷抵抗R21,R22の各他端は電源Vc
cに接続されている。また、一対のトランジスタQ2
3,Q24の各エミッタとグランドとの間には、これら
トランジスタQ23,Q24の各エミッタにアイドリン
グ電流を流す可変電流源24,25がそれぞれ接続され
ている。以上により、差動増幅回路26が構成されてい
る。
レクタには負荷抵抗R21,R22の各一端が接続さ
れ、これら負荷抵抗R21,R22の各他端は電源Vc
cに接続されている。また、一対のトランジスタQ2
3,Q24の各エミッタとグランドとの間には、これら
トランジスタQ23,Q24の各エミッタにアイドリン
グ電流を流す可変電流源24,25がそれぞれ接続され
ている。以上により、差動増幅回路26が構成されてい
る。
【0023】一対のトランジスタQ23,Q24の各コ
レクタには、エミッタフォロワ回路27を構成するトラ
ンジスタQ25,Q26の各ベースが接続されている。
トランジスタQ25,Q26の各コレクタは共に電源V
ccに接続されている。トランジスタQ25,Q26の
各エミッタとグランドとの間には、電流源28,29が
それぞれ接続されている。トランジスタQ25,Q26
の各エミッタは、出力端子30,31にそれぞれ接続さ
れている。以上により、上述した差動増幅回路26を基
本回路とする本実施形態に係る移相回路が構成されてい
る。
レクタには、エミッタフォロワ回路27を構成するトラ
ンジスタQ25,Q26の各ベースが接続されている。
トランジスタQ25,Q26の各コレクタは共に電源V
ccに接続されている。トランジスタQ25,Q26の
各エミッタとグランドとの間には、電流源28,29が
それぞれ接続されている。トランジスタQ25,Q26
の各エミッタは、出力端子30,31にそれぞれ接続さ
れている。以上により、上述した差動増幅回路26を基
本回路とする本実施形態に係る移相回路が構成されてい
る。
【0024】上記構成の第2実施形態に係る移相回路に
おいて、可変電流源24,25は、差動対トランジスタ
Q21,Q22に対してカスコード接続された一対のト
ランジスタQ23,Q24の各エミッタに流すアイドリ
ング電流、即ち無信号入力時に流れるエミッタ電流を制
御することにより、これらトランジスタQ23,Q24
の微分エミッタ抵抗を変化させる制御手段を構成してい
る。一対のトランジスタQ23,Q24の微分エミッタ
抵抗は、これらトランジスタQ23,Q24の各エミッ
タ間に接続されたコンデンサC21と共に時定数回路を
構成する。
おいて、可変電流源24,25は、差動対トランジスタ
Q21,Q22に対してカスコード接続された一対のト
ランジスタQ23,Q24の各エミッタに流すアイドリ
ング電流、即ち無信号入力時に流れるエミッタ電流を制
御することにより、これらトランジスタQ23,Q24
の微分エミッタ抵抗を変化させる制御手段を構成してい
る。一対のトランジスタQ23,Q24の微分エミッタ
抵抗は、これらトランジスタQ23,Q24の各エミッ
タ間に接続されたコンデンサC21と共に時定数回路を
構成する。
【0025】今、コンデンサC21の容量値をC、動作
状態により刻々と変化する一対のトランジスタQ23,
Q24の各微分エミッタ抵抗をre 、トランジスタQ2
3,Q24の各コレクタと負荷抵抗R21,R22との
接続ノードN21,N22の各寄生容量をΣCp、負荷
抵抗R21,R22の各抵抗値をRとすると、差動増幅
回路26の時定数τは、 τ=2C・re +R・ΣCp となる。
状態により刻々と変化する一対のトランジスタQ23,
Q24の各微分エミッタ抵抗をre 、トランジスタQ2
3,Q24の各コレクタと負荷抵抗R21,R22との
接続ノードN21,N22の各寄生容量をΣCp、負荷
抵抗R21,R22の各抵抗値をRとすると、差動増幅
回路26の時定数τは、 τ=2C・re +R・ΣCp となる。
【0026】ここで、2C・re ≫R・ΣCpという条
件、即ち微分エミッタ抵抗re およびコンデンサC21
からなる時定数回路の時定数を支配的とし、ノードN2
1,N22の各寄生容量ΣCpを無視できる程度のもの
とすれば、 τ≒2C・re となる。今、トランジスタQ23,Q24を流れる電流
をiとすると、微分エミッタ抵抗re は、 re =VT /i なる式で表される。なお、 VT =kT/q である。ここで、kはボルツマン定数、Tは絶対温度、
qは電子の電荷である。
件、即ち微分エミッタ抵抗re およびコンデンサC21
からなる時定数回路の時定数を支配的とし、ノードN2
1,N22の各寄生容量ΣCpを無視できる程度のもの
とすれば、 τ≒2C・re となる。今、トランジスタQ23,Q24を流れる電流
をiとすると、微分エミッタ抵抗re は、 re =VT /i なる式で表される。なお、 VT =kT/q である。ここで、kはボルツマン定数、Tは絶対温度、
qは電子の電荷である。
【0027】トランジスタQ23,Q24を流れる電流
iは、入力信号に応じて刻々と変化する電流であるが、
無信号入力時にトランジスタQ23,Q24のエミッタ
に流れるアイドリング電流が変わることによっても変化
する。したがって、可変電流源24,25によってトラ
ンジスタQ23,Q24のエミッタに流すアイドリング
電流を制御し、電流iを変えることにより、差動増幅回
路26の時定数τが変化する。
iは、入力信号に応じて刻々と変化する電流であるが、
無信号入力時にトランジスタQ23,Q24のエミッタ
に流れるアイドリング電流が変わることによっても変化
する。したがって、可変電流源24,25によってトラ
ンジスタQ23,Q24のエミッタに流すアイドリング
電流を制御し、電流iを変えることにより、差動増幅回
路26の時定数τが変化する。
【0028】上述した第2実施形態に係る移相回路を図
4に示す如く複数段縦続接続して移相型発振回路を構成
し、可変電流源24,25の電流I2を制御して差動増
幅回路26の時定数τ、即ち移相回路個々の遅延時間を
変えることにより、当該発振回路の発振周波数を任意に
設定できる。しかも、差動対トランジスタQ21,Q2
2の対して一対のトランジスタQ23,Q24をカスコ
ード接続するとともに、これらトランジスタQ23,Q
24のエミッタ間にコンデンサC21を接続して時定数
回路を構成し、一対のトランジスタQ23,Q24の微
分エミッタ抵抗re を制御することによって差動増幅回
路26の時定数τを大幅に変化させるようにしたので、
コンデンサC21の容量値Cを変化させなくて済み、よ
って簡単な回路構成にて発振周波数の可変幅を広く設定
できる。
4に示す如く複数段縦続接続して移相型発振回路を構成
し、可変電流源24,25の電流I2を制御して差動増
幅回路26の時定数τ、即ち移相回路個々の遅延時間を
変えることにより、当該発振回路の発振周波数を任意に
設定できる。しかも、差動対トランジスタQ21,Q2
2の対して一対のトランジスタQ23,Q24をカスコ
ード接続するとともに、これらトランジスタQ23,Q
24のエミッタ間にコンデンサC21を接続して時定数
回路を構成し、一対のトランジスタQ23,Q24の微
分エミッタ抵抗re を制御することによって差動増幅回
路26の時定数τを大幅に変化させるようにしたので、
コンデンサC21の容量値Cを変化させなくて済み、よ
って簡単な回路構成にて発振周波数の可変幅を広く設定
できる。
【0029】また、本実施形態においては、差動対トラ
ンジスタQ21,Q22のエミッタ共通接続点に接続さ
れた電流源を定電流源23としていることから、この定
電流源23の電流値I1および負荷抵抗R21,R22
の抵抗値Rで決まる出力振幅が一定となる。したがっ
て、可変電流源24,25の電流I2を制御することに
よって発振周波数を変化させた場合であっても、出力振
幅を一定に維持することができる。
ンジスタQ21,Q22のエミッタ共通接続点に接続さ
れた電流源を定電流源23としていることから、この定
電流源23の電流値I1および負荷抵抗R21,R22
の抵抗値Rで決まる出力振幅が一定となる。したがっ
て、可変電流源24,25の電流I2を制御することに
よって発振周波数を変化させた場合であっても、出力振
幅を一定に維持することができる。
【0030】図3は、本発明の第3実施形態を示す回路
図である。図3において、特性の揃った一対のトランジ
スタQ31,Q32が差動対トランジスタとして設けら
れ、これら差動対トランジスタQ31,Q32の各エミ
ッタが共通接続されるとともに、各ベースが入力端子4
1,42にそれぞれ接続されている。差動対トランジス
タQ31,Q32のエミッタ共通接続点とグランド(G
ND)との間には可変電流源43が接続されている。
図である。図3において、特性の揃った一対のトランジ
スタQ31,Q32が差動対トランジスタとして設けら
れ、これら差動対トランジスタQ31,Q32の各エミ
ッタが共通接続されるとともに、各ベースが入力端子4
1,42にそれぞれ接続されている。差動対トランジス
タQ31,Q32のエミッタ共通接続点とグランド(G
ND)との間には可変電流源43が接続されている。
【0031】差動対トランジスタQ31,Q32の各々
に対して、一対のトランジスタQ33,Q34がカスコ
ード接続されている。すなわち、差動対トランジスタQ
31,Q32の各コレクタに、一対のトランジスタQ3
3,Q34の各エミッタが接続されている。この一対の
トランジスタQ33,Q34の各エミッタ間には、コン
デンサC31が接続されている。一対のトランジスタQ
33,Q34の各ベースは共に電源Vccに接続されて
いる。
に対して、一対のトランジスタQ33,Q34がカスコ
ード接続されている。すなわち、差動対トランジスタQ
31,Q32の各コレクタに、一対のトランジスタQ3
3,Q34の各エミッタが接続されている。この一対の
トランジスタQ33,Q34の各エミッタ間には、コン
デンサC31が接続されている。一対のトランジスタQ
33,Q34の各ベースは共に電源Vccに接続されて
いる。
【0032】一対のトランジスタQ33,Q34の各コ
レクタには負荷抵抗R31,R32の各一端が接続さ
れ、これら負荷抵抗R31,R32の各他端は電源Vc
cに接続されている。また、一対のトランジスタQ3
3,Q34の各エミッタとグランドとの間には、これら
トランジスタQ33,Q34の各エミッタに一定のアイ
ドリング電流を流す定電流源44,45がそれぞれ接続
されている。以上により、差動増幅回路46が構成され
ている。
レクタには負荷抵抗R31,R32の各一端が接続さ
れ、これら負荷抵抗R31,R32の各他端は電源Vc
cに接続されている。また、一対のトランジスタQ3
3,Q34の各エミッタとグランドとの間には、これら
トランジスタQ33,Q34の各エミッタに一定のアイ
ドリング電流を流す定電流源44,45がそれぞれ接続
されている。以上により、差動増幅回路46が構成され
ている。
【0033】一対のトランジスタQ33,Q34の各コ
レクタには、エミッタフォロワ回路47を構成するトラ
ンジスタQ35,Q36の各ベースが接続されている。
トランジスタQ35,Q36の各コレクタは共に電源V
ccに接続されている。トランジスタQ35,Q36の
各エミッタとグランドとの間には、電流源48,49が
それぞれ接続されている。トランジスタQ35,Q36
の各エミッタは、出力端子50,51にそれぞれ接続さ
れている。以上により、上述した差動増幅回路46を基
本回路とする本実施形態に係る移相回路が構成されてい
る。
レクタには、エミッタフォロワ回路47を構成するトラ
ンジスタQ35,Q36の各ベースが接続されている。
トランジスタQ35,Q36の各コレクタは共に電源V
ccに接続されている。トランジスタQ35,Q36の
各エミッタとグランドとの間には、電流源48,49が
それぞれ接続されている。トランジスタQ35,Q36
の各エミッタは、出力端子50,51にそれぞれ接続さ
れている。以上により、上述した差動増幅回路46を基
本回路とする本実施形態に係る移相回路が構成されてい
る。
【0034】上記構成の第3実施形態に係る移相回路に
おいて、可変電流源43は、差動対トランジスタQ3
1,Q32に流れる電流を制御することにより、差動対
トランジスタQ31,Q32の各々に対してカスコード
接続された一対のトランジスタQ33,Q34の微分エ
ミッタ抵抗を変化させる制御手段を構成している。一対
のトランジスタQ33,Q34の微分エミッタ抵抗は、
これらトランジスタQ33,Q34の各エミッタ間に接
続されたコンデンサC31と共に時定数回路を構成す
る。
おいて、可変電流源43は、差動対トランジスタQ3
1,Q32に流れる電流を制御することにより、差動対
トランジスタQ31,Q32の各々に対してカスコード
接続された一対のトランジスタQ33,Q34の微分エ
ミッタ抵抗を変化させる制御手段を構成している。一対
のトランジスタQ33,Q34の微分エミッタ抵抗は、
これらトランジスタQ33,Q34の各エミッタ間に接
続されたコンデンサC31と共に時定数回路を構成す
る。
【0035】今、コンデンサC31の容量値をC、動作
状態により刻々と変化する一対のトランジスタQ33,
Q34の各微分エミッタ抵抗をre 、トランジスタQ3
3,Q34の各コレクタと負荷抵抗R31,R32との
接続ノードN31,N32の各寄生容量をΣCp、負荷
抵抗R31,R32の各抵抗値をRとすると、差動増幅
回路46の時定数τは、 τ=2C・re +R・ΣCp となる。
状態により刻々と変化する一対のトランジスタQ33,
Q34の各微分エミッタ抵抗をre 、トランジスタQ3
3,Q34の各コレクタと負荷抵抗R31,R32との
接続ノードN31,N32の各寄生容量をΣCp、負荷
抵抗R31,R32の各抵抗値をRとすると、差動増幅
回路46の時定数τは、 τ=2C・re +R・ΣCp となる。
【0036】ここで、2C・re ≫R・ΣCpという条
件、即ち微分エミッタ抵抗re およびコンデンサC31
からなる時定数回路の時定数を支配的とし、ノードN3
1,N32の各寄生容量ΣCpを無視できる程度のもの
とすれば、 τ≒2C・re となる。今、トランジスタQ33,Q34を流れる電流
をiとすると、微分エミッタ抵抗re は、 re =VT /i なる式で表される。なお、 VT =kT/q である。ここで、kはボルツマン定数、Tは絶対温度、
qは電子の電荷である。
件、即ち微分エミッタ抵抗re およびコンデンサC31
からなる時定数回路の時定数を支配的とし、ノードN3
1,N32の各寄生容量ΣCpを無視できる程度のもの
とすれば、 τ≒2C・re となる。今、トランジスタQ33,Q34を流れる電流
をiとすると、微分エミッタ抵抗re は、 re =VT /i なる式で表される。なお、 VT =kT/q である。ここで、kはボルツマン定数、Tは絶対温度、
qは電子の電荷である。
【0037】トランジスタQ33,Q34を流れる電流
iは、入力信号に応じて刻々と変化する電流であるが、
差動対トランジスタQ31,Q32を流れる電流、即ち
可変電流源43の電流(コントロール電流)I1とは比
例関係になる。よって、時定数τも電流I1に比例す
る。すなわち、 τ∝2C・(VT /I1) と表される。したがって、可変電流源43の電流I1を
変えることにより、差動増幅回路46の時定数τが変化
する。
iは、入力信号に応じて刻々と変化する電流であるが、
差動対トランジスタQ31,Q32を流れる電流、即ち
可変電流源43の電流(コントロール電流)I1とは比
例関係になる。よって、時定数τも電流I1に比例す
る。すなわち、 τ∝2C・(VT /I1) と表される。したがって、可変電流源43の電流I1を
変えることにより、差動増幅回路46の時定数τが変化
する。
【0038】上述した第3実施形態に係る移相回路を図
4に示す如く複数段縦続接続して移相型発振回路を構成
し、可変電流源43の電流I1を制御して差動増幅回路
46の時定数τ、即ち移相回路個々の遅延時間を変える
ことにより、当該発振回路の発振周波数を任意に設定で
きる。しかも、差動対トランジスタQ31,Q32の対
して一対のトランジスタQ33,Q34をカスコード接
続するとともに、これらトランジスタQ33,Q34の
エミッタ間にコンデンサC31を接続して時定数回路を
構成し、一対のトランジスタQ33,Q34の微分エミ
ッタ抵抗re を制御することによって差動増幅回路46
の時定数τを大幅に変化させるようにしたので、コンデ
ンサC21の容量値Cを変化させなくて済み、よって簡
単な回路構成にて発振周波数の可変幅を広く設定でき
る。
4に示す如く複数段縦続接続して移相型発振回路を構成
し、可変電流源43の電流I1を制御して差動増幅回路
46の時定数τ、即ち移相回路個々の遅延時間を変える
ことにより、当該発振回路の発振周波数を任意に設定で
きる。しかも、差動対トランジスタQ31,Q32の対
して一対のトランジスタQ33,Q34をカスコード接
続するとともに、これらトランジスタQ33,Q34の
エミッタ間にコンデンサC31を接続して時定数回路を
構成し、一対のトランジスタQ33,Q34の微分エミ
ッタ抵抗re を制御することによって差動増幅回路46
の時定数τを大幅に変化させるようにしたので、コンデ
ンサC21の容量値Cを変化させなくて済み、よって簡
単な回路構成にて発振周波数の可変幅を広く設定でき
る。
【0039】また、本実施形態においては、可変電流源
43の電流値I1および負荷抵抗R21,R22の抵抗
値Rで決まる出力振幅が、可変電流源43の電流値I1
に応じて変化することになるものの、定電流源45,4
6によって一対のトランジスタQ33,Q34のエミッ
タに一定のアイドリング電流を流すようにしたことによ
り、トランジスタQ33,Q34に流れるトータルの電
流iの変化量を小さくし、微分エミッタ抵抗re の変化
量を小さく抑えることができるので、制御性をより向上
できることになる。
43の電流値I1および負荷抵抗R21,R22の抵抗
値Rで決まる出力振幅が、可変電流源43の電流値I1
に応じて変化することになるものの、定電流源45,4
6によって一対のトランジスタQ33,Q34のエミッ
タに一定のアイドリング電流を流すようにしたことによ
り、トランジスタQ33,Q34に流れるトータルの電
流iの変化量を小さくし、微分エミッタ抵抗re の変化
量を小さく抑えることができるので、制御性をより向上
できることになる。
【0040】
【発明の効果】以上説明したように、本発明によれば、
移相型発振回路を構成する複数段の移相回路の各々にお
いて、差動対トランジスタに対して一対のトランジスタ
をカスコード接続するとともに、この一対のトランジス
タのエミッタ間にコンデンサを接続して時定数回路を構
成し、一対のトランジスタの微分エミッタ抵抗を変化さ
せるようにしたことにより、コンデンサの容量値を変化
させなくても差動増幅回路の時定数を大幅に変えること
ができるので、簡単な回路構成にて発振周波数の可変幅
を広く設定できることになる。
移相型発振回路を構成する複数段の移相回路の各々にお
いて、差動対トランジスタに対して一対のトランジスタ
をカスコード接続するとともに、この一対のトランジス
タのエミッタ間にコンデンサを接続して時定数回路を構
成し、一対のトランジスタの微分エミッタ抵抗を変化さ
せるようにしたことにより、コンデンサの容量値を変化
させなくても差動増幅回路の時定数を大幅に変えること
ができるので、簡単な回路構成にて発振周波数の可変幅
を広く設定できることになる。
【図1】本発明の第1実施形態を示す回路図である。
【図2】本発明の第2実施形態を示す回路図である。
【図3】本発明の第3実施形態を示す回路図である。
【図4】移相型発振回路の基本構成を示すブロック図で
ある。
ある。
【図5】従来例を示す回路図である。
13,24,25,43 可変電流源 14,26,
46 差動増幅回路 15,27,47 エミッタフォロワ回路 16,17,23,28,29,44,45,48,4
9 定電流源 Q11,Q12,Q21,Q22,Q31,Q32 差
動対トランジスタ
46 差動増幅回路 15,27,47 エミッタフォロワ回路 16,17,23,28,29,44,45,48,4
9 定電流源 Q11,Q12,Q21,Q22,Q31,Q32 差
動対トランジスタ
Claims (4)
- 【請求項1】 複数段の移相回路が縦続接続され、正帰
還ループを構成してなる移相型発振回路であって、 前記複数段の移相回路の各々は、 エミッタが共通接続された差動対トランジスタ、その負
荷抵抗および前記差動対トランジスタのエミッタ共通接
続点に接続された電流源からなる差動増幅回路と、 前記差動対トランジスタの各々に対してカスコード接続
された一対のトランジスタと、 前記一対のトランジスタの各エミッタ間に接続されたコ
ンデンサと、 前記一対のトランジスタの微分エミッタ抵抗を変化させ
る制御手段とを有することを特徴とする移相型発振回
路。 - 【請求項2】 前記電流源は、可変電流源からなること
によって前記制御手段を構成し、前記差動対トランジス
タに流れる電流を制御することによって前記一対のトラ
ンジスタの微分エミッタ抵抗を変化させることを特徴と
する請求項1記載の移相型発振回路。 - 【請求項3】 前記制御手段は、前記一対のトランジス
タの各エミッタにアイドリング電流を流す可変電流源か
らなり、前記アイドリング電流を制御することによって
前記一対のトランジスタの微分エミッタ抵抗を変化させ
ることを特徴とする請求項1記載の移相型発振回路。 - 【請求項4】 前記一対のトランジスタの各エミッタに
一定のアイドリング電流を流す定電流源を有することを
特徴とする請求項2記載の移相型発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8145294A JPH09326676A (ja) | 1996-06-07 | 1996-06-07 | 移相型発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8145294A JPH09326676A (ja) | 1996-06-07 | 1996-06-07 | 移相型発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09326676A true JPH09326676A (ja) | 1997-12-16 |
Family
ID=15381824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8145294A Pending JPH09326676A (ja) | 1996-06-07 | 1996-06-07 | 移相型発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09326676A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501583B1 (en) | 1998-10-23 | 2002-12-31 | Opnext Japan, Inc. | Optical receiver module optical transmitter module phase-locked loop circuit voltage-controlled oscillator and frequency response controllable amplifier |
WO2007072551A1 (ja) * | 2005-12-20 | 2007-06-28 | Fujitsu Limited | 電圧制御リングオシレータ |
WO2007072549A1 (ja) * | 2005-12-20 | 2007-06-28 | Fujitsu Limited | 発振器 |
JP2011024039A (ja) * | 2009-07-16 | 2011-02-03 | Toshiba Corp | 局部発振器 |
-
1996
- 1996-06-07 JP JP8145294A patent/JPH09326676A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501583B1 (en) | 1998-10-23 | 2002-12-31 | Opnext Japan, Inc. | Optical receiver module optical transmitter module phase-locked loop circuit voltage-controlled oscillator and frequency response controllable amplifier |
WO2007072551A1 (ja) * | 2005-12-20 | 2007-06-28 | Fujitsu Limited | 電圧制御リングオシレータ |
WO2007072549A1 (ja) * | 2005-12-20 | 2007-06-28 | Fujitsu Limited | 発振器 |
JPWO2007072551A1 (ja) * | 2005-12-20 | 2009-05-28 | 富士通株式会社 | 電圧制御リングオシレータ |
JPWO2007072549A1 (ja) * | 2005-12-20 | 2009-05-28 | 富士通株式会社 | 発振器 |
US8044727B2 (en) | 2005-12-20 | 2011-10-25 | Fujitsu Limited | Phased locked loop circuit including voltage controlled ring oscillator |
JP2011024039A (ja) * | 2009-07-16 | 2011-02-03 | Toshiba Corp | 局部発振器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1996016471A1 (en) | CURRENT-CONTROLLED QUADRATURE OSCILLATOR BASED ON DIFFERENTIAL gm/C CELLS | |
US6011431A (en) | Automatically tracking multiple-pole active filter | |
JPH08242125A (ja) | 増幅器回路 | |
US4013898A (en) | Hysteresis circuit | |
US4724337A (en) | Automatic gain control detection circuit | |
JPH05121973A (ja) | 増幅器 | |
US4468628A (en) | Differential amplifier with high common-mode rejection | |
US4695806A (en) | Precision remotely-switched attenuator | |
US4340868A (en) | Current mode biquadratic active filter | |
JPH09326676A (ja) | 移相型発振回路 | |
EP0232699B1 (en) | An amplifier circuit suitable for use as an active filter circuit | |
JPH0537822A (ja) | ガンマ補正回路 | |
JPH0514119A (ja) | 積分回路 | |
US5343170A (en) | Voltage controlled oscillator provided with negative feedback biasing | |
US5939917A (en) | Voltage-controlled phase shifter | |
JPS6031290B2 (ja) | シユミツトトリガ回路 | |
JPH04294631A (ja) | 可変遅延装置 | |
KR930007762B1 (ko) | 리액턴스 제어회로 | |
US4626795A (en) | Differential amplifier | |
JPH0324810B2 (ja) | ||
JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
JPH07321577A (ja) | 可変利得増幅回路 | |
JPH09326675A (ja) | 移相型発振回路 | |
US5859528A (en) | Voltage-to-current converter for outputting a current which varies in proportion to an input voltage | |
JPH1093389A (ja) | フィルタ回路 |