JP2016529693A - 平坦化によってはんだパッド形態差を低減する方法 - Google Patents

平坦化によってはんだパッド形態差を低減する方法 Download PDF

Info

Publication number
JP2016529693A
JP2016529693A JP2016520772A JP2016520772A JP2016529693A JP 2016529693 A JP2016529693 A JP 2016529693A JP 2016520772 A JP2016520772 A JP 2016520772A JP 2016520772 A JP2016520772 A JP 2016520772A JP 2016529693 A JP2016529693 A JP 2016529693A
Authority
JP
Japan
Prior art keywords
solder
metal layer
solder pad
chip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016520772A
Other languages
English (en)
Other versions
JP2016529693A5 (ja
JP6762871B2 (ja
Inventor
レイ，ジプ
スキアッフィーノ，ステファノ
ハー ニッケル，アレクサンデル
ハー ニッケル，アレクサンデル
グアン ング，ムーイ
グアン ング，ムーイ
アクラム，サルマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2016529693A publication Critical patent/JP2016529693A/ja
Publication of JP2016529693A5 publication Critical patent/JP2016529693A5/ja
Application granted granted Critical
Publication of JP6762871B2 publication Critical patent/JP6762871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

より信頼性のある接合をチップ４０と基板６２との間に確保するために、チップ４０上の複数のはんだパンプの頂面を同じ平面内にさせる技術が開示される。チップ４０は、異なる高さを有し得るはんだパッド４２、４４を備える。はんだパッド４２、４４間に誘電体層５０が形成される。はんだパッド４２、４４の上に比較的厚い金属層５２がめっきされる。金属層５２は、はんだパッド４２、４４の上の金属層５２の頂面を同じ平面内且つ誘電体層５０よりも上方にさせるように平坦化される。平坦化された金属層部分５２の上に、実質的に均一な薄いはんだ層５８が堆積されて、はんだバンプの頂面が実質的に同じ平面内にされる。この平面は、チップ４０の頂面に実質的に平行、あるいはチップ４０の頂面に対して或る角度にあるとし得る。そして、チップ４０が、対応する金属パッド６４を有する基板６２の上に位置付けられ、はんだ５８が基板パッド６４にリフローあるいは超音波ボンディングされる。

Description

本発明は、チップを基板にはんだ接合することに関し、特に、チップ上のパッドと基板上のパッドとの間のはんだ接続の信頼性を向上させる技術に関する。
例えば半導体チップ又はセラミックサブマウントなどのチップの上に金属パッドを設け、そして、それらのパッド上にはんだバンプを置くことが一般的である。パッドは、チップの厚さが様々であることに起因して、あるいはパッドが様々な厚さを有することに起因して、異なる高さを有し得る。そして、チップが、対応する金属パッドを含んだいっそう大きい基板の上に位置付けられ、はんだパンプがリフローされることで、対向するパッドがともに接合されて、チップと基板との間の電気接続が形成される。
はんだバンプは、何十ミクロンから何百ミクロンの間の高さを有し得る。このような寸法は典型的に、チップ上のパッド同士の高さの差より何倍も大きく、故に、リフローにおいて、各パッド上に、対向する基板上のパッドへの間隙にまたがる架け橋となるのに十分な体積のはんだが存在する。また、はんだバンプ自体のサイズが幾分異なるが、上記の比較的大きい体積のはんだは、対向する基板上のパッドへの間隙にまたがる架け橋となるのに十分である。
しかしながら、非常に小さいチップパッドでは、あるいは非常に密集したパッドでは、より少ないはんだを使用しなければならない。各パッド上の小さい体積のはんだでは、チップ上のパッドの高さの差が大きすぎることに起因して、リフロー中にはんだバンプと対向パッドとの間の間隙を橋渡しするのに十分でない箇所が存在する。故に、パッドのサイズ及び／又はそれらのピッチが制約される。
図１Ａ−１Ｃ並びに図２Ａ及び２Ｂは、高さの差を有するパッドとともに不十分なサイズのはんだバンプが使用されることに伴う問題を示している。
図１Ａには、小さいはんだバンプの恩恵を受け得る半導体チップ、セラミックサブマウント又はその他のチップとし得るチップ１０が示されている。チップ１０は、小さい金属はんだパッド１２と、高さ的にはんだパッド１２よりも低い小さいはんだ領域１４とを有している。チップ１０は、このようなパッド１２又は領域１４のアレイを有し得る。領域１４は、パッド１２よりも低い高さを持つはんだ取付け領域（これはまた、別の金属パッドであってもよい）を表す。小さいはんだバンプ１６及び１８が、パッド１２及び領域１４の上に置かれて、表面上で幾分広がる。はんだバンプ１６及び１８の体積は同じであると仮定する。パッド１２又は領域１４がもっと大きいとした場合には、はんだバンプ１６及び１８は、はんだの表面張力によって球体に似たものとなり得る。
全ての実施形態において、はんだバンプは、例えば錫、鉛、銀、金、ニッケル、その他の金属、及びこれらの合金など、従来通りとし得る。
図１Ｂにて、チップ１０が基板２０の上に位置付けられる。留意されたいことは、どのように、はんだバンプ１６が基板２０上の対向する金属パッド２２に押し当てられ、しかし、はんだバンプ１８が基板２０上の対向するパッド２４から僅かに離隔されるかである。
図１Ｃにて、図１Ｂの構造が加熱されて、はんだがリフローされる。はんだバンプ１６はパッド１２と２２との間に良好な接合を形成するが、はんだバンプ１８は、２つの部分１８Ａ及び１８Ｂに分離し、パッド２４と領域１４との間に信頼性のない接続を形成する。故に、より多くのはんだが必要とされ、また、はんだパッド／領域はもっと大きいか、もっと隔てられるかを必要とする。従って、パッド／領域の高低差は、はんだパッド／領域のサイズ及び／又は密度を制約する。
図２Ａにおいて、チップ２６は、パッド２８及びより低い高さのはんだ領域３０を、パッド２８と領域３０との間の誘電体部分３２とともに有している。パッド２８及び領域３０の上に、同じ体積のはんだの、凹状のはんだバンプ３４及び３６が形成されている。
図２Ｂにて、チップ２６が基板２０の上に位置付けられる。留意されたいことは、どのように、はんだバンプ３４が基板２０上の対向する金属パッド２２に押し当てられ、しかし、はんだバンプ３６が基板２０上の対向するパッド２４から僅かに離隔されるかである。
リフロー又は超音波ボンディングプロセスにおいて、はんだバンプ３６は、対向するパッド２４への良好な接続を作り出さないことになる。
必要とされるのは、チップ上のはんだパッド又ははんだ領域の高さが異なる場合に、はんだバンプを用いて作製される接続の信頼性を向上させる技術である。
一実施形態において、少なくとも２つのパッドが異なる高さを持つチップが形成される。この開示の目的では、パッドは、はんだバンプが置かれるべきチップの如何なる領域をも含み得る。パッドは典型的に、パターニングされた金属層である。誘電体領域が、パッド間に形成され、パッドよりも大きい高さを有する。
パッドは、比較的厚い金属層を形成するようにめっきされる。パッドの上の金属層部分は、当該金属が誘電体領域と幾らか重なることに起因して、また、めっきプロセスにおける不均一性に起因して平面的でない。他の金属堆積技術も使用され得るが、めっきは、数ある利点の中でとりわけ、より微細なレゾリューションをもたらし得る。
次いで、化学機械研磨（ＣＭＰ）プロセス（又はその他の平坦化プロセス）を実行して、誘電体領域よりも幾らか上方の高さまで、金属層部分が平坦化される。この段階で、金属層部分は、全てが同じ平面内のはんだパッドを形成する。
次いで、平坦化された金属層の上に、例えばめっき、スクリーン印刷、又はその他の手段などによって、均一なはんだ層が形成される。故に、金属層部分の上に得られるはんだ層は、実質的に同じ平面内にあるはずである。
ブランケット（全面）シード層と該シード層の上のパターニングされたレジスト層とを用いてめっきを行った場合、その後、レジスト層とその下にあったシード層とがエッチング除去されて、金属パッド同士が電気的に分離される。
そして、得られたはんだ部分が、基板の対応するパッドに接合され得る。斯くなる接続は、非常に少量のはんだのみで高い信頼性を持つ。パッドは、はんだがパッド同士を短絡させることなく、非常に小さく且つ／或いは非常に密集して製造され得る。
頻繁に、はんだバンプは例えば金などの貴金属で形成されている。本プロセスは、信頼性ある相互接続に必要なはんだの量を大いに削減して、相当なコストを節減する。
このプロセスは、個片化後の個々のチップに対して行われてもよいし、個片化前にウェハスケールで行われてもよい。
様々なその他の実施形態も開示される。
ウェハの後続処理のために半導体ウェハを平坦化することは、よく知られており、米国特許第６，７４６，３１７号に記載されている。本発明のプロセスは、チップ表面よりも上の高さにあるはんだパッドのみを平坦化する。
例えば米国特許第５，９０１，４３７号及び６，６６０，９４４号などに記載されるように、はんだバンプ自体を平坦化することも知られている。しかしながら、はんだバンプはパッドに対して弱い接合を有するので、そのような平坦化ははんだバンプを払い落としてしまい得る。また、そのような平坦化は、比較的軟らかいはんだバンプを横に広げて、信頼性問題を引き起こし得る。
本プロセスは、従来技術に伴うこのような欠点を回避するものである。
異なる高さのはんだパッド又ははんだ領域を有する従来技術チップの簡略化した断面図であり、異なる高さを持つはんだバンプを生じさせて。 基板の上に位置付けられた図１Ａのチップを示している。 リフロー後の図１Ｂの構造を示しており、はんだバンプの異なる高さに起因して低い信頼性の電気接続を生じさせている。 異なる高さのはんだパッド又ははんだ領域を有する従来技術チップの簡略化した断面図であり、異なる高さを持つ凹状のはんだバンプを生じさせている。 基板上に位置付けられた図２Ａのチップを示しており、はんだバンプの異なる高さに起因して低い信頼性の電気接続を生じさせている。 はんだパッド又ははんだ領域が異なる高さを有するとともにはんだパッド／領域間に誘電体部分が形成されたチップの簡略化したトポロジーを示している。 ブランケット堆積された金属シード層と、めっきされるべきでない部分の上に形成された、パターニングされたレジスト層とを示している。 めっきプロセス後のチップを示している。 チップとともに、平坦化目標を破線として示している。 金属パッドの頂面が同じ平面内になるように金属パッドを平らにする平坦化の後のチップを示している。 金属パッドを覆って堆積された均一なはんだ層を示している。 レジスト除去及びシード層エッチバックを示している。 基板の上に位置付けられた結果チップを示しており、リフロープロセスがはんだに対向パッド間の信頼性ある接合を形成させるよう、全てのパッド上のはんだが、基板上の対応するパッドと接触するか、実体のない距離だけ隔てられるかの何れかになっている。 金属層及びレジスト層の双方が後に平坦化されるよう、どのようにしてめっき金属層がレジスト層よりも低く形成され得るか示している。 本発明の一実施形態にて使用され得る様々な工程を特定するフローチャートである。 同じ又は同様である要素には同じ参照符号を付している。
概して、本発明は、チップと基板との間に信頼性ある接続が作り出されることを確保するのに、より少ないはんだを使用することを可能にする。本発明は、はんだパッドが小さく且つ／或いは密集されることが望まれる場合に特に有用である。
図３は、例えばフリップチップ発光ダイオード（ＬＥＤ）、集積回路、セラミックサブマウント、インターポーザなどの電子デバイスとし得るチップ４０を示している。
チップ４０上にはんだパッド４２が形成されている。パッド４２は、半導体領域と接触している金属層とすることができ、あるいは、パッド４２は、それ自体が半導体層であってもよい。金属接続が必要とされる別の金属パッド又は半導体領域とし得る領域４４も示されている。パッド４２及び領域４４は、はんだ相互接続が為されるべき２つの異なる開始高さの領域を含む例示的な一実施形態である。パッド４２及び領域４４はどちらも異なる高さを持つ金属層であるとし得る。高さの差は、ほんの数ミクロンであってもよい。
パッド４２及び領域４４は、チップ４０の中又は上の半導体領域又はその他の回路に電気的に接続され得る。
パターニングされた誘電体層４６が、パッド４２と領域４４との間、及び保護されるべきその他の領域の上に形成されている。
図４にて、チップ４０の表面を覆って、例えばスパッタリングなどによって、金属シード層４８が堆積される。シード層４８は、例えば銅又はその他の好適材料など、当該シード層の上にめっきされることになるのと同じ金属であってもよいし、異なる導電材料であってもよい。
めっきプロセスが、めっきされる領域の全てに電位を与えることを必要とする場合、シード層４８は、所望の電位の導電表面を提供する。パターニングされたレジスト層５０が、めっきされるべきでないシード層４８の部分の上に形成される。
図５にて、例えばチップのエッジなどにおいてシード層４８に電位が結合されるとともに、チップがめっき溶液に浸漬される。銅電極（又は堆積されるその他の金属）もめっき溶液に浸漬され、銅原子がシード層４８に移動して比較的厚いめっき層５２を形成する。層５２は、１０ミクロンより厚いとし得る。無電解めっきも使用され得る。使用されるめっき技術は、従来通りとすることができ、詳細に記述される必要はない。多様な金属が堆積され得る。シード層は、めっき層５２と統合されると想定されるので、もはや図示していない。
シード層４８が誘電体層４６のエッジ周りで露出されているので、めっき層５２は誘電体層４６の上まで幾分延在している。めっき層５２は、不規則な形状又はマッシュルーム形状を取り得る。めっき層５２は、チップ４０の表面に対して高めの箇所と低めの箇所とを有し得る。他の例では、めっき層５２は、比較的平滑であり得るが、チップ４０に対する最低箇所をなおも有することになる。
図６は、めっき層５２の最低箇所よりも幾分下方の目標平坦化ライン５６を示している。平坦化ライン５６は、誘電体層４６と同じ高さ又はそれより上方とし得る。
図７にて、ＣＭＰプロセス又はその他の平坦化プロセスが実行されて、めっき層５２が平坦化ライン５６（図６）まで平坦化される。留意されたいことには、めっき層５２は依然としてレジスト層５０の上まで延在しており、故に、この平坦化は、唯一の材料を平坦化するのみである。もはや、めっき層全ての頂面が同じ平面にある。
図８にて、平坦化されためっき層５２を覆って、比較的薄くて均一なはんだ層５８が堆積され、各パッド４２及び領域４４の上のはんだ層５８の頂面が実質的に平面であるようにされる。はんだ層５８は、スクリーン印刷、めっき、スパッタリング、又はその他の好適手法によって堆積され得る。はんだ層５８は、例えば金、錫、銀、ニッケル、若しくはその他の金属、及びこれらの合金など、従来からの金属又は組み合わせ金属とし得る。はんだ層５８は、めっき層５２の平坦面のおかげで、非常に薄く作製され得る。これは、そのはんだが貴金属である場合に、相当なコスト節減をもたらす。めっき層５２とはんだ層５８との間に、例えばめっき層５２に対する濡れ広がり又は接合の改善などのために、１つ以上の界面層が置かれてもよい。
図９にて、レジスト層５０及び露出されたシード層４８がエッチング除去されて、各めっき層５２部分の上のはんだ層５８が電気的に分離（アイソレート）される。典型的に、このエッチングは化学エッチングである。
図１０は、基板６２の上に位置付けられた結果チップ４０を示しており、リフロープロセスがはんだ層５８に対向パッド間の信頼性ある接合を形成させるよう、はんだ層５８は、基板６２上の対応する金属パッド６４と接触するか、実体のない距離だけ隔てられるかの何れかとなっている。基板６２は、印刷回路基板、サブマウント、別のチップ、インターポーザ、又はその他の種類の基板とし得る。
超音波ボンディングプロセスが使用される場合、ボンディングプロセスの圧力が、はんだ層５８をパッド６４に押し当てながら、はんだ層５８を軟化させてパッド６４と融合させる。故に、全てのはんだ層５８部分とパッド６４との間に信頼性ある接続が存在することになる。
図１１は、金属層６５及びレジスト層６６の双方が後に同じ平坦化プロセスで平坦化されるよう、どのようにしてめっき金属層６５がチップ６７上でレジスト層６６よりも低く形成され得るか示している。目標平坦化ライン６８が示されている。
図１２は、本発明の一実施形態にて使用され得る様々な工程を特定するフローチャートである。
工程７０にて、異なる高さを有し得るはんだパッドがチップに設けられる。
工程７２にて、例えばめっき等により、はんだパッドの上に比較的厚い金属層が堆積される。
工程７４にて、各パッド上の金属層の頂面が同じ平面内となるように金属層が平坦化される。
工程７６にて、各パッド上のはんだの頂面が同じ平面内となるように、平坦化された金属層の上に実質的に均一な薄さのはんだ層が堆積される。
工程７８にて、対応する金属パッドを有する基板の上にチップが位置付けられ、はんだが基板パッドにリフローあるいは超音波ボンディングされる。
本発明は、チップが個片化されるのに先立ってウェハスケールで実行されてもよいし、チップが個片化された後に実行されてもよい。
本発明は、はんだパッドを有する任意の２つの対向表面の間のはんだ接続を改善することに適用可能であり、チップに限定されるものではない。
本発明の特定の実施形態を図示して説明したが、当業者に明らかなように、より広い観点での本発明を逸脱することなく変形及び変更が為され得るのであり、故に、添付の請求項は、その範囲内に、本発明の真の精神及び範囲に入るそのような変形及び変更の全てを包含するものである。

Claims (20)

  1. 第１の表面と該第１の表面とは反対の第２の表面とを有する電子デバイスを設け、
    前記第１の表面の上第１の距離の第１のはんだパッドと、前記第１の表面の上第２の距離の第２のはんだパッドとを設け、前記第１の距離は前記第２の距離と異なり、
    前記第１のはんだパッドの上に第１の金属層部分を堆積し、
    前記第２のはんだパッドの上に第２の金属層部分を堆積し、
    前記第１の金属層部分及び前記第２の金属層部分を、それぞれ、第３の表面及び第４の表面を有するように平坦化し、前記第３の表面及び前記第４の表面は同じ平面内にあり、
    前記第１の金属層部分の上に第１のはんだ層を堆積し、且つ
    前記第２の金属層部分の上に第２のはんだ層を堆積し、前記第１のはんだ層の頂面が、前記第２のはんだ層の頂面と実質的に同じ平面内にあるようにする、
    ことを有する方法。
  2. 当該方法は更に、
    前記第１のはんだパッドと前記第２のはんだパッドとの間に誘電体層を設ける
    ことを有し、
    前記堆積された第１の金属層部分は、前記第１のはんだパッドに接続された第５の表面と、前記第５の表面とは反対の第６の表面とを有し、
    前記堆積された第２の金属層部分は、前記第２のはんだパッドに接続された第７の表面と、前記第７の表面とは反対の第８の表面とを有し、且つ
    前記誘電体層は、前記第６及び第８の表面の如何なる箇所よりも、前記第１の表面に近い、
    請求項１に記載の方法。
  3. 前記電子デバイスは、ウェハからの個片化後のチップである、請求項１に記載の方法。
  4. 前記第１のはんだパッドに対応する第３のはんだパッドと、前記第２のはんだパッドに対応する第４のはんだパッドとを有する基板に対して、前記チップを位置決めし、
    前記第１のはんだ層を前記第３のはんだパッドに接合し、且つ
    前記第２のはんだ層を前記第４のはんだパッドに接合する、
    ことを更に有する請求項３に記載の方法。
  5. 前記第１のはんだ層を前記第３のはんだパッドに接合すること、及び前記第２のはんだ層を前記第４のはんだパッドに接合することは、はんだリフローによる、請求項４に記載の方法。
  6. 前記第１のはんだ層を前記第３のはんだパッドに接合すること、及び前記第２のはんだ層を前記第４のはんだパッドに接合することは、超音波ボンディングによる、請求項４に記載の方法。
  7. 前記第１の金属層部分を堆積すること、及び前記第２の金属層部分を堆積することは、前記第１のはんだパッド及び前記第２のはんだパッドの上に金属をめっきすることによって実行される、請求項１に記載の方法。
  8. 当該方法は更に、
    前記第１のはんだパッドと前記第２のはんだパッドとの間に誘電体部分を設ける
    ことを有し、
    前記第１の金属層部分及び前記第２の金属層部分を平坦化することは、前記誘電体部分よりも高いように前記第１の金属層部分及び前記第２の金属層部分を平坦化することを有する、
    請求項１に記載の方法。
  9. 前記電子デバイスは、ウェハからの個片化後のチップであり、前記チップはフリップチップ発光ダイオードである、請求項１に記載の方法。
  10. 前記電子デバイスは、ウェハからの個片化後のチップであり、前記チップは集積回路である、請求項１に記載の方法。
  11. 前記平面は前記第１の表面に実質的に平行である、請求項１に記載の方法。
  12. 前記平面は、前記第１の表面に対して或る角度にある、請求項１に記載の方法。
  13. 第１の表面と該第１の表面とは反対の第２の表面とを有する電子デバイスと、
    前記第１の表面の上第１の距離の第１のはんだパッド、及び前記第１の表面の上第２の距離の第２のはんだパッドであり、前記第１の距離は前記第２の距離と異なる、第１及び第２のはんだパッドと、
    前記第１のはんだパッドの上の第１の金属層部分と、
    前記第２のはんだパッドの上の第２の金属層部分であり、第１の金属層及び第２の金属層が平坦化されて、それぞれ、第３の表面及び第４の表面を有し、前記第３の表面及び前記第４の表面は同じ平面内にある、第２の金属層部分と、
    平坦化された前記第１の金属層部分の上の第１のはんだ層と、
    平坦化された前記第２の金属層部分の上の第２のはんだ層であり、前記第１のはんだ層の頂面が、当該第２のはんだ層の頂面と実質的に同じ平面内にある、第２のはんだ層と、
    を有するエレクトロニクス構造体。
  14. 当該構造体は更に、
    前記第１のはんだパッドに対応する第３のはんだパッドと、前記第２のはんだパッドに対応する第４のはんだパッドとを有する基板
    を有し、
    前記第１のはんだ層は前記第３のはんだパッドに接合され、且つ
    前記第２のはんだ層は前記第４のはんだパッドに接合されている、
    請求項１３に記載の構造体。
  15. 前記第１の金属層部分及び前記第２の金属層部分はめっき層である、請求項１３に記載の構造体。
  16. 当該構造体は更に、
    前記第１のはんだパッドと前記第２のはんだパッドとの間の誘電体部分
    を有し、
    前記第１の金属層部分及び前記第２の金属層部分は、前記誘電体部分よりも高いように平坦化されている、
    請求項１３に記載の構造体。
  17. 前記チップはフリップチップ発光ダイオードである、請求項１３に記載の構造体。
  18. 前記チップは集積回路である、請求項１３に記載の構造体。
  19. 前記平面は前記第１の表面に実質的に平行である、請求項１３に記載の構造体。
  20. 前記平面は、前記第１の表面に対して或る角度にある、請求項１３に記載の構造体。
JP2016520772A 2013-06-24 2014-06-05 平坦化によってはんだパッド形態差を低減する方法 Active JP6762871B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361838457P 2013-06-24 2013-06-24
US61/838,457 2013-06-24
PCT/IB2014/061968 WO2014207590A2 (en) 2013-06-24 2014-06-05 Reducing solder pad topology differences by planarization

Publications (3)

Publication Number Publication Date
JP2016529693A true JP2016529693A (ja) 2016-09-23
JP2016529693A5 JP2016529693A5 (ja) 2017-06-08
JP6762871B2 JP6762871B2 (ja) 2020-09-30

Family

ID=51022931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016520772A Active JP6762871B2 (ja) 2013-06-24 2014-06-05 平坦化によってはんだパッド形態差を低減する方法

Country Status (7)

Country Link
US (1) US9935069B2 (ja)
EP (1) EP3014653B1 (ja)
JP (1) JP6762871B2 (ja)
KR (1) KR102257933B1 (ja)
CN (1) CN105308732B (ja)
TW (2) TWI622108B (ja)
WO (1) WO2014207590A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3671861A1 (en) * 2018-12-17 2020-06-24 Nexperia B.V. Semiconductor device and electrical contact

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56142656A (en) * 1980-04-09 1981-11-07 Fujitsu Ltd Semiconductor device
JPH05235102A (ja) * 1992-02-26 1993-09-10 Toshiba Corp 半導体装置
US5465152A (en) * 1994-06-03 1995-11-07 Robotic Vision Systems, Inc. Method for coplanarity inspection of package or substrate warpage for ball grid arrays, column arrays, and similar structures
JPH09312295A (ja) * 1996-03-21 1997-12-02 Matsushita Electric Ind Co Ltd バンプ形成体及びバンプの形成方法
JP2002134545A (ja) * 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
JP2006066689A (ja) * 2004-08-27 2006-03-09 Optrex Corp 半導体素子及びバンプ電極の平坦化方法
WO2008065926A1 (fr) * 2006-11-28 2008-06-05 Panasonic Corporation Structure de montage de composant électronique et procédé de fabrication correspondant
JP2010003793A (ja) * 2008-06-19 2010-01-07 Fujitsu Ltd 配線基板、ポスト電極の転写用基板及び電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042953A (en) 1996-03-21 2000-03-28 Matsushita Electric Industrial Co., Ltd. Substrate on which bumps are formed and method of forming the same
JPH1013007A (ja) 1996-03-29 1998-01-16 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及びその製造方法及び平坦化治具
JP3244001B2 (ja) * 1996-07-08 2002-01-07 松下電器産業株式会社 ワークの実装方法
US6652764B1 (en) 2000-08-31 2003-11-25 Micron Technology, Inc. Methods and apparatuses for making and using planarizing pads for mechanical and chemical-mechanical planarization of microelectronic substrates
TWI244129B (en) * 2002-10-25 2005-11-21 Via Tech Inc Bonding column process
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
JP4353845B2 (ja) * 2004-03-31 2009-10-28 富士通株式会社 半導体装置の製造方法
JP4140548B2 (ja) * 2004-04-15 2008-08-27 松下電器産業株式会社 バンプ形成装置およびバンプ形成方法
TWI317154B (en) * 2006-07-03 2009-11-11 Phoenix Prec Technology Corp Circuit board structure having conductive bumps and method for fabricating conductive bumps on the circuit board structure
US20080217183A1 (en) * 2007-03-09 2008-09-11 Sriram Muthukumar Electropolishing metal features on a semiconductor wafer
US7800239B2 (en) * 2007-12-14 2010-09-21 Semiconductor Components Industries, Llc Thick metal interconnect with metal pad caps at selective sites and process for making the same
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
CN101958389A (zh) * 2010-07-30 2011-01-26 晶科电子（广州）有限公司 一种硅基板集成有功能电路的led表面贴装结构及其封装方法
US8536701B2 (en) 2011-05-03 2013-09-17 Industrial Technology Research Institute Electronic device packaging structure
CN102931111B (zh) * 2012-11-08 2015-06-10 南通富士通微电子股份有限公司 半导体封装结构的形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56142656A (en) * 1980-04-09 1981-11-07 Fujitsu Ltd Semiconductor device
JPH05235102A (ja) * 1992-02-26 1993-09-10 Toshiba Corp 半導体装置
US5465152A (en) * 1994-06-03 1995-11-07 Robotic Vision Systems, Inc. Method for coplanarity inspection of package or substrate warpage for ball grid arrays, column arrays, and similar structures
JPH09312295A (ja) * 1996-03-21 1997-12-02 Matsushita Electric Ind Co Ltd バンプ形成体及びバンプの形成方法
JP2002134545A (ja) * 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
JP2006066689A (ja) * 2004-08-27 2006-03-09 Optrex Corp 半導体素子及びバンプ電極の平坦化方法
WO2008065926A1 (fr) * 2006-11-28 2008-06-05 Panasonic Corporation Structure de montage de composant électronique et procédé de fabrication correspondant
JP2010003793A (ja) * 2008-06-19 2010-01-07 Fujitsu Ltd 配線基板、ポスト電極の転写用基板及び電子機器

Also Published As

Publication number Publication date
US9935069B2 (en) 2018-04-03
EP3014653A2 (en) 2016-05-04
KR20160022917A (ko) 2016-03-02
TW201816905A (zh) 2018-05-01
EP3014653B1 (en) 2019-09-18
WO2014207590A3 (en) 2015-05-07
CN105308732A (zh) 2016-02-03
TWI622108B (zh) 2018-04-21
CN105308732B (zh) 2018-11-27
TW201503271A (zh) 2015-01-16
US20160181216A1 (en) 2016-06-23
KR102257933B1 (ko) 2021-05-31
JP6762871B2 (ja) 2020-09-30
WO2014207590A2 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
US6258625B1 (en) Method of interconnecting electronic components using a plurality of conductive studs
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
TWI600129B (zh) 玻璃覆晶接合結構
JP2008218926A (ja) 半導体装置及びその製造方法
CN109390306A (zh) 电子封装件
TWI446508B (zh) 無核心式封裝基板及其製法
CN102386147A (zh) 半导体装置及半导体装置的制造方法
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
JP2011009372A (ja) 半導体装置及びその製造方法
US10861825B2 (en) Interconnect structures with intermetallic palladium joints and associated systems and methods
JP2005269627A (ja) 半導体リレー装置およびその配線基板の製造方法
TW201316464A (zh) 電路板及其製作方法與封裝結構
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
US9935069B2 (en) Reducing solder pad topology differences by planarization
JP5912471B2 (ja) 半導体デバイス
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
JP2002231765A (ja) 半導体装置
KR20140083584A (ko) 실리콘 인터포저의 제조방법
JP2007335642A (ja) パッケージ基板
KR100325466B1 (ko) 칩 사이즈 패키지 및 그의 제조방법
JP2000232118A (ja) ベアｉｃチップおよび半導体装置製造方法
JP2012079956A (ja) 半導体装置及び半導体装置の製造方法
KR20020042481A (ko) 어셈블리
TW201937613A (zh) 用於安裝半導體晶片的預模製襯底及其製造方法
JP2007035942A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181203

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190809

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190815

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20191004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200909

R150 Certificate of patent or registration of utility model

Ref document number: 6762871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250