JPH09307548A - データリンク装置およびネットワーク装置 - Google Patents
データリンク装置およびネットワーク装置Info
- Publication number
- JPH09307548A JPH09307548A JP8146794A JP14679496A JPH09307548A JP H09307548 A JPH09307548 A JP H09307548A JP 8146794 A JP8146794 A JP 8146794A JP 14679496 A JP14679496 A JP 14679496A JP H09307548 A JPH09307548 A JP H09307548A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- data
- parallel
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Optical Communication System (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】 データ伝送系の構成を変更することなく、制
御信号伝送系により様々な制御信号を伝送する。 【解決手段】 セレクタ11はストローブ信号241に
応じてパケット信号211を選択し、並列/直列変換回
路12は並列信号212を直列信号213に変換し、光
送信機13は光信号214を送信する。光受信機14は
光信号214を直列信号215とし、直列/並列変換回
路15は並列信号216に変換する。ロー・クロック2
21はラインドライバ23を経て伝送され、ラインレシ
ーバ24を経てロー・クロック226となる。パリティ
信号251はディレイライン52,ラインドライバ53
を経て伝送され、ラインレシーバ54,ディレイライン
55を経てパリティ信号256となる。ストローブ信号
241はディレイライン42,ラインドライバ43を経
て伝送され、ラインレシーバ44,ディレイライン45
を経てストローブ信号246となる。
御信号伝送系により様々な制御信号を伝送する。 【解決手段】 セレクタ11はストローブ信号241に
応じてパケット信号211を選択し、並列/直列変換回
路12は並列信号212を直列信号213に変換し、光
送信機13は光信号214を送信する。光受信機14は
光信号214を直列信号215とし、直列/並列変換回
路15は並列信号216に変換する。ロー・クロック2
21はラインドライバ23を経て伝送され、ラインレシ
ーバ24を経てロー・クロック226となる。パリティ
信号251はディレイライン52,ラインドライバ53
を経て伝送され、ラインレシーバ54,ディレイライン
55を経てパリティ信号256となる。ストローブ信号
241はディレイライン42,ラインドライバ43を経
て伝送され、ラインレシーバ44,ディレイライン45
を経てストローブ信号246となる。
Description
【0001】
【発明の属する技術分野】本発明はデータリンク装置お
よびネットワーク装置に関し、特にコンピュータなどの
ボード間,筐体間などを接続するデータリンク装置、お
よび、並列コンピュータなどのプロセッサ間,メモリ間
などを接続するネットワーク装置に関する。
よびネットワーク装置に関し、特にコンピュータなどの
ボード間,筐体間などを接続するデータリンク装置、お
よび、並列コンピュータなどのプロセッサ間,メモリ間
などを接続するネットワーク装置に関する。
【0002】
【従来の技術】コンピュータにおいては、システムを構
成する各装置間でデータ通信を行うため、多数のデータ
リンクが使用される。並列信号を時分割多重により直列
信号に変換して伝送する直列データリンクは、ケーブル
本数の削減が可能,並列データリンクと異なりチャネル
間にスキューが生じないなどの利点を持つため、近年多
く使用されるようになってきている。通常、直列データ
リンクでは、送信するパケットが無い場合も、受信機の
ビット同期、フレーム同期を保つために何らかの信号を
送り続ける。例えば、コンピュータの周辺装置などを接
続するデータリンクあるいはネットワークの規格の1つ
であるファイバ・チャネル(ANSI X3T11,F
ibre Channel Physical and
Signaling Inteface Rev.
4.3,1994)では、送信するパケット(ファイバ
・チャネルではフレームと呼ぶ)がない場合にはアイド
ル信号という信号を送り続ける。このアイドル信号とパ
ケットとを区別するために、ファイバ・チャネルではパ
ケットの先頭および末尾にスタート・オブ・フレームお
よびエンド・オブ・フレームというデリミッタをそれぞ
れ付加する。
成する各装置間でデータ通信を行うため、多数のデータ
リンクが使用される。並列信号を時分割多重により直列
信号に変換して伝送する直列データリンクは、ケーブル
本数の削減が可能,並列データリンクと異なりチャネル
間にスキューが生じないなどの利点を持つため、近年多
く使用されるようになってきている。通常、直列データ
リンクでは、送信するパケットが無い場合も、受信機の
ビット同期、フレーム同期を保つために何らかの信号を
送り続ける。例えば、コンピュータの周辺装置などを接
続するデータリンクあるいはネットワークの規格の1つ
であるファイバ・チャネル(ANSI X3T11,F
ibre Channel Physical and
Signaling Inteface Rev.
4.3,1994)では、送信するパケット(ファイバ
・チャネルではフレームと呼ぶ)がない場合にはアイド
ル信号という信号を送り続ける。このアイドル信号とパ
ケットとを区別するために、ファイバ・チャネルではパ
ケットの先頭および末尾にスタート・オブ・フレームお
よびエンド・オブ・フレームというデリミッタをそれぞ
れ付加する。
【0003】一方、コンピュータなどにおいてはデータ
伝送中に生じるデータの誤りを検出するため、1バイト
のデータに対して1ビット程度の割合でパリティ信号を
付加することが多い。例えば、1バイトのデータ中の1
の数が奇数ならばパリティ信号は1、偶数ならばパリテ
ィ信号は0というように付加される。
伝送中に生じるデータの誤りを検出するため、1バイト
のデータに対して1ビット程度の割合でパリティ信号を
付加することが多い。例えば、1バイトのデータ中の1
の数が奇数ならばパリティ信号は1、偶数ならばパリテ
ィ信号は0というように付加される。
【0004】これらの技術は、1対1の接続を行うデー
タリンクに限らず、スイッチなどを備えたネットワーク
に対しても全く同様に適用される。前出のファイバ・チ
ャネルは1対1の接続だけでなく、ファブリックと呼ば
れるスイッチを用いたスター網およびループ網の規格を
定めているが、これらの場合もパケットの前後にデリミ
ッタを付加する点において、1対1の場合と何ら変わり
はない。
タリンクに限らず、スイッチなどを備えたネットワーク
に対しても全く同様に適用される。前出のファイバ・チ
ャネルは1対1の接続だけでなく、ファブリックと呼ば
れるスイッチを用いたスター網およびループ網の規格を
定めているが、これらの場合もパケットの前後にデリミ
ッタを付加する点において、1対1の場合と何ら変わり
はない。
【0005】
【発明が解決しようとする課題】しかし、上述した従来
の技術では、デリミッタを付加することによりオーバー
ヘッドが増大し、データリンクのレイテンシ(late
ncy)が大きくなるという問題点がある。例えば、フ
ァイバ・チャネルにおけるスタート・オブ・フレームお
よびエンド・オブ・フレームはそれぞれ1ワード(40
ビット)の長さがあり、その分、データを受信するのが
遅れる。特に、並列コンピュータのプロセッサ,メモリ
間等を接続するデータリンクでは、レイテンシの増大は
計算性能の低下を招くので大きな問題になる。
の技術では、デリミッタを付加することによりオーバー
ヘッドが増大し、データリンクのレイテンシ(late
ncy)が大きくなるという問題点がある。例えば、フ
ァイバ・チャネルにおけるスタート・オブ・フレームお
よびエンド・オブ・フレームはそれぞれ1ワード(40
ビット)の長さがあり、その分、データを受信するのが
遅れる。特に、並列コンピュータのプロセッサ,メモリ
間等を接続するデータリンクでは、レイテンシの増大は
計算性能の低下を招くので大きな問題になる。
【0006】また、データにパリティ信号を付加する
と、データリンクのスループットをその分増加させる必
要がある。特に、直列データリンクでスループットを増
加させるためには、並列/直列変換を行うチャネル数を
増やす必要があり、コスト高などの問題点が生じる。例
えば、データのみであれば8:1の並列/直列変換で済
んでいたのが、パリティを送るためには9:1の並列/
直列変換を行わなければならないことになるが、9:1
の並列/直列変換などは一般的ではないので、コストが
急に増大する場合がある。前出のファイバ・チャネルで
もパリティの伝送はサポートされていないので、パリテ
ィを送りたい場合は何らかの手段を講じる必要がある。
と、データリンクのスループットをその分増加させる必
要がある。特に、直列データリンクでスループットを増
加させるためには、並列/直列変換を行うチャネル数を
増やす必要があり、コスト高などの問題点が生じる。例
えば、データのみであれば8:1の並列/直列変換で済
んでいたのが、パリティを送るためには9:1の並列/
直列変換を行わなければならないことになるが、9:1
の並列/直列変換などは一般的ではないので、コストが
急に増大する場合がある。前出のファイバ・チャネルで
もパリティの伝送はサポートされていないので、パリテ
ィを送りたい場合は何らかの手段を講じる必要がある。
【0007】これらの課題は1対1のデータリンクの場
合のみならず、ネットワークにおいても同様に存在す
る。
合のみならず、ネットワークにおいても同様に存在す
る。
【0008】
【課題を解決するための手段】本願の第1の発明は、並
列信号を直列信号に変換する並列/直列変換回路と、前
記並列/直列変換回路から出力された直列信号を伝送す
るデータ伝送路と、前記データ伝送路により伝送された
直列信号を並列信号に変換する直列/並列変換回路とを
備えるデータ伝送系、および、前記データ伝送系に並行
する制御信号伝送系からなるデータリンク装置である。
列信号を直列信号に変換する並列/直列変換回路と、前
記並列/直列変換回路から出力された直列信号を伝送す
るデータ伝送路と、前記データ伝送路により伝送された
直列信号を並列信号に変換する直列/並列変換回路とを
備えるデータ伝送系、および、前記データ伝送系に並行
する制御信号伝送系からなるデータリンク装置である。
【0009】本願の第2の発明は、データ伝送系の信号
伝搬遅延と制御信号伝送系の信号伝搬遅延とが等しいこ
とを特徴とする本願の第1の発明のデータリンク装置で
ある。
伝搬遅延と制御信号伝送系の信号伝搬遅延とが等しいこ
とを特徴とする本願の第1の発明のデータリンク装置で
ある。
【0010】本願の第3の発明は、データ伝送路の信号
伝搬遅延と制御信号伝送路の信号伝搬遅延とが等しく、
制御信号伝送路の前段および/または後段にディレイラ
インを備えることを特徴とする本願の第2の発明のデー
タリンク装置である。
伝搬遅延と制御信号伝送路の信号伝搬遅延とが等しく、
制御信号伝送路の前段および/または後段にディレイラ
インを備えることを特徴とする本願の第2の発明のデー
タリンク装置である。
【0011】本願の第4の発明は、データ伝送路として
光ファイバを用い、制御信号伝送路として信号の伝搬速
度が光ファイバと等しい電気ケーブルを用いることを特
徴とする本願の第3の発明のデータリンク装置である。
光ファイバを用い、制御信号伝送路として信号の伝搬速
度が光ファイバと等しい電気ケーブルを用いることを特
徴とする本願の第3の発明のデータリンク装置である。
【0012】本願の第5の発明は、データ伝送系により
伝送される信号が有効か無効かを示すストローブ信号
を、制御信号伝送系により伝送することを特徴とする本
願の第1の発明のデータリンク装置である。
伝送される信号が有効か無効かを示すストローブ信号
を、制御信号伝送系により伝送することを特徴とする本
願の第1の発明のデータリンク装置である。
【0013】本願の第6の発明は、データ伝送系により
伝送される信号のパリティ信号を、制御信号伝送系によ
り伝送することを特徴とする本願の第1の発明のデータ
リンク装置である。
伝送される信号のパリティ信号を、制御信号伝送系によ
り伝送することを特徴とする本願の第1の発明のデータ
リンク装置である。
【0014】本願の第7の発明は、複数の送信ノード
と、前記送信ノードにおいて並列信号を直列信号に変換
する並列/直列変換回路と、前記送信ノードのそれぞれ
から出力された直列信号を伝送する複数の往路データ伝
送路と、前記往路データ伝送路に接続されたデータスイ
ッチと、前記データスイッチに接続された複数の復路デ
ータ伝送路と、前記復路データ伝送路のそれぞれにより
伝送された直列信号を受信する複数の受信ノードと、前
記受信ノードにおいて直列信号を並列信号に変換する直
列/並列変換回路とを備えるデータネットワーク、およ
び、前記送信ノードのそれぞれに接続された複数の往路
制御信号伝送路と、前記往路制御信号伝送路に接続され
た制御信号スイッチと、前記制御信号スイッチと前記受
信ノードのそれぞれとを接続する複数の復路制御信号伝
送路とを備える制御信号ネットワークからなるネットワ
ーク装置である。
と、前記送信ノードにおいて並列信号を直列信号に変換
する並列/直列変換回路と、前記送信ノードのそれぞれ
から出力された直列信号を伝送する複数の往路データ伝
送路と、前記往路データ伝送路に接続されたデータスイ
ッチと、前記データスイッチに接続された複数の復路デ
ータ伝送路と、前記復路データ伝送路のそれぞれにより
伝送された直列信号を受信する複数の受信ノードと、前
記受信ノードにおいて直列信号を並列信号に変換する直
列/並列変換回路とを備えるデータネットワーク、およ
び、前記送信ノードのそれぞれに接続された複数の往路
制御信号伝送路と、前記往路制御信号伝送路に接続され
た制御信号スイッチと、前記制御信号スイッチと前記受
信ノードのそれぞれとを接続する複数の復路制御信号伝
送路とを備える制御信号ネットワークからなるネットワ
ーク装置である。
【0015】本願の第8の発明は、任意の送信ノードか
ら任意の受信ノードへのデータネットワークにおける信
号伝搬遅延と、同じ送信ノードから同じ受信ノードへの
制御信号ネットワークにおける信号伝搬遅延とが等しい
ことを特徴とする本願の第7の発明のネットワーク装置
である。
ら任意の受信ノードへのデータネットワークにおける信
号伝搬遅延と、同じ送信ノードから同じ受信ノードへの
制御信号ネットワークにおける信号伝搬遅延とが等しい
ことを特徴とする本願の第7の発明のネットワーク装置
である。
【0016】本願の第9の発明は、同じ送信ノードに接
続された往路データ伝送路と往路制御信号伝送路との信
号伝搬遅延が等しく、かつ、同じ受信ノードに接続され
た復路データ伝送路と復路制御信号伝送路との信号伝搬
遅延が等しく、往路制御信号伝送路および復路制御信号
伝送路の前段および/または後段にディレイラインを備
えることを特徴とする本願の第8の発明のネットワーク
装置である。
続された往路データ伝送路と往路制御信号伝送路との信
号伝搬遅延が等しく、かつ、同じ受信ノードに接続され
た復路データ伝送路と復路制御信号伝送路との信号伝搬
遅延が等しく、往路制御信号伝送路および復路制御信号
伝送路の前段および/または後段にディレイラインを備
えることを特徴とする本願の第8の発明のネットワーク
装置である。
【0017】本願の第10の発明は、往路データ伝送路
および復路データ伝送路として光ファイバを用い、往路
制御信号伝送路および復路制御信号伝送路として、信号
の伝搬速度が光ファイバと等しい電気ケーブルを用いる
ことを特徴とする本願の第9の発明のネットワーク装置
である。
および復路データ伝送路として光ファイバを用い、往路
制御信号伝送路および復路制御信号伝送路として、信号
の伝搬速度が光ファイバと等しい電気ケーブルを用いる
ことを特徴とする本願の第9の発明のネットワーク装置
である。
【0018】本願の第11の発明は、データネットワー
クにより伝送される信号が有効か無効かを示すストロー
ブ信号を、制御信号ネットワークにより伝送することを
特徴とする本願の第7の発明のネットワーク装置であ
る。
クにより伝送される信号が有効か無効かを示すストロー
ブ信号を、制御信号ネットワークにより伝送することを
特徴とする本願の第7の発明のネットワーク装置であ
る。
【0019】本願の第12の発明は、データネットワー
クにより伝送される信号のパリティ信号を、制御信号ネ
ットワークにより伝送することを特徴とする本願の第7
の発明のネットワーク装置である。
クにより伝送される信号のパリティ信号を、制御信号ネ
ットワークにより伝送することを特徴とする本願の第7
の発明のネットワーク装置である。
【0020】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
して詳細に説明する。
【0021】図1は、本願の第4,第5および第6の発
明を実施する、第1の実施の形態に係る光データリンク
装置の構成を示すブロック図である。本実施の形態に係
る光データリンク装置は、セレクタ11と、並列/直列
変換回路(P/S)12と、光送信機(OTx)13
と、光受信機(ORx)14と、直列/並列変換回路
(S/P)15と、ラインドライバ23と、ラインレシ
ーバ24と、ディレイライン42と、ラインドライバ4
3と、ラインレシーバ44と、ディレイライン45と、
ディレイライン52と、ラインドライバ53と、ライン
レシーバ54と、ディレイライン55と、光ファイバ1
11と、同軸ケーブル121,141および151とか
ら構成されている。なお、図1中、符号211はパケッ
ト(PACKET)、212は並列信号、213は直列
信号、214は光信号、215は直列信号、216は並
列信号(DATA)、221はロー・クロック(LCL
K)、226はロー・クロック(LCLK)、231は
ハイ・クロック(HCLK)、236はハイ・クロック
(HCLK)、241はストローブ信号(STROB
E)、246はストローブ信号(STROBE)、25
1はパリティ信号(PARITY)、256はパリティ
信号(PARITY)、301はアイドル信号(IDL
E)をそれぞれ示す。
明を実施する、第1の実施の形態に係る光データリンク
装置の構成を示すブロック図である。本実施の形態に係
る光データリンク装置は、セレクタ11と、並列/直列
変換回路(P/S)12と、光送信機(OTx)13
と、光受信機(ORx)14と、直列/並列変換回路
(S/P)15と、ラインドライバ23と、ラインレシ
ーバ24と、ディレイライン42と、ラインドライバ4
3と、ラインレシーバ44と、ディレイライン45と、
ディレイライン52と、ラインドライバ53と、ライン
レシーバ54と、ディレイライン55と、光ファイバ1
11と、同軸ケーブル121,141および151とか
ら構成されている。なお、図1中、符号211はパケッ
ト(PACKET)、212は並列信号、213は直列
信号、214は光信号、215は直列信号、216は並
列信号(DATA)、221はロー・クロック(LCL
K)、226はロー・クロック(LCLK)、231は
ハイ・クロック(HCLK)、236はハイ・クロック
(HCLK)、241はストローブ信号(STROB
E)、246はストローブ信号(STROBE)、25
1はパリティ信号(PARITY)、256はパリティ
信号(PARITY)、301はアイドル信号(IDL
E)をそれぞれ示す。
【0022】次に、このように構成された第1の実施の
形態に係る光データリンク装置の動作について説明す
る。
形態に係る光データリンク装置の動作について説明す
る。
【0023】光データリンク装置では、パケットを送る
とき以外はストローブ信号241をLowにしている。
このとき、セレクタ11は、”10101010”とい
う固定パターンであるアイドル信号301を選択して並
列信号212として出力する。パケット211は、8ビ
ット幅の可変長パケットであり、並列方向の8ビットに
対してパリティ信号251が付加されている。パケット
211を送る場合、まず、ストローブ信号241をHi
ghにする。すると、セレクタ11は、パケット211
を選択して並列信号212として出力する。並列信号2
12は、周波数100MHzのロー・クロック221に
同期して並列/直列変換回路12に入力され、周波数8
00MHzのハイ・クロック231に同期した直列信号
213に変換される。直列信号213は、光送信機13
により光信号214に変換されて光ファイバ111中を
伝送される。受信側の光受信機14は、光信号214を
電気の直列信号215に変換して出力する。同時に、光
受信機14は、電気の直列信号215よりPLL(Ph
ase Locked Loop)回路を用いてハイ・
クロック236を抽出する。直列信号215は、ハイ・
クロック236に同期して直列/並列変換回路15に入
力され、ロー・クロック226に同期した8ビット幅の
並列信号216に変換される。
とき以外はストローブ信号241をLowにしている。
このとき、セレクタ11は、”10101010”とい
う固定パターンであるアイドル信号301を選択して並
列信号212として出力する。パケット211は、8ビ
ット幅の可変長パケットであり、並列方向の8ビットに
対してパリティ信号251が付加されている。パケット
211を送る場合、まず、ストローブ信号241をHi
ghにする。すると、セレクタ11は、パケット211
を選択して並列信号212として出力する。並列信号2
12は、周波数100MHzのロー・クロック221に
同期して並列/直列変換回路12に入力され、周波数8
00MHzのハイ・クロック231に同期した直列信号
213に変換される。直列信号213は、光送信機13
により光信号214に変換されて光ファイバ111中を
伝送される。受信側の光受信機14は、光信号214を
電気の直列信号215に変換して出力する。同時に、光
受信機14は、電気の直列信号215よりPLL(Ph
ase Locked Loop)回路を用いてハイ・
クロック236を抽出する。直列信号215は、ハイ・
クロック236に同期して直列/並列変換回路15に入
力され、ロー・クロック226に同期した8ビット幅の
並列信号216に変換される。
【0024】ロー・クロック221は、ラインドライバ
23を経て同軸ケーブル121により伝送され、ライン
レシーバ24を経てロー・クロック226となる。ま
た、パリティ信号251は、ディレイライン52および
ラインドライバ53を経て同軸ケーブル151により伝
送され、ラインレシーバ54およびデイレイライン55
を経てパリティ信号256となる。同様に、ストローブ
信号241は、同軸ケーブル141により伝送され、ス
トローブ信号246となる。同軸ケーブル121,14
1および151は、光ファイバ111と信号の伝搬速度
が等しくなるように製作されており、長さも光ファイバ
111と等しいので、同軸ケーブル121,141およ
び151と光ファイバ111との信号伝搬遅延は等し
い。
23を経て同軸ケーブル121により伝送され、ライン
レシーバ24を経てロー・クロック226となる。ま
た、パリティ信号251は、ディレイライン52および
ラインドライバ53を経て同軸ケーブル151により伝
送され、ラインレシーバ54およびデイレイライン55
を経てパリティ信号256となる。同様に、ストローブ
信号241は、同軸ケーブル141により伝送され、ス
トローブ信号246となる。同軸ケーブル121,14
1および151は、光ファイバ111と信号の伝搬速度
が等しくなるように製作されており、長さも光ファイバ
111と等しいので、同軸ケーブル121,141およ
び151と光ファイバ111との信号伝搬遅延は等し
い。
【0025】以上により、受信側のロー・クロック22
6と直列信号215との位相関係は、送信側のロー・ク
ロック221と直列信号213との位相関係と等しくな
っており、直列/並列変換回路15においてロー・クロ
ック226を用いて直列/並列変換することによりフレ
ーム同期が実現される。
6と直列信号215との位相関係は、送信側のロー・ク
ロック221と直列信号213との位相関係と等しくな
っており、直列/並列変換回路15においてロー・クロ
ック226を用いて直列/並列変換することによりフレ
ーム同期が実現される。
【0026】ディレイライン42および52は並列/直
列変換回路12と、ディレイライン45および55は直
列/並列変換回路15と遅延が等しくなるように調整さ
れている。また、既に述べたように、同軸ケーブル14
1および151と光ファイバ111との信号伝搬遅延は
等しい。これにより、受信側においてパリティ信号25
6およびストローブ信号246は、並列信号216中の
パケットと同時にデータリンクから出力される。したが
って、ストローブ信号246がHighのときは並列信
号216はパケットであり、ストローブ信号246がL
owのときは並列信号216はアイドル信号である。例
えば、データリンクの次段がFIFO(First−I
n First−Out)メモリであれば、ストローブ
信号246を直接FIFOメモリのライト・イネーブル
端子に入力することにより、並列信号216中のパケッ
ト部分と、これに付加されたパリティ信号とをFIFO
メモリに書き込むことができる。
列変換回路12と、ディレイライン45および55は直
列/並列変換回路15と遅延が等しくなるように調整さ
れている。また、既に述べたように、同軸ケーブル14
1および151と光ファイバ111との信号伝搬遅延は
等しい。これにより、受信側においてパリティ信号25
6およびストローブ信号246は、並列信号216中の
パケットと同時にデータリンクから出力される。したが
って、ストローブ信号246がHighのときは並列信
号216はパケットであり、ストローブ信号246がL
owのときは並列信号216はアイドル信号である。例
えば、データリンクの次段がFIFO(First−I
n First−Out)メモリであれば、ストローブ
信号246を直接FIFOメモリのライト・イネーブル
端子に入力することにより、並列信号216中のパケッ
ト部分と、これに付加されたパリティ信号とをFIFO
メモリに書き込むことができる。
【0027】以上に述べたように、第1の実施の形態に
係る光データリンク装置では、本願の第5の発明を適用
したことにより、パケットの前後にデリミッタを付加す
る必要がない。したがって、その分データ伝送のレイテ
ンシを小さくすることができる。また、本願の第6の発
明を適用したことにより、パリティ信号をデータ伝送系
の光ファイバで送る必要がないので、データ伝送系のス
ループットを増加させる必要がない。本願の第6の発明
を適用しなかった場合は、スループットを増加させるた
めに並列/直列変換回路12として9:1並列/直列変
換回路を、直列/並列変換回路15として1:9直列/
並列変換回路を用いる必要があるが、このような並列/
直列変換回路および直列/並列変換回路は一般的ではな
いために入手困難で、高コストにつながる。
係る光データリンク装置では、本願の第5の発明を適用
したことにより、パケットの前後にデリミッタを付加す
る必要がない。したがって、その分データ伝送のレイテ
ンシを小さくすることができる。また、本願の第6の発
明を適用したことにより、パリティ信号をデータ伝送系
の光ファイバで送る必要がないので、データ伝送系のス
ループットを増加させる必要がない。本願の第6の発明
を適用しなかった場合は、スループットを増加させるた
めに並列/直列変換回路12として9:1並列/直列変
換回路を、直列/並列変換回路15として1:9直列/
並列変換回路を用いる必要があるが、このような並列/
直列変換回路および直列/並列変換回路は一般的ではな
いために入手困難で、高コストにつながる。
【0028】第1の実施の形態に係る光データリンク装
置では、伝送レートが800Mb/sと高いデータ信号
は光伝送し、周波数100MHzのロー・クロック,1
00Mb/sのストローブ信号およびパリティ信号は同
軸ケーブルにより伝送する。このような低速の信号を同
軸ケーブルで伝送することは比較的容易であり、大きな
コスト増は招かない。
置では、伝送レートが800Mb/sと高いデータ信号
は光伝送し、周波数100MHzのロー・クロック,1
00Mb/sのストローブ信号およびパリティ信号は同
軸ケーブルにより伝送する。このような低速の信号を同
軸ケーブルで伝送することは比較的容易であり、大きな
コスト増は招かない。
【0029】図2は、本願の第10,第11および第1
2の発明を実施する、第2の実施の形態に係る光ネット
ワーク装置の構成を示すブロック図である。本実施の形
態に係る光ネットワーク装置は、送信ノードと受信ノー
ドとを兼ねる4個のノード501,502,503およ
び504を持つ光ネットワーク装置であり、光ファイバ
511〜514,521〜524と光スイッチ801と
により構成されるデータネットワークと、同軸ケーブル
611〜614,621〜624,651〜654,6
61〜664と電気スイッチ802とにより構成される
制御信号ネットワークと、光スイッチ801および電気
スイッチ802の調停制御を行う光スイッチ制御回路8
11と、同軸ケーブル711〜714,721〜724
と、ロー・クロック分配線901と、ハイ・クロック分
配線902とからなる。
2の発明を実施する、第2の実施の形態に係る光ネット
ワーク装置の構成を示すブロック図である。本実施の形
態に係る光ネットワーク装置は、送信ノードと受信ノー
ドとを兼ねる4個のノード501,502,503およ
び504を持つ光ネットワーク装置であり、光ファイバ
511〜514,521〜524と光スイッチ801と
により構成されるデータネットワークと、同軸ケーブル
611〜614,621〜624,651〜654,6
61〜664と電気スイッチ802とにより構成される
制御信号ネットワークと、光スイッチ801および電気
スイッチ802の調停制御を行う光スイッチ制御回路8
11と、同軸ケーブル711〜714,721〜724
と、ロー・クロック分配線901と、ハイ・クロック分
配線902とからなる。
【0030】各ノード501,502,503および5
04には、光スイッチ制御回路811よりロー・クロッ
ク分配線901およびハイ・クロック分配線902を通
じてロー・クロック221およびハイ・クロック231
が分配されている。ここで、ロー・クロック分配線90
1およびハイ・クロック分配線902の長さは、ノード
間でクロックの位相差が生じないように調整されてい
る。
04には、光スイッチ制御回路811よりロー・クロッ
ク分配線901およびハイ・クロック分配線902を通
じてロー・クロック221およびハイ・クロック231
が分配されている。ここで、ロー・クロック分配線90
1およびハイ・クロック分配線902の長さは、ノード
間でクロックの位相差が生じないように調整されてい
る。
【0031】図3は、ノード501のネットワークイン
タフェースの構成を示す図である。他の3個のノード5
02,503および504のネットワークインタフェー
スも同様に構成されている。ノード501は、セレクタ
11と、並列/直列変換回路12と、光送信機13と、
光受信機14と、直列/並列変換回路15と、ディレイ
ライン42と、ラインドライバ43と、ラインレシーバ
44と、ディレイライン45と、ディレイライン52
と、ラインドライバ53と、ラインレシーバ54と、デ
ィレイライン55と、ラインドライバ63と、ラインレ
シーバ64と、ノード制御回路(CNTL)821とか
ら構成されている。なお、図3中、符号211はパケッ
ト(PACKET)、212は並列信号、213は直列
信号、214は光信号、215は直列信号、216は並
列信号(DATA)、241はストローブ信号(STR
OBE)、246はストローブ信号(STROBE)、
251はパリティ信号(PARITY)、256はパリ
ティ信号(PARITY)、301はアイドル信号(I
DLE)をそれぞれ示す。
タフェースの構成を示す図である。他の3個のノード5
02,503および504のネットワークインタフェー
スも同様に構成されている。ノード501は、セレクタ
11と、並列/直列変換回路12と、光送信機13と、
光受信機14と、直列/並列変換回路15と、ディレイ
ライン42と、ラインドライバ43と、ラインレシーバ
44と、ディレイライン45と、ディレイライン52
と、ラインドライバ53と、ラインレシーバ54と、デ
ィレイライン55と、ラインドライバ63と、ラインレ
シーバ64と、ノード制御回路(CNTL)821とか
ら構成されている。なお、図3中、符号211はパケッ
ト(PACKET)、212は並列信号、213は直列
信号、214は光信号、215は直列信号、216は並
列信号(DATA)、241はストローブ信号(STR
OBE)、246はストローブ信号(STROBE)、
251はパリティ信号(PARITY)、256はパリ
ティ信号(PARITY)、301はアイドル信号(I
DLE)をそれぞれ示す。
【0032】次に、このように構成された第2の実施の
形態に係る光ネットワーク装置の動作について説明す
る。
形態に係る光ネットワーク装置の動作について説明す
る。
【0033】まず、ノード501からノード502にパ
ケットを送る場合を考える。ノード501のノード制御
回路821は、まず同軸ケーブル711を通じて光スイ
ッチ制御回路811に送信要求を出す。光スイッチ制御
回路811は、各ノードからの送信要求を調停し、調停
に勝ったノードに送信許可を出す。したがって、今、ノ
ード501以外に送信要求を出したノードがないとする
と、光スイッチ制御回路811は、すぐに送信許可を同
軸ケーブル721を通じてノード501のノード制御回
路821に送る。
ケットを送る場合を考える。ノード501のノード制御
回路821は、まず同軸ケーブル711を通じて光スイ
ッチ制御回路811に送信要求を出す。光スイッチ制御
回路811は、各ノードからの送信要求を調停し、調停
に勝ったノードに送信許可を出す。したがって、今、ノ
ード501以外に送信要求を出したノードがないとする
と、光スイッチ制御回路811は、すぐに送信許可を同
軸ケーブル721を通じてノード501のノード制御回
路821に送る。
【0034】各ノードはパケットを送っていないときは
ストローブ信号241をLowにしており、このときセ
レクタ11は”10101010”という固定パターン
であるアイドル信号301を選択して出力する。ノード
501は、送信許可を受けるとストローブ信号241を
Highにし、セレクタ11をパケット211側に切り
替え、パケットを送出する。パケットを送出し終わる
と、ノード501は、ストローブ信号241をLowに
戻す。セレクタ11から出力された並列信号212は、
周波数100MHzのロー・クロック221に同期して
並列/直列変換回路12に入力され、周波数800MH
zのハイ・クロック231に同期した直列信号213に
変換される。直列信号213は、光送信機13により光
信号214に変換されて光ファイバ511に送出され
る。一方、ストローブ信号241は、ディレイライン4
2およびラインドライバ43を経て同軸ケーブル611
に送出される。また、パケット211に付加されるパリ
ティ信号251も、ディレイライン52およびラインド
ライバ53を経て同軸ケーブル621に送出される。並
列/直列変換回路12は、ロー・クロック221の1周
期分、即ち10ナノ秒のレイテンシをもち、光送信機1
3のレイテンシはほぼ0である。一方、ディレイライン
42および52は、10ナノ秒の信号遅延を持つ。した
がって、パケットとストローブ信号およびパリティ信号
とは、同時にノード501を出る。同軸ケーブル611
および621は、信号の伝搬速度が光ファイバ511と
等しくなるように製作されており、長さも光ファイバ5
11と等しいので、パケットが光スイッチ801に到達
すると同時にストローブ信号およびパリティ信号も電気
スイッチ802に到達する。
ストローブ信号241をLowにしており、このときセ
レクタ11は”10101010”という固定パターン
であるアイドル信号301を選択して出力する。ノード
501は、送信許可を受けるとストローブ信号241を
Highにし、セレクタ11をパケット211側に切り
替え、パケットを送出する。パケットを送出し終わる
と、ノード501は、ストローブ信号241をLowに
戻す。セレクタ11から出力された並列信号212は、
周波数100MHzのロー・クロック221に同期して
並列/直列変換回路12に入力され、周波数800MH
zのハイ・クロック231に同期した直列信号213に
変換される。直列信号213は、光送信機13により光
信号214に変換されて光ファイバ511に送出され
る。一方、ストローブ信号241は、ディレイライン4
2およびラインドライバ43を経て同軸ケーブル611
に送出される。また、パケット211に付加されるパリ
ティ信号251も、ディレイライン52およびラインド
ライバ53を経て同軸ケーブル621に送出される。並
列/直列変換回路12は、ロー・クロック221の1周
期分、即ち10ナノ秒のレイテンシをもち、光送信機1
3のレイテンシはほぼ0である。一方、ディレイライン
42および52は、10ナノ秒の信号遅延を持つ。した
がって、パケットとストローブ信号およびパリティ信号
とは、同時にノード501を出る。同軸ケーブル611
および621は、信号の伝搬速度が光ファイバ511と
等しくなるように製作されており、長さも光ファイバ5
11と等しいので、パケットが光スイッチ801に到達
すると同時にストローブ信号およびパリティ信号も電気
スイッチ802に到達する。
【0035】光スイッチ制御回路811は、送信許可を
ノード501に出した一定時間後に光スイッチ801と
電気スイッチ802とを切り替え、光ファイバ511と
光ファイバ522、同軸ケーブル611と同軸ケーブル
652、同軸ケーブル621と同軸ケーブル662を接
続する。この一定時間は、パケットが光スイッチ801
に到達する5ナノ秒前に光スイッチ801が切り替わる
ように決められている。したがって、パケットは光ファ
イバ522を通って、また、ストローブ信号およびパリ
ティ信号は同軸ケーブル652および662を通ってノ
ード502に到達する。同軸ケーブル652および66
2は、信号の伝搬速度が光ファイバ522と等しくなる
ように製作されており、長さも光ファイバ522と等し
い。しかし、光スイッチ801のレイテンシがほぼ0な
のに対し、電気スイッチ802は10ナノ秒のレイテン
シを持つので、ストローブ信号およびパリティ信号はパ
ケットより10ナノ秒遅れてノード502に到達する。
ノード501に出した一定時間後に光スイッチ801と
電気スイッチ802とを切り替え、光ファイバ511と
光ファイバ522、同軸ケーブル611と同軸ケーブル
652、同軸ケーブル621と同軸ケーブル662を接
続する。この一定時間は、パケットが光スイッチ801
に到達する5ナノ秒前に光スイッチ801が切り替わる
ように決められている。したがって、パケットは光ファ
イバ522を通って、また、ストローブ信号およびパリ
ティ信号は同軸ケーブル652および662を通ってノ
ード502に到達する。同軸ケーブル652および66
2は、信号の伝搬速度が光ファイバ522と等しくなる
ように製作されており、長さも光ファイバ522と等し
い。しかし、光スイッチ801のレイテンシがほぼ0な
のに対し、電気スイッチ802は10ナノ秒のレイテン
シを持つので、ストローブ信号およびパリティ信号はパ
ケットより10ナノ秒遅れてノード502に到達する。
【0036】光ファイバ522により伝送されてきた光
信号214は、光受信機14により電気の直列信号21
5に変換され、ハイ・クロック231に同期して直列/
並列変換回路15に入力され、ロー・クロック221に
同期した8ビット幅の並列信号216に変換される。光
ファイバ522の長さを調整することにより、直列信号
215のフレーム位相はロー・クロック221と同期し
ており、直列/並列変換回路15においてフレーム同期
が実現される。一方、同軸ケーブル652を伝送されて
きたストローブ信号は、ラインレシーバ44およびディ
レイライン45を経てストローブ信号246として出力
され、同軸ケーブル662を伝送されてきたパリティ信
号はラインレシーバ54およびディレイライン55を経
てパリティ信号256として出力される。光受信機14
および直列/並列変換回路15はそれぞれ10ナノ秒の
レイテンシを持ち、ディレイライン45および55は1
0ナノ秒の遅延を持っている。ノード502に到達した
時点でストローブ信号およびパリティ信号はパケットよ
り10ナノ秒遅れていたので、ストローブ信号246お
よびパリティ信号256は、並列データ信号216中の
パケットと同時に出力される。即ち、ストローブ信号2
46がHighのときは並列信号216はパケットであ
り、ストローブ信号246がLowのときは並列信号2
16はアイドル信号である。例えば、次段がFIFOメ
モリであれば、ストローブ信号246を直接FIFOメ
モリのライト・イネーブル端子に入力することにより、
並列信号216中のパケット部分と、これに付加された
パリティ信号とをFIFOメモリに書き込むことができ
る。
信号214は、光受信機14により電気の直列信号21
5に変換され、ハイ・クロック231に同期して直列/
並列変換回路15に入力され、ロー・クロック221に
同期した8ビット幅の並列信号216に変換される。光
ファイバ522の長さを調整することにより、直列信号
215のフレーム位相はロー・クロック221と同期し
ており、直列/並列変換回路15においてフレーム同期
が実現される。一方、同軸ケーブル652を伝送されて
きたストローブ信号は、ラインレシーバ44およびディ
レイライン45を経てストローブ信号246として出力
され、同軸ケーブル662を伝送されてきたパリティ信
号はラインレシーバ54およびディレイライン55を経
てパリティ信号256として出力される。光受信機14
および直列/並列変換回路15はそれぞれ10ナノ秒の
レイテンシを持ち、ディレイライン45および55は1
0ナノ秒の遅延を持っている。ノード502に到達した
時点でストローブ信号およびパリティ信号はパケットよ
り10ナノ秒遅れていたので、ストローブ信号246お
よびパリティ信号256は、並列データ信号216中の
パケットと同時に出力される。即ち、ストローブ信号2
46がHighのときは並列信号216はパケットであ
り、ストローブ信号246がLowのときは並列信号2
16はアイドル信号である。例えば、次段がFIFOメ
モリであれば、ストローブ信号246を直接FIFOメ
モリのライト・イネーブル端子に入力することにより、
並列信号216中のパケット部分と、これに付加された
パリティ信号とをFIFOメモリに書き込むことができ
る。
【0037】以上に述べたように、第2の実施の形態に
係る光ネットワーク装置では、本願の第11の発明を適
用したことによりパケットの前後にデリミッタを付加す
る必要がない。したがって、その分レイテンシを小さく
することができる。また、本願の第12の発明を適用し
たことにより、パリティ信号をデータネットワークで送
る必要がないので、データネットワークのスループット
を増加させる必要がない。本願の第12の発明を適用し
なかった場合は、スループットを増加させるために並列
/直列変換回路12として9:1並列/直列変換回路
を、直列/並列変換回路15として1:9直列/並列変
換回路を用いる必要があるが、このような並列/直列変
換回路および直列/並列変換回路は一般的ではないため
に入手困難で、高コストにつながる。
係る光ネットワーク装置では、本願の第11の発明を適
用したことによりパケットの前後にデリミッタを付加す
る必要がない。したがって、その分レイテンシを小さく
することができる。また、本願の第12の発明を適用し
たことにより、パリティ信号をデータネットワークで送
る必要がないので、データネットワークのスループット
を増加させる必要がない。本願の第12の発明を適用し
なかった場合は、スループットを増加させるために並列
/直列変換回路12として9:1並列/直列変換回路
を、直列/並列変換回路15として1:9直列/並列変
換回路を用いる必要があるが、このような並列/直列変
換回路および直列/並列変換回路は一般的ではないため
に入手困難で、高コストにつながる。
【0038】第2の実施の形態に係る光ネットワーク装
置では、伝送レートが800Mb/sと高いデータ信号
は光ネットワークで伝送し、100Mb/sのストロー
ブ信号およびパリティ信号は電気ネットワークで伝送す
る。このような低速の信号を電気ネットワークで伝送す
ることは比較的容易であり、大きなコスト増は招かな
い。
置では、伝送レートが800Mb/sと高いデータ信号
は光ネットワークで伝送し、100Mb/sのストロー
ブ信号およびパリティ信号は電気ネットワークで伝送す
る。このような低速の信号を電気ネットワークで伝送す
ることは比較的容易であり、大きなコスト増は招かな
い。
【0039】ところで、第1の実施の形態では、ストロ
ーブ信号とパリティ信号との両方を制御信号伝送系によ
り伝送したが、パリティ信号はパケットと共にデータ伝
送系により伝送し、ストローブ信号のみを制御信号伝送
系で伝送してもよい。あるいは、パリティ信号のみを制
御信号伝送系により伝送してもよい。
ーブ信号とパリティ信号との両方を制御信号伝送系によ
り伝送したが、パリティ信号はパケットと共にデータ伝
送系により伝送し、ストローブ信号のみを制御信号伝送
系で伝送してもよい。あるいは、パリティ信号のみを制
御信号伝送系により伝送してもよい。
【0040】第2の実施の形態では、ストローブ信号と
パリティ信号との両方を制御信号ネットワークにより伝
送したが、パリティ信号はパケットと共にデータネット
ワークにより伝送し、ストローブ信号のみを制御信号ネ
ットワークで伝送してもよい。あるいは、パリティ信号
のみを制御信号ネットワークにより伝送してもよい。
パリティ信号との両方を制御信号ネットワークにより伝
送したが、パリティ信号はパケットと共にデータネット
ワークにより伝送し、ストローブ信号のみを制御信号ネ
ットワークで伝送してもよい。あるいは、パリティ信号
のみを制御信号ネットワークにより伝送してもよい。
【0041】第1および第2の実施の形態において、デ
ータの伝送には光通信を用いたが、同軸ケーブルやより
対線を用いた電気伝送であっても構わない。また、制御
信号の伝送には同軸ケーブルによる電気伝送を用いた
が、より対線等の他の媒体による電気伝送でも構わない
し、光伝送であってもよい。
ータの伝送には光通信を用いたが、同軸ケーブルやより
対線を用いた電気伝送であっても構わない。また、制御
信号の伝送には同軸ケーブルによる電気伝送を用いた
が、より対線等の他の媒体による電気伝送でも構わない
し、光伝送であってもよい。
【0042】第1および第2の実施の形態において、デ
ータおよび制御信号の両方に対して伝送路符号化などは
行わなかったが、8B10B符号などの何らかの符号化
を行っても、当然、本発明は適用可能である。
ータおよび制御信号の両方に対して伝送路符号化などは
行わなかったが、8B10B符号などの何らかの符号化
を行っても、当然、本発明は適用可能である。
【0043】第1の実施の形態において、フレーム同期
はロー・クロックを別送することにより実現したが、パ
ケットに同期パターンを付加したり、アイドル信号を同
期パターンとして利用することによりフレーム同期を実
現することもできる。また、ハイ・クロックはデータよ
り抽出したが、ハイ・クロックを別送しても構わない。
はロー・クロックを別送することにより実現したが、パ
ケットに同期パターンを付加したり、アイドル信号を同
期パターンとして利用することによりフレーム同期を実
現することもできる。また、ハイ・クロックはデータよ
り抽出したが、ハイ・クロックを別送しても構わない。
【0044】第2の実施の形態において、ロー・クロッ
クとハイ・クロックとは光スイッチ制御回路より分配
し、全ノードを同期動作させたが、各ノードは非同期動
作していてもよい。ハイ・クロックはPLL回路などを
用いてデータから抽出することができるし、ロー・クロ
ックを分配しなくても、パケットに同期パターンを付加
したり、アイドル信号を同期パターンとして利用するこ
とによりフレーム同期を実現することが可能である。
クとハイ・クロックとは光スイッチ制御回路より分配
し、全ノードを同期動作させたが、各ノードは非同期動
作していてもよい。ハイ・クロックはPLL回路などを
用いてデータから抽出することができるし、ロー・クロ
ックを分配しなくても、パケットに同期パターンを付加
したり、アイドル信号を同期パターンとして利用するこ
とによりフレーム同期を実現することが可能である。
【0045】第1および第2の実施の形態において、デ
ータ伝送路と制御信号伝送路とは物理的に離れていても
よいし、外見上は1本のケーブルとしてまとめてあって
もよい。例えば、光ファイバと同軸ケーブルとを束ねて
被覆したようなケーブルを用いれば、光ファイバと同軸
ケーブルとの長さを合わせることが非常に容易になる。
ータ伝送路と制御信号伝送路とは物理的に離れていても
よいし、外見上は1本のケーブルとしてまとめてあって
もよい。例えば、光ファイバと同軸ケーブルとを束ねて
被覆したようなケーブルを用いれば、光ファイバと同軸
ケーブルとの長さを合わせることが非常に容易になる。
【0046】第1および第2の実施の形態では、8ビッ
ト幅のデータ信号に対して1つのストローブ信号が付加
されているが、データ信号のビット幅は任意に選ぶこと
ができる。例えば、16ビット,32ビット,64ビッ
ト幅のデータ信号に対して1つのストローブ信号が付加
されていてもよい。
ト幅のデータ信号に対して1つのストローブ信号が付加
されているが、データ信号のビット幅は任意に選ぶこと
ができる。例えば、16ビット,32ビット,64ビッ
ト幅のデータ信号に対して1つのストローブ信号が付加
されていてもよい。
【0047】第1および第2の実施の形態では、8ビッ
ト幅のデータ信号に対して1ビットのパリティ信号が付
加されているが、パリティ信号を付加する割合は任意に
選ぶことができる。例えば、16ビット,32ビット,
64ビット幅のデータ信号に対して1ビットのパリティ
信号が付加されていてもよい。
ト幅のデータ信号に対して1ビットのパリティ信号が付
加されているが、パリティ信号を付加する割合は任意に
選ぶことができる。例えば、16ビット,32ビット,
64ビット幅のデータ信号に対して1ビットのパリティ
信号が付加されていてもよい。
【0048】第1および第2の実施の形態において、ロ
ー・クロックの周波数は100MHz、ハイ・クロック
の周波数は800MHz、並列/直列変換の多重数は
8:1としたが、これらは任意に設定することができ
る。
ー・クロックの周波数は100MHz、ハイ・クロック
の周波数は800MHz、並列/直列変換の多重数は
8:1としたが、これらは任意に設定することができ
る。
【0049】第2の実施の形態では、各ノードが送信ノ
ードと受信ノードとを兼ねているが、送信ノードと受信
ノードとは別々であってもよい。
ードと受信ノードとを兼ねているが、送信ノードと受信
ノードとは別々であってもよい。
【0050】
【発明の効果】以上、発明の実施の形態でも詳細に述べ
たように、本願の第1の発明を用いることにより、デー
タ伝送系とは別に制御信号伝送系を備えているので、デ
ータ伝送系の構成を変更することなく、制御信号伝送系
により様々な制御信号を伝送することができる。制御信
号伝送系には並列/直列変換回路,直列/並列変換回路
等が不要で、伝送レートもデータ伝送系と比べて低いの
で、簡便に制御信号を伝送することが可能である。
たように、本願の第1の発明を用いることにより、デー
タ伝送系とは別に制御信号伝送系を備えているので、デ
ータ伝送系の構成を変更することなく、制御信号伝送系
により様々な制御信号を伝送することができる。制御信
号伝送系には並列/直列変換回路,直列/並列変換回路
等が不要で、伝送レートもデータ伝送系と比べて低いの
で、簡便に制御信号を伝送することが可能である。
【0051】本願の第2の発明を用いることにより、デ
ータ伝送系と制御信号伝送系との信号伝搬遅延が等しく
なるように調整されているので、制御信号系により伝送
されるストローブ信号あるいはパリティ信号などの制御
信号はデータと同時に受信側に到達する。これにより、
制御信号をデータと同時に直接次段の装置に渡すことが
できるので制御が容易で、かつ、レイテンシを一層削減
することができる。例えば、制御信号がストローブ信号
で、受信側の次段がFIFOメモリの場合は、FIFO
メモリのライト・イネーブル端子にストローブ信号を直
接入力すれば、データ中の有効な部分のみをFIFOメ
モリに直接書き込むことできる。あるいは、制御信号が
パリティ信号で、受信側の次段がパリティ・チェック回
路の場合は、パリティとデータとをパリティ・チェック
回路に直接渡せば、パリティ・チェック回路はすぐにパ
リティ・チェックを開始することができる。
ータ伝送系と制御信号伝送系との信号伝搬遅延が等しく
なるように調整されているので、制御信号系により伝送
されるストローブ信号あるいはパリティ信号などの制御
信号はデータと同時に受信側に到達する。これにより、
制御信号をデータと同時に直接次段の装置に渡すことが
できるので制御が容易で、かつ、レイテンシを一層削減
することができる。例えば、制御信号がストローブ信号
で、受信側の次段がFIFOメモリの場合は、FIFO
メモリのライト・イネーブル端子にストローブ信号を直
接入力すれば、データ中の有効な部分のみをFIFOメ
モリに直接書き込むことできる。あるいは、制御信号が
パリティ信号で、受信側の次段がパリティ・チェック回
路の場合は、パリティとデータとをパリティ・チェック
回路に直接渡せば、パリティ・チェック回路はすぐにパ
リティ・チェックを開始することができる。
【0052】本願の第3の発明を用いることにより、デ
ータ伝送系と制御信号伝送系との信号伝搬遅延を等しく
して、本願の第2の発明のデータリンク装置を構成する
ことが非常に容易になる。データ伝送路と制御信号伝送
路との信号伝搬遅延が等しいので、データ伝送路の前段
の並列/直列変換回路などと等しい信号伝搬遅延を第1
のディレイラインに持たせ、データ伝送路の後段の直列
/並列変換回路などと等しい信号伝搬遅延を第2のディ
レイラインに持たせれば、データ伝送系と制御信号伝送
系との信号伝搬遅延を等しくすることが容易に実現でき
る。
ータ伝送系と制御信号伝送系との信号伝搬遅延を等しく
して、本願の第2の発明のデータリンク装置を構成する
ことが非常に容易になる。データ伝送路と制御信号伝送
路との信号伝搬遅延が等しいので、データ伝送路の前段
の並列/直列変換回路などと等しい信号伝搬遅延を第1
のディレイラインに持たせ、データ伝送路の後段の直列
/並列変換回路などと等しい信号伝搬遅延を第2のディ
レイラインに持たせれば、データ伝送系と制御信号伝送
系との信号伝搬遅延を等しくすることが容易に実現でき
る。
【0053】本願の第4の発明を用いることにより、デ
ータ伝送路と制御信号伝送路との信号伝搬遅延を等しく
して、本願の第3の発明のデータリンクを構成すること
が非常に容易になる。データ伝送路には大きなスループ
ットが要求されるので、光ファイバが適しており、一
方、制御信号伝送路には大きなスループットは要求され
ないので、低コストなデータリンクの構成が可能な電気
ケーブルが適している。一般に、光ファイバと電気ケー
ブルとでは信号の伝搬速度が異なるが、電気ケーブルの
絶縁体の誘電率などを調整して信号の伝搬速度を光ファ
イバと等しくすれば、データ伝送路と制御信号伝送路と
の長さを等しくすることにより容易に両者の信号伝搬遅
延を等しくすることができる。伝送路の長さを変更する
場合も、データ伝送路と制御信号伝送路との長さを等し
くしさえすればよいので調整が非常に容易である。
ータ伝送路と制御信号伝送路との信号伝搬遅延を等しく
して、本願の第3の発明のデータリンクを構成すること
が非常に容易になる。データ伝送路には大きなスループ
ットが要求されるので、光ファイバが適しており、一
方、制御信号伝送路には大きなスループットは要求され
ないので、低コストなデータリンクの構成が可能な電気
ケーブルが適している。一般に、光ファイバと電気ケー
ブルとでは信号の伝搬速度が異なるが、電気ケーブルの
絶縁体の誘電率などを調整して信号の伝搬速度を光ファ
イバと等しくすれば、データ伝送路と制御信号伝送路と
の長さを等しくすることにより容易に両者の信号伝搬遅
延を等しくすることができる。伝送路の長さを変更する
場合も、データ伝送路と制御信号伝送路との長さを等し
くしさえすればよいので調整が非常に容易である。
【0054】本願の第5の発明を用いることにより、デ
ータ伝送系により伝送される信号が有効か無効かを示す
ストローブ信号を制御信号伝送系により伝送するので、
ストローブ信号を、データ伝送系で伝送されている信号
がパケットのときはHighにし、アイドル信号のとき
はLowにすれば、パケットとアイドル信号とを区別す
ることができる。これにより、パケットとパケット以外
のアイドル信号等とを区別するためにパケットの前後に
デリミッタを付加する必要はなくなり、レイテンシの小
さなデータリンクを構成することができる。
ータ伝送系により伝送される信号が有効か無効かを示す
ストローブ信号を制御信号伝送系により伝送するので、
ストローブ信号を、データ伝送系で伝送されている信号
がパケットのときはHighにし、アイドル信号のとき
はLowにすれば、パケットとアイドル信号とを区別す
ることができる。これにより、パケットとパケット以外
のアイドル信号等とを区別するためにパケットの前後に
デリミッタを付加する必要はなくなり、レイテンシの小
さなデータリンクを構成することができる。
【0055】本願の第6の発明を用いることにより、デ
ータ伝送系により伝送される信号に対して付加されるパ
リティ信号を制御信号伝送系により伝送するので、デー
タ伝送系のスループットを増加させることなくパリティ
信号を伝送することができ、受信側でエラーチェックを
行うことが可能になる。パリティ信号を伝送するために
並列/直列変換回路の多重数を増やしたりする必要がな
いので、コストの大幅な増大を避けることができる。
ータ伝送系により伝送される信号に対して付加されるパ
リティ信号を制御信号伝送系により伝送するので、デー
タ伝送系のスループットを増加させることなくパリティ
信号を伝送することができ、受信側でエラーチェックを
行うことが可能になる。パリティ信号を伝送するために
並列/直列変換回路の多重数を増やしたりする必要がな
いので、コストの大幅な増大を避けることができる。
【0056】本願の第7の発明のネットワーク装置で
は、データネットワークとは別に制御信号ネットワーク
を備えており、制御信号ネットワークによりストローブ
信号やパリティ信号を伝送することにより、本願の第1
の発明のデータリンク装置の場合と同様の効果が得られ
る。
は、データネットワークとは別に制御信号ネットワーク
を備えており、制御信号ネットワークによりストローブ
信号やパリティ信号を伝送することにより、本願の第1
の発明のデータリンク装置の場合と同様の効果が得られ
る。
【0057】本願の第8の発明のネットワーク装置で
は、本願の第2の発明のデータリンク装置と同じ効果が
得られる。
は、本願の第2の発明のデータリンク装置と同じ効果が
得られる。
【0058】本願の第9の発明のネットワーク装置で
は、本願の第3の発明のデータリンク装置と同じ効果が
得られる。
は、本願の第3の発明のデータリンク装置と同じ効果が
得られる。
【0059】本願の第10の発明のネットワーク装置で
は、本願の第4の発明のデータリンク装置と同じ効果が
得られる。
は、本願の第4の発明のデータリンク装置と同じ効果が
得られる。
【0060】本願の第11の発明のネットワーク装置で
は、本願の第5の発明のデータリンク装置と同じ効果が
得られる。
は、本願の第5の発明のデータリンク装置と同じ効果が
得られる。
【0061】本願の第12の発明のネットワーク装置で
は、本願の第6の発明のデータリンク装置と同じ効果が
得られる。
は、本願の第6の発明のデータリンク装置と同じ効果が
得られる。
【図1】本発明の第1の実施の形態に係る光データリン
ク装置の構成図である。
ク装置の構成図である。
【図2】本発明の第2の実施の形態に係る光ネットワー
ク装置の構成図である。
ク装置の構成図である。
【図3】図2中のノードのネットワークインタフェース
部分の構成図である。
部分の構成図である。
11 セレクタ 12 並列/直列変換回路 13 光送信機 14 光受信機 15 直列/並列変換回路 23,43,53,63 ラインドライバ 24,44,54,64 ラインレシーバ 42,45,52,55 ディレイライン 111 光ファイバ 121,141,151 同軸ケーブル 211 パケット 212,216 並列信号 213,215 直列信号 214 光信号 221,226 ロー・クロック 231,236 ハイ・クロック 241,246 ストローブ信号 251,256 パリティ信号 301 アイドル信号 501,502,503,504 ノード 511,512,513,514 光ファイバ 521,522,523,524 光ファイバ 611,612,613,614 同軸ケーブル 621,622,623,624 同軸ケーブル 651,652,653,654 同軸ケーブル 661,662,663,664 同軸ケーブル 711,712,713,714 同軸ケーブル 721,722,723,724 同軸ケーブル 801 光スイッチ 802 電気スイッチ 811 光スイッチ制御回路 821 ノード制御回路 901 ロー・クロック分配線 902 ハイ・クロック分配線
Claims (12)
- 【請求項1】 並列信号を直列信号に変換する並列/直
列変換回路と、前記並列/直列変換回路から出力された
直列信号を伝送するデータ伝送路と、前記データ伝送路
により伝送された直列信号を並列信号に変換する直列/
並列変換回路とを備えるデータ伝送系、および、前記デ
ータ伝送系に並行する制御信号伝送系からなることを特
徴とするデータリンク装置。 - 【請求項2】 データ伝送系の信号伝搬遅延と制御信号
伝送系の信号伝搬遅延とが等しいことを特徴とする請求
項1記載のデータリンク装置。 - 【請求項3】 データ伝送路の信号伝搬遅延と制御信号
伝送路の信号伝搬遅延とが等しく、制御信号伝送路の前
段および/または後段にディレイラインを備えることを
特徴とする請求項2記載のデータリンク装置。 - 【請求項4】 データ伝送路として光ファイバを用い、
制御信号伝送路として信号の伝搬速度が光ファイバと等
しい電気ケーブルを用いることを特徴とする請求項3記
載のデータリンク装置。 - 【請求項5】 データ伝送系により伝送される信号が有
効か無効かを示すストローブ信号を、制御信号伝送系に
より伝送することを特徴とする請求項1記載のデータリ
ンク装置。 - 【請求項6】 データ伝送系により伝送される信号のパ
リティ信号を、制御信号伝送系により伝送することを特
徴とする請求項1記載のデータリンク装置。 - 【請求項7】 複数の送信ノードと、前記送信ノードに
おいて並列信号を直列信号に変換する並列/直列変換回
路と、前記送信ノードのそれぞれから出力された直列信
号を伝送する複数の往路データ伝送路と、前記往路デー
タ伝送路に接続されたデータスイッチと、前記データス
イッチに接続された複数の復路データ伝送路と、前記復
路データ伝送路のそれぞれにより伝送された直列信号を
受信する複数の受信ノードと、前記受信ノードにおいて
直列信号を並列信号に変換する直列/並列変換回路とを
備えるデータネットワーク、および、前記送信ノードの
それぞれに接続された複数の往路制御信号伝送路と、前
記往路制御信号伝送路に接続された制御信号スイッチ
と、前記制御信号スイッチと前記受信ノードのそれぞれ
とを接続する複数の復路制御信号伝送路とを備える制御
信号ネットワークからなることを特徴とするネットワー
ク装置。 - 【請求項8】 任意の送信ノードから任意の受信ノード
へのデータネットワークにおける信号伝搬遅延と、同じ
送信ノードから同じ受信ノードへの制御信号ネットワー
クにおける信号伝搬遅延とが等しいことを特徴とする請
求項7記載のネットワーク装置。 - 【請求項9】 同じ送信ノードに接続された往路データ
伝送路と往路制御信号伝送路との信号伝搬遅延が等し
く、かつ、同じ受信ノードに接続された復路データ伝送
路と復路制御信号伝送路との信号伝搬遅延が等しく、往
路制御信号伝送路および復路制御信号伝送路の前段およ
び/または後段にディレイラインを備えることを特徴と
する請求項8記載のネットワーク装置。 - 【請求項10】 往路データ伝送路および復路データ伝
送路として光ファイバを用い、往路制御信号伝送路およ
び復路制御信号伝送路として、信号の伝搬速度が光ファ
イバと等しい電気ケーブルを用いることを特徴とする請
求項9記載のネットワーク装置。 - 【請求項11】 データネットワークにより伝送される
信号が有効か無効かを示すストローブ信号を、制御信号
ネットワークにより伝送することを特徴とする請求項7
記載のネットワーク装置。 - 【請求項12】 データネットワークにより伝送される
信号のパリティ信号を、制御信号ネットワークにより伝
送することを特徴とする請求項7記載のネットワーク装
置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8146794A JPH09307548A (ja) | 1996-05-16 | 1996-05-16 | データリンク装置およびネットワーク装置 |
US08/857,807 US6081557A (en) | 1996-05-16 | 1997-05-16 | Datalink system and communication network |
EP97108052A EP0808044A3 (en) | 1996-05-16 | 1997-05-16 | Datalink system and communication network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8146794A JPH09307548A (ja) | 1996-05-16 | 1996-05-16 | データリンク装置およびネットワーク装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09307548A true JPH09307548A (ja) | 1997-11-28 |
Family
ID=15415694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8146794A Pending JPH09307548A (ja) | 1996-05-16 | 1996-05-16 | データリンク装置およびネットワーク装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6081557A (ja) |
EP (1) | EP0808044A3 (ja) |
JP (1) | JPH09307548A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6178186B1 (en) * | 1998-03-27 | 2001-01-23 | Motorola, Inc. | Fractional decimator with linear interpolation and method thereof |
US6301637B1 (en) * | 1998-06-08 | 2001-10-09 | Storage Technology Corporation | High performance data paths |
JP4310878B2 (ja) * | 2000-02-10 | 2009-08-12 | ソニー株式会社 | バスエミュレーション装置 |
US7475187B2 (en) * | 2005-09-15 | 2009-01-06 | Infineon Technologies Ag | High-speed interface circuit for semiconductor memory chips and memory system including the same |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2144780A1 (de) * | 1971-09-08 | 1973-03-15 | Licentia Gmbh | Nachrichtenuebertragungssystem mit einem kabel mit parallelgefuehrten glasfaserlichtleitungen |
JPS51136204A (en) * | 1975-05-21 | 1976-11-25 | Fujitsu Ltd | Light pcm group transmission relay monitoring |
US4064360A (en) * | 1976-07-06 | 1977-12-20 | The United States Of America As Represented By The Secretary Of The Navy | High speed digital switch |
CA1065977A (en) * | 1977-05-09 | 1979-11-06 | Real Gagnier | Switching network for a pcm tdm system |
JPS57141150A (en) * | 1981-02-25 | 1982-09-01 | Oki Electric Ind Co Ltd | Parallel optical transmission system |
JPS5824997A (ja) * | 1981-08-05 | 1983-02-15 | 日本電気株式会社 | デ−タ送受信装置 |
JP2590808B2 (ja) * | 1985-12-09 | 1997-03-12 | 日本電気株式会社 | 光バス |
JPH0787447B2 (ja) * | 1985-12-18 | 1995-09-20 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | 同期の直列伝送媒体を利用するシステム |
US4637011A (en) * | 1985-12-23 | 1987-01-13 | Gte Communication Systems Corporation | Fault tolerant dual port serial link controller |
JPH0611143B2 (ja) * | 1986-08-29 | 1994-02-09 | シャープ株式会社 | 通信インタフエ−ス回路 |
US4908823A (en) * | 1988-01-29 | 1990-03-13 | Hewlett-Packard Company | Hybrid communications link adapter incorporating input/output and data communications technology |
US4977582A (en) * | 1988-03-31 | 1990-12-11 | At&T Bell Laboratories | Synchronization of non-continuous digital bit streams |
US4899333A (en) * | 1988-03-31 | 1990-02-06 | American Telephone And Telegraph Company At&T Bell Laboratories | Architecture of the control of a high performance packet switching distribution network |
GB9011700D0 (en) * | 1990-05-25 | 1990-07-18 | Inmos Ltd | Communication interface |
US5612953A (en) * | 1991-02-22 | 1997-03-18 | International Business Machines Corporation | Multi-media serial line switching adapter for parallel networks and heterogeneous and homologous computer systems |
JPH04287543A (ja) * | 1991-03-18 | 1992-10-13 | Nec Corp | 並列光伝送回路 |
JP3021855B2 (ja) * | 1991-09-26 | 2000-03-15 | ローム株式会社 | シリアルデータ転送装置 |
JPH0653998A (ja) * | 1992-07-31 | 1994-02-25 | Sumitomo Electric Ind Ltd | デジタルデータ受信方式 |
JP2824193B2 (ja) * | 1993-06-30 | 1998-11-11 | 株式会社日立製作所 | 信号伝送方法および装置 |
GB9408574D0 (en) * | 1994-04-29 | 1994-06-22 | Newbridge Networks Corp | Atm switching system |
US5715274A (en) * | 1995-01-09 | 1998-02-03 | Lsi Logic Corporation | Method and system for communicating between a plurality of semiconductor devices |
JPH08293834A (ja) * | 1995-04-24 | 1996-11-05 | Fujitsu Ltd | 光パラレル伝送方式および光伝送装置 |
-
1996
- 1996-05-16 JP JP8146794A patent/JPH09307548A/ja active Pending
-
1997
- 1997-05-16 EP EP97108052A patent/EP0808044A3/en not_active Withdrawn
- 1997-05-16 US US08/857,807 patent/US6081557A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6081557A (en) | 2000-06-27 |
EP0808044A3 (en) | 2001-02-14 |
EP0808044A2 (en) | 1997-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3636456B2 (ja) | 等時性リンクプロトコル | |
KR100283462B1 (ko) | 프레임을 기초로한 데이타 전송 | |
US5550802A (en) | Data communication network with management port for isochronous switch | |
JP3691504B2 (ja) | スイッチング機構における等時性データのローカルループバック | |
EP0961977B1 (en) | Method and apparatus for distributing a cycle clock to a plurality of bus nodes in a bus bridge | |
US5983260A (en) | Serial control and data interconnects for coupling an I/O module with a switch fabric in a switch | |
US5598442A (en) | Self-timed parallel inter-system data communication channel | |
US4829511A (en) | Switched network of optical buses | |
JP2882469B2 (ja) | 光ネットワーク装置 | |
US5796744A (en) | Multi-node interconnect topology with nodes containing SCI link controllers and gigabit transceivers | |
JPH09307548A (ja) | データリンク装置およびネットワーク装置 | |
US6944691B1 (en) | Architecture that converts a half-duplex bus to a full-duplex bus while keeping the bandwidth of the bus constant | |
US20040120351A1 (en) | Method based on backboard transmitting time division multiplexing circuit data and a bridge connector | |
JP3036589B2 (ja) | 光ネットワーク制御方式および光ネットワーク | |
JPH08265349A (ja) | ディジタル情報処理装置 | |
GB2325124A (en) | Configuration and synchronisation of a digital network | |
EP1361777B1 (en) | A synchronous communication protocol for asynchronous devices | |
WO2014198156A1 (zh) | 一种共享光模块的方法、装置和*** | |
JPH09247112A (ja) | 直列伝送路のネットワーク通信路へのインターリーブの方法 | |
JP2005501352A (ja) | 自己同期半二重マトリクススイッチ | |
JPH11510012A (ja) | クロスバー交換機及びマルチポイントトポロジーを使用するシリアル制御並びにデータ相互接続システム | |
CN219227609U (zh) | 基于光纤介质的jesd204b数据传输*** | |
JP4023203B2 (ja) | 信号伝送システム | |
EP0596650A1 (en) | Apparatus & method for accommodating cable length delays using isochronous fifoing | |
JP2001034575A (ja) | ビデオ/ネットワーク・インタフェース装置 |