JPH09307238A

JPH09307238A - 多層回路基板

Info

Publication number: JPH09307238A
Application number: JP8124804A
Authority: JP
Inventors: Takanori Ikuta; 貴紀生田; Tsutomu Oda; 勉小田; Tadashi Murakami; 忠村上
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1996-05-20
Filing date: 1996-05-20
Publication date: 1997-11-28
Anticipated expiration: 2016-05-20
Also published as: JP3266505B2

Abstract

(57)【要約】【課題】多層回路基板に半導体素子を搭載する際に、
多数設けた熱伝導部材に対して精度良く位置決めをする
ことが困難なため、半導体素子の放熱状態が悪化するこ
とがあった。【解決手段】積層基板11表面の半導体素子13が搭載さ
れる搭載部導体層14と、対向する裏面に形成された裏面
導体層15と、半導体素子13から発生する熱を伝導すべく
搭載部導体層14から裏面導体層15にわたって積層基板11
を貫通して配設された複数個の熱伝導部材16とを具備す
る多層回路基板であって、搭載部導体層14に搭載される
半導体素子13の外側に位置する少なくとも１つの熱伝導
部材16の端面を、積層基板11の表面に搭載部導体層14と
区画して露出させた。これを目印として熱伝導部材16を
半導体素子13の直下に精度良く配置できるようになり、
効率良く放熱させることができた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は各種の電子機器・電
子装置等の電子回路モジュール等における回路基板とし
て用いられる多層回路基板に関するものである。

【０００２】

【従来の技術】近年、各種の電子機器や電子装置等に対
して小型化・薄型化・高機能化等の要求が高まってお
り、それに伴って、それら機器や装置の電子回路モジュ
ールに用いられる回路基板にも小型化・薄型化・高密度
化ならびに高速信号処理に対応した高機能化が強く要求
されている。

【０００３】そのような回路基板には一般にアルミナ等
のセラミック材料を主成分とする多層回路基板が用いら
れており、回路基板のより一層の小型化・高密度化を進
めるために、ＩＣ（集積回路）等の半導体素子を基板上
に直接搭載して実装するチップオンボード（ＣＯＢ）技
術を採用した多層回路基板が多用されるようになってき
た。

【０００４】一方、アルミナ（Ａｌ₂Ｏ₃）等を主成分
としたセラミック材料は1400〜1650℃程度の高温で焼成
しなければならないことから、多層回路基板の内部に配
線パターンを形成するには高融点金属であるタングステ
ン（Ｗ）やモリブデン（Ｍｏ）を用いなければならかっ
た。ところが、これら高融点金属は比抵抗が高いため
に、それらを使用した配線パターンでは高速信号処理を
行なう電子回路を構成できないという問題点があった。

【０００５】これに対して、ガラスフリットにアルミナ
等の無機フィラーを添加した基板材料から成る低温焼成
多層回路基板が提案され実用化されている。この低温焼
成多層回路基板では内部配線パターンの形成には金（Ａ
ｕ）系・銀（Ａｇ）系・銅（Ｃｕ）系等の低融点で比抵
抗の小さい金属材料を用いることができ、それにより高
速信号処理を行なう回路基板が実現できるものとなるこ
とから、民生機器分野での実用化を図るべく小型化・高
密度化・低コスト化に向けての開発が進められている。

【０００６】そして、回路基板に搭載される半導体素子
の発熱量が素子の小型化・高密度化・高電力化に伴って
増大したため、半導体素子搭載部の直下の回路基板内部
にその熱を伝導して放熱を促進するための熱伝導を目的
としたビアホール、すなわちサーマルビアホールを多数
設けることにより半導体素子の熱的破壊や信頼性劣化の
防止が図られてきた。

【０００７】そのようなサーマルビアホールを形成した
多層回路基板の例として、例えば実開平３−96075 号に
は、図５に断面図で示すような、集積回路１と、集積回
路１を搭載する多層プリント基板２と、多層プリント基
板２の部品面パターン３と裏面パターン４に接続する複
数本の導体孔（サーマルビアホール）５とを含み、集積
回路１が部品面パターン３に搭載され、集積回路１より
発生する熱が導体孔５を通して多層プリント基板２の内
層パターン６および裏面パターン４から放熱される集積
回路放熱実装構造が提案されている。なお、７は集積回
路１の放熱を兼ねた半田付け部分であり、裏面パターン
４と内層パターン６は通常電源パターンまたはアースパ
ターンとされる。これによれば、集積回路１の実装が簡
単になり、かつ実装面積が小さくできることによってさ
らに高密度実装が可能となる効果が得られるというもの
である。

【０００８】

【発明が解決しようとする課題】従来の多層回路基板に
おいては、実開平３−96075 号に開示されたように、集
積回路１の搭載部となる多層プリント基板２の表面は従
来、集積回路１と多層プリント基板２とを電気的に接続
するために集積回路１の接合面積より大きな面積の導体
配線である部品面パターン３を配設し、その部品面パタ
ーン３により搭載部直下の多数の導体孔５を全て覆う構
造となっていた。そのため、集積回路１を搭載する際、
搭載位置近傍の多層プリント基板２表面の部品面パター
ン３やその近傍に別途形成した画像認識用のマーク（図
示せず）を画像認識して集積回路１の位置決めを行なう
必要があった。

【０００９】一方、半導体素子（集積回路１）の超小型
化が進む中で多層回路基板における半導体素子搭載部に
形成されるサーマルビアホール（導体孔５）の形成密度
は限界に近くなってきており、その限られた形成密度の
サーマルビアホールを十分活かすためには半導体素子の
搭載精度を向上させる必要がある。

【００１０】しかしながら、従来のように導体孔５がそ
の上に形成された部品用パターン３で覆われている場合
は、図６（ａ）に示すように集積回路１の直下に多数の
導体孔５を精度良く配置させるべく導体孔５に対する集
積回路１の位置決めを正確に行なうことが難しく、基板
２の製造上のバラツキや集積回路１の搭載精度のバラツ
キ等により、図６（ｂ）に平面図で示すように、集積回
路１が導体孔５の配列からずれて搭載されるという問題
点があった。このような半導体素子の位置ずれは半導体
素子の放熱状態を悪化させ、最悪の場合には半導体素子
が最大定格ジャンクション温度を超えてしまうことから
半導体素子本来の性能が十分発揮されなくなり、その結
果、電子回路モジュールとしての機能を低下させてしま
うという問題点があった。

【００１１】なお、このような半導体素子とサーマルビ
アホールなどの熱伝導部材との位置ずれは、多層回路基
板の表層配線の位置ずれやサーマルビアホールの形成精
度・内部および表層の配線の位置精度・多層回路基板の
各層の積層精度などが積み重なる結果、無視できないも
のとなり、上記のような問題点となって現れてくるもの
である。

【００１２】本発明は、上記問題点に鑑みて本発明者が
鋭意研究を進めた結果完成したものであり、その目的
は、多層回路基板への半導体素子の搭載において、半導
体素子からの発熱をサーマルビアホールなどの熱伝導部
材に効率良く伝導させて放熱させるために、半導体素子
搭載部に多数配設した熱伝導部材を半導体素子の直下に
精度良く、かつ再現性良く配置させることができる多層
回路基板を提供することにある。

【００１３】

【課題を解決するための手段】本発明の請求項１に係る
多層回路基板は、複数の低温焼成セラミック層が積層さ
れて成る積層基板と、その積層基板の表面に形成され、
一部に半導体素子が搭載される搭載部導体層と、前記搭
載部導体層と対向する前記積層基板の裏面に形成された
裏面導体層と、前記半導体素子から発生する熱を伝導す
べく前記搭載部導体層の一部から半導体素子の搭載位置
の外周領域にわたり前記積層基板を貫通して配設され、
前記搭載部導体層と前記裏面導体層とを接続する複数個
の熱伝導部材とを具備する多層回路基板であって、前記
搭載部導体層に搭載される半導体素子の外側に位置する
少なくとも１つの前記熱伝導部材の端面を、前記積層基
板の表面に前記搭載部導体層と区画して露出させたこと
を特徴とするものである。

【００１４】また、本発明の請求項２に係る多層回路基
板は、上記の請求項１に係る多層回路基板において、前
記複数個の熱伝導部材の各々が、前記積層基板を形成す
る低温焼成セラミック層間に配した内層導体層を介して
接続されていることを特徴とするものである。

【００１５】さらに、本発明の請求項３に係る多層回路
基板は、上記の請求項２に係る多層回路基板において、
前記積層基板内の前記複数個の熱伝導部材が配設された
領域の外側に、複数個の補助熱伝導部材が、前記内層導
体層から前記裏面導体層にかけて低温焼成セラミック層
を貫通して配設されていることを特徴とするものであ
る。

【００１６】さらにまた、本発明の請求項４に係る多層
回路基板は、上記の請求項３に係る多層回路基板におい
て、少なくとも２層以上の内層導体層が配されるととも
に、各内層導体層と前記裏面導体層との間の前記補助熱
伝導部材の個数を、裏面導体層側に向かって、かつ、補
助熱伝導部材の配設された領域の外側に向かって増加さ
せていることを特徴とするものである。

【００１７】本発明の多層回路基板によれば、半導体素
子から発生する熱を伝導すべく、半導体素子が搭載され
る搭載部導体層の一部から半導体素子の搭載位置の外周
領域にわたって積層基板を貫通して配設され、搭載部導
体層と裏面導体層とを接続する複数個の熱伝導部材のう
ち、搭載部導体層に搭載される半導体素子の外側に位置
する少なくとも１つの熱伝導部材の端面を積層基板の表
面に搭載部導体層と区画して露出させたことにより、そ
の熱伝導部材の端面を目印として搭載部導体層の下に配
設された熱伝導部材の位置を把握することができること
から、例えば半導体素子の搭載位置を決める際の画像認
識用マークとして利用すること等により、半導体素子搭
載部に多数配設した熱伝導部材を半導体素子の直下に精
度良く、かつ再現性良く配置させるように、半導体素子
を搭載することができる。その結果、半導体素子からの
発熱をそれら複数個の熱伝導部材により効率良く伝導さ
せて放熱させることができるようになり、半導体素子の
温度上昇を所望通りに抑制することができて半導体素子
本来の性能を十分発揮させ、電子回路モジュールとして
の機能を十分に維持できる信頼性の多層回路基板を提供
することができる。

【００１８】なお、端面を露出させる熱伝導部材の個数
は少なくとも１つであれば本発明の作用効果は十分に奏
されるが、その個数を２つ以上とすれば、搭載される半
導体素子の角度補正をそれらの熱伝導部材の端面を利用
してより容易に行なうことができるため、本発明のより
好適な態様となる。この場合の端面を露出させる熱伝導
部材の位置関係について特に限定はなく、それらの位置
関係が予め明らかであればそれによって半導体素子の搭
載位置を正確に制御することができる。

【００１９】また、本発明の請求項２に係る多層回路基
板によれば、複数個の熱伝導部材の各々が積層基板を形
成する低温焼成セラミック層間に配した内層導体層を介
して接続されていることから、複数個の熱伝導部材によ
る熱伝導をその内層導体層を介してより効率的に行なう
ことができるものとなり、半導体素子からの発熱をさら
に効率良く放熱させることができるものとなる。

【００２０】さらに、本発明の請求項３に係る多層回路
基板によれば、上記の請求項２に係る多層回路基板にお
いて、複数個の補助熱伝導部材が、複数個の熱伝導部材
が配設された領域の外側に内層導体層から裏面導体層に
かけて低温焼成セラミック層を貫通して配設されている
ことから、熱伝導部材の周囲の低温焼成セラミック層に
拡散した熱をそれら補助熱伝導部材によって効率良く裏
面導体層に伝導させることができるため、半導体素子か
らの発熱をさらに一層効率良く放熱させることができる
ものとなる。

【００２１】さらにまた、本発明の請求項４に係る多層
回路基板によれば、上記の請求項３に係る多層回路基板
において、少なくとも２層以上の内層導体層が配される
とともに、各内層導体層と裏面導体層との間の補助熱伝
導部材の個数を、裏面導体層側に向かって、かつ、補助
熱伝導部材の配設された領域の外側に向かって増加させ
ていること、すなわち、裏面導体層側に向けて補助熱伝
導部材を階段状あるいはピラミッド状に配設させている
ことから、半導体素子の搭載部から積層基板の裏面に向
かって熱伝導部材の周囲に次第に拡散するように低温焼
成セラミック層を伝導していく半導体素子からの発熱を
さらに効率良く裏面導体層に伝導させることができるた
め、半導体素子からの発熱をさらに一層効率良く安定し
て放熱させることができるものとなり、半導体素子の動
作や機能が極めて安定した高信頼性の多層回路基板とな
る。

【００２２】

【発明の実施の形態】以下、本発明の多層回路基板につ
いて図面を参照しながら詳細に説明する。

【００２３】図１は本発明の多層回路基板の一実施形態
を示す半導体素子搭載部近傍の平面図であり、図２は図
１におけるＡ−Ａ’線断面図である。これらの図におい
て、11は複数の低温焼成セラミック層12が積層されて成
る積層基板であり、その表面には半導体素子13がその一
部に搭載される搭載部導体層14が、また搭載部導体層14
と対向する裏面には裏面導体層15が形成されている。な
お、図１および図２においては半導体素子13を搭載する
ためのキャビティ11ａを積層基板11の上面に形成した例
を示しているが、このキャビティ11ａは必ずしも必要と
するものではなく、搭載部導体層14を積層基板11の最上
層の低温焼成セラミック層12の表面に設けて半導体素子
13を積層基板11の最表面に搭載するようにしたものであ
ってもよい。

【００２４】16は熱伝導部材であり、搭載部導体層14の
半導体素子13が搭載された一部から半導体素子13の搭載
位置の外周領域にわたり、積層基板11を貫通して、搭載
部導体層14と裏面導体層15とを接続するように、半導体
素子13から発生する熱を裏面導体層15に伝導すべく複数
個配設されている。これら複数個の熱伝導部材16は、搭
載される半導体素子13の寸法や発熱量・積層基板11の加
工精度などに応じて、最も効率よく放熱に寄与するよう
に、例えば格子状や千鳥状など、所定の位置精度を有し
て配設される。これら複数個の熱伝導部材16により裏面
導体層15に伝導された熱は、この多層回路基板が実装さ
れるマザーボードや放熱フィン等に伝えられて放熱され
る。

【００２５】そして、本発明の多層回路基板において
は、熱伝導部材16のうち搭載部導体層14上に搭載された
半導体素子13の外側に位置する少なくとも１つの熱伝導
部材16の端面を搭載部導体層14と区画して積層基板11の
表面に露出させたことが特徴であり、本形態において
は、半導体素子13を挟んでほぼ対角線上に配置された２
つの熱伝導部材16ａおよび16ｂの端面を露出させた例を
示している。

【００２６】従って、これら熱伝導部材16ａまたは16ｂ
の端面を目印として搭載部導体層14の下に配設された複
数個の熱伝導部材16の位置を把握することができ、半導
体素子13の搭載位置を決める際の画像認識用マークとし
て熱伝導部材16ａまたは16ｂの端面を利用することによ
り、半導体素子搭載部に多数配設した熱伝導部材16を半
導体素子13の直下に精度良く、かつ再現性良く配置させ
ることができて、半導体素子13からの発熱をそれら熱伝
導部材16により効率良く伝導させて放熱させることがで
きるものとなる。

【００２７】なお、図２においては本発明の請求項２に
係る多層回路基板の場合として、低温焼成セラミック層
12の間に内層導体層17を形成し、その内層導体層17を介
して熱伝導部材16が接続されている例を示している。本
発明の請求項１に係る多層回路基板においてはこの内層
導体層17は必ずしも必要としないが、その場合であって
も、熱伝導部材16に対する半導体素子13の位置決めが精
度良く行なえるとともに、それら熱伝導部材16により効
率良く放熱が行なわれることは言うまでもない。そし
て、内層導体層17を配した場合には、熱伝導部材16によ
る熱伝導をその内層導体層17を介してより効率的に行な
うことができるものとなる。

【００２８】また、本形態においては積層基板11の表面
ないしは内部に配設された種々の導体パターン18を示
し、一方、積層基板11の表面に実装される種々の実装部
品は図示していないが、これらは多層回路基板の仕様に
応じて適宜配設・実装されるものである。

【００２９】19は半導体素子13の放熱を兼ねた導電性接
続部分であり、ロウ材やＡｕ−Ｓｉ・Ａｕ−Ｓｎ・Ｐｂ
−Ｓｎ等の金属接合剤、あるいはＡｇ−エポキシ等の導
電性樹脂ペースト等の高熱伝導率材料が用いられる。そ
して、半導体素子13の各電極と搭載部導体層14や導体パ
ターン18等の回路パターン配線とはワイヤボンディング
などにより電気的に接続され、さらに必要に応じてモー
ルド樹脂などにより半導体素子13を樹脂封止して、所望
の電子回路モジュールが得られる。

【００３０】次に、本発明の多層回路基板の他の実施形
態について図３および図４を参照しながら詳細に説明す
る。

【００３１】図３は本発明の多層回路基板の他の実施形
態を示す半導体素子搭載部近傍の平面図であり、図４は
図３のＢ−Ｂ’線断面図である。

【００３２】図３および図４において、21は複数の低温
焼成セラミック層22が積層されて成る積層基板であり、
その表面には半導体素子23がその一部に搭載される搭載
部導体層24が、また搭載部導体層24と対向する裏面には
裏面導体層25が形成されている。なお、図３および図４
においても半導体素子23を搭載するためのキャビティ21
ａを積層基板21の上面に形成した例を示しているが、前
述のように半導体素子23を積層基板21の最表面に搭載す
るようにしたものであってもよい。

【００３３】26は熱伝導部材であり、搭載部導体層24の
半導体素子23が搭載された一部から半導体素子23の搭載
位置の外周領域にわたり、積層基板21を貫通して、搭載
部導体層24と裏面導体層25とを接続するように、半導体
素子23から発生する熱を裏面導体層25に伝導すべく複数
個配設されている。これら複数個の熱伝導部材26も、搭
載される半導体素子23の寸法や発熱量・積層基板21の加
工精度などに応じて、最も効率よく放熱に寄与するよう
に、例えば格子状や千鳥状など、所定の位置精度を有し
て配設される。そして、熱伝導部材26のうち搭載部導体
層24上に搭載された半導体素子23の外側に位置する少な
くとも１つの熱伝導部材26の端面が搭載部導体層24と区
画して積層基板21の表面に露出されており、本形態にお
いては、半導体素子23を囲むようにほぼ四角形状に配置
された４つの熱伝導部材26ａ〜26ｄの端面を露出させて
いる。

【００３４】従って、これら熱伝導部材26ａ〜26ｄの端
面を目印として搭載部導体層24の下に配設された複数個
の熱伝導部材26の位置を把握することができ、半導体素
子23の搭載位置を決める際の画像認識用マークとして熱
伝導部材26ａ〜26ｄの端面を利用することにより、半導
体素子搭載部に多数配設した熱伝導部材26を半導体素子
23の直下に精度良く、かつ再現性良く配置させることが
できて、半導体素子23からの発熱をそれら熱伝導部材26
により効率良く伝導させて放熱させることができるもの
となる。

【００３５】さらに、本形態においては、低温焼成セラ
ミック層22の間に内層導体層27を形成し、その内層導体
層27を介して熱伝導部材26が接続されているとともに、
複数個の補助熱伝導部材28が、複数個の熱伝導部材26が
配設された領域の外側に内層導体層27から裏面導体層25
にかけて低温焼成セラミック層22を貫通して配設されて
いる。これにより、熱伝導部材26による熱伝導をその内
層導体層27を介してより効率的に行なうことができると
ともに、熱伝導部材26の周囲の低温焼成セラミック層22
に拡散した熱をそれら補助熱伝導部材28によって効率良
く裏面導体層25に伝導させることができるため、半導体
素子23からの発熱をさらに一層効率良く放熱させること
ができるものとなる。

【００３６】さらにまた、本形態においては、内層導体
層27が少なくとも２層以上配されるとともに、各内層導
体層27と裏面導体層25との間の補助熱伝導部材28の個数
を、裏面導体層25側に向かって、かつ、補助熱伝導部材
28の配設された領域の外側に向かって、階段状あるいは
ピラミッド状に増加させて配設している。これにより、
半導体素子23の搭載部から積層基板21の裏面に向かって
熱伝導部材23の周囲に次第に拡散するように低温焼成セ
ラミック層22を伝導していく半導体素子23からの発熱を
さらに効率良く裏面導体層25に伝導させることができる
ため、半導体素子23からの発熱をさらに一層効率良く安
定して放熱させることができるものとなる。

【００３７】そして、これら複数個の熱伝導部材16なら
びに補助熱伝導部材28により裏面導体層25に伝導された
熱は、この多層回路基板が実装されるマザーボードや放
熱フィン等に伝えられて放熱される。

【００３８】なお、本形態においても積層基板21の表面
ないしは内部に配設された種々の導体パターン29を示
し、一方、積層基板21の表面に実装される種々の実装部
品は図示していないが、これらは多層回路基板の仕様に
応じて適宜配設・実装されるものである。

【００３９】また、30は半導体素子23の放熱を兼ねた導
電性接続部分であり、前述の導電性接続部分19と同様の
高熱伝導率材料が用いられる。そして、半導体素子23の
各電極と搭載部導体層24や導体パターン29等の回路パタ
ーン配線とはワイヤボンディングなどにより電気的に接
続され、さらに必要に応じてモールド樹脂などにより半
導体素子23を樹脂封止して、所望の電子回路モジュール
が得られる。

【００４０】以上の各実施形態における各構成要素につ
き、多層回路基板の製造方法に従って説明する。

【００４１】まず、例えばＳｉＯ₂およびＡｌ₂Ｏ₃・
ＭｇＯ・ＺｎＯ・Ｂ₂Ｏ₃・ＰｂＯを主成分とするガラ
ス粉末55重量％と、無機フィラーとしてのＡｌ₂Ｏ₃粉
末45重量％とを、バインダ・可塑剤および溶剤とともに
混練してスラリー状とする。

【００４２】このスラリーをドクターブレード法により
シート状に成形し、低温焼成セラミック層12・22を形成
するためのグリーンシートを作製する。

【００４３】所定のグリーンシートには各低温焼成セラ
ミック層12・22の層間の電気的導通を取るための導体パ
ターン18・29としてのビアホールならびに熱伝導部材16
・26としてのサーマルビアホールを形成するためのスル
ーホールをパンチング加工により設ける。

【００４４】次に、グリーンシートのスルーホールに銀
系・金系・銅系等の導電性材料から成る導電性ペースト
をスクリーン印刷法等により充填する。この導電性ペー
ストは、例えば、粒径が 0.5〜５μｍの銀粉末と、低熱
膨張性ガラスフリットと、バインダとしてのエチルセル
ロースと、溶剤としての2,2,4-トリメチル−1,3-ペンタ
ンジオールモノイソブチレートとを均質に混練したもの
である。

【００４５】次に、所定のグリーンシートの表面に同様
の導電性ペーストを用いて所望の搭載部導体層14・24お
よび裏面導体層15・25、内層導体層17・27、導体パター
ン18・29を印刷する。ここで、搭載部導体層13・23にお
いて端面を露出させる熱伝導部材16ａ・16ｂ・26ａ〜26
ｄと区画される部分は、導体層を形成しないようなパタ
ーンに印刷される。

【００４６】なお、これらの導体層の材料となる導電性
ペーストは、前述のビアホール用導電性ペーストに含ま
れる低熱膨張性ガラスフリットに代えて、屈伏点が 700
〜850 ℃のガラスフリットを加えたものが用いられる。
このような導電性ペーストを用いれば、導電性ペースト
の焼結開始温度とグリーンシートの焼結開始温度とを近
接させることが可能となり、反りや変形のない低温焼成
セラミック層12・22から成る積層基板11・21が得られ
る。

【００４７】次に、半導体素子13・23を搭載するための
キャビティ11ａ・21ａを形成するため、所望の深さおよ
び面積になるように所定のグリーンシートを金型により
打ち抜き加工する。

【００４８】次に、以上のグリーンシートを所定の順に
積層し、これを熱圧着して一体化した後、約 900℃の酸
化雰囲気中においてピーク時間を30分に設定して焼成す
ると、目的とする多層回路基板が得られる。

【００４９】さらに、半導体素子13・23を搭載部導体層
14・24に前述の高熱伝導率材料を用いて、端面を露出さ
せた熱伝導部材16ａ・16ｂ・26ａ〜26ｄを利用して搭載
位置制御を行ない、位置決めして接着接合させ搭載す
る。

【００５０】最後に、半導体素子13・23の各電極と搭載
部導体層14・24や導体パターン18・29等の回路パターン
配線とを電気的に接続するためのワイヤボンディングを
行ない、半導体素子13・23を樹脂封止するためのモール
ド樹脂を形成し、電子部品搭載用の端子電極と多層回路
基板の端子電極とを半田ペーストとリフロー炉等を用い
ることにより一般的な面実装型電子部品と同様にして電
気的に接続することで、本発明の多層回路基板から成る
所望の電子回路モジュールを得ることができる。

【００５１】そして、本発明の多層回路基板によれば、
その裏面導体層15・25が、基板が表面実装されるマザー
ボードの配線導体や放熱フィンなどに半田等の高熱伝導
材料で接続接着されることで、半導体素子13・23から発
生する熱が効率良く伝導されて放散され、半導体素子13
・23の熱的破壊あるいは信頼性の低下などを防止するこ
とが出来る。

【００５２】なお、本発明は以上の実施形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲で種々
の変更・改良を加えることは何ら差し支えない。例え
ば、熱伝導部材としてのサーマルビアホールの形状を円
形の他にも四角形や楕円形等の種々の形状としてもよ
く、板状のものとしてもよい。また、熱伝導部材を露出
させるために搭載部導体層を区画する形状も種々の形状
としてよい。

【００５３】

【発明の効果】以上のように、本発明の多層回路基板に
よれば、複数個の熱伝導部材のうち半導体素子の外側に
位置する少なくとも１つの熱伝導部材の端面を積層基板
の表面に搭載部導体層と区画して露出させたことによ
り、その熱伝導部材の端面を目印として半導体素子搭載
の際の位置決め用の画像認識用マークとして利用するこ
と等によって、半導体素子搭載部に多数配設した熱伝導
部材を半導体素子の直下に精度良く、かつ再現性良く配
置させることができる多層回路基板を提供することがで
きた。その結果、半導体素子からの発熱をそれら複数個
の熱伝導部材により効率良く伝導させて放熱させること
ができるようになり、半導体素子の温度上昇を所望通り
に抑制することができて半導体素子本来の性能を十分発
揮させ、電子回路モジュールとしての機能を十分に維持
できる信頼性の多層回路基板を提供することができた。

【００５４】また、本発明の請求項２に係る多層回路基
板によれば、複数個の熱伝導部材の各々が内層導体層を
介して接続されていることから、上記に加えて熱伝導部
材による熱伝導をより効率的に行なうことができるもの
となり、半導体素子からの発熱をさらに効率良く放熱さ
せることができる多層回路基板を提供することができ
た。

【００５５】さらに、本発明の請求項３に係る多層回路
基板によれば、熱伝導部材の配設領域の外側に複数個の
補助熱伝導部材が配設されていることから、熱伝導部材
の周囲の低温焼成セラミック層に拡散した熱をそれら補
助熱伝導部材によって効率良く裏面導体層に伝導させる
ことができるため、上記に加えて半導体素子からの発熱
をさらに一層効率良く放熱させることができる多層回路
基板を提供することができた。

【００５６】さらにまた、本発明の請求項４に係る多層
回路基板によれば、各内層導体層と裏面導体層との間の
補助熱伝導部材の個数を、裏面導体層側に向かって、か
つ、補助熱伝導部材の配設された領域の外側に向かって
増加させて配設させたことから、半導体素子からの発熱
をさらに効率良く裏面導体層に伝導させて放熱させるこ
とができるものとなり、上記に加えてさらに半導体素子
の動作や機能が極めて安定した高信頼性の多層回路基板
を提供することができた。

【図面の簡単な説明】

【図１】本発明の多層回路基板の一実施形態を示す平面
図である。

【図２】図１のＡ−Ａ’線断面図である。

【図３】本発明の多層回路基板の他の実施形態を示す平
面図である。

【図４】図３のＢ−Ｂ’線断面図である。

【図５】従来の多層回路基板の構成を示す断面図であ
る。

【図６】（ａ）および（ｂ）は半導体素子とサーマルビ
アホールとの位置ずれを説明する平面図である。

【符号の説明】

11、21・・・積層基板 12、22・・・低温焼成セラミック層 13、23・・・半導体素子 14、24・・・搭載部導体層 15、25・・・裏面導体層 16、26・・・熱伝導部材 17、27・・・内層導体層 28・・・・・補助熱伝導部材

Claims

【特許請求の範囲】

【請求項１】複数の低温焼成セラミック層が積層され
て成る積層基板と、該積層基板の表面に形成され、一部
に半導体素子が搭載される搭載部導体層と、前記搭載部
導体層と対向する前記積層基板の裏面に形成された裏面
導体層と、前記半導体素子から発生する熱を伝導すべく
前記搭載部導体層の一部から半導体素子の搭載位置の外
周領域にわたり前記積層基板を貫通して配設され、前記
搭載部導体層と前記裏面導体層とを接続する複数個の熱
伝導部材とを具備する多層回路基板であって、前記搭載
部導体層に搭載される半導体素子の外側に位置する少な
くとも１つの前記熱伝導部材の端面を、前記積層基板の
表面に前記搭載部導体層と区画して露出させたことを特
徴とする多層回路基板。
【請求項２】請求項１記載の多層回路基板において、
前記複数個の熱伝導部材の各々が、前記積層基板を形成
する低温焼成セラミック層間に配した内層導体層を介し
て接続されていることを特徴とする多層回路基板。
【請求項３】請求項２記載の多層回路基板において、
前記積層基板内の前記複数個の熱伝導部材が配設された
領域の外側に、複数個の補助熱伝導部材が、前記内層導
体層から前記裏面導体層にかけて低温焼成セラミック層
を貫通して配設されていることを特徴とする多層回路基
板。
【請求項４】請求項３記載の多層回路基板において、
少なくとも２層以上の内層導体層が配されるとともに、
各内層導体層と前記裏面導体層との間の前記補助熱伝導
部材の個数を、裏面導体層側に向かって、かつ、補助熱
伝導部材の配設された領域の外側に向かって増加させて
いることを特徴とする多層回路基板。