JPH09330994A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09330994A
JPH09330994A JP17308396A JP17308396A JPH09330994A JP H09330994 A JPH09330994 A JP H09330994A JP 17308396 A JP17308396 A JP 17308396A JP 17308396 A JP17308396 A JP 17308396A JP H09330994 A JPH09330994 A JP H09330994A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit chip
insulating substrate
flexible insulating
reinforcing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17308396A
Other languages
English (en)
Inventor
Kazuaki Ano
一章 阿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP17308396A priority Critical patent/JPH09330994A/ja
Publication of JPH09330994A publication Critical patent/JPH09330994A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】ワイヤボンディング方式で集積回路チップを実
装するテープＢＧＡパッケージにおいてその薄型化を実
現する。 【解決手段】本発明は、一面側に複数の半田バンプを形
成した可撓性絶縁基板上に集積回路チップを搭載したテ
ープＢＧＡパッケージに関する。半導体装置１は、開口
３ａを形成した可撓性絶縁基板３上に補強板９を有して
いる。集積回路チップ２は、その電極パッド２ａを備え
た面を補強板側にしてこの上に搭載される。補強板９の
電極パッドに対応する位置には、開口９ａが形成され
る。電極パッド２ａとインナーリード４ａとは、この開
口を介して導体ワイヤ６により電気的に接続される。少
なくともこの導体ワイヤを覆って樹脂が封止される。導
体ワイヤ６はチップの上方に延びることが無いので、そ
の分パッケージを薄くすることができる。集積回路チッ
プを搭載する補強板は、その放熱性を良くするためにも
機能する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にパッケージの薄型化に適すると共に、搭載される半
導体集積回路チップの放熱性に優れたテープＢＧＡパッ
ケージに関する。
【０００２】
【従来の技術】半導体集積回路パッケージの小型化、多
ピン化の要求に伴い、従来のＱＦＰ(Quad Flat Packag
e)やＴＣＰ(Tape Carrier Package)に変わるものとして
ＢＧＡパッケージが注目を集めている。ＢＧＡ(Ball Gr
id Array)は、集積回路チップを実装した基板の底面側
に、接続端子である半田バンプを２次元的に配列した表
面実装型のパッケージである。接続端子を２次元的に配
列したため、多ピン化を図っても端子ピッチを１ｍｍ以
上とすることができ、従来の一括リフロー実装技術を使
用し簡易に実装し得る点もＢＧＡの利点の一つである。
【０００３】ＢＧＡパッケージの一種に、テープＢＧＡ
パッケージがある。これは、集積回路チップを搭載する
基板をＴＣＰのように、ポリイミドの可撓性テープで構
成したものである。テープ上のチップは、樹脂により覆
われ封止される。テープＢＧＡは、量産性、加工性の点
においてセラミック基板を用いたＢＧＡパッケージより
も優れている。
【０００４】テープＢＧＡパッケージへの集積回路チッ
プの実装には、従来フリップチップ又はワイヤボンディ
ングによる方法が用いられている。フリップチップ方式
は、集積回路チップの主面の電極パッド上に半田、金等
の導体バンプを形成し、チップの主面、すなわち回路を
形成した面を基板側に向け、電極パッドを導体バンプを
介して基板上のインナーリードに直接接合する方式であ
る。ワイヤボンディング方式は、集積回路チップをその
主面を上に向けて基板上に実装し、電極パッドと基板上
のインナーリードとを金線等の導体ワイヤで接続する方
式である。
【０００５】フリップチップ方式は、パッケージを薄型
にするという点において優れているが、インナーリード
と電極パッドとの相対的な位置を正確にしなければなら
ず、これらの設計、及び集積回路チップの実装の位置精
度がシビアになる。更に、電極パッド上の導体バンプ形
成のための工程が必要になる。これに対しワイヤボンデ
ィング方式は、インナーリードと電極パッドを導体ワイ
ヤを介して接続するため、フリップチップ方式に比べそ
の位置精度が緩やかであると共に、バンプ形成工程が不
要であるという利点がある。しかし、ワイヤボンディン
グ方式は、パッケージの薄型化の点においてフリップチ
ップ方式よりも不利である。すなわち、導体ワイヤは、
チップとの接触を避ける為に電極パッド面から一旦上方
に延び、そこから湾曲してインナーリードに至る。パッ
ケージの厚さを決定する樹脂の層は、この導体ワイヤを
完全に覆うように設けなければならず、その結果、パッ
ケージの厚さを、ある範囲以上に薄くすることは困難で
あった。
【０００６】更に、テープＢＧＡパッケージにおいて
は、他の高集積化されたチップを搭載するパッケージと
同様に、解決されなければならない問題がある。それ
は、搭載した集積回路チップの放熱性の問題である。チ
ップの高集積化に伴って一層パッケージの放熱性の問題
が重要になってきている。テープＢＧＡにおいて集積回
路チップは、１つの面を絶縁性のポリイミドテープに、
他の面を絶縁性の樹脂によって覆われている。よってチ
ップから発生した熱はこれらを介して外気中に放散され
なければならない。これら絶縁性の素材は、チップを外
部の汚染された環境から守るという面においては優れた
性能を発揮するが、チップの熱を外部に放出するという
面においては良好には機能しない。
【０００７】
【発明が解決しようとする課題】本発明の目的は、ワイ
ヤボンディング方式で集積回路チップを実装するテープ
ＢＧＡパッケージにおいてその薄型化を実現することで
ある。
【０００８】本発明の別の目的は、集積回路チップで発
生した熱を外部に効率良く放散する熱抵抗の低いテープ
ＢＧＡパッケージを提供することである。
【０００９】
【課題を解決するための手段】本発明は、一面側に複数
の半田バンプを形成した可撓性絶縁基板上に集積回路チ
ップを搭載した半導体装置に関するものである。本発明
の半導体装置は、集積回路チップを搭載する位置の少な
くとも一部に開口を形成した可撓性絶縁基板上に補強板
を有している。補強板は基本的には、パッケージとして
の十分な強度を持たない可撓性絶縁基板を補強するため
のものである。集積回路チップは、その電極パッドを備
えた面を補強板側にしてこの補強板上に搭載される。補
強板の電極パッドに対応する位置には、開口が形成され
る。この開口を通して可撓性絶縁基板の開口側から電極
パッドが臨め、電極パッドと可撓性絶縁基板上の導体パ
ターンにおけるインナーリードが空間的に連通される。
電極パッドとインナーリードとは、この開口を介して導
体ワイヤにより電気的に接続される。少なくともこの導
体ワイヤを覆って樹脂が封止される。
【００１０】上記集積回路チップの電極パッドは補強板
側に向けられ、電極パッドから延びる導体ワイヤは補強
板の開口から反対側の可撓性絶縁基板へ至り、インナー
リードに接続される。このため導体ワイヤは集積回路チ
ップよりも上方に飛び出ることがなく、従って集積回路
チップ実装側の樹脂の層を薄くすることができる。
【００１１】可撓性絶縁基板に形成される導体パターン
は、半田バンプを形成する面に形成しても、またそれと
は反対側の面に形成しても良い。半田バンプの面と反対
側の面に導体パターンを形成する場合には、半田バンプ
と導体パターンのアウターリードとを可撓性絶縁基板に
形成したビアホールを介して電気的に接続する。さらに
インナーリードが可撓性絶縁基板の上に設けた補強板に
よって覆われないように、補強板の開口内にインナーリ
ードを延出させるか、又は可撓性絶縁基板の開口縁を延
出させるかする必要がある。
【００１２】導体パターンを可撓性絶縁基板の半田バン
プを形成する面に形成した場合には、導体ワイヤが基板
面より半田バンプ側に幾らか飛び出る。導体ワイヤを覆
う樹脂の層は、更に半田バンプ側に膨らむ。半田バンプ
のピッチを小さくしてパッケージの実装ピン数を上げる
ために、半田バンプの径を小さくする必要がある。樹脂
層の半田バンプ側の膨らみはこの妨げとなる。
【００１３】このため本発明は、補強板の集積回路チッ
プを搭載した領域及びその周囲を、可撓性絶縁基板の側
と反対側に窪ませ、可撓性絶縁基板をこの窪みに沿わせ
て配置することによって、インナーリードの位置を可撓
性絶縁基板の面よりも補強板側へ位置させるよう構成す
ることができる。
【００１４】本発明の構成では、補強板に形成した開口
によって、集積回路チップ下の補強板の領域は、他の補
強板の領域と幾つかのブリッジを介して連続している。
集積回路チップの熱は、それが接している補強板の領域
から上記ブリッジを通って、周囲の補強板の領域に至り
発散される。補強板は一定の強度を得るため及び集積回
路チップの熱を効率良く外部へ放出するために熱伝導率
の高い金属、例えば銅とすることが好ましい。放熱効率
をよくするために、補強板及び集積回路チップの上にさ
らにヒートシンクを設けることが可能である。
【００１５】本発明はまた、可撓性絶縁基板に形成され
る半田バンプのうちのいくつかを、上記補強板に対し熱
的に接続した放熱構造を採ることができる。上記補強板
に集積回路チップから伝わってきた熱は、この半田バン
プを通して本パッケージが実装される基板上の導体パタ
ーンに放散される。放熱用に選択される半田バンプは、
集積回路チップの電源用に用いられるもの、すなわち電
源電位又は接地電位の供給用とすることができる。この
場合、補強板は電源又は接地電位と同電位に保たれ、イ
ンピーダンス整合が図られる。
【００１６】本発明はまた、上記補強板に代えてヒート
シンクを上記可撓性絶縁基板上に設けた構成とすること
ができる。ヒートシンクの可撓性絶縁基板に向けられる
側の面には、凹部が形成される。この凹部内に、集積回
路チップを収容すると共に、可撓性絶縁基板のインナー
リードを形成した領域を位置させる。この場合に上記ヒ
ートシンクを金属薄板で構成することができる。
【００１７】さらに本発明においては、集積回路チップ
を可撓性絶縁基板に形成した開口側から補強板面に固定
する構成を採ることが可能である。集積回路チップは、
補強板に対し可撓性絶縁基板を設けた側と同じ側に位置
する。従って導体ワイヤによって電気的に接続される集
積回路チップの電極パッドと導体パターンのインナーリ
ードとは、補強板に対して同じ側に位置する。そのため
導体ワイヤは、補強板の開口の一方側から他方側に抜け
るのではなく、電極パッドから延び開口内で湾曲させら
れて元の方向に戻り、インナーリードに接続される。こ
の場合に、集積回路チップを本パッケージが実装される
基板の導体パターンに対し熱的に接続する構成を採るこ
とができる。集積回路チップの熱は、直接実装基板側へ
放熱され、パッケージの放熱性が極めて良好になる。
【００１８】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照しつつ説明する。図１〜図４に本発明を適用した２
５６ピン対応のテープＢＧＡパッケージを示す。半導体
装置１は、方形のパッケージの中央に半導体集積回路チ
ップ２を搭載する。図１はこのパッケージの一部を切欠
いて示す実装面側から見た斜視図、図２はその断面図で
ある。本半導体装置１は、ポリイミドからなる可撓性絶
縁基板３の層を有する。可撓性絶縁基板３は、その中央
に集積回路チップ２の外形よりも一回り大きいサイズの
開口３ａを有している。また可撓性絶縁基板３の下面側
には、導体パターン４が印刷されている。この様子は装
置を下側から見た分解斜視図である図4に、簡略化され
た状態で最も良く表されている。多くの導体パターン４
の一端は、中央の開口３ａに向かって延びている。導体
パターンのこの内側の端部をインナーリード４ａと呼
ぶ。各インナーリード４ａは、搭載される集積回路チッ
プ２の各電極パッド２ａと導体ワイヤ６を介して電気的
に接続される。導体パターン４の他端は、可撓性絶縁基
板３の下面に形成される半田バンプ５の位置に延びてい
る。導体パターンのこの外側の端部をアウターリード４
ｂと呼ぶ。アウターリード４ｂには、製造段階の最後の
工程で半田バンプ５が接合される。可撓性絶縁基板３の
下面には、インナーリード４ａとアウターリード４ｂを
露出して、半田レジストの層７が形成され、導体パター
ン４が覆われる。
【００１９】可撓性絶縁基板３の上面には、接着剤の層
８を介して補強板９が接着される。一つの実施例では、
厚さ約0.1mmのポリイミドのフィルム上に、補強板とし
ての厚さ約0.125mmの銅板を約0.05mmの接着剤層を介し
て重ねた。補強板９には、４つの開口９ａが形成され、
これら開口９ａによって補強板９の中央には、島が形成
される。以下、この島の部分をダイパッド９ｂと呼ぶ。
集積回路チップ２はダイパッド９ｂに、その主面を下向
きにして搭載される。集積回路チップ２は銀ペースト又
は伝熱性接着剤１０を介してダイパッド９ｂ上に固定さ
れる。ここで、ダイパッド９ｂは、集積回路チップ２の
外形よりも一回り小さい寸法を有する。すなわち、集積
回路チップ２をダイパッド９ｂに搭載した状態で、ダイ
パッド９ｂの外縁は、集積回路チップ２の主面の周辺部
に形成した電極パッド２ａの内側に位置する。そのた
め、集積回路チップ２を搭載した補強板９を下側から見
ると、開口９ａより電極パッド２ａが臨める。
【００２０】このダイパッド９ｂの部分と周囲の補強板
９ｄの部分とは、４本のブリッジ９ｃによって繋がって
いる。ブリッジ９ｃは、パッケージングの製造におけ
る、集積回路チップの固定及び支持という役割とともに
次の２つの働きを持つという意味で重要である。第一
に、ブリッジ９ｃは、周囲の補強板９ｄに対しダイパッ
ド９ｂを支持する構造的な機能を果たす。ブリッジ９ｃ
によって周囲の補強板９ｄとダイパッド９ｂが一体的に
されていなければ、ダイパッド９ｂ上に搭載された集積
回路チップ２は樹脂層１１に支持されるだけの不安定な
状態になり、導体ワイヤ６の断線やパッケージにひび割
れが生じるおそれがある。第二に、ブリッジ９ｃは、集
積回路チップ２から発生した熱を周囲の補強板９ｄ上に
逃がす機能を果たす。集積回路チップ２の熱は、ダイパ
ッド９ｂに伝わり、４本のブリッジ９ｃから補強板９ｄ
に至る。ダイパッド９ｂと周囲の補強板９ｄとの間の熱
抵抗は、ブリッジ９ｃの長さ及び断面積に比例する。熱
抵抗を低くするためには、できるだけブリッジ９ｃの長
さを短くし、断面積を広くするのが良い。しかしブリッ
ジの寸法は、開口９ａの大きさによって必然的に決定さ
れる。開口９ａの大きさは、導体ワイヤ６のボンディン
グに支障のない広さが必要であり一定の制限がある。一
つの実施例では、各ブリッジを、長さ約3mm、厚さ約0.2
5mm、太いところの幅約0.7mm、細いところの幅約0.2mm
で成型した。
【００２１】可撓性絶縁基板３と補強板９を接着し、集
積回路チップ２をダイパッド９ｂに搭載した状態で、集
積回路チップの電極パッド２ａと可撓性絶縁基板３のイ
ンナーリード４ａとは、導体ワイヤ６を介して電気的に
接続される。ワイヤボンディングは、半導体装置１の裏
側を上向きにして行われる。本発明において導体ワイヤ
６の電極パッド２ａからの引き出し角は、従来の半導体
装置における引き出し角に比べて緩やかである。本実施
例では、集積回路チップ２が、可撓性絶縁基板３及び補
強板９を挟んでインナーリードが形成されている面と反
対側に位置することによって、インナーリードが形成さ
れる面を電極パッドから上方に十分に離して形成するこ
とができる。導体ワイヤの引き出し角が急であるとその
一部がチップの角に接触する恐れがある。このような問
題は導体ワイヤの断線や半導体装置の動作不良を引き起
こす。本発明においては導体ワイヤのこのような問題を
引き起こす可能性が殆ど無い。本実施形態において導体
ワイヤ６は、図３に示すように、電極パッド２ａからほ
ぼ垂直に引き出され、その上方で湾曲されてインナーリ
ード４ａに至る。一つの実施例では、可撓性絶縁基板３
の下面からの導体ワイヤ６の突出量を約0.1mmに抑えら
れた。
【００２２】集積回路チップ２から引き出された導体ワ
イヤ６は、樹脂１１をその上からポッティングすること
により封止される。樹脂１１は、半導体装置１の裏側か
ら可撓性絶縁基板３の開口３ａに向けてポッティングさ
れる。樹脂１１によって、電極パッド２ａ、導体ワイヤ
６及びインナーリード４ａは封止され、外部の汚染され
た環境から保護される。汚染に対する保護の目的では、
必ずしもダイパッド９ｂの裏面側を樹脂で覆う必要はな
いが、樹脂封止の工程を容易にし、またパッケージの強
度を高めるためには好適な方法である。しかし、製造上
及び強度上の問題が深刻でないならば、ダイパッド９ｂ
の裏面側を露出するようにポッティングを行えば、集積
回路チップ２の放熱性が更に向上する。一つの実施例で
は、可撓性絶縁基板３の裏面からの樹脂１１の突出量
は、約0.3mmに抑えられた。このため0.6〜0.7mm径程度
の半田バンプを用いても、外部基板１２と樹脂１１の面
との間に十分なクリアランスが得られた。0.7mm径の半
田バンプを含んだ半導体装置１の高さは、約0.335mmに
押さえることができた。なお、樹脂は量産性の点からは
トランスファーモールド法により封止されることが好ま
しく、本発明においてもこの方法で樹脂封止を行うこと
に技術上の問題はない。
【００２３】一方、集積回路チップ２の裏面側、すなわ
ちパッケージの表側は樹脂で封止されることなく、露出
している。集積回路チップ２を補強板９側に向けて実装
する本発明の構造においては、集積回路チップ２の主面
に形成される回路は、補強板９のダイパッド９ｂによっ
て覆われ保護されている。集積回路チップ２の裏面側
は、フリップチップ方式の場合と同様に、それ自体絶縁
層として集積回路チップ２の主面側に形成された回路を
保護すると共に、一定の外力に対する物理的な保護層と
しても働く。従って、集積回路チップ２の裏面側を樹脂
で封止する必要が必ずしも無い。むしろ集積回路チップ
２の放熱性を良くする上では、集積回路チップの一面を
露出させることができる本発明の構成は、極めて好適で
ある。
【００２４】集積回路チップ２から発生する熱の一部
は、その露出された裏面側から空気中に放熱される。他
の熱は、集積回路チップ２を搭載したダイパッド９ｂか
らブリッジ９ｃを通って周囲の補強板９ｄに放熱され
る。本発明のこのような構造によって、集積回路チップ
及び周囲の接続回路を外部の汚染された環境から保護し
つつも、効率的なチップの放熱が実現される。
【００２５】次に本発明のもう一つの放熱構造について
説明する。可撓性絶縁基板３の下面に形成される半田バ
ンプ５は、本来集積回路チップ２内の回路を外部基板に
電気的に接続し、チップへの電力の供給及び信号の受け
渡しをするためのものである。本発明において一部の半
田バンプは、集積回路チップ２の熱を外部基板上に放散
するために機能する。先の実施形態において、半導体装
置１の四隅の幾つかの半田バンプ５ａは、放熱用のもの
である。図１においてこれらの半田バンプ５ａに斜線を
付して電気接続用のものと区別した。
【００２６】放熱用の半田バンプ５ａは、図２及び図３
で明らかなように、その基部が補強板９の裏面に直接接
している。すなわち、電気接続用の半田バンプ５の場合
と異なり、製造段階で半田バンプ５ａの位置の可撓性絶
縁基板３の面にはビア３ｂが形成され、このビア３ｂの
位置のアウターリード４ｂと接着層７は除去される。こ
こに、半田バンプ５ａを形成する。実施例では、接地電
位供給用の半田バンプを放熱用として補強板９に接触さ
せた。放熱用の半田バンプ５ａは、半導体装置１が実装
される外部基板１２上の回路パターンのランド１３に、
他の半田バンプ５と同様にはんだ付けされる。集積回路
チップ２からブリッジ９ｃを伝わって補強板９の周囲部
分９ｄに至った熱は、その一部がその表面から空気中に
放散されると共に、他の一部はこの放熱用の半田バンプ
５ａから外部基板１１の回路パターンに放散される。
【００２７】実施例では、半導体装置１の四隅に位置す
る半田バンプを放熱用のものとした。この実施例に示さ
れた形状の半導体装置においては、四隅付近の半田バン
プは、半田リフロー時や環境変化によるパッケージの反
りや歪みによって、外部基板側との接続が良好に行われ
なくなる確率が最も高い。従って、この部分に信号接続
用の半田バンプを配置することはできるだけ避けた方が
好ましい。放熱用の半田バンプは、仮にその幾つかが外
部基板側と良好に接続されなくても、半導体装置の機能
に重大な影響を与えることはない。従って実施例のよう
な放熱用半田バンプ５ａの配列は、一つの好適な態様で
ある。しかしながら、放熱用の半田バンプを他の位置に
配置することに技術的な問題はない。
【００２８】次に上記半導体装置の製造工程について述
べる。可撓性絶縁基板はＴＡＢテープの形で与えられ
る。可撓性絶縁基板の中央に開口が形成され、放熱用の
半田バンプが形成される位置に対応して四隅に各６個の
ビアが開けられる。開口及びビアの形成は、金型による
打ち抜きが好適である。穴開け加工された可撓性絶縁基
板の一面には成膜、写真製版の工程によって導体パター
ンが形成される。ビアの上のパターンは、初めから形成
しないか、又はエッチングで後から除去する。そして可
撓性絶縁基板の導体パターンを形成した面に、インナー
リードの領域を露出して、半田レジストが塗布される。
アウターリードの上の半田レジストは、エッチングによ
り除去される。別の工程で銅板に穴開けを行い補強板を
形成する。可撓性絶縁基板の導体パターンを形成した面
とは反対の面に接着剤を塗布し、この上に補強板を接着
する。このときに補強板の開口外縁と、可撓性絶縁基板
の開口の外縁が一致するように両者は重ね合わされる。
【００２９】可撓性絶縁基板の四隅のビアから覗く接着
剤の層をエッチングにより除去する。これによってこれ
らのビア内に補強板の裏面が露出する。もっとも、除去
される接着剤の層の部分を初めから形成しない、すなわ
ちこの部分を避けて接着剤層を形成する方法を採ること
もできる。この場合は上記除去のための工程が省略され
る。集積回路チップを、それよりも一回り小さい補強板
のダイパッドの上に、その主面が下向きになるように実
装する。集積回路チップは、銀ペースト又は伝熱性接着
剤によりダイパッドに固着される。半導体装置を反転
し、電極パッドとインナーリードが上方から見下ろせる
ようにして、両者のワイヤボンディングを行う。そし
て、電極パッド、導体ワイヤ、インナーリードが完全に
覆われるように、可撓性絶縁基板の開口に樹脂をポッテ
ィングする。
【００３０】上記可撓性絶縁基板の各アウターリード及
び各ビアの位置に、半田バンプを形成する。半田バンプ
の形成は、予め作っておいた半田ボールを移載し溶融す
る方法、クリーム半田を印刷、リフローしバンプにする
方法などを用いることができる。外部基板上のランドに
半田バンプを載置し、一括リフローにより接合する一般
的な方法で、半導体装置を外部基板上に実装する。
【００３１】図５は、上記半導体装置上にヒートシンク
を設けた本発明の第２の実施形態を示している。図にお
いて半導体装置１の構成は、先の実施形態で示した半導
体装置と全く同じである。本実施形態においては、集積
回路チップの放熱をより効率的に行うために、半導体装
置１上にヒートシンク１４を備えている。ヒートシンク
１４は、その中央で集積回路チップ２の裏面に、熱伝導
性の接着剤を介して接着されると共に、補強板９に対し
ては中間部材１５を介して熱的に接続される。中間部材
１５は、半導体装置１の周囲の高さを集積回路チップ２
の高さ位置と合わせて、平坦な底面を有するヒートシン
ク１４を半導体装置上に実装できるようにするためのも
のである。中間部材１５は、補強板９及びヒートシンク
１４に対し熱伝導性の接着剤で接着される。中間部材１
５として厚さ0.1〜0.3mm程度のポリイミドを用いること
ができる。
【００３２】図６〜図８は本発明の第３の実施形態を示
している。本発明が先の２つの実施例から大きく異なる
点は、集積回路チップ２をダイパッド９ｂに対し、下側
から、すなわち可撓性絶縁基板の開口３ａ側から、実装
している点である。従って、集積回路チップ２の主面は
上向きになり、補強板９の開口９ａからは電極パッド２
ａが見下ろせる。更に、先の実施例と異なり、導体パタ
ーン４は可撓性絶縁基板３の上面側に形成されている。
そして導体パターンのインナーリード４ａが補強板９で
覆われないように、補強板の開口９ａを先の実施例より
も大きく形成している。これによりインナーリード４ａ
は開口９ａから臨めるようになり、電極パッド２ａとの
接続が可能となる。本実施形態においては、上述のよう
に電極パッド２ａ及びインナーリード４ａは上向きであ
り、パッケージの上面側からワイヤボンディングが実施
される。先の実施形態では導体ワイヤ６は、電極パッド
２ａから補強板の開口９ａの反対側にあるインナーリー
ド４ａに接続される構成であった。本実施形態において
導体ワイヤ６は、電極パッド２ａから延び開口９ａ内で
湾曲させられて元の方向に戻り、インナーリード４ａに
接続される。この例で、電極パッド２ａとインナーリー
ド４ａは同じ高さ位置にある。従って電極パッド２ａか
らの導体ワイヤ６の引き出し角は十分確保でき、チップ
への接触はない。なお、半田バンプ５とアウターリード
４ｂとは、可撓性絶縁基板３に形成したビアを介して接
続される。集積回路チップ２を補強板に対し、可撓性絶
縁基板３を設けた側と同じ側に設けた本実施例の構造
は、パッケージの薄型化を図る上で極めて有効な構造で
ある。
【００３３】本実施形態においては、樹脂１１はパッケ
ージの上方からポッティングされ、補強板の開口９ａを
通してインナーリード４ａ、導体ワイヤ６及び電極パッ
ド２ａを封止する。よって集積回路チップ２の裏面側
は、パッケージの下面側に露出されたままである。本パ
ッケージを実装する外部基板１２の表面には、半田バン
プ５を載置するためのランド１３の他に、集積回路チッ
プ２を載置する導体パターンのランド１６が形成され
る。本半導体装置の集積回路チップ２は、熱伝導性の接
着剤１７を介してこのランド１６に熱的に接続される。
集積回路チップ２を直接外部基板側に熱的に接続するこ
の方法は、半導体装置の熱抵抗を下げる上で、極めて効
果的である。
【００３４】図９及び図１０は本発明の第４の実施形態
を示している。この実施形態と図１に示した第１の実施
形態との相違点は、補強板９の中央部分を集積回路チッ
プ２の実装面側に窪ませた点である。より正確には、重
ね合わせた可撓性絶縁基板３のインナーリード４ａの外
側に対応する位置で、補強板９を張り出し加工してい
る。可撓性絶縁基板３のインナーリード４ａを有する領
域３ｃは、後に説明する図１１に示した可撓性絶縁基板
３と同様に、コーナーの切り込みによって補強板９の窪
みの内側に曲げることができる。可撓性絶縁基板３のこ
の領域３ｃは、補強板９の窪みに沿って接着され、イン
ナーリード４ａは、可撓性絶縁基板３の面から十分に後
退したところに位置する。インナーリード４ａを後退さ
せたことによって、電極パッド２ａとインナーリード４
ａを結ぶ導体ワイヤ６は、図１の実施形態の場合と異な
り、可撓性絶縁基板３の面、すなわちパッケージの底面
から突出しない。さらに、導体ワイヤ６を覆う樹脂１１
の表面も、可撓性絶縁基板３の面より上方に位置させる
ことができる。このような本実施例の構造は、半田バン
プ５間のピッチを狭め、実装ピン数を多くする上で重要
である。樹脂１１の表面が可撓性絶縁基板３の表面から
突出しないか、又はその突出量が小さい場合には、半田
バンプの径を小さくしてもパッケージが外部基板１２に
接触しない。半田バンプを小さくすることによって、半
田バンプ間のピッチを狭くすることができる。
【００３５】図１１及び図１２は本発明の第５の実施形
態を示している。本実施形態は、先の実施形態における
補強板に代えて、ヒートシンク１８を用いている。この
実施形態は第４の実施形態と同様、樹脂１１を可撓性絶
縁基板３側に突出させないようにして、半田バンプ間の
ピッチを狭くする構成を有している。ヒートシンク１８
は、その裏面側に、第１の凹部１８ａと、第１の凹部１
８ａの中央に更に形成される第２の凹部１８ｂを備え
る。第１の凹部１８ａには、可撓性絶縁基板３のインナ
ーリード４ａを形成した領域３ｃが配置される。すなわ
ち、可撓性絶縁基板３の領域３ｃは、第１の凹部１８ａ
の傾斜面に沿わせて配置され、ここに接着される。第２
の凹部１８ｂには、集積回路チップ２が収容され、その
底部に熱伝導性の接着剤１９によって接着される。集積
回路チップ２の電極パッド２ａとインナーリード４ａと
は、第１の凹部１８ａ内に延びる導体ワイヤ６で電気的
に接続される。樹脂１１は、凹部１８ａ及び１８ｂに充
填され、導体ワイヤ６及びその接続部分を覆う。
【００３６】図１３及び図１４は本発明の第６の実施形
態を示している。この実施形態は、第５の実施形態にお
けるヒートシンク１８を、金属薄板により構成したもの
である。他の構成は第５の実施形態と同様である。集積
回路チップの放熱効率を良くするためには、本実施形態
よりもむしろ第５の実施形態の方が好適であるが、パッ
ケージの薄型化、軽量化の面では本実施形態の方が有利
である。
【００３７】
【発明の効果】以上の如く本発明は、主面を補強板側に
して集積回路チップを搭載したため、導体ワイヤがチッ
プの上方側に張り出すことがなくなる。その結果、ワイ
ヤボンディング方式で集積回路チップを実装するテープ
ＢＧＡパッケージにおいてその薄型化を実現することが
できる。
【００３８】また、集積回路チップから発生する熱は、
補強板を伝わり、空気中に放散されるので、パッケージ
の熱抵抗を下げることができる。熱抵抗の低いパッケー
ジは、半導体装置の信頼性を向上させる。
【００３９】さらに従来、ワイヤボンディングによって
搭載される集積回路チップは、その主面が上方に来るこ
とから、樹脂で覆う必要があった。本発明のパッケージ
では、チップの裏面が上方に来るので、これを露出させ
ることができる。従って、本発明はワイヤボンディング
方式のパッケージにおいて一層、放熱効果を高めること
ができる。
【００４０】本発明はまた、上記補強板と半田バンプの
いくつかを熱的に接続することによって、集積回路チッ
プから補強板に伝わってきた熱を更に外部基板側へ放熱
することができ、一層の熱抵抗の低下が実現される。
【００４１】可撓性絶縁基板のインナーリードの領域を
該基板面から後退させた本発明の構成によって、導体ワ
イヤ及びそれを覆う樹脂の基板面からの突出が抑えられ
る。これにより、半田バンプ間のピッチを狭めることが
でき、実装ピン密度を高めることができる。
【００４２】集積回路チップを可撓性絶縁基板の開口側
から補強板面に固定させた本発明の構成によって、集積
回路チップは、補強板に対し可撓性絶縁基板と同じ側に
配置される。これにより、パッケージの薄型化が一層進
められる。更にこの構成において、集積回路チップを外
部基板に直接熱的に接続することが可能であり、チップ
の放熱をより効率的に行うことができる。
【図面の簡単な説明】
【図１】本発明を２５６ピン対応のテープＢＧＡパッケ
ージに適用した一実施形態を一部を破断して底面側から
見た斜視図である。
【図２】図１の半導体装置を外部基板に実装した状態で
示す断面図である。
【図３】図３の要部を拡大して示す断面図である。
【図４】図１の半導体装置の要部を取出して示す分解斜
視図である。
【図５】ヒートシンクを備えた本発明の第２の実施形態
を示す断面図である。
【図６】集積回路チップを可撓性絶縁基板側から搭載し
た本発明の第３の実施形態を一部を破断して示す斜視図
である。
【図７】図６の半導体装置を底面側から見た斜視図であ
る。
【図８】図６の半導体装置を外部基板に実装した状態で
示す断面図である。
【図９】補強板の中央の領域を窪ませた本発明の第４の
実施形態を一部を破断して底面側から見た斜視図であ
る。
【図１０】図９の半導体装置を外部基板に実装した状態
で示す断面図である。
【図１１】補強板に代えてヒートシンクを用いた本発明
の第５の実施形態を示す底面側から見た分解斜視図であ
る。
【図１２】図１１の半導体装置を外部基板に実装した状
態で示す断面図である。
【図１３】ヒートシンクを金属薄板とした本発明の第６
の実施形態を示す断面図である。
【図１４】図１３の半導体装置の一部を破断して底面側
から見た斜視図である。
【符号の説明】
１ 半導体装置 ２ 集積回路チップ ２ａ 電極パッド ３ 可撓性絶縁基板 ３ａ 開口 ３ｂ ビア ４ 導体パターン ４ａ インナーリード ４ｂ アウターリード ５ 半田バンプ ５ａ 放熱用半田バンプ ６ 導体ワイヤ ７ 半田レジスト層 ８ 接着剤層 ９ 補強板 ９ａ 開口 ９ｂ ダイパッド ９ｃ ブリッジ ９ｄ 補強板周辺部 １０ 銀ペースト又は伝熱性接着剤 １１ 樹脂層 １２ 外部基板 １３ 回路パターン １４ ヒートシンク １５ 中間部材 １６ ランド １７ 接着剤層 １８ ヒートシンク １８ａ 第１の凹部 １８ｂ 第２の凹部 １９ 接着剤層

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 表面に導体パターンを形成し集積回路チ
    ップの搭載位置の少なくとも一部を開口した可撓性絶縁
    基板と、 上記可撓性絶縁基板の一面側に設けられ上記導体パター
    ンと電気的に接続される複数の半田バンプと、 上記可撓性絶縁基板の上記半田バンプを設けた面と反対
    側の面に設けられる補強板と、 電極パッドを備えた面を上記補強板側にして該補強板面
    に搭載される集積回路チップと、 上記補強板の上記電極パッドに対応する位置に形成され
    上記電極パッドと上記導体パターンのインナーリードと
    を空間的に連通させる開口と、 上記開口を介して上記電極パッドと上記導体パターンの
    インナーリードを電気的に接続する導体ワイヤと、 少なくとも上記導体ワイヤを封止する樹脂と、を備えた
    半導体装置。
  2. 【請求項２】 上記補強板の上記集積回路チップを搭載
    した領域及びその周囲を上記可撓性絶縁基板の側と反対
    側に窪ませ、上記可撓性絶縁基板の上記インナーリード
    を形成した領域を上記可撓性絶縁基板の面よりも上記補
    強板側へ位置させた請求項１記載の半導体装置。
  3. 【請求項３】 上記集積回路チップ及び上記補強板上に
    ヒートシンクを設けた請求項１又は２記載の半導体装
    置。
  4. 【請求項４】 上記集積回路チップを上記可撓性絶縁基
    板に形成した開口側から上記補強板面に固定させた請求
    項１の半導体装置。
  5. 【請求項５】 上記集積回路チップを半導体装置が実装
    される基板に形成された導体パターンに対し熱的に接続
    する請求項４記載の半導体装置。
  6. 【請求項６】 上記補強板と上記複数の半田バンプのう
    ちの一部を熱的に接続した請求項１、２、３、４又は５
    記載の半導体装置。
  7. 【請求項７】 表面に導体パターンを形成し集積回路チ
    ップの搭載位置の少なくとも一部を開口した可撓性絶縁
    基板と、 上記可撓性絶縁基板の一面側に設けられ上記導体パター
    ンと電気的に接続される複数の半田バンプと、 上記可撓性絶縁基板の上記半田バンプを設けた面と反対
    側の面に設けられるヒートシンクと、 上記集積回路チップを収容すると共に、上記可撓性絶縁
    基板の導体パターンにおけるインナーリードを形成した
    領域を上記可撓性絶縁基板の面よりも上記ヒートシンク
    側に位置させる上記ヒートシンクに形成される凹部と、 電極パッドを備えた面を上記可撓性絶縁基板側にして上
    記凹部内に搭載される集積回路チップと、 上記電極パッドと上記導体パターンのインナーリードを
    電気的に接続する導体ワイヤと、 上記凹部に充填され上記集積回路チップ及び上記導体ワ
    イヤを封止する樹脂と、を備えた半導体装置。
  8. 【請求項８】 上記凹部は、上記可撓性絶縁基板の上記
    インナーリードを形成した領域を配置させる第１の凹部
    と、該第１の凹部の中央に形成され上記集積回路チップ
    を収容する第２の凹部とを備えた請求項７記載の半導体
    装置。
  9. 【請求項９】 上記ヒートシンクが金属薄板である請求
    項７又は８記載の半導体装置。
  10. 【請求項１０】 上記ヒートシンクと上記複数の半田バ
    ンプのうちの一部を熱的に接続した請求項７、８又は９
    記載の半導体装置。
JP17308396A 1996-06-12 1996-06-12 半導体装置 Withdrawn JPH09330994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17308396A JPH09330994A (ja) 1996-06-12 1996-06-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17308396A JPH09330994A (ja) 1996-06-12 1996-06-12 半導体装置

Publications (1)

Publication Number Publication Date
JPH09330994A true JPH09330994A (ja) 1997-12-22

Family

ID=15953900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17308396A Withdrawn JPH09330994A (ja) 1996-06-12 1996-06-12 半導体装置

Country Status (1)

Country Link
JP (1) JPH09330994A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177724B1 (en) 1999-05-13 2001-01-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6380620B1 (en) 1998-08-31 2002-04-30 Sharp Kabushiki Kaisha Tape ball grid array semiconductor
KR100325450B1 (ko) * 1998-06-03 2002-08-22 주식회사 하이닉스반도체 볼그리드어레이패키지
US6707151B2 (en) 2000-05-24 2004-03-16 Oki Electric Industry Co., Ltd. Semiconductor device
KR100464563B1 (ko) * 2000-07-12 2004-12-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
CN111276467A (zh) * 2018-12-04 2020-06-12 爱思开海力士有限公司 与桥晶片有关的层叠封装

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325450B1 (ko) * 1998-06-03 2002-08-22 주식회사 하이닉스반도체 볼그리드어레이패키지
US6380620B1 (en) 1998-08-31 2002-04-30 Sharp Kabushiki Kaisha Tape ball grid array semiconductor
US6177724B1 (en) 1999-05-13 2001-01-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6707151B2 (en) 2000-05-24 2004-03-16 Oki Electric Industry Co., Ltd. Semiconductor device
KR100464563B1 (ko) * 2000-07-12 2004-12-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
CN111276467A (zh) * 2018-12-04 2020-06-12 爱思开海力士有限公司 与桥晶片有关的层叠封装
CN111276467B (zh) * 2018-12-04 2023-10-24 爱思开海力士有限公司 与桥晶片有关的层叠封装

Similar Documents

Publication Publication Date Title
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US7211900B2 (en) Thin semiconductor package including stacked dies
USRE42653E1 (en) Semiconductor package with heat dissipating structure
KR900003828B1 (ko) 반도체장치 및 그의 제조방법
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US20020113323A1 (en) Integrated semiconductor circuit
US20080067672A1 (en) Semiconductor device and method for fabricating the same
KR20010014882A (ko) 반도체 장치 및 그 제조 방법
EP0563264B1 (en) Leadless pad array chip carrier
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
JP2000138317A (ja) 半導体装置及びその製造方法
JP2008085002A (ja) 半導体装置およびその製造方法
JPH09326450A (ja) 半導体装置およびその製造方法
JPH09330994A (ja) 半導体装置
KR100474193B1 (ko) 비지에이패키지및그제조방법
JP3634048B2 (ja) 半導体装置
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JPH08148647A (ja) 半導体装置
JPH0897336A (ja) 半導体装置
JP3408375B2 (ja) 半導体装置
US20040021213A1 (en) Thermally-enhanced integrated circuit package

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030902